JP2003533881A - 結晶または結晶類似の構造体中の欠陥輪郭を調節する方法 - Google Patents

結晶または結晶類似の構造体中の欠陥輪郭を調節する方法

Info

Publication number
JP2003533881A
JP2003533881A JP2001584475A JP2001584475A JP2003533881A JP 2003533881 A JP2003533881 A JP 2003533881A JP 2001584475 A JP2001584475 A JP 2001584475A JP 2001584475 A JP2001584475 A JP 2001584475A JP 2003533881 A JP2003533881 A JP 2003533881A
Authority
JP
Japan
Prior art keywords
wafer
gas
processing
defects
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001584475A
Other languages
English (en)
Inventor
レルヒ ヴィルフリート
ニース ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mattson Thermal Products GmbH
Original Assignee
Mattson Thermal Products GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mattson Thermal Products GmbH filed Critical Mattson Thermal Products GmbH
Publication of JP2003533881A publication Critical patent/JP2003533881A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 本発明は、処理室内で熱処理する間に、有利には半導体の基板の結晶または結晶類似構造体中に欠陥輪郭を形成する方法に関する。本発明の方法により、欠陥の濃度および／または密度分布を、それぞれ少なくとも１種の反応成分を有する、組成が異なる少なくとも２種の処理用ガスに依存して調節し、その際少なくとも２種の処理用ガスを、本質的に互いに分離して、それぞれ少なくとも２個の異なる基板の表面に作用する。

Description

【発明の詳細な説明】
【０００１】 以下の発明は、処理室内で熱処理する間に、有利には半導体の結晶または結晶
類似構造体中に欠陥輪郭を形成する方法に関する。
【０００２】 例えばシリコンを基礎とする半導体構造部品を製造する際に、適当な処理用ガ
ス環境での半導体の熱処理工程により、半導体に組み込まれる（ドーピングされ
る）異質原子の分布または結晶欠陥の分布に影響を及ぼすことは公知である。一
般に異質原子の分布は本質的に欠陥の分布により決定される。
【０００３】 例えばＷ.Ｌｅｒｃｈ等、Ｍａｔ.Ｒｅｓ.Ｓｏｃ.Ｓｙｍｐ.Ｐｒｏｃ.（１９９
８）５２５巻、２３７−２５５頁およびＤ.Ｆ.Ｄｏｗｎｅｙ等、Ｍａｔ.Ｒｅｓ.
Ｓｏｃ.Ｓｙｍｐ.Ｐｒｏｃ.（１９９８）５２５巻、２６３−２７１頁からドー
ピングされたシリコン半導体の熱負荷を一定にして酸素含有処理用ガスを用いて
硼素のドーピング輪郭に影響を及ぼすことが知られており、すなわちシリコンの
酸化が固有の格子間原子（ＥＺＧ、Ｓｉ原子が格子間位置に存在する位置欠陥の
一種）の過飽和を生じ、この原子の濃度が硼素の拡散特性、従って硼素のドーピ
ング輪郭に影響する。
【０００４】 半導体の熱処理の際に酸素含有処理用ガス環境を使用して、異質原子輪郭また
はドーピング輪郭のみに本質的に影響を及ぼすことができ、この異質原子が本質
的にキックアウト（Ｋｉｃｋ Ｏｕｔ）機構を介して格子位置に到達する。その
際予め格子間領域に存在する異質原子が格子位置に到達し、その際シリコン原子
（または一般に格子原子）がこの格子位置から格子間位置に放出される。
【０００５】 米国特許第５４０１６６９号明細書および米国特許第５４０３４０６号明細書
には窒素含有処理用ガス雰囲気を使用する欠陥の意図的な形成が記載され、その
際この欠陥はシリコンに溶解した酸素を沈殿するための核生成中心として用いら
れる。
【０００６】 Ｄ.Ｆ.Ｄｏｗｎｅｙ等、Ｍａｔ.Ｒｅｓ.Ｓｏｃ.Ｓｙｍｐ.Ｐｒｏｃ.（１９９
７）４７０巻、２９９−３１１頁にはドーピングされたシリコンウェーハの急速
熱処理（ＲＴＰ、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）の際の
きわめて異なる濃度の異なる反応性ガスのドーピング輪郭に関する反応性処理用
ガスの影響が記載されている。
【０００７】 未公開のドイツ特許出願番号１９９２７９６２号にはＤ.Ｆ.Ｄｏｗｎｅｙ等、
Ｍａｔ.Ｒｅｓ.Ｓｏｃ.Ｓｙｍｐ.Ｐｒｏｃ.（１９９７）４７０巻、２９９−３
１１頁に比べて改良された、ドーピング輪郭を調節する方法が示される。この場
合に半導体を、例えばこの反応性ガスを使用して異なる固有の位置欠陥を同時に
および異なる濃度で活性化するために、本質的に複数の反応性ガスを含有する処
理用ガス雰囲気中で（ＲＴＰ装置中で）急速熱処理する。一般に欠陥濃度および
／またはその空間的欠陥分布、同時に活性化ドーピング原子の分布を前記方法に
より調節することができる。
【０００８】 半導体構造部品中のますます小さくなる構造体の大きさとともに、欠陥輪郭お
よびドーピング輪郭を調節する可能性（この場合に活性化された異質原子の空間
的分布の意味で）に関する要求が高まる。
【０００９】 従って本発明の課題は、前記方法を更に改良することである。
【００１０】 前記課題は、本発明により、冒頭に記載の方法により解決され、その際欠陥の
濃度および／または密度分布を、それぞれ少なくとも１種の反応成分を有する、
組成が異なる少なくとも２種の処理用ガスに依存して調節し、その際少なくとも
２種の処理用ガスを、本質的に互いに分離して、それぞれ少なくとも２個の異な
る基板の表面に作用する。
【００１１】 本発明の方法において、例えば円板状の半導体、例えばシリコンウェーハの、
例えば表側および裏側を、異なる反応性ガスと接触する。これはウェーハの熱処
理の際にウェーハ両面の欠陥分布および／または欠陥濃度の調節を可能にし、そ
の際これにより、特に欠陥の濃度および空間分布、欠陥の種類、例えば位置欠陥
および／または容積欠陥に関する最大の可能性を実現する。本発明の方法は、有
利にはＲＴＰ（急速熱処理）装置、ＣＶＤ（化学蒸着）装置、ＲＴＣＶＤ（急速
熱化学蒸着）装置およびエピタキシャル装置に使用することができ、この場合に
一般に単一ウェーハ処理を実施し、すなわちそれぞれ１つのウェーハのみを熱処
理する。しかし複数のウェーハを同時に熱処理することもでき、これは、例えば
多くのエピタキシャル装置またはＣＶＤ装置で行われる。この場合にたいていは
複数のウェーハ（例えば２個〜６個）が本質的に１つの平面に配置される。本質
的に１つの平面内に配置されるそれぞれ１つまたはわずかのウェーハの熱処理に
より、１つまたはわずかのウェーハが本発明の方法に相当してそれぞれ表側およ
び裏側でそれぞれ本質的に処理用ガスと接触する可能性が存在し、その際処理用
ガスは組成が異なり、それぞれ少なくとも１種の反応成分を有する。
【００１２】 処理用ガスは本発明により少なくとも１種の反応成分、すなわち基板と反応す
る成分を有する。反応は成分（例えばＯ２）と基板（例えばＳｉ）を反応させて
新しい物質を生じる化学反応（例えばＳｉ＋Ｏ２ → ＳｉＯ２）、処理用ガス
の成分の吸着（物理吸着および／または化学吸着）、エッチング（化学反応）ま
たは処理用ガスの成分によるすでに存在する吸着物の脱着であることができる。
この反応は基板表面で（例えばＳｉの酸化の開始または基板に被覆される銅層の
酸化）、基板表面の一部でまたは基板の内部で（例えばすでに存在する酸化シリ
コン層でのＳｉの酸化）行うことができる。更に反応は、例えば水素によるＳｉ
Ｏ２の還元の際のように、基板内部の欠陥で行うことができ、この場合にＳｉＯ２ はＣＯＰ（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔｅｄ ｐａｒｔｉｃｌｅ、結晶
由来粒子）の内面に存在する。処理用ガスは不活性ガス、すなわちウェーハまた
は基板と反応しないガスを有することができる。ガスまたはガス成分が不活性に
挙動するかどうかは処理温度に依存することがあり、このための例はシリコンの
処理の場合はＮ２である。約１１００℃までの温度でＮ２はほとんど不活性に挙
動し、１１００℃より高い温度ではじめて窒化の形でシリコンと顕著な反応を生
じる。他の不活性ガスは、例えばアルゴン、ヘリウム、ネオンのような希ガスで
あり、この場合にヘリウムが、例えば特に高い熱伝導率により際立っており、こ
れは、例えば基板の急速な冷却の際に有利である。
【００１３】 本発明により、少なくとも２種の異なる処理用ガスを使用する。この場合に処
理用ガスは化学的組成が異なるかまたは同じ成分の場合は分圧の比が互いに異な
るかおよび／または絶対圧力または温度に関して異なることができる。組成の語
はそれぞれの処理用ガスの温度および圧力の大きさを含む。従って本発明の範囲
で、同じ化学的組成を有するが、それぞれ異なる温度または異なる圧力を有する
処理用ガスを使用することができる。反応または反応速度は一般に圧力および温
度に依存するので、例えばガスの化学的組成が同じであっても、ガスが作用する
基板の異なる表面に、本質的に分離した処理用ガスを使用して異なる反応または
反応速度を生じることができる。この場合に反応は基本的にまたはその反応速度
に関してのみ異なることができる。化学的組成に関して同じガスを使用する場合
の基本的に異なる反応は、例えば不活性ガスを有し、その不活性挙動が温度の上
昇と共に反応性挙動に移行するガス（例えば前記のＮ２）の場合に生じることが
ある。この場合にガスが異なる温度でそれぞれの表面に作用するかまたはそれぞ
れの表面が異なる温度を有する場合は、不活性ガスはそれぞれの表面で完全に異
なる挙動をすることがある。
【００１４】 本質的に互いに分離した処理用ガスの語は、表面でまたはこの表面の近くの領
域で反応が優勢であり、反応がこの表面に大部分作用する処理用ガスにより引き
起こされるように、処理に関係する処理用ガスが最高に互いに混合されることで
あると理解される。理想的には処理用ガスは基板により完全に分離され、それぞ
れの表面の近くでの処理用ガスの混合は不可能であり、それぞれの処理用ガスは
基板の表面でのみ作用する。しかしこの理想的な条件の実現は処理室の工業的実
施および基板の保持装置にきわめて依存する。しかし本発明の方法は、この理想
的な条件が厳密に満たされていない場合でも、たとえば基板の異なる表面に作用
する処理用ガスをできるだけ少なく互いに混合するかまたは前記のように反応が
優勢である程度に混合することにより実施することができる。
【００１５】 欠陥の語は以下に０次元から三次元までの格子欠陥を含む。０次元の欠陥は、
例えば空位置（空格子点）のような位置欠陥または位置欠損、固有の格子間原子
（ＥＺＧまたは間入原子）およびホスト格子の格子間または格子位置に組み込ま
れた化学的異質原子である。欠陥がホスト格子原子または異質原子により引き起
こされるかどうかに依存して内在的位置欠陥または外在的位置欠陥と呼ばれる。
空位置を引き起こすホスト格子原子が表面に移動する場合にショットキー欠陥が
形成され、この原子が格子間位置に移動する場合にフレンケル欠陥と呼ばれる。
位置欠陥の蓄積（集積）は、ずれリングまたはずれライン（一次元の欠陥）、積
層欠陥（二次元の欠陥）または異質原子の沈殿物（三次元の欠陥）のようなより
高い次元の欠陥配置を生じることができる。
【００１６】 他の欠陥は、例えば粒界（二次元）またはすでに記載された三次元の沈殿物（
例えばシリコン中の酸素沈殿物または金属沈殿物）または沈殿物を形成するため
に必要な核形成中心および、例えばイオン注入の際に生じる位置的に非晶質の領
域またはボイドである。結晶類似とは、例えば結晶構造から非晶質構造への移行
領域であると理解される。他の欠陥としてなお、例えば電子が隣接するカチオン
の近くのハロゲン橋にとどまるイオン結晶に存在するような、Ｆ−中心（Ｆａｒ
ｎｓｗｏｒｔｈ ｃｅｎｔｅｒ）が挙げられる。
【００１７】 本発明の有利な構成において、基板の２つの異なる表面がほぼ向かい合って存
在し、処理用ガスの反応成分により生じる欠陥の密度分布がそれぞれの表面から
それぞれ他の表面の方向に延びている。この構成は一般に円板状基板、例えばシ
リコンからなる半導体ウェーハである。その際ウェーハはそれぞれ表側および裏
側で熱処理工程の間にそれぞれ異なる処理用ガスと接触する。
【００１８】 有利には処理用ガスにより一緒に生じる欠陥の密度分布は本質的に一方の表面
での固有の格子間原子および他方の表面での空位置である。この場合に密度分布
はそれぞれ他の表面の方向に延びる。欠陥が、例えばシリコンウェーハの場合に
表側に固有の格子間原子が存在する、すなわち構造体の面に形成されるかまたは
すでに構造体が存在する場合に、例えばシリコンに存在する硼素のウェーハ内部
の方向への拡散が促進されるかまたは一般に異質原子の拡散（固有の位置欠陥の
種類に属する固有の格子間原子からなるこの欠陥は拡散手段として利用される）
が固有の格子間原子の密度分布の傾きと反対の方向に促進されるかまたは傾きの
方向に阻止される。欠陥が空位置である場合は、相当して反対の挙動を示し、こ
の場合に空位置の密度分布の傾きの方向に異質原子の拡散が促進され、この密度
分布の傾きと反対の方向に阻止される。この特性は異質原子をドーピングした平
坦な帯域を製造する際に、ドーピング帯域が存在する表面から過剰の空位置を形
成することにより有利に利用することができる。結晶（一般にウェーハ）のドー
ピング帯域に向かい合う面に有利に過剰の固有の格子間原子を形成する。この場
合に過剰とはそれぞれの処理温度で熱平衡に調節される欠陥濃度を上回ることで
あると理解される。この種の欠陥分布の形成により結晶内部方向の異質原子の拡
散が本質的に阻止され、これにより異質原子の平坦な帯域を結晶の熱処理の後に
、例えば活性化工程の後に製造することができる。結果として平坦なｐｎ接合、
いわゆるきわめて浅い接合（Ｕｌｔｒａ Ｓｈａｌｌｏｗ Ｊｕｎｃｔｉｏｎｓ
）が得られる。
【００１９】 更に密度分布が、それぞれの表面から出発し、濃度および／または比率が互い
に異なる固有の格子間原子および空位置からなることが有利である。この密度分
布は、例えば固有の格子間原子を形成する反応成分および空位置を形成する反応
成分を有する適当な処理用ガスにより製造することができる。この種の処理用ガ
スを使用して特に結晶格子、例えばシリコン中の活性化された異質原子の空間的
輪郭に影響を及ぼすことができる。
【００２０】 更に例えばウェーハの表側および裏側に作用する種々の処理用ガスは有利には
異なる熱伝導率および／または熱吸収容量を有することができる。これにより例
えばそれぞれの表面のウェーハの異なる急速な冷却または加熱を促進することが
でき、これによりウェーハ内部で一方の表面から他方の表面への温度勾配が形成
され、これが例えば再び欠陥の拡散挙動に影響する。
【００２１】 本発明は有利には処理室内部で予め決められた温度−時間特性を用いて基板を
処理するために使用する。温度−時間特性により欠陥の拡散挙動を異なって調節
することができる。
【００２２】 更に有利には少なくとも１種の処理用ガスを組成および／または処理用ガス圧
力および／または処理用ガス温度に関して温度−時間特性と相関することができ
る。その際、例えば処理用ガスの反応成分の濃度（分圧）、処理用ガスの全圧力
および処理用ガスが処理室に流入し、基板に作用する温度を基板の温度−時間特
性と相関することができる。
【００２３】 有利には本発明の方法はドーピングされていないシリコンウェーハに使用する
ことができ、これはウェーハ製造の後に付加的に、例えば拡散および／または注
入および／または他の方法により異質原子がドーピングされていないウェーハで
あると理解される。このウェーハにおいて、例えば空間的欠陥分布を調節するこ
とができ、これはシリコン結晶内部の酸素分布を固定するために利用する。有利
には本発明の方法は、例えば酸素の沈殿物分布の調節に使用することができる。
【００２４】 ドーピングされたシリコンウェーハにおける本発明の方法の使用は、すでに示
されたように、例えば平坦なｐｎ接合の製造の際に同様に有利である。その際ド
ーピングされたウェーハは、例えば拡散および／または注入および／または他の
方法により付加的に異質原子がドーピングされたウェーハであると理解される。
【００２５】 本発明の方法を、例えばドーピングされたシリコンウェーハに使用する場合に
、所定の欠陥が本質的に０〜１５０μｍの表面層中に存在する場合が有利であり
、その際密度、数または濃度は基板内部に向かって減少する。例として格子欠陥
位置が挙げられる。
【００２６】 これに対して本発明の方法をシリコンウェーハの製造に使用する場合は、０〜
１５０μｍの表面層中の所定の欠陥がかなり貧化し、欠陥が本質的に基板内部に
存在する場合が有利である。この場合に欠陥は、例えば本質的に空位置であり、
ここに例えば酸素沈殿物を形成することができる。これにより有利にウェーハ表
面に約１５０μｍの沈殿物不含の層が形成され、この内部に、例えば電子回路の
ような構造体を製造することができる。
【００２７】 本発明の方法は製品ウェーハ、すなわち集積回路の製造の際に不連続の構造部
品または一般に電子回路が形成される構造体をすでに有するウェーハに使用する
ことができる、更にウェーハまたは基板は微細構造技術からの構造部品を有する
ことができる。
【００２８】 一般にすでに記載したように欠陥は異質原子であってもよい。これは特にドー
ピングされた結晶の場合である。しかし欠陥は空位置であってもよく、ここで例
えば沈殿物が形成され、欠陥は最終的に沈殿物である。
【００２９】 更に欠陥は本発明の方法を使用して空間的分布および／または濃度が調節され
る結晶由来粒子（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔｅｄ ｐａｒｔｉｃｌｅ
ＣＯＰ）であってもよい。
【００３０】 有利には少なくとも１種の処理用ガスにより形成される欠陥は表面に近い層に
ゲッター層を形成することができ、ゲッター層は例えば金属のような不純物のゲ
ッタリングに使用することができる。このゲッター層は、例えばシリコン中の酸
素沈殿物の沈積からなることができる。すでに記載したように、この沈殿物層は
、例えば適当な空間的空位置分布により製造することができる。
【００３１】 本発明の方法を使用して空位置のような欠陥および／または固有の格子間原子
が形成され、その際有利には反応性処理用ガスは酸素および／または窒素および
／または酸素含有成分および／または窒素含有成分を有する。その際例えば処理
用ガスの一種は本質的に酸素および／または酸素含有ガスからなることができ、
すなわちほかのガスの割合は、例えば１０００００ｐｐｍ未満である。
【００３２】 しかし特定の方法のために、処理用ガスの一種が５００００ｐｐｍ未満、有利
には１０００ｐｐｍ未満、若干の処理の場合は更に２５０ｐｐｍ未満、しかし１
０ｐｐｍより多い酸素（または一般に酸素含有ガス）および／または窒素（また
は一般に窒素含有ガス）を含有する場合が有利である。
【００３３】 本発明を以下の図面にもとづいて有利な実施態様により詳細に説明する。
【００３４】 図１は本発明の実施に適当な、例えばＲＴＰ装置の処理室の断面図を示し、図
２ａはそれぞれ複数の反応性ガスを有する種々の処理用ガス混合物の例を示し、
図２ｂはそれぞれ１つの反応性ガスを有する種々の処理用ガスの例を示し、図３
は種々の処理用ガスを使用する場合の熱活性化後の注入した異質原子の濃度分布
の図を示し、図４は種々の処理用ガスを使用する場合の熱活性化後の注入した異
質原子（Ａｓ）の測定した濃度分布を示し、図５はウェーハ厚さに沿ったウェー
ハ中の沈殿物密度分布または空位置密度分布の図を示し、図６は２つの部分室を
有する分かれた処理室を形成するための分離装置を有する回転装置を示す処理室
の一部を示す。
【００３５】 図１は本発明の方法を実施するために適した処理室３の図を示す。この場合に
ＲＴＰ装置、ＣＶＤ装置、ＲＴＣＶＤ装置またはエピタキシャル装置１の処理室
であってもよく、処理室の内部に一般に唯一のウェーハ５（基板５）が熱処理さ
れる。ウェーハまたは基板は、例えば３００ｍｍまでまたはこれより大きい直径
を有するシリコンウェーハである。装置１内でウェーハを、加熱装置１７、１８
により、例えばランプ２，４により、有利には、例えばランプバンク１７，１８
の形で配置されている棒状のハロゲンランプにより、室温と約１４００℃の間の
温度（シリコンウェーハの場合に）に加熱する。有利にはランプはランプバンク
１７，１８の形で処理室３の外部に、ウェーハ５の上および／または下に配置さ
れる。ランプバンク１７，１８を両側に配置する場合に、ランプ２および４また
はランプバンク１７，１８のランプ放射線によりウェーハ５の両側の加熱が可能
である。その際上側および下側のランプバンク１７，１８のランプ２，４は互い
に平行にある角度に、または図１に示されるように、互いに垂直に配置されてい
てもよい。処理室３は、例えば石英からなるランプ放射線を透過する領域を有し
、これによりランプ放射線はウェーハを加熱するために処理室の内部に達するこ
とができる。全部の処理室が、例えば石英から形成されていてもよい。
【００３６】 有利にはランプバンク１７，１８のランプ２，４は互いにある角度に、有利に
は図１に示されるように９０°に配置され、その際それぞれ個々のランプが別々
に調節可能であるかまたは予め決められた群でランプが群として調節可能である
。
【００３７】 片側の加熱手段を有する装置１も同様に一般に用いられ、この場合に多くはラ
ンプバンクに向かい合う室壁が鏡面化されている。
【００３８】 図示された処理室は、更に少なくとも２個のガス導入装置７、１０を有し、こ
の導入装置を介して少なくとも２個の処理用ガス９、１２を、処理用ガス９，１
２を本質的に互いに混合せずに、部分室１３および１４に導入することができる
。同様に処理室３は少なくとも２個の別々のガス排出装置８、１１を有し、この
排出装置を介してそれぞれの処理用ガス１５，１６を部分室１３，１４から再び
排出することができる。理想的には室１は、流入する処理用ガス９、１０ができ
るだけ少なく互いに混合するように形成され、排出する処理用ガス８、１１は、
できるだけ少ない分量のそれぞれのほかのガスまたはそれぞれのほかのガスの場
合による反応生成物を含有する。
【００３９】 室３内の基板５を加熱する最高処理温度は基板の種類に、同様に処理時間およ
び熱処理の温度−時間特性に依存する。ＲＴＰ装置のシリコンウェーハの場合は
、ウェーハをほぼ一定の温度に保つために、約０〜５００秒の処理時間を使用す
る。加熱のランプレートは約５℃／秒〜約５００℃／秒であり、冷却のランプレ
ートは約１５０℃／秒までであるが、この場合に相当する冷却装置を使用して加
熱速度の領域で冷却速度を達成できる。前記ランプレート、温度範囲および時間
範囲内で、ウェーハをＡＳＴ３０００のような近代的な装置で、ウェーハ温度が
ほぼそれぞれの任意の温度−時間曲線に従うように加熱することができ、その際
ウェーハ表面上の温度分布は所定の温度分布の約０.１〜１.５％に接近すること
ができる。例えば図１にウェーハの上側および下側のランプバンク１７および１
８により可能であるようなウェーハの両面加熱の場合は、ウェーハ表側とウェー
ハ裏側（上側と下側）の温度差を調節することができ、その際実際に一般的に上
側と下側のできるだけ少ない温度差およびウェーハ上のできるだけ一様な温度分
布を実現する要求が存在する。
【００４０】 熱処理中にウェーハが受ける空間的および時間的温度分布に関する要求を満た
すために、前記のように、ランプバンク１７、１８のランプ２．４は個々にまた
は群により調節可能であり、処理室１で優勢である、加熱装置１７，１８により
生じる放射線領域が空間的におよび時間的に調節できる。
【００４１】 本発明の方法を実施するために、処理室３は部分室１３および１４を有する２
つの分かれた室として形成される。部分室１３および１４は分離装置６およびウ
ェーハ５により形成される。その際分離装置６は有利にはランプの放射線および
／またはウェーハ放射線を透過する物質、有利には石英からなる。その際分離装
置６はリング状の非透過性領域６ａを有してもよく、ウェーハがこの領域６ａに
より包囲される。この領域６ａは一様な温度分布を達成するために、ウェーハの
周囲に一種の保護リングを形成する。その際保護リング６ａはウェーハより薄い
か、厚いかまたはウェーハと同じ厚さに形成されていてもよい。保護リングはウ
ェーハ平面内に、ウェーハよりいくらか下にまたはいくらか上に取り付けられて
いてもよく、その際ウェーハ平面からのずれは一般にウェーハ直径の５％より小
さく、すなわちウェーハが３００ｍｍの場合はずれは有利には１５ｍｍより小さ
い。
【００４２】 ウェーハ５は図面には示されていないウェーハ固定装置により処理室３の内部
に、分離装置６と一緒に部分室１３および１４を有する２つに分かれた室を形成
するように固定される。その際ウェーハ５と分離装置６の間の場合による間隙は
最小になるが、それにもかかわらずウェーハが熱処理により受ける熱膨張を行う
ことができるほど大きい。ウェーハ５が分離装置６の上に存在する場合は、ウェ
ーハ５と分離装置６の間隙形成を有利に回避することができ、これにより部分室
はより良好に互いに分離される。ウェーハ５と分離装置６が１つの平面に存在し
ない場合は、例えばウェーハ５が分離装置６の一部を覆うように部分室の分離を
実現することができ、これにより部分室１３および１４の間に本質的に水平な間
隙が形成される。その際間隙幅はウェーハ５と分離装置６の距離により決定され
る。この距離を同様に最小にすることができ、これにより部分室１３，１４の間
でできるだけ少ないガスが交換される。
【００４３】 更にウェーハ５を回転装置（図示されていない）により回転することができ、
その際有利には回転軸はウェーハ中心を通過し、ウェーハ面に垂直に延びる。ウ
ェーハの回転により一様な均一な温度分布を実現できる。ウェーハ５を回転する
場合に、部分室１３および１４は有利にはウェーハまたは回転装置の部分による
前記の分離装置の部分的な重なりにより実現する。後者の可能性に関して、図６
は１つの可能な実施例の回転装置６０を示し、その際ウェーハ５が回転するリン
グ６２のウェーハ支持部品６１に固定される。回転するリング６２はその周囲に
外側に開いたＵ形成形物６３を有し、Ｕ形成形物に向かって処理室３の分離装置
６が少なくとも部分的に突出するが、Ｕ形成形物６３のウェッブに接触しない。
従って回転装置６０は分離装置６と両側で重なり、これは両方の部分室１３およ
び１４の良好な分離を生じる。その際Ｕ形成形物６３と分離装置６の間の水平の
間隙は最小になる。付加的に少なくとも片側に、しかし有利には両側にＵ形成形
物６３のフランジに羽根６４を取り付けることができ、回転装置６０を回転する
際にこの羽根６４が遠心力によりポンプ作用を発揮し、従って一方の部分室から
他方の部分室に処理用ガスが到達することが回避される。基板材料に依存してリ
ング６２は、例えば石英またはサファイアからなり（例えばＩＩＩ族−Ｖ族半導
体の場合、例えばＧａＮ：Ｍｇの場合のように、例えば基板がサファイアからな
る場合に）、シリコンウェーハの場合にリングは有利にはシリコンまたは被覆シ
リコンまたは炭化珪素（ＳｉＣ）からなり、その際ＩＩＩ族−Ｖ族半導体の担体
材料としてＳｉＣを使用する場合に、ＳｉＣはＧａＮ：Ｍｇに使用することがで
きる。これにより表側および裏側および周辺領域からウェーハを加熱することが
できる。室３に相対的な回転および／または回転装置６０の位置は機械的に、例
えば軸上で、磁気により、電磁気によりまたはエアークッション装置により行う
ことができる。更に分離装置６内に吸引装置および／またはガス導入ノズルを備
えることができ、例えば部分室１３，１４の一方からそれぞれ他の部分室に流動
しようとするガスを吸引することができる。付加的にまたは選択的にガス導入ノ
ズルを介して、例えば不活性ガスを流入し、Ｕ形成形物６３の領域で部分室１３
および１４の間の気密の形式が形成される。所定の条件下で、例えば一方の室で
ガスの混合が可能であり、他方の室で不可能である場合に、ガス導入ノズルは反
応性処理用ガスを供給することができる。この場合に有利には処理用ガスを気密
手段として使用し、処理用ガスは一方の室内に存在し、この室は他方の室に対し
て密閉されている。
【００４４】 図２には本発明の若干の実施例が示され、その際部分室１３および１４内のウ
ェーハ５の上側および下側に少なくとも１種の反応成分を有するそれぞれの処理
用ガスを装入する。
【００４５】 その際図２ａに例示されるように、部分室１３、１４内に少なくとも２種の反
応成分を有する処理用ガスを装入し、その際例えば窒素含有成分がシリコンウェ
ーハの熱処理の際にウェーハ表面に付加的に空位置を形成し、これが引き続きウ
ェーハ内部に拡散する。酸素含有成分は付加的に固有格子間原子（ＥＺＧ）を形
成し、これが同様にウェーハ内部に拡散する。酸素含有ガスと窒素含有ガスの適
当な組み合わせにより空位置およびＥＺＧの濃度を調節することができる。空位
置およびＥＺＧはシリコン内で異なる拡散係数を有し、互いに再結合するので、
付加的に空位置および／またはＥＺＧの所望の密度分布（表面からウェーハ内部
への）を調節することができる。その際温度、時間的温度特性、処理時間および
ガス混合物の組成を欠陥の濃度および密度分布の調節に使用することができる。
【００４６】 欠陥の密度分布を使用して活性化異質原子（供与体および受容体）の分布を直
接決定する。熱処理により、注入されたシリコンウェーハの活性化が必然的にド
ーピング工程の際に達成される、拡散により組み込まれた異質原子の空間的分布
形状の幅を拡大する。しかしこの拡散は活性化の可能性により、すなわち異質原
子がシリコンの格子位置に到達できる可能性により、欠陥の濃度および空間的分
布（密度分布）によってもかなり決定される。すなわち欠陥は活性化の可能性、
すなわち異質原子がシリコンの格子位置に到達できる可能性にかなり影響する。
分かれていない処理室、すなわちウェーハがすべての面から同じ処理用ガスに包
囲されている処理室でのＲＴＰを使用する活性化異質原子の空間分布のこの種の
操作は、例えば同じ出願人の未公開のドイツ特許出願番号第１９９２７９６２号
に記載されている。
【００４７】 図２ａに示される処理用ガス組み合わせａ）（ＮＨ３＋Ｎ２Ｏ）およびｃ）（
Ｈ２＋Ｏ２）は、例えば平坦なｐｎ−接合（いわゆるきわめて浅い接合 Ｕｌｔ
ｒａ Ｓｈａｌｌｏｗ Ｊｕｎｃｔｉｏｎｓ）を製造するために使用される。そ
の際ＮＨ３の濃度は約５ｐｐｍ〜５００００ｐｐｍであり、Ｎ２Ｏの濃度は０％
〜１００％の範囲内である（ＮＨ３濃度を除いて）。更に２つの反応性ガスは、
例えばアルゴンのような不活性ガスで希釈されていてもよい。選択的に処理用ガ
スｃ）の代わりに例えば（Ｎ２＋Ｏ２）からなる混合物を使用することができ、
その際Ｏ２濃度は１０ｐｐｍ〜５００００ｐｐｍの範囲内である。このガス混合
物はアルゴンのような不活性ガスで希釈されてもよいかまたは窒素が不活性ガス
で交換されていてもよい。処理用ガス混合物中に水素Ｈ２および酸素含有ガスを
使用する場合は、水素濃度は、爆発が起こりうる場合は、有利には爆発限界の外
の範囲に選択する。例えば図２ａのｂ）に示されるように、酸素含有ガスがＨ２ Ｏである場合は、爆発の危険が存在せず、例えばそれぞれのガスのサブｐｐｍ範
囲から１００％までの任意の混合物を選択することができる。ガス混合物ｃ）（
Ｈ２＋Ｏ２）は、例えば大気圧下で熱い基板表面でおよび／またはこの近くでは
じめて酸素と水素から水を生成する燃焼が行われるように選択することができる
。この水は引き続き、例えば基板表面の酸化に用いる。
【００４８】 図２ｂは少なくとも２個の反応性ガスがそれぞれ基板の異なる面に作用する４
つの例ａ）〜ｄ）を示す。例ａ）においてＨ２濃度およびＨ２Ｏ濃度は約１ｐｐ
ｍから１００％までの範囲である（例えばアルゴンのような不活性ガスにより希
釈してまたは約１１００℃より低い温度でＮ２で希釈して）。１１００℃より高
い温度でシリコンの処理の際に分子の窒素が窒素含有反応性ガスになり、それと
いうのも引き続きＳｉ表面および／またはＳｉＯ２表面で窒化が行われ、これに
より空位置の形で欠陥が形成されるからである。一般に最初に（すなわち低い温
度で）不活性ガスが基板の膨張温度を上回ってから段々と反応性に挙動する。こ
れらのガスは、熱処理中の基板温度が膨張温度を上回る場合に、本発明の枠内で
反応性ガスと考慮されるべきである。従って本発明の多数の変更が可能である。
従って例えば図２ｂの例ａ）において、まず例えば本質的にシリコンウェーハ５
の裏側に作用する水（厳密には気体の水）がＮ２で希釈されてもよく、例えばＮ２ 濃度は約１ｐｐｍ〜約１０００００ｐｐｍである。ウェーハを高い温度に熱す
る場合に、水は酸化作用し、すなわちウェーハの裏側に付加的な固有の格子間原
子が形成される。膨張温度が約１１００℃を上回る場合に、分子の窒素が付加的
に窒化作用し、付加的に格子欠陥位置（空格子点）を形成する。しかしこれは膨
張温度を上回る時間の間だけである。これにより欠陥分布を調節する他の可能性
が開かれる。
【００４９】 反応性ガスとして、シリコンウェーハの上側に水素（１ｐｐｍ〜１００％の濃
度範囲で）およびウェーハの下側に水または酸素（それぞれ１ｐｐｍ〜１００％
の濃度範囲で）を使用する、図２ｂに示される例ａ）およびｃ）は、例えばウェ
ーハの表側にＣＯＰ密度を減少するために使用することができ、すなわち水素が
ＣＯＰ内部のＳｉＯ２を減少し、これにより介在するＳｉ原子の蓄積によりＣＯ
Ｐを排除することができる。付加的にウェーハ裏側に酸化により介在するＳｉを
形成し、これがウェーハの表側の方向に拡散する。
【００５０】 ウェーハ裏側に、例えばＮ２Ｏ（１ｐｐｍ〜１００％の濃度範囲で）およびウ
ェーハ表側にＮＨ３（１０ｐｐｍ〜１０００００ｐｐｍの濃度範囲で）を使用す
る場合に（図２ｂの例ｂ）に示されるように）、表側の領域に欠陥位置が、裏側
の領域にＥＺＧが形成される。
【００５１】 図２ｂの例ｄ）において、ウェーハの上側に１ｐｐｍ〜１００％の濃度で水素
Ｈ２（場合によりＡｒまたはＮ２のような不活性ガスで希釈して）を使用し、ウ
ェーハの下側にアンモニアＮＨ３（場合によりＡｒまたはＮ２のような不活性ガ
スで希釈して）を使用する。この場合に例えば上側のウェーハ表面の領域でＣＯ
Ｐが減少し、下側のウェーハ表面の領域で欠陥位置が形成され、これは、例えば
ゲッター中心を形成するために用いることができる。
【００５２】 すでに記載された実施例のガスまたはガス組み合わせは一般に互いに任意に組
み合わせることができる。更にガスまたはガス組み合わせは同じ作用をするもの
と交換することができる。
【００５３】 図３はウェーハ表面からの距離の関数としての活性化異質原子の一次元の分布
を示す。その際曲線３１は不活性ガスまたは単に反応性ガスをウェーハ内部の欠
陥分布の操作に使用する従来の活性化を示す。この従来の活性化法において、例
えばＤ.Ｆ.Ｄｏｗｎｅｙ等、Ｍａｔ.Ｒｅｓ.Ｓｏｃ.Ｓｙｍｐ.Ｐｒｏｃ.（１９
９７）４７０巻、２９９−３１１頁に記載されるように、多くても１個の欠陥種
類（空位置またはＥＺＧ欠陥）が処理用ガスにより影響される。
【００５４】 前記のドイツ特許第１９９２７９６２号に記載される方法を使用することによ
り、同じ熱的費用で活性化異質原子の分布をかなり狭く形成することができる。
これは曲線３２により示される。付加的に活性化異質原子の濃度を高めることが
でき、これは高原領域の増加３２ａに示され、活性化異質原子の分布は所望の箱
形の形状３５にいっそう接近する。これは特にきわめて高度に集積した回路に必
要であり、それというのもここできわめて薄い活性化帯域が必要であり、従って
箱形の形状３５はできるだけ良好に実現すべきである。
【００５５】 図４にはドイツ特許第１９９２７９６２号の方法により製造した、砒素のため
のシリコンウェーハ表面からの距離（Å）の関数としての活性化異質原子の密度
（１／ｃｃｍ）の形の若干の測定された活性化分布が示される。２つの反応性ガ
スの組み合わせ（この場合にＮＨ３およびＮ２Ｏ）によりそれぞれ空位置および
ＥＺＧが形成され、高原３２ａ（図３参照）の増加を達成することができ（曲線
４１と４２〜４４の比較）、付加的に反応性ガスの組成の適当な選択により（こ
の場合にＮＨ３およびＮ２Ｏ）密度分布の幅を最小にすることができる（曲線４
４と、例えば４１の比較）ことが明らかに理解できる。これによりできるだけ狭
い分布でできるだけ高い活性化濃度としての箱形の形状３５の要求を明らかに容
易に満たすことができる。反応性ガスの担体ガスとして、例えばアルゴンのよう
な希ガスまたは不活性ガスまたは分子の窒素Ｎ２を用いることができる。
【００５６】 本発明により、図２ａに示されるように部分室１３および１４内のウェーハの
上側および下側にそれぞれ異なる処理用ガスを使用することにより、図３および
図４に示された従来の方法を更に改良することができる。従って、例えば図２ａ
に示されるように、ガス組み合わせａ）およびｃ）を互いに組み合わせることが
でき、その際それぞれ濃度の比率を互いにまたは不活性担体ガス中で要求に適合
する。組み合わせａ）およびｃ）により、例えばウェーハ裏側に付加的にＥＺＧ
を形成することができ、これがきわめて急速にウェーハ表側の方向に拡散する（
この上に製造すべき構造体、例えばＭＯＳトランジスターが存在する）。例えば
ウェーハ表側に砒素を注入する場合は、ウェーハ内部への砒素の拡散を付加的に
防ぐことができる。所望の箱形の形状３５への他の接近は以下に図３の３４、３
４ａに示される。酸素と水素の濃度が適当な場合はウェーハ裏側に付加的にその
場での湿式酸化を行うことができるか、または還元反応にまたはダングリングボ
ンドの飽和に水素を使用することができる。
【００５７】 それぞれの部分室１３，１４内に２個以上の反応性ガス（および場合により不
活性の担体ガス）が存在する図２ａに示される方法の代わりに、図２ｂに示され
るようにそれぞれの部分室１３，１４内に１種のみの反応性ガス（および場合に
より不活性の担体ガス）が存在してもよい。若干の例はａ）、ｂ）、ｃ）および
ｄ）に示され、すでに論議された。この場合にウェーハ表側およびウェーハ裏側
の欠陥−密度分布を反応性ガスの影響により調節することができる。更に図２ａ
および図２ｂに記載される方法の組み合わせも可能であり、その際一方の部分室
に１種のみの反応性ガス（場合により１種以上の不活性の担体ガスとともに）が
存在し、他方の部分室に２種以上の反応性ガス（場合により不活性の担体ガスと
ともに）が存在する。
【００５８】 従来の組み合わせおよび図２に示されるガスおよびガス組み合わせは例として
のみ理解される。一般に処理室３の部分室１３，１４内に２個より多くの反応性
ガスを使用することができる。
【００５９】 本発明の方法は、図３および４によりシリコン内にドーピングされた異質原子
の活性化に関連して説明された。以下に本発明の他の使用可能性を示す。
【００６０】 図５はウェーハ厚さに沿った沈殿物（例えばシリコン内の酸素沈殿物）の種々
の空間的分布を示す。ウェーハ５の両側に同じ処理用ガスを使用する場合に、分
布５１が得られる。その際分布の形式、特に最大値の形状およびウェーハ縁部に
向かう分布の減少は本質的にウェーハ５の熱処理の温度−時間の経過に依存する
。一般にウェーハはドーピングされない状態で窒素含有処理用ガス中で処理され
、その際窒素含有ガスは反応性ガスとして作用し、ウェーハ表面に空位置が形成
される。この空位置は、一般に後の熱処理工程で行われる酸素沈殿の核形成種を
形成する。
【００６１】 きわめて非対称の分布５２または５３は、例えば部分室１３および１４内の異
なる処理用ガスにより形成することができ、その際本発明の方法を使用すること
ができる。例えば部分室１４内でアルゴンのような不活性ガスを使用し、これに
約１０ｐｐｍ〜５０００ｐｐｍの範囲の酸素または酸素含有ガスを混合すること
により、本質的にこの面でのウェーハ５の腐食を回避し、固有の格子間原子の付
加的な形成により空位置の減少が得られる（曲線５２）。これに対して他方の部
分室１３内でＮＨ３のような窒素含有ガスを使用し、本質的にウェーハ表面での
空位置の注入が得られる。少ない量の付加的に混合される酸素はシリコンの腐食
を防ぐ。これにより本質的にウェーハ表面の近くで最大値を有する空位置の分布
が得られる。この表面を引き続きウェーハ裏面として使用し、それというのもこ
こで後で生じる酸素沈殿物の密度が最高になるからである。酸素沈殿物は引き続
きＣｒ、Ｎｉ、Ｃｕ、Ｆｅのような重金属のゲッターとしてまたはそのほかのシ
リコンまたは処理室内に存在する不純物のゲッターとして作用する。沈殿物の貧
化した面に引き続き構造体、例えば回路を付着する。ここで酸素沈殿物が、例え
ば破壊電圧のような電気特性および電子部品の長時間特性に不利に作用するので
、１５０μｍまでの表面領域でできるだけ少ない酸素の沈殿物が所望される。沈
殿物密度が十分に沈殿物を含まない表面層の直後にきわめて上昇する場合が特に
有利である。これにより電子構造体（例えばＭＯＳトランジスター）のすぐ近く
でゲッター作用が達成され、これが有利に構造体の電気特性を更に改良する。こ
の場合は内在的なゲッターと呼ばれる。この沈殿物構造体は、例えば曲線５４で
示される。ここで沈殿物密度は少なくとも一方の面ではげしく減少するが、その
ほかはきわめて高く、ゲッター作用を発揮する。その際曲線５５に示されるよう
に、ウェーハ表面の沈殿物密度が付加的に増加する。引き続き沈殿物の貧化した
面に構造体を付着する。本発明により熱処理中に部分室１３および１４に異なる
処理用ガスが存在する場合に、両側の面で急傾斜または貧化帯域の輪郭を調節す
ることができ、領域ＡおよびＣで異なる輪郭が得られ、その際少なくとも１つの
表面の近くで沈殿物の濃度がウェーハの中心領域Ｂよりかなり低い。
【００６２】 本発明の方法の他の使用可能性はＣＯＰの密度の減少である。ＣＯＰは同様に
半導体構造部品および集積回路の製造の際に妨害作用し、それというのもこれは
構造部品が形成される表面層に存在する場合に、これらの機能を損なうからであ
る。ＣＯＰは、例えば水素含有処理用ガス雰囲気で約１１００℃より高い温度（
有利には１１５０℃より高い温度）でウェーハの熱処理により化学的に還元する
ことができ、その際ＣＯＰの内部に存在するＳｉＯ２が還元される。（０.１％
までの）少ない量の例えば酸素含有ガス（例えばＯ２および／またはＨ２Ｏ）に
より付加的にウェーハ表面に格子間原子を形成することができ、これは引き続き
ＣＯＰ内部で再び格子位置に再結合する。これによりＣＯＰの量が減少するかま
たはＣＯＰが排除される。適当な方法の実施により表面層のＣＯＰを減少するこ
とができ、その際沈殿物の場合と同様に空間的ＣＯＰ輪郭を調節できる。本発明
の方法により、例えばウェーハの表側にＣＯＰ貧化を形成し、ウェーハ裏側に、
例えば窒素含有ガスを用いて空位置を形成することができ、空位置を図２ｂの例
ｄ）に示されるように、ゲッター層を形成するために使用する。
【００６３】 本発明の方法は前記の実施例により、位置欠陥輪郭の調節、それとともに、例
えばきわめて浅い接合（ｕｌｔｒａｓｈａｌｌｏｗ ｊｕｎｃｔｉｏｎｓ、平坦
なｐｎ接合）を製造するための異質原子輪郭の調節、例えばシリコン中の濡度お
よび分布に関する酸素沈殿物およびＣＯＰ（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔ
ｅｄ ｐａｒｔｉｃｌｅ 結晶由来粒子）の調節を記載する。本発明の方法はこ
れらの例に限定されず、他の半導体、例えばＩＩＩ〜Ｖ族またはＩＩ〜ＶＩ族の
半導体および例えばイオン結晶のような他の結晶物質に使用することができる。
特に本発明の使用範囲を拡大するために、記載された実施例の枠内に示された特
徴を互いに組み合わせることができる。
【図面の簡単な説明】
【図１】 本発明を実施するために適した処理室の断面図である。
【図２】 ａ）は複数の反応ガスを使用する場合の種々の処理用ガス混合物の例であり、
ｂ）は１種類の反応ガスを使用する場合の種々の処理用ガスの例である。
【図３】 種々の処理用ガスを使用する場合の熱活性化後のウェーハ表面からの距離の関
数としての注入した異質原子の濃度分布の図である。
【図４】 種々の処理用ガスを使用する場合の熱活性化後のシリコンウェーハ表面からの
距離の関数としての注入した異質原子の密度の形の測定した濃度分布の図である
。
【図５】 ウェーハ厚さに沿ったウェーハ中の沈殿物密度分布および空位置密度分布を示
す図である。
【図６】 ２つの部分室を形成するための分離装置を有する回転装置を示す処理室の一部
の図である。

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 処理室内で熱処理する間に、基板、有利には半導体の結晶ま
    たは結晶類似構造体中に欠陥輪郭を形成する方法において、欠陥の濃度および／
    または密度分布を、それぞれ少なくとも１種の反応成分を有する、組成が異なる
    少なくとも２種の処理用ガスに依存して調節し、その際少なくとも２種の処理用
    ガスを、本質的に互いに分離して、それぞれ少なくとも２個の異なる基板の表面
    に作用することを特徴とする、結晶または結晶類似構造体中に欠陥輪郭を形成す
    る方法。
  2. 【請求項２】 基板の２個の異なる表面がほぼ向かい合っており、処理用ガ
    スの反応成分により形成される欠陥の密度分布がそれぞれの表面からそれぞれ他
    の表面に向かって延びている請求項１記載の方法。
  3. 【請求項３】 密度分布がそれぞれ本質的に一方の表面から出発する固有の
    格子間原子および本質的に他方の表面から出発する空位置からなる請求項２記載
    の方法。
  4. 【請求項４】 密度分布がそれぞれ、濃度および／または比率が互いに異な
    るそれぞれの表面から出発する固有の格子間原子および空位置からなる請求項２
    記載の方法。
  5. 【請求項５】 異なる処理用ガスが異なる熱伝導率および／または熱吸収容
    量を有する請求項１から４までのいずれか１項記載の方法。
  6. 【請求項６】 基板を、処理室内の予め決められた温度−時間特性を使用し
    て処理する請求項１から５までのいずれか１項記載の方法。
  7. 【請求項７】 少なくとも１種の処理用ガスを、組成および／または処理用
    ガス圧力および／または処理用ガス温度に関する温度−時間特性に相関して調節
    する請求項６記載の方法。
  8. 【請求項８】 基板がドーピングされていないシリコンウェーハである請求
    項１から７までのいずれか１項記載の方法。
  9. 【請求項９】 基板がドーピングされたシリコンウェーハである請求項１か
    ら７までのいずれか１項記載の方法。
  10. 【請求項１０】 基板が製品ウェーハである請求項１から７までのいずれか
    １項記載の方法。
  11. 【請求項１１】 欠陥が本質的に０〜１５０μｍの表面層に存在し、欠陥が
    基板内部に向かって減少する請求項１から１０までのいずれか１項記載の方法。
  12. 【請求項１２】 欠陥が０〜１５０μｍの表面層中で本質的に貧化し、欠陥
    が本質的に基板内部に存在する請求項１から１１までのいずれか１項記載の方法
    。
  13. 【請求項１３】 欠陥が異質原子である請求項１１記載の方法。
  14. 【請求項１４】 欠陥が沈殿物および／または空位置である請求項１２記載
    の方法。
  15. 【請求項１５】 欠陥が結晶由来粒子（ＣＯＰ）である請求項１から１４ま
    でのいずれか１項記載の方法。
  16. 【請求項１６】 少なくとも１種の処理用ガスにより形成される欠陥が表面
    に近い層中でゲッター層を形成する請求項１記載の方法。
  17. 【請求項１７】 ゲッター層が本質的に酸素沈殿物により形成される請求項
    １６記載の方法。
  18. 【請求項１８】 処理用ガスの１種が本質的に酸素および／または酸素含有
    ガスからなる請求項１から１７までのいずれか１項記載の方法。
  19. 【請求項１９】 処理用ガスの１種が１０００ｐｐｍより少ない、有利には
    ３０〜２５０ｐｐｍの酸素または酸素含有ガスを含有する請求項１から１８まで
    のいずれか１項記載の方法。
  20. 【請求項２０】 処理用ガスの少なくとも１種がＯ２、Ｏ３、Ｈ２Ｏ、ＮＨ３ 、Ｈ２、希ガスまたは不活性ガスを含有する請求項１から１９までのいずれか
    １項記載の方法。
JP2001584475A 2000-05-18 2001-05-16 結晶または結晶類似の構造体中の欠陥輪郭を調節する方法 Withdrawn JP2003533881A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10024710.5 2000-05-18
DE10024710A DE10024710A1 (de) 2000-05-18 2000-05-18 Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
PCT/EP2001/005537 WO2001088974A1 (de) 2000-05-18 2001-05-16 Einstellung von defektprofilen in kristallen oder kristallähnlichen strukturen

Publications (1)

Publication Number Publication Date
JP2003533881A true JP2003533881A (ja) 2003-11-11

Family

ID=7642742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001584475A Withdrawn JP2003533881A (ja) 2000-05-18 2001-05-16 結晶または結晶類似の構造体中の欠陥輪郭を調節する方法

Country Status (7)

Country Link
US (1) US6809011B2 (ja)
EP (1) EP1282912A1 (ja)
JP (1) JP2003533881A (ja)
KR (1) KR100831120B1 (ja)
DE (1) DE10024710A1 (ja)
TW (1) TW575683B (ja)
WO (1) WO2001088974A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135773A (ja) * 2002-02-07 2008-06-12 Siltronic Ag シリコンウェーハの熱処理方法及び該方法で処理したシリコンウェーハ
JP2008205024A (ja) * 2007-02-16 2008-09-04 Sumco Corp シリコンウェーハ及びその製造方法
JP2008546190A (ja) * 2005-05-25 2008-12-18 マットソン テクノロジー インコーポレイテッド 回転する基板の熱処理における粒子の減少のための装置及び方法
JP2010199411A (ja) * 2009-02-26 2010-09-09 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2011258973A (ja) * 2001-06-28 2011-12-22 Samsung Electronics Co Ltd Ａｒ／ＮＨ３急速熱的アニーリング工程を含むシリコンウェーハの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720058B2 (ja) 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2005515633A (ja) * 2001-12-21 2005-05-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 窒素／炭素安定化された酸素析出核形成中心を有する理想的酸素析出を行ったシリコンウエハおよびその製造方法
JP2003257984A (ja) * 2002-03-05 2003-09-12 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
US20050037521A1 (en) * 2003-08-15 2005-02-17 Uwe Wellhausen Methods and apparatus for processing semiconductor devices by gas annealing
JP5615102B2 (ja) * 2010-08-31 2014-10-29 株式会社ニューフレアテクノロジー 半導体製造方法及び半導体製造装置
CN112094432B (zh) 2015-10-14 2022-08-05 纤维精益技术有限公司 可三维成型片材
JP7014694B2 (ja) 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962049A (en) * 1989-04-13 1990-10-09 Applied Materials, Inc. Process for the plasma treatment of the backside of a semiconductor wafer
JP2961224B2 (ja) 1990-07-04 1999-10-12 東京エレクトロン株式会社 薄膜形成方法
JPH0472735A (ja) * 1990-07-13 1992-03-06 Mitsubishi Materials Corp 半導体ウエーハのゲッタリング方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JPH0811718B2 (ja) 1992-02-27 1996-02-07 大同ほくさん株式会社 ガスソース分子線エピタキシー装置
JP2535701B2 (ja) * 1992-03-27 1996-09-18 株式会社東芝 半導体装置
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
FR2734284B1 (fr) 1995-05-19 1997-06-13 Commissariat Energie Atomique Dispositif de traitement chimique superficiel d'un echantillon plat au moyen d'un gaz actif
NL1003538C2 (nl) * 1996-07-08 1998-01-12 Advanced Semiconductor Mat Werkwijze en inrichting voor het contactloos behandelen van een schijfvormig halfgeleidersubstraat.
US5884412A (en) 1996-07-24 1999-03-23 Applied Materials, Inc. Method and apparatus for purging the back side of a substrate during chemical vapor processing
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
CA2216998C (en) * 1997-10-01 2005-05-03 Balakrishnan R. Bathey In-situ diffusion of dopant impurities during dendritic web growth of crystal ribbon
JP3255114B2 (ja) * 1998-06-18 2002-02-12 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶の製造方法
CN1155064C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
DE19847101C1 (de) * 1998-10-13 2000-05-18 Wacker Siltronic Halbleitermat CVD-Reaktor und Verfahren zur Herstellung einer mit einer epitaktischen Schicht versehenen Halbleiterscheibe
JP2002543608A (ja) 1999-05-03 2002-12-17 シュテアク エルテーペー システムズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体材料の格子構造体中に欠陥を形成させる方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258973A (ja) * 2001-06-28 2011-12-22 Samsung Electronics Co Ltd Ａｒ／ＮＨ３急速熱的アニーリング工程を含むシリコンウェーハの製造方法
JP2008135773A (ja) * 2002-02-07 2008-06-12 Siltronic Ag シリコンウェーハの熱処理方法及び該方法で処理したシリコンウェーハ
JP2008546190A (ja) * 2005-05-25 2008-12-18 マットソン テクノロジー インコーポレイテッド 回転する基板の熱処理における粒子の減少のための装置及び方法
JP2008205024A (ja) * 2007-02-16 2008-09-04 Sumco Corp シリコンウェーハ及びその製造方法
JP2010199411A (ja) * 2009-02-26 2010-09-09 Covalent Materials Corp シリコンウェーハの熱処理方法

Also Published As

Publication number Publication date
US6809011B2 (en) 2004-10-26
EP1282912A1 (de) 2003-02-12
TW575683B (en) 2004-02-11
DE10024710A1 (de) 2001-12-20
KR20030007637A (ko) 2003-01-23
WO2001088974A1 (de) 2001-11-22
KR100831120B1 (ko) 2008-05-20
US20030134492A1 (en) 2003-07-17

Similar Documents

Publication Publication Date Title
US6638876B2 (en) Method of forming dielectric films
US6281138B1 (en) System and method for forming a uniform thin gate oxide layer
KR101002945B1 (ko) 반도체장치의 제조 방법 및 기판처리장치
US20070077777A1 (en) Method of forming a silicon oxynitride film with tensile stress
JP3023982B2 (ja) 成膜方法
TW200415729A (en) Manufacturing method for semiconductor integrated circuit device
US6642123B2 (en) Method of fabricating a silicon wafer including steps of different temperature ramp-up rates and cool-down rates
KR20010092733A (ko) 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법
WO2007118031A2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
JP2003533881A (ja) 結晶または結晶類似の構造体中の欠陥輪郭を調節する方法
US20030047734A1 (en) Bi-layer silicon film and method of fabrication
TW201017767A (en) Post oxidation annealing of low temperature thermal or plasma based oxidation
US7951727B2 (en) Capacitor fabrication method
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
KR101548129B1 (ko) 증착 챔버 내에서 산화로부터의 도전체 보호
JP2008047752A (ja) 半導体装置の製造方法及び装置
JP2007129240A (ja) 半導体集積回路装置の製造方法
JP2007110143A (ja) 半導体集積回路装置の製造方法
Kwong et al. RTP-CVD: A Single Wafer In-Situ Multiprocessing Manufacturing Technology For ULSI
JP2004200709A (ja) 半導体集積回路装置の製造方法
JP2007096335A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080509

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081002