KR20030007637A - 결정체 또는 결정체 구조에서의 결함 프로파일의 조절 - Google Patents
결정체 또는 결정체 구조에서의 결함 프로파일의 조절 Download PDFInfo
- Publication number
- KR20030007637A KR20030007637A KR1020027015483A KR20027015483A KR20030007637A KR 20030007637 A KR20030007637 A KR 20030007637A KR 1020027015483 A KR1020027015483 A KR 1020027015483A KR 20027015483 A KR20027015483 A KR 20027015483A KR 20030007637 A KR20030007637 A KR 20030007637A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- gas
- defect
- substrate
- defects
- Prior art date
Links
- 230000007547 defect Effects 0.000 title claims abstract description 103
- 239000013078 crystal Substances 0.000 title description 11
- 238000000034 method Methods 0.000 claims abstract description 165
- 239000007789 gas Substances 0.000 claims abstract description 159
- 230000008569 process Effects 0.000 claims abstract description 121
- 238000009826 distribution Methods 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000000203 mixture Substances 0.000 claims abstract description 31
- 238000006243 chemical reaction Methods 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052760 oxygen Inorganic materials 0.000 claims description 39
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 38
- 239000001301 oxygen Substances 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 239000010410 layer Substances 0.000 claims description 13
- 239000011800 void material Substances 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 9
- 239000002244 precipitate Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 6
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 230000002596 correlated effect Effects 0.000 claims 1
- 229940095676 wafer product Drugs 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 131
- 125000004429 atom Chemical group 0.000 description 34
- 238000001556 precipitation Methods 0.000 description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 239000000376 reactant Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 10
- 229910052786 argon Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 238000001994 activation Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- -1 atoms ion Chemical class 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004880 explosion Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000020354 squash Nutrition 0.000 description 2
- 238000007725 thermal activation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XNRNVYYTHRPBDD-UHFFFAOYSA-N [Si][Ag] Chemical compound [Si][Ag] XNRNVYYTHRPBDD-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 프로세스 챔버에서의 열처리 동안 결정체 또는 결정형 구조의 기판, 바람직하게는 반도체에서 결함 프로파일을 생성하는 방법에 관한 것이다. 본 발명의 방법에 따라, 결함의 농도 및/또는 밀도 분포는 각각 조성이 상이한 적어도 두 개의 프로세스 가스에 의존하는 적어도 하나의 반응 성분으로 제어된다. 프로세스 가스 중 적어도 두 개는 기판의 적어도 두 개의 상이한 표면에 독립적으로 작용한다.
Description
예를 들어 실리콘 기재의 반도체 소자의 생산동안, 적절한 프로세스 가스 환경에서 반도체의 열처리 단계가 반도체에 주입된(이온 주입된) 외부의 원자 분포에 영향을 미치거나 결정체 결함의 분포에 영향을 미치는 것이 공지되었다. 통상적으로, 외부 원자의 분포는 결함의 분포에 의해 필수적으로 상호 한정된다. 예를 들어, W.Lerch et al.;Mat.Res.Soc.Symp.Proc.(1998), Vol 525, pp237-255 및 D.F.Downey et al,:Mat.Res.Soc.Symp.Proc(1998), Vol 525, pp263-271로부터, 산소를 함유한 프로세스 가스로 가스 이온 주입된, 또는 도핑된 실리콘 반도체에 일정하게 열을 가함으로써, 실리콘의 산화가 고유 틈새형 결함 원자(EZG, Si 원자가 틈새형 결함 위치 상에 배치된 일종의 위치 결함)의 과포화를 초래하고, 틈새형 결함 원자의 농도는 붕소의 확산 성질, 즉 붕소의 도핑 프로파일에 영향을 미치기 때문에, 붕소의 도핑 프로파일은 영향을 받을 수 있다.
반도체의 열처리 동안 산소 함유 프로세스 가스로 인해, 필수적으로 상기한외부 원자 프로파일 또는 도핑 프로파일만이 영향을 받을 수 있으며, 반도체의 외부 원자는 본질적으로 킥아웃 메카니즘을 통해 격자 위치(lattice position)에 도달한다. 그렇게 함으로써, 틈새형 결함 영역에 이미 배치되어 있는 외부 원자는 격자 위치에 도달하고, 그로 인해 실리콘 원자(또는 통상적으로 격자 원자)는 격자 위치로부터 틈새형 결함 위치(interstitial position)로 방출된다.
US 특허 5,401,669 및 5,403,406은 질소 함유 프로세스 가스 환경을 통한 결함의 선택적인 형성을 기술하며, 그로 인해 상기 결함은 실리콘에 용해된 산소의 침전을 위해 핵의 중심으로 작용한다.
D.F. Downey et al.;Mat.Res.Soc.Symp.Proc(1997), Vol 470, pp.299-311은 매우 상이한 농도를 갖는 다양한 반응 가스에 대한 도핑된 프로파일과 관련하여 도핑된 실리콘 웨이퍼의 고속 열처리(RTP:Rapid Thermal Processing) 동안 반응 프로세스 가스를 기술한다.
미공개된 독일 출원 199 27 962에서, D.F. Downey et al.(Mat.Res.Soc.Symp.Proc(1997), Vol 470, pp.299-311)과 관련하여 개선된 도핑 프로파일의 조절을 위한 방법이 제공된다. 이러한 경우, 반도체는 예를 들어 반응 가스를 통해 동시에 그리고 상이한 농도로 다양한 고유 위치 결함을 동시에 활성화하기 위해 많은 반응 가스를 포함하는 프로세스 가스 환경에서 (RTP 시스템에서의) 고속 열처리된다. 통상적으로, 결함 농도 및/또는 공간 결함 분포, 및 결국 활성화된 도핑 원자의 분포는 전술한 방법에 의해 제어될 수 있다.
반도체 소자의 점점 더 작은 구조의 크기로 인해, (여기서는 활성화된 외부원자의 공간 분포 면에서의) 결함 및 도핑 프로파일의 제어와 관련한 필요성이 또한 증가한다. 따라서, 본 발명의 목적은 전술한 방법을 더욱 개량하는 것이다.
본 발명은 프로세스 챔버에서 열처리 동안 결정체 또는 결정체형 구조에서, 보다 상세하게는 반도체에서 결함 프로파일을 생성하는 방법에 관한 것이다.
도1은 본 발명을 실행하기 적절한 예를 들어 RTP 시스템인 프로세스 챔버의 단면도이다.
도2a는 각각 수 개의 반응 가스를 가진 다양한 프로세스 가스 조성물의 예를 나타낸 도면이다.
도2b는 각각 반응 가스를 가진 상이한 프로세스 가스의 예를 나타낸 도면이다.
도3은 상이한 프로세스 가스를 사용하여 열적 활성화 후 이온 주입된 외부 원자의 개략적인 농도 분포를 나타낸 도면이다.
도4는 상이한 프로세스 가스를 사용하여 열적 활성화 후 이온 주입된 외부 원자의 측정된 농도 분포를 나타낸 도면이다.
도5는 웨이퍼의 두께를 따라 웨이퍼 내의 침전 분포 또는 빈 공간 분포의 개략적인 도면이다.
도6은 두 개의 부분 챔버를 갖는 스플릿 프로세스 챔버를 형성하기 위한 분할 장치를 구비한 회전식 장치를 갖는 프로세스 챔버의 일부이다.
본 발명은 초기에 설명한 방법에 의해 이러한 목적을 실현하는 것이며, 그로 인해, 농도 및/또는 결함의 밀도 분포가 상이한 조성을 갖는 적어도 두 개의 프로세스 가스의 함수로서 제어되며, 각각이 적어도 하나의 반응 성분을 포함하며, 그로 인해 적어도 두 개의 프로세스 가스는 본질적으로 서로로부터 분리되어 각각 적어도 두 개의 기판 표면에 작용한다.
본 발명의 방법에 따라, 예를 들어 실리콘 웨이퍼 같은 디스크형 반도체의 전면 및 후면은 상이한 반응 기체와 접촉하게 된다. 이는 웨이퍼의 열처리 동안 웨이퍼의 양측면 결함 분포 및/또는 결함 농도를 제어할 수 있게 하며, 그로 인해 결함의 농도 및 공간 분포, 그리고 예를 들어 위치 결함 및/또는 체적 결함과 같은 결함의 타입과 관련하여 최대의 제어 가능성을 제공한다. 본 발명에 따른 방법은 바람직하게 RTP-(고속 열처리-), CVD-(화학 기상 증착-), RTCVD-(고속 열처리 화학 기상 증착) 및 에피택셜 유닛 분야에 사용될 수 있으며, 이를 통해 통상적으로 "단일 웨이퍼 프로세스"가 실행되고, 즉 각각 하나의 웨이퍼가 열처리된다. 그러나, 복수의 웨이퍼는 동시에 열처리되며, 결과적으로 예를 들어 많은 에피택셜 또는 CVD 유닛을 필요로 한다. 이러한 경우, 복수의 웨이퍼(예를 들어 2개 내지 6개)는 본질적으로 단일 플레인에 배치된다. 각각 하나의 단일 웨이퍼 또는 본질적으로 플레인 내에 배치된 몇 개의 웨이퍼의 열처리의 결과로서, 본 발명의 방법에 따라각각 전면과 후면을 가진 웨이퍼 또는 웨이퍼들이 본질적으로 하나의 프로세스 가스에만 접촉하게 되며, 그로 인해 프로세스 가스의 조성은 상이하며, 각각 적어도 하나의 반응 성분을 포함한다.
본 발명에 따라, 프로세스 가스는 적어도 하나의 반응 성분, 즉 기판과 작용하는 성분을 포함한다. 반응은 새로운 기판(예를 들어 Si+O2>SiO2), 프로세스 가스의 흡착성(물리적 흡착 및/또는 화학적 흡착), 및 에칭(화학 작용) 또는 프로세스 가스의 성분에 의해 이미 존재한 흡착의 탈착을 형성하기 위한 기판(예를 들어 Si)과 성분(예를 들어 O2)의 화학 반응일 수 있다. 반응은 기판 표면(예를 들어, Si 산화 또는 기판에 제공되는 구리 층의 산화의 시작)에서, 기판의 일부에 대해, 또는 기판의 내부(예를 들어, 이미 존재하는 실리콘 산화 층의 Si 산화)에서 이루어 질 수 있다. 게다가, 반응은 예를 들어 수소에 의한 SiO2의 감소의 경우, 기판 내의 결함부분에서 이루어 질 수 있으며, 그로 인해 SiO2는 COPs(결정 방향성 입자:crystal originated particles)의 내부면에 배치된다. 프로세스 가스는 인입 가스, 즉 웨이퍼나 기판과 작용하지 않는 가스를 포함할 수 있다. 가스 또는 가스 성분이 불활성 형태로 작용할 지는 프로세스 온도에 달려 있으며, 이러한 가스 또는 가스 성분의 예는 실리콘의 프로세스 동안 N2이다. 약 1100℃까지의 온도에서, N2는 거의 불활성 기체로 작용하며; 단지 1100℃를 넘는 온도에서 질화작용의 형태로 실리콘과 활발한 반응을 일으킨다. 다른 불활성 가스는 예를 들어 아르곤, 헬륨, 네온 같은 희가스이다. 이와 관련해서, 헬륨은 예를 들어 특정한 고온 전도성을 특징으로 하며, 이는 예를 들어 기판의 급냉 동안 유리할 수 있다.
본 발명에 따라, 적어도 두 개의 프로세스 가스가 사용된다. 이러한 점에서, 프로세스 가스는 자신의 화학적 조성이 상이할 수 있으며, 여기서 프로세스 가스는 서로에 대한 부분 압력 비에서 동일한 성분을 가지며, 및/또는 프로세스 가스는 절대 압력 또는 온도와 관련하여 상이하다. 조성이라는 용어는 또한 각각의 프로세스 가스의 온도 및 압력의 파라미터를 포함한다. 따라서, 본 발명의 사상 내에서, 동일한 화학적 조성을 갖지만 각각 상이한 온도 또는 상이한 압력을 갖는 프로세스 가스가 사용될 수 있다. 반응 또는 반응 속도가 통상적으로 압력과 온도에 의존하기 때문에, 본질적으로 독립된 프로세스 가스를 사용하여 심지어 가스가 예를 들어 동일한 화학적 조성을 갖더라도 가스가 작용하는 기판의 다양한 표면에서 상이한 반응 또는 반응 속도를 갖는 것이 가능하다. 따라서, 반응은 근본적으로 상이할 수 있거나, 단지 반응 속도가 상이할 수 있다. 근본적으로 동일한 화학적 조성을 가진 가스를 사용한 상이한 반응은 예를 들어 불활성 가스를 포함하는 가스를 사용하여 얻을 수 있으며, 불활성 가스의 불활성 특성은 온도가 올라감에 따라 활성 특성으로 변화(예를 들어 N2, 전술 참조)한다. 만일 가스가 각각의 표면에서 상이한 온도에서 작용하며, 또는 만일 각각의 표면이 상이한 온도를 갖는다면, 불활성 가스는 각각의 표면에서 전적으로 상이하게 동작할 수 있다.
"서로로부터 본질적으로 분리된 프로세스 가스"라는 표현은, 하나의 표면 또는 상기 표면의 한 영역에서 주로 활동하는 프로세스 가스에 의해 발생되는 반응이 주가되는 정도까지 프로세스에서 단지 일부분을 차지하는 프로세스 가스가 서로 혼합하는 것으로 이해되어야 한다. 이상적으로, 프로세스 가스는 기판에 의해 전적으로 분리되어, 각각의 기판 근처에서 프로세스 가스의 혼합이 불가능하고, 각각의 프로세스 가스가 단지 기판의 일 표면에서 작용한다. 그러나, 이러한 이상적인 조건의 달성은 프로세스 챔버의 기술적 설계 및 기판의 홀딩 장치에 달려있다. 그러나, 본 발명의 방법은, 이러한 이상적인 조건이 상당히 만족되지 않은 경우, 예를 들면 기판의 다양한 표면에 작용하는 프로세스 가스들이 단지 서로 최소로 혼합되거나 전술한 바와 같이 단지 하나의 반응이 우세하게 되는 정도까지 혼합되더라도 실행될 수 있다.
이하에서, 결함이라는 용어는 0 내지 3차원 격자 결함을 포함한다. 0차원 결함은 예를 들어 위치 결점 또는 공백(빈 공간) 같은 위치 결함, 고유 틈새형 결함 원자(EZG 또는 틈새형 결함) 및 틈새형 결함 또는 격자 위치 상의 호스트 또는 매트릭스 격자에 배치된 화학적 외부 원자이다. 결함이 호스트 격자 원자에 의해서 발생했는지, 외부 원자에 의해서 발생했는 지에 따라, 고유 위치 결함 또는 외인성 위치 결함이라고 한다. 만일 빈 공간을 발생시키는 호스트 격자 원자가 표면으로 이탈하면, 쇼트키 결함(Shottky defect)이 발생하며; 만일 원자가 틈새형 결함 위치로 이탈하면, 프랭클 결함(Frenkel defect)이라고 한다. 위치 결함의 축적(응집)은 예를 들어 변위 링 또는 변위 라인(1차원 결함), 적층 오류(2차원 결함) 또는 외부 원자의 침전(3차원 결함) 같은 고차원의 무질서를 초래할 수 있다.
또다른 결함은 예를 들어, 그레인 경계(2차원) 또는 이미 언급한 3차원 침전(예를 들어 실리콘에서의 산소 침전 또는 금속 침전), 또는 예를 들어, 이온 주입 또는 결여 동안 초래되는 국부 불규칙 영역 및 침전의 형성을 위해 필요한 핵형성 중심이다. 결정성이라는 용어는 예를 들어 결정성으로부터 불규칙 구조까지의 전이 영역을 의미하는 것으로 이해되어야 한다. 추가의 결함은 예를 들어 이온 결정에 존재하는 것과 같은 F-중심(판스워스 중심:Farnsworth center)의 형성이고, 여기서 전자는 이웃한 양이온 주변 할로겐 갭에 정지한다.
본 발명의 실시예에 따라, 기판의 두 상이한 표면은 서로 대향하여 배치되고, 프로세스 가스의 반응 성분에 의해 발생한 결함의 밀도 분포는 각각의 다른 표면을 향한 방향으로 각각의 표면으로부터 연장한다. 이러한 실시예에서, 통상적으로 예를 들어 실리콘의 반도체 웨이퍼인 디스크형 기판이 포함된다. 이러한 점에서, 웨이퍼의 전면 및 후면은 각각 열처리 단계 동안 각각 상이한 프로세스 가스와 접촉하게 된다.
프로세스 가스에 의해 발생한 결함의 밀도 분포는 바람직하게 본질적으로 적어도 하나의 표면에서의 고유 틈새형 결함 원자 및 다른 표면에서의 빈 공간이다. 이어 밀도 분포는 각각 다른 표면을 향하는 방향으로 연장한다. 만일 예를 들어 실리콘 웨이퍼의 전면에 대한 결함이 고유 틈새형 결함, 즉 구조 측면에서 초래되거나, 구조에 이미 존재하는 경우, 예를 들어 실리콘에 존재하는 붕소의 확산은 웨이퍼의 내부 방향으로 이루어 지거나, 통상적으로 ("확산 운반자"로서 고유 위치 결함에 속하는 고유 틈새형 결함 원자로부터의 이러한 결함을 사용하는) 외부 원자의 확산은 고유 틈새형 원자의 밀도 분포의 경사도에 대해 반대 방향으로 이루어지거나, 경사도의 방향으로 억제된다. 대응하여, 상기 특성은 결함이 빈 공간인 경우 반대로 되며, 이어 외부 전자의 확산은 빈 공간의 밀도 분포의 경사도 방향으로 이루어지며, 밀도 분포의 경사도의 반대 방향으로 억제된다. 이러한 특성은 이온 주입된 존이 배치된 표면에 빈 공간의 초과를 발생시킴으로써 외부 전자가 주입된 평판 존의 생성에 이용된다. 이온 주입된 존에 대향하는 (통상적으로 웨이퍼인) 결정체의 면에서, 바람직하게 고유 틈새형 결함이 초과된다. 초과라는 용어는 여기서 각각의 프로세스 온도에서 열적 평형시 설정될 결함 농도의 초과를 의미하는 것으로 이해된다. 이러한 결함 분포를 발생시킴으로써, 결정체 내부의 방향으로의 외부 전자의 확산은 본질적으로 억제되며, 그 결과로 외부 원자의 평판 존은 결정체의 열처리 후, 예를 들어 활성화 단계 후 생성될 수 있다. 이러한 결과로서 극도로 얕은 접합인 PN 접합을 얻는다.
더욱이, 각각의 표면으로부터 발생하고 서로에 대해 농도 및/또는 비율이 상이한 고유 틈새형 원자 및 빈 공간을 포함하는 것은 밀도 분포를 위해 바람직할 수 있다. 이러한 밀도 분포는 고유 틈새형 결함 원자의 생성을 위한 반응 성분 및 빈 공간을 생성하는 반응 성분을 포함하는 적절한 프로세스 가스에 의해 생성될 수 있다. 이러한 프로세스 가스로 인해, 예를 들어 실리콘과 같은 결정체 구조에서 활성화된 외부 원자의 공간 프로파일에 영향을 미치는 것이 가능하다.
더욱이, 예를 들어 웨이퍼의 후면 및 전면에 대해 작용하는 상이한 프로세스 가스는 진보적으로 상이한 열적 전도 계수 및/또는 열 흡수 성능을 가질 수 있다.결과적으로, 각각의 표면에서 다양한 웨이퍼의 급냉과 가열을 강화시키는 것이 가능하며, 그 결과로써, 웨이퍼 내에서, 예를 들어 차례로 결함의 확산 특성에 영향을 미치는 온도 경사도가 하나의 표면에서 다른 하나의 표면으로 이루어 진다.
본 발명은 프로세스 챔버 내에서 소정의 온도/시간 프로파일을 갖는 기판의 처리에 유용하다. 온도/시간 프로파일의 결과로써, 결함의 확산 특성은 상이하게 제어될 수 있다.
게다가, 적어도 하나의 프로세스 가스는 자신의 조성과 프로세스 가스 압력과 관련한 온도/시간 프로파일 및/또는 프로세스 가스 온도와 연관관계에 있다. 이러한 점에서, 예를 들어 프로세스 가스의 반응 성분의 농도(부분 압력), 프로세스 가스의 전체 압력, 및 프로세스 가스가 프로세스 챔버로 흐르고 기판에 대해 작용하는 온도는 온도/프로파일과 연관관계에 있다.
본 발명의 방법은 "도핑되지 않은" 실리콘 웨이퍼에 유용하게 사용할 수 있으며, 이러한 웨이퍼는 웨이퍼의 제조 후 예를 들어 확산 및/또는 이온 주입 및/또는 소정의 다른 프로세스에 의해 외부원자가 추가로 도핑되지 않은 웨이퍼로 이해된다. 이러한 웨이퍼에 대해 실리콘 결정체 내에서 산소 분포를 고정하는데 사용하는 공간 결함 분포가 조정되거나 설정될 수 있다. 예를 들어 이러한 방법은 산소의 침전 분포를 설정하는데 유용하게 사용될 수 있다.
"도핑된" 실리콘 웨이퍼에 본 발명의 방법을 사용하는 것은 전술한 바와 같이, 예를 들어 평평한 pn 접합을 생성하는 동안 유리할 수 있다. 이러한 점에서, 도핑된 웨이퍼 수단은 예를 들어 확산 및/또는 이온 주입 및/또는 다른 프로세스에의해 외부 전자로 추가로 도핑된 웨이퍼를 의미한다. 만일 본 발명의 방법이 예를 들어 도핑된 웨이퍼에 사용되면, 소정의 결함이 0 내지 150㎛ 사이의 표면층에서 본질적으로 존재할 경우 유리하며, 이로써 밀도, 양 또는 농도가 기판의 내부를 향해 감소한다. 이러한 예는 격자 빈 공간이다.
만일 대조적으로 본 발명의 방법이 실리콘 웨이퍼의 준비 단계에 사용된다면, 소정의 결함이 0 내지 150㎛ 사이의 표면층에서 본질적으로 저하되고, 결함이 기판의 내부에 배치될 경우 유리하다. 이 경우, 결함은 예를 들어 산소 침전이 형성될 수 있는 빈 공간이다. 이렇게 함으로써, 예를 들어 전자 회로 같은 구조 내의 약 150㎛의 침전 없는 층이 웨이퍼 표면에 유리하게 생성될 수 있다.
본 발명의 방법은 집적회로, 독립된 소자 또는 통상적으로 전자 회로의 생산동안 얻어질 수 있는 구조를 이미 포함한 웨이퍼와 같은 생산된 웨이퍼에 사용될 수 있다. 게다가, 웨이퍼 또는 기판은 마이크로구조 기술로부터의 소자를 포함할 수 있다.
통상적으로, 이미 전술한 바와 같이, 결함은 외부 전자일 수 있다. 이는 특히 도핑된 결정체의 경우이다. 그러나, 결함은 예를 들어 침전 형성에 영향을 미치는 빈 공간일 수 있어서, 결함은 사실상 침전이다.
더욱이, 결함은 "결정 방향성 입자"(COPs)일 수 있으며, 이는 자신의 공간 분포 및/또는 농도와 관련한 본 발명의 프로세스를 통해 제어된다.
진보적으로, 적어도 하나의 프로세스 가스에 의해 생성된 결함은 하나의 표면의 주변의 층에 게터 층을 생성할 수 있으며, 그로 인해 게터 층은 예를 들어 금속과 같은 불순물의 게터링에 사용될 수 있다. 이러한 게터 층은 예를 들어 실리콘 내의 산소 침전의 축적을 포함한다. 전술한 바와 같이, 이러한 침전 층은 예를 들어 적절한 공간적으로 빈 분포를 통해 형성될 수 있다.
본 발명에 의해, 빈 공간 및/또는 고유 틈새형 결함 원자와 같은 결함이 생성되며, 이로 인해 반응 프로세스 가스는 바람직하게 산소 및/또는 질소 및/또는 산소나 질소 함유 성분을 포함한다. 이러한 점에서, 예를 들어 프로세스 가스 중 하나는 산소 및/또는 산소 함유 가스를 포함할 수 있는데, 다시 말해 다른 가스의 비율을 예를 들어 100,000ppm보다 작다.
그러나, 소정의 프로세스의 경우, 프로세스 가스 중 하나는 50,000ppm보다 작은, 바람직하게 1,000ppm보다 작은 경우, 및 비록 10ppm 산소(또는 통상적으로 산소 함유 가스) 및/또는 질소(또는 질소 함유 가스) 이상이라도, 많은 프로세스가 250ppm보다 작을 경우 유리하다.
본 발명은 바람직한 실시예 및 이하의 도면을 참조하여 상세하게 설명될 수 있다.
도1은 본 발명의 방법을 실행하기에 적합한 프로세스 챔버(3)의 개략도이다. 이러한 챔버는 RTP-, CVD-, RTCVD- 또는 에피택셜 시스템일 수 있으며, 이러한 챔버에서 통상적으로 단일 웨이퍼(5)(기판(5))가 열처리를 당한다. 웨이퍼 또는 기판은 예를 들어 300nm 이상의 직경을 갖는 실리콘 웨이퍼이다. 시스템(1)에서, 웨이퍼는 예를 들어 램프(2,4)인 가열 장치(17, 18)에 의해 (실리콘 웨이퍼인 경우) 실온과 대략 1400℃ 사이의 온도로 가열되는데, 램프는 바람직하게 둑 형태의 램프(17, 18)로 배치된 막대형 할로겐 램프이다. 둑 형태의 막대(17, 18)는 바람직하게 웨이퍼(5)의 상부 및/또는 하부의 프로세스 챔버의 외부에 배치된다. 램프(17, 18)의 둑이 양측에 배치된 경우, 램프(2 및 4) 또는 램프(17,18)의 둑의 램프 방사에 의한 웨이퍼(5)의 가열은 양측으로부터 가능하다. 이러한 점에서, 램프(17, 18)의 상부 및 하부 둑의 램프(2, 4)는 서로에 대해 평행하거나, 소정의 각을 갖거나, 도1에 도시된 바와 같이 서로 직각으로 배치될 수 있다. 램프 방사에 대해, 프로세스 챔버(3)는 예를 들어 석영으로 구성된 전이 영역을 포함하여, 램프 방사가 웨이퍼를 가열하기 위해 프로세스 챔버의 내부를 통과할 수 있다. 전체 프로세스 챔버는 예를 들어 석영으로 형성될 수 있다.
램프(17,18) 둑의 램프(2,4)는 도1에 도시된 바와 같이 서로에 대해 소정의 각, 바람직하게는 90℃로 배치되어, 각각의 램프는 독립적으로 제어되거나, 램프는 소정의 그룹에서 구획적으로 제어될 수 있다.
한 쪽을 가열한 시스템(1)이 사용될 수 있으며, 그로 인해, 이러한 시스템을 사용하여 램프의 둑을 가로질러 배치된 챔버는 통상적으로 반사적이다.
설명된 프로세스 챔버에는 더욱이 적어도 두 개의 가스 인입 장치(7,10)가 제공되며, 이를 통해 적어도 두 개의 프로세스 가스(9,12)가 서로 현저하게 혼합됨이 없이 부분 챔버(13, 14)로 유도될 수 있다. 유사하게, 챔버(3)에는 적어도 두 개의 가스 방출 장치(8,11)가 제공되며, 이를 통해 각각의 프로세스 가스(15,16)가 부분 챔버(13, 14)로부터 방출된다. 이상적으로, 챔버(1)는 프로세스 가스(9,10)가 최소한의 정도로 서로 혼합되어 흐르도록 구성되어, 방출 프로세스 가스(8, 11)가 각각의 다른 가스의 최소한의 비율 또는 각각의 다른 가스의 반응 생성물을 포함한다.
기판이 챔버(3)에서 가열되는 최소 프로세스 온도는 기판의 타입에 의존하며; 유사한 상황이 프로세스 시간 및 열처리의 온도/시간 진행에 대해 존재한다.RTP 시스템에서 실리콘 웨이퍼에 대해, 대략 0 내지 500초 사이의 진행 시간이 거의 일정한 온도로 웨이퍼를 유지하기 위해 사용된다. 가열을 위한 램프 비율은 대략 5℃/s 내지 500℃/s이며, 냉각에 대해서는 약150℃/s까지 이지만, 적절한 냉각 장치를 사용할 경우, 가열 비율의 범위에서 냉각 비율이 달성될 수 있다. 전술한 램프 비율, 온도 범위 및 시간 주기에서, 웨이퍼는 웨이퍼 온도가 거의 모든 소정의 온도/시간 곡선을 따르도록 AST 3000과 같은 현대식 장치로 가열될 수 있으며, 이로써, 웨이퍼 표면에 대한 온도 분포는 전술한 온도 곡선의 대략 0.1% 내지 1.5%까지 도달할 수 있다. 웨이퍼의 상하에 배치된 램프(17 및 18)의 둑에 의해 예를 들어 도1에 도시된 바와 같이 웨이퍼가 양측에 대해 가열된 경우, 웨이퍼의 전면과 후면(상면과 하면) 사이의 온도차가 설정될 수 있으며, 그로 인해 실질적으로 상면과 하면 사이의 가능한 한 작은 온도차 및 가능한 한 웨이퍼 상의 균일한 온도 분포를 형성할 필요가 있다.
웨이퍼가 온도 처리 동안 겪는 공간적 및 시간적 온도 분포에 대한 요구를 충족시키기 위해, 전술한 바와 같이, 램프(17,18)의 둑의 램프(2,4)는 개별적으로 또는 그룹으로 제어될 수 있어서, 프로세스 챔버(1)에 존재하고 가열 장치(17,18)에 의해 생성된 방사 필드는 공간 및 시간적으로 제어될 수 있다.
본 발명의 방법을 실행하기 위해, 프로세스 챔버(3)는 부분 챔버(13,14)를 갖는 두 부분의 챔버로서 실행된다. 부분 챔버(13,14)는 분할 장치(6) 및 웨이퍼(5)에 의해 형성된다. 이러한 점에서, 분할 장치(6)는 바람직하게 석영으로 만들어진, 램프 방사 및/또는 웨이퍼 방사에 대해 투명한 재료로 구성된다. 석영-분할 장치(6)는 환형의 비투명 영역(6a)을 포함할 수 있어서, 웨이퍼는 이러한 영역(6a)에 의해 둘러싸인다. 이러한 영역(6a)은 보다 균일한 온도 분포를 달성하기 위해 웨이퍼 주위에 보호부 타입(가드 링)을 형성할 수 있다. 이러한 점에서, 가드 링(6a)은 전술한 웨이퍼보다 얇거나 두껍거나 같은 두께일 수 있다. 이는 웨이퍼 플레인, 어느 정도는 웨이퍼의 상부 및 어느 정도는 웨이퍼의 하부에 배치될 수 있으며, 그로 인해 웨이퍼의 플레인으로부터의 배치는 통상적으로 웨이퍼 직경의 5%이하이며, 다시 말해서 300mm 웨이퍼에 대해, 배치는 바람직하게 15mm이하이다.
웨이퍼(5)는 분할 장치(6)와 함께 부분 챔버(13 및 14)를 구비한 두 부분 챔버가 생성되도록 미도시된 웨치퍼 홀딩 장치에 의해 프로세스 챔버(3) 내에 유지된다. 웨이퍼와 분할 장치(6) 사이의 가능한 갭은 이로써 최소화되지만, 열처리에 의한 열적 팽창에 적응할 만큼 충분히 크다. 만일 웨이퍼(5)가 분할 장치(6)에 위치하면, 웨이퍼(5)와 분할 장치(6) 사이의 갭의 형성은 진보적으로 방지될 수 있으며, 그로써 부분 챔버가 서로 양호하게 분리된다. 만일 웨이퍼(5) 및 분할 장치(6)가 동일한 플레인에 배칭되지 않는다면, 부분 챔버의 분리는 예를 들어 웨이퍼(5)가 분할 장치(6)의 일부를 겹치게 함으로써 실현될 수 있으며, 이로써 필연적으로 수평 갭이 부분 챔버(13, 14) 사이에 발생한다. 이러한 점에서, 갭의 폭은 웨이퍼와 분할 장치(6) 사이의 공간에 의해 결정된다. 이러한 공간을 최소화 될 수 있어서, 가능한 한 적은 가스가 부분 챔버(13,14) 사이에서 교환된다.
웨이퍼(5)는 회전 장치(미도시)에 의해 회전되며, 이로써 회전축은 웨이퍼의 중심을 통해 그리고 웨이퍼의 표면에 수직하게 진보적으로 연장한다. 웨이퍼의 회전의 결과로서, 보다 균일하고 동일한 온도 분포가 실현된다. 웨이퍼(5)가 회전할 경우, 부분 챔버(13 및 14)는 바람직하게 전술한 바와 같이 실현되며, 웨이퍼 또는 회전 장치의 일부에 의해 분할 장치가 중첩된다. 후자의 가능성과 관련하여, 도6은 개략적으로 가능한 일 실시예의 회전 장치(60)를 도시하며, 이에 따라 웨이퍼(5)는 회전 링(62)의 웨이퍼지지 부재(61)에 유지된다. 회전 링(62)의 주변은 프로세스 챔버의 분할 장치(6)가 적어도 부분적으로 돌출하지만 U-프로파일(63)의 내부에 접촉하지 않는 외부로 개방된 U-프로파일을 구비한다. 그렇게 함으로써, 회전 장치(60)는 분할 장치(6)의 양측을 중첩하며, 이는 두 부분 챔버(13, 14)의 우수한 분리를 실현한다. 이로써, U-프로파일과 분할 장치(6) 사이의 수평 갭은 최소화된다. 게다가, 베인(64)은 U-프로파일(63)의 플렌지의 적어도 한쪽 면상에, 바람직하게는 양쪽 면상에 장착될 수 있어서, 회전 장치(60)가 회전할 경우, 이러한 베인(64)은 원심력으로 인해 펌프 효과를 발생시키며, 결국 프로세스 가스가 한쪽의 부분 챔버로부터 다른 챔버로 통과하는 것을 방지한다. 기판 재료에 따라, 링(62)은 예를 들어 석영 또는 사파이어 (예를 들어 GaN:Mg와 같은 Ⅲ-Ⅴ족 반도체의 경우, 기판은 사파이어로 구성된다)로 구성되며, 실리콘 웨이퍼의 경우, 링은 실리콘 또는 적층된 실리콘 또는 실리콘 카바이드(SiC)로 구성되고, 이로써 SiC는 만일 SiC가 Ⅲ-Ⅴ족 반도체의 캐리어 물질로서 사용되는 경우, GaN:Mg에 대해 사용될 수 있다. 결과로써, 웨이퍼는 전면 및 후면과 모서리 영역으로부터 가열될 수 있다. 챔버(3)와 관련한 회전 장치(60)의 회전 및/또는 정지는 예를 들어 축 또는 에어 쿠션 장치를 통해 기계적, 자기적 및 전자기적으로 영향을 받을 수 있다. 게다가, 흡입 장치 및/또는 가스 인입 노즐은 분할 장치에 제공될 수 있어서, 예를 들어 한쪽 부분 챔버(13, 14)로부터 각각의 다른 챔버로 흐르는 가스가 흐르도록 한다. 게다가 또는 택일적으로, 예를 들어 인입 가스는 가스 인입 노즐을 통해 흐를 수 있어서, 가스 밀봉의 타입이 U-프로파일 영역에서 부분 챔버들(13 및 14) 사이에서 생성될 수 있다. 소정의 조건 아래서, 만일 예를 들어 하나의 챔버에서 가스의 혼합이 허용될 수 있지만 다른 챔버에서는 허용될 수 없는 경우, 가스 인입 노즐은 반응 프로세스 가스에 제공될 수 있다. 이러한 경우, 프로세스 가스는 가스 밀봉으로 사용될 수 있으며, 다른 챔버와 관련하여 밀봉되는 챔버에서 발견된다.
도2는 본 발명의 다양한 실시예를 도시하며, 이로써 적어도 하나의 반응 성분을 갖는 각각의 프로세스 가스는 특정 챔버(13 및 14)에서 웨이퍼(5)의 상하에 사용된다.
이러한 점에서, 도2a의 예로서 설명된 바와 같이, 적어도 두 개의 반응 성분을 갖는 프로세스 가스는 하나의 부분 챔버(13, 14)에 사용될 수 있으며, 이로써, 예를 들어, 질소 함유 성분은 실리콘 웨이퍼의 열 처리 동안 웨이퍼의 내부로 확산하는 웨이퍼 표면에서 추가의 빈 공간을 생성한다. 산소 함유 성분은 웨이퍼의 내부로 확산하는 추가의 공유한 틈새형 결함 원자를 생성한다. 산소 및 질소 함유 가스의 적절한 조성물에 의해, 빈 공간 및 EZG의 농도가 설정될 수 있다. 빈 공간 및 EZG가 실리콘에서 상이한 확산 계수를 갖고, 서로 결합하기 때문에, 빈 공간 및/또는 EZG의 (웨이퍼의 내부에 대한 표면으로부터의) 소정의 밀도 분포는 추가로설정될 수 있다. 이러한 점에서, 온도뿐만 아니라 시간과 관련한 온도 프로파일, 프로세스 시간 및 가스 조성물의 조성은 결함의 농도 및 밀도 분포를 설정하는데 사용될 수 있다.
그러나, 결함의 밀도 분포로 인해, 활성화된 외부 전자(도너 또는 억셉터)의 분포는 그에 따라 결정된다. 이온 주입된 실리콘 웨이퍼를 활성화시키는 열처리로 인해, 도핑되거나 이온 주입된 외부 전자의 공간 분포 프로파일은 확산에 의해 자연적으로 연장한다. 그러나, 활성화의 가능성으로 인해, 즉 외부 전자가 실리콘의 격자 위치에 도달할 수 있는 가능성으로 인해, 이러한 확산은 결함의 농도 및 공간 분포(밀도 분포)에 의해 필수적으로 결정된다. 이는 결함이 현저하게 활성화 가능성에 영향을 미치기 때문인데, 다시 말해서 외주 전자가 실리콘의 격자 위치에 도달할 가능성 때문이다.
분할되지 않은 프로세스 챔버, 즉 웨이퍼가 동일한 프로세스 가스에 의해 모든 면이 둘러싸여진 프로세스 챔버에서 RTP의 사용을 통해 활성화된 외부 전자의 공간 분포의 조절은 예를 들어 사전 공개되지 않은 동일 출원인의 독일 특허 출원 199 27 962에 개시된다.
도2a에 도시된 a) (NH3+N2O) 및 c) (H2+O2)의 프로세스 조성물은 예를 들어 (소위 "울트라 채널 접합")인 평평한 pn 접합의 생산을 위해 사용된다. 이러한 점에서, NH3의 농도는 대략 5ppm 내지 50,000ppm이며, N2O의 농도는 (NH3의 농도를 제외하고) 0% 내지 100%의 범위이다. 게다가, 두 반응 가스는 예를 들어 아르곤 같은 인입 가스와 희석될 수 있다. 택일적으로, 프로세스 가스 c)대신에 예를 들어 (N2+O2)의 조성물이 사용될 수 있으며, 그로써 O2농도는 10ppm 내지50,000ppm 범위이다. 이러한 가스 조성물은 아르곤 같은 인입 가스로 희석되거나, 질소가 인입 가스에 의해 대체될 수 있다. 만일 프로세스 가스 조성물에서 수소(H2) 및 산소 함유 가스가 사용될 경우, 수소 농도는 폭발이 가능한 경우 바람직하게 폭발 임계치를 넘는 범위로 선택될 것이다. 만일 산소 함유 가스가 도2a의 예 b)와 같이 H2O인 경우, 폭발의 위험은 없으며, 예를 들어 각각 가스의 ppm 이하의 영역으로부터 100%까지 소정의 조성물이 선택될 수 있다. 가스 조성물 c)(H2+O2)은 예를 들어 초기에 뜨거운 기판 표면에서의 대기 압력 및/또는 빈 공간에서 물을 형성하기 위한 산소 및 수소의 연소가 영향받도록 선택된다. 이러한 물은 예를 들어 기판 표면의 산화에 이용한다.
도2b는 4개의 예 a) 내지 d)를 도시하며, 이러한 예를 통해 적어도 두 개의 반응 가스가 기판의 각각 상이한 표면에 대해 작용한다. 예 a)에서, H2농도 및 H2O 농도는 1ppm 내지 100%(예를 들어 아르곤 또는 약 1100℃이하의 온도에서 N2와 같은 인입 가스에 의해 희석됨)의 범위이다. 약 1100℃ 이상의 온도에서, 실리콘의 프로세싱동안 분자 질소는 또한 질소 함유 반응 가스로 전환되는데, 이는 Si 표면 및/또는 SiO2표면에서 질화물이 영향받기 때문이며, 이러한 결과로서 빈 공간 형태의 결함이 생성된다. 통상적으로, 초기(즉, 저온에서)의 인입 가스는 기판의임계온도를 초과한 후 반응적으로 증가하는 반응을 보인다. 이러한 가스는 기판 온도가 열처리 동안 임계온도를 초과할 경우, 본 발명의 구성의 반응 가스로 작용하는 것으로 고려된다. 이러한 방식에서, 본 발명의 다양한 변화가 가능하다.
따라서, 예를 들어, 도2b의 예 a)로부터, 초기에 본질적으로 실리콘 웨이퍼(5)의 하부면 상에 작용하는 물(보다 상세하게는 수증기)은 약 1ppm 내지 약 100,000ppm의 질소, 예를 들어 질소 농도로 희석될 수 있다. 웨이퍼가 가열된 후, 웨이퍼는 산화 효과를 겪는데, 다시 말해서 추가의 고유 틈새형 결함 원자가 웨이퍼의 후면에 생성된다. 만일 약 1100℃의 임계 온도가 초과된 경우, 분자 질소는 질화되는 방식으로 추가로 동작하며 추가의 빈 격자 위치(빈 공간)가 생성된다. 그러나, 이는 단지 임계 온도를 초과하는 시간 주기 동안에만 발생한다. 이러한 방식으로 결함 분포를 제어할 추가의 가능성이 제공된다.
도2b에 도시된 예 a) 및 c)에 따라, 수소가 COPs내의 SiO2를 감소시키기 때문에, 반응 가스가 예를 들어 웨이퍼의 상부면 상의 COP 밀도를 감소시키기 위해 사용되는 것처럼 Si 웨이퍼의 상부에는 (1ppm과 100% 사이의 농도 범위에서) 수소가 사용되며, 웨이퍼의 하부에서는 (각각 1ppm과 100% 사이의 농도 범위에서) 물 또는 산소가 사용됨으로써, COPs는 틈새형 결함 Si 원자의 축적에 의해 감소될 수 있다. 게다가, 틈새형 결함 Si는 산소에 의해 웨이퍼의 후면에 생성되며, Si는 웨이퍼의 상부면 방향으로 확산한다.
(예 b)인 도2b에 도시된 바와 같이) 만일 웨이퍼의 후면 상에 예를 들어(1ppm 내지 100% 범위의 농도로) N2O가 사용되고, 웨이퍼의 상부면 상에 (10ppm 내지 100,000ppm 범위의 농도로) NH3가 사용된 경우, 상부면 빈 공간의 범위 및 하부면의 범위에서 EZG가 생성된다.
도2b의 예 d)에서, 웨이퍼의 상부에는 1ppm 내지 100%의 농도를 갖는 (아르곤 또는 질소같은 인입 가스와 희석 가능한) 수소(H2)가 사용되며, 웨이퍼의 하부에는 (아르곤 또는 질소같은 인입 가스와 희석 가능한) 암모니아(NH3)가 사용된다. 이러한 경우, 예를 들어 웨이퍼의 상부면의 영역에서 COPs가 감소되며, 웨이퍼의 하부면의 영역에서 예를 들어 게터 중심의 형태로 작용할 수 있는 빈 공간이 생성된다.
가스 또는 전술한 실시예의 가스 조성물은 통상적으로 소정의 형태로 서로 조합될 수 있다. 게다가, 가스 또는 가스 조성물은 등가적으로 작용할 수 있는 것으로 대체될 수 있다.
도3은 웨이퍼 표면으로부터의 공간의 함수로서 활성화된 외부 원자의 1차원 분포를 개략적으로 도시한다. 이러한 점에서, 곡선(31)은 인입 가스 또는 단지 하나의 반응 가스가 웨이퍼 내의 결함 분포의 조절에 사용되는 통상의 방사화 분석을 도시한다. 이러한 통상의 방사화 분석 방법을 통해, 적어도 하나의 타입의 결함(빈 공간 또는 EZG 결함)이 예를 들어 D.F.Downey et al,;Mat.Res.Soc.Symp.Proc.(1997), Vol 470, pp.299-311에 도시된 바와 같이 프로세스 가스에 의해 영향을 받는다.
동일한 열 소모에서, 활성화된 외부 원자의 분포는 독일 특허 출원 199 27 962에 설명된 방법을 사용할 경우 현저히 적어질 수 있다. 이는 곡선(32)에 의해 개략적으로 제공된다. 게다가, 정체기(32a)의 증가로 도시되는 활성화된 외부 전자의 농도가 증가할 수 있어서, 활성화된 외부 전자의 분포는 소정의 "박스 프로파일"(35)에 보다 근접하게 접근한다. 이는 특히 매우 높은 집적도의 회로에 필수적인데, 이는 매우 얇은 활성화 존이 존재하여 "박스 프로파일"(35)이 가능하면 근접하게 실현되기 때문이다.
도4는 비소에 대해 실리콘 웨이퍼로부터의 거리(옹스트롱 단위)의 함수로서 활성화된 외부 원자(1/ccm 단위)의 밀도 형태의 몇몇 측정된 활성화 분포를 도시하며, 이는 독일 특허 출원 199 27 962에 따른 본 발명의 방법에서 생성된다. 각각 빈 공간 및 EZG를 생성하는 두 개의 반응 가스(여기서는 NH3및 N2O)의 조성물로 인해, 정체기(32a)(도3 참조)의 증가가 달성(곡선(41)과 곡선(42) 내지 곡선(44)을 비교하라)되며, 더욱이 반응 가스(여기서 NH3및 N2O)의 조성물의 적절한 선택에 의해 밀도 분포의 폭은 최소화(곡선(44)과 예를 들어 곡선(41)을 비교하라) 될 수 있다는 것을 알 수 있다. 이렇게 함으로써, 가능하면 작은 분포를 갖는 높은 활성화 분포의 "박스 프로파일"(35)의 요구를 충족시키는 것이 보다 쉽다. 그러나, 아르곤 또는 분자 질소(N2)같은 희가스 또는 불활성 가스는 예를 들어 반응 가스의 운반 가스로서 작용할 수 있다.
본 발명에 따라, 지금까지 도3 및 도4를 사용하여 설명된 방법은 도2a에 도시된 바와 같이 부분 챔버(13 및 14) 내의 웨이퍼의 상부 및 하부에 각각 상이한 프로세스 가스를 사용한다는 점에서 보다 개선될 수 있다. 따라서, 예를 들어, 도2a에 도시된 바와 같이, 가스 조성물 a) 및 c)는 서로 조합될 수 있으며, 이로써 서로에 대한 또는 인입 운반 가스에서의 각각의 농도 비율은 요구에 적용된다. 조성물 a) 및 c)를 사용하여, 예를 들어 웨이퍼의 후면에 추가의 EZG가 생성될 수 있는데, 이는 (생성될 MOS 트랜지스터와 같은 구조가 배치되는) 웨이퍼의 전면 방향으로 매우 빠르게 확산한다. 만일 예를 들어 웨이퍼의 전면에 비소가 이온 주입된 경우, 웨이퍼 내부로의 비소의 확산은 추가로 방지될 수 있다. 소정의 박스 프로파일(35)의 추가의 근사값이 결과이며, 이는 도3에서 34 및 34a로 도시된다. 산소 또는 수소의 적절한 농도로 인해, 추가의 인시튜 습식 산화가 웨이퍼의 후면에 발생할 수 있거나, 수소가 감소 반응 또는 댕글링 본드의 포화에 사용될 수 있다.
도2a에 도시된 프로세스에 대한 대안으로, 각각의 부분 챔버(13, 14)에서 적어도 두 개 이상의 반응 가스(및 가능하게는 불활성 운반 가스)가 배치될 경우, 각각의 부분 챔버(13, 14)에 단지 하나의 반응 가스(및 가능하게는 불활성 운반 가스)를 배치시키는 것이 도2b의 예로서 도시된 바와 같이 가능하다. 다양한 예가 a), b), c) 및 d)에 제공되며, 이미 전술되었다. 여기서는 또한 웨이퍼의 전면 및 후면의 결함/밀도 분포가 반응 가스의 영향에 의해 제어될 수 있다. 게다가, 도2a 및 2b에 설명된 방법의 조성물이 또한 가능한데, 이에 따라 하나의 부분 챔버에는 단지 하나의 반응 가스(가능하게는 하나 이상의 불활성 운반 가스)가 존재하며, 다른 부분 챔버에는 두 개 이상의 반응 가스(가능하게는 불활성 가스)가 존재한다.
전술한 조성물, 그리고 도2에 설명된 가스 및 가스 조성물은 단지 예로서 제공된다. 통상적으로, 프로세스 챔버(3)의 부분 챔버(13, 14)에서 두 개 이상의 반응 가스를 사용하는 것이 가능하다.
본 발명의 방법은 도3 및 4를 통해 실리콘에 도핑된 외부 원자의 활성화와 공동으로 전술되었다. 본 발명의 추가의 응용 가능성이 이하에 서술된다.
도5는 웨이퍼 두께에 따른 (예를 들어 실리콘에서의 산소 침전 같은) 침전의 상이한 공간적 분포를 도시한다. 분포(51)는 동일한 프로세스 가스가 웨이퍼(5)의 양측에 사용된 경우 발생한다. 이러한 점에서, 분포의 타입, 특히 웨이퍼의 테두리를 향한 분포의 최대 형태 및 격감은 본질적으로 웨이퍼(5)의 열처리의 온도/시간 곡선에 의존한다. 통상적으로, 웨이퍼는 질소를 함유한 프로세스 가스에서 강하하지 않는 상태로 처리되며, 이로써 질소 함유 가스는 반응가스로서 작용하며 웨이퍼 표면에 빈 공간을 생성시킨다. 핵형성으로부터의 이러한 빈 공간은 산소 침전용으로 제공되며, 이는 통상적으로 이후의 열처리 단계에서 영향을 받는다.
상당히 비대칭적인 분포(52 및 53)는 예를 들어 부분 챔버(13, 14)에서 상이한 프로세스 가스에 의해 생성될 수 있으며, 이로써 본 발명의 방법이 실행된다. 예를 들어, 본질적으로 이러한 면에 대한 웨이퍼(5)의 에칭을 피하기 위해, 그리고 고유 틈새형 결함 원자(곡선(52))의 추가 생성으로 인한 빈 공간의 감소를 얻기 위해 10ppm 내지 500ppm 사이의 범위에서 산소 또는 산소 함유 가스가 부가된 하나의 부분 챔버(14) 내에 아르곤 같은 불활성 가스가 사용된다. 대조적으로, 다른부분 챔버(13)에서 NH3같은 질소 함유 가스가 웨이퍼 표면에서 본질적으로 빈 공간 주입을 달성하기 위해 사용된다. 추가로 부가된 소량의 산소는 실리콘의 에칭을 방지한다. 이로써 웨이퍼 표면에 근접하여 본질적으로 최대값을 갖는 빈 공간 분포를 얻을 수 있다. 이러한 표면은 웨이퍼의 후면에 대해 사용되는데, 이는 이러한 위치에서 나중에 생성된 산소 침전의 밀도가 가장 크기 때문이다. 이어 산소 침전은 예를 들어 Cr, Ni, Cu, Fe 같은 무거운 금속 또는 실리콘 또는 프로세스 챔버에서 발견되는 다를 불순물에 대한 게터로서 작용할 수 있다. 예를 들어 회로와 같은 구조는 침전 저하된 면에 적용된다. 산소 침전이 항복 전압 및 장기간 특성 같은 전자 성분의 전기적 특성에 불리하게 작용하기 때문에, 산소의 가능한 한 낮은 침전이 150㎛까지의 표면 영역에서 요구된다. 이는, 만일 침전 밀도가 광범위한 침전 없는 표면 층 이후에 직접적으로 상당히 증가할 경우 특히 유리하다. 이렇게 함으로써, (예를 들어 MOS 트랜지스터 같은) 전자 구조에 바로 근접하여 게터 효과를 얻을 수 있으며, 이는 구조의 전기적 특성을 보다 향상시킨다. 따라서 "본질적인 게터"라고 한다. 이러한 침전 구조는 예를 들어 곡선(54)으로 개략적으로 나타난다. 여기서 침전 밀도는 적어도 한쪽 측면으로 상당히 강하하며, 반면에 다른 쪽은 게터 효과를피하기 위해 매우 높다. 이러한 접촉에서 웨이퍼 표면상의 침전 밀도는 추가로 보다 증가하는데, 이는 곡선(55)으로 개략적으로 도시된다. 이어 구조는 침전 저하된 면으로 적용된다. 만일 본 발명에 따라, 열처리 동안 다른 프로세스 가스가 부분 챔버(13, 14) 내에 배치된 경우, 경사도 또는 저하된 존의프로파일은 양측에 대해 제어될 수 있어서, 상이한 프로파일은 영역 A 및 C에 생성되고, 그로써 적어도 하나의 표면 근처의 침전의 농도가 웨이퍼의 중심 영역(B)에서 보다 현저히 작다.
본 발명의 방법의 추가의 응용 가능성은 COPs의 밀도의 감소이다. COPs는 또한 반도체 소자 및 집적 회로의 생산 동안 파괴적인 영향을 끼치는데, 이는 COPs가 성분이 형성되는 표면층에 배치된 경우, 이러한 COPs가 격자의 동작에 악영향을 미칠 수 있기 때문이다. COPs는 수소 함유 가스 환경에서 1100℃이상(바람직하게 1150℃ 이상)의 온도에서 웨이퍼의 열처리에 의해 화학적으로 감소될 수 있다. 예를 들어 소량(0.1%까지)으로 산소 함유 가스(예를 들어 O2및 H2O)에 의해, 추가의 틈새형 결함 원자가 격자 위치에 대해 COPs 내에서 재결합하는 웨이퍼 표면에서 생성될 수 있다. 이렇게 함으로써, COPs의 크기가 감소되거나, COPs가 제거된다. 적절한 프로세스 시퀀스에 의해, 표면층에서의 COPs가 감소될 수 있으며, 이로써 침전을 갖는 경우와 유사하게 공간 COP 프로파일이 제거될 수 있다. 본 발명의 방법에 따라, 예를 들어 웨이퍼의 전면에 COP 저하가 생성될 수 있으며, 질소 함유 가스에 의해 웨이퍼의 후면에 빈 공간이 생성될 수 있는데, 이러한 빈 공간은 예 d)의 도2b에 개략적으로 나타난 바와 같이 게터 층의 형성을 위해 사용될 수 있다.
본 발명의 방법은 포인트 결함 프로파일의 제어 및 결국 "매우 얕은 접합"(평평한 pn 접합)의 제조와 같은 외부 원자 프로 파일의 제어, 실리콘에서의 농도 및 분포와 관련한 산소 침전 및 COPs(결정 방향성 입자)의 제어인 전술한 실시예로설명되었다. 본 발명의 방법은 이러한 예에 제한되지 않으며 예를 들어 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 반도체 같은 다른 반도체 및 이온 결정체 같은 다른 결정형 기판을 사용하여 실현될 수 있다. 특히, 본 발명의 응용의 확장을 위해 본 발명의 실시예의 체재 내에 제공된 특징은 서로 조합될 수 있다.
Claims (20)
- 프로세스 챔버에서의 열처리 동안, 기판, 바람직하게는 반도체의 결정체 또는 결정형 구조에서 결함 프로파일을 생성하는 방법에 있어서,결함의 농도 및/또는 밀도 분포가 조성이 상이하고 각각 적어도 하나의 반응 성분을 포함하는 적어도 두 개의 프로세스 가스의 함수로써 제어되어, 필수적으로 서로로부터 분리되는 적어도 두 개의 상기 프로세스 가스는 상기 기판의 적어도 두 개의 상이한 표면에서 각각 작용하는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항에 있어서, 상기 기판의 두 개의 상이한 표면은 서로에 대해 대략적으로 대향하여 배치되며, 상기 프로세스 가스의 반응 성분에 의해 생성된 상기 결함의 밀도 분포는 상기 각각의 표면으로부터 상기 각각 다른 표면을 향하는 방향으로 연장되는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제2항에 있어서, 상기 밀도 분포는 상기 하나의 표면으로부터 진행하는 필수적으로 고유 틈새형 결함 원자 및 상기 다른 하나의 표면으로부터 진행하는 필수적으로 빈 공간을 각각 포함하는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제2항에 있어서, 상기 밀도 분포는 상기 각각의 표면으로부터 진행하는 상기고유 틈새형 결함 원자 및 상기 빈 공간을 포함하며, 상기 원자 및 빈 공간은 서로에 대해 농도 및/또는 비율이 상이한 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 4항 중 어느 한 항에 있어서, 상기 상이한 프로세스 가스는 상이한 열전도 계수 및/또는 열흡수 용량을 갖는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 5항 중 어느 한 항에 있어서, 상기 기판은 상기 프로세스 챔버 내에서 소정의 온도/시간 프로파일을 이용하여 처리되는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제6항에 있어서, 상기 적어도 하나의 프로세스 가스는 조성물 ,및/또는 상기 프로세스 가스 압력 및/또는 상기 프로세스 가스 온도와 관련한 온도/시간 프로파일과 상관되는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 7항 중 어느 한 항에 있어서, 상기 기판은 도핑되지 않은 실리콘 웨이퍼인 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 7항 중 어느 한 항에 있어서, 상기 기판은 도핑된 실리콘 웨이퍼인 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 7항 중 어느 한 항에 있어서, 상기 기판은 웨이퍼 제품인 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 10항 중 어느 한 항에 있어서, 상기 결함은 필수적으로 0 내지 150㎛ 사이의 표면 층에 존재하고 상기 기판의 내부를 향해 감소하는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 11항 중 어느 한 항에 있어서, 상기 결함은 0내지 150㎛ 사이의 표면층에서 본질적으로 저하되고 상기 기판 내부에 존재하는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제11항에 있어서, 상기 결함은 외부 전자인 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제12항에 있어서, 상기 결함은 침전물 및/또는 빈 공간인 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 14항 중 어느 한 항에 있어서, 상기 결함은 COPs인 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항에 있어서, 상기 적어도 하나의 프로세스 가스에 의해 생성된 상기 결함은 하나의 표면 주변의 층에 게터 층을 생성하는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제16항에 있어서, 상기 게터 층은 본질적으로 산소 침전물에 의해 형성되는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 17항 중 어느 한 항에 있어서, 상기 프로세스 가스 중 하나는 본질적으로 산소 및/또는 산소 함유 가스로 구성된 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 18항 중 어느 한 항에 있어서, 상기 프로세스 가스 중 하나는 1000ppm 이하, 바람직하게는 30 내지 250ppm 사이에서 산소 또는 산소 함유 가스를 포함하는 것을 특징으로 하는 결함 프로파일 생성 방법.
- 제1항 내지 19항 중 어느 한 항에 있어서, 상기 프로세스 가스 중 적어도 하나는 O2, O3, H2O, NH3, H2, 희가스 또는 불활성 가스를 포함하는 것을 특징으로 하는 결함 프로파일 생성 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10024710A DE10024710A1 (de) | 2000-05-18 | 2000-05-18 | Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen |
| DE10024710.5 | 2000-05-18 | ||
| PCT/EP2001/005537 WO2001088974A1 (de) | 2000-05-18 | 2001-05-16 | Einstellung von defektprofilen in kristallen oder kristallähnlichen strukturen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030007637A true KR20030007637A (ko) | 2003-01-23 |
| KR100831120B1 KR100831120B1 (ko) | 2008-05-20 |
Family
ID=7642742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020027015483A KR100831120B1 (ko) | 2000-05-18 | 2001-05-16 | 결정체 또는 결정체 구조에서의 결함 프로파일의 조절 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6809011B2 (ko) |
| EP (1) | EP1282912A1 (ko) |
| JP (1) | JP2003533881A (ko) |
| KR (1) | KR100831120B1 (ko) |
| DE (1) | DE10024710A1 (ko) |
| TW (1) | TW575683B (ko) |
| WO (1) | WO2001088974A1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6503594B2 (en) * | 1997-02-13 | 2003-01-07 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects and slip |
| JP4720058B2 (ja) * | 2000-11-28 | 2011-07-13 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| KR100920862B1 (ko) * | 2001-12-21 | 2009-10-09 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법 |
| DE10205084B4 (de) * | 2002-02-07 | 2008-10-16 | Siltronic Ag | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe |
| JP2003257984A (ja) * | 2002-03-05 | 2003-09-12 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハ及びその製造方法 |
| WO2004073057A1 (ja) * | 2003-02-14 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法 |
| US20050037521A1 (en) * | 2003-08-15 | 2005-02-17 | Uwe Wellhausen | Methods and apparatus for processing semiconductor devices by gas annealing |
| DE102005024118B4 (de) * | 2005-05-25 | 2009-05-07 | Mattson Thermal Products Gmbh | Vorrichtung und Verfahren zur Reduktion von Partikeln bei der thermischen Behandlung rotierender Substrate |
| JP5119677B2 (ja) | 2007-02-16 | 2013-01-16 | 株式会社Ｓｕｍｃｏ | シリコンウェーハ及びその製造方法 |
| JP2010199411A (ja) * | 2009-02-26 | 2010-09-09 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
| JP5615102B2 (ja) * | 2010-08-31 | 2014-10-29 | 株式会社ニューフレアテクノロジー | 半導体製造方法及び半導体製造装置 |
| PL3362508T3 (pl) | 2015-10-14 | 2019-10-31 | Fiberlean Tech Ltd | 3D-formowalny materiał arkuszowy |
| JP7014694B2 (ja) | 2018-10-15 | 2022-02-01 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962049A (en) * | 1989-04-13 | 1990-10-09 | Applied Materials, Inc. | Process for the plasma treatment of the backside of a semiconductor wafer |
| JP2961224B2 (ja) | 1990-07-04 | 1999-10-12 | 東京エレクトロン株式会社 | 薄膜形成方法 |
| JPH0472735A (ja) * | 1990-07-13 | 1992-03-06 | Mitsubishi Materials Corp | 半導体ウエーハのゲッタリング方法 |
| IT1242014B (it) * | 1990-11-15 | 1994-02-02 | Memc Electronic Materials | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
| JPH0811718B2 (ja) | 1992-02-27 | 1996-02-07 | 大同ほくさん株式会社 | ガスソース分子線エピタキシー装置 |
| JP2535701B2 (ja) * | 1992-03-27 | 1996-09-18 | 株式会社東芝 | 半導体装置 |
| US5401669A (en) * | 1993-05-13 | 1995-03-28 | Memc Electronic Materials, Spa | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers |
| US5445975A (en) * | 1994-03-07 | 1995-08-29 | Advanced Micro Devices, Inc. | Semiconductor wafer with enhanced pre-process denudation and process-induced gettering |
| FR2734284B1 (fr) | 1995-05-19 | 1997-06-13 | Commissariat Energie Atomique | Dispositif de traitement chimique superficiel d'un echantillon plat au moyen d'un gaz actif |
| NL1003538C2 (nl) * | 1996-07-08 | 1998-01-12 | Advanced Semiconductor Mat | Werkwijze en inrichting voor het contactloos behandelen van een schijfvormig halfgeleidersubstraat. |
| US5884412A (en) * | 1996-07-24 | 1999-03-23 | Applied Materials, Inc. | Method and apparatus for purging the back side of a substrate during chemical vapor processing |
| US5882989A (en) * | 1997-09-22 | 1999-03-16 | Memc Electronic Materials, Inc. | Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers |
| CA2216998C (en) * | 1997-10-01 | 2005-05-03 | Balakrishnan R. Bathey | In-situ diffusion of dopant impurities during dendritic web growth of crystal ribbon |
| JP3255114B2 (ja) * | 1998-06-18 | 2002-02-12 | 信越半導体株式会社 | 窒素ドープした低欠陥シリコン単結晶の製造方法 |
| EP1110240B1 (en) * | 1998-09-02 | 2006-10-25 | MEMC Electronic Materials, Inc. | Process for preparing an ideal oxygen precipitating silicon wafer |
| DE19847101C1 (de) * | 1998-10-13 | 2000-05-18 | Wacker Siltronic Halbleitermat | CVD-Reaktor und Verfahren zur Herstellung einer mit einer epitaktischen Schicht versehenen Halbleiterscheibe |
| WO2000067299A2 (de) | 1999-05-03 | 2000-11-09 | Steag Rtp Systems Gmbh | Verfahren zum erzeugen von defekten in einer gitterstruktur eines halbleitermaterials |
-
2000
- 2000-05-18 DE DE10024710A patent/DE10024710A1/de not_active Ceased
-
2001
- 2001-05-16 WO PCT/EP2001/005537 patent/WO2001088974A1/de not_active Application Discontinuation
- 2001-05-16 US US10/276,767 patent/US6809011B2/en not_active Expired - Lifetime
- 2001-05-16 EP EP01933968A patent/EP1282912A1/de not_active Withdrawn
- 2001-05-16 JP JP2001584475A patent/JP2003533881A/ja not_active Withdrawn
- 2001-05-16 KR KR1020027015483A patent/KR100831120B1/ko not_active IP Right Cessation
- 2001-05-17 TW TW090111854A patent/TW575683B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE10024710A1 (de) | 2001-12-20 |
| KR100831120B1 (ko) | 2008-05-20 |
| EP1282912A1 (de) | 2003-02-12 |
| US20030134492A1 (en) | 2003-07-17 |
| US6809011B2 (en) | 2004-10-26 |
| TW575683B (en) | 2004-02-11 |
| WO2001088974A1 (de) | 2001-11-22 |
| JP2003533881A (ja) | 2003-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281138B1 (en) | System and method for forming a uniform thin gate oxide layer | |
| US6835417B2 (en) | Method and device for depositing thin layers via ALD/CVD processes in combination with rapid thermal processes | |
| KR100831120B1 (ko) | 결정체 또는 결정체 구조에서의 결함 프로파일의 조절 | |
| US7498270B2 (en) | Method of forming a silicon oxynitride film with tensile stress | |
| TWI430335B (zh) | 選擇性沉積磊晶層的方法 | |
| US5940736A (en) | Method for forming a high quality ultrathin gate oxide layer | |
| US6541353B1 (en) | Atomic layer doping apparatus and method | |
| TWI391516B (zh) | 低溫製造高應變ｐｅｃｖｄ氮化矽薄膜之方法 | |
| US6991999B2 (en) | Bi-layer silicon film and method of fabrication | |
| KR100726301B1 (ko) | 자동도핑과 후면 헤일로를 포함하지 않는 에피택셜 실리콘 웨이퍼 | |
| WO2003060184A9 (en) | Method and apparatus for forming silicon containing films | |
| WO1993017448A1 (en) | Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure | |
| KR20060054387A (ko) | 증착 전 게르마늄 표면 처리 방법 | |
| US6667522B2 (en) | Silicon wafers for CMOS and other integrated circuits | |
| US6235654B1 (en) | Process for forming PECVD nitride with a very low deposition rate | |
| US6726955B1 (en) | Method of controlling the crystal structure of polycrystalline silicon | |
| KR20010040444A (ko) | 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법 | |
| JPH02187033A (ja) | キャリアの寿命を軸方向に調整する方法 | |
| US9018106B1 (en) | Film deposition with improved in-wafer uniformity | |
| US5436498A (en) | Gettering of impurities by forming a stable chemical compound | |
| WO2023134099A1 (zh) | 一种掺杂结构的制备方法和半导体结构 | |
| JPH0266938A (ja) | 半導体装置の製造方法 | |
| KR100396459B1 (ko) | 다결정 실리콘 증착방법 | |
| KR100297142B1 (ko) | 반절연다결정게터링사이트층을갖는반도체기판및그의제조방법 | |
| JPH0143454B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |