TWI330885B - Semiconductor ic device - Google Patents

Description

1330885 玖、發明說明： 【發明所屬之技術領域】 本發明係關於具有使大電流流動之功率MOSFET或功 率雙極（bipolar)電晶體等功率電晶體之半導體積體電路裝 置。 【先前技術】 以往在如馬達驅動器等裝置，針對用以驅動負载而使 大電流流動之功率電晶體之半導體積體電路裝置，為防止 功率電晶體流動規定以上電流而破壞，乃設置用以檢出流 動於功率電晶體之電流量之電流檢出電路及過電流保護裝 置。此種電流檢出電路及過電流保護裝置，係藉由對於包 括功率電晶體之電路直接連接電流檢出用之電阻，以施行 電流檢出者。 但，亦有對具有功率電晶體的半導體積體電路，供給 等較低之電源電壓而使用之情形。此時，為了廣泛保持 供給至負載的電壓之動態範圍（dynamic以叫匀，必須對供 給負載之電壓的電壓下降予以抑制。因此，如考慮直接連 接至含功率電晶體之電路的電流檢出用之電阻所產生的電 壓下降’則其對供給較低電源電壓之半導體積體電路裝置 並非為適當之構成。 以採用抑制此種電壓下降夕Φ a μ , & t l _ 卜降之電流檢出電路或過電流指 護裝置之先前技術而言，在日太皇 甘a本專利特公平7-120221號么 報’特公平8-34222號公耜，姓„ ^ 特開2002-16219號公報，裝 開2002-26707號公報，及拉門 夂特開2002-280886號公報中，；Μ 315536 5 種附帶過電流保護功能之功率m〇sfet，且備依據 的極與間極與功率電晶體之沒極與間極成為相同電位 晶體之電流大小，而進行流動於功率電晶體之電流保 描：此外，作為先前技術’在特開平6_61432號公報中係 晏不-種將與功率FET並聯連接的感測（…㈣阳及功 半FET，分別連接至運算放大哭 逐异敌大益（operation amplifier)之輸 、子’再確認該運算放大器之輪出料與錢贿側之 1入端子之間之電位差來進行電流檢出。 =上述特公平7]助1號公報，特公平8 34222號公 報 特開2002-16219號公雜，姓叫， 唬A報特開20〇2-26707號公報， 2開雇-職86號公報所揭示之電路構成的過電流保 極^及電流檢出電路而言’係除藉由檢測來自没極及閘 /功率電晶體之沒極及閉極成為相同電位之電晶體之電 =以進行功率電晶體之電流檢出，但該電晶體之源極與 功率電晶體之源極，並 並不強制構成為同電位。因此，因為 檢出之電晶體’與功率電晶體並非是完全相同的 動作狀態’所以，舍右又At 山匕 此檢出與k動於功率電晶體之電 流成比例之電流之情形。 又Ji述特開平6_61432號公報所述電路構成之半導 2置’因為是將電阻連接於運算放大器之反轉輸入端子 端子之構成，所以即使從運算放大器之反轉輸入端 子側的感測FET之源極電流’輸出作為檢出電流，感測 FET之源極電",L之_部份亦會經電阻流入運算放大器。所 以，感測FET之源極電流並非完全輪出，而會成為依其動 315536 6 1330885 於電日曰體M2之汲極電流為數β A至1 〇 " A，電晶體Ml 之汲極電流即成為數百mA。 又’藉由設置電晶體M3，可使運算放大器A之輸出 電壓’僅取樣作為電晶體M3之閘極電壓。因此，與電晶 體M2經由電阻等直接連接於運算放大器a之輸出端子之 情況不同，可防止作為電晶體M3之汲極電流的一部份， 由運算放大器A流出’或流動於檢出用端子13之電流的 一部份流入運算放大器A。因此，來自運算放大器A的電 流會流入或流出，出現在檢出用端子13之電流，不會受運 算放大器A之影響，故出現於檢出用端子13之電流值， 即顯不與功率電晶體M丨之汲極電流成比例之電晶體M2 之汲極電流之電流值。 又’第1圖雖係以電晶體M3作為N通道之MOSFET， 但亦可如第2圖所示，使用npn型雙極電晶體之電晶體 T3，以代替電晶體M3。此時，電晶體丁3之集極（⑶丨丨 係連接於檢出用端子13，而基極（base)則連接於運算放大 器A之輸出端子，而射極（emiter)則連接於電晶體M2之汲 極。亦即，藉由電晶體T3及運算放大器A構成負回授電 路。又，因為該電晶體T3之基極電流，與集極電流相比 為非常微小’所以’與第1圖情況相$，出現於檢出用端 子13之電流值，即顯示與功率電晶體M1之汲極電流成比 例的電晶體M2之汲極電流的電流值。 雖係以功率電晶體Μ1 3Α圖及苐3Β圖所示， 又，如第1圖及第2圖所示， 作為N通道MOSFET’但亦可如第 315536 10 1330885 以npn型雙極電晶體之功率電晶體Ti，代替功率電晶體 Μ卜此時’即可以ηρη型雙極電晶體之電晶體τ2，代替ν 通道MOSFET之功率電晶體M2。 再者，運算放大器Α之非反轉輪入端子及反轉輸入端 子，分別連接功率電晶體T1之集極及電晶體T2之集極。 此外，功率電晶體丁！及電晶體了2之射極連接至接地用端 子10’而功率電晶體T1及電晶體Τ2之基極則連接至控制 用端子11。又，第3Α圖為使用^^通道m〇sfet電晶體Μ 3之構成。第3Β圖則為使用ηρη型雙極電晶體之電晶體 Τ 3之構成。 如以第3Α圖及第3Β圖所示構成時，運算放大器a 及電晶體M3、T3,具有與第ϊ圖及第2圖中的運算放大 器A及電晶體M3、T3相同之功能。再者，功率電晶體η 及電晶體T2係分別對個別之射極、集極及基極施加相同 之電壓之狀態’而流動與功率電晶體T1及電晶體仞之射 極面積成比例之集極電流。因此，假設功率電晶體以及 電晶體T2之射極面積分別為S1、S2，在功率電晶體Τ】 之集極電流為U時，則流動於電晶體T2之集極電流。即 成:為Iixs2/S1 ’同時此集極電流12即出現於檢出用端子 一八π _，雖係1 功率電晶體Mi、T1係連接於運算放大器Α之非反轉4 端子，而電晶體M2、T2則連接於運算放大器a 入端子’但亦可將運算放大器A的非反轉輪入端子及石 Π 315536 1330885 輸入端子之連接關係予以互換。亦即，如第圖及第4b 圖所示，將功率電晶體河丨之汲極及電晶體河2之汲極分 別連接於運算放大H之反轉輸人端子及非反轉輸入端子， 此外，又如第4C圖及第4D圖所示，將功率電晶體丁丨之 集極及電晶體T2之集極分別連接於運算放大器a之反轉 輸入端子及非反轉輸入端子。 此時，連接在運算放大器A輸出端子之電晶體M3、 T3’分別藉由作為p通道M〇SFET，及pnp型雙極電晶體， 以運算放大器A及電晶體M3、T3構成負回授電路。換言 之，電晶體M3係如第4Α圖及第4C圖所示，閘極連接於 運算放大器A之輸出端子，源極連接於檢出用端子13，而 汲極連接於運算放大器A之非反轉輪入端子。然後，電晶 體T3係如第4B圖及第扣圖所示’基極連接於運算放大 器A之輸出端子，射極連接於檢出用端子13，而集極連接 於運算放大器A之非反轉輸入端子。 還有’在第1圖、第2圖、第3八圖 '第3B圖及第 4A圖至第4D圖中，雖將功率電晶體m丨及電晶體M2設 為N通道MOSFET，功率電晶體T1及電晶體丁2設為npn 型雙極電晶體，但亦可如第5A圖至第5D圖所示將功率 電晶體Ml及電晶體M2為p通道之M〇SFET，而功率電 晶體T1及電晶體T2則設為pnp型雙極電晶體。 此時，如第5A圖及第5B圖所示，於運算放大器a 之非反轉輸入端子及反轉輪入端子’分別連接功率電晶體 Ml之汲極及電晶體M2之汲極，並且將電晶體M3、丁3分 315536 12 1330885 別設為P通道MOSFET或pnp型雙極電晶體，連接運算放 大器A之非反轉輸入端子及輸出端子12。如此，第5人圖 及第5B圖之電路構成’雖與第1圖及第2圖為相反極性， 但其連接關係則相等。 又，如第5C圖及第5D圖所示，於運算放大器a之非 反轉輸入端子及反轉輸入端子，分別連接功率電晶體丁1 之集極及電晶體T2之集極，同時將電晶體M3、T3，分別 設為P通道MOSFET，或pnp型雙極電晶體，連接運算放 大器A之非反轉輸入端子及輸出端子12。如此，第5匸圖 及第5D圖之電路構成，雖與第3A圖及第3B圖為相反極 性，但其連接關係則相等。 又，如第6A圖及第6B圖所示，於運算放大器a的反 轉輸入端子及非反轉輸入端子分別連接功率電晶體mi之 汲極及電晶體M2之汲極，同時將電晶體Μ3、τ3分別設 為Ν通道MOSFET或ηρη型雙極電晶體， Α之反轉輸入端子及輸出端子12。如此，第及第二 圖之電路構成，雖與第4A圖及第4B圖為相反極性，但其 連接關係則相等。 又，如第6C圖及帛6D圖所示，於運算放大器a的z 轉輸入端子及非反轉輸入端子分別連接功率電晶體丁!之 集極及電晶體T2之集極’同時將電晶體⑷、η分別設^ Ν通道MOSFET或ηρη型雔炼雷曰栌 Ρ玉又極電日日體’連接運算放大器2 之反轉輸入端子及鯰μ

出鸲子12。如此，第6C圖及第6D 圖之電路構成，雖盘第4Γ闰β贫/ΐΓΛ m 弟4C圖及第4D圖為相反極性，但其 315536 13 1330885 連接關係則相等。 (第2實施形態） 以下參照附圖說明本發明第2實施形態。第7圖為具 備本實施形態之功率電晶體的半導體積體電路裝置的内部 構成之電路方塊圖。此外，在第7圖中與第i圖相同之元 件均賦予相同之符號，其詳細說明從略。 第7圖半導體積體電路裝置係從第丨圖的半導體積體 電路裝置中刪除運算放大器A’並同時設置電源電壓vdd 施加於一端之電阻，及於電晶體M3之閘極連接源極，且 閘極連接功率電晶體M1之汲極的電晶體M4。該電晶體 M4為汲極經接地端子1〇接地之p通道m〇sfet，而電晶 體M3、M4的源閘極間之閾值電壓設為約略相等之電壓 Vth。 在如此構成時，如將功率電晶體M1之汲極電壓設為 Va，則因為此電晶體M1之汲極電壓w被供至電晶體 之閘極，所以電晶體M4之源極電壓即成為Va+Vt卜又， 因為該電晶體M4之源極電壓Va + Vth供至電晶體M3之閘 極，所以電晶體M3之源極電壓即成為Va + Vth_Vth = Va， 電晶體M2之汲極電壓即成為Va，變成與功率電晶體mi 之汲極電壓相等。 口此由於電BS體M2之汲極電壓、閘極電壓及源極 電壓分別成為與功率電晶體Μ1之汲極電壓、閘極電壓及 源極電壓相等之值，所以電晶體Μ2之汲極電流，即相對 功率電晶體Ml之汲極電流成為（閘極寬度）/(閘極長度）比 315536 14 1330885 例之值。又’由於功率電晶體Ml之汲極電壓僅取樣作為 電晶體M4的閘極電壓，而且，電晶體M4的源極電壓僅 取樣作為電晶體M3之閘極電壓，所以，可減少從檢出用 端子13所輸出的電晶體M2對於汲極電流的影響。 換言之’電晶體M3之汲極電流不會由於流動於電晶 體M4及電阻R產生之電路之電流而增減，而成為與電晶 體M2之汲極電流相等之值。而且，流動於功率電晶體Μ1 之電流，不會由於流動於電晶體Μ4及電阻R產生之電路 之電流而增減，而成為與流動負載L之電流相等之值。如 此，與第1實施形態一樣，在檢出用端子13所呈現之電流， 即成為與功率電晶體M丨之汲極電流成比例的電晶體Μ〗 之沒極電流相等之值。 又’在第7圖中’雖將電晶體m3設為n通道 MOSFET ’同時將電晶體M4設為p通道之M〇SFET，但 亦可如第8圖所示'，不使用電晶體M3，而代之以npn型 雙極電晶體之電晶體T3，及不使用電晶體M4，而代之以 Pnp型雙極電晶體T4。 此時，電晶體T3之集極係連接於檢出用端子13， 極係連接於電阻R之另一端而射極係連接於電晶體— 汲極。H 丁4之集極係連接於接地用端子ι〇，基極^ 連接於電晶體Ml之汲極，而射極係連接於電晶體丁3之 Τ。由於此電晶體Τ3、Τ4之基極電流與集極電流㈣ 非常微小’所以與第7圖之情形相同，出現於檢出用端: 3之電流值，即表示為與功率電晶體Μι之汲極電流成^ 315536 15 1330885 例之電晶體M2之汲極電流的電流值。 又’第7圖及第8圖中，雜位膝从，玄.承n Τ雖係將功率電晶體Ml設為 N通道MOSFET，但亦可如第μ m芬笙门 〃邪弟圖及第9B圖，不使用功 率電晶體Μ卜而以npn型雙極電晶體之功率電晶體η代 替。此時’不使用Ν通道M〇SFET的電晶體m，而以Μη 型雙極電晶體之電晶體Τ2代替。 再者’如第9Α圖所示’功率電晶體T1之集極係連接 於電晶體M4之閘極，同時電晶體T2之集極係連接於電晶 體M3之源極。又，在第9Β圖中，功率電晶體τι之集極 係連接於電晶體T4之基極，同時電晶體T2之集極則係連 接於電晶體Τ3之射極。還有，如第9Α圖及第93圖所示， 功率電晶體Τ1及電晶體Τ2之射極係連接至接地用端子 1 0而功率電ΒΒ體τ丨及電晶體Τ2之基極，則連接於控制 用端子1 1。 再者，在第7圖、第8圖、第9ASI、及帛9Β圖中， 雖係將功率電晶體Ml及電晶體^42設為Ν通道m〇sfet， 並將功率電晶體τ 1及電晶體T2設為npn型雙極電晶體。 但是，亦可將功率電晶體Ml及電晶體M2設為p通道 M〇SFET，並將功率電晶體T1及電晶體T2設為pnp型雙 極電晶體。 又’如第1 0A圖及第1 0C圖所示，將源極連接於電晶 體M2之沒極或電晶體T2之集極之電晶體m3設為p通道 MOSFET，同時將閘極連接於功率電晶體M1之汲極或功 率電as體T1之集極之電晶體M4設為N通道MOSFET。 16 315536 1330885 Γα此圖：然第—圖及第1〇°圖之電路構成與第7圖及第 圖為相反極性，但其連接關係則相等。 又，如第應圖及第⑽圖所示，將射極連接至電晶 搞番之;及極或電晶體T2之集極的電晶體T3設為PnP雙 電，體’同時將基極連接至功率電晶體mi之沒極或功 電b曰體丁!之集極之電晶體以為npn型雙極電晶體。如 此，雖然第10B圖及第10D圖之電路椹忐命哲。 路構成，與第8圖及第 圖為相反極性，但其連接關係則相等。 =本發明，係將流動於第丨電晶體之電流輸出作為 ° 該第1電晶體係施加與分別施加於功率電晶體 ，第1電極及第2電極及控制電極的電壓約略相同之電 壓。因此，㈣於與功率電晶體約略相同動作條件動作之 第1電晶體的電流信號，即相對於流動於功率電晶體之電 :信號成為比例關係、’而可更為正確地確認流動於功率電 晶體之電流。而且，流動於第！電晶體並輸出之電流信號， 可作成不會受到流動於半導體積體電路裝置内部之^他電 路部份的電流之影塑之★接+ m ,, _ ^ 〜a之構成。因此，即可將所輪出的電流 仏號設為可靠度較高的電流信號。 【圖式簡單說明】 第1圖為表示本發明第丨實施形態之半導體積體電 裝置的内部構成電路方塊圖。 第2圖為表示本發明帛i實施形態之半導體積 裝置的另一内部構成電路方塊圖。 第3 A圖及第3B圖為表示本發明第丨實施形態之半導 315536 17 1330885 體積體電路骏置的另-内部構成電路方塊圖。 圖至第4D圖為表示本發明第丨實施形態之半導 體積體電路裝置的另—内部構成電路方塊圖。 第A圖至第5D圖為表示本發明第1實施形態之半導 體積體電路裝置的另一内部構成電路方塊圖。 第A圖至第6D圖為表示本發明第1實施形態之半導 體積體電路裝置的另一内部構成電路方塊圖。 第7圖為表示本發明第2實施形態之半導體積體電路 裝置的内部構成電路方塊圖。 第8圖為表示本發明第2實施形態之半導體積體電路 裝置的另一内部構成電路方塊圖。 第9A圖及第9B圖為表示本發明第2實施形態之半導 體積體電路裝置的另一内部構成電路方塊圖。 第10A圖至第i〇d圖為表示本發明第1實施形態之半 導體積體電路裝置的另一内部構成電路方塊圖。 [元件符號說明] 10 接地用端子 11 控制用端子 12 輸出端 13 檢出用端子 A 運算放大器 L 負載 Ml、 T1功率電晶體 M2、 M3、M4、T2、T3、T4 電晶體 R 電阻 VDD 電源電壓 18 315536

Claims (1)

1330885

哎更)正替換頁 拾、申請專利範圍： 種半導體積體電路裝置，具備： 力率電aB體’輪出大電流至負载； 第1電晶體，.星古哲 义 "有弟2電極及控制電極分別連接於 刚述功率電㈣之第2電極及控制電極； 第2電晶，θ ”有第2電極連接於該第1電晶體之 第1電極；以及 ， 第3電晶體，.曰’丄 _ “有控制電極連接於前述功率電晶體 之第1電極，並呈古哲ία. "、有第2電極連接於前述第2電晶體 控制電極； f特徵為從前述第2電晶體之苐1電極，輸出與流 ;:込力率電晶體之電流成比例之電流信號； 二.前述第3電晶體之第1電極為與前述功率電晶體及 前述第1電晶體之第2電極.連接，並經由電阻將直流電 壓施加至前述第3電晶體之第2電極。 2. ^申°月專利範圍帛1項之半導體積體電路裝置，其·中， 則述第2電晶體及前㉛第3電晶體係相&極性之電晶 、且則述第2電晶體之第2電極及控制電極間所 產生之電位差，與前述第3電晶體之第2電極及控制電 極間所產生之電位差大致相等。 3· 2申請專利範圍第2項之半導體積體電路裝置，其中， 刚述第2電晶體與前述第1電晶體為相同極性之電晶 體。 19 315536修正版