CN1525646A - 半导体集成电路器件 - Google Patents

Abstract

功率晶体管M1的漏极连接到运算放大器A的非反相输入端，并且晶体管M2的漏极连接到该运算放大器A的反相输入端，使得功率晶体管M1和晶体管M2的漏极电压实质上相等，功率晶体管M1和晶体管M2的栅极连接在一起而且源极被连接在一起。晶体管M2的漏极电流经由一个检测端13输出作为正比于该功率晶体管M1的漏极电流的一个电流信号。

Description

半导体集成电路器件

本专利申请基于2003年2月26日提交的日本专利申请2003-048369，其内容被结合在此参考。

技术领域

本发明涉及带有功率晶体管、例如功率MOSFET或功率双极型晶体管的一个半导体集成电路器件，通过该功率晶体管传送大电流。

背景技术

在一个半导体集成电路器件中，例如在带有传送大电流以驱动一个负载的功率晶体管的一个电机驱动器中，为了防止该功率晶体管免遭由于大于额定值的电流通过而造成的破坏，通常提供一个用于检测流经该功率晶体管的电流的电流检测电路，即一个过电流保护电路。一种类型的这种电流检测电路，即过电流保护电路通过使用直接连接在包括该功率晶体管的电路中的电流检测电阻来实现电流检测。

在某些应用中，半导体集成电路器件带有由低至5V的电源电压操作的功率晶体管。在此情况中，为了保证在馈送到负载的电压中的一个足够宽的动态范围，必须将馈送到该负载的电压中的电压降减到最小。因此，考虑到串接在包括该功率晶体管的电路中的用于电流检测的电阻两端的电压降，上述电路结构不适合由一个低电源电压操作的半导体集成电路器件。

作为采用减小上述电压降的电流检测电路或过电流保护电路的已有技术的实例，日本专利申请公开H7-120221、H8-34222和日本专利申请待审公开2002-16219、2002-26707和2002-280886建议了利用过电流保护作用的功率MOSFET，其中的功率晶体管根据来自一个晶体管的电流而被防止过电流，该晶体管的漏极和栅极被分别保持在与该功率晶体管的漏极和栅极相同的电位。作为已有技术的另一实例，日本专利申请公开H6-61432建议一种半导体器件，其中一个功率FET和与该功率FET并联连接的一个检测FET被分别连接至一个运算放大器的输入端，从而通过监视在运算放大器的输出端和检测FET的输入端之间的电位差来实现电流检测。

在如日本专利申请公开H7-120221、H8-34222、2002-16219和日本专利申请待审公开2002-26707和2002-280886中建议的过电流保护电路或电流检测电路配置中，通过检测其漏极和栅极被分别保持在与该功率晶体管的漏极和栅极相同电位的该晶体管的电流来检测通过该功率晶体管的电流。然而，在这些结构中，两个晶体管的源极不被强制地保持在相同的电位。因此，用于电流检测的晶体管和该功率晶体管不是操作在理想的完全相同的状态中。因此，其并不总是有可能检测正比于流经该功率晶体管的电流的一个电流。

另一方面，在日本专利申请公开H6-61432中建议的半导体器件把一个电阻连接在运算放大器的反相输入端和输出终端之间，因此即使在该检测FET的源极电流被输出作为来自该运算放大器的反相输入端侧的检测电流之时，该检测FET的源极电流的一部分也将通过电阻而流进运算放大器。因此，检测FET的源极电流没有被完全输出，而是根据FET操作的状态而变化。因此有必要采用一种结构，通过检测在运算放大器输出终端侧的电压和在该运算放大器的反相输入端侧的电压之间的差值来检测流经该FET的电流。

而且在该结构中，为了通过连接在该运算放大器的输出端和反相输入端之间的电阻传送该检测FET的源极电流，需要把该运算放大器的反相输入端连接到一个没有来自比较器、运算放大器等的输入端的电流进入的电路。即必须在后级中提供作为电压放大级功能的电路。而且，为了输出一个电流信号，需要把此电压放大级建立作为一个电压-电流变换级。

发明内容

本发明的一个目的是提供一种半导体集成电路器件，使得用于电流检测的一个晶体管操作在与功率晶体管完全相同的状态中，并且输出作为一个检测信号的电流信号。

为了实现上述目的，根据本发明一个方面的一种半导体集成电路器件具有：功率晶体管，把大电流馈送至一个负载；第一晶体管，其第二电极和控制电极被连接到该功率晶体管的第二电极和控制电极；第二晶体管，其第一电极和第二电极之一被连接到该第一晶体管的第一电极；以及一个运算放大器，其一个输入端连接到该功率晶体管的第一电极，其另一输入端连接到该第一晶体管的第一电极，而且其输出端连接到该第二晶体管的控制电极。其中，该第二晶体管以该第一和第二电极的另一电极输出正比于流经该功率晶体管的电流的一个电流信号。

根据本发明的另一方面，一种半导体集成电路器件具有：一个功率晶体管，把大电流馈送至一个负载；第一晶体管，其第二电极和控制电极被连接到该功率晶体管的第二电极和控制电极；第二晶体管，其第二电极被连接到该第一晶体管的第一电极；和第三晶体管，其控制电极连接到该功率晶体管的第一电极，而且其第二电极连接到该第二晶体管的控制电极。其中，该第二晶体管以该第一电极输出正比于流经该功率晶体管的电流的一个电流信号。

附图描述

从随后参照附图的结合最佳实施例的描述，本发明的其它目标和特征将变得清楚：

图1是表示本发明第一实施例的半导体集成电路器件的内部构形的一个实例电路框图；

图2是表示本发明第一实施例的半导体集成电路器件的内部构形的另一实例电路框图；

图3A和3B是表示本发明第一实施例的半导体集成电路器件的内部构形的另一实例的电路框图；

图4A至4D是表示本发明第一实施例的半导体集成电路器件的内部构形的另一实例的电路框图；

图5A至5D是表示本发明第一实施例的半导体集成电路器件的内部构形的另一实例的电路框图；

图6A至6D是表示本发明第一实施例的半导体集成电路器件的内部构形的另一实例的电路框图；

图7是表示本发明第二实施例的半导体集成电路器件的内部构形的一个实例电路框图；

图8是表示本发明第二实施例的半导体集成电路器件的内部构形的另一实例的电路框图；

图9A和9B是表示本发明第二实施例的半导体集成电路器件的内部构形的另一实例的电路框图；和

图10A至10D是表示本发明第二实施例的半导体集成电路器件的内部构形的另一实例的电路框图。

具体实施方式

第一实施例

下面参照附图描述本发明的第一实施例。图1是表示本发明第一实施例的带有功率晶体管的半导体集成电路器件的内部构形的一个实例电路框图；

图1示出的半导体集成电路器件包括：一个功率晶体管M1，把大电流馈送至一个负载L；一个晶体管M2，其栅极和源极被分别连接到功率晶体管M1的栅极和源极；运算放大器A，其非反相输入端被连接到该功率晶体管M1的漏极，而其反相输入端被连接到该晶体管M2的漏极；和一个晶体管M3，其栅极被连接到该运算放大器A的输出端，而其源极被连接到该晶体管M2的漏极。

功率晶体管M1和晶体管M2的源极通过接地端10接地，并且通过控制终端11馈送到功率晶体管M1和晶体管M2的栅极。功率晶体管M1的漏极通过负载端12连接到负载L。晶体管M3的漏极连接到检测端13，通过检测端13馈送输出一个检测电流。其中，功率晶体管M1和晶体管M2和M3都是N沟道MOSFET。晶体管M3和运算放大器A构成负反馈电路。

在如上所述构成的半导体集成电路中，该运算放大器A的反相和非反相输入端的电压近似相等，并且因此该功率晶体管M1和晶体管M2的漏极电压近似相等。结果是，由于功率晶体管M1和晶体管M2将其源连接在一起，并且将其栅极连接在一起，所以在它们漏极的电压相等，在它们源极的电压相等并且在它们栅极的电压相等。

由此方式，使得加到功率晶体管M1的不同电极的电压等于加到晶体管M2的对应电极的电压，能够使得通过晶体管M2漏极的电流正比于通过功率晶体管M1的漏极的电流。具体地说，让功率晶体管M1的选通脉冲宽度和选通脉冲长度分别是W1和L1，并且让晶体管M2的选通脉冲宽度和选通脉冲长度分别是W2和L2，则对于通过该功率晶体管M1的漏极电流I1而言，通过该M2的漏极电流I2被给出为I1×(W2/L2)/(W1/L1)。其中，通过晶体管M2的漏极电流是几个μA至几十μA级，通过功率晶体管M1的漏极电流是几百μA级。

而且，晶体管M3的提供使得运算放大器A的输出电压用于被取样作为晶体管M3的栅极电压的唯一目的。与在晶体管M2通过电阻等直接连接到运算放大器A的输出端中的情况相反，这将有助于避免作为晶体管M3的漏极电流的一部分的电流从运算放大器流出，或避免流经该检测端13的一部分电流流入运算放大器A。结果是，在检测端13出现的电流不受流入或流出该运算放大器A的电流的影响，而因此出现在检测端13的电流表示正比于功率晶体管M1的漏极电流的晶体管M2的漏极电流。

图1中，N频道MOSFET被用作晶体管M3。但是，也有可能如图2所示使用一个npn型双极型晶体管作为晶体管T3取代晶体管M3。在此情况中，晶体管T3的集电极连接到检测端13，基极连接到运算放大器A的输出端，并且其发射器连接到M2晶体管漏极。晶体管T3和运算放大器A构成负反馈电路。正象图1中示出的情况那样，由于晶体管T3的基极电流与其集电极电流相比可以忽略，所以该检测端13出现的电流表示晶体管M2的漏极电流，其正比于功率晶体管M1的漏极电流。

在图1和图2中，N频道MOSFET被用作功率晶体管M1。但是，也有可能如图3A和3B所示那样，使用一个npn型双极型晶体管作为功率晶体管T1而取代晶体管M1。在此情况中，一个npn型双极型晶体管被用作晶体管T2而取代N沟道MOSFET晶体管M2。

运算放大器A的非反相和反相输入端被分别连接到功率晶体管T1和晶体管T2的集电极。功率晶体管T1和晶体管T2的发射器被连接到接地端10，功率晶体管T1和晶体管T2的基极被连接到控制端11。图3A示出N沟道MOSFET用作晶体管M3的情况，而图3B示出npn型双极型晶体管用作晶体管T3的情况。

在图3A和3B示出的结构中，运算放大器A晶体管M3或T3具有与图1和2中作为运算放大器A的晶体管M3或T3的相同功能。而且，功率晶体管T1和晶体管T2的发射器电压相等，它们集电极电压相等，并且它们基极电压相等。因此，通过功率晶体管T1和晶体管T2流动正比于它们发射区的集电极电流。结果是，让功率晶体管T1和晶体管T2的发射区分别是S1和S2，则相对于功率晶体管Tb的集电极电流I1而言，通过晶体管T2的集电极电流I2是I1×S2/S1，并且此集电极电流I2出现在检测端13。

在图1、2、3A和3B中，功率晶体管M1或T1连接到运算放大器A的非反相输入端，而晶体管M2或T2连接到运算放大器A的反相输入端。但是，也有可能颠倒对于运算放大器A的非反相和反相输入端的连接。具体地说，在这种情况下如图4A和4B所示，功率晶体管M1和晶体管M2的漏极分别地连接到运算放大器A的反相和非反相输入端，或如图4C和4D所示，功率晶体管T1和晶体管T2的集电极分别地连接到运算放大器A的反相和非反相输入端。

在此情况中，连接到运算放大器A的输出端的晶体管M3或T3分别是一个P沟道MOSFET或pnp型双极型晶体管使得运算放大器A和晶体管M3或T3构成一个负反馈电路。具体地说，如图4A和4C所示，晶体管M3将其栅极连接到运算放大器A的输出端，将其源极连接到检测端13，而将其漏极连接到运算放大器A的非反相输入端；或如图4B和4D所示，晶体管T3将其基极连接到运算放大器A的输出端，将其发射器连接到检测端13，而将其集电极连接到运算放大器A的非反相输入端。

在图1，2、3A、3B和4A至4D中，功率晶体管M1和晶体管M2是N沟道MOSFET，或功率晶体管T1和晶体管T2是npn型双极型晶体管。但是也有可能如图5A至5D所示，使用P沟道MOSFET作为功率晶体管M1和晶体管M2，或使用pnp型双极型晶体管作为功率晶体管T1和晶体管T2。

在如图5A和5B所示的情况中功率晶体管M1和晶体管M2的漏极被分别地连接到运算放大器A的非反相和反相输入端。而且，P沟道MOSFET或pnp型双极型晶体管被分别地用作晶体管M3或T3，并且运算放大器A的非反相输入端被连接到输出终端12。因此，图5A和5B示出的电路结构尽管极性相反，但具有与图1和2示出的电路结构相同的互联关系。

另外，如图5C和5D所示，功率晶体管T1和晶体管T2的集电极被分别地连接到运算放大器A的非反相和反相输入端。而且，P沟道MOSFET或pnp型双极型晶体管被分别地用作晶体管M3或T3，并且运算放大器A的非反相输入端连接到输出端12。因此，图5C和5D示出的电路结构尽管极性相反，但具有与图3A和3B示出的电路结构相同的互联关系。

另外如图6A和6B所示，功率晶体管M1和晶体管M2的漏极被分别地连接到运算放大器A的反相和非反相输入端。而且，N沟道MOSFET或npn型双极型晶体管被分别地用作晶体管M3或T3，并且运算放大器A的非反相输入端被连接到输出终端12。因此，图6A和6B示出的电路结构尽管极性相反，但具有与图4A和4B示出的电路结构相同的互联关系。

另外，如图6C和6D所示，功率晶体管T1和晶体管T2的集电极被分别地连接到运算放大器A的反相和非反相输入端。而且，N沟道MOSFET或npn型双极型晶体管被分别地用作晶体管M3或T3，并且运算放大器A的非反相输入端被连接到输出终端12。因此，图6C和6D示出的电路结构尽管极性相反，但具有与图4C和4D示出的电路结构相同的互联关系。

第二实施例

下面参照附图描述本发明的第二实施例。图7是表示本发明第二实施例的带有功率晶体管的半导体集成电路器件的内部构形的一个实例电路框图；  在图7中，以相同的参考数字标示图1中已经含有的电路元件，并且将不重复对于这种电路元件的说明。

图7示出的半导体集成电路器件与图1所示的半导体集成电路器件的不同在于省略了图1示出的运算放大器A，并且相反地提供了电阻R和晶体管M4。电源电压VDD被馈送到电阻R的一端。晶体管M4源极连接到电阻R的另一端并且连接到晶体管M3的栅极，并且其栅极连接到功率晶体管M1的漏极。晶体管M4是一个P沟道MOSFET，而其漏极通过接地端10接地。晶体管M3和M4具有实质上相等的源极-栅极门限电压Vth。

在此结构中，如果假设功率晶体管M1的漏极电压是Va，则此功率晶体管M1的漏极电压Va被馈送到晶体管M4的栅极，并且因此该晶体管M4的源极电压等于Va+Vth。晶体管M4的源极电压被馈送到晶体管M3的栅极，并且因此该晶体管M3的源极电压等于Va+Vth-Vth＝Va。这使得晶体管M2的漏极电压等于Va，即等于功率晶体管M1的漏极电压。

因此，晶体管M2的漏极电压、栅极电压和源极电压分别等于功率晶体管M1的漏极电压、栅极电压和源极电压。所以，晶体管M2的漏极电流通过(选通脉冲宽度)/(选通脉冲长度)而正比于功率晶体管M1的漏极电流。而且，该功率晶体管M1的漏极电压被用于作为该晶体管M4的栅极电压的取样的唯一目的，并且该晶体管M4的源极电压被用于作为该晶体管M3的栅极电压的取样的唯一目的。这将有助于降低对于经检测端13馈出的该晶体管M2的漏极电流的影响。

具体地说，晶体管M3的漏极电流不由流经晶体管M4和电阻R构成的电路的电流所增减，而是等于晶体管M2的漏极电流。而且，流经功率晶体管M1的电流不由流经晶体管M4和电阻R构成的电路的电流所增减，而是等于流经负载L的电流。因此，如在第一实施例中那样，在检测端13出现电流等于晶体管M2的漏极电流，它正比于功率晶体管M1的漏极电流。

在图7中，一个N沟道MOSFET被用作晶体管M3而一个P沟道MOSFET被用作晶体管M4。但是，也有可能如图8所示使用一个npn型双极型晶体管作为晶体管T3取代晶体管M3，以及使用一个pnp型双极型晶体管T4取代晶体管M4。

在此情况中，晶体管T3的集电极连接到检测端13，基极连接到该电阻R的另一端，并且其发射器连接到M2晶体管漏极。而且，晶体管T4的集电极连接到接地端10，基极连接到该功率晶体管M1的漏极，并且其发射器连接到晶体管T3的基极。与它们集电极电流比较，晶体管T3和T4的基极电流是可以忽略的，因此在如图7示出的情况中，在检测端13出现的电流表示晶体管M2的漏极电流，它正比于功率晶体管M1的漏极电流。

在图7和图8中，一个N沟道MOSFET被用作功率晶体管M1。但是，也有可能如图9A和9B所示使用一个npn型双极型晶体管作为功率晶体管T1而取代晶体管M1。在此情况中，取代一个N沟道MOSFET晶体管M2，一个npn型双极型晶体管被用作晶体管T2。

在图9A中，功率晶体管T1的集电极连接到晶体管M4的栅极，并且晶体管T2的集电极连接到晶体管M3的源极。在图9B中，功率晶体管T1的集电极连接到晶体管M4的基极，并且晶体管T2的集电极连接到晶体管T3的发射器。而且，在图9A和图9B中，功率晶体管T1和晶体管T2的发射器连接到接地端10，并且功率晶体管T1和晶体管T2的基极连接到控制端11。

在图7、8、9A、和9B中，N沟道MOSFETs被用作功率晶体管M1和晶体管M2，或npn型双极型晶体管被用作功率晶体管T1和晶体管T2。但是也有可能使用P沟道MOSFET作为功率晶体管M1和晶体管M2，或使用pnp型双极型晶体管作为功率晶体管T1和晶体管T2。

另外，如图10A和10G所示，P沟道MOSFET被用作晶体管M3，其源极连接到晶体管M2的漏极或连接到晶体管T2的集电极，并且N沟道MOSFET被用作晶体管M4，其栅极连接到功率晶体管M1的漏极或连接到功率晶体管T1的集电极。因此，图10A和10G示出的电路结构尽管极性相反，但具有与图7和9A示出的电路结构相同的互联关系。

另外，如图10B和10D所示，pnp型双极型晶体管被用作晶体管T3，其发射极连接到晶体管M2的漏极或连接到晶体管T2的集电极，并且npn型双极型晶体管被用作晶体管T4，其基极连接到功率晶体管M1的漏极或连接到功率晶体管T1的集电极。因此，图10B和10D示出的电路结构尽管极性相反，但具有与图8和9B示出的电路结构相同的互联关系。

根据本发明，流经以其第一、第二和控制电极接收实质上分别等于功率晶体管的第一、第二和控制电极的电压的一个第一晶体管的电流被输出作为一个电流信号。这使得流经其操作状态与功率晶体管实质完全相同的该第一晶体管的电流信号正比于流经该功率晶体管的电流信号，实现对于流经该功率晶体管的电流的更精确的监视。而且，流经该第一晶体管的电流信号以及最终被输出的电流信号不受流经另一电路部分的电流的影响。这将造成输出电流信号的更高的可靠性。

Claims (7)

1.一种半导体集成电路器件，包括：

功率晶体管，把大电流馈送至一个负载；

第一晶体管，其第二电极和控制电极被分别连接到一个功率晶体管的第二电极和控制电极；

第二晶体管，其第一电极或第二电极之一被连接到该第一晶体管的第一电极；并且

一个运算放大器

其一个输入端被连接到该功率晶体管的第一电极，

其另一输入端被连接第一晶体管，并且

其输出端被连接到第二晶体管，

其中该第二晶体管以该第一和第二电极的另一电极输出正比于流经该功率晶体管的电流的一个电流信号。

2.如权利要求1的半导体集成电路器件，

其中该第二晶体管和该运算放大器构成一个负反馈电路。

3.一种半导体集成电路器件，包括：

功率晶体管，把大电流馈送至一个负载；

第一晶体管，其第二电极和控制电极被分别连接到该功率晶体管的第二电极和控制电极；

第二晶体管，其第二电极被连接到该第一晶体管的第一电极；和

第三晶体管，其控制电极连接到该功率晶体管的第一电极，而且其第二电极连接到该第二晶体管的控制电极。

其中该第二晶体管以第一电极输出正比于流经一个功率晶体管的电流的一个电流信号。

4.如权利要求3的半导体集成电路器件，

其中该第三晶体管的第一电极被连接到该功率晶体管和该第一晶体管的第二电极，并且通过一个电阻把一个直流电压加到该第三晶体管的第二电极。

5.如权利要求3的半导体集成电路器件，

其中该第二和第三晶体管是反极性的晶体管，并且出现在该第二晶体管的第二电极和控制电极之间的电位差实质上等于出现在该第三晶体管的第二电极和控制电极之间的电位差。

6.如权利要求5的半导体集成电路器件，

其中该第二晶体管是与该第一晶体管相同极性的晶体管。

7.如权利要求6的半导体集成电路器件，

其中该第三晶体管的第一电极被连接到该功率晶体管和该第一晶体管的第二电极，并且通过一个电阻把一个直流电压加到该第三晶体管的第二电极。

Images