CN1945486A - 复位信号产生电路和半导体集成电路器件 - Google Patents

Abstract

提供了一种半导体集成电路器件，其包括用于检测多个电源电压的复位信号产生电路，其中消耗电流低且电路面积小。该半导体集成电路器件包括复位信号产生电路。复位信号产生电路包括多个电压检测电路，即使电源电压显著变化，其消耗电流也不改变，其中，电压检测电路的输出信号端子与多个N沟道增强型MIS晶体管的栅电极连接，其与电流镜电路的输出节点串联连接，以同时在电压检测电路的输出信号上进行放大和逻辑操作，从而实现低功耗，即使在宽操作电压范围内，以及减小的电路面积。

Description

复位信号产生电路和半导体集成电路器件

技术领域

本发明涉及一种半导体集成电路器件，其包括分别工作在不同电源电压下的多个电路块，且其中通过用于检测各自不同的电源电压并产生复位信号的电路来控制该多个电路块的操作。

背景技术

随着制造半导体集成电路的工艺尺寸的降低，易于降低工作电压，以确保元件如晶体管的可靠性。另一方面，在外部信号通信的情况下，在与常规半导体集成电路接口连接的接口电路中不能无条件地降低工作电压。因此，例如，存在一种情况，该情况中使用了将通过内部降压电路降低外部电源电压所获得的低电源电压提供给提供在半导体集成电路中的内部逻辑电路等、并将外部电源电压提供给用于操作的接口电路的方法。

总之，当半导体集成电路的电源电压降低到接近晶体管的阈值电压的值时，半导体集成电路出现故障。即，电源电压的这种降低导致半导体集成电路发生故障。因此，一旦检测出等于或小于特定电源电压的减小的电源电压，就必须将半导体集成电路复位到最初的安全状态或固定一个逻辑，以使半导体集成电路不会进入危险的工作模式。具有内部降压电路的半导体集成电路包括通过外部电源电压操作的电路和通过内部降压电压操作的电路。由此，希望可以检测外部电源电压的降低和内部降压电压的降低，并且当将所检测电压中的至少一个降低到等于或小于特定电压的值时，将半导体集成电路复位成最初安全状态或该逻辑被固定，以使半导体集成电路不进入危险的工作模式(参见例如JP 2001-210076A)。

图7是示出常规复位信号产生电路的实例的电路图。

由电阻器901和电阻器902构成的偏置电路903与用于外部电源电压VEXT的端子连接。作为电阻器901和电阻器902之间的连接点的节点N5与N沟道增强型MIS晶体管908的栅电极连接。在节点N5处产生通过由电阻器901和电阻器902分开外部电源电压而获得的电压。当节点N5的电压等于或大于作为波形成形部分909的构成元件的N沟道增强型MIS晶体管908的阈值电压时，作为N沟道增强型MIS晶体管908和电阻器907之间的连接点的节点N7的电势从高电势(VEXT)变化到接近于地(GND)电平的低电势。根据这种操作，在具有负逻辑的节点N7处产生指示外部电源电压VEXT比特定电压低的检测信号。

相似地，由电阻器904和电阻器905构成的偏置电路906与用于内部降压电压VINT的端子连接。因此，在节点N6处产生通过分开内部降压电压获得的偏置电压。当将偏置电压施加到作为波形成形部分912的构成元件的N沟道增强型MIS晶体管911的栅电极时，在具有负逻辑的节点N8处产生指示内部降压电压比特定电压低的检测信号。

在节点N7和节点N8处检测信号的电压的逻辑幅度通过由反相器913和914构成的放大电路被放大到VEXT-GND，并然后被输入到NAND电路915以进行逻辑操作。当外部电源电压VEXT和内部降压电压VINT中的至少一个低于特定值时，作为NAND电路915的输出的LV_EXT信号变成“H”。

在图7中示出的常规实例中，偏置电路903和906的每一个由简单串联连接的电阻器构成。在波形成形部分909和912的每一个中，电阻器与N沟道增强型MIS晶体管的漏电极串联连接。因此，流入每个电路中的电流根据外部电源电压和内部降压电压的改变而明显地改变。

为了改善电路关于电压改变的瞬态响应，必需将一定量的电流提供给在检测电压附近的每个偏置电路。然而，在需要确保在例如1.8V至5.5V的宽范围外部电源电压下的操作的半导体集成电路的情况下，如图7中所示的常规电压检测电路具有其中当外部电源电压为高时非常大的消耗电流流入到电路中的问题。

当使用多个间隔的降压电压时，必需提供与间隔降压电压的类型数目一样多的电压检测电路。因此，逻辑操作的电路面积以及消耗电流增加，所以存在制造成本增加的问题。

发明内容

为了解决上述问题，根据本发明的第一方面，复位信号产生电路包括：多个电源电压检测装置；用于放大和波形成形多个输入信号以及在其间进行逻辑操作的装置；和用于将从用于放大和波形成形该多个输入信号并进行逻辑操作的装置输出的输出信号的幅度转换成特定逻辑幅度的电平转换电路。该多个电源电压检测装置中的每一个包括：恒流电路；和P沟道增强型MIS晶体管，该MIS晶体管的源电极与将被检测的电源电势的端子连接，其栅电极与地电势端子连接，且其漏电极与恒流电路连接。用于放大和波形成形该多个输入信号并进行逻辑操作的装置包括：包括至少一个输入端子和至少一个输出端子的电流镜电路；包括与电流镜电路的输入端子连接的输出端子的恒流电路；和与电流镜电路的输出端于串联连接的多个N沟道增强型MIS晶体管。N沟道增强型MIS晶体管的数目与电源电压检测电路的数目相同。将来自该多个电源电压检测装置的输出信号一对一地施加到N沟道增强型MIS晶体管的栅电极，其串联连接并包括在用于放大和波形成形输入信号并进行逻辑操作的装置中。

在根据本发明的第二方面的复位信号产生电路中，第一方面的电流镜电路包括第一P沟道增强型MIS晶体管和第二P沟道增强型MIS晶体管。第一P沟道增强型MIS晶体管的栅电极和第二P沟道增强型MIS晶体管的栅电极相互普通连接，并且还与第一P沟道增强型MIS晶体管的漏电极连接，从而构成电流镜电路的输入端子。第二P沟道增强型MIS晶体管的漏电极用作电流镜电路的输出端子。第一P沟道增强型MIS晶体管的源电极和第二P沟道增强型MIS晶体管的源电极与多个电源电压中的一个普通连接。用于放大和波形成形该多个输入信号并进行逻辑操作的装置的恒流电路包括N沟道耗尽型MIS晶体管，其具有栅电极和源电极，其与地电势端子连接。

根据本发明的第三方面，提供了一种半导体集成电路器件，其包括：用于降低从外部提供的外部电源电压的装置；通过外部电源电压操作的电路块；通过由降低外部电源电压获得的内部电源电压来操作的电路块；以及复位信号产生装置。复位信号产生装置包括：用于检测外部电源电压的第一检测电路；用于检测所获得的内部电源电压的第二检测电路；用于放大和波形成形多个输入信号并在其间进行逻辑操作的电路；用于将来自用于放大和波形成形该多个输入信号并进行逻辑操作的电路的输出信号的幅度转换成对应于外部电源电压的逻辑幅度的电平转换电路；和用于将输出信号的幅度转换成对应于内部电源电压的逻辑幅度的电平转换电路。用于检测外部电源电压的电路和用于检测获得的内部电源电压的电路中的每一个包括：恒流电路；和P沟道增强型MIS晶体管，其源电极与被检测的电源电势的端子相连接，其栅电极与地电势端子相连接，且其漏电极与恒流电路相连接。用于放大和波形成形输入信号并进行逻辑操作的电路包括：电流镜电路，其包括至少一个输入端子和至少一个输出端子；恒流电路，其包括与电流镜电路的输入端子连接的输出端子；和多个N沟道增强型MIS晶体管，其与电流镜电路的输出端子串联连接。N沟道增强型MIS晶体管的数目等于第一检测电路的数目和第二检测电路的数目的总和。来自用于检测外部电源电压的第一检测电路的输出信号和来自用于检测内部电源电压的第二检测电路的输出信号一对一地施加到该多个N沟道增强型MIS晶体管的栅电极，其被串联连接并包括在用于放大和波形成形输入信号并进行逻辑操作的电路中。在来自复位信号产生装置的输出信号中，具有对应于外部电源电压的逻辑幅度的转换信号提供到由外部电源电压操作的电路块。在来自复位信号产生装置的输出信号中，将具有对应于内部电源电压的逻辑幅度的转换信号提供到由内部电源电压操作的电路块。

在根据本发明的第四方面的半导体集成电路中，第三方面的电流镜电路包括第一P沟道增强型MIS晶体管和第二P沟道增强型MIS晶体管。第一P沟道增强型MIS晶体管的栅电极和第二P沟道增强型MIS晶体管的栅电极相互普通连接，并且还与第一P沟道增强型MIS晶体管的漏电极连接，从而构成电流镜电路的输入端子。第二P沟道增强型MIS晶体管的漏电极用作电流镜电路的输出端子。第一P沟道增强型MIS晶体管的源电极和第二P沟道增强型MIS晶体管的源电极与多个电源电压中的一个普通连接。用于放大和波形成形该多个输入信号并进行逻辑操作的装置的恒流电路包括具有栅电极和源电极的N沟道耗尽型MIS晶体管，其与地电势端子连接。

根据本发明，在复位信号产生电路中电源电压检测电路和用于放大和波形成形来自电源电压检测电路的输出信号的电路都采用恒流电路。因此，即使当工作电源电压在宽范围内变化时，消耗电流的绝对值及其变化量也可降低。另外，用于放大和波形成形来自电源电压检测电路的输出信号的电路被提供有操作功能。因此，可减小电路面积以降低制造成本。

其栅极接地的N沟道耗尽型MIS晶体管用于恒流电路中的每一个。因此，可获得具有简单结构的恒流电路，并且可减小电路面积，以降低制造成本。

当具有内部降压电路的半导体集成电路器件包括根据本发明的复位信号产生电路时，的确可以防止低电源电压下的故障。由此，可以实现其消耗电流低、电路面积小且成本低的半导体集成电路器件。

附图说明

在附图中：

图1是示出根据本发明的第一实施例的复位信号产生电路的框图；

图2是示出根据本发明的第一实施例的复位信号产生电路的实例的电路图；

图3是示出根据本发明的第二实施例的复位信号产生电路的框图；

图4是示出根据本发明的第二实施例的复位信号产生电路的实例的电路图；

图5是示出使用根据本发明的复位信号产生电路的半导体集成电路器件的实例的框图；

图6是示出包括根据本发明的复位信号产生电路和电可改写非易失性存储元件的半导体集成电路器件的框图；以及

图7是示出常规复位信号产生电路的电路图。

具体实施方式

(第一实施例)

图1是示出根据本发明的第一实施例的复位信号产生电路的结构的框图。

用于检测外部电源电压(VEXT)的电压检测部分108包括其栅极接地的P沟道增强型MIS晶体管107和恒流电路106。当外部电源电压(VEXT)从地电势逐渐增加并超过P沟道增强型MIS晶体管107的阈值电压时，节点N2的电平从L电平变化为H电平。当外部电源电压从高电势逐渐降低并变得比P沟道增强型MIS晶体管107的阈值电压低时，节点N2的电平从H电平变成L电平。即，节点N2的电势根据流过P沟道增强型MIS晶体管107的电流是否比恒流电路106的恒定电流值大而变化。因此，检测电压可通过适当地调整P沟道增强型MIS晶体管107的沟道宽度或沟道长度、以及恒流电路106的恒定电流值来控制。

用于检测内部电源电压(VINT)的电压检测部分111包括其栅极接地的P沟道增强型MIS晶体管110和恒流电路109。当内部电源电压(VINT)从地电势逐渐增加并超过P沟道增强型MIS晶体管110的阈值电压时，节点N2的电平从L电平变化到H电平。当外部电源电压从高电势逐渐降低并变得低于P沟道增强型MIS晶体管107的阈值电压时，节点N2的电平从H电平变为L电平。即，根据流过P沟道增强型MIS晶体管110的电流是否大于恒流电路109的恒定电流值来改变节点N3的电势。因此，检测电压可通过适当地调整P沟道增强型MIS晶体管110的沟道宽度或沟道长度、以及恒流电路109的恒定电流值来控制。

用于放大和操作电压检测部分的输出信号的放大和操作部分105包括电流镜电路101、恒流电路102、和串联连接的N沟道增强型MIS晶体管103和104。仅当节点N2和节点N3的电势变得高于N沟道增强型MIS晶体管103和104的阈值电压时，节点N4才变成接近地电势的低电势。另一方面，当外部电源电压(VEXT)和内部电源电压(VINT)中的至少一个等于或小于特定检测电压时，节点N2和节点N3中的一个变成接近地电势的低电势。因此，N沟道增强型MIS晶体管103和104中相应的那个关断，以使节点N4的电势通过电流镜电路101上拉到高电势侧。

即，用于放大和操作电压检测部分的输出信号的放大和操作部分105进行与NAND电路等效的逻辑操作，其中节点N2和N3是输入端子，且节点N4是输出端子。

电平转换电路112将变成用于放大和操作电压检测部分的输出信号的放大和操作部分105的输出的节点N4处的信号的幅度转换为对应于外部电源电压(VEXT)的逻辑幅度。未示出这种转换实例。然而，当提供给电平转换电路112的电源电压不是外部电源电压(VEXT)而是内部电源电压(VINT)时，可以使得电平转换电路112将变成用于放大和操作电压检测部分的输出信号的放大和操作部分105的输出的在节点N4处的信号的幅度转换为对应于内部电源电压(VINT)的逻辑幅度。

在根据本发明的第一实施例的复位信号产生电路中，即使外部电源电压(VEXT)和内部电源电压(VINT)变化，也通过恒流电路102、106和109来限制流过复位信号产生电路的电流。因此，复位信号产生电路的消耗电流非常低，即使当电源电压为高时。

在图7中示出的常规复位信号产生电路中，用于放大来自电压检测部分的输出信号的放大部分913和914以及逻辑操作部分(NAND电路)915相互分开。另一方面，根据本发明的第一实施例，放大部分和逻辑操作部分整体地提供为用于放大和操作电压检测部分的输出信号的放大和操作部分105，因此电路面积较小。

图2是示出根据本发明的第一实施例的复位信号产生电路的实例的电路图。

在图2中，图1中示出的恒流电路102、106和109分别包括其栅电极与地电势端子连接的N沟道耗尽型MIS晶体管202、206和209。电流镜电路101包括其栅电极相互普通连接的P沟道增强型MIS晶体管201a和201b。普通连接的栅电极与P沟道增强型MIS晶体管201a的漏电极连接，其与作为恒流电路的N沟道耗尽型MIS晶体管202的漏电极相连。电平转换电路112由通过外部电源电压(VEXT)操作的CMOS反相器电路构成，其包括P沟道增强型MIS晶体管212a和N沟道增强型MIS晶体管212b。

总之，当MIS晶体管而不是电阻元件用作电流限制元件时，可在小区域内实现CMOS电路，以获得相同的电阻值。另外，当使用其栅电极连接到地电势端子的N沟道耗尽型MIS晶体管时，可获得具有非常简单的结构的恒流元件。

因此，与图7中示出的常规复位信号产生电路相比较，图2中示出的电路结构可以降低消耗电流以及电路面积。

(第二实施例)

图3是示出根据本发明的第二实施例的复位信号产生电路的结构的框图。

在第二实施例中，除了电平转换电路112之外，在根据第一实施例的复位信号产生电路中还提供了电平转换电路113。电平转换电路112将变成用于放大和操作电压检测部分的输出信号的放大和操作部分105的输出的节点N4处的信号的幅度转换为对应于外部电源电压(VEXT)的逻辑幅度。电平转换电路113将该信号的幅度转换为对应于内部电源电压(VINT)的逻辑幅度。

如同在第一实施例的情况下，与图7中示出的常规复位信号产生电路相比较，可以降低消耗电流和电路面积。

图4是示出根据本发明的第二实施例的复位信号产生电路的实例的电路图。

在图4中，第一和第二CMOS反相器电路提供在图2中示出的复位信号产生电路中。第一CMOS反相器电路用作电平转换电路，用于将变成用于放大和操作电压检测部分的输出信号的放大和操作部分105的输出的节点N4处的信号的幅度转换为对应于外部电源电压(VEXT)的逻辑幅度。第一CMOS反相器电路通过外部电源电压(VEXT)来操作，其包括P沟道增强型MIS晶体管212a和N沟道增强型MIS晶体管212b。第二CMOS反相器电路用作用于将所述信号的幅度转换为对应于内部电源电压(VINT)的逻辑幅度的电平转换电路。第二CMOS反相器电路包括P沟道增强型MIS晶体管213a和N沟道增强型MIS晶体管213b，并且可通过内部电源电压(VINT)来操作。

如同在图2中示出的情况下，与图7中示出的常规复位信号产生电路相比，可降低消耗电流和电路面积。

图5是示出使用根据本发明的复位信号产生电路的半导体集成电路器件的结构的实例的框图。

图5中示出的半导体集成电路器件包括用于降低外部电源电压(VEXT)以将内部电源电压(VINT)提供给每个内部电路的内部降压电路301、通过外部电源电压(VEXT)来操作的电路块302、通过内部电源电压(VINT)来操作的电路块303、和复位信号产生电路304。

复位信号产生电路304产生复位信号LVX_EXT，其逻辑幅度处于对应于外部电源电压(VEXT)的逻辑电平、和复位信号LVX_INT，其逻辑幅度处于对应于内部电源电压(VINT)的逻辑电平。通过外部电源电压(VEXT)操作的电路块302基于复位信号LVX_EXT来控制。通过内部电源电压(VINT)操作的电路块303基于复位信号LVX_INT来控制。

根据这种结构，可实现消耗电流低、电路面积小且成本低的半导体集成电路器件，同时确实防止了低电源电压下的故障。

图6中示出的半导体集成电路器件包括用于降低外部电源电压(VEXT)以将内部电源电压(VINT)提供给每个内部电路的内部降压电路301、通过外部电源电压(VEXT)操作的电路块302、通过内部电源电压(VINT)操作的电路块303、和复位信号产生电路304。通过内部电源电压(VINT)操作的电路块303包括作为构成元件的一部分的电可改写非易失性半导体存储元件305。

复位信号产生电路304产生复位信号LVX_EXT，其逻辑幅度处于对应于外部电源电压(VEXT)的逻辑电平、和复位信号LVX_INT，其逻辑幅度处于对应于内部电源电压(VINT)的逻辑电平。通过外部电源电压(VEXT)操作的电路块302基于复位信号LVX_EXT来控制。通过内部电源电压(VINT)操作的电路块303基于复位信号LVX_INT来控制。

当外部电源电压(VEXT)和内部电源电压(VINT)中的一个等于或小于特定电压时，通过外部电源电压(VEXT)操作的电路块302和通过内部电源电压(VINT)操作的电路块303分别基于复位信号LVX_EXT和复位信号LVX_INT来控制，其是复位信号产生电路304的输出信号，从而不能向电可改写非易失性半导体存储元件305进行写操作。

在写控制电路变得不稳定的情况下，如在半导体集成电路器件导通或关断的情况下，有可能由于非易失性半导体存储元件中的写错误产生不可读数据。然而，当使用这种结构时，可实现消耗电流低、电路面积小且成本低的半导体集成电路器件，并确实防止了低电源电压下的故障。

在图6中，复位信号产生电路304的输出信号用于控制通过外部电源电压(VEXT)操作的电路块302和通过内部电源电压(VINT)操作的电路块303，从而防止非易失性半导体存储元件的写错误。如果复位电路块302和303中的一个，以消除非易失性半导体存储元件的写控制电路的不稳定状态，则可仅输出复位信号LVX_EXT和复位信号LVX_INT中的一个。

Claims (6)

1.一种复位信号产生电路，包括：

多个电压检测电路，用于检测电压；

逻辑操作电路，用于放大和波形成形从电压检测电路输出的输出信号，并在其间进行逻辑操作；和

电平转换电路，用于将从逻辑操作电路输出的输出信号的幅度转换为特定逻辑幅度，其中：

电压检测电路的每一个包括：

第一恒流电路；和

P沟道增强型MIS晶体管，其源电极与用于将被检测的电压的端子连接，其栅电极与地电势端子连接，且其漏电极与第一恒流电路连接；

逻辑操作电路包括：

电流镜电路，包括至少一个输入端子和至少一个输出端子；

第二恒流电路，包括与电流镜电路的输入端子连接的输出端子；和

与电流镜电路的输出端子串联连接的多个N沟道增强型MIS晶体管，N沟道增强型MIS晶体管的数目等于电压检测电路的数目；以及

来自电压检测电路的输出信号一对一地施加到与逻辑操作电路串联连接的N沟道增强型MIS晶体管的栅电极。

2.根据权利要求1的复位信号产生电路，其中第一恒流电路和第二恒流电路中的每一个包括N沟道耗尽型MIS晶体管，其栅电极和源电极与地电势端子连接。

3.根据权利要求1的复位信号产生电路，其中电平转换电路连接到电流镜电路的输出端子。

4.根据权利要求1的复位信号产生电路，其中电平转换电路包括基于通过电压检测电路检测的电压提供的多个电平转换电路。

5.一种半导体集成电路器件，包括：

通过外部电源电压操作的第一电路；

通过由外部电源电压产生的内部电源电压来操作的第二电路；和

根据权利要求1的复位信号产生电路。

6.根据权利要求5的半导体集成电路器件，

其中第二电路包括电可改写非易失性存储元件。

Images