CN112929019B - 一种新型多路高压采样电路 - Google Patents
一种新型多路高压采样电路 Download PDFInfo
- Publication number
- CN112929019B CN112929019B CN202110099125.4A CN202110099125A CN112929019B CN 112929019 B CN112929019 B CN 112929019B CN 202110099125 A CN202110099125 A CN 202110099125A CN 112929019 B CN112929019 B CN 112929019B
- Authority
- CN
- China
- Prior art keywords
- sampling
- effect tube
- field effect
- tube group
- sampling channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种新型多路高压采样电路,涉及电子电路技术领域,该电路包括若干个并联的采样通道,每个采样通道基于四个场效应管组构建,每个场效应管组分别包括两个源端相连的NMOS管,两个NMOS管的漏端分别作为场效应管组的第一端和第二端,两个NMOS管的栅端相连并作为场效应管组的第三端;由于各个场效应管组均由一个NMOS管的漏端连接高压的待采样信号,因此可以避免使用过程中高压导致的器件被击穿,从而提高电路的可靠性,为工业界半导体和汽车电子半导体领域的高压采样提供了有效的解决方法。
Description
技术领域
本发明涉及电子电路技术领域,尤其是一种新型多路高压采样电路。
背景技术
高压采样电路在工业界半导体领域以及汽车电子半导体领域都被广泛应用,尤其是多路高压采样电路更具有非常重要的使用价值,但如何设计高压采样电路是难点之一,特别是多路高压采样电路更是难点。
现在市面上常用的单路高压采样电路的电路结构如图1所示,相应的各信号的控制波形如图2所示,其采样原理如下:在clkp为高电平即vdd时,clkp_HV的电压即MOS管MN1的栅端电压为vdd+vin,vin为输入电压,而MOS管MN1的源端电压即为输入电压vin,因此MN1的栅端电压比源端电压多出vdd的电压值、MN1被打开,输入电压vin被传输到vout端,实现采样。当clkp为低电平即0时,clkp_HV的电压即MOS管MN1的栅端电压为vin、与MN1的源端电压相同,此时MN1被关闭,输入电压vin不能被传输到vout端,vout端处于floating状态。
现有市面上常用的多路高压采样电路通常是直接由图1所示的单路高压采样电路并联得到,以包括两个采样通道为例,其电路结构如图3所示,sel_1和sel_2分别为两个通路的选通信号。选通各路进行采样的工作过程是类似的,本申请以选通第一采样通道为例,其采样原理如下:sel_1为高电平即为vdd、sel_2为低电平即为0,则此时sel_1b为低电平即为0、sel_2b为高电平即为vdd,clkp1和clkn1为高电平即为vdd,如图1所示的单路高压采样电路的工作原理所述,MN1被关闭,输入电压vin1被传输到vout端实现采样。同时clkp2和clkn2为低电平即为0,clkp_HV2和clkn_HV2都为0,MN7被关闭。但该电路在实际工作时,如果输入信号vin2为高压,则MN7、MN8、MN9和MN10的源端电压均为高压,而这些MOS管的栅端电压都为0,由于高压集成电路的MOS管大都是bcd工艺,即对于NMOS而言,漏端相对于栅端可以承受高压,但源端相对于栅端不能承受高压,因此往往会导致MN7、MN8、MN9和MN10有被高压打坏的风险。因此可以看出,现有的多路高压采样电路实际工作过程中的准确性和可靠性并不高。
发明内容
本发明人针对上述问题及技术需求,提出了一种新型多路高压采样电路,本发明的技术方案如下:
一种新型多路高压采样电路,该新型多路高压采样电路包括至少两个结构相同的采样通道,每个采样通道的输入端分别作为新型多路高压采样电路的一个采样输入端连接一路待采样信号,每个采样通道的输出端均相连并作为新型多路高压采样电路的采样输出端;
在每个采样通道中,采样通道的输入端连接四个场效应管组的第一端,第一场效应管组的第二端作为采样通道的输出端,第二场效应管组的第二端悬空;第一场效应管组的第三端、第三场效应管组的第二端、第四场效应管组的第三端相连并受控于第一控制信号;第二场效应管组的第三端、第四场效应管组的第二端和第三场效应管组的第三端相连并受控于第二控制信号;其中,四个场效应管组的结构相同,每个场效应管组分别包括两个源端相连的NMOS管,两个NMOS管的漏端分别作为场效应管组的第一端和第二端,两个NMOS管的栅端相连并作为场效应管组的第三端;
通过各个采样通道的第一控制信号和第二控制信号依次选通各个采样通道,并将被选通的采样通道所连接的待采样信号通过采样输出端输出。
其进一步的技术方案为,每个场效应管组还包括齐纳二极管,齐纳二极管的阳极连接两个NMOS管的源端,齐纳二极管的阴极连接两个NMOS管的栅端。
其进一步的技术方案为,齐纳二极管的反向击穿电压低于各个NMOS管的栅端和源端的最高承受电压。
其进一步的技术方案为,在每个采样通道中,第一接地NMOS管的漏端连接第一场效应管组的第三端、源端接地,第二接地NMOS管的漏端连接第二场效应管组的第三端、源端接地,采样通道的选通信号经过反相器连接第一接地NMOS管和第二接地NMOS管的栅端;
第一时钟信号和采样通道的选通信号经过第一与门后通过第一电容连接第一场效应管组的第三端,第二时钟信号和采样通道的选通信号经过第二与门后通过第二电容连接第二场效应管组的第三端,第一时钟信号和第二时钟信号的电平相反;
当采样通道的选通信号为高电平时、采样通道被选通,两个接地NMOS管断开;当采样通道的选通信号为低电平时、采样通道未被选通,两个接地NMOS管导通,第一控制信号和第二控制信号均为低电平。
本发明的有益技术效果是:
本申请公开了一种新型多路高压采样电路,该高压采样电路可以很方便的级联扩展,同时可以避免使用过程中高压导致的器件被击穿,从而提高电路的可靠性。同时还可以有效避免不同采样通道之间的漏电问题,保证电路工作有效性以及采样准确性,为工业界半导体和汽车电子半导体领域的高压采样提供了有效的解决方法。
附图说明
图1是现有的单路高压采样电路的电路示意图。
图2是图1中各个信号的波形图。
图3是现有的多路高压采样电路的电路示意图。
图4是本申请的新型多路高压采样电路的电路示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种新型多路高压采样电路,该新型多路高压采样电路包括至少两个采样通道,每个采样通道的输入端分别作为该新型多路高压采样电路的一个采样输入端连接一路待采样信号,每个采样通道的输出端均相连并作为该新型多路高压采样电路的采样输出端。请参考图4所示的电路结构,以包括两个采样通道为例,第一采样通道的输入端作为新型多路高压采样电路的一个采样输入端连接待采样信号vin1,第二采样通道的输入端作为新型多路高压采样电路的另一个采样输入端连接待采样信号vin2,第一采样通道和第二采样通道的输出端相连并作为采样输出端vout,当有更多个采样通道的时候,也采用类似这种结构进行并联。
各个采样通道的结构相同,在每个采样通道中,该采样通道的输入端连接四个场效应管组K1、K2、K3、K4的第一端,第一场效应管组K1的第二端作为该采样通道的输出端连接到采样输出端vout。第二场效应管组K2的第二端悬空。第一场效应管组K1的第三端、第三场效应管组K3的第二端、第四场效应管组K4的第三端相连并受控于第一控制信号。第二场效应管组K2的第三端、第四场效应管组K4的第二端和第三场效应管组K3的第三端相连并受控于第二控制信号。
其中,四个场效应管组K1、K2、K3、K4的结构相同,每个场效应管组分别包括两个源端相连的NMOS管,两个NMOS管的漏端分别作为该场效应管组的第一端和第二端,两个NMOS管的栅端相连并作为该场效应管组的第三端。比如图4中,第一采样通道的第一场效应管组K1包括MN11和MN12,MN11和MN12的源端相连,MN11的漏端作为该第一场效应管组K1的第一端,MN12的漏端作为该第一场效应管组K1的第二端,MN11和MN12的栅端相连并作为该第一场效应管组K1的第三端。其他各个场效应管组的结构以此类推,本申请不作赘述。
本申请的新型多路高压采样电路中,通过各个采样通道的第一控制信号和第二控制信号依次选通各个采样通道,并将被选通的采样通道所连接的待采样信号通过采样输出端vout输出。比如图4中,第一采样通道受控于第一控制信号clkp_HV1和第二控制信号clkn_HV1,第二采样通道受控于第一控制信号clkp_HV2和第二控制信号clkn_HV2。
具体的,在每个采样通道中,第一接地NMOS管的漏端连接第一场效应管组K1的第三端、源端接地,第二接地NMOS管的漏端连接第二场效应管组K2的第三端、源端接地。该采样通道的选通信号经过反相器连接第一接地NMOS管和第二接地NMOS管的栅端。第一时钟信号clkp和该采样通道的选通信号经过第一与门后通过第一电容连接第一场效应管组K1的第三端,第二时钟信号clkn和该采样通道的选通信号经过第二与门后通过第二电容连接第二场效应管组K2的第三端,第一时钟信号和第二时钟信号的电平相反。第一时钟信号clkp和第二时钟信号clkn连接到各个采样通道,各个采样通道分别使用不同的选通信号且每次仅有一个采样通道的选通信号为高电平。
比如在图4中,对于第一采样通道,其对应的选通信号sel_1经过反相器输出sel_1b连接第一接地NMOS管MN19和第二接地NMOS管MN20的栅端,选通信号sel_1与clkp经过第一与门产生clkp1连接到第一电容C3,选通信号sel_1与clkn经过第二与门产生clkn1连接到第二电容C4。而对于第二采样通道,其对应的选通信号sel_2经过反相器输出sel_2b连接第一接地NMOS管MN29和第二接地NMOS管MN30的栅端,选通信号sel_2与clkp经过第一与门产生clkp2连接到第一电容C5,选通信号sel_2与clkn经过第二与门产生clkn2连接到第二电容C6。对于每个采样通道:
(1)当该采样通道的选通信号为低电平时表示该采样通道未被选通,此时输入到两个接地NMOS管和的栅端的都是高电平,两个接地NMOS管被打开,第一场效应管组K1和第二场效应管组K2的第三端接地,也即该采样通道的第一控制信号clkp_HV和第二控制信号clkn_HV均为低电平0,四个场效应管组的第三端的电压均为低电平0,也即该采样通道中各个NMOS管的栅端均为0。
(2)当该采样通道的选通信号为高电平时表示该采样通道被选通,此时该采样通道中的两个接地NMOS管断开,第一时钟信号clkp与高电平的选通信号相与并输出到第一电容,第二时钟信号clkn与高电平的选通信号相与并输出到第二电容。因此当第一时钟信号clkp为高电平(vdd)时,第一控制信号clkp_HV即为vdd+vin,vin即为该采样通道所连接的待采样信号,则该采样通道的第一场效应管组K1被打开,该采样通道所连的待采样信号vin被传输到vout实现采样。而其他各个采样通道的第一控制信号和第二控制信号都为低电平0,因此其他各个采样通道中的第一场效应管组K1均被关闭,且每个未被选通的采样通道中的四个场效应管组均由NMOS管的漏端与待采样信号vin相连,对于目前大部分采用bcd工艺的MOS来说,NMOS管的漏端相对于栅端可以承受高压、源端相对于栅端不能承受高压,因此未被选通的采样通道中的NMOS管此时不易被待采样信号的高压击穿。
比如在图4中,当第一采样通道被选通时,sel_1为高电平,当clkp为高电平时,clkp_HV1为vdd+vin1,则MN11和MN12都被打开,vin1传输到vout。而第二采样通道未被选通,sel_2为低电平,clkp_HV2和clkp_HV2均为0,此时由于与vin2端所连接的MN21、MN23、MN25、MN27均是漏端,可以承受高压,因此不会导致第二采样通道中的NMOS管被高压击穿。
进一步的,每个场效应管组还包括齐纳二极管,齐纳二极管的阳极连接两个NMOS管的源端,齐纳二极管的阴极连接两个NMOS管的栅端。比如在第一采样通道中,齐纳二极管D1的阳极连接MN11和MN12的源端,齐纳二极管D1的阴极连接MN11和MN12的栅端,其他的以此类推。则根据齐纳二极管的反向击穿特性,可以保证NMOS管的源端和栅端的电压差不会超过齐纳二极管的反向击穿电压,进一步保护NMOS管的两端不至于被高压打坏。则齐纳二极管的反向击穿电压低于各个NMOS管的栅端和源端的最高承受电压。
另外,在图1和图3所示的常规电路中,除了NMOS管被高压击穿的风险之外,还存在漏电的风险,比如在图3中,当vin2远大于vin1时,因为MN7的基体端和源端接在一起,此时当clkp1为高电平时,vin1传输到vout,由于vin2远大于vout,导致MN7的基体端和漏端形成正向导通的PN结,从而有漏电流从MN7的基体端传输到MN1的漏端,导致vin1不能准确传输到vout端,同理当选通其他采样通道时也存在这样的漏电问题。但在本申请中,所有NMOS管的源端都不直接和待采样信号相连,所以即便各路待采样信号之间的压差很大也不会出现上述漏电问题,比如在图4中,即便vin2和vin1压差很大,在选通第一采样通道时,由于第二采样通道中的MN21与MN22的源端/基体端与clkp_HV2之间隔有一个正向齐纳二极管D5,而clkp_HV2此时为低电平0,因此MN21与MN22的源端/基体端的电压很低,不足以对MN22形成PN结导通电流,从而也可以解决漏电问题。
以上所述的仅是本申请的优选实施方式,本发明不限于以上实施例。可以理解,本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化,均应认为包含在本发明的保护范围之内。
Claims (3)
1.一种新型多路高压采样电路,其特征在于,所述新型多路高压采样电路包括至少两个结构相同的采样通道,每个采样通道的输入端分别作为所述新型多路高压采样电路的一个采样输入端连接一路待采样信号,每个采样通道的输出端均相连并作为所述新型多路高压采样电路的采样输出端;
在每个采样通道中,所述采样通道的输入端连接四个场效应管组的第一端,第一场效应管组的第二端作为所述采样通道的输出端,第二场效应管组的第二端悬空;所述第一场效应管组的第三端、第三场效应管组的第二端、第四场效应管组的第三端相连并受控于第一控制信号;所述第二场效应管组的第三端、第四场效应管组的第二端和第三场效应管组的第三端相连并受控于第二控制信号;其中,四个场效应管组的结构相同,每个场效应管组分别包括两个源端相连的NMOS管,两个NMOS管的漏端分别作为所述场效应管组的第一端和第二端,两个NMOS管的栅端相连并作为所述场效应管组的第三端;
通过各个采样通道的第一控制信号和所述第二控制信号依次选通各个采样通道,并将被选通的采样通道所连接的待采样信号通过所述采样输出端输出;
其中,在每个采样通道中,第一接地NMOS管的漏端连接所述第一场效应管组的第三端、源端接地,第二接地NMOS管的漏端连接所述第二场效应管组的第三端、源端接地,所述采样通道的选通信号经过反相器连接所述第一接地NMOS管和第二接地NMOS管的栅端;
第一时钟信号和所述采样通道的选通信号经过第一与门后通过第一电容连接所述第一场效应管组的第三端,第二时钟信号和所述采样通道的选通信号经过第二与门后通过第二电容连接所述第二场效应管组的第三端,所述第一时钟信号和所述第二时钟信号的电平相反;
当所述采样通道的选通信号为高电平时、所述采样通道被选通,两个接地NMOS管断开;当所述采样通道的选通信号为低电平时、所述采样通道未被选通,两个接地NMOS管导通,所述第一控制信号和所述第二控制信号均为低电平。
2.根据权利要求1所述的新型多路高压采样电路,其特征在于,每个场效应管组还包括齐纳二极管,所述齐纳二极管的阳极连接两个NMOS管的源端,所述齐纳二极管的阴极连接两个NMOS管的栅端。
3.根据权利要求2所述的新型多路高压采样电路,其特征在于,所述齐纳二极管的反向击穿电压低于各个NMOS管的栅端和源端的最高承受电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110099125.4A CN112929019B (zh) | 2021-01-25 | 2021-01-25 | 一种新型多路高压采样电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110099125.4A CN112929019B (zh) | 2021-01-25 | 2021-01-25 | 一种新型多路高压采样电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112929019A CN112929019A (zh) | 2021-06-08 |
CN112929019B true CN112929019B (zh) | 2022-02-08 |
Family
ID=76165717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110099125.4A Active CN112929019B (zh) | 2021-01-25 | 2021-01-25 | 一种新型多路高压采样电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112929019B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2898848Y (zh) * | 2006-01-16 | 2007-05-09 | 彩虹集团电子股份有限公司 | 一种维持驱动电路开关管的监测电路 |
CN103166646A (zh) * | 2011-12-14 | 2013-06-19 | 马克西姆综合产品公司 | 完全电容性耦合的输入斩波器 |
CN204156500U (zh) * | 2014-10-10 | 2015-02-11 | 深圳市英威腾电气股份有限公司 | 过流过压保护电路 |
CN107565966A (zh) * | 2017-07-31 | 2018-01-09 | 天津大学 | 一种应用于高速流水线adc的比较器 |
CN109085415A (zh) * | 2018-07-03 | 2018-12-25 | 华立科技股份有限公司 | 直流测量工装及方法 |
CN109116094A (zh) * | 2018-08-30 | 2019-01-01 | 武汉武新电气科技股份有限公司 | 一种用于汇流箱电流检测的装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9455846B2 (en) * | 2015-02-19 | 2016-09-27 | Microsoft Technology Licensing, Llc | Decision feedback equalization |
-
2021
- 2021-01-25 CN CN202110099125.4A patent/CN112929019B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2898848Y (zh) * | 2006-01-16 | 2007-05-09 | 彩虹集团电子股份有限公司 | 一种维持驱动电路开关管的监测电路 |
CN103166646A (zh) * | 2011-12-14 | 2013-06-19 | 马克西姆综合产品公司 | 完全电容性耦合的输入斩波器 |
CN204156500U (zh) * | 2014-10-10 | 2015-02-11 | 深圳市英威腾电气股份有限公司 | 过流过压保护电路 |
CN107565966A (zh) * | 2017-07-31 | 2018-01-09 | 天津大学 | 一种应用于高速流水线adc的比较器 |
CN109085415A (zh) * | 2018-07-03 | 2018-12-25 | 华立科技股份有限公司 | 直流测量工装及方法 |
CN109116094A (zh) * | 2018-08-30 | 2019-01-01 | 武汉武新电气科技股份有限公司 | 一种用于汇流箱电流检测的装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112929019A (zh) | 2021-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2521259B1 (en) | Semiconductor device and electronic device | |
US9729135B2 (en) | Gate driver | |
US20160277008A1 (en) | Level Shifter | |
US20110025397A1 (en) | DRIVER CIRCUIT FOR GALLIUM NITRIDE (GaN) HETEROJUNCTION FIELD EFFECT TRANSISTORS (HFETs) | |
CN107947578B (zh) | 一种应用于升降压电路的电流采样电路及其控制方法 | |
US8648849B2 (en) | Buffer circuit | |
US20130248923A1 (en) | Bi-directional switch using series connected n-type mos devices in parallel with series connected p-type mos devices | |
US7332941B2 (en) | Analog switch circuit and sample-and-hold circuit including the same | |
US10367501B1 (en) | Semiconductor device | |
CN114400996A (zh) | 一种耗尽型功率器件的直驱电路 | |
CN112929019B (zh) | 一种新型多路高压采样电路 | |
CN107370485B (zh) | 负压电平转换电路 | |
US20220094315A1 (en) | Transconductance circuits with degeneration transistors | |
US9407242B2 (en) | Voltage level shifter for high voltage applications | |
Basler et al. | A pseudo-complementary GaN-based gate driver with reduced static losses | |
CN110690820B (zh) | 一种用于Buck电路的上管栅源电压采样电路 | |
CN107395178B (zh) | 半导体功率开关器件和电子设备 | |
CN107204774B (zh) | 支持多通道输入的冷备份系统高阻态高线性采样保持电路 | |
US9838015B2 (en) | Apparatus for performing level shift control in an electronic device with aid of parallel paths controlled by different control signals for current control purposes | |
EP3509216A1 (en) | Level shift device and ic device | |
TWI769003B (zh) | 具有自適應機制的電壓轉換電路 | |
US8575989B1 (en) | High isolation switch | |
US20240063811A1 (en) | Successive-approximation type a/d conversion circuit | |
CN116667832B (zh) | 一种驱动电路 | |
CN107817378B (zh) | 使用在io上的电压检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |