JP2004525552A - 3端子非反転トランジスタスイッチ - Google Patents
3端子非反転トランジスタスイッチ Download PDFInfo
- Publication number
- JP2004525552A JP2004525552A JP2002558594A JP2002558594A JP2004525552A JP 2004525552 A JP2004525552 A JP 2004525552A JP 2002558594 A JP2002558594 A JP 2002558594A JP 2002558594 A JP2002558594 A JP 2002558594A JP 2004525552 A JP2004525552 A JP 2004525552A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- gate
- fet
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Abstract
Description
【0001】
本発明は、一般にはトランジスタスイッチに関し、より詳しくは3端子の非反転トランジスタスイッチに関する。
【背景技術】
【0002】
トランジスタスイッチまたはトランジスタは、業界で良く知られており、商業上普通に用いられている。トランジスタは、増幅およびスイッチングを可能とする固体電子装置である。
【0003】
非反転トランジスタスイッチは、業界で良く知られており、様々な異なるアプリケーションで普通に用いられているトランジスタスイッチの1つのタイプである。
【0004】
1つの潜在的なアプリケーションの例として、非反転トランジスタスイッチは、電源回路の放電スイッチとして普通に用いられている。具体的には、非反転トランジスタスイッチは、電源回路に存在する(例えば、電力サージの結果生じる)過剰な電圧を消散させるのに役立つ。理解できるとおり、過剰な電圧を適切に消散させることができないと潜在的に電源回路を損傷し得る。
【0005】
別の潜在的なアプリケーションの例として、非反転トランジスタスイッチは、マイクロプロセッサおよびデジタルシステムにおいて電源をモニタする監視スイッチとして普通に用いられている。使用に際して、非反転トランジスタスイッチは、電源の電圧レベルをモニタし、かつ電源がプリセットされた閾値未満に低下するとリセット信号を行使するのに役立つ。
【0006】
非反転トランジスタスイッチは、典型的には少なくとも4つの端子を備えており、そのスイッチの「第二の」反転が行われるようにするために、1つの端子は入力信号に接続されており、別の端子は負荷に接続されており、また別の端子は接地されており、そして最後の端子は電源に接続されている。
【0007】
3端子しか備えていない非反転トランジスタスイッチが、業界で良く知られていて広く使われている。3端子しか備えていない非反転トランジスタスイッチには、入力信号に接続される第一の端子、接地される第二の端子および負荷に接続される第三の端子が含まれている。3端子しか備えていない非反転トランジスタスイッチは、電源に接続される第四の端子を必要としておらず、それによって、少なくとも4端子を備える非反転トランジスタスイッチよりも3端子しか備えていない非反転トランジスタスイッチのほうが望ましいものとなっている。
【0008】
J.S.コンドン(Congdon)による米国特許第5,134,323号において、3端子のみを有する非反転トランジスタスイッチが開示されており、その3つの端子は、第一の端子、第二の端子および第三の端子として識別されている。そのスイッチは、第一、第二および第三のトランジスタを備えている。第一のトランジスタにはベース、エミッタおよびコレクタ電極が含まれており、ベース電極は第一の端子に結合されている。第二のトランジスタには、ドレイン、ゲートおよびソース電極が含まれており、ドレイン電極は第三の端子に結合されている。第三のトランジスタには、ベース、エミッタおよびコレクタ電極が含まれており、エミッタ電極は第二の端子に接続されており、かつコレクタ電極は第三の端子に接続されている。第一のトランジスタのコレクタ電極は、第二のトランジスタのソース電極および第三のトランジスタのベース電極に結合されている。第二のトランジスタのゲート電極および第三のトランジスタのエミッタ電極は、第一のトランジスタのエミッタ電極に結合されている。使用に際して、非反転トランジスタスイッチのスイッチングは、第三のトランジスタのコレクタ電極とエミッタ電極との間で起こり、第三のトランジスタのコレクタ電極はそのスイッチの第三の端子に接続されており、第三のトランジスタのエミッタ電極はそのスイッチの第二の端子に接続されている。
【0009】
前述の、J.S.コンドンによる米国特許第5,134,323号に開示されている3端子非反転トランジスタスイッチは、良く知られ、商業上広く用いられてはいるが、顕著な欠点がある。具体的には、高入力信号電圧を第一の端子に印加する際に、第三の端子と第二の端子との間の電流漏れがゼロよりも著しく高くなり、非常に好ましくないものであることが見出されている。実際、高入力信号電圧を第一の端子に印加する際に、第三の端子と第二の端子との間の電流漏れは、およそ第二のトランジスタ(第二のトランジスタは、好ましくは、EPI・FETまたはチャンネル抵抗器として形成されている)のIDSS値であり、アプリケーションによっては非常に望ましくないものであることが見出されている。
【特許文献1】
米国特許5,134,323号
【発明の開示】
【発明が解決しようとする課題】
【0010】
本発明の目的は、新規な改良されたトランジスタスイッチを提供することである。
【0011】
本発明の別の目的は、非反転であるトランジスタスイッチを提供することである。
【0012】
本発明のさらに別の目的は、3端子しか含んでいない前述のようなトランジスタスイッチを提供することである。
【0013】
本発明のなおも別の目的は、入力信号に接続される第一の端子、接地される第二の端子および負荷に接続される第三の端子を備える前述のようなトランジスタスイッチを提供することである。
【0014】
本発明のさらになおも別の目的は、論理高入力信号を第一の端子に印加する際に第三の端子と第二の端子との間の電流漏れを制限する前述のようなトランジスタスイッチを提供することである。
【0015】
本発明の別の目的は、ヒステリシスを呈示する前述のようなトランジスタスイッチを提供することである。
【0016】
本発明のさらに別の目的は、大量生産でき、部品数が最小であって、大きさが制限されており、迅速に動作し、信頼性があり、必要とされる入力電力量が制限されており、かつ大変容易に使用できる、前述のようなトランジスタスイッチを提供することである。
【課題を解決するための手段】
【0017】
したがって、3端子のみを有する非反転トランジスタスイッチが提供されており、前記3端子は、第一の端子、第二の端子および第三の端子であり、前記非反転トランジスタスイッチは、第二および第三の端子に接続されるトランジスタスイッチを備えており、前記トランジスタスイッチは、第二の端子と第三の端子との間に電流が流れることのできるONのスイッチング状態と第二の端子と第三の端子との間に流れる電流が遮断されるOFFのスイッチング状態とを有していて、電圧調整器が第二および第三の端子に接続され、かつ相補金属酸化物半導体(CMOS)インバータが、第一の端子と、第二の端子と、前記トランジスタスイッチと、前記電圧調整器とに接続され、前記CMOSインバータは、前記トランジスタスイッチがそのOFFのスイッチング状態にあるとき前記電圧調整器と第二の端子との間に流れる電流を遮断する。
【0018】
本発明のさらなる目的ならびに特長および利点は、以下の記述で部分的に説明されており、記述から部分的に明らかであり、または発明を実施して知ることができる。記述においては、その一部を構成している添付図面が参照され、そこには発明を実施するための特定の実施例が例示して示されている。それらの実施例は、当業者が発明を実施することができるように充分詳細に記述されており、かつ発明の範囲から逸脱することなく、他の実施例を用いたり、構造的な変化をもたらしたりできることが理解される。したがって、以下の詳細な説明は、制限的な意味で受け取られるべきではなく、本発明の範囲は、添付した特許請求の範囲によって最も良く定義される。
【発明を実施するための最良の形態】
【0019】
ここで図1を参照すると、参照番号11で広く識別される従来技術の3端子非反転トランジスタスイッチが示されている。スイッチ11は、参照することでここに取り込まれる、J.コンドンによる米国特許5,134,323号に記述されているタイプのものである。
【0020】
スイッチ11には、第一の端子13、第二の端子15および第三の端子17が含まれている。スイッチ11にはさらに、NPNバイポーラトランジスタ19、Nチャンネル空乏層式接合電界トランジスタ(JFET)21およびNPNバイポーラトランジスタ23が含まれている。
【0021】
スイッチ11の入力端子として働く第一の端子13が、トランジスタ19のベース25に接続している。トランジスタ19のエミッタ27が、第二の端子15に接続している。トランジスタ19のコレクタ29が、JFET21のソース31とトランジスタ23のベース33とに接続している。JFET21のゲート35が第二の端子15に接続している。JFET21のドレイン37が、第三の端子17に接続している。トランジスタ23のエミッタ39が、第二の端子15に接続している。トランジスタ23のコレクタ41が、第三の端子17に接続している。
【0022】
使用に際して、従来技術のスイッチ11は、3端子非反転スイッチとして以下のように機能する。低入力信号電圧(すなわち、トランジスタ19の閾値電圧未満の何らかの電圧)を第一の端子13に印加すると、結果としてコレクタ29とエミッタ27との間のコンダクタンスが低くなる。JFET21はドレイン37とソース31との間で導通し、ソース31からの全電流がトランジスタ23のベース33に流れる。続いて電流がベース33に流れると、トランジスタ23はコレクタ41とエミッタ39との間に高いコンダクタンスを有することになる。結果として、低入力信号電圧を第一の端子13に印加すると、第三の端子17と第二の端子15との間に存在する導電率が高くなり、それによって第三の端子17に低い出力信号電圧を生じる。
【0023】
高入力信号電圧(すなわち、トランジスタ19の閾値電圧を超える何らかの電圧)を第一の端子13に印加すると、結果としてコレクタ29とエミッタ22との間に高いコンダクタンスを生じる。JFET21は、ドレイン37とソース31との間で導通し、ソース31からの電流は、トランジスタ19のコレクタ29とエミッタ27とを介して第二の端子に分流される。ソース31から第二の端子15への電流の分流の結果、ベース33に電圧が印加され、それはトランジスタ23の閾値電圧未満であるが、それによって続いて、トランジスタ23がコレクタ41と39との間に低いコンダクタンスを有するものとなる。結果として高い入力信号電圧が第一の端子13に印加されて、第三の端子17と第二の端子15との間に存在する導電率が低くなり、それによって第三の端子17に高い出力信号電圧を生じる。
【0024】
商業上良く知られ、広く用いられてはいるが、従来技術のスイッチ11には、1つの顕著な欠点がある。具体的には、前述のように、高入力信号電圧を第一の端子13に印加すると、結果として第三の端子17と第二の端子15との間に低い導電率を生じるはずである。しかしながら、第一の端子13に高い入力信号電圧を印加すると、第三の端子17と第二の端子15との間の電流漏れがゼロより著しく高くなり、これは全く望ましいものではない。実際、高い入力信号電圧を第一の端子13に印加すると、第三の端子17と第二の端子15との間の電流漏れがおよそJFET21のIDSS値となる(それは、何十または何百マイクロアンペアものオーダーに到達し得る)ことが分かっているが、続いて、それはアプリケーション(例えば、マイクロプロセッサのリセット回路)によっては、受け入れられないものであることが見出される。
【実施例1】
【0025】
したがって、ここで図2を参照すると、本発明の教示によって構築される3端子非反転トランジスタスイッチの第一の実施例が示されており、そのスイッチは広く参照番号111で表されている。
【0026】
スイッチ111が端子を3つしか備えていない点で、スイッチ111は、従来技術のスイッチ11に構造上類似する。具体的には、スイッチ111は、第一の端子113、第二の端子115および第三の端子117を備えている。ここで記述されているように、第一の端子113はスイッチ111の入力ノードとして働き、第二の端子115はスイッチ111の接地ノードとして働き、そして第三の端子117はスイッチ111の出力ノードとして働く。しかしながら、ノード113、115および117がそれぞれ、スイッチ111の入力、接地および出力ノードとして働かない多くの有用な構成がスイッチ111について存在するということが理解されるべきである。
【0027】
以下にさらに詳細に記述されるように、スイッチ111は1つの注目すべき点を除いて、従来技術のスイッチ111と同様に機能する。具体的には、前述のとおり、高い入力信号電圧が第一の端子13に印加されると、スイッチ11は、第三の端子17と第二の端子15との間にかなりの量の電流漏れ(何十または何百マイクロアンペアおよびナノアンペア)を被り、それはアプリケーションによっては全く望ましいものではない。それに対して、スイッチ111は、高い入力信号電圧が第一の端子113に印加しても、第三の端子117と第二の端子115との間にかなり小さな量の電流漏れ(ナノアンペア、ピコアンペアまたはそれ未満のオーダー)しか被らず、それは本発明の主要な特長である。
【0028】
スイッチ111は、Nチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)119と、Pチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)121と、Nチャンネル、デプレションモード、金属酸化物半導体電界効果トランジスタ(MOSFET)123と、Nチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)125とを備える。
【0029】
MOSFET119には、ドレイン127と、第二の端子115に接続されるソース129と、第一の端子113に接続されているゲート131とが含まれている。トランジスタ119は、Nチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)として形成されるものに制限されるわけではないことに注意する。むしろトランジスタ119は、本発明の精神から逸脱することなく、代わりのタイプの同様の装置(例えば、NPNバイポーラトランジスタ)として形成され得ることが理解される。
【0030】
MOSFET121には、MOSFET119のドレイン127に接続されるドレイン133と、ソース135と、第一の端子113とに接続されるゲート137とが含まれている。トランジスタ121は、Pチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)として形成されるものに制限されるわけではないことに注意する。むしろトランジスタ121は、本発明の精神から逸脱することなく、代わりのタイプの同様の装置(例えば、PNPバイポーラトランジスタ)として形成され得ることが理解される。
【0031】
MOSFET119とMOSFET121とが合わさって、従来のCMOS製造技術を用いて製造できる相補金属酸化物半導体(CMOS)インバータ139を形成する。しかしながら、回路の残りの部分にCMOSインバータ139が非伝統的な方法で接続されている点で、CMOSインバータ139は従来のCMOSインバータとは異なっていることが理解される。具体的には、従来のCMOSインバータは、PチャンネルMOSFETのソースが正の供給電圧(+V)に接続され、そしてNチャンネルMOSFETのソースが接地されて、一組の相補供給電圧に接続されている。反対に、CMOSインバータ139は、一組の相補供給電圧には接続されていない。むしろ、正の供給電圧に接続される代わりに、PチャンネルMOSFET121のソース135は、NチャンネルMOSFET123のソース141に接続されており、MOSFET121のドレイン140は第三の端子117に接続されている。
【0032】
CMOSインバータ139は、図2に示されるような構成要素の特定の配置に制限されるものではないことに注意する。むしろCMOSインバータ139は、業界において良く知られている通常のいかなるCMOSインバータをも表すものであることが理解される。したがって、スイッチ111で示される特定のCMOSインバータは、本発明の精神から逸脱することなく、良く知られている他のタイプのCMOSインバータで置き換えることができる。
【0033】
MOSFET123には、第三の端子117に接続されるドレイン140と、MOSFET121のソース135に接続されるソース141と、第二の端子115に接続されるゲート143とが含まれている。トランジスタ123は、Nチャンネル、デプレションモード、金属酸化物半導体電界効果トランジスタ(MOSFET)として形成されるものに制限されるわけではないことに注意する。むしろ、トランジスタ123は、本発明の精神から逸脱することなく、代わりのタイプの同様の装置(例えば、Nチャンネル、デプレションモード接合電界トランジスタ(JFET))として形成され得ることが理解される。
【0034】
MOSFET123は、スイッチ111の電圧安定器として機能する。実際、MOSFET123は、以下にさらに詳細に記述されるように、第三の端子117からCMOSインバータ139へと通電される電圧を供給するのを主に専門とする低入力電流電圧安定器である。結果として、MOSFET123は、本発明の精神から逸脱することなく、業界で良く知られている代わりのタイプの通常の電圧安定器で置き換えることができるということに注意すべきである。
【0035】
MOSFET125には、第三の端子117に接続されるドレイン145と、第二の端子115に接続されるソース147と、MOSFET119のドレイン127およびMOSFET121のドレイン133に接続されるゲート149とが含まれている。MOSFET125は、Nチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)として形成されるものに制限されるわけではないことに注意する。むしろ、MOSFET125は、本発明の精神から逸脱することなく、代わりのタイプの同様の装置(例えば、NPNバイポーラトランジスタ)として形成され得ることが理解される。
【0036】
MOSFET125は、スイッチ111の主要スイッチング装置として機能することに注意する。具体的には、さらに以下に詳細に記述されるように、MOSFET125は、第二の端子115と第三の端子117との間に電流が流れることのできるONのスイッチング状態と第二の端子115と第三の端子117との間に流れる電流が遮断されているOFFのスイッチング状態とを有する。そのようにMOSFET125は、本発明の精神から逸脱することなく、業界で良く知られている代わりのタイプの通常のスイッチング装置で置き換えることができることに注意する。
【0037】
使用に際して、スイッチ111は、3端子の非反転スイッチとして以下のように機能する。低い入力信号電圧(すなわち、接地に関するMOSFET119の閾値電圧および接地に関するMOSFET121の閾値電圧未満の何らかの電圧であり、接地に関するMOSFET121の閾値電圧はMOSFET123の閾値の絶対値とMOSFET121の閾値の絶対値との差である)を第一の端子113に印加すると、結果としてドレイン127とソース129との間に低いコンダクタンスを生じ(すなわち、MOSFET119をOFFとする)、かつドレイン133とソース135との間に高いコンダクタンスを生じる(すなわち、MOSFET121をONとする)。さらには、MOSFET123が、ドレイン140とソース141との間で導通し、ソース141からの電流が完全にMOSFET121を通ってMOSFET125のゲート149へと流れる。電流がゲート149へと流れると、続いて結果としてMOSFET125のドレイン145とソース147との間に高いコンダクタンスを生じる。その結果、低い入力信号電圧が第一の端子113に印加されると、第三の端子117と第二の端子115との間に存在する導電率が高くなり(すなわち、MOSFET125をONとし)、それによって、第三の端子117に低い出力信号電圧を生じる。
【0038】
高い入力信号電圧(すなわち、接地に関するMOSFET119および接地に関するMOSFET121の閾値電圧を超える何らかの電圧)を第一の端子113に印加すると、結果としてドレイン127とソース129との間に高いコンダクタンスを生じ(すなわち、MOSFET119をONとし)、かつドレイン133とソース135との間に低いコンダクタンスを生じる(すなわち、MOSFET121をOFFとする)。さらには、MOSFET123は、ドレイン140とソース141との間で導通する。ソース141の電圧は、MOSFET123のピンチオフ電圧ほどまでに高く上昇し、その時点で、電流はMOSFET123を流れるのを止める。ソース141からの電流の第二の端子115への分流の結果、MOSFET125の閾値電圧未満の電圧がゲート149に印加される。結果として、高い入力信号電圧が第一の端子113に印加すると、第三の端子117と第二の端子115との間に存在する導電率が低くなり(すなわち、MOSFET125をOFFとし)、それによって、第三の端子117に高い出力信号電圧が生じる。
【0039】
スイッチ111は、その第二の端子と第三の端子との間に、従来技術のスイッチ11よりも著しく低い量の電流漏れしか被らないという点で、スイッチ111は、従来技術のスイッチ11よりもずっと有利に機能する。具体的には、高い入力信号電圧が第一の端子113に印加すると、第三の端子117と第二の端子115との間の電流漏れの量がゼロに近づき(電流漏れがナノアンペアおよびピコアンペアの範囲内またはそれ以下に落ち着き)、それは本発明の主要な目的である。具体的には、高い入力信号電圧が第一の端子113に印加すると、MOSFET121は、ドレイン133とソース135との間に低いコンダクタンスを有し、かつMOSFET125は、ドレイン145とソース147との間に低いコンダクタンスを有する。MOSFET121および125が双方ともOFFとされると、第三の端子117と第二の端子115との間に発生する電流漏れの量が著しく低減されるが、それは非常に望ましいものである。
【0040】
スイッチ111は、多くのタイプの通常のトランジスタスイッチの性能を向上するのに用いることができ、それは非常に望ましいものである。一例として、スイッチ111は、タイマー回路(例えば、ジェームズS.コンドンの名前で2001年10月30日に出願された本件と共に審査中の米国特許出願番号10/012,184号に記述されるタイプのもの)が被る電流ドレインを低減するのに用いることができる。別の例として、スイッチ111は、通常のトランジスタスイッチが被る始動電流レベルを向上するのに用いることができる。
【0041】
本発明の精神から逸脱することなく、スイッチ111をわずかに変更することができることに注意すべきである。
【実施例2】
【0042】
一例として、ここで図3を参照すると、本発明の教示によって構築される3端子非反転トランジスタスイッチの第二の実施例が示されており、そのスイッチは広く参照番号151で表されている。スイッチ151は、一つの注目すべき点を除いて全ての点でスイッチ111と同一である。具体的には、スイッチ151においては、MOSFET119のゲート131はMOSFET123のソース141に接続されており、一方スイッチ111においては、MOSFET119のゲート131はMOSFET121のゲート137に接続されている。
【実施例3】
【0043】
別の例として、ここで図4を参照すると、本発明の教示によって構築される3端子非反転トランジスタスイッチの第三の実施例が示されており、そのスイッチは広く参照番号161で表されている。スイッチ161は、一つの注目すべき点を除いて全ての点でスイッチ111と同一である。具体的には、スイッチ111のMOSFET119は、スイッチ161の負荷抵抗器163と置き換えられており、負荷抵抗器163は、MOSFET121のドレイン133に接続される第一の端子165と第二の端子115に接続される第二の端子167とを有している。
【0044】
非常に有用ではあるが、スイッチ111には一つの顕著な欠点がある。具体的には、スイッチ111はヒステリシスを呈示しない。結果として、MOSFET119と121の閾値電圧に近いノイズのある入力信号によって、潜在的にMOSFET125が望ましくない状態変化を被ることになるか、またはONのスイッチング状態とOFFのスイッチング状態との間にとどまることすらあり、このような間にとどまる状態では発振および高電力の損失が起こりやすい。
【0045】
したがって、ヒステリシスを呈示するスイッチング装置が望まれる。ヒステリシスを示すスイッチング装置は、2つの異なる閾値電圧を用いることで、ノイズのある入力信号のために、一次スイッチング装置が望ましくない状態の条件を被ってしまうという問題を低減する。具体的には、ヒステリシスを呈示するスイッチング装置は、上昇または正の閾値電圧として通常言及される高い閾値電圧を典型的に用いて、低い入力信号から高い入力信号への移行の間、一次スイッチング装置をスイッチし、そして下落または負の閾値電圧として通常言及される低い閾値電圧を用いて、高い入力信号から低い入力信号への移行の間、一次スイッチング装置をスイッチする。
【実施例4】
【0046】
したがって、ここで図5を参照すると、本発明の教示によって構築される3端子非反転の、ヒステリシスを有するトランジスタスイッチの第四の実施例が示されており、そのスイッチは、広く参照番号211で表されている。
【0047】
スイッチ211には端子が3つしか備えられていないという点で、スイッチ211はスイッチ111と構造が類似する。具体的には、スイッチ211には、第一の端子113、第二の端子115および第三の端子117が備えられている。スイッチ211には、MOSFET119、MOSFET121、MOSFET123およびMOSFET125が備えられているという点でスイッチ211はまた、スイッチ111にも構造が類似する。
【0048】
スイッチ211にはスイッチ111のCMOSインバータ139とは構造の異なるCMOSインバータ212が備えられているという点で、スイッチ211はスイッチ111とは異なる。具体的には、CMOSインバータ212は、ヒステリシスを呈示するよう構築されているが、一方CMOSインバータ139は、ヒステリシスを呈示するよう構築されていない。
【0049】
CMOSインバータ212は、MOSFET119と、MOSFET121と、Pチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)213と、Pチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)215と、Nチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)217と、Nチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)219と、Pチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)221と、Nチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)223とを備えている。
【0050】
MOSFET213には、ドレイン225と、MOSFET123のソース141に接続されるソース227と、第一の端子113に接続されるゲート229とが含まれている。MOSFET215には、ドレイン231と、MOSFET213のドレイン225に接続されるソース233と、ゲート235とが含まれている。MOSFET217には、MOSFET215のドレイン231に接続されるドレイン237と、ソース239と、MOSFET215のゲート235に接続されるゲート241とが含まれている。MOSFET219には、MOSFET217のソース239に接続されるドレイン243と、第二の端子115に接続されるソース245と、第一の端子113に接続されるゲート247とが含まれている。MOSFET221には、MOSFET215のゲート235に接続されるドレイン249と、MOSFET123のソース141に接続されるソース251と、MOSFET125のゲート149に接続されるゲート253とが含まれている。MOSFET223には、MOSFET221のドレイン249に接続されるドレイン255と、第二の端子115に接続されるソース257と、MOSFET125のゲート149に接続されるゲート259とが含まれている。
【0051】
スイッチ211のCMOSインバータ212は、通常のCMOS作成技術を用いて作成することができる。しかしながら、伝統的ではない方法で回路の残りの部分にCMOSインバータ212が接続されるという点で、CMOSインバータ212は、通常のCMOSインバータとはわずかに異なっていることが理解される。具体的には、通常のCMOSインバータと異なり、CMOSインバータ212のソース135は、正の外部電源電圧よりもむしろMOSFET123のソース141へと接続されている。
【0052】
スイッチ211の、ヒステリシスを示すCMOSインバータ212は、本発明の精神から逸脱することなく、周知のヒステリシスを示すCMOSインバータの代わりのタイプと置き換えることができることに注意すべきである。一例として、業界において、一つ以上の抵抗器を一つ以上のMOSFETと交換可能に用いることはよく知られている。
【実施例5】
【0053】
ここで図6を参照すると、本発明の教示によって構築される3端子非反転トランジスタスイッチの第五の実施例が示されており、そのスイッチは広く参照番号311で表されている。以下にさらに記述されるように、スイッチ311がヒステリシスを呈示するという点で、スイッチ311はスイッチ211と同様に機能する。
【0054】
スイッチ311は、実際には商業的に利用可能な電子構成要素を用いて構築されたものであることに注意すべきである。さらには、構築を完了してスイッチ311がテストされ、図7に示されている前記テストを行った結果から入力電圧Vinおよび出力電圧Voutが得られた。(スイッチ311における閾値電圧の大きさおよび全ての信号電圧は、通常実施されるものよりおよそ4倍以上大きい。結果として、閾値および信号電圧の大きさの全てを4以上で割ることで、より有用なスイッチが生み出される。)
【0055】
スイッチ311には端子が3つしか備えられていないという点で、スイッチ311はスイッチ211と構造が類似する。具体的には、スイッチ311は、第一の端子113と、第二の端子115と、第三の端子117とを備えている。理解されるとおり、スイッチ311をテストしている間、第一の端子113は入力電圧Vinノードとして働き、第二の端子115は接地ノードとして働き、第三の端子117は出力電圧Voutノードとして働く。
【0056】
スイッチ311は、第三の端子117に接続されるドレイン315と、第二の端子115に接続されるソース317と、ソース317およびゲート319に接続されるPウェル318とが含まれているNチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)313を備えている。理解できるとおり、MOSFET311は、スイッチ311の一次スイッチング装置として働くという点で、MOSFET313は、スイッチ211のMOSFET125と同様に機能する。
【0057】
スイッチ311は、第三の端子117に接続されるドレイン323と、ソース325と、第二の端子115に接続されるゲート327とが含まれているNチャンネル、デプレションモード、接合電界効果トランジスタ(JFET)321を備える。理解できるとおり、JFET321が電圧安定器として動作するという点で、JFET321はMOSFET123と同様に機能する。
【0058】
スイッチ311を実際に構築する間、トランジスタモデル番号J108がJFET321に用いられたことに注意すべきである。JFET321の導電率が比較的高いレベルにあるために、約1Mオームの値を有する抵抗器R1がJFET321に接続されて、JFET321を流れる潜り抜け電流(shoot−through current)が制限された。抵抗器R1には、JFET321のソース325に接続される第一の端子329と第二の端子331とが含まれている。
【0059】
スイッチ311は、Pチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)333と、Nチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)335とを備える。理解できるとおり、MOSFET333と335とが合わさってスイッチ311の相補金属酸化物半導体(CMOS)インバータを形成する点で、MOSFET333および335は、MOSFET119および121と同様に機能する。
【0060】
MOSFET333は、MOSFET313のゲート319に接続されるドレイン337と、抵抗器R1の第二の端子331に接続されるソース339と、第三の端子117およびゲート341に接続される基板340とを備える。MOSFET335は、MOSFET333のドレイン337に接続されるドレイン343と、第二の端子115に接続されるソース345と、第二の端子115に接続されるPウェル346と、MOSFET333のゲート341に接続されるゲート347とを備える。
【0061】
スイッチ311はさらに、Nチャンネル、エンハンスメントモード、金属酸化物半導体電界効果トランジスタ(MOSFET)349と、抵抗器R2と、抵抗器R3とを備える。理解できるとおり、MOSFET349と抵抗器R2およびR3とが合わさってスイッチ311のヒステリシスを提供する。
【0062】
MOSFET349は、ドレイン351と、第二の端子115に接続されるソース353と、第二の端子115に接続されるPウェル354と、MOSFET313のゲート319に接続されるゲート355とを備える。抵抗器R2は、およそ1Mオームの値を有しており、MOSFET349のドレイン351に接続される第一の端子357と、MOSFET335のゲート347に接続される第二の端子359とが含まれている。抵抗器R3は、およそ2.2Mオームの値を有しており、MOSFET335のゲート347に接続される第一の端子361と、第一の端子113に接続される第二の端子363とが含まれている。
【0063】
スイッチ311を実際に構築する間、従来技術の集積回路(IC)チップモデル番号CD4007(それは、PウェルCMOS集積回路アレイである)が用いられて、スイッチ211のMOSFET313と、MOSFET333と、MOSFET335と、MOSFET349とを提供しており、前記ICチップは、図6において点線の形に参照番号364で表されていることに注意すべきである。理解できるとおり、ICチップ364の特定のピン番号が図6のカッコ内に示されている。
【0064】
PウェルCMOSICチップ364がスイッチ311を構築するのに使用されたが、本発明の精神から逸脱することなく、NウェルCMOSICチップをチップ364と置き換えて用いることができるということが理解される。実際、NウェルCMOSICチップをICチップ364と置き換えて使うことによって大きな利点が数多く得られる。第一の利点として、NウェルCMOSICチップをICチップ364と置き換えて使うことで、MOSFET333のNウェル340を直接ソース339に接続することが可能となり、それによってMOSFET333の動作閾値が低下され、非常に望ましい。第二の利点として、NウェルCMOSICチップをICチップ364の代わりに用いると、多機能IC作成技術を用いてNウェルCMOSICチップを作成することが可能となり(それは、PウェルCMOSICチップではできない)、非常に望ましい。第三の利点として、NウェルCMOSプロセスを用いると、Nチャンネル、デプレションモードFET321の作成をも含めることができる。具体的にいうと、例えば、NウェルCMOSプロセスに別のゲート打ち込み装置または異なる酸化物の厚みを加えることによってFET321を提供することができる。また、FET321のゲート327はピン115(それは、最も負のノードである)に接続されているので、FET321は、NウェルCMOSプロセスにおけるJFET「ウェル」装置として構築されてもよい。
【0065】
スイッチ311をテストするために、パルス発生器PGと、負荷抵抗器RLOADと電源PSとがスイッチ311に接続される。具体的にいうと、パルス発生器PGには、第一の端子113に接続される第一の端子365と、第二の端子115に接続される第二の端子367とが含まれている。負荷抵抗器RLOADは、およそ100Kオームという値を有しており、第三の端子117および第二の端子371に接続される第一の端子369が含まれている。電源PSは、およそ22ボルトという値を有しており、負荷抵抗器RLOADの第二の端子371に接続される第一の端子373と第二の端子115に接続される第二の端子375とが含まれている。
【0066】
図6に示されるテストスイッチ311について、入力電圧信号Vinを出力電圧信号V
outと比較してグラフで表したものが図7に示されており、そのグラフの表示は、電圧を表す垂直軸377と時間を表す水平軸379とを有する。第一の端子113における入
力電圧Vinは、台形波を表しており、時間ゼロで入力電圧Vinは高く(およそ8ボル
ト)、それは続いて、第三の端子117における出力電圧Voutに高い論理値(およそ22ボルト)を生成する。
【0067】
入力電圧Vinがゆっくりと低下すると、入力電圧Vinは一旦下降閾値電圧VTH−(およそ1.6ボルト)と等しくなって、MOSFET335がOFFとなり、MOSFET333がONとなる。結果として、JFET321を流れる電流が、完全にMOSFET333を通ってMOSFET313のゲート319に流れ込む。電流がゲート319に流れ込む結果、続いてMOSFET313のドレイン315とソース317との間に高いコンダクタンスが生じ、それによって低い論理出力信号電圧Vout(およそ2.5ボルト)が生成される。
【0068】
入力電圧Vinが増大するまで出力電圧Voutは低い論理値のままである。入力電圧Vinが増大すると、いつかはMOSFET335がONとなり、そしてMOSFET333がOFFとなって、入力電圧Vinが上昇閾値電圧VTH+(およそ5.2ボルト)に等しくなる。MOSFET333がOFFであるので、ソース339、抵抗器R1およびソース325における電圧は、およそ6ボルトまでにも高く上昇し、それはJFET321のピンチオフ電圧である。MOSFET335がONとなるので、ドレイン343は、ソース345を介してMOSFET313のゲート319を第二の端子115に接続し、結果としてゲート319における低い電圧およびMOSFET313のドレイン315とソース317との間に低いコンダクタンスを生じ、それによって高い論理出力信号電圧Voutを生成する(およそ22ボルト)。さらには、MOSFET333がOFFとされているので、スイッチ311のCMOSインバータは、第三の端子117と第二の端子115との間の電流漏れの量(およそ数マイクロアンペア)を最小限化するのに役立ち、それは本発明の主な目的であることに注意すべきである。
【0069】
図5からはっきりと分かるように、上昇閾値電圧VTH+(およそ5.2ボルト)が下降閾値電圧VTH−(およそ1.6ボルト)よりもずっと高いことに注意すべきである。スイッチ311がヒステリシスを呈示するので、ノイズのある入力電圧信号Vinによってスイッチ311が望ましくない状態変化を被ることがなく、それは非常に望ましい。
【0070】
簡単に上述したとおり、本発明の3端子非反転トランジスタスイッチは、多くの潜在的なアプリケーションを有する。一つの潜在的なアプリケーションの例として、本発明のトランジスタスイッチの各々は、マイクロプロセッサおよびデジタルシステムにおいて一つ以上の電源をモニタする監視スイッチとして用いられる。この能力において、各トランジスタスイッチは、以下にさらに詳細に記述されるように、電源のいずれかがプリセットされた閾値未満に低下するたびにリセット信号を行使する。
【0071】
ここで図8を参照すると、動作回路の概略図が示されており、前記動作回路は広く参照番号401で識別されている。
【0072】
動作回路401には、マキシム(R)インテグレイティッド・プロダクツによって製造され、製品番号MAX809のもとで売られている3端子非反転マイクロプロセッサ・リセット回路が含まれており、前記マイクロプロセッサ・リセット回路は、ここでは参照番号411で識別されている。マイクロプロセッサ・リセット回路411は、非常に低い入力電圧を印加するとプルアップ抵抗器を低く保てないために適切に機能しない、広範囲にわたる同様の回路を表していることに注意する。前述の広範囲の同様の回路は、とりわけ、「パワーグッド(power good)」回路、電圧検出器、リセット回路およびマイクロプロセッサ監視器としてしばしば言及され、前記回路は、ON状態、OFF状態、低ライン(電力低下)状態またはその中の同様の状態を検出するのに普通に用いられている。以下にさらに詳細に記述されるとおり、本発明のスイッチは、任意の低電源状態の間のマイクロプロセッサ・リセット回路411からの不適切な「リセット」または「電圧グッド」出力を防止するのに用いることができる。
【0073】
マイクロプロセッサ・リセット回路411には、電源Vcc(例えば、5ボルト)に接続される入力電圧ピンVin、接地される接地ピンGNDおよび出力電圧ピンVoutが含まれている。プルアップ抵抗器RPULL‐UPは、一端が出力電圧ピンVoutに接続され、他端が電源Vccに接続される。
【0074】
使用に際して、マイクロプロセッサ・リセット回路411は電源Vccの電圧をモニタするのに用いることができる。図9は、入力電圧信号Vin(電源Vccの電圧に等しい)を動作回路401の出力電圧信号Voutと比較する一組のグラフを表したものである。入力電圧Vinが三角波を表し、かつ時間ゼロでは、入力電圧Vinは高く(およそ5ボルト)、続いてそれは出力電圧Voutに高い論理値(およそ5ボルト)を生成する。
【0075】
入力電圧Vinがゆっくりと低下するにつれ、プルアップ抵抗器RPULL‐UPを流れる電流は、出力電圧Voutが入力電圧Vinに追従するように出力電圧Voutをゆっくりと低下させる。一旦入力電圧Vinが下降閾値電圧VTH−に等しくなると、マイクロプロセッサ・リセット回路411は、出力電圧Voutをおよそゼロに低下させる。さらには、入力電圧Vinがゆっくりと増大するにつれ、一旦入力電圧Vinは上昇閾値電圧VTH+と等しくなり、マイクロプロセッサ・リセット回路411は、出力電圧Voutを上昇させておよそ5ボルトというその高い論理値に戻す。
【0076】
しかしながら、マイクロプロセッサ・リセット回路411は、入力電圧Vinがゼロに近づくとき適切に機能しないことに注意すべきである。具体的には、入力電圧Vinが中間入力電圧値Vin’に等しいとき、マイクロプロセッサ・リセット回路411は、およそ1ボルト未満の偽出力電圧Vout’を生成する。出力電圧Vout’の値は無効ではないが、偽出力電圧Vout’の特定の値は低い有効論理値のままであり、それによってマイクロプロセッサ・リセット回路411は電源Vccの電圧が高いと判断できなくなり、したがって、回路401のリセット信号を行使する。
【0077】
ここで図10を参照すると、動作回路が概略的に示されており、前記動作回路は広く参照番号412で識別されている。
【0078】
動作回路412には、マイクロプロセッサ・リセット回路411が含まれている。動作回路412において、電源Vcc(例えば、一定の5.0DC電圧を有する)に加えて、第二の電源Vcc’(例えば、可変の3.3DC電圧を有する)の電圧をモニタするのにマイクロプロセッサ・リセット回路411が用いられているという点で、動作回路412は動作回路401とは異なっている。
【0079】
マイクロプロセッサ・リセット回路411には、第二の電源Vcc’に接続される入力電圧ピンVinと、接地される接地ピンGNDと、出力電圧ピンVoutとが含まれている。プルアップ抵抗器RPULL‐UPは、一端がマイクロプロセッサ・リセット回路411の出力電圧ピンVoutに接続されており、他端が第一の電源Vccに接続されている。
【0080】
使用に際して、マイクロプロセッサ・リセット回路411は、電源Vcc’の電圧をモニタするのに用いることができる。図11は、入力電圧信号Vin(電源Vcc’に等しい)を動作回路412の出力電圧信号Voutと比較する一組のグラフを表している。図11に見られるとおり、マイクロプロセッサ・リセット回路411は、動作回路412においては、動作回路401におけるのとは異なるように機能する。具体的には、入力電圧Vinが中間入力電圧値Vin’以下であるとき、マイクロプロセッサ・リセット回路411は、図11の線入領域413で示されるようなおよそ5ボルトの偽出力電圧Vout’を生成する。理解できるとおり、領域413内で生成される出力電圧Vout’の特定の値は高い論理値である。結果として、マイクロプロセッサ・リセット回路411は、出力電圧Vout’に高い論理値を提供し、そして動作回路412に不適切なリセット信号を行使するが、それは全く望ましいものではない。
【0081】
ここで図12を参照すると、動作回路が概略的に示されており、前記動作回路は広く参照番号415で識別されている。
【0082】
動作回路415が本発明の3端子非反転トランジスタスイッチの一つをさらに備えている点を除いて、動作回路415は動作回路412と同じである。以下にさらに記述されるように、動作回路415における本発明の3端子非反転トランジスタスイッチの一つを用いることが、領域413の間動作回路412によって生成される出力電圧Vout’を低い論理値に低下するのに役立ち、それは非常に望ましいものである。
【0083】
簡略化することのみを目的として、スイッチ311が動作回路415に示されている。しかしながら、動作回路415においてスイッチ311を使用するために、JFET321、MOSFET333およびMOSFET335の閾値電圧を相当に低減する必要がある(例えば、JFET321の閾値電圧を2ボルトに低減し、かつMOSFET333および335の閾値電圧を1/2ボルトに低減する)ことに注意すべきである。さらには、動作回路415は、トランジスタスイッチ311を備えてここに示されているが、トランジスタスイッチ311は、本発明の精神から逸脱することなく、トランジスタスイッチ111、トランジスタスイッチ151、トランジスタ161またはトランジスタスイッチ211のいずれかと置き換えることができることが理解される。
【0084】
マイクロプロセッサ・リセット回路411には、第二の電源Vcc’が接続される入力電圧ピンVinと、接地される接地ピンGNDと、出力電圧ピンVoutとが含まれている。プルアップ抵抗器RPULL‐UPは、一端が回路411の出力電圧ピンVoutに接続され、他端が電源Vccに接続されている。
【0085】
さらには、トランジスタスイッチ311の第一の端子113が回路411の入力電圧ピンVinに接続され、トランジスタスイッチ311の第二の端子115が接地され、そしてトランジスタスイッチ311の第三の端子117が回路411の出力電圧ピンVoutに接続されている。スイッチ311は、以下のとおりIC411の機能不全を直すのに役立つ。具体的には、入力電圧Vin(第二の電源Vcc’に等しい)がゼロに近づくにつれ、一旦入力電圧VinはVin’に到達し、IC411は一時的に偽高出力電圧Vout’を生成する。しかしながら、スイッチ311は、出力電圧Vout’の値を低い論理値に低減するのに役立ち、それによってIC411が不必要にシステムをリセットできないようにしている。
【0086】
使用に際して、トランジスタスイッチ311およびマイクロプロセッサ・リセット回路411を用いて、電源VccおよびVcc’の電圧をモニタすることができる。図12は、入力電圧信号Vinを動作回路415の出力電圧信号Voutと比較する一組のグラフを表している。図11に見られるとおり、トランジスタスイッチ311は、動作回路412と関係して上記識別されたマイクロプロセッサ・リセット回路411の欠点を取り除いている。具体的には、入力電圧Vin(第二の電源Vcc’に等しい)が中間入力電圧値Vin’以下であるとき、トランジスタスイッチ311は、マイクロプロセッサ・リセット回路411によって生成される偽出力電圧Vout’の値を低下させる。実際、トランジスタスイッチ311は、偽出力電圧Vout’の値を低い論理値に低下させ、それによって、マイクロプロセッサ・リセット回路411が誤って動作回路415のリセット信号を行使できないようにしている。
【0087】
前述の本発明の実施例は、単に例示することを意図しており、当業者は、本発明の精神から逸脱することなく、その多くのバリエーションを作り出し、それを変形することができる。例えば、本発明の範囲には、通常の動作のために(および潜在的には目的を高めすらしたものについても)「第四の」ピン(電源)を用いるが、なおもこの「第四の」電源ピンに電源を印加せずに動作する(例えば、「フェイルセイフ」特性として)3端子非反転トランジスタスイッチもまた含まれている。そのようなバリエーションおよび変形は全て、添付した請求の範囲に定義される本発明の範囲内のものであることを意図している。
【図面の簡単な説明】
【0088】
添付した図面は、その結果この明細書に組み込まれてその一部を構成し、発明の特定の実施例を例示し、そして詳細な説明と合わさって本発明の原理を説明するのに役立つ。図面において同様の参照番号は同様の部分を表す。
【図1】従来技術の3端子非反転トランジスタスイッチを概略的に表す。
【図2】本発明の教示により構成される3端子非反転トランジスタスイッチの第一の実施例を概略的に表す。
【図3】本発明の教示により構成される3端子非反転トランジスタスイッチの第二の実施例を概略的に表す。
【図4】本発明の教示により構成される3端子非反転トランジスタスイッチの第三の実施例を概略的に表す。
【図5】本発明の教示により構成される3端子非反転トランジスタスイッチの第四の実施例を概略的に表す。
【図6】本発明の教示により構成される3端子非反転トランジスタスイッチの第五の実施例であって、前記トランジスタスイッチが実際に構築されてテストされているものを概略的に表す。
【図7】図6に示される3端子非反転トランジスタスイッチについて入力電圧信号を出力電圧信号と比較するグラフを表す。
【図8】従来技術の3端子非反転マイクロプロセッサ・リセット回路が、単一の電源およびプルアップ抵抗器に接続されている動作回路を概略的に表す。
【図9】図8に示される動作回路について、入力電圧信号を出力電圧信号と比較する一対のグラフを表す。
【図10】図8に示される従来技術の3端子非反転マイクロプロセッサ・リセット回路が、一対の電源およびプルアップ抵抗器に接続されている動作回路を概略的に表す。
【図11】図10に示される動作回路について、入力電圧信号を出力電圧信号と比較する一対のグラフを表す。
【図12】図6に示される3端子非反転トランジスタスイッチと図10に示される従来技術の3端子非反転マイクロプロセッサ・リセット回路とが一対の電源およびプルアップ抵抗器に接続されている動作回路を概略的に表す。
【図13】図12に示される動作回路について、入力電圧信号を出力電圧信号と比較する一対のグラフを表す。
Claims (19)
- 3端子のみを有する非反転トランジスタスイッチであって、前記3端子は、第一の端子と第二の端子と第三の端子であり、
(a)第二および第三の端子に接続されるトランジスタであって、第二の端子と第三の端子との間に電流が流れることのできるONのスイッチング状態と、第二の端子と第三の端子との間に流れる電流が遮断されるOFFのスイッチング状態とを有するトランジスタと、
(b)第二および第三の端子に接続される電圧安定器と、
(c)第一の端子と、第二の端子と、前記トランジスタと、前記電圧安定器とに接続される相補金属酸化物半導体(CMOS)インバータであって、前記トランジスタがOFFのスイッチング状態にあるとき、前記電圧安定器と第二の端子との間に流れる電流を遮断するCMOSインバータと
を備える非反転トランジスタスイッチ。 - 前記電圧安定器が前記CMOSインバータに電圧を供給する請求項1に記載のスイッチ。
- 前記トランジスタが電界効果トランジスタ(FET)として形成されており、前記第一のFETには、ドレインとソースとゲートとが含まれていて、前記第一のFETのドレインが、第三の端子と、第二の端子に接続されている前記第一のFETのソースとに接続されている請求項1に記載のスイッチ。
- 前記第一のFETが、Nチャンネル・エンハンスメントモード金属酸化物半導体電界効果トランジスタ(MOSFET)である請求項3に記載のスイッチ。
- 前記電圧安定器が第二の電界効果トランジスタ(FET)として形成されており、前記第二のFETには、ドレインとソースとゲートとが含まれていて、前記第二のFETのドレインが第三の端子に接続されており、前記第二のFETのソースが前記CMOSインバータに接続されており、前記第二のFETのゲートが第二の端子に接続されている請求項3に記載のスイッチ。
- 前記第二のFETが、Nチャンネル・デプレションモード金属酸化物半導体電界効果トランジスタ(MOSFET)である請求項5に記載のスイッチ。
- 前記CMOSインバータが、第一の端子と、第二の端子と、前記第一のFETのゲートと、前記第二のFETのソースとに接続されている請求項5に記載のスイッチ。
- 前記CMOSインバータが、
a.第三の電界効果トランジスタ(FET)であって、ドレインとソースとゲートとが含まれており、前記第三のFETのドレインが前記第一のFETのゲートに接続されており、前記第三のFETのソースが第二の端子に接続されており、前記第三のFETのゲートが第一の端子に接続されている第三のFETと、
b.第四の電界効果トランジスタ(FET)であって、ドレインとソースとゲートとが含まれており、前記第四のFETのドレインが前記第一のFETのゲートに接続されており、前記第四のFETのソースが前記第二のFETのソースに接続されており、前記第四のFETのゲートが第一の端子に接続されている第四のFETと
を備えている請求項7に記載のスイッチ。 - 前記第三のFETが、Nチャンネル・エンハンスメントモード金属酸化物半導体電界効果トランジスタ(MOSFET)であり、前記第四のFETが、Pチャンネル・エンハンスメントモード金属酸化物半導体電界効果トランジスタ(MOSFET)である請求項8に記載のスイッチ。
- 前記スイッチが、ヒステリシスを呈示する請求項8に記載のスイッチ。
- 前記CMOSインバータが、さらに
(a)第五の電界効果トランジスタ(FET)であって、ドレインとソースとゲートとが含まれており、前記第五のFETのソースが前記第二のFETのソースに接続されており、前記第五のFETのゲートが第一の端子に接続されている第五のFETと、
(b)第六の電界効果トランジスタ(FET)であって、ドレインとソースとゲートとが含まれており、前記第六のFETのドレインが前記第三のFETのドレインに接続されており、前記第六のFETのソースが第五のFETのドレインに接続されている第六のFETと、
(c)第七の電界効果トランジスタ(FET)であって、ドレインとソースとゲートとが含まれており、前記第七のFETのドレインが前記第六のFETのドレインに接続されており、前記第七のFETのゲートが第六のFETのゲートに接続されている第七のFETと、
(d)第八の電界効果トランジスタ(FET)であって、ドレインとソースとゲートとが含まれており、前記第八のFETのドレインが前記第七のFETのソースに接続されており、前記第八のFETのソースが第二の端子に接続されており、前記第八のFETのゲートが第一の端子に接続されている第八のFETと、
(e)第九の電界効果トランジスタ(FET)であって、ドレインとソースとゲートとが含まれており、前記第九のFETのドレインが前記第六のFETのゲートに接続されており、前記第九のFETのソースが前記第二のFETのソースに接続されており、前記第九のFETのゲートが前記第一のFETのゲートに接続されている第九のFETと、
(f)第十の電界効果トランジスタ(FET)であって、ドレインとソースとゲートとが含まれており、前記第十のFETのドレインが前記第九のFETのドレインに接続されており、前記第十のFETのソースが第二の端子に接続されており、前記第十のFETのゲートが前記第九のFETのゲートに接続されている第十のFETと
を備える請求項8に記載のスイッチ。 - 3端子のみを有する非反転トランジスタスイッチであって、前記3端子は、第一の端子と第二の端子と第三の端子であり、
(a)ドレインとソースとゲートとが含まれている第一のトランジスタであって、前記第一のトランジスタのドレインが第三の端子に接続されており、前記第一のトランジスタのソースが第二の端子に接続されている第一のトランジスタと、
(b)ドレインとソースとゲートとが含まれている第二のトランジスタであって、前記第二のトランジスタのドレインが第三の端子に接続されており、前記第二のトランジスタのゲートが第二の端子に接続されている第二のトランジスタと、
(c)ドレインとソースとゲートとが含まれている第三のトランジスタであって、前記第三のトランジスタのドレインが前記第一のトランジスタのゲートに接続されており、前記第三のトランジスタのソースが第二の端子に接続されており、前記第三のトランジスタのゲートが第一の端子に接続されている第三のトランジスタと、
(d)ドレインとソースとゲートとが含まれている第四のトランジスタであって、前記第四のトランジスタのドレインが前記第一のトランジスタのゲートに接続されており、前記第四のトランジスタのソースが前記第二のトランジスタのソースに接続されており、前記第四のトランジスタのゲートが第一の端子に接続されている第四のトランジスタと
を備える非反転トランジスタスイッチ。 - 前記第一のトランジスタが、Nチャンネル・エンハンスメントモード金属酸化物半導体電界効果トランジスタ(MOSFET)である請求項12に記載のスイッチ。
- 前記第二のトランジスタが、Nチャンネル・デプレッションモード金属酸化物半導体電界効果トランジスタ(MOSFET)である請求項13に記載のスイッチ。
- 前記第三のトランジスタが、Nチャンネル・エンハンスメントモード金属酸化物半導体電界効果トランジスタ(MOSFET)であり、前記第四のトランジスタが、Pチャンネル・エンハンスメントモード金属酸化物半導体電界効果トランジスタ(MOSFET)である請求項14に記載のスイッチ。
- 前記スイッチがヒステリシスを呈示する請求項15に記載のスイッチ。
- さらに、(a)ドレインとソースとゲートとが含まれている第五のトランジスタであって、前記第五のトランジスタのソースが前記第二のトランジスタのソースに接続されており、前記第五のトランジスタのゲートが第一の端子に接続されている第五のトランジスタと、
(b)ドレインとソースとゲートとが含まれている第六のトランジスタであって、前記第六のトランジスタのドレインが前記第三のトランジスタのドレインに接続されており、前記第六のトランジスタのソースが前記第五のトランジスタのドレインに接続されている第六のトランジスタと、
(c)ドレインとソースとゲートとが含まれている第七のトランジスタであって、前記第七のトランジスタのドレインが前記第六のトランジスタのドレインに接続されており、前記第七のトランジスタのゲートが前記第六のトランジスタのゲートに接続されている第七のトランジスタと、
(d)ドレインとソースとゲートとが含まれている第八のトランジスタであって、前記第八のトランジスタのドレインが前記第七のトランジスタのソースに接続されており、前記第八のトランジスタのソースが第二の端子に接続されており、前記第八のトランジスタのゲートが第一の端子に接続されている第八のトランジスタと、
(e)ドレインとソースとゲートとが含まれている第九のトランジスタであって、前記第九のトランジスタのドレインが前記第六のトランジスタのゲートに接続されており、前記第九のトランジスタのソースが前記第二のトランジスタのソースに接続されており、前記第九のトランジスタのゲートが前記第一のトランジスタのゲートに接続されている第九のトランジスタと、
(f)ドレインとソースとゲートとが含まれている第十のトランジスタであって、前記第十のトランジスタのドレインが前記第九のトランジスタのドレインに接続されており、前記第十のトランジスタのソースが第二の端子に接続されており、前記第十のトランジスタのゲートが前記第九のトランジスタのゲートに接続されている第十のトランジスタと
を備える請求項16に記載のスイッチ。 - 3端子のみを有する非反転トランジスタスイッチであって、前記3端子は、第一の端子と第二の端子と第三の端子であり、
(a)ドレインとソースとゲートとが含まれている第一のトランジスタであって、前記第一のトランジスタのドレインが第三の端子に接続されており、前記第一のトランジスタのソースが第二の端子に接続されている第一のトランジスタと、
(b)ドレインとソースとゲートとが含まれている第二のトランジスタであって、前記第二のトランジスタのドレインが第三の端子に接続されており、前記第二のトランジスタのゲートが第二の端子に接続されている第二のトランジスタと、
(c)ドレインとソースとゲートとが含まれている第三のトランジスタであって、前記第三のトランジスタのドレインが前記第一のトランジスタのゲートに接続されており、前記第三のトランジスタのソースが第二の端子に接続されており、前記第三のトランジスタのゲートが前記第2のトランジスタのソースに接続されている第三のトランジスタと、
(d)ドレインとソースとゲートとが含まれている第四のトランジスタであって、前記第四のトランジスタのドレインが前記第一のトランジスタのゲートに接続されており、前記第四のトランジスタのソースが前記第二のトランジスタのソースに接続されており、前記第四のトランジスタのゲートが第一の端子に接続されている第四のトランジスタと
を備える非反転トランジスタスイッチ。 - 3端子のみを有する非反転トランジスタスイッチであって、前記3端子は、第一の端子と第二の端子と第三の端子であり、
(a)ドレインとソースとゲートとが含まれている第一のトランジスタであって、前記第一のトランジスタのドレインが第三の端子に接続されており、前記第一のトランジスタのソースが第二の端子に接続されている第一のトランジスタと、
(b)ドレインとソースとゲートとが含まれている第二のトランジスタであって、前記第二のトランジスタのドレインが第三の端子に接続されており、前記第二のトランジスタのゲートが第二の端子に接続されている第二のトランジスタと、
(c)ドレインとソースとゲートとが含まれている第三のトランジスタであって、前記第三のトランジスタのドレインが前記第一のトランジスタのゲートに接続されており、前記第三のトランジスタのソースが前記第二のトランジスタのソースに接続されており、前記第三のトランジスタのゲートが第一の端子に接続されている第三のトランジスタと、
(d)第一の端子と第二の端子とを有する抵抗器であって、前記抵抗器の第一の端子は、前記第3のトランジスタのドレインに接続されており、前記抵抗器の第二の端子は、前記第2のトランジスタのゲートに接続されている抵抗器と
を備える非反転トランジスタスイッチ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26275501P | 2001-01-19 | 2001-01-19 | |
PCT/US2002/001352 WO2002058218A2 (en) | 2001-01-19 | 2002-01-18 | Three terminal noninverting transistor switch |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004525552A true JP2004525552A (ja) | 2004-08-19 |
Family
ID=22998888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002558594A Pending JP2004525552A (ja) | 2001-01-19 | 2002-01-18 | 3端子非反転トランジスタスイッチ |
Country Status (7)
Country | Link |
---|---|
US (1) | US6958623B2 (ja) |
EP (1) | EP1362424B1 (ja) |
JP (1) | JP2004525552A (ja) |
AU (1) | AU2002236780A1 (ja) |
CA (1) | CA2435334C (ja) |
DE (1) | DE60229496D1 (ja) |
WO (1) | WO2002058218A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040239704A1 (en) * | 2003-05-28 | 2004-12-02 | Soar Steve E. | Amplifier switching circuit with current hysteresis |
JP4580202B2 (ja) * | 2004-09-03 | 2010-11-10 | 富士通セミコンダクター株式会社 | 半導体装置の電圧供給回路 |
US7965126B2 (en) * | 2008-02-12 | 2011-06-21 | Transphorm Inc. | Bridge circuits and their components |
JP5385711B2 (ja) * | 2009-07-09 | 2014-01-08 | パナソニック株式会社 | データ通信回路、送信機器、受信機器、送受信システム |
FR2949630B1 (fr) * | 2009-08-31 | 2019-04-05 | Safran Electrical & Power | Module electronique de commande pour transistor jfet |
US11490042B2 (en) * | 2020-12-15 | 2022-11-01 | Sony Semiconductor Solutions Corporation | CTIA image sensor pixel |
CN115395943B (zh) * | 2022-10-26 | 2023-01-13 | 深圳芯能半导体技术有限公司 | 一种电平位移电路及开关管驱动电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1215279B (it) | 1985-06-10 | 1990-01-31 | Ates Componenti Elettron | Dispositivo elettrico di potenza intelligente a circuito integrato monolitico. |
JPH03129920A (ja) * | 1989-10-14 | 1991-06-03 | Fuji Electric Co Ltd | 光駆動半導体装置 |
US5134323A (en) | 1990-08-03 | 1992-07-28 | Congdon James E | Three terminal noninverting transistor switch |
JP3028840B2 (ja) * | 1990-09-19 | 2000-04-04 | 株式会社日立製作所 | バイポーラトランジスタとmosトランジスタの複合回路、及びそれを用いた半導体集積回路装置 |
DE4215199A1 (de) * | 1991-05-10 | 1992-12-03 | Fuji Electric Co Ltd | Halbleitervorrichtung mit eingebauter treiberstromquelle |
US5459437A (en) * | 1994-05-10 | 1995-10-17 | Integrated Device Technology | Logic gate with controllable hysteresis and high frequency voltage controlled oscillator |
US5952740A (en) * | 1994-05-12 | 1999-09-14 | Komatsu Ltd. | Load drive device |
US6259292B1 (en) * | 1999-04-21 | 2001-07-10 | James S. Congdon | Three-terminal inverting hysteretic transistor switch |
US6639777B1 (en) | 2000-10-31 | 2003-10-28 | James S. Congdon | Electronic timer switch |
-
2002
- 2002-01-18 DE DE60229496T patent/DE60229496D1/de not_active Expired - Lifetime
- 2002-01-18 EP EP02703144A patent/EP1362424B1/en not_active Expired - Lifetime
- 2002-01-18 AU AU2002236780A patent/AU2002236780A1/en not_active Abandoned
- 2002-01-18 CA CA002435334A patent/CA2435334C/en not_active Expired - Fee Related
- 2002-01-18 US US10/466,789 patent/US6958623B2/en not_active Expired - Lifetime
- 2002-01-18 JP JP2002558594A patent/JP2004525552A/ja active Pending
- 2002-01-18 WO PCT/US2002/001352 patent/WO2002058218A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
DE60229496D1 (de) | 2008-12-04 |
CA2435334C (en) | 2009-03-24 |
CA2435334A1 (en) | 2002-07-25 |
EP1362424A2 (en) | 2003-11-19 |
WO2002058218A3 (en) | 2002-11-07 |
US6958623B2 (en) | 2005-10-25 |
EP1362424A4 (en) | 2006-05-03 |
AU2002236780A1 (en) | 2002-07-30 |
US20040100303A1 (en) | 2004-05-27 |
EP1362424B1 (en) | 2008-10-22 |
WO2002058218A2 (en) | 2002-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7068082B2 (en) | Gate driving circuit and semiconductor device | |
US7106107B2 (en) | Reliability comparator with hysteresis | |
US6351360B1 (en) | Apparatus for selective shutdown of devices of an integrated circuit in response to thermal fault detection | |
US8743515B2 (en) | ESD clamp with novel RC triggered circuit | |
JPS6236144Y2 (ja) | ||
JPH05149980A (ja) | シヤツトオフオプシヨンを有する耐ノイズ性低電圧ブラウンアウト検知器 | |
US6346834B1 (en) | Power on reset circuit | |
US10181721B2 (en) | Area-efficient active-FET ESD protection circuit | |
US5973551A (en) | Abnormal current detection circuit and load drive circuit including the same | |
JP2013055102A (ja) | 半導体集積回路及び保護回路 | |
JP2001160743A (ja) | 能動アンダシュート強化fetスイッチ | |
US6791373B2 (en) | High-voltage detecting circuit | |
JP2004525552A (ja) | 3端子非反転トランジスタスイッチ | |
JPH10322185A (ja) | 半導体集積回路装置 | |
JP2003124811A (ja) | クランプ回路 | |
JP4404589B2 (ja) | ヒューズ回路 | |
US6614637B1 (en) | Apparatus and method for a discharge interrupt circuit that can operate at a low supply voltage | |
JP2645117B2 (ja) | 半導体集積回路のリセット回路 | |
US5796275A (en) | High voltages detector circuit and integrated circuit using same | |
JPH11261064A (ja) | パワーmosfet回路 | |
TWI796241B (zh) | 具三態偵測功能之狀態偵測電路及其狀態偵測方法 | |
JP2005516443A (ja) | 電圧制限半導体パスゲート回路 | |
EP0433696A2 (en) | A circuit with hysteresis for power supply voltage detection | |
JPH0697796A (ja) | パワーオンリセット回路 | |
JPH0537251Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060915 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061215 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080701 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080708 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080801 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080820 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |