TW296505B - - Google Patents

Description

經濟部中央標準局員工消費合作社印製 296505 b7五、發明説明（！） 〔產業上的利用領域〕 本發明係爲有關半導體積體電路，特別是關於具備差 動增幅電路之半導體積體電路。 〔先行技術〕 從過去在多數的類比電路內，使用差動增幅電路。此 差動增幅電路，係爲增幅被輸入至規定所流入電流的飽和 之2個電晶體的基極或是閘極之電位差而使其輸出的電路 Ο 此差動增幅器具有使用雙極子電晶體的情況或使用電 場效果型電晶體（以下稱爲FET)的情況，通常在I C 電路，各元件係爲接近於同一晶片內而裝入。所以電晶體 的增幅率等的各定數具有就是變化了晶片的溫度，也由於 2個電晶體幾乎同樣地變化因而作保持且安定電路平衡的 動作之特徵。 在這些差動增幅電路的得有的特性，係爲難於受到以 前段的電路所形成基極電流的變動之影響，另外因爲電路 的安定動作所以應使用高電流增幅率之元件。差動增幅電 路的增幅率若將電晶體的電導設爲gm，被連接至集極或 是射極（F E T的情況，係爲源極或汲極）與接地間的負 荷設爲R則被表示爲gm*R。此電導gm係依集極（汲 集）電流之値而變動。 第4圖所示的差動增幅電路，係爲使用雙極子電晶體 的電路例。如圖示2個電晶體Tr 1 、Tr 2的基極端子 ^^^^1 n^l n^i-1'J W5. 、ve (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ( 2 ) 1 被 連 接 至 輸 入 I N 1 I N 2 9 射 極 XOi 端 子 被 連 接 至 定 電 流 1 源 I 9 2 個 電 晶 體 的 射 極 電 流 之 總 和 被 規 定 在 一 定 値 〇 输 1 I 出 0 U T 1 > 0 U T 2 ， 係 依 照 2 個 極 集 端 子 的 電 位 差 而 請 1 1 I 取 出 0 各 個 集 極 端 子 介 由 電 阻 R 1 > R 2 而 被 接 地 〇 由 於 先 閱 讀 1 1 使 用 高 增 幅 率 的 電 晶 體 9 因 而 可 以 得 有 不 受 到 基 極 電 流 的 背 之 1 1 影 響 之 安 定 過 的 特 性 0 另 外 爲 了 提 高 差 動 增 幅 電 路 的 增 幅 注 意 拳 1 1 率 必 須 提 高 各 個 電 晶 體 的 電 流 驅 動 能 力 9 但使 用 橫 型 項 再 導 袭 | P N P 電 晶 體 的 情 況 其 構 造 上 9 電 流 驅 動 能 力 較 小 9 爲 寫 本 百 了 使 電 流 驅 動 能 增 加 必 須 加 大 元 件 尺 寸 0 另 外 使 用 縱 型 N 貝 1 1 I P N 電 晶 體 的 情 況 9 的 確 地 縮 小 尺 寸 也 可 以 得 到 某 程 的 電 1 1 流 驅 動 能 力 但 形 成 爲 大 幅 度 的 提 高 製 造 成 本 ， 如 上 述 以 1 1 雙 極 子 電 晶 體 構 成 差 動 增 幅 電 路 的 情 況 會 產 生 因 基 極 電 訂 1 流 的 影 響 而 /frn·. 法 兀 全 的 確 保 電 路 的 安 定 性 之 問 題 點 9 爲 了 1 I 解 決 此 問 題 點 會 產 生 -friT. m 法 避 免 成 本 上 昇 或 元 件 尺 寸 增 大 1 1 I 的 問 題 點 0 1 1 第 5 圖 所 示 的 差 動 增 幅 電 路 J 係 爲 使 用 F E T 的 電 路 Γ 例 0 如 圖 示 2 個 電 晶 體 T r 1 > 丁 r 2 的 閘 極 端 被 連 接 至 1 1 輸 入 I N 1 、 I N 2 源 極 端 子 連 接 至 定 電 流 源 I 2 個 1 | 電 晶 體 T r 1 、 T r 2 的 源 極 電 流 的 總 和 被 規 定 在 —* 定 値 I 〇 輸 出 0 U T 1 、 0 U T 2 係 依 照 2 個 汲 極 端 子 的 電 位 差 1 1 而 輸 出 〇 與 以 第 4 圖 所 示 的 雙 極 子 電 晶 體 所 構 成 的 差 動 增 1 1 幅 電 路 作 比 較 ， 閘 極 爲 高 阻 抗 且 由 於 此 閘 極 形 成 爲 輸 入 9 1 1 所 以 受 到 前 段 電 路 ( ,4ητ. Μ 圖 示 ) 之 電 流 變 動 的 影 響 較 小 但 1 | —- 般 的 F E T 比 雙 極 子 電 晶 體 電 流 驅 動 能 力 不 完 全 ， 另 外 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X 297公釐） 經濟部中央標準局員工消費合作杜印製 A7 _ _B7_ 五、發明説明（3 ) 使2個電晶體的特性完全一致會有困難，對電路的安定性 會有問題點。 因此，將過去的F ET或是雙極子電晶體用於差動增 幅電路的情況，會有電路的安定性、成本高、元件尺寸增 大的問題點。 不過近年，爲了達成提高電晶體的電流增幅率、或積 體化，因而在橫型雙極子電晶體的基板表面上形成MOS (Metae 1 Ox i de Si丨！ con )構造，由於在此電極加入所 定的電壓，進行檢討得到高電流增幅率之元件構造。表示 此元件的構造，係有日本專利特照6 3 _ 1 3 6 6 6 9號 公報或特開平6 1 _ 1 3 3 9 6號公報。在這些公開專利 公報所記載的半導體裝置，係爲針對將半導體基板作基極 ，在此基極區域並聯的設置反向導電型的射極區域及集極 區域之橫型電晶體，形成爲在射極區域與集極區域之間的 基極區域之半導體基板表面上介由絕緣膜而形成導電膜（ 以下，稱爲反向閘極。）之構造。然且由於在反向閘極加 入將基極區域反向導電型化的電位，因而使射極區域與集 極區域之間的基極區域之電位降下提昇射極的注入效率， 擴張通道區域而得到高電流增幅率。 〔發明所欲解決之課題〕 如上述，在以過去的電晶體所構成的差動增幅電路， 將此差動增幅電路以雙極子電晶體構成時，因基極電流的 影響無法十分地確保電路的安定性，爲了解決此問題，無 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-6 - ---------^ -裝------訂 (請先閱讀背面之注意事項再填寫本頁) 206505 at B7______ 五、發明説明（4 ) 法避免成本上昇或元件尺寸增大。另外使2個電晶體的特 性完全一致會有困難，對電路的安定性會有問題。 本發明的目的係提供，在射極區域與集極區域之間使 用介由絕緣膜形成反向閘極的橫型雙極子電晶體，具有提 高且安定積體度的特性之差動增幅電路。 〔用以解決課題之手段〕 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 本發明爲了達成上述的目的，構成特徵爲具有第一導 電型的基極區域、及被形成在此基極區域表面上之第二導 電型的射極區域、及與射極區域離間而被形成之第二導電 型的集極區域、及至少具備前述射極區域與在前述集極區 域間的前述基極區域表面上介由絕緣膜而被形成之導電膜 的第一及第二電晶體、及連接前述第一電晶體的集極區域 與前述第二電晶體的導電膜，連接前述第2電晶體的集極 區域與前述第一電晶體的導電膜，將前述第一電晶體的射 極區域與前述第2電晶體的射極區域共通地連接至定電流 源，將前述第一電晶體的集極區域介由第一負荷元件連接 至所定電壓，將前述第二電晶體的集極區域介由第二負荷 元件連接至前述所定電壓，將前述第一電晶體的基極區域 作爲第一輸入，將前述第二電晶體的基極區域作爲第二輸 入，將前述第一電晶體的集極區域作第一輸出，將前述第 一電晶體的集極區域作爲第二輸出之差動增幅電路等之半 導體積體電路。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（5 ) 〔作用〕 針對本發明，將被用於差動增幅電路的電晶體，使用 在雙極子電晶體的射極區域與集極區域之間的基極區域上 具有反相閘極的元件，因將反相閘極分別連接至他方的電 晶體的集極或是射極，而朝各甯晶體的動作變大的方向加 諸正回授。此結果，由於可以使電晶體的動作高速化，且 可以使輸出的振幅變大，因而可以使差動增幅電路的增幅 率上昇且使電路的動作安定化。 〔實施例〕 以下，參照圖面說明本發明的實施例。 過去以F ET或雙極子電晶體構成差動增幅電路的情 況，具有元件的反相閘極電極時，此反向閘極因一般是連 接用於使其形成爲電源電位或接地電位所以元件圖號則省 略而記載著。 本發明所具備差動增幅電路之雙極子電晶體，係爲等 價的與F E T的組合之元件，在於電路的連接係爲了有效 的活用反相閘極，所以元件圖號係以組合F E T與雙極子 電晶體的圖號表示。 首先第1圖表示本發明的差動增幅電路之等價電路。 在本發明的實施例之差動增幅電路，將半導體基板作爲基 極區域，針對在此基極區域將反向導電型的射極區域及集 極區域，並聯的設置在基板表面之電晶體，在射極區域與 集極區域之間的基極區域之半導體基板表面上使用介由絕 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ^^^1 nn n^i n^i ^^^1 In ^^^1 n Γ* U3-$ (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（6 ) 緣膜而形成反向閘極電極的2個元件（以下，簡稱爲電晶 體）1 1、1 2。 將電晶體1 1 、1 2的基極端作爲輸入IN1 、 IN2，將電晶體1 1的反向閘極電極連接至電晶體1 2 的集極端子，另外同樣的將電晶體1 2的反向閘極電極連 接至電晶體1 1的集極端子。電晶體1 1、1 2的射極端 子共通的連接至定電流源I的輸出。集極端子介由所定的 負荷元件，例如電阻R 1、R 2而被接地。 經濟部中央標準局員工消費合作社印製 kn In I ^^^1 m i - J (請先閲讀背面之注意事項再填寫本頁) 其次，參照第2圖的斷面圖說明作爲本發明的差動增 幅電路所用之元件的構造及其連接關係。此處本發明由於 是以2個電晶體而被構成，所以在於斷面圖也對應於該構 成而表示2個電晶體。如圖示用於本發明的差動增幅電路 之電晶體，將被形成在P型半導體基板2 1中的N型孔洞 區域作爲基極區域2 2、2 3，離間於基板的表面上，而 對於基極區域2 2、2 3形成反向導電型的集極區域2 4 、2 5與射極區域2 6、2 7 ，在這些的射極區域與集極 區域2 4 、2 5之間的基極區域2 2 、2 3表面上，介由 絕緣膜而形成閘極電極2 8、2 9之構造。另外被連接至 集極區域的R 1 、R 2依擴散而被形成在半導體基板2 1 內亦可，或是以多結晶矽膜等形成在半導體基板2 1上亦 可。定電流源I形成在同一晶片內亦可，形成在其他晶片 上亦可。 此元件的構造係如第3圖所示，在第2圖所示的構造 更而從射極區域2 6、2 7離間而被形成的集極區域2 4 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）一 9 A7 B7 經濟部中央橾準局員工消費合作杜印製 五、 發明説明 ( 7 ) 1 2 4 1 Λ 2 5 、 2 5 ; 及 射 極 區 域 2 6 、 2 7 與 集 極 1 區 域 之 間 的 基 極 域 2 2 、 2 3 表 面 上 9 使 用 介 由 絕 緣 膜 1 | 而 形 成 閘 極 電 極 2 8 2 8 ， 、 2 9 > 2 9 } 的 元 件 亦 可 —V 請 1 先 1 0 然 而 第 3 圖 的 圖 號 ， 具 有 與 第 2 圖 同 — 纖 機 能 的 情 況 附 註 閲 讀 1 背 1 同 -- 圖 號 0 面 之 1 繼 而 說 明 上 述 表 示 (&£： m 面 的 2 個 電 晶 體 之 連 接 關 係 0 然 注 意 事 1 1 而 說 明 上 被 形 成 在 圖 面 左 邊 的 電 晶 體 設 爲 T r 1 > 被 形 成 項 再 1 填 裝 I 在 右 邊 的 電 晶 體 設 爲 T r 2 〇 該 T r 1 > T r 2 係 爲 對 應 本 頁 於 第 1 圖 的 電 晶 體 1 1 、 1 2 0 連 接 T r 1 的 閘 極 2 8 Λ '—· 1 I 2 8 與 Τ r 2 的 集 極 區 域 2 5 、 2 5 > 進 而 介 由 電 阻 1 1 R 2 而 接 地 0 此 處 R 2 之 前 得 到 輸 出 0 U T 2 〇 同 樣 地 連 1 1 接 T r 2 的 閘 極 2 9 > 2 9 ) 與 T r 1 的 集 極 T5S* 域 2 4 、 訂 1 2 4 > 9 進 而 介 由 電 阻 R 1 而 接 地 0 此 處 R 1 之 前 得 到 輸 1 | 出 0 U T 1 0 另 外 共 通 地 連 接 T r 1 的 射 極 區 域 2 6 與 1 I T r 2 的 射 極 區 域 2 7 5 將 此 連 接 至 定 電 流 源 I 0 輸 入 1 1 I N 1 被 輸 入 至 T r 1 的 基 極 區 域 輸 入 I N 2 輸 入 至 1 T r 2 的 基 極 區 域 0 此 連 接 的 關 係 在 於 第 2 > 3 圖 係 爲 同 1 1 樣 ο 1 | 繼 而 ’ 參 照 第 1 圖 說 明 上 述 所 示 之 電 路 的 動 作 0 例 如 1 Γ 在 I N 1 被 加 入 Η 1 準 位 的 輸 入 信 號 > 在 I N 2 被 加 入 1 1 L 0 準 位 的 輸 入 信 號 的 情 況 電 晶 體 1 1 的 集 極 電 流 減 少 1 1 9 相 反 地 電 晶 體 1 2 的 集 極 電 流 增 加 0 此 結 果 出 現 在 1 1 〇 u T 1 之 電 晶 體 1 1 的 集 極 電 流 減 少 9 出 現 在 〇 U T 2 1 I 之 電 晶 體 1 2 的 集 極 電 壓 增 加 0 關 於 此 動 作 原 理 係 與 過 去 1 1 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X 297公釐）_ 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（8 ) 的差動增幅電路相同，IN1與IN 2的輸入信號之電壓 差，係形成爲所被增幅且振幅較大的輸出信號OUT 1及 Ο U T 2的電壓差而被輸出。在本發明所用的電晶體，係 爲在一般的橫型雙極子電晶體的射極區域與集極菡域之間 的基極區域上具有反相閘極。因以在此反向閘極因應於該 元件的動作而加入適當的電壓，所以形成爲可以使該增幅 率提昇。在於本發明，係爲利用此性質，由於構成差動增 幅電路之2個電晶體的作動因而連接使其提高其增幅率。 即是在I N 1加入H i準位、在I N2加入L 0準位 的輸入信號之情況，因電晶體1 1的集極電流的減少，而 降低集極電壓。此結果被加在電晶體1 2的反向閘極的電 壓下降，由於擴張被形成在電晶體的基極區域之集極區域 與射極區域之間的通道寬度，所以提高電晶體1 2的電流 驅動能力，且增加電晶體1 2的集極電流。另則因增加了 電晶體1 2的集極電流而上昇集極電壓。此結果被加在電 晶體1 1的反向閘極的電壓上昇，且由於被形成在電晶體 1 1的基極區域的集極區域與射極區域之間的通道寬度變 窄，由而降低電晶體1 1的驅動能力，且減少電晶體1 1 的集極電流。 因此針對電晶體1 1 、1 2 ，由於往該動作變大的方 向加諸正回授，所以動作高速化，另外因爲輸出的振幅變 大所以上昇差動增幅電路的增幅率’且電路的動作安定化 0 在於上述的實施例係爲表示關於被形成在N型孔洞區 本紙張尺度適用中國國家樣隼（CNS) Μ規格（ 210X297公釐）-^ _ n HI H ί I- ί HH n^— ---1 1^1--SJ (請先閱讀背面之注意事項再填寫本頁) A7 B7 206505 五、發明説明（9 ) (請先閲讀背面之注意事項再填寫本頁) 域的P N P電晶體之例，但用此PN P電晶體與反向導電 型的N P N電晶體的情況也是可能。進而也可以追加爲了 調整在各電晶體的集極與電阻R 1、R 2或是電阻R 1、 R 2與接地電位之間被加在反向閘極的偏壓電壓之電壓降 下元件，例如二極體等。將此二極體追接連接在集極，因 調整加諸在反向閘極的偏壓電壓，而可以將加在反向閘極 的電壓適當化，且可以更安定的使電晶體的電流驅動能力 提高之效果。 然且，附記在本專利申請專範圍的各構成要件之圖面 參照圖號，係爲了使其容易理解本發明專利，並不是意圖 將本專利發明的技術範圍限定於圖面所示的實施例。 〔發明之效果〕 經濟部中央標準局員工消費合作社印製 針對本發明，係將被用在差動增幅電路的電晶體，使 用在雙極子電晶體的射極區域與集極區域之間的基極區域 上具有反向閘極的元件，因將該反向閘極分別連接至他方 的電晶體之集極或是射極，而朝各電晶體的動作變大的方 向加諸正回授。此結果，由於可以使電晶體的動作高速化 ，且可以使輸出的振幅變大，因而可以使差動增幅電路的 增幅率上昇且可以使電路的動作安定化。因此與使用過去 的雙極子電晶體或F E T的差動增幅電路作比較，而形成 爲可以提供具有達到電路的積化或元件動作的安定化之作 動增幅電路之半導體積體電路。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公f ) - 1? - ~ 經濟部中央標準局員工消費合作杜印製 A7 B7五、發明説明（]〇) 〔圖面之簡單說明〕 第1圖係爲表示本發明實施例之電路圖。 第2圖係爲用於本發明的實施例之電晶體的斷面圖。 第3圖係爲用於本發明的實施例之電晶體的斷面圖。 第4圖係爲表示過去的差動增幅電路之電路圖。 第5圖係爲表示過去的差動增幅電路之電路圖。 〔圖號說明〕 1 1 、1 2 : P N P橫型雙極子電晶體 2 1 :半導體基板 2 2、2 3 :基極區域 2 4、2 5 :集極區域 2 6、2 7 :射極區域 2 8、2 9 :閘極電極

In ^^^^1 —>^iv Bm· ^^^^1 f 1 n·— m-M 0¾ i (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）-13 -

Claims (1)

1. 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1 . 一種半導體積體電路，係爲具有： 具備第一導電型的基極區域（2 2 )、及被形成在此 基極區域表面上的第2導電型之射極區域（2 6 )、及與 此射極區域離間而被形成在前述基極區域表面上的第二導 電型之集極區域（24、24’ ）、及至少介由絕緣膜而 被形成在前述射極區域與前述集極區域間的前述基極區域 表面上之導電膜等之第一電晶體：及 具備第1導電型的基極區域（2 3 )、及被形成在此 基極區域表面上的第二導電型之射極區域（2 7 )、及與 此射極區域離間而被形成在前述基極區域表面上，且被連 接至前述第一電晶體的導電膜的第二導電型之集極區域（ 2 5、2 5')、及至少介由絕緣膜而被形成在前述射極 區域與前述集極區域間的前述基極區域表面上，且被連接 至前述第一電晶體的集極區域的導電膜（2 9 ，2 9 ’ ) 等之第二電晶體；及 被連接在前述第一電晶體的射極區域與前述第二電極 體的射極區域之定電流源（I );及 被連接在前述第一電晶體的集極區域與所定電壓之間 的第一負荷元件（R1):及 被連接在前述第二電晶體的集極區域與前述所定電壓 之間的第二負荷元件（R2)； 其特徵爲：具有將前述第一電晶體的基極區域與前述 第二電晶體的基極區域作爲輸入，將前述第一電晶體的集 極菡域與前述第二電晶體的集極區域作爲輸出之差動增幅 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） --------1农------訂------r (請先閱讀背面之注意事項再填寫本頁) -14 - 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 電路。 2 . —種半導體積體電路，係爲具有： 將介由分離區域而被形成在第一導電型的半導體基板 之第二導電型的2個孔洞區域作爲基極區域（2 2、2 3 )，且相互的離間而被形成在2個基極區域的第一導電型 的集極區域（2 4、24’ 、25、25，）與射極區域 (2 6、2 7 )、及介由絕緣膜而被形成在前述集極區域 與前述射極區域之間的前述半導體基板上的導電膜（2 8 ，28’ ，29，29’ ）等第一及第二電晶體：及 共通被連接在前述第一及第二電晶體的射極區域之定 電流源（I )、及 被連接在前述第一電晶體的集極區域與所定電壓之間 的第一負荷元件（R1);及 被連接在前述第二電晶體的集極區域與所定電壓之間 的第二負荷元件（R2):及 連接前述第一電晶體的集極區域與前述第二電晶體的 導電膜之手段；及 連接前述第二電晶體的集極區域與前述第一電晶體的 導電膜之手段等； 其特徵爲具有將前述第一電晶體的基極區域作爲第— 輸入（I N 1 )、及 將前述第二電晶體的基極區域作爲第二輸入（I N 2 )、及 將前述第一電晶體的集極菡域作爲第一輸出（ 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、τ -15 8 8 8 8 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 0 U T 1 )、及 將前述第二電晶體的集極區域作爲第二輸出（ 0UT2)之差動增幅電路。 3 . —種半導體積體電路，係爲具有第一導電型的射 極區域（26)、及第一導電型的集極區域（24、 2 4’ ）、及具有第二導電型的基極區域（2 2 )之第一 電晶體、及第一導電型的射極區域（2 7 )、及第一導電 型的集極區域（25、25’ )、及具有第二導電型的基 極（2 3 )之第二電晶體、及被連接在前述第一電晶體的 集極區域與所定電壓之間的第一負荷元件（R1)、及被 連接在前述第二電晶體的集極區域與所定電壓之間的第二 負荷元件（R 2 )、及共通被連接在前述第一及第二電晶 體的射極區域之定電流源（I)，且具有將前述第一及第 二電晶體的集極區域作爲輸出（0UT1、0UT2 )之 差動增幅電路之半導體積體電路： 其特徵爲具有：介由絕緣膜而被形成在前述第一及第 二電晶體的射極區域與集極區域之間的基極區域上之導電 膜（28、28’ 、29、29’ )、及連接前述第一電 晶體的前述導電膜與前述第二電晶體的集極區域之手段、 及連接前述第二電晶體的前述導電膜與前述第一電晶體的 集極區域之手段等之差動增幅電路。 4.如申請專利範圍第1項之半導體積體電路，其中 具有被設在前述第一電晶體的集極區域與前述第一負荷元 件之間之第一電壓降下元件、及被設在前述第二電晶體的 本矣氏張尺度適用中國國家標準（CNS ) Λ4規格（210X2S»7公釐) ~ ' -16 - n In m n I n . I I— n n ----- <J -I I ----- (請先閱讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 集極菡域與前述第二負荷元件之間之第二電壓降下兀件。 5 .如申請專利範圍第2項之半導體積體電路’其中 具有被設在前述第一竃晶體的集極區域與前述第一負荷元 件之間的第一電壓降下元件、及前述第二電晶體的集極區 域與前述第二負荷元件之間的第二電壓降下元件。 6.如申請專利範圍第3項之半導體積體電路’其中 具有被設在前述第一電晶體的集極區域與前述第一負荷元 件之間的第一電壓降下元件、及前述第一電阳體的集極區 域與前述第二負荷元件之間的電壓降下元件。 HI m m n —^n i ml -"* 、ve (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 17