TWI327775B - Semiconductor device - Google Patents

Description

1327775 玖、發明說明： [交互參考案] 本申請案係以西元2003年3月14曰申請之曰本專利 申請第2003-069044號案為基礎，該申請案之内容將與本 申請案一併參照。 【發明所屬之技術領域】 本發明係有關於一種具有防止靜電的保護電路之半導 體裝置（矽控整流器）。 【先前技術】 一般而言，透過互補金屬氧化半導體（c〇mplementary metal-oxide semiconductor; CM〇S)製程所製造出的半導體 裝置具有閘極氧化薄膜並因此對於靜電放電（Electrostatic

Discharge ; ESD)的耐受性較差。據此，許多透過互補金屬 氧化半導體製程所製造出的半導體裝置於輸入/輸出部（例 如於輸入/輸出端與接地端之間以及電源端與接地端之間 等）均具有防止靜電之保護電路。第丨丨八與UB圖係用以 顯示形成於習知的半導體裝置中用作為靜電保護電路之結 構的縱斷面圖。 如第11A圖所示之半導體裝置係包含：p型Γρ··」半 導體基板71;形成於該？型半導體基板71中之低濃度η 型「η-」半導體區域72 ;形成於該低濃度打型半導體區域 72中f連接至陽極端Ta^高漠度η型「„+」半導體區域 73與南濃度Ρ型「P+J半導體區域74;橋接於該ρ型半導 體基板71與低濃度η型半導體區域72間之高濃度η型「以 315582修正版 5 1327775 半導體區域75;形成於該p型半導體基板71中之低濃度r 型「η-」半導體區域76;鄰接的形成於該低濃度η型半導 體區域76上並連接至陰極端Tc之高濃度η型「η+」半導 體區域77;以及用以隔離高濃度η型半導體區域75與高濃 度π型半導體區域77之分離物78(該結構可參考如美國專 利第5,5〇2,317號案之說明書）。 如第11B圖所示之半導體裝置係包含：p型「p_·」半 導體基板81 ;形成於該p型半導體基板81中之低濃度n 型「η-」半導體區域82;形成於該低濃度η型半導體區域 82中並連接至陽極端Ta之高濃度11型「η+」半導體區域 83與高濃度ρ㉟「p+j半導體區域84 ;同樣形成於該低 濃度η型半導體區域82間之高濃度η型「η+」半導體區 或 橋接於該Ρ型半導體基板81與低濃度η型半導體 區域82間之咼濃度Ρ型「Ρ+」半導體區域86 ;形成於該 Ρ型半導體基板81中並連接至陰極端Tc之高滚度η型「η+」 半導體區域87與高濃度Pf「Ρ+」半㈣區域88;形成 於該间/辰度η型半導體區域85與高濃度p型半導體區域 86間之夕ΒΒ %部分89a ;以及用以隔離高濃度ρ型半導體 區域86與冋濃度n型半導體區域87之元件分離物區域 89b(該結構可參老如n 士宙立， 〆号日本專利公開第2001-1 85738號案之 第13圖）。 -----1不何《的平導體裝置中，當該青 放電犬波電壓施加至該陽搞被τ 也n m ± %極编Ta，由該p型半導體基板 與尚》辰度η型半導體产 干V體&域75所形成的觸發二極體，或这 315582修正版 6 1327775 濃度p型「p+」半導體區域13(下稱p+區域13);同樣形 •成於該η井12中並透過外部電阻Rext連接至陽極端Ta 之第一南濃度π型「n+」半導體區域14(下稱n+區域丨4); 連接於該n+區域14用以橋接於p基板丨丨與η井12間之 低濃度ρ型「Ρ-」半導體區域15(下稱ρ_區域15);形成於 該η井12中並連接至陰極端Tc之第二高濃度η型rn+J 半導體區域16與第二高濃度ρ型rp+」半導體區域ι7(以 下分別稱為η+區域16與ρ+區域17);以及用以隔離尸區 域1 5與η+區域1 6間（亦即陽極與陰極間）之元件分離部 1 8a、1 8b或1 8c。於本實施例中，該元件分離部1 8a、1 或1 8c刀別形成為一局部氧化（Localized Oxidation

Isolation method: LOCOS)部 18a、溝槽部 18b 或閘極部 18c。 在前述所架構出的半導體裝置中，該p基板u、n井 12以及ρ+區域13共同形成ρηρ型雙極電晶體Qa，該η 井12ρ Ρ基板11以及η+區域16共同形成ηρη型雙極電 晶體Qb。此外，在前述所架構出的半導體裝置中，該η+ 區域14與ρ-區域15共同形成觸發二極體Da。於此，該電 晶體Qb之基極寬度係透過控制該元件分離部1 8a、1肋或 18c之元件寬度予以控制。 第2圖係用以顯示本實施例之半導體裝置的等效電路 圖。如圖所示，該電晶體Qa之射極係連接至該陽極端Ta。 該電晶體Qa之集極一方面透過基板電阻Rsub連接至該陰 極端Tc，另一方面，復連接至該觸發二極體Da之陽極以 及該電晶體Qb之基極。該電晶體Qa之基極一方面透過外 9 315582修正版 1327775 阻元件且調整該電阻元件以控制該靜電保護電路之切換特 性’於所採用的結構中該觸發二極體以之陰極係透過外 部電阻Rext直接連接至該陽極端Ta。於此結構中，該對 於控制該電晶冑Q a之切換極&重要的基極電阻係設置為 外部電阻Rext ’藉以輕易的控制該基極電阻之電阻值，因 此可確實的給予該電晶體Q a之基極電阻所需要之電阻 值》據此，儘管愈來愈多的細間距半導體產品製程被採用， 仍然可輕易的設定用以決定該裝置特性之觸發電壓％與 維持電壓Vh。因此，可增強該切換特性，確保理想的容限 並增加產品良率。 此外，本實施例中的半導體裝置可透過習知的CM〇s 製程予以製造因此不會增加有任何過度的成本。再者，由 於本貫施例中的半導體裝置具有的矽控整流器結構，所佔 用的面積會少.於習知接地閘極η型金屬氧化半導體 (grounded-gate nMOS ; ggnMOS)類型的保護裝置。 接著，以下將描述該外部電阻Rext之佈局。第4A與 4B圖係用以顯示外部電阻Rext之佈局例示的上視圖。第 4A與4B圖中的元件於圖中的設置順序由左至右依序為： 陽極端Ta、外部電阻Rext、p+區域υ、n+區域μ、區 域15、n+區域I6'p+區域17以及陰極端Tc。該端Ta與 Tc可形成電極（墊）。 如第4A圖中所示的半導體裝置，該外部電阻Rext係 設置於該陽極端Ta與n+區域14之間，係以垂直連接該二 元件的方向設置。此外，該外部電阻Rext之一端具有第— 12 315582修正版 1327775 接點Τχ並透過該導體L2a電性連接至該陽極端，而另 -端具有第二接點Ty並透過該導體以電性連接至該n + 區域14。另一方面’於第4B圖中的半導體裝置，該外部 電阻Rext係設置於該陽極端^與…區域M之間並以平 行連接該二元件的方向設置，外部電阻㈤之一端具有 第-接點Τχ並電性連接至該陽極端^，而另一端具有第 =接點Ty並透過該導體L2電性連接至該n+區域14。於 ϋ㈣設置佈局中’Mp+區域13係透過導體li連接至 該陽極端Ta’該n+區域16與p+區域17係透過導體L3 連接至陰極端Tc。 透過刖述的。又置佈局方式，可以增加該半導體裝置的 空間效率並藉以減少晶片之尺寸。此種設置佈局可透過雙 層金屬處理予以實現，然基於空間效率的考量，較佳的可 採用三層金屬處理。該外部電阻Rext可透過形成η井電阻 或多晶矽電阻予以實現藉以具有數千歐姆的電阻值。 其-人，本發明之第二實施例的半導體裝置將揭露如 下第5Α至5C圖係用以顯示本發明之第二實施例所例示 之半導體裝置的縱斷面圖。如此三圖所示，本實施例中的 半導體裝置係由以下元件所組成：ρ基板21、形成於該ρ 基板21巾之η井22、形成於1^422中並連接至陽極端 Ta之ρ+區域23、橋接於該ρ基板21與η井間並透過 外部電阻Rext連接至陽極端仏之η+區域24、鄰接於該 η+區域24之一邊而形成於卩基板21中的卜區域25、形成 於該Ρ基板21中並連接至陰極端。之“區域^與#區 315582修正版 13 1327775 域27以及用以隔離p_區域25與n+區域26間之元件分離 部28a、28b或28c。本實施·例中之半導體裝置的等效電路 係與先前第一實施例中的半導體裝置相同（請參閱第2 圖）。如同前述之結構，本實施例中的半導體裝置可透過如 前述之第一實施例的習知CMOS製程予以實現。因此，可 在不過度的增加成本的情況下可以獲得前述的該些優點。 接著，本發明之第三實施例的半導體裝置將揭露如 下。第6A至6C圖係用以顯示本發明之第三實施例所例示 之半導體裝置的縱斷面圖。如此三圖所示，本實施例中的 半導體裝置係由以下元件所組成：p基板3 2、形成於該p 基板31中之n井32、形成於該11井32中並連接至陽極端 Ta之ρ+區域33、橋接於該ρ基板31與η井32間並透過 外。卩電阻Rext連接至陽極端丁3之η+區域34、鄰接於該 n+區域34下方而形成於ρ基板31中的ρ_區域35、形成於 該Ρ基板31中並連接至陰極端Tc之η+區域36與ρ+區域 37、以及用以隔離p_區域35與n+區域36間之元件分離部 3 8a、3 8b或3 8c。本實施例中之半導體裝置的等效電路係 與先前第一實施例中的半導體裝置相同（請參閱第2圖）。 相較於前述之第一與第二實施例，透過形成該p_區域35 於5亥P基板31之深處並形成該p_區域35於該n+區域34 下方而非旁側之方式，除可獲得前述的該些優點外並可減 少橫向的晶片尺寸。 接著，本發明之第四實施例的半導體裝置將揭露如 下。第7A至7C圖係用以顯示本發明之第四實施例所例示 315582修正版 14 1327775 之半導體裝置的縱斷面圖。如此三圖所示’本實施例中的 半導體裝置係由以下元件所組成：P型「p—」半導體基板 41(下稱p基板41);形成於該p基板41中之低濃度η型「η-」 半導體區域42(下稱η井42);形成於該η井42中並連接 至陽極端Ta之第一高濃度η型「η+」半導體區域43與第 一高濃度ρ型「ρ+」半導體區域44(下稱η+區域43與ρ + 區域44);同樣形成於該η井42中之第二高濃度η型「η+」 半導體區域45(下稱η+區域45);接續於該η+區域45用以 橋接於ρ基板41與η井42間之低濃度ρ型「ρ-」半導體 區域46(下稱ρ_區域46);形成於該ρ基板41中並連接至 陰極端Tc之第三高濃度η型「η+」半導體區域47與第二 向濃度Ρ型「Ρ+」半導體區域48(以下分別稱為η+區域47 與Ρ+區域48);以及用以隔離ρ_區域46與η+區域47間（亦 Ρ 1%極與陰極間）之元件分離部49a、49b或49c。於本實 知例中’該元件分離部49a、49b或49c分別形成為一局部 氧化部49a、溝槽部49b或閘極部49c。 在前述所架構出的半導體裝置中，該ρ基板41、η井 42' 以及Ρ+區域44共同形成ρηρ型雙極電晶體Qa，該η 曰Ρ Ρ基板41以及η+區域47共同形成ηρη型雙極電 :體Qb。此外，在前述所架構出的半導體裝置中，該 品域45與ρ_區域46共同形成觸發二極體。於此，該 晶體Qb之基極寬度係透過控制該元件分離部❿、桃或 49c之元件寬度予以控制。 圖係用以顯示本實施例之半導體裝置的等效電路 3155S2修正版 15 1327775 用的面積會少於習知接地閘極η型金屬氧化半導體類型的 保護裝置。 再者，本發明之第五實施例的半導體裝置將揭露如 第 至9C圖係用以顯不本發明之第五實施例所例示 之半導體裝置的縱斷面圖。如此三圖所示，本實施例中的 半V體裝置係由以下元件所組成·· ρ基板5〗、形成於該ρ 基板51中之！！井52、形成於該η井52中並連接至陽極端

Ta之η+區域53與Ρ+區域54、橋接於該ρ基板51與η井 52間之η+區域55、鄰接於該η+區域55之一邊而形成於ρ 基板51中的ρ_區域56、形成於該ρ基板51中並連接至陰 極端Tc之η+區域”與^十區域58、以及用以隔離ρ·區域 6與n+區域57間之元件分離部59a ' 59b或59c。本實施 例中之半導_辦# w 股褒置的4效電路係與先前第四實施例中的半 導體裝置相同pi· i & ° /閱第8圖）。如同前述之結構，本實施 例中的半導體奘w 、了透過如前述之第一實施例的習知 CMOS製程予以竇 汽見。因此’可在不過度的增加成本的情 况下可以獲得前述的該些優點。 接著’本發明之第六實施例的半導體裝置將揭露如 卜· 〇 1 zx * _ ^ 1 〇C圖係用以顯示本發明之第六實施例所例 丁之半V體裝置的縱斷面圖。如此三圖所示，本實施例中 9半導體裝置係由以下元件所組成：P基板61'形成於該 ^ 土板61中之〇井62、形成於該η井62中並連接至陽極 端之Π+區域63與Ρ+區域64、橋接於該ρ基板61與η 井62間之η+區域65、鄰接於該η+區域65下方而形成於 18 315582修正版 1327775 P基板61中的p -區域66、形成於該p基板61中並連接至 陰極端Tc之n+區域67與p+區域68、以及用以隔離p_.區 域66與n+區域67間之元件分離部69a、69b或69c »本實 %例中之半導體裝置的等效電路係與先前第四實施例中的 半導體裝置相同（請參閱第8圖）。相較於前述之第四實施 例’透過形成該p-區域66於該p基板61之深處並形成該 P-區域66於該n+區域65下方之方式，除可獲得前述的該 些優點外並可減少橫向的晶片尺寸。 依據本發明之一型態，本發明提供一種半導體裝置， 係具有p型半導體基板、形成於該p型半導體基板中的低 濃度η型半導體區域、形成於該低濃度η型半導體區域中 並連接至第一電極之第一高濃度ρ型半導體區域，形成於 該低濃度η型半導體區域中並透過電阻元件連接至該第一 電極之第一兩濃度η型半導體區域，接續於該第一高濃度 η型半導體區域所形成的低濃度ρ型半導體區域，形成於ρ 型半導體基板中並連接至第二電極之第二高濃度η型半導 體區域與第二高濃度ρ型半導體區域，以及形成於該低濃 度Ρ型半導體區域與該第二高濃度η型半導體區域間之元 件分離部。 適當的，於前述之半導體裝置架構中，所形成之低濃 度Ρ型半導體區域係橋接於ρ型半導體基板與低濃度η型 半導體區域間，且形成電阻元件於該？型半導體基板外 部。另-方面，適當的，於前述之半導體裝置架構中，所 形成之弟-㊅濃度η型半導體區域係橋接於ρ型半導體基 315582修正版 19 1327775 板與低濃度η型半導體區域間，且形成電阻元件於該p型 半導體基板外部。 換 的 透過前述之結構，可精確的控制靜電保護電路之切 特性並因此用α應付受到保護電路保護之閘絲化薄膜 薄型化。 適當的，於前述之半導體裝置架構中，該低濃度Ρ型 半導體區域係鄰接於該第一高濃度η型半導體區域之一邊 予以形成。透過此種架構，該半導體裝置可透過習知cM〇s 製程予以實現且不會過度的增加成本。 另一方面，適當的，於前述之半導體裝置架構中，該 低濃度ρ型半導體區域係鄰接於該第—高濃度n型半導體區 域下方予以形成。相較於上述之架構，藉由此種架構，除可 獲得同於前述的該些優點外並可減少橫向的晶片尺寸。 適當的，於前述之半導體I置架構中，π成於該第一 電極與第-高濃度η型半導體區域之電阻元件係以垂直或 平行於連接該第-電極與第—高濃度η型半導體區域之方 向而設置。該電阻元件-端之第―接點係、電性連接至該第 一電極而另一端之第二接點係電性連接至該第一高濃度打 型半導體區域。透過此種設置佈局’可以增加該半導體裝 置的空間效率並藉以減少晶片之尺寸。 適當的，於前述之半導體裝置架構中，該低濃度ρ型 半導體區域係橋接於ρ型半導體基板與低濃度⑶半導體 區域間，且形成電阻元件於該低滚度η型半導體區域内 部。另-方面’適當的’於前述之半導體裝置架構中，該 315582修正版 20 1327775 流體電路之㈣電壓並可容許受到保護之閘絲化薄膜的 薄型化。 【圖式簡單說明】 本發明之主要目的與特徵在透過以上之說明後將更為 明確，本發明之較佳實施例將伴隨以下的圖式予以揭露。 第1A至1 C圖係用以顯示本發明之第一實施例所例示 之半導體裝置的縱斷面圖； 第2圖係用以顯示本發明之第—實施例之半導體裝置 的等效電路圖； 第3圖係用以顯示代表應用於第一實施例之半導體裝 置的靜電保。蒦電路之切換特性的傳輪線脈波曲線圖； 第4A與4B圖係用以顯示外部電阻以以之佈局例示 的上視圖； 第5A至5C圖係用以顯示本發明之第二實施例所例示 之半導體裝置的縱斷面圖； 第6A至6C圖係用以顯示本發明之第三實施例所例示 之半導體裝置的縱斷面圖； 第A至7 C圖係用以顯示本發明之第四實施例所例示 之半導體裝置的縱斷面圖； 第8圖係用以顯示本發明之第四實施例之半導體裝置 的等效電路圖； 第A至9C圖係用以顯示本發明之第五實施例所例示 之半導體裝置的縱斷面圖； 第10A至i〇C圖係用以顯示本發明之第六實施例所例 22 315582修正版 1327775 示之半導體裝置的縱斷面圖；以及 第11A至11B圖係用以顯示形成於習知半導體裝置中 用作為靜電保護電路之結構的縱斷面圖。 【主要元件符號說明】 11 Ρ 型 厂] Ρ--」 半 導 體 基板 12 低 濃 度 η型 厂 Π- J 半導 體 區 域 13 第 一 南 濃度 Ρ 型 厂 Ρ+」 半 導 體 區 域 14 第 一 高 濃度 η 型 厂 η+」 半 導 體 區 域 15 低 濃度 Ρ型 厂 Ρ- J 半導 體 區 域 16 第 二 南 濃度 η 型 厂 η+」 半 導 體 區 域 17 第 二 兩 濃度 Ρ 型 厂 Ρ+」 半 導 體 區 域 18a、 18b、 18c、 28a' 28b、 28c、 38a 、 38b ' 38c 、 49a 、 49b 、 49c 、 59a、59b、59c、69a、69b、69c 元件分離部 21、 31、41、51、61 p 基板 22、 32、52、62 n 井. 23、 27、33、37、54、58、64、68 ρ+區域 24、 26、34、36、53、55、57、63、65、67 η+區域 25、 35、56、66 ρ-區域 42 低濃度 η 型 厂 η- 」半導 體 區域 43 第- -高 :曾 /辰 度 η 型 Γ η+」 半 導體 域 44 第- -高 濃 度 Ρ 型 ΓΡ+」 半 導體 區 域 45 第二 二向 '、普 /辰 度 η 型 「η+」 半 導體 區 域 46 低濃度 Ρ 型 厂 Ρ- 」半導 體 區域 23 315582修正版 1327775 47 第 二面 濃 度 η型「 η+」 半 導 體 區域 48 第 二尚 濃度 ρ型「 Ρ4 —J 半 導 體 區域 71 P 型半: 導 體基板 72 低 濃度 η 型 Γ η-」 半 導 體 區 域 73 南 濃度 η 型 「η+」 半 導 體 區 域 74 高 濃度 Ρ 型 「ρ+」 半 導 體 區 域 75 南 濃度 η 型 Γ η+」 半 導 體 區 域 76 低 濃度 η 型 Γ η-」 半 導 體 區 域 77 濃度 η 型 「η+」 半 導 體 域 78 分 離物 81 P 型半導· 體基板 82 低 濃度 η 型 Γ η-」 半 導 體 區 域 83 尚 濃度 η 型 厂η+」 半 導 體 域 84 高 濃度 Ρ 型 「Ρ+」 半 導 體 區 域 85 濃度 η 型 「η+」 半 導 體 區 域 86 向 濃度 Ρ 型 「ρ+」 半 導 體 區 域 87 尚 濃度 η 型 「η+」 半 導 體 區 域 88 高 濃度 Ρ 型 「ρ+」 半 導 體 區 域 89a 多 晶石夕 部 分 89b 分 離物 區 域 24 315582修正版

Claims (1)

1327775 拾、申請專利範圍

日修正 93105493號專利申請案 (99年3月24曰） I 一種半導體裝置，係包含： p髮半導體基板； 形成於該p型半導體基板中的低濃度η型半導體區 域； 第一電極； 形成於該低濃度η型半導體區域中並連接至該第 一電極之第一高濃度ρ型半導體區域； 電阻元件； 形成於該低濃度η型半導體區域中並透過該電阻 元件連接至該第一電極之第一高濃度η型半導體區域； 鄰接形成於該第一高濃度η型半導體區域的低濃 度ρ型半導體區域； 第二電極； 形成於該ρ型半導體基板中並連接至該第二電極 之第二高濃度η型半導體區域； 形成於該ρ型半導體基板中並連接至該第二電極 之第二高濃度ρ型半導體區域；以及 形成於該低濃度ρ型半導體區域與該第 向》晨度 型半導體區域間之元件分離部 •如申請專利範圍第1項之车., 哨（牛導體裝置’其中，該低濃^ P型半導體區域係橋接於兮n剂坐道細# ^ ρ型半導體基板與該低濃〉 η型半導體區域間，且盆由 _ ^ ^ , ^ 且具中，該電阻疋件係形成於該 型半導體基板外部。 315582修正本 25 1327775 年月£1 修正

105493號專利申請案 (99年3月24曰） 如申請專利範圍第1項之半導體裝置，其中，該第一高 濃度II型半導體區域係橋接於該p型半導體基板與該低 濃度η型半導體區域間，且其中，該電阻元件係形成於 該Ρ型半導體基板外部。 4·如申請專利範圍第3項之半導體裝置，其中，該低濃度 Ρ型半導體區域係鄰接於該第一高濃度η型半導體區域 之一邊予以形成。 5.如申請專利範圍帛3項之半導體裝置，其中，該低濃度 Ρ孓半導體區域係鄰接於該第一高濃度η型半導體區域 下方予以形成。 6. 如申請專利範圍第2至5項之其t 一項之半導體裝置， 其中，該電阻7L件係形成於該第一電極與該第一高濃度 η型半導體區域之間並垂直或平行於連接該第一電極與 該第-高濃度η型半導體區域之方向，該電阻元件一端 之第一接點係電性連接至該第一電極，而另一端之第二 接點係電性連接至該第一高濃度η型半導體區域。 7. 如申請專㈣圍第i項之半導體裝置，其中，該低濃度 P型半導體區域係橋接於該p型半導體基板與該低濃度 :型丰導體區域間，且其中，該電阻元件係形成於該低 浪度η型半導體區域内部。 8. =請專利_!項之半導體裝置，其中，該第一高 =11型半導體區域係橋接於該ρ型半導體基板與該低 :度=半導體區域間，且其中，該電阻元件係形成於 該低濃度η型半導體區域内部。 315582修正本 26

1327775 第93105493號專利申請案 (99年3月24曰） 9. 如申請專利範圍第8項之半導體裝置，其中，該低濃度 P型半導體區域係鄰接於該第一高濃度η型半導體區域 之一邊予以形成。 10. 如申請專利範圍第8項之半導體裝置，其中，該低濃度 ρ型半導體區域係鄰接於該第一高濃度η型半導體區域 下方予以形成。 27 315582修正本