TWI566421B - 垂直式二極體及其製造方法 - Google Patents

Description

垂直式二極體及其製造方法

本發明係有關於一種半導體裝置，且特別係有關於一種垂直式二極體及其製造方法。

一般的二極體係由P型半導體材料與N型半導體材料所組成。依照二極體的P型與N型半導體材料排列的方式，可分為水平式二極體或垂直式二極體。

在維持相同崩潰電壓的前提下，水平式二極體具有比垂直式二極體低的電流容量。若要提升水平式二極體的電流容量，則需要增加水平式二極體佔用的元件面積。如此將不利於半導體裝置整體尺寸的小型化。

為了維持高崩潰電壓，在垂直式二極體中的摻質濃度受到限制。若摻質濃度太高，則將導致崩潰電壓降低。然而，低摻質濃度將無法明顯提升順向電流。因此，在本技術領域中，需要一種新穎的垂直式二極體，可維持適度的高崩潰電壓，同時能夠明顯提升順向電流。

本揭露之一實施例係揭示一種垂直式二極體，包括：高壓N型井區，形成於基板中，其中高壓N型井區自基板之上表面向下延伸至一深度，且其中高壓N型井區具有第一N型摻質濃度；兩個P型摻雜區，形成於高壓N型井區中且彼此間 隔；N型井區，形成於高壓N型井區中，其中N型井區具有高於第一N型摻質濃度的第二N型摻質濃度；N型重摻雜區，形成於N型井區中，其中N型重摻雜區具有高於第二N型摻質濃度的第三N型摻質濃度；複數個隔離結構，形成於基板的上表面上，以定義出陽極區及陰極區，其中陽極區暴露出P型摻雜區以及其間的高壓N型井區，且其中陰極區暴露出N型重度摻雜區；底部N型佈植區，形成於對應陽極區的高壓N型井區下方，其中底部N型佈植區直接接觸高壓N型井區或與高壓N型井區部分重疊；陽極電極，電性連接至P型摻雜區以及其間的高壓N型井區；以及陰極電極，電性連接至N型重摻雜區。

本揭露之另一實施例係揭示一種垂直式二極體的製造方法，包括：提供基板；形成底部N型佈植區於基板之中；形成高壓N型井區於基板中且位於底部N型佈植區上，其中高壓N型井區自基板之上表面向下延伸至一深度，且其中高壓N型井區具有第一N型摻質濃度；形成N型井區於高壓N型井區中，其中N型井區具有高於第一N型摻質濃度的第二N型摻質濃度；形成複數個隔離結構於基板的上表面上，以定義出陽極區及陰極區，其中底部N型佈植區位於對應陽極區的高壓N型井區下方，且其中底部N型佈植區直接接觸高壓N型井區或與高壓N型井區部分重疊；形成兩個P型摻雜區於高壓N型井區中，其中上述P型摻雜區彼此間隔；形成N型重摻雜區於N型井區中，其中N型重摻雜區具有高於第二N型摻質濃度的第三N型摻質濃度；形成陽極電極，其中陽極電極電性連接至上述P型摻雜區以及其間的高壓N型井區；以及形成陰極電極，其中陰極 電極電性連接至N型重摻雜區。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，作詳細說明如下：

10‧‧‧陽極區

20‧‧‧陰極區

100‧‧‧垂直式二極體

102‧‧‧基板

104‧‧‧底部N型佈植區

106‧‧‧高壓N型井區

108‧‧‧N型井區

110‧‧‧隔離結構

112‧‧‧P型摻雜區

114‧‧‧N型重摻雜區

115‧‧‧開口

116‧‧‧介電層

118‧‧‧陰極電極

120‧‧‧陽極電極

222‧‧‧深溝隔離結構

224‧‧‧絕緣層

C、E₁、E₂‧‧‧曲線

D1、D2、D3‧‧‧深度

H‧‧‧高度

R1、R2‧‧‧電荷傳導路徑

S‧‧‧間距

W‧‧‧寬度

第1A圖至第1G圖為一些實施例之垂直式二極體之各個製程階段的剖面示意圖。

第2A圖至第2B圖為另一些實施例之垂直式二極體之各個製程階段的剖面示意圖。

第3圖繪示出包括及不包括底部N型佈植區的垂直式二極體之順向電流實驗結果。

第4圖繪示出包括及不包括底部N型佈植區的垂直式二極體之崩潰電壓實驗結果。

為使本發明之上述和其他目的、特徵、優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。然而，任何所屬技術領域中具有通常知識者將會瞭解本發明中各種特徵結構僅用於說明，並未依照比例描繪。事實上，為了使說明更加清晰，可任意增減各種特徵結構的相對尺寸比例。在說明書全文及所有圖式中，相同的參考標號是指相同的特徵結構。

本揭露提供一種垂直式二極體及其製造方法，第1A圖至第1G圖為一些實施例之垂直式二極體100之各個製程階段的剖面示意圖。

請參照第1A圖，首先提供一基板102。接著，使用N型摻質實施第一佈植製程，可利用光阻或硬罩幕作為佈植遮罩，以形成底部N型佈植區104於基板102中。N型摻質可包括磷、砷或其他合適的N型摻質。

基板102可包括塊材半導體基板(例如，矽基板)、化合物半導體基板(例如，IIIA-VA族半導體基板)、絕緣層上覆矽(silicon on insulator,SOI)基板或其他合適之基板。基板102可為P型摻雜、N型摻雜或未經摻雜的基板。在一些實施例中，基板102可為P型半導體基板。在一些實施例中，基板102可為N型半導體基板。在本實施例中，基板102為P型矽基板。

請參照第1B圖，使用N型摻質實施第二佈植製程，以形成高壓N型井區106於基板102中。高壓N型井區106自基板102的上表面向下延伸至深度D1的位置，並且位於底部N型佈植區104的上方，如第1B圖所示。

若高壓N型井區106的摻質濃度太高，則會降低施加逆向偏壓時崩潰電壓。若高壓N型井區106的摻質濃度太低，則會降低施加順向偏壓時所產生的順向電流。在一些實施例中，高壓N型井區106的摻質濃度為約1×10¹⁵-1×10¹⁷atoms/cm³。

請參照第1C圖，使用N型摻質實施第三佈植製程，以形成N型井區108於高壓N型井區106中。N型井區108自基板102的上表面向下延伸至深度D2的位置，且深度D2小於高壓N型井區106的深度D1，如第1C圖所示。

為了形成導電路徑，N型井區108的摻質濃度可大於高壓N型井區106的摻質濃度。然而，若N型井區108的摻質 濃度太高，也會導致逆向偏壓時崩潰電降低壓。在一些實施例中，N型井區108的摻質濃度為約5×10¹⁵-5×10¹⁷atoms/cm³。

請參照第1D圖，形成複數個隔離結構110於基板102的上表面上，以定義出陽極區10及陰極區20。在一些實施例中，隔離結構110可為場氧化物(field oxide)，且可利用習知的場氧化物製程形成。在其他實施例中，隔離結構110可為淺溝隔結構(shallow trench isolation,STI)。在這樣的實施例中，隔離結構110可包括氧化矽、氮化矽、氮氧化矽、氣隙(air gap)、其他適合的材料或上述之組合，且可藉由適合的製程形成隔離結構110。舉例而言，形成淺溝槽隔離結構之製程可包括微影製程、在基板之中形成溝槽的蝕刻製程(例如，使用乾式蝕刻及/或濕式蝕刻)，以及在溝槽中沉積一或多種介電材料的沉積製程(例如，使用化學氣相沉積製程)。

請參照第1E圖，使用P型摻質實施第四佈植製程，以在陽極區10形成兩個P型摻雜區112於高壓N型井區106中，且兩個P型摻雜區112彼此間隔。P型摻質可包括硼或其他合適的P型摻質。

如第1E圖所示，位於陽極區10的兩個P型摻雜區112間隔一間距S。此外，P型摻雜區112自基板102的上表面向下延伸至深度D3的位置。P型摻雜區112的深度D3小於高壓N型井區106的深度D1，且深度D3可相等或相近於N型井區108的深度D2。

需注意的是，在剖面圖中繪示兩個P型摻雜區112僅為示意，並非用以限定本揭露。本技術領域中具有通常知識 者應可理解，P型摻雜區112在上視圖中可以包括各種不同的排列方式。在一些實施例中，兩個P型摻雜區112在上視圖中可為兩條平行線。在一些實施例中，兩個P型摻雜區112在上視圖中可為一封閉的圓形或橢圓形。在一些實施例中，兩個P型摻雜區112在上視圖中可為一封閉的多邊形。

仍請參照第1E圖，使用N型摻質實施第五佈植製程，以在陰極區20形成N型重摻雜區114於N型井區108中。相似地，為了與後續的陰極電極形成導電接觸，N型重摻雜區114的摻質濃度可大於N型井區108的摻質濃度。在一些實施例中，N型重摻雜區114的摻質濃度為約1×10¹⁷-5×10¹⁹atoms/cm³。

需注意的是，上述第一、第二、第三、第四及第五佈植製程的步驟順序僅用以舉例說明，並非用以限定本揭露。本技術領域中具有通常知識者應可理解，上述佈植製程可視需要以其他的順序進行。

此外，在一些實施例中，在第一、第二、第三、第四及第五佈植製程之後，可在不同溫度下各自進行熱製程，以適度活化每一佈植製程各自所佈植的摻質。在一些實施例中，可在第五佈植製程之後，進行熱製程，藉以在一次的熱製程中活化所有佈植製程的摻質。熱製程可包括爐管製程(furnace process)、快速加熱製程(rapid thermal process,RTP)、其他合適的熱製程或上述之組合。在一些實施例中，熱製程為快速加熱製程，製程溫度為850-1000℃，加熱持續時間為20-90秒。

請參照第1F圖，形成一介電層116於基板102上。 介電層116可由下列材料所組成，包括氧化矽、經摻雜或未摻雜的氧化矽、未摻雜的矽酸鹽玻璃(undoped silicate glass,USG)、磷摻雜的矽玻璃(phosphorus-doped silicon glass,PSG)、硼磷矽酸鹽玻璃(boron phosphorus silicate glass,BPSG)、苯基三乙氧基矽酸鹽(phenyl triethoxy silicate,PTEOS)、磷硼四乙基矽酸鹽(boron phosphorous tetraethyl silicate,BPTEOS)、非晶氟碳(amorphous fluorinated carbon)、聚對二甲苯(Parylene)、苯並環丁烯(bis-benzocyclobutenes,BCB)、聚亞醯胺(polyimide)、其他合適的多孔性高分子材料及/或上述之組合。介電層116可藉由任何適合的製程形成，例如化學氣相沉積法(chemical vapor deposition,CVD)、高密度電漿化學氣相沉積法(high density plasma CVD)、旋轉塗佈製程(spin-on processing)、濺鍍(sputting)、爐管沉積(furnace deposition)製程及/或其他適合的方法。

請參照第1G圖，以微影與蝕刻製程在介電層116形成數個開口115，以分別暴露出位於陽極區10的P型摻雜區112及位於P型摻雜區112之間的高壓N型井區106，並且暴露出位於陰極區20的N型重摻雜區114。在形成開口115之後，沉積導電材料於介電層116上並填入開口115中，接著回蝕刻位於介電層116上的導電材料，以在陽極區10形成陽極電極120，並在陰極區20形成陰極電極118。陽極電極120電性連接至P型摻雜區112及位於P型摻雜區112之間的高壓N型井區106。陰極電極118電性連接至N型重摻雜區114。在一些實施例中，陽極電極120與陰極電極118可各自包括鎢、銅、鉬、金、銀、鋁、鉑或上述 之合金。

在本實施例中，垂直式二極體100可為經摻雜之半導體材料與金屬材料所組成的蕭特基二極體(Schottky diode)。與一般二極體相比，經摻雜之半導體材料與金屬材料的接面之位能障礙(junction barrier)較小，因此蕭特基二極體的開關電壓(turn-on voltage)較一般二極體小。再者，因為蕭特基二極體是利用單載子的移動產生電流，所以其切換速度較一般二極體更快。然而，垂直式二極體100並不限於蕭特基二極體，在其他實施例中，垂直式二極體100可以是其他垂直式二極體。

仍請參照第1G圖，當施加順向偏壓時，電荷傳導路徑R1為自陽極電極120經過位於P型摻雜區112之間的高壓N型井區106、位於P型摻雜區112下方的高壓N型井區106、N型井區108及N型重摻雜區114，最後傳導至陰極電極118。

本案發明人發現在高壓N型井區106下方額外形成底部N型佈植區104，可明顯提升順向電流。據此，本案發明人推論當電荷傳導至P型摻雜區112下方的高壓N型井區106時，底部N型佈植區104提供額外的電荷傳導路徑R2，如第1G圖所繪示。換言之，底部N型佈植區104擴大電荷的傳導路徑，因而提升順向電流。需注意的是，第1G圖所繪示電荷傳導路徑R1及R2僅用以舉例說明，並非用以限定電荷傳導路徑的數量。

再者，本案發明人發現底部N型佈植區104的位置、尺寸及摻質濃度皆為影響垂直式二極體效能表現的重要參數。這些參數將於下文中詳細討論。

為了使電荷能夠經過底部N型佈植區104，底部N型佈植區104必須位於對應陽極區10的高壓N型井區106下方，且必須直接接觸高壓N型井區106或與高壓N型井區106部分重疊。在一些實施例中，高壓N型井區106在形成時即已直接接觸底部N型佈植區104或與底部N型佈植區104部分重疊。在另一些實施例中，高壓N型井區106在形成時並未直接接觸底部N型佈植區104。在這樣的實施例中，可藉由後續進行之活化摻質的熱製程，使高壓N型井區106與底部N型佈植區104的摻質向外擴散。如此一來，高壓N型井區106與底部N型佈植區104經過活化後的摻雜輪廓即可彼此直接接觸或彼此部分重疊。

需注意的是，底部N型佈植區104的摻質濃度應在適當的範圍之內。若底部N型佈植區104的摻質濃度太低，則底部N型佈植區104的電阻太高而不利於電荷的傳導。如此一來，將無法擴大電荷的傳導路徑，因而無法提升順向電流。反之，若底部N型佈植區104的摻質濃度太高，則當施加逆向偏壓時，不利於底部N型佈植區104的載子空乏(depletion)。如此一來，當施加逆向偏壓時，將無法有效切斷電荷的傳導路徑，因而導致崩潰電壓大幅降低。在一些實施例中，底部N型佈植區104的摻質濃度為高壓N型井區106的摻質濃度的0.9-1.1倍。

此外，底部N型佈植區104的寬度及高度應在適當的範圍之內。請參照回第1G圖，底部N型佈植區104具有寬度W及高度H。若底部N型佈植區104的寬度W及高度H太小，則無法有效擴大電荷的傳導路徑，因而無法提升順向電流。反之，底部N型佈植區104的寬度W及高度H太大，則當施加逆向偏壓 時，將導致崩潰電壓大幅降低。在一些實施例中，底部N型佈植區104的寬度W為P型摻雜區112的間距S的0.5-2倍。在一些實施例中，底部N型佈植區104的高度H為高壓N型井區106的深度D1的5-15%。

第3圖繪示出包括及不包括底部N型佈植區的垂直式二極體之順向電流實驗結果。第4圖繪示出包括及不包括底部N型佈植區的垂直式二極體之崩潰電壓實驗結果。在第3圖及第4圖中，曲線C為不包括底部N型佈植區的垂直式二極體之順向電流實驗結果。曲線E₁為包括底部N型佈植區的垂直式二極體之順向電流實驗結果，其中底部N型佈植區的寬度為P型摻雜區的間距S的1.25倍，且底部N型佈植區的摻質濃度相同於高壓N型井區106的摻質濃度。曲線E₂為包括底部N型佈植區的垂直式二極體之順向電流實驗結果，其中底部N型佈植區的寬度為P型摻雜區的間距S的1.5倍，且底部N型佈植區的摻質濃度相同於高壓N型井區106的摻質濃度。

請參照第3圖，當所施加的順向偏壓為0.3V時，曲線C、曲線E₁及曲線E₂所對應的順向電流(forward current)I_F,C、I_F,E1及I_F,E2分別為5.3×10^-7Amps/μm、9.0×10^-7Amps/μm及1.1×10^-6Amps/μm。由此可知，相較於不包括底部N型佈植區的垂直式二極體，包括底部N型佈植區的垂直式二極體的順向電流可提升約1.70-2.08倍。

請參照第4圖，當施加逆向偏壓時，曲線C、曲線E₁及曲線E₂所對應的崩潰電壓(breakdown voltage)V_B,C、V_B,E1及V_B,E2分別為104V、104V及96V。由此可知，相較於不包括 底部N型佈植區的垂直式二極體，包括底部N型佈植區的垂直式二極體的崩潰電壓僅降低約0-7.6%。

上述實驗數據已證實，與未形成底部N型佈植區104的比較例相比，藉由形成調整底部N型佈植區104並適當地調整其尺寸及摻質濃度，順向電流可提升約1.8-2倍。再者，在這樣的實施例中，崩潰電壓僅降低約0-7.6%。由此可知，本揭露所提供的垂直式二極體，能夠在對崩潰電壓造成輕微影響甚至不造成影響的前提下，大幅提升順向電流，因而可改善裝置的效能。

在一些實施例中，第一、第二、第三及第五佈植製程可為各自獨立的不同製程，且可各自使用不同的N型摻質。在一些實施例中，第一、第二、第三及第五佈植製程可使用相同的N型摻質。尤其是用以形成底部N型佈植區104的第一佈植製程與用以形成高壓N型井區106的第二佈植製程可使用相同的N型摻質。在這樣的實施例中，可僅調整N型摻質的濃度而不需更換佈植製程的設備及材料，因此不會增加額外的製造成本。

此外，在本實施例中，基板102為P型半導體基板。然而，在另一些實施例中，基板102可為未經摻雜的矽基板或N型半導體基板。為了確保垂直式二極體100能夠順利運作，依照基板102的導電類型不同，可視需要調整底部N型佈植區104、高壓N型井區106、N型井區108、P型摻雜區112及N型重摻雜區114之摻質濃度。

在其他實施例中，基板102為未經摻雜的矽基板， 且高壓N型井區106的摻質濃度為約1×10¹⁶-5×10¹⁷atoms/cm³；底部N型佈植區104的摻質濃度為高壓N型井區106的摻質濃度的約0.9-1.1倍；N型井區108的摻質濃度為約1×10¹⁶-5×10¹⁸atoms/cm³；P型摻雜區112的摻質濃度為約1×10¹⁶-5×10¹⁸atoms/cm³；以及N型重摻雜區114的摻質濃度為約1×10¹⁸-1×10²⁰atoms/cm³。

在其他實施例中，基板102為N型半導體基板，且高壓N型井區106的摻質濃度為約1×10¹⁶-5×10¹⁷atoms/cm³；底部N型佈植區104的摻質濃度為高壓N型井區106的摻質濃度的約0.9-1.1倍；N型井區108的摻質濃度為約1×10¹⁶-5×10¹⁸atoms/cm³；P型摻雜區112的摻質濃度為約1×10¹⁶-5×10¹⁸atoms/cm³；以及N型重摻雜區114的摻質濃度為約1×10¹⁸-1×10²⁰atoms/cm³。

第2A圖至第2B圖為另一些實施例之垂直式二極體200之各個製程階段的剖面示意圖。第2A圖至第2B圖中與第1A圖至第1G圖中相同的元件使用相同的標號表示。為了簡化說明，關於相同於第1A圖至第1G圖的元件及其形成製程步驟，在此不再贅述。

請參照第2A圖，第2A圖相似於第1E圖，差別在於第2A圖的垂直式二極體200包括深溝隔離結構(deep trench isolation,DTI)222以及絕緣層224。如第2A圖所示，絕緣層224位於底部N型佈植區104下方。深溝隔離結構222形成於基板102中且圍繞高壓N型井區106。深溝隔離結構222與絕緣層224形成一電性絕緣的封閉區域。

絕緣層224可包括氮化物、氮氧化物、埋入式氧化物(buried oxide)或其他合適的絕緣材料。在一些實施例中，可在形成底部N型佈植區104之前形成絕緣層224。在本實施例中，基板102為絕緣層上覆矽基板，且可省略形成絕緣層224的製程步驟。

可在形成介電層116之前形成深溝隔離結構222。換言之，可在第1F圖之前的任一製程步驟之前或之後形成深溝隔離結構222。可利用任何合適的製程形成深溝隔離結構222。舉例而言，可包括：實施乾式蝕刻以在形成基板102中深溝槽，填入合適的介電材料或絕緣材料於深溝槽中，接著移除基板102上多餘的介電材料。

在形成如第2A圖所示的結構之後，可繼續進行第1F圖至第1G圖的製程步驟，以完成如第2B圖所示的垂直式二極體200。

在本實施例中，由於深溝隔離結構222與絕緣層224形成一電性絕緣的封閉區域，因此可有效隔絕來自外部其他元件的雜訊，亦可避免垂直式二極體200的電流干擾外部其他元件。如此一來，可確保垂直式二極體200與外部其他元件彼此各自獨立操作，進而提升裝置的整體效能。

綜上所述，本揭露所提供之垂直式二極體及其製造方法的優點在於藉由在高壓N型井區下方額外形成底部N型佈植區，使順向電流明顯提升。再者，藉由適當地調整調整底部N型佈植區的尺寸及摻質濃度，能夠僅對崩潰電壓造成輕微影響，大幅提升順向電流，進而可改善裝置的效能。再者，使 用相同的N型摻質及佈植製程形成底部N型佈植區與高壓N型井區，不會增加額外的製造成本。此外，利用深溝隔離結構與絕緣層形成一電性絕緣的封閉區域，可確保垂直式二極體與外部其他元件彼此各自獨立操作，進而提升裝置的整體效能。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧陽極區

20‧‧‧陰極區

100‧‧‧垂直式二極體

102‧‧‧基板

104‧‧‧底部N型佈植區

106‧‧‧高壓N型井區

108‧‧‧N型井區

110‧‧‧隔離結構

112‧‧‧P型摻雜區

114‧‧‧N型重摻雜區

115‧‧‧開口

116‧‧‧介電層

118‧‧‧陰極電極

120‧‧‧陽極電極

D1、D2、D3‧‧‧深度

H‧‧‧高度

R1、R2‧‧‧電荷傳導路徑

S‧‧‧間距

W‧‧‧寬度

Claims (20)

1. 一種垂直式二極體，包括：一基板；一高壓N型井區，形成於該基板中，其中該高壓N型井區自該基板之上表面向下延伸至一深度，且其中該高壓N型井區具有一第一N型摻質濃度；兩個P型摻雜區，形成於該高壓N型井區中且彼此間隔；一N型井區，形成於該高壓N型井區中，其中該N型井區具有高於該第一N型摻質濃度的一第二N型摻質濃度；一N型重摻雜區，形成於該N型井區中，其中該N型重摻雜區具有高於該第二N型摻質濃度的一第三N型摻質濃度；複數個隔離結構，形成於該基板的上表面上，以定義出一陽極區及一陰極區，其中該陽極區暴露出該等P型摻雜區以及其間的該高壓N型井區，且其中該陰極區暴露出該N型重度摻雜區；一底部N型佈植區，形成於對應該陽極區的該高壓N型井區下方，其中該底部N型佈植區直接接觸該高壓N型井區或與該高壓N型井區部分重疊；一陽極電極，電性連接至該等P型摻雜區以及其間的該高壓N型井區；以及一陰極電極，電性連接至該N型重摻雜區。
2. 如申請專利範圍第1項所述之垂直式二極體，其中該底部N型佈植區具有一高度，其中該高度約為該高壓N型井 區之該深度的5-15%。
3. 如申請專利範圍第1項所述之垂直式二極體，其中該底部N型佈植區具有一寬度，其中該寬度約為該等P型摻雜區之間距的0.5-2倍。
4. 如申請專利範圍第1項所述之垂直式二極體，其中該底部N型佈植區具有一第四N型摻質濃度為該第一N型摻質濃度的0.9-1.1倍。
5. 如申請專利範圍第1項所述之垂直式二極體，其中該基板為一塊材半導體基板。
6. 如申請專利範圍第1項所述之垂直式二極體，其中該基板為一絕緣層上覆矽基板。
7. 如申請專利範圍第6項所述之垂直式二極體，更包括：一絕緣層，位於該底部N型佈植區下方；以及一深溝隔離結構，形成於該基板中且圍繞該高壓N型井區，其中該深溝隔離結構與該絕緣層形成一電性絕緣的封閉區域。
8. 如申請專利範圍第1項所述之垂直式二極體，其中該基板為一P型半導體基板。
9. 如申請專利範圍第1項所述之垂直式二極體，其中該基板為一N型半導體基板。
10. 如申請專利範圍第1項所述之垂直式二極體，其中該陽極電極與該陰極電極各自包括鎢、銅、鉬、金、銀、鋁、鉑或上述之合金。
11. 一種垂直式二極體的製造方法，包括： 提供一基板；形成一底部N型佈植區於該基板之中；形成一高壓N型井區於該基板中且位於該底部N型佈植區上，其中該高壓N型井區自該基板之上表面向下延伸至一深度，且其中該高壓N型井區具有一第一N型摻質濃度；形成一N型井區於該高壓N型井區中，其中該N型井區具有高於該第一N型摻質濃度的一第二N型摻質濃度；形成複數個隔離結構於該基板的上表面上，以定義出一陽極區及一陰極區，其中該底部N型佈植區位於對應該陽極區的該高壓N型井區下方，且其中該底部N型佈植區直接接觸該高壓N型井區或與該高壓N型井區部分重疊；形成兩個P型摻雜區於該高壓N型井區中，其中該等P型摻雜區彼此間隔；形成一N型重摻雜區於該N型井區中，其中該N型重摻雜區具有高於該第二N型摻質濃度的一第三N型摻質濃度；形成一陽極電極，其中該陽極電極電性連接至該等P型摻雜區以及其間的該高壓N型井區；以及形成一陰極電極，其中該陰極電極電性連接至該N型重摻雜區。
12. 如申請專利範圍第11項所述之垂直式二極體的製造方法，其中該底部N型佈植區具有一高度，其中該高度約 為該高壓N型井區之該深度的5-15%。
13. 如申請專利範圍第11項所述之垂直式二極體的製造方法，其中該底部N型佈植區具有一寬度，其中該寬度約為該等P型摻雜區之間距的0.5-2倍。
14. 如申請專利範圍第11項所述之垂直式二極體的製造方法，其中該底部N型佈植區具有一第四N型摻質濃度為該第一N型摻質濃度的0.9-1.1倍。
15. 如申請專利範圍第11項所述之垂直式二極體的製造方法，其中該基板為一塊材半導體基板。
16. 如申請專利範圍第11項所述之垂直式二極體的製造方法，其中該基板為一絕緣層上覆矽基板。
17. 如申請專利範圍第16項所述之垂直式二極體的製造方法，更包括：形成一深溝隔離結構於該基板中且圍繞該高壓N型井區，其中該深溝隔離結構與位於該底部N型佈植區下方的一絕緣層形成一電性絕緣的封閉區域。
18. 如申請專利範圍第11項所述之垂直式二極體的製造方法，其中該基板為一P型半導體基板。
19. 如申請專利範圍第11項所述之垂直式二極體的製造方法，其中該基板為一N型半導體基板。
20. 如申請專利範圍第11項所述之垂直式二極體的製造方法，其中該陽極電極與該陰極電極各自包括鎢、銅、鉬、金、銀、鋁、鉑或上述之合金。