TWI324303B

TWI324303B -

Info

Publication number: TWI324303B
Application number: TW092133429A
Authority: TW
Inventors: Fumio Hara
Original assignee: Renesas Tech Corp
Priority date: 2003-02-07
Filing date: 2003-11-27
Publication date: 2010-05-01
Also published as: KR101056800B1; TW200417860A; US7137027B2; US20070038901A1; JP4073799B2; JP2004240793A; US20090037767A1; CN1571069A; KR20040072036A; US20040156251A1; US8103899B2; US7447936B2

Description

1324303 玖、發明說明【發明所屬之技術領域】本發明係關於非揮發性記憶體系統，和可應用於例如快閃記憶體卡及硬碟互換之快閃碟等之有效技術相關。【先前技術】對以快閃記憶體爲代表之電性可重寫非揮發性記億體實施儲存資訊之重寫，會對記憶胞施加電氣應力，而記億胞之特性會隨著重寫次數之增加而劣化。因此，一般前述非揮發性記億體之保証特性之可重寫次數爲一定。重寫時，有時會局限於部份資料塊，故會提供一種技術，當部份資料塊達到可重寫次數，會以代替區域內之未使用記億體塊代替該資料塊（參照專利文獻1、2 )。又，尙有一種技術，亦即，對各資料塊之ECC引起之訂正次數進行計數，達到一定値時，以代替區域內之未使用資料塊代替該資料塊（參照專利文獻3 )。此外，尙有一種技術，亦即，若寫入集中於局部，則只有部份資料塊會出現特性明顯劣化，故達到一定重寫次數時，會自動和重寫次數較少區域間實施資料及位址之置換，用以延長非揮發性記憶體之重寫次數壽命。例如，在寫入次數超過規定値時變更資料塊之位址分配（參照專利文獻4 )。又，在ECC錯誤次數超過規定値時變更資料塊之位址分配（參照專利文獻5 )。 [專利文獻1] 1324303 日本特開平08-96589 [專利文獻2 ] 日本特開平200 1 -229069 [專利文獻3 ] WO 0 1 /22232 [專利文獻4]

VSP

[專利文獻5 ]

VSP 【發明內容】本發明者針對快閃記憶體等非揮發性記億體之資料塊之代替處理進行檢討。尤其是，本發明者針對應用快閃記憶體等非揮發性記憶體之大容量且高速之快閃記憶體卡及快閃碟等硬碟互換大容量儲存器進行檢討。第1，就是針對非揮發性記憶體之資料塊之代替處理的適當化。因爲即使資料塊之重寫次數超過保証値，記憶胞亦未必一定會發生特性劣化，故，如果如專利文獻1 、2所示，只單純依重寫次數來實施資料塊之代替，則可能發生尙可使用之資料塊被代替而形成浪費。換言之，製程變動等會導致可重寫次數出現個體差異。第2，就是資訊儲存之高信賴性。故，如果如專利文獻3所示，依ECC之訂正次數達到規定値時即實施資料塊之代替，例如，保証3 0萬次重寫次數之快閃記憶體， 1324303 即使在重寫次數超過50萬次才出現ECC之訂正，亦可能對該資料塊繼續實施重寫。換言之，存在雖然特性正在劣化狀態但仍處於可重寫狀態之資料塊，故可能降低資訊儲存之信賴性。例如，若因特性劣化而經常發生可以ECC 電路訂正之錯誤，此外，尙因爲干擾等影響而發生資料模糊，則預測會超過可以ECC電路訂正之位元數，ECC電路之能力很快的無法訂正錯誤，而無法保護儲存資料。錯誤資料爲聲音或影像資料時，該部份之資料錯誤對 φ 其他處理只會產生少許影響。相對於此，若爲演算處理資料或程式時，該部份之資料錯誤對其他處理之影響會相對較大，甚至會因爲資料處理之性質而導致致命性的缺陷。 · 因此，對於硬碟互換之快閃記憶體卡及快閃碟等，資訊儲 _ 存之信賴性要求特別高。第3，就是高速存取處理。假設硬碟互換之快閃記憶體卡及快閃碟等儲存著演算處理資料或程式時，爲了實現資料處理之高速化，快閃記憶體卡等必須可實施高速存取 · 處理。想要延長重寫次數壽命，而每次存取處理都需實施表參照等，因爲大容量而使該參照處理成爲負擔。例如，專利文獻4、5之技術時，每次存取都必須讀取代表資料塊之位址分配之對應表。本發明之目的係提供一種記憶體系統，爲了延長重寫次數壽命，可抑制尙可使用之資料塊被代替而形成浪費。換言之，提供可減少以延·長重寫次數壽命爲目的而應準備之代替用記憶體塊之記憶體系統。 1324303 本發明之其他目的係提供一種記億體系統，可抑制特性正在劣化之資料塊被放任處於乃可重寫之狀態的情形’ 而可提高資訊儲存之信賴性。本發明之另一其他目的係提供一種記憶體系統，爲了延長重寫次數壽命，無需在每次存取處理時實施表參照等，卻可保証高速存取而延長重寫次數壽命。本發明之前述及其他目的及新特徴可由本說明書之記 Φ 述及附錄圖面可獲得明白了解。本專利申請之發明當中具代表性者之槪要簡單說明如下。 * [ 1 ]本發明之第1觀點係讀取動作時之代替控制。依據此觀點之記億體系統，具有：具有特定實體位址單位之複數資料塊之非揮發性記憶體；及用以回應來自外部之存取要求來控制前述非揮發性記憶體之控制器。前述資料塊具有用以保存各資料區域之重寫次數及錯誤檢査資訊之區 φ 域（3 1、3 2 )。前述控制器在對前述非揮發性記憶體實施讀取動作時，會以錯誤檢査資訊對讀取對象區域之資料實施錯誤檢査，有錯誤時’若重寫次數超過特定値，則以其他資料塊代替，若未超過，則訂正錯誤之資料塊上之資料〇即使達到規定之重寫次數’若爲素性良好之非揮發性記憶體’則仍可實施重寫。其指標應爲資料塊之資料誤發生狀況及其時之重寫次數。來自資料塊之讀取資料有資料錯誤’但重寫次數未達到特定次數時 '以ECC等實施錯 1324303 誤訂正。一般而言，快閃記憶體等非揮發性記憶體在保証之重寫次數限度內’若具有記憶體開發廠商推薦或指示之錯誤訂正能力（可錯誤訂正之位元數），則不會發生不能訂正之狀況’因此，即使將以ECC等實施錯誤訂正之資料再寫回該資料塊，資料信賴度方面應該不會有問題。另一方面，有前述資料錯誤時，若重寫次數達到特定次數，則發生超過ECC之錯誤訂正能力之位元數的錯誤在其後可能更爲明顯’故實施資料塊之代替，而將訂正資料保存 φ 於代替對象之新資料塊。因此，利用上述代替手法時，因即使在重寫次數超過保証限度時亦可利用和EC C之組合來實施代替，結果， * 和單純以規定之重寫次數做爲指標來實施代替時相比，可 . 增加每1資料塊位址之平均重寫次數。因此，無需擁有過剩之代替區域’又，可抑制代替處理相關之處理負擔，而可保証高速存取。其次’可抑制例如只以ECC之錯誤發生次數做爲資馨料塊代替之指標時使特性正在劣化之資料塊仍處於可再寫之狀態的情形，而提高資訊儲存之信賴性。本發明之具體形態上，前述資料塊具有可應用於對應該實體位址之邏輯位址之資訊保存的位址資訊保存區域（ 30)。此時，前述控制器將邏輯位址視爲實體位址來選取資料塊，以選取之資料塊之實體位址、及該資料塊之前述位址資訊保存區域所擁有之資訊爲一致，來判定該資料塊未被代替。因此，只有在選取之資料塊之實體位址、及該 -9- 1324303 資料塊之前述位址資訊保存區域擁有之資訊判別成不時，再實施用以調查代替對象爲目的之表參照等即可需每次存取處理都實施表參照等’故可保証高速存取延長重寫次數壽命。以調查代替對象爲目的之表’係具有例如可用以前述非揮發性記憶體之代替對象表者。前述代替對象有依據實體位址之配列順序而用以保存對應邏輯位址 φ 之表資訊保存區域（40)。前述控制器在將邏輯位址實體位址而選取之資料塊之實體位址、及該資料塊之位址資訊保存區域擁有之資訊判別成不一致時，會參 . 應於實體位址之表資訊保存區域，判定邏輯位址被那 _ 資料塊所代替。前述表資訊保存區域儲存著用以判別新代替對象應於未分配邏輯位址之資料塊的未使用碼（USFLG) 述控制器在實施資料塊之代替時，會參照前述代替對 φ ，將對應前述未使用碼之資料塊判別成新代替對象。前述控制器會針對前述位址資訊保存區域，以邏址以外之無效碼實施未分配邏輯位址之資料塊之位址保存區域的初始化。其次，前述控制器在實施資料塊替時，會將代替對象資料塊之實體位址保存於被代替資料塊之位址資訊保存區域。又，前述控制器會使重敗之資料塊處於抹除狀態。其目的在於，可對被代替料塊之位址資訊保存區域實施統一處理，又，發生故等，亦可從資料塊之資訊參照代替歷程。一致。4ί^ /w\ 且可代替表具資訊視爲前述照對一個之對。刖象表輯位資訊之代對象寫失之資障時 -10- 1324303 本發明之其他具體形態，係前述複數資料塊當中之特定資料塊具有重寫臨限値次數資料（TD AT )之記億區域。前述控制器會將和前述重寫臨限値次數資料爲一致之重寫次數判定成前述重寫次數之特定値。因爲可再寫次數會對應半導體製造處理而出現誤差，故可據此延長重寫次數壽命。非揮發性記憶體係例如快閃記憶體。前述邏輯位址資訊爲32位元以上。快閃記億體之記憶容量可實現十億位元以上之大容量化。前述錯誤檢査資訊可採用ECC碼、 CRC碼、同位碼、以及總値（SUM値）碼。前述控制器亦可以由例如外部介面電路、緩衝器、 CPU、ECC電路、以及記億體介面電路所構成。 [2]本發明之第2觀點係重寫動作時之代替控制。依據此觀點之記憶體系統，前述控制器在對前述非揮發性記憶體實施重寫動作時，若對重寫對象之資料塊的重寫失敗，且重寫次數超過特定値，則以其他資料塊代替，若未超過，則對失敗之資料塊再實施重寫。前述再重寫失敗時會以其他資料塊代替。本發明之第3觀點係重寫動作時之其他代替控制。依據此觀點之記憶體系統，具有：具有特定實體位址單位之複數資料塊之非揮發性記億體；及用以回應來自外部之存取要求來控制前述非揮發性記憶體之控制器；且，前述資料塊具有用以保存針對資料區域之重寫次數及錯誤訂正旗標之區域（31、33)。前述控制器在對前述非揮發性記億 -11 - 1324303 體實施重寫動作時，若對重寫對象之資料塊之重寫次數未超過特定値，會對該資料塊實施重寫處理，若重寫次數超過特定値’且該資料塊之錯誤訂正旗標代表已實施錯誤訂正’則以其他資料塊代替，未實施錯誤訂正，則對該資料塊實施重寫處理。前述控制器在對前述非揮發性記憶體實施重寫處理時，若對重寫對象之資料塊之重寫失敗，且重寫次數超過特定値，則以其他資料塊代替，若未超過，則 Φ 對失敗之資料塊再實施重寫。前述錯誤訂正旗標係例如代表是否已實施錯誤訂正之1位元以上之旗標資訊。第2及第3觀點之發明的具體形態，亦可採用和上述 - 第1觀點之發明相同的手段。 _ 第2及第3觀點之發明亦和上述第1觀點之發明相同，因係利用和E C C之組合，即使重寫次數未超過保証限度亦可實施代替，而無需擁有過剩之代替區域，其次，可抑制只以ECC之錯誤發生次數做爲資料塊代替之指標時 φ 使特性正在劣化之資料塊仍處於可再寫之狀態的情形，而提高資訊儲存之信賴性。其次，控制器因係將邏輯位址視爲實體位址並用以選取資料塊，故無需無次存取處理都實施表參照等，而可保証高速存取且可延長重寫次數壽命。【實施方式】 <<快閃記憶體卡>> 第1圖係本發明之記憶體系統之—實例之快閃記憶體卡。該圖所示之快閃記億體卡1’其特定之殼體上具有： -12- 1324303 具有特定實體位址單位之複數資料塊2之非揮發性記億體，例如快閃記億體3 ;及回應來自外部資訊處理裝置4之存取要求來控制前述快閃記憶體3之控制器5。特定殼體係例如PC卡或1 .8英吋硬碟之殻體等。外部資訊處理裝置 4 係個人電腦、PDA (Personal Digital Assistant)、或數位攝影機等主機裝置。資料塊2大致可分成資料區域 2D及管理區域2C。前述快閃記憶體2具有未圖示之記憶胞陣列，前述記憶胞陣列配置著矩陣狀之可實施電性抹除及寫入之快閃記憶胞。此記憶胞陣列上會構成前述複數資料塊。各資料塊係具有例如1 024位元之一定記憶容量，而由複數個快閃記憶胞所構成。快閃記憶胞並無特別限制，可以採用可對通道區域上以絕緣膜隔離之導體之浮閘植入電荷之浮閘構造、或可對矽氮化膜等電荷陷阱區域實施局部電荷植入之電荷陷阱構造等。例如，浮閘構造時，會對應電荷之植入狀態及釋出狀態之臨限値電壓差異決定儲存資訊之邏輯値。電荷陷阱構造時，很容易即可對應電荷之陷阱位置或陷阱電荷之極性來實施多數値之資訊儲存。針對上述快閃記憶胞之資料儲存，可以利用例如使記億胞保存之電荷處於初始狀態之第1處理（例如抹除處理或刪除處理）、及從初始狀態變更成電荷狀態之第2處理（例如程式處理或寫入處理）來實施。例如，浮閘型之快閃記憶胞之汲極係連結於位元線，源極係連結於源極線，控制閘極則連結於字元線。抹除 -13- 1324303 處理係對源極線施加高電壓，排出源極線之電子。程式處理則係對字元線施加高電壓，從汲極對浮閘植入熱電子。雖然並無特別限制，但抹除處理係採用資料塊單位。 BU述控制器5，並無特別限制，具有外部裝置介面電路1 0、快閃記憶體介面電路1 1、微電腦（Μ P U ) 1 2、由 RAM (隨機存取記憶體）所構成之緩衝器13、ECC (錯誤校正碼）電路14、以及內部匯流排15。外部裝置介面電 ^ 路1 〇用以實施和外部資訊處理裝置4間之介面控制。例如，和外部間之介面格式若考慮硬碟互換性，則爲IDE (Integrated Device Electronics)等。快閃記憶體介面電 • 路11會實施可滿足快閃記億體3之命令及資料存取格式 . 之快閃記憶體介面控制。MPU 1 2具有中央處理裝置（CPU )、CPU之工作RAM、以及CPU之控制程式ROM等， CPU會執行控制程式，以外部裝置介面電路10實施外部介面控制、及以快閃記憶體介面電路1 1實施記憶體介面 φ 控制等。緩衝器13會暫時儲存來自外部資訊處理裝置4 之寫入資料、及對外部資訊處理裝置4之讀取資料。本發明之實施形態中，控制器及記億體係分離，然而 ’亦可爲使前述2者及周邊構件成爲一體之混載半導體。當有外部資訊處理裝置4對外部裝置介面電路10之資料存取要求時，MPU 12會從快閃記憶體介面電路6對快閃記憶體2供應存取對象資料之實體位址之扇區位址及存取命令等，控制快閃記憶體2之資料重寫動作及資料讀取動作等。資料重寫動作係利用前述抹除處理及程式處理 -14- 1324303 來實施。重寫動作時，會將外部資訊處理裝置4供應之寫入資料提供給快閃記憶體3。讀取動作時，則會將從快閃記憶體3讀取之資料輸出至外部資訊處理裝置1 1。會在快閃記憶體3之各資料塊（亦稱爲扇區）2分配資料塊之實體配置之實體位址（亦稱爲扇區位址）。換言之’用以實施位址信號之解碼並選取資料塊之位址解碼器之解碼邏輯會組合著該位址分配。前述實體位址之位元數爲例如32位元。外部資訊處理裝置4係以邏輯位址來管理資料塊之邏輯配置。MPU 12會將外部資訊處理裝置4 分配之邏輯位址視爲實體位址並應用於快閃記憶體3之存取上。換言之’ MPU 1 2無需經常參照邏輯位址及實體位址之對應表。 <<快閃記憶體之資料構造>> 第2圖係快閃記億體3之資料塊的資料構造例示。第 2圖中，資料塊2係具有例如實體位址0〜z之資料塊2( 0)〜2(z)，實體位址〇〜η— 1之資料塊2(0)〜2(n -1)爲使用者資料區域，實體位址η〜z_l之資料2(n )〜2(z- 1)爲代替區域21，實體位址z之資料塊成區域2(z)爲代替對象表之形成區域22。各資料塊2上分配著如前面所示之實體位址，管理區域2C則具有邏輯位址區域30、重寫次數區域31、以及ECC碼區域32。前述邏輯位址區域30係可應用於儲存對應於實體位址之邏輯位址之資訊的位址資訊保存區域。重寫次數區域 -15- 32 1324303

31上保存著對應之資料塊2之重寫次數。ECC碼區域上會擁有ECC碼當做對應之資料塊2之錯誤檢査資訊 ECC碼係例如針對資料塊整體之ECC碼。亦可以爲共對資料區域之ECC碼。未應用於邏輯位址之分配上之輯位址區域30，會由控制器5實施無效碼IVCOD之初寫入。亦即’實體位址z除外之代替區域31之邏輯位區域30，一開始即具有無效碼IVCOD。.前述實體位址 ^ 之資料塊2(Z)之邏輯位址區域30上，儲存著表旗標該資料塊2 ( z )之資料區域則儲存著代替對象表STLB 前述控制器5會將邏輯位址視爲實體位址來檢索資 - 塊2，並依據檢索到之資料塊2之實體位址、及該資料 _ 之前述邏輯位址區域30擁有之資訊爲一致，來判定該料塊未被代替。因此，只有在檢索到之資料塊之實體位、及該資料塊之前述邏輯位址區域30擁有之資訊判別不一致時，才會實施以調查代替對象爲目的之代替對象 • STLB之參照等》無需每次存取處理都實施代替對象 STLB之參照。本發明之實施形態時，係針對每次實施代替對象 STLB之參照的方式進行說明。然而，因爲本發明可實最小代替區域，故不實施表STLB參照亦可直接檢索代區域。第3圖係前述代替對象表STLB之一例示。代替對表STLB係用以調查代替區域21之資料塊之資料表，述代替區域2 1之資料塊係用以代替使用者資料區域2 0 〇針邏始址料塊資址成表表表現替象前之 -16- 1324303 不良或重寫壽命已結束之資料塊2。此代替對象表STLB 具有依實體位址之配列順序之表資訊保存區域40 ’亦即，具有40(0)〜40(z)。表資訊保存區域40(0)〜40 (z)可依據實體位址之配列順序而應用於對應之邏輯位址資訊之保存上。對應表資訊保存區域40 (〇)〜40 (z )之實體位址，可從該表資訊保存區域之偏移得到。例如，對應於實體位址（n-1 )之邏輯位址（n-1 ) ’可從位於代替對象表STLB之偏移（n-1)之表資訊保存區域40( η-1 )得到。此代替對象表STLB可代表現在之邏輯位址分配於那一個實體位址、及未使用區域位於何處。前述控制器5在將邏輯位址視爲實體位址並檢索到之資料塊之實體位址、及該資料塊之前述邏輯位址區域30 擁有之資訊判別成不一致時，會參照對應於前述代替對象表STLB之實體位址之表資訊保存區域40，而判定邏輯位址被那一個資料塊所代替。如第3圖所示，對應實體位址 (η)之邏輯位址，可依據位於代替對象表STLB之偏移 (η)上之表資訊保存區域40 (η)之資訊而成爲邏輯位址（m )。前述代替對象表STLB之表資訊保存區域40(0)〜 40 (z(- 1))會對應未實施邏輯位址之分配之資料塊儲存著著未使用旗標USFLG當做未使用碼，用以判別新代替對象。前述控制器5在實施資料塊之代替時，會參照前述代替對象表STLB，將對應前述未使用旗標USFLG之資料塊判定成新代替對象。 -17- 1324303 前述代替對象表STLB之偏移（z)之表資訊保存區域40 ( Z)可當做重寫臨限値次數資料tdat之記憶區域 40 ( z )使用。控制器5在判別資料塊之是否可代替、或判別重寫壽命時，會利用該重寫臨限値次數資料TDAT。其目的在於，因爲資料塊之可重寫次數會因爲半導體製造處理而出現誤差’故依其來判定重寫次數壽命。 . <<讀取動作時之代替控制>>

W 其次’針對前述資料塊實施讀取動作時之代替控制進行說明。 - 第4圖係控制器實施讀取動作時之控制流程例示。被 . 指示實施邏輯位址m之資料讀取處理時，會回應其並將實體位址m之資料塊讀取至緩衝器1 3 ( δ 1 )。判別讀取之資料塊2 (m)之邏輯位址區域30所保存之邏輯位址資訊、及資料塊2(m)之實體位址是否爲一致（S2)。若 φ 爲一致’則判斷成未實施資料塊之代替。若爲不一致，則判斷成已實施資料塊之代替，參照代替對象表STLB從代替區域21檢索邏輯位址m之資料塊，並將該資料塊之儲存資訊讀取至緩衝器13 (S3)。對步驟S2中之一致判定之資料塊、或步驟S3中檢索到之代替資料塊之全部資料，以ECC電路實施有無錯誤之判定（S4)。本發明時，係利用邏輯位址碼來管理使用者資料。然而，例如S 2中之檢查爲ECC碼未訂正或可訂正，則將實體位址及邏輯位址視爲一致’右爲不可訂正，則視爲已被代替，並檢索 -18- 1324303 代替區域且參照邏輯位址m之方式，亦可實現本發明。若無錯誤’則控制器5會對外部資訊處理裝置4要求邏輯位址m之使用者資料之傳送許可（s5)，等候來自外部資訊處理裝置4之許可並將邏輯位址m之資料從緩衝器 13傳送至外部資訊處理裝置4(S6)。前述步驟S 4之判定若有錯誤，則在緩衝器1 3上實施讀取資料之訂正（S7)。其次，實施重寫次數是否爲重寫臨限値次數資料TDAT所示之次數（例如κ次）以上之判定（S 8 )。若非K次以上，則訂正緩衝器1 3內之邏輯位址m之資料’將訂正資料寫回對應該邏輯位址m之實體位址之資料塊’訂正快閃記憶體3上之對應之儲存資料。其後’進入前述步驟S5、S6，實施對外部資訊處理裝置4 之資料傳送。前述步驟S 8若判定重寫次數爲κ次以上，則參照代替對象表STLB’從代替區域21檢索未使用之資料塊（S9 )。實施將檢索到之未使用資料塊成爲邏輯位址m之新資料塊之代替處理（S10)。此代替處理，第1，將邏輯位址m之資訊儲存於前述檢索到之前述未使用資料塊之邏輯位址區域’將使用者資料m儲存於前述未使用資料塊之資料區域，又，將前述未使用資料塊之實體位址資訊儲存於代替前之邏輯位址m之資料塊之邏輯位址區域。第2’對前述代替對象表STLB上之表資訊保存區域40，將邏輯位址m之資訊儲存於對應未使用資料塊之實體位址之偏移位置。其後，進入前述步驟S5、S6，實施對外 -19- 1324303 部資訊處理裝置4之資料傳送。第5圖係利用第4圖之讀取控制從快閃記憶體卡1讀取資料之動作的整體流程圖例。該圖之動作時，讀取前之快閃記憶體3之狀態係第2圖之狀態，讀取後之快閃記憶體3之狀態係第6圖之狀態，讀取後之代替對象表STLB 之狀態係第3圖之狀態。重寫臨限値次數爲κ次。外部資訊處理裝置4對控制器5指示使用者資料區域 _ 20之特定資料塊一例如邏輯位址m之資料讀取要求（T1 )。接收到指示之控制器5，會從快閃記憶體3接收實體位址m之資料塊之資料（T2 )。控制器5會對接收到之 . 讀取資料實施第4圖之處理。此實例中，如第2圖所示，資料塊2(m)之邏輯位址區域30之邏輯位址會等於實體位址m，又，該資料塊2(m)之資料發生可以ECC碼訂正之錯誤。其次，資料塊2(m)之重寫次數爲超過上限 K次之K+1次。控制器5會從快閃記憶體3讀取以檢索代 φ 替區域21之未使用資料塊爲目的之實體位址z之代替對象表STLB ( T3 )。控制器5從代替對象表STLB檢索擁有未使用旗標（USFLG)之表資訊保存區域，得到例如表資訊保存區域40(n)。依據此區域40 (η)之偏移，控制器5會讀取實體位址（η )之資料表之資訊，確認該邏輯位址區域30儲存著無效碼IVCOD、及依據ECC碼區域之ECC碼確認無錯誤（Τ4)。未儲存著無效碼、或依據 ECC碼而發現有錯誤時，則會重複執行Τ3、Τ4之處理。處理Τ4中，確認無效碼且依據ECC碼確認無錯誤時 -20- 1324303 ’會將代替前之邏輯位址m之資料塊之邏輯位址區域重寫成位址資訊n(T5) ’將邏輯位址m之資訊儲存於實體位址η之資料塊之邏輯位址區域，並將使用者資料m寫入該資料區域（T6) ’並以將邏輯位址m之資訊儲存於對應實體位址η之偏移位置的方式來重寫前述代替對象表 STLB ( Τ7) 〇其後’控制器5會對外部資訊處理裝置4要求讀取資料之傳送許可（Τ8 )，等待來自外部資訊處理裝置4之許可’將邏輯位址m之資料（使用者資料m)傳送至外部資訊處理裝置4( T9)。傳送後，控制器5會通知外部資訊處理裝置4已結束讀取處理（T10)。上述讀取動作時之代替控制係著眼於，即使達到規定之重寫次數，若爲素性良好之非揮發性記憶體則仍可實施重寫。其指標係考慮針對資料塊之資料之ECC錯誤檢查的結果及重寫次數。來自資料塊之讀取資料有資料錯誤時 ’若重寫次數未達到規定之臨限値，則以ECC等實施訂正。一般而言，快閃記憶體等之非揮發性記憶體，在保証之重寫次數限度內，若有記憶體開發廠商推薦或指示之錯誤訂正能力（可錯誤訂正之位元數），因爲不會發生無法訂正之狀況，故將以ECC等實施錯誤訂正之資料寫回該資料塊，在資料之信賴度上應不會有任何問題。另一方面，前述資料有錯誤，而重寫次數超過規定之臨限値時，因認爲超過ECC之錯誤訂正能力之位元數之錯誤的發生會更頻繁，實施資料塊之代替，將訂正資料保存於代替對象 -21 - 1324303 之新資料塊並利用新資料塊。因此，依據上述代替手法，利用和ECC之組合，即使重寫次數超過保証限度亦可實施代替，結果，和只以規定之重寫次數做爲指標實施代替時相比，可增加1資料塊位址之平均重寫次數。因此，無需具有過剩之代替區域。其次，可抑制只以ECC之錯誤發生次數做爲資料塊代替之指標時使特性正在劣化之資料塊仍處於可再寫之狀態的情形，而提高資訊儲存之信賴性。 <<重寫動作時之代替控制>> - 其次，針對對前述資料塊實施重寫動作時之代替控制進行說明。第7圖係控制器之重寫動作之控制流程例示。接收到邏輯位址m之資料重寫處理之指示並回應，控制器5會對外部資訊處理裝置4發出對邏輯位址m之重寫資料（ φ 使用者資料m之重寫資料）之傳送許可之通知（511)。控制器5會接收該許可並接收外部資訊處理裝置4輸出之前述重寫資料，將其儲存於緩衝器13 (S12)。控制器5 會將實體位址m之資料塊讀取至緩衝器13 (S13)。判定讀取之資料塊2(m)之邏輯位址區域30所保存之邏輯位址資訊、及資料塊2(m)之實體位址是否爲一致（S14) 。若爲一致，判斷成未實施資料塊之代替，以緩衝器13 內之資料重寫對應於邏輯位址m之實體位址m之資料塊 2(m)上之資料區域（S15)。若爲不一致，則判斷成 • 22- 1324303 已實施資料塊之代替’參照代替對象表STLB檢索邏輯位址m被代替之資料塊（S16)，以緩衝器13內之資料重寫該被代替之資料塊之資料區域（S15)。步驟S15之重寫時’控制器5會以快閃記憶體3判定有無重寫失敗之通知（S17)。若無失敗’則結束該重寫處理。若有失敗，則控制器5會實施當時之重寫次數是否爲重寫臨限値次數資料TDAT所示之次數（例如K次）以上之判定（S18) 〇前述步驟S18中，判定重寫次數爲κ次以上時，會參照代替對象表STLB並從代替區域21檢索未使用之資料塊（S19)。實施使檢索到之未使用資料塊成爲邏輯位址m之新資料塊的代替處理（S20)。此代替處理時，第 1’將邏輯位址m之資訊儲存於前述檢索到之前述未使用資料塊之邏輯位址區域’將緩衝器13上之重寫用使用者資料m儲存於前述未使用資料塊之資料區域，又，將前述未使用資料塊之實體位址資訊儲存於代替前之邏輯位址 m之資料塊之邏輯位址區域。第2，針對前述代替對象表 STLB上之表資訊保存區域40，將邏輯位址m之資訊儲存於對應未使用資料塊之實體位址之偏移位置。控制器5會針對該代替處理以快閃記憶體3判定是否有重寫失敗通知 (S 21 )’若無，則結束該重寫處理。若重寫失敗，則再度重複步驟S19、S20之處理。亦可針對步驟S2〇之代替處理以重試次數或重寫次數來進行限制，達到限制次數時即成爲錯誤結束。 -23- 1324303 前述步驟S1 8中若判定重寫次數非K次以上，控制器5會以緩衝器13內之重寫用使用者資料m對邏輯位址 m之資料區域再度實施寫入處理（S 22)。亦會對此寫入判定步驟S21中是否有寫入失敗通知，若爲失敗，則實施步驟S19、S20之處理。第8圖係回應重寫處理要求之快閃記憶體之重寫失敗時的動作流程圖。該圖之重寫時，重寫前之快閃記憶體3 ^ 之狀態爲第2圖之狀態，重寫後之快閃記憶體3之狀態爲第9圖之狀態。重寫臨限値次數爲K次。實施來自外部資訊處理裝置4之邏輯位址m之資料 • 重寫處理（T11)、進行回應之控制器5對外部資訊處理 _ 裝置4之重寫資料（使用者資料m重寫資料）之傳送許可通知（T1 2 )、以及外部資訊處理裝置4對控制器5之前述使用者資料m重寫資料之傳送處理（T13)。控制器 5會從快閃記憶體3讀取實體位址m之資料塊（T14 )， φ 確認邏輯位址m之資料塊未被代替，並以使用者資料m 重寫資料重寫該實體位址m之資料塊（T15)，此時，例如快閃記憶體3會對控制器5發行重寫失敗通知（τ 1 6 ) 。因爲重寫次數超過上限次數K，快閃記憶體3讀取用以實施資料塊之代替之資料塊2 ( z)之代替對象表STLB ( T17)。控制器5會檢索代替對象表STLB，並將其視爲代替對象實施位址η之資料塊之辨識，其次，從快閃記憶體3讀取該實體位址η之資料塊（Τ18)。對讀取之實體位址η之資料塊實施錯誤檢測等，若爲正常，則爲了將此 -24- 1324303 實體位址η之資料塊應用於代替上，控制器5爲了反映如前述之代替而重寫代替對象表STLB(T19)，並以使用者資料m重寫資料重寫實體位址η之資料塊（Τ20)。最後，控制器5會通知外部資訊處理裝置4結束處理（Τ2 1 )° 第9圖係第8圖之動作的重寫處理結果，針相第2圖之初始狀態之快閃記憶體之實體位址m，和第6圖相比，因爲實體位址m之重寫失敗，全部資料皆爲無效。此處之無效係指，例如全部資料處於抹除狀態、或ECC不可訂正狀態等。若讀取動作有ECC錯誤，則會參照重寫次數，超過上限時，實施資料塊之代替。重寫時若重寫失敗，則會參照重寫次數，超過上限時，資料塊之代替。此係因爲重寫失敗之槪率可能會因爲記憶胞之特性劣化而升高，重寫失敗且重寫次數超過上限，則記憶胞之重寫次數壽命應已接近結束。因爲讀取動作時有ECC錯誤且重寫次數超過上限，應相當於記憶胞之重寫次數壽命已接近結束。因此，重寫時亦和讀取時相同，利用和ECC之組合，即使重寫次數超過保証限度亦可實施代替，而無需擁有過剩之代替區域，其次，可制制只以ECC之錯誤發生次數做爲資料塊代替之指標時使特性正在劣化之資料塊仍處於可重寫之狀態的情形，而提高資訊儲存之信賴性。其次，因爲控制器會將邏輯位址視爲實體位址來選取資料塊，故無需每次存取處理都實施表參照等，可保証高速存取且可延長重寫 -25- 1324303 次數壽命。 <<重寫動作時之別之代替控制>> 其次，針對對前述資料塊實施重寫動作時之代替控制的其他實例進行說明。第1 〇圖係快閃記憶體3之資料構造之其他實例。和第2圖之資料構造之不同點’係在各資料塊2追加ECC ^訂正旗標區域33。ECC訂正旗標區域33，係在讀取對應之資料塊時，即使只實施1次ECC訂正，亦會標示已訂正旗標。無訂正時則會標示無訂正旗標。代替區域21中 - ，代替前之ECC訂正旗標區域33係無效資料，亦即，處於抹除狀態。第10圖之實例中，係表示在實體位址m發生以前ECC之訂正。第11圖係針對第10圖之資料構造而以控制器實施重寫動作時之控制流程例示。接到實施邏輯位址m之資料 φ 重寫處理之指示時會進行回應，控制器5會對外部資訊處理裝置4通知對邏輯位址m之重寫資料（使用者資料m 之重寫資料）之傳送許可（S30)。控制器5會接收此許可’接收外部資訊處理裝置4輸出之前述重寫資料並將其儲存於緩衝器13( S3 1).。控制器5會讀取邏輯位址m之資料塊（S32) ’並判定該資料塊之重寫次數是否爲上限之K次以上（S33)。未達到κ次時，會以緩衝器13擁有之使用者資料m重寫資料重寫邏輯位址m之資料塊之資料區域（S34)。重寫次數若爲κ次以上時，則判定該 •26- 1324303 第92133429號專利申請案中文說明書替換頁民國99年1月19日修正 ~ J f 9 牟月曰修正替換頁邏輯位址m之資料塊否標示著訂正旗標（S35 )。未標示著ECC訂正旗標時，實施步驟S34之重寫處理。標示著ECC訂正旗標時，以未使用資料塊代替該邏輯位址m之資料塊，並將使用者資料m重寫資料寫入代替對象（S36 )。在圖上未圖示之步驟S34中，亦可在寫入失敗時進入步驟S36之處理。又，圖上未圖示，然而，亦可同時實施第7圖之重寫失敗時之處理、及第11圖之對應有無ECC 錯誤訂正旗標之處理雙方。第1 2圖係針對第1 0圖之資料構造之快閃記憶體3依據第1 1圖之處理實施代替後之快閃記憶體之資料構造例示。以實體位址η代替儲存於實體位址m之資料區域2D 之使用者資料m。第11圖之重寫時，若重寫次數超過上限且實施1次以上之ECC訂正，則會實施資料塊之代替並重寫。因爲在讀取動作時，會將有ECC錯誤且重寫次數超過上限時視爲相當於記憶胞之重寫次數壽命已結束。因此，第11 圖之重寫時亦和讀取時相同，利用和ECC之組合，即使重寫次數超過保証限度亦可實施代替，無需具有過剩之代替區域’其次，可抑制只以ECC之錯誤發生次數做爲資料塊代替之指標時使特性正在劣化之資料塊仍處於可再寫之狀態的情形，而提高資訊儲存之信賴性。其次，因爲控制器會將邏輯位址視爲實體位址來選取資料塊，無需每次存取處理都實施表參照等，可保証高速存取且可延長重寫 -27- 1324303 次數壽命。最後’針對高速存取之保証進行說明。第1 3圖係以上說明之本發明之讀取處理及寫入處理之動作流程的槪略圖。第14圖係比較例之技術之讀取處理及寫入處理之動作流程的槪略，在達到一定重寫次數時，會自動和重寫次數較少之區域間實施資料及位址之置換，藉以延長非揮發

性記憶體之重寫次數壽命。第14圖中，不論讀取或重寫 ’皆皆需參照定義邏輯位址及實體位址之對應的置換表。其代表第1 4圖之動作係隨時參照置換對象之方式。相對於此’本發明之第13圖時，因爲會如前面所述，將通邏輯位址視爲實體位址並實施快閃記憶體之存取，故只有在代替時才會參照代替對象表。本發明時，在表參照方面亦可保証高速存取。以上’係依據實施形態針對本發明者之發明實施具體說明’然而，本發明並未受限於此，只要不背離其要旨之範圍內，當然可實施各種變更。例如’非揮發性記憶體並未限定爲快閃記憶體。亦可以爲EEPROM或高介電質記憶體等。代替區域之檢索方式並未限定爲參照如代替對象表STLB之表之方式。亦可以直接讀取代替區域之邏輯位址區域30並檢索之方式來取代利用前述表之方式。然而，檢索時間應會呈現增加傾向。代替區域之未使用資料塊方面，並未限定爲將無效碼 IV COD保存於其邏輯位址區域。亦可只爲無效資料等。又’第10圖之資料構造中，在ECC訂正旗標區域33標 -28- 1324303 示已訂正旗標之條件並未受限於上述說明。亦可以以特定複數次ECC之錯誤訂正做爲條件。以上之說明主要係針對將本發明者之發明應用於其背景利用分野之硬碟互換之快閃碟、或快閃記憶體卡時進行說明，然而，本發明亦可應用於其他各種記憶體系統。本專利申請所示之發明當中，具代表性者可得到之效果簡單說明如下。亦即，可抑制記憶體系統之可用以延長重寫次數壽命之資料塊被代替而形成浪費。換言之，可減少以延長重寫次數壽命爲目的而準備之代替用記憶體塊。可抑制特性正在劣化之資料塊仍處於可再寫之狀態的情形，提高記憶體系統之資訊儲存之信賴性。無需每次存取處理都實施會影響記憶體系統之重寫次數壽命之表參照等，可保証高速存取且可延長重寫次數壽命。【圖式簡單說明】第1圖係本發明之記憶體系統之一實例之快閃記億體卡的方塊圖。第2圖係快閃記憶體之資料塊之資料構造例示說明圖第3圖係代替對象表之一實例之說明圖。第4圖係控制器之讀取動作之控制流程例示之流程圖〇第5圖係以第4圖之讀取控制從快閃記億體卡讀取資 -29- 1324303 料之動作的整體流程圖。第6圖係從快閃記憶體卡讀取資料時之第2圖之快閃記憶體之資料構造的變化例示說明圖。第7圖係控制器之重寫動作之控制流程之例示流程圖〇第8圖係回應來自外部資訊處理裝置之重寫處理要求之快閃記憶體之重寫失敗時之動作的例示流程圖。第9圖係第8圖之動作之重寫處理結果的說明圖。第10圖係具有ECC訂正旗標區域之快閃記憶體3之資料構造實例的說明圖。第11圖係控制器參照ECC訂正旗標區域之重寫動作之控制流程的例示流程圖。第12圖係針對第10圖之資料構造之快閃記憶體依據第1 1圖之處理實施代替後之快閃記憶體之資料構造的例示說明圖。第13圖係本發明之讀取處理及寫入處理之槪略流程回圖0 第14圖係採用隨時參照置換對象方式之比較例之讀取處理及寫入處理之槪略流程圖。 [元件符號之說明] 1 快閃記憶體卡 2 資料塊 2C 管理區域 -30- 1324303 2D 資料丨品域 3 快閃記憶體 4 外部資訊處理裝置 5 控制器 10 外部裝置介面電路 11 快閃記憶體介面電路 12 微電腦 13 緩衝器 14 ECC ( 錯誤校正碼 ) 電路 15 內部匯流排 20 使用者資料丨品. 域 2 1 代替 1品- 域 22 代替對象表之形成 1¾ 域 30 邏輯位址 Ιαπ 域 3 1 重寫次數區域 32 ECC 碼區域 IVCOD to /VW 效碼 STLB 代替對象表 40 表資訊保存 1品域 USFLG 未使用旗標 TD AT 重寫臨限値次數資料 33 ECC 訂正旗標 1¾ 域

-31 -

Claims

1324303 拾、申請專利範圍第92 1 3 3429號專利申請案中文申請專利範圍修正本民國99年1月19日修正 1 · 一種記憶體系統，其特徵爲：具有：非揮發性記憶體’具有特定實體位址單位之複數資料塊；及控制器，用以回應來自外部之存取要求來控制前述非揮發性記憶體；前述資料塊具有用以保存對各別資料區域之重寫次數及錯誤檢査資訊之區域，則述控制器’在對前述非揮發性記憶體實施讀取動作時’係依據錯誤檢査資訊對讀取對象區域資料塊之資料實施錯誤檢査，有錯誤時’若重寫次數超過特定値則以其他資料塊代替’若未超過則訂正錯誤之資料塊上之資料。 2 ·如申請專利範圍第1項之記憶體系統，其中前述錯誤檢査資訊係ECC碼。 3 .如申請專利範圍第1項之記憶體系統，其中前述控制器在對前述非揮發性記憶體實施重寫動作時 ’在對重寫對象之資料塊之重寫失敗時，若重寫次數超過特定値時則以其他資料塊代替，若未超過則對該重寫失敗之資料塊實施再重寫。 4 ·如申請專利範圍第3項之記憶體系統，其中前述實施再重寫失敗時會以其他資料塊代替。 5. —種記憶體系統，其特徵爲： 1324303 具有：非揮發性記憶體，具有特定實體位址單位之複數資料塊；及控制器，用以回應來自外部之存取要求來控制前述非揮發性記憶體；前述資料塊具有用以保存對資料區域之重寫次數及錯誤訂正旗標之區域，前述控制器在對前述非揮發性記憶體實施重寫動作時 ’若對重寫對象之資料塊之重寫次數未超過特定値，對該 φ 資料塊實施重寫處理，若重寫次數超過特定値，且該資料塊之錯誤訂正旗標表示已實施錯誤訂正，則以其他資料塊代替，若未表示己實施錯誤訂正，則對該資料塊實施重寫 - 處理。 - 6.如申請專利範圍第5項之記憶體系統，其中前述控制器在對前述非揮發性記憶體實施重寫處理時 ’在對重寫對象之資料塊之重寫失敗時，若重寫次數超過特定値則以其他資料塊代替，若未超過則對重寫失敗之資 41料塊實施再重寫。 7.如申請專利範圍第5或6項之記憶體系統，其中前述錯誤訂正旗標，係表示是否已實施錯誤訂正之！位元以上之旗標資訊。 8 ·如申請專利範圍第1〜6項中任一項之記憶體系統，其中前述資料塊具有可應用於對應該實體位址之邏輯位址之資訊保存的位址資訊保存區域，前述控制器，係以邏輯位址當做實體位址來選取資料 -2- 1324303 塊，依據選取之資料塊之實體位址、與該資料塊之前述位址資訊保存區域保有之資訊間之一致狀態來判定該資料塊未被代替。 9. 如申請專利範圍第8項之記憶體系統，其中前述非揮發性記憶體，係具有代替對象表，前述代替對象表具有可依據實體位址之配列順序應用而被利用於相對應之邏輯位址資訊的保存之表資訊保存區域，前述控制器，在判定以邏輯位址爲實體位址而選取之資料塊之實體位址、與該資料塊之前述位址資訊保存區域保有之資訊爲不一致狀態時，係參照對應該實體位址之表資訊保存區域，來判定邏輯位址被那一個資料塊代替。 10. 如申請專利範圍第9項之記憶體系統，其中前述表資訊保存區域會對應未被分配邏輯位址之資料塊來儲存未使用碼，前述控制器，在實施資料塊之代替時，會參照前述代替對象表，將對應前述未使用碼之資料塊判別成新代替對象。 11. 如申請專利範圍第8項之記憶體系統，其中前述控制器’係依邏輯位址以外之無效碼，實施未被分配邏輯位址之資料塊之位址資訊保存區域的初始化。 12. 如申請專利範圍第11項之記憶體系統，其中前述控制器，在實施資料塊之代替時，係於代替對象資料塊之位址資訊保存區域，保存代替對象資料塊之實體 -3- 1324303 位址。 1 3 .如申請專利範圍第1 2項之記憶體系統，其中前述控制器’係設定重寫失敗之資料塊成爲抹除狀態〇 I4·如申請專利範圍第丨〜6項中任—項之記億體系統，其中前述複數資料塊之中之特定資料塊，係具有重寫臨限 •値次數資料之記憶區域，前述控制器，係將和前述重寫臨限値次數資料一致之重寫次數，判定爲前述重寫次數之特定値。 - 15.如申請專利範圍第8項之記億體系統，其中 . 前述非揮發性記憶體係快閃記憶體，前述邏輯位址資訊爲8位元以上。 16.如申請專利範圍第1〜6項中任一項之記憶體系統，其中 • 前述控制器’係具有外部介面電路、緩衝器、CPU、 ECC電路' 及記憶體介面電路。