CN111324291A - 一种存储器 - Google Patents

一种存储器 Download PDF

Info

Publication number
CN111324291A
CN111324291A CN201811535107.0A CN201811535107A CN111324291A CN 111324291 A CN111324291 A CN 111324291A CN 201811535107 A CN201811535107 A CN 201811535107A CN 111324291 A CN111324291 A CN 111324291A
Authority
CN
China
Prior art keywords
data block
memory
data
control module
firmware code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811535107.0A
Other languages
English (en)
Other versions
CN111324291B (zh
Inventor
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc, Hefei Geyi Integrated Circuit Co Ltd filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201811535107.0A priority Critical patent/CN111324291B/zh
Publication of CN111324291A publication Critical patent/CN111324291A/zh
Application granted granted Critical
Publication of CN111324291B publication Critical patent/CN111324291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems

Abstract

本发明实施例公开了一种存储器，该存储器包括：存储模块，存储模块至少包括第一数据块和第二数据块，第一数据块中存储有第一固件代码信息，第二数据块中存储有第一固件代码信息；控制模块，控制模块与存储模块电连接，用于在检测到第一数据块的不稳定次数大于或等于次数阈值时，控制开始从第二数据块中读取第一固件代码信息。本发明实施例中，控制模块检测到第一数据块的不稳定次数大于或等于次数阈值，则可能存在读干扰导致第一数据块数据不稳定的情况，因此控制模块开始从第二数据块中读取数据，如此预防了读干扰，保证了固件代码正确性和完整性，解决了现有技术中闪存中固件出错导致的存储器无法运行的问题。

Description

一种存储器
技术领域
本发明实施例涉及存储器技术，尤其涉及一种存储器。
背景技术
eMMC(Embedded Multi Media Card，嵌入式多媒体)芯片是主要针对手机或平板电脑等产品的内嵌式存储器。eMMC芯片中集成了一个控制器，该控制器可提供标准接口并管理闪存，如此可使得使用eMMC芯片的手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。
eMMC芯片主要由控制器和闪存颗粒组成，通过写操作将数据保存在闪存颗粒中，通过读操作从闪存颗粒中读取数据。目前市场主流的闪存为NAND flash，具有尺寸小，容量较大，改写速度快等优点，适用于大量数据的存储，在业界也得到了越来越广泛的应用。
eMMC芯片在使用之前，都会通过开卡操作，将运行所需的固件写入闪存内部，然后用户在使用时，所有的代码都需要从NAND flash中读取出来放入控制器中运行。为了节约控制器空间，通常固件分成两部分，一部分是常用代码，该常用代码需要芯片上电以后读取一次，一直到掉电前都保存在控制器中；还有一部分是非常用代码，每次需要运行时才会从闪存中读出来放入控制器中取代其他已经不用的非常用代码并运行。
现有技术中，频繁的读取闪存中的非常用代码，会因为读干扰导致整个数据块的数据不稳定，从而代码出错，甚至造成eMMC芯片无法继续运行。
发明内容
本发明实施例提供一种存储器，以解决现有技术中闪存颗粒上的固件容易出错的问题。
本发明实施例提供了一种存储器，该存储器包括：
存储模块，所述存储模块至少包括第一数据块和第二数据块，所述第一数据块中存储有第一固件代码信息，所述第二数据块中存储有所述第一固件代码信息；
控制模块，所述控制模块与所述存储模块电连接，用于在检测到所述第一数据块的不稳定次数大于或等于次数阈值时，控制开始从所述第二数据块中读取所述第一固件代码信息。
进一步的，所述控制模块还用于在开始从所述第二数据块中读取所述第一固件代码信息之前，擦除所述第一数据块中的数据，并将所述第二数据块中的所述第一固件代码信息复制至所述第一数据块。
进一步的，所述控制模块还用于在检测到所述第一数据块的读取错误比特位大于或等于错误阈值时，将所述第一数据块的不稳定次数加1。
进一步的，所述控制模块包括纠错单元，所述纠错单元具有第一纠错力度值，所述错误阈值小于或等于所述第一纠错力度值。
进一步的，所述错误阈值大于或等于所述第一纠错力度值的1/2。
进一步的，所述存储模块为与非闪存NAND Flash。
进一步的，所述存储器为嵌入式多媒体eMMC芯片。
本发明实施例提供的存储器，存储模块中的第一数据块和第二数据块存储有相同的第一固件代码信息，控制模块在检测到第一数据块的不稳定次数大于或等于次数阈值时，控制开始从第二数据块中读取第一固件代码信息。本发明实施例中，在经过对第一数据块的数据进行多次读取后，控制模块检测到第一数据块的不稳定次数大于或等于次数阈值，说明第一数据块的数据被频繁读取而可能存在读干扰导致整个数据块数据不稳定的情况，在此情况下控制模块从第一数据块中读取的第一固件代码信息等数据可能会出错。基于此，控制模块开始从与第一数据块存储有相同的第一固件代码信息的第二数据块中读取数据，则控制模块可以从第二数据块中读取到正确的固件代码并运行，如此预防了读干扰，保证了固件代码正确性和完整性，解决了现有技术中闪存中固件出错导致的存储器无法运行的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种存储器的示意图；
图2是本发明实施例提供的存储器读取固件代码的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，为本发明实施例提供的一种存储器的示意图，该存储器可选为任意集成有存储模块的芯片或器件，例如集成有闪存颗粒的eMMC芯片，在其他实施例中还可选该存储器为其他集成有存储模块的器件。
本实施例提供的存储器包括：存储模块10，存储模块10至少包括第一数据块11和第二数据块12，第一数据块11中存储有第一固件代码信息，第二数据块12中存储有第一固件代码信息；控制模块20，控制模块20与存储模块10电连接，用于在检测到第一数据块11的不稳定次数大于或等于次数阈值时，控制开始从第二数据块12中读取第一固件代码信息。
本实施例中，可选存储器为嵌入式多媒体eMMC芯片，eMMC芯片由控制器和闪存颗粒组成，控制器用于管理芯片中的闪存颗粒，则存储器的控制模块20可选为eMMC芯片的控制器，可选存储模块10为与非闪存NAND flash。需要说明的是，在其他实施例中还可选存储模块为其他类型的闪存，如nor flash等，任意一种类型的可集成到芯片中的存储模块均能落入本发明的保护范围。
本实施例中，存储器包括存储模块10，存储模块10由许多个数据块组成，该许多个数据块中包括用于存储固件代码的第一数据块11和第二数据块12，在初始状态下第一数据块11和第二数据块12存储的固件代码信息完全相同。需要说明的是，第一固件代码信息可以是存储器运行所需的常用固件代码，也可以是存储器运行所需的非常用固件代码，还可以是存储器运行所需的部分固件代码或全部固件代码。若存储器的全部固件代码被分为多份存储在多个数据块中，则其中每一个数据块在存储模块中还对应有与其所存固件代码内容完全相同的另一个数据块。
本实施例中，控制模块20与存储模块10电连接。控制模块20用于在检测到第一数据块11的不稳定次数大于或等于次数阈值时，控制开始从第二数据块12中读取第一固件代码信息。控制模块20读取第一固件代码时，可以先从存储模块10的第一数据块11中读取，控制模块20在多次读取后检测到第一数据块11的不稳定次数大于或等于次数阈值，说明第一数据块11的数据被频繁读取，可能存在读干扰导致整个数据块数据不稳定的情况，在此情况下控制模块20从第一数据块11中读取的第一固件代码信息等数据可能会出错。而第二数据块12和第一数据块11均包含相同的第一固件代码信息，且第二数据块12的数据还没有被读取过，说明第二数据块12的数据稳定性好，代码目前没有出错，基于此，控制模块20在检测到第一数据块11的不稳定次数大于或等于次数阈值后，开始从第二数据块12中读取第一固件代码信息，则控制模块20可以读取到正确的固件代码并运行，解决了现有技术中闪存中固件出错导致的存储器无法运行的问题。
需要说明的是，控制模块检测第一数据块的不稳定次数的过程可以通过设置错误阈值的方式实现，具体的控制模块读取第一数据块时出现的错误比特位超过错误阈值时，给第一数据块的不稳定次数加1，以此类推，可以统计得出第一数据块的不稳定次数并检测到是否超过次数阈值。当然，在其他实施例中还可选采用其他方式对第一数据块的不稳定次数进行统计和检测，在本发明中不进行具体限定。若数据块的不稳定次数不超过次数阈值，如为1，说明数据块是短时间内出现了不稳定状态，数据块的数据还可以进行读取；若数据块的不稳定次数值较大而超过次数阈值，说明数据块的数据读取次数频繁，可能因为读干扰导致稳定性差，此时擦除其数据并拷贝第一固件代码，再读取其他数据块中的第一固件代码，则能够读取到正确的固件代码。
需要说明的是，存储有固件代码的数据块不稳定时，控制模块从数据块中读取的固件代码可能会出错，而控制模块可能无法根据出错的固件代码进行运行，基于此，本实施例中可合理设置次数阈值为1。当然，本领域技术人员可根据实际情况合理设置次数阈值，在此不进行限定。
本实施例提供的存储器，存储模块中的第一数据块和第二数据块存储有相同的第一固件代码信息，控制模块在检测到第一数据块的不稳定次数大于或等于次数阈值时，控制开始从第二数据块中读取第一固件代码信息。本实施例中，在经过对第一数据块的数据进行多次读取后，控制模块检测到第一数据块的不稳定次数大于或等于次数阈值，说明第一数据块的数据被频繁读取而可能存在读干扰导致整个数据块数据不稳定的情况，在此情况下控制模块从第一数据块中读取的第一固件代码信息等数据可能会出错。基于此，控制模块开始从与第一数据块存储有相同的第一固件代码信息的第二数据块中读取数据，则控制模块可以从第二数据块中读取到正确的固件代码并运行，如此预防了读干扰，保证了固件代码正确性和完整性，解决了现有技术中闪存中固件出错导致的存储器无法运行的问题。
示例性的，在上述技术方案的基础上，可选控制模块还用于在开始从第二数据块中读取第一固件代码信息之前，擦除第一数据块中的数据，并将第二数据块中的第一固件代码信息复制至第一数据块。本实施例中，在存储器开卡过程中，将第一固件代码信息完全相同的写入了两个块中，分别为第一数据块和第二数据块。
在读取第一固件代码时，首先默认从第一数据块中读取，即控制模块每次都从第一数据块中读取第一固件代码，同时控制模块还在读取过程中统计并检测第一数据块的不稳定次数。控制模块中设置有对应数据块的不稳定次数的次数阈值，则控制模块检测第一数据块的不稳定次数是否超过次数阈值，超过后判定第一数据块因为读干扰变得不稳定，此时第一数据块的数据在读取过程中容易出错，基于此控制模块擦除第一数据块的数据，而此时第二数据块的数据还未被读取过，因此控制模块将第二数据块中的第一固件代码信息复制到第一数据块中。然后，控制模块在接下来一直使用第二数据块读取第一固件代码信息。
需要说明的是，控制模块读取第二数据块的数据时，同时也会统计其不稳定次数并检测，在检测到超过次数阈值时擦除其数据，并将第一数据块的第一固件代码信息复制到第二数据块中，然后接下来一直使用第一数据块读取第一固件代码信息。以此类推，循环往复，既预防了读干扰，还保证了固件完整性。
如图2所示将第一数据块和第二数据块标记为块A和块B，则控制模块的控制流程为：步骤一、一直读取(Read)块A的数据；步骤二、设定次数阈值为1，检测块A的不稳定次数是否大于或等于1，即对块A进行纠错ECC error；步骤三、检测到块A不稳定次数大于或等于1，擦除块A；步骤四、将块B的固件代码复制(copy)到块A；步骤五、读取块B。以此类推，循环往复，既预防了读干扰，还保证了固件完整性。
示例性的，在上述技术方案的基础上，可选控制模块还用于在检测到第一数据块的读取错误比特位大于或等于错误阈值时，将第一数据块的不稳定次数加1。控制模块中设置有错误阈值，该错误阈值与数据块的稳定性相关，相关从业人员可根据存储模块中导致数据块不稳定的读取错误比特位设定错误阈值，不同存储器中错误阈值参数可能不同，在此不具体限定和赘述。读操作中控制模块在读取数据块的固件代码时，检测到数据块的读取错误比特位大于或等于错误阈值，说明该数据块读取的数据错误较多，则判定数据块不稳定且将该数据块的不稳定次数加1。
可选控制模块包括纠错单元，纠错单元具有第一纠错力度值，错误阈值小于或等于第一纠错力度值。可选错误阈值大于或等于第一纠错力度值的1/2。纠错单元用于对数据块的数据进行纠错，若第一数据块的读取错误比特位小于错误阈值时，说明第一数据块的数据可纠错，此时控制模块通过纠错单元的纠错可从第一数据块中读取到正确的第一固件代码；若第一数据块的读取错误比特位大于错误阈值时，说明第一数据块的数据的纠错难度较大，此时控制模块通过纠错单元的纠错从第一数据块中读取到的第一固件代码可能存在错误，基于此可判定第一数据块不稳定。其中第一纠错力度值为存储模块的端口输出1KB数据时纠错单元可纠出的最高错误比特位，因此错误阈值的大小和控制模块中集成的纠错单元的纠错ecc力度相关，例如ecc力度为43Bit/1KB，相应的第一纠错力度值为43Bit，表示如果存储模块(如NAND flash颗粒)的I/O线上送出的1KB数据中错误比特位不超过43bit，纠错单元都可以纠正回来，反之数据已经无法纠正回来。基于此，错误阈值N可以设置为比43bit小一定单位的值，例如可以是32。可选错误阈值大于或等于第一纠错力度值的1/2，如果错误阈值设置的数值过小，则数据块的数据读取过程中出现错误比特位时很容易被评判为不稳定，造成数据块擦除和搬移数据频繁。
需要说明的是，不同纠错单元的第一纠错力度值不同，不同存储器中预先设定的错误阈值也可能不同，因此在进行数据纠错之前，针对每个存储器，可选预先判断纠错单元的第一纠错力度值是否大于错误阈值，若是，才执行后续的不稳定次数统计流程，若否则结束流程。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (7)

1.一种存储器，其特征在于，包括：
存储模块，所述存储模块至少包括第一数据块和第二数据块，所述第一数据块中存储有第一固件代码信息，所述第二数据块中存储有所述第一固件代码信息；
控制模块，所述控制模块与所述存储模块电连接，用于在检测到所述第一数据块的不稳定次数大于或等于次数阈值时，控制开始从所述第二数据块中读取所述第一固件代码信息。
2.根据权利要求1所述的存储器，其特征在于，所述控制模块还用于在开始从所述第二数据块中读取所述第一固件代码信息之前，擦除所述第一数据块中的数据，并将所述第二数据块中的所述第一固件代码信息复制至所述第一数据块。
3.根据权利要求1所述的存储器，其特征在于，所述控制模块还用于在检测到所述第一数据块的读取错误比特位大于或等于错误阈值时，将所述第一数据块的不稳定次数加1。
4.根据权利要求3所述的存储器，其特征在于，所述控制模块包括纠错单元，所述纠错单元具有第一纠错力度值，所述错误阈值小于或等于所述第一纠错力度值。
5.根据权利要求4所述的存储器，其特征在于，所述错误阈值大于或等于所述第一纠错力度值的1/2。
6.根据权利要求1所述的存储器，其特征在于，所述存储模块为与非闪存NAND Flash。
7.根据权利要求1所述的存储器，其特征在于，所述存储器为嵌入式多媒体eMMC芯片。
CN201811535107.0A 2018-12-14 2018-12-14 一种存储器 Active CN111324291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811535107.0A CN111324291B (zh) 2018-12-14 2018-12-14 一种存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811535107.0A CN111324291B (zh) 2018-12-14 2018-12-14 一种存储器

Publications (2)

Publication Number Publication Date
CN111324291A true CN111324291A (zh) 2020-06-23
CN111324291B CN111324291B (zh) 2024-02-20

Family

ID=71172584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811535107.0A Active CN111324291B (zh) 2018-12-14 2018-12-14 一种存储器

Country Status (1)

Country Link
CN (1) CN111324291B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527203A (zh) * 2020-12-14 2021-03-19 深圳市硅格半导体有限公司 闪存存储器的数据重写方法、系统、终端设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203740A (zh) * 2011-05-27 2011-09-28 华为技术有限公司 数据处理方法、装置及系统
JP2011238346A (ja) * 2011-06-16 2011-11-24 Sandisk Il Ltd フラッシュメモリ内のエラーから復旧するための方法
CN103092713A (zh) * 2012-11-07 2013-05-08 无锡成电科大科技发展有限公司 使用与非闪存存储嵌入式代码的方法
CN101937724B (zh) * 2009-06-30 2013-11-06 联发科技股份有限公司 用于执行拷贝回存操作的方法以及闪存存储设备
CN104794019A (zh) * 2015-04-17 2015-07-22 深圳市江波龙电子有限公司 一种嵌入式存储器的数据保护方法及装置
CN105122213A (zh) * 2013-03-15 2015-12-02 思科技术公司 用于数据存储系统中的错误检测和纠正的方法和装置
CN105843699A (zh) * 2015-02-02 2016-08-10 国际商业机器公司 用于错误监视与校正的动态随机存取存储器设备与方法
US20160283324A1 (en) * 2014-03-05 2016-09-29 International Business Machines Corporation Error Checking and Correction for NAND Flash Devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937724B (zh) * 2009-06-30 2013-11-06 联发科技股份有限公司 用于执行拷贝回存操作的方法以及闪存存储设备
CN102203740A (zh) * 2011-05-27 2011-09-28 华为技术有限公司 数据处理方法、装置及系统
JP2011238346A (ja) * 2011-06-16 2011-11-24 Sandisk Il Ltd フラッシュメモリ内のエラーから復旧するための方法
CN103092713A (zh) * 2012-11-07 2013-05-08 无锡成电科大科技发展有限公司 使用与非闪存存储嵌入式代码的方法
CN105122213A (zh) * 2013-03-15 2015-12-02 思科技术公司 用于数据存储系统中的错误检测和纠正的方法和装置
US20160283324A1 (en) * 2014-03-05 2016-09-29 International Business Machines Corporation Error Checking and Correction for NAND Flash Devices
CN105843699A (zh) * 2015-02-02 2016-08-10 国际商业机器公司 用于错误监视与校正的动态随机存取存储器设备与方法
CN104794019A (zh) * 2015-04-17 2015-07-22 深圳市江波龙电子有限公司 一种嵌入式存储器的数据保护方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PENGXU TAN: "A_secure_regenerating_code_for_the_fault-tolerant_of_distributed_networked_storage", 《2013 IEEE 4TH INTERNATIONAL CONFERENCE ON SOFTWARE ENGINEERING AND SERVICE SCIENCE》, pages 507 - 510 *
王江涛;赖文豫;孟小峰;: "闪存数据库:现状、技术与展望", 计算机学报, no. 08 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527203A (zh) * 2020-12-14 2021-03-19 深圳市硅格半导体有限公司 闪存存储器的数据重写方法、系统、终端设备及存储介质
CN112527203B (zh) * 2020-12-14 2024-04-19 深圳市硅格半导体有限公司 闪存存储器的数据重写方法、系统、终端设备及存储介质

Also Published As

Publication number Publication date
CN111324291B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
EP2162822B1 (en) Emerging bad block detection
US9946478B2 (en) Memory managing method, memory control circuit unit and memory storage apparatus
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
US10620874B2 (en) Memory management method, memory control circuit unit and memory storage apparatus
TWI633428B (zh) 資料儲存裝置與記憶體裝置之資料處理方法
US10782920B2 (en) Data access method, memory storage apparatus and memory control circuit unit
JP4866107B2 (ja) 不揮発性記憶装置及びその書き込み判定方法
US11907059B2 (en) Abnormal power loss recovery method, memory control circuit unit, and memory storage device
TWI486765B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
US20150293814A1 (en) Method for programming data, memory storage device and memory control circuit unit
JP2019096281A (ja) データ記憶装置および関連する操作方法
TW201407614A (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
US10191533B2 (en) Method of enabling sleep mode, memory control circuit unit and storage apparatus
US9760456B2 (en) Memory management method, memory storage device and memory control circuit unit
CN111324291B (zh) 一种存储器
CN111324283B (zh) 一种存储器
CN113094307B (zh) 映射信息管理方法、存储器存储装置及存储器控制器
US11726709B2 (en) Memory control method, memory storage device and memory control circuit unit
US10922025B2 (en) Nonvolatile memory bad row management
US20170235635A1 (en) Solid state storage device and data processing method thereof
US11809314B2 (en) Method and apparatus for performing access control of memory device with aid of multi-stage garbage collection management
US11023316B2 (en) DRAM-based storage device and associated data processing method
CN114637630A (zh) 异常断电恢复方法、存储器控制器及存储器存储装置
US10169224B2 (en) Data protecting method for preventing received data from losing, memory storage apparatus and memory control circuit unit
CN114023372A (zh) 存储器管理方法、存储器存储装置及存储器控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd.

Applicant after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Applicant before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant