TWI296134B - - Google Patents

Download PDF

Info

Publication number
TWI296134B
TWI296134B TW091110334A TW91110334A TWI296134B TW I296134 B TWI296134 B TW I296134B TW 091110334 A TW091110334 A TW 091110334A TW 91110334 A TW91110334 A TW 91110334A TW I296134 B TWI296134 B TW I296134B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
contact hole
electrode
region
Prior art date
Application number
TW091110334A
Other languages
English (en)
Inventor
Yoneda Kiyoshi
Yamada Tsutomu
Suzuki Kouji
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TWI296134B publication Critical patent/TWI296134B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Description

1296134 五、發明說明（1) 【技術領域】
Tr 陣 本發明係有關於薄膜電晶體（Thin Fi lm ansistor:以下稱TFT)及具備此薄膜電晶體之主動矩 型顯示裝置及其製造方法。 【背景技術】 在液晶顯示裝置以及最近受矚目之有機電激光顯示裝 置（electroluminescense)等之中，一般所知係有一種為 了實現面精密度顯示而於各畫素形成開關元件之所謂的主 動矩陣型（active matrixtypc)之顯示裝置。 第1圖A至第1圖I，係習知之主動矩陣型液晶顯示裝置 之製造過程斷面圖。 步驟A (第1圖A ):在絕緣基板3 1 0上，形成非晶石夕 (Amorphous Silicon:以下稱「a-Si」）膜 320。 步驟B (第1圖B) ··將雷射照射於此a-Si膜320之表 面，藉此，將a - S i溶融並結晶化，以形成多晶石夕（p 〇 1 y Si 1 icon :以下稱「poly-Si」）膜。然後，採用光微影 (photolithography)以及蝕刻，以將poly-Si膜圖案化 成為島狀，並形成半導體膜330。 步驟C (第1圖C):在絕緣基板310及半導體膜330 上，形成由S i 02膜所構成之閘極絕緣膜34 0以作為第1絕緣 膜。在閘極絕緣膜340上，形成由鉻（Cr )所構成之金屬 膜，並採用光微影以及蝕刻，以在與閘極絕緣膜3 4 0上之 半導體膜3 3 0之中央部份相對應並重疊之位置上形成閘極 電極350。
313687.ptd 第6頁 1296134 五、發明說明（2) ^ _ ' - 、步驟D (第1圖D):針對半導體膜“ο，以閘極電極 350為遮罩，注入p型或N型之雜質。之後，為使所注入之 雜質活化，而施以加熱處理，並於半導體膜33〇形成源極 區域330a以及汲極區域330b。 如此一來，即形成作為半導體元件之p〇ly— SiTFT。 步驟E (第1圖E ):在閘極絕緣膜3 4 0以及閘極電極 350上，形成由Si〇2膜360a以及SiN臈360b之2層所構成之 層間絕緣膜3 6 0，以作為第2絕緣膜。 步驟F (第1圖F ) •為貫通閘極絕緣膜3 4 0以及層間絕 緣膜360’並使源極區域330a以及汲極區域330b露出，而 形成第1接觸孔370。於露出汲極區域330b之第1接觸孔370 中，开> 成由紹（A1)構成並向紙面垂直方向延伸之配線 380。 ' 步驟G (第1圖G ):在第1接觸孔3 7 0以及層間絕緣膜 360、配線380上，形成由有機材料所構成平坦化膜39〇以 使表面平坦化。 步驟Η (第1圖Η ):貫通平坦化膜39 0，並形成露出源 極區域330a之第2接觸孔，再於此第2接觸孔，形成由ιτο (Indium Tin Oxide:氧化銦錫）所構成並與源極區域 33 0a連接而擴展於平坦化膜390上之畫素電極4〇〇。 步驟1(第1圖I):在畫素電極400以及平坦化膜390 上，形成由聚亞醯胺（polyimide) 、Si02等所構成並使 液晶配向之配向膜410。 如此一來，主動矩陣型液晶顯示裝置之τη基板即完
313687.ptd 第7頁 1296134 五、發明說明（3) 成。液晶顯示裝置，係於與TFT基板以及共通電極所形成 之對向基板之間’挾持液晶而構成。 在上述製造方法中，與TFT之源極區域330a以及晝素 電極4 0 0連接之第2接觸孔，係為將平坦化膜3 9 〇以及層間 絕緣膜開口而形成，故較開口直徑為深，亦即，其長寬比 將成為較大。因此，在第2接觸孔形成時，經常有在到達 源極區域330a前未能除盡平坦化膜39〇之情況。反之，為 完全去除平坦化膜3 9 0，而將施行蝕刻時間設長之際，在 與平坦化膜3 9 0以及層間絕緣膜36〇與半導體膜33〇之間， 因無法完全地進行選擇性的蝕刻，故將使半導體膜 之源極區域33 0a之表面粗糙等，致使難以增 於在接觸孔之深度及大4m :』並易 降之主要原因^小上產生誤差，而成為製品產率下 ，夕卜二接觸孔，係為採用利用化學反 =故在接觸孔之上端之面，，將變為較底面面2久 ‘該差異，•由於接觸孔愈深而變 ： 而阻礙了 ί較深之接職’必須在上端確保廣泛的面積=了形 向積體化‘ ，而阳啦今 步高積體化之目的。 雜暂明之另一目的係為於薄膜電晶體製造之r 雜質摻雜之際之遮罩材料之硬化。 &之際 到更 接觸ίΐϊ於ϊίϊ決上述問題而創作者，其目的伟u :觸孔可易於並確實的形成，並使製品產率提弁ί為使 進一步高積體化之曰从 午叙升’達 防止 【發明概要】
1296134 五、發明說明（4) 為達成上述目的，本發明具備下列之特徵。 亦即，本發明係有關一種薄膜電晶體之製造方法，具 備有：在絕緣基板上，形成島狀之半導體膜之步驟；於前 述絕緣基板及前述半導體膜上，覆蓋前述半導體膜並形成 第1絕緣膜之步驟；貫通前述第1絕緣膜，並形成露出前述 半導體膜之一部份之至少1個之第1接觸孔之步驟；以及於 前述第1絕緣膜上以及前述第1接觸孔内，形成第1導電體 膜，並對該第1導電體膜進行蝕刻，再於與前述半導體膜 之一部份重疊之閘極電極以及前述第1接觸孔内，同時形 成與前述半導體膜電性連接之第1接觸部之步驟。 本發明之另一態樣，係一種上述薄膜電晶體之製造方 法，具備有：覆蓋前述第1絕緣膜以及前述閘極電極以及 前述第1接觸部，而形成第2絕緣膜之步驟；至少貫通前述 第2絕緣膜，而形成露出前述第1接觸部之一部份之第2接 觸孔之步驟；以及於前述第2絕緣膜上以及前述第2接觸孔 内，形成第2導電體膜，並對預定區域進行蝕刻，再形成 與前述第1接觸電性連接之預定形狀之配線以及第2接觸部 之步驟。 本發明之又一態樣，係一種上述薄膜電晶體之製造方 法，具備有：覆蓋前述第1絕緣膜以及前述閘極電極以及 前述第1接觸部，而形成第2絕緣膜之步驟；至少貫通前述 第2絕緣膜，而形成露出前述第1接觸部以及前述半導體膜 之一部份之至少2個第2接觸孔之步驟；以及於前述第2絕 緣膜上以及前述第2接觸孔内，形成第2導電體膜，並對預
313687.ptd 第9頁 1296134 五、發明說明（5) 定區域進行蝕刻，再形成與前述半導體膜電性連接之預定 形狀之配線以及第2接觸部之步驟。 本發明之又一態樣，係一種採用薄膜電晶體之主動矩 陣型顯示裝置，具體而言，具備有：在絕緣基板上，形成 島狀之半導體膜之步驟；於前述絕緣基板及前述半導體膜 上，覆蓋前述半導體膜並形成第1絕緣膜之步驟；貫通前 述第1絕緣膜，並形成露出前述半導體膜之一部份之至少1 個之第1接觸孔之步驟；以及於前述第1絕緣膜上以及前述 第1接觸孔内，形成第1導電體膜，並對該第1導電體膜進 行蝕刻，再於與前述半導體膜之一部份重疊之閘極電極以 及前述第1接觸孔内，同時形成與前述半導體膜電性連接 之第1接觸部之步驟。 本發明之又一態樣，係一種上述主動矩陣型顯示裝置 之製造方法，具備有··覆蓋前述第1絕緣膜以及前述閘極 電極以及前述第1接觸部，而形成第2絕緣膜之步驟；至少 貫通前述第2絕緣膜，而形成露出前述第1接觸部之一部份 之第2接觸孔之步驟；以及於前述第2絕緣膜上以及前述第 2接觸孔内，形成第2導電體膜，並對預定區域進行蝕刻， 再形成與前述第1接觸部電性連接之預定形狀之配線以及 第2接觸部之步驟。 本發明之又一態樣，係一種上述主動矩陣型顯示裝置 之製造方法，具備有：於前述第2絕緣膜以及前述第2接觸 部以及前述配線上，形成將藉由下層構造而形成之凹凸予 以平坦化之平坦化膜之步驟；貫通前述平坦化膜，而形成
313687.ptd 第10頁 1296134 五、發明說明（6) 露出前述第2接觸部之第3接觸孔之步驟；以及於前述平坦 化膜上，隔著前述第3接觸孔，而形成與前述第2接觸部電 性連接之電極之步驟。 本發明之又一態樣，係一種上述主動矩陣型顯示裝置 之製造方法，具備有：覆蓋前述第1絕緣膜以及前述閘極 電極以及前述第1接觸部，而形成第2絕緣膜之步驟；至少 貫通前述第2絕緣膜，而形成露出前述第1接觸部以及前述 半導體膜之一部份之至少2個第2接觸孔之步驟；以及於前 述第2絕緣膜上以及前述第2接觸孔内，形成第2導電體 膜，並對預定區域進行蝕刻，再形成與前述半導體膜電性 連接之預定形狀之配線以及第2接觸部之步驟。 本發明之又一態樣，係一種上述主動矩陣型顯示裝置 之製造方法，具備有：於前述第2絕緣膜以及前述第2接觸 部以及前述配線上，形成將藉由下層構造而形成之凹凸予 以平坦化之平坦化膜之步驟；貫通前述平坦化膜，而形成 露出第2接觸部之第3接觸孔之步驟；以及於前述平坦化膜 上，隔著前述第3接觸孔，而形成與前述第2接觸部電性連 接之電極之步驟。 本發明之又一態樣，係一種上述主動矩陣型顯示裝置 之製造方法，具備有：覆蓋前述第1絕緣膜以及前述閘極 電極以及前述第1接觸部，而形成第2絕緣膜之步驟；貫通 前述第2絕緣膜，而形成露出前述第1接觸部之第2接觸孔 之步驟；於前述第2絕緣膜上以及前述第2接觸孔内，形成 第2導電體膜，並對預定區域進行蝕刻，再形成與前述第1
313687.ptd 第11頁 1296134 五、發明說明（7) 接觸部電性連接之預定形狀之配線之步驟；於前述第2絕 緣膜以及前述第2接觸部以及前述配線上，形成將藉由下 層構造而形成之凹凸予以平坦化之平坦化膜之步驟；形成 至少貫通前述平坦化膜之第3接觸孔之步驟；以及於前述 平坦化膜上，隔著前述第3接觸孔，而形成與前述半導體 膜電性連接之電極之步驟。 本發明之又一態樣，係一種上述主動矩陣型顯示裝置 之製造方法，其中前述第3接觸孔，係貫通前述平坦化膜 以及前述第2絕緣膜，並露出前述第1接觸部；而前述電 極，係隔著前述第3接觸孔，與前述第1接觸部電性連接。 本發明之又一態樣，係一種上述主動矩陣型顯示裝置 之製造方法，具備有：覆蓋前述第1絕緣膜以及前述閘極 電極以及前述第1接觸部，而形成第2絕緣膜之步驟；貫通 前述第2絕緣膜，而露出前述第1接觸孔之第2接觸孔之步 驟；貫通前述第2絕緣膜以及前述第1絕緣膜，而形成露出 前述半導體膜之第3接觸孔之步驟；於前述第2絕緣膜上以 及前述第2接觸孔内、前述第3接觸孔内，形成第2導電體 膜，並對預定區域進行蝕刻，再形成與前述第1接觸部電 性連接之第2接觸部，以及與前述半導體膜電性連接之預 定形狀之配線之步驟；於前述第2絕緣膜以及前述第2接觸 部以及前述配線上，形成將藉由下層構造而形成之凹凸予 以平坦化之平坦化膜之步驟；形成貫通前述平坦化膜，並 露出前述第2接觸部之第4接觸孔之步驟；以及於前述平坦 化膜上，隔著前述第4接觸孔，而形成與前述第2接觸部電
313687.ptd 第12頁 1296134 五、發明說明（8) it連接之電極之步驟。 本發明之又一態樣，係一種薄膜電晶體，具備有由含 有通道區域、源極區域及汲極區域之半導體膜所構成之主 動層、閘極絕緣膜、閘極電極、源極電極及汲極電極，其 令前述半導體膜，係形成於絕緣基板上，覆蓋以半導體 膜’前述閘極絕緣膜即形成，在前述閘極絕緣膜之源極對 應區域及汲極對應區域之至少一方形成第丨接觸孔，而在 前述閘極絕緣膜之源極對應區域及汲極對應區域之至少一 方所形成之前述第1接觸孔之中埋入與前述閘極電極同一
材料構成，並且與對應之前述半導體膜之源極區域或汲極 區域電性連接之第1接觸部，前述源極電極及前述汲極電 極所對應之其中一方或兩方，係隔著前述第1接觸部而與 對應之刖述半導體膜之則述源極區域或汲極區域連接。 本發明之又一態樣，係一種上述薄膜電晶體，其中 述第1接觸孔’係各別於前述閘極絕緣膜之源極對應區 及汲極對應區域開口，在前述各別之第丨接觸孔中，埋入 前述第1接觸部，前述源極電極係隔著對應之前述 部而連接於前述半導體之源極區域，前诚m 著對應之如述第1接觸部而連接於前述丰壤辦 ’、
域。 义千导體膜之汲極區 本發明之又一恶像，诹一禋上述薄膜電晶體，盆 述源極電極及前述汲極電極，係與各自於覆蓋以^ ' 接觸部及前述閘極電極之層間絕緣膜之前述第丨速苐1 應區域開口之第1接觸1，相對應之前述 ：=
1296134 五、發明說明（9) 汲極區域連接。 態樣’係一種上述薄膜電晶體，其中前 係於前述閘極絕緣膜之源極對應區域及汲 本發明之又 述第1接觸孔， 極對應區域之'、 第1接觸部，〜中一方開口，前述第1接觸孔中埋入前述 係隔著前述/述源極電極及前述沒極電極之其中一方， 極區域連接。1接觸部而與前述半導體膜之源極區域或沒 本發明之 述源極電極=一態樣’係一種上述薄膜電晶體，其中前 電極及前述及前述沒極電極之另一方，係覆蓋以前述閘極 述閘極絕^閉極絕緣膜而形成之層間絕緣膜’以及在與前 於底部而開T之對應區域’隔著使前述半導體膜表面露出 汲極區途:ϋ之第2接觸孔’而與前述半導體膜之對應之 =甄源極區域連接。 尽發明之 述閘極電極 又一態樣，係一種上述薄膜電晶體，其中前 及前述第1接觸部，係為高熔點金屬材料。 尽發明彳π 陣型顯示裝又一態樣’係一種採用薄膜電晶體之主動矩 區域之丰、置’具備有由含有通道區域、源極區域及汲極 ^ / “導體棋所構成之主動層、閘極絕緣膜、閘極電 極、源極雷 电極及汲極電極，其中前述半導體膜，係形成於 、絕、緣基板上’覆蓋半導體膜，即形成前述閘極絕緣膜，前 述間極電極於前述閘極絕緣上之通道對應區域形成，前述 閉極絕緣膜之源極對應區域及汲極對應區域中各形成第1 接觸孔，在前述源極對應區域及汲極對應區域所形成之前 述第1接觸孔之至少一方，埋入與前述閘極電極同一材料
313687.ptd 第14頁 1296134 五、發明說明（ίο) 構成，並且與對應之前述半導體膜之源極區域或没極區域 電性連接之第1接觸部’前述源極電極及前述沒極電極之 其中一方或兩方，係隔著前述第1接觸部而與對應之前述 半導體膜之前述源極區域或汲極區域連接。
本發明之又一態樣，係一種上述主動矩陣型顯示裝 置，其中前述第1接觸孔’係各別於前述閘極絕緣膜之源 極對應區域及汲極對應區域開口’在前述各別之第1接觸 孔中，埋入前述第1接觸部’刚述源極電極及前述 >及極電 極，係與各自於覆蓋以前述第1接觸部及前述閘極電極之 層間絕緣膜之前述第1接觸部對應區域所開口之第2接觸孔 相對應之前述源極區域，以及與前述汲極區域連接。 本發明之又一態樣，係一種上述主動矩陣型顯示裝 置，其係覆蓋前述源極電極及前述汲極電極，而更形成平 坦化絕緣膜，且在前述平坦化絕緣膜之前述源極電極及前 述汲極電極之其中一方之對應區域，形成第3接觸孔，並 以前述第3接觸孔，與所對應之前述源極電極及前述汲極 電極之其中之一，以及與畫素電極電性連接。
本發明之又一態樣，係一種上述主動矩陣型顯示裝 置，其中前述第1接觸孔’係於前述閘極絕緣膜之源極紫 應區域及没極對應區域之其中一方開口，而前述第1接賴 孔’係埋入第1接觸部’則述源極電極及前述汲極電極之 其中一方，隔著前述第1接觸部，而與對應之 膜之源極區域或汲極連接。 本發明之又一態樣 係一種上述主動矩陣型顯示裝
1296134 五、發明說明（11) 置，其中前述源極及前述汲極電極之另一方，係於覆蓋前 述閘極電極及前述閘極絕緣膜所形成之層間絕緣膜以及與 前述閘極絕緣膜間之對應區域，隔著為使前述半導體膜表 面露出底部而開口之第2接觸孔，而與前述半導體膜之對 應沒極區域或源極區域連接。 本發明之又一態樣，係一種上述主動矩陣型顯示裝 置，其係覆蓋前述源極電極及前述汲極電極，而更形成平 坦化絕緣膜，且在前述平坦化絕緣膜之前述源極電極及前 述汲極電極之其中一方之對應區域，形成第3接觸孔，並 以前述第3接觸孔，與所對應之前述源極電極及前述汲極 電極之其中之一，以及與畫素電極電性連接。 本發明之又一態樣，係一種上述主動矩陣型顯示裝 置，其中前述閘極電極及前述第1接觸部，係高熔點金屬 材料。 根據以上所述之本發明，係將形成於平坦化膜等較厚 之膜上之畫素電極，以及與用於薄膜電晶體之主動層等之 半導體膜間之電性連接，隔著各別埋入例如階段性形成之 第1、第2、第3接觸孔之第1接觸部、第2接觸部、第3接觸 部而進行。藉此，各接觸孔可各別作成較淺、長寬比較小 之孔。接觸孔愈淺，則開口時，須蝕刻時間愈短，愈容易 形成，並可縮小各接觸部之上面及底面之面積，同時可縮 小上面與底面之面積差而達高積體化之目的。 此外，用於各接觸部之導電體，由於接觸孔開口，故 其選擇比大多相較於蝕刻去除之膜為大，而可選擇性的蝕
313687.ptd 第16頁 1296134 五、發明說明（12) 刻。因之，可 惡"[匕。此外， 部係與配線同 本發明之 更上層之頂閘 主動層之後， 選擇性的以光 注入該主動層 除，再覆蓋前 絕緣膜上形成 本發明之 更上層之頂閘 主動層之後， 選擇性的以光 度雜質注入區 濃度注入前述 動層而形成閘 電極，並於前 罩，而以低濃 本發明之 製造方法，其 矽層多結晶化 本發明之 又 又 一種閘極電極 之製造方法， 動層之閘極絕 動層之所希望 述雜質後，將 成閘極絕緣膜 ί由蝕刻而防止露出接觸孔底面之膜的特性 時形成’故不會增加程，，即可達成上Ϊ: 形成於較 其係於形 緣膜之形 區域後， 前述光罩 ，並於前 形成於較 其係於形 緣膜之形 道區域以 主動層， ’再覆蓋 緣臈上形 極電極作 閘極型電 晶梦層後 態 極型之 並於覆 罩材覆 ，並於 述主動 閘極電 態 極型之 並於覆 罩材覆 域之區 雜質後 極絕緣 述閘極 度將雜 又一態 中前述 而獲得 又一態 樣，係 電晶體 蓋該主 蓋該主 注入前 層而形 極。 樣’係 電晶體 蓋該主 蓋成為 域，而 ，將前 膜，並 電極形 質注入 樣，係 主動層 之多晶 樣，係 一種閘 之製造 動層之 該主動 將雜質 述光罩 於前述 成後， 前述主 一種上 ，係於 矽層。 極電極 方法， 閘極絕 層之通 注入該 材去除 閘極絕 以該閘 動層。 述各頂 形成非 主動層 成前述 成前， 將雜質 材去 述閘極 主動層 成前述 成前， 及低濃 並於高 前述主 成閘極 為遮 晶體之 ’將該 種上述各頂閘極型電晶體之
1296134
五、發明說明（13) 製造方法，其中以上述高濃度及低濃度注A之雜質，係為 η型（η導電型）雜質。 如此，本發明之又一態樣，係將雜質浲入（摻雜）步 驟，至少將高濃度雜質注入步驟，較絕緣輾形成步驟提前 實施，而直接將雜質摻雜至電晶體主動層^因此，將摻雜 之雜質之加速能源，可設定成可到達主動詹預定深度之较 低程度之準位。如能將雜質離子之加速能滹縮小，則光罩 即使被置於以高濃度摻雜雜質之環境下，町防止硬化，並 可於摻雜步驟結束後，確實地去除。 此外，有關雜質之低濃度摻雜，如欲蔣閘極電極作為 ，罩’則針對閘極電極可自己整合形成通道及低濃度雜質 區域’並可形成寄生電容較小之電晶體。 、 +赞明之 $ ^層之頂閘極型之電晶體，導電型相互不同之電晶體^ j方法，其係形成前述主動層，並覆蓋前述主動層而开 甲，絕緣膜，並於前述閘極絕緣膜上形成閘極電極材 :域= 極材料層，在第1導電型電晶體之形成 體之八動層之全區域，而在前述第2導電型電曰 述= Ϊ = :其圖案化成為閉極電極之形狀A 遮罩，： = 圖案化後，將該閘極電極材料層作為 電晶體：==二”2導電型雜質注入前述第2導電Ϊ 述第！導電^電主曰動/_；^此第2導電型雜質注入後，將前
1296134 五、發明說明（14) 如此，於其他導電型雜質之 雜ΪΓ不會硬化，而在去除時由= : = 極電極材料層，圖案化成為所希望的=:作遮罩之閘 在第1及第2導電型之任一電晶/均係將2狀。此 遮罩，因此…極與通道以:1? 正口，故可形成寄生電容較小之電晶體。 域將自己 :發明之又一態樣’係一種 以：頂：：型之電ί體，導電型相互不 之間極絕緣二d*主動層之後’ |蓋前述主動層 極材料層=導v型電於曰前 域，且在第2導電型電晶體之 =主動層之形成區域之光罩後，將第i導電型雜二 至刖述主動層。在注入第1導 ^ 、/ 體之，ί形成閘極電極材料層，並於前述第1導電型電曰曰 主動層之全區域，並於前述第上 ;之形狀，在前述間極電極材料層之圖案化後== 主c作為遮罩，將前述第2導電型雜質注入至前述 晶心ΪΪΠ2導電型雜質後，將前述第1導電型電 體之形成£域之如述閉極電極材料層圖案化成閘極電極
1296134 五、發明說明（15) 形狀。 审μ ί發月之又一態樣’係一種閘極電極形成於較主動# 以：頂電晶體’導電型相互不同之電= 之閘極絕緣膜形成前，並於第丨導 ^主動層 接所;二： 成區域及該通道形成區域鄰 =形成其主動層之形成區域之光軍電：，電-體 至前述主動層。“濃度注入前述u 極绍祕質後 '，去除别述光罩材，形成覆蓋前述主動層之門 ，在緣膜，並於閘極絕緣膜上 j ^ 1 ^, t ^ ^ ^ ^ /Λ Λ " 材料芦：：述第2導電型電晶體之形成區域將該閘極電極 二成閑極電極之形狀。在前述閑極電極之圖案 δχ 3極電極作為遮罩，將前述第2導電型雜質以、 入至前述主動層，並將前述第1導電型；ΠΪ ί 間極電極材料層圖案化成閉極電極形狀 質摻雜至前述主動層遮罩’而以低漢度將第1導電型雜 製造$ 5月2:一態樣’係一種上述各頂閘極型電晶體之 述第1導電型雜質係為n導電型雜質， 導電里雜質係為ρ導電型雜質。 高濃ΐ Ϊ:ί由將第1導電型雜質之注入步驟，特別是將 夂4 V驟較絕緣膜形成步驟提前實施，並藉由直接 3l3687.Ptd 第20頁 1296134 五、發明說明（16) 將雜質摻雜至電晶體支動廣^而可將摻雜之雜質之加速能 源，設定成可到達主動廣預疋深度之較低程度之準位。如 能將雜質離子之加速能源，縮小’則光罩即使被置於以高濃 度摻雜雜質之環境下，< 防止硬化，並可於摻雜步驟結束 後，確實地去除。再者，在另一導電型雜質（第2導電型 雜質）之注入步驟之際’先以成為本身之閘極電極之材料 層將主動層遮罩。如上所述如為閘極電極材料層，則即使 曝露於以高能源下之高濃度雜質注入，亦不會發生硬化而 難以剝離之類的問題。因此’由於光罩不曝露於以高能源 下的雜質注入，且以高能源條件下的雜質注入，係採用電 極材料層作為遮罩，故可在不同導電型之電晶體同時形成 之元件中，不會有遮罩剝離殘餘情況發生，而可形成各電 晶體。 再者’苐1導電型雜質之低》辰度注入，係藉由於第2導 電型雜質注入時將作為遮罩之閘極電極材料層，圖案化成 預定閘極電極之形狀後，將此閘極電極作為遮罩而實施， 而在弟1導電型電晶體，可相對於閘極電極而自己整合形 成通道及低濃度雜質區域，並可形成寄生電容小之電晶 JQ4k 體。 【實施發明之最佳形態】 以下’採用圖示以說明此發明之最佳實施形態（以下 稱實施形態）。 & (第1實施形態） 第2圖A至Μ、第3圖，係顯示與本發明第1實施形態有 3l3687.ptd 第21頁 1296134 五、發明說明（17) 關之主動矩陣型顯示裝置之製造方法。 步驟1(第2圖A):於石英玻璃、無鹼玻璃等 之絕緣基板1上之全面，护田a入r幼田pW ^
王卸，採用包含SH4(矽甲烷）及SiH
步驟2 (第2圖B (乙矽烷）氣體之電漿CVD(Chemical Vapor Deposition ·化學氣相沈積）法，形成a — Si膜。 對s - S i膜2之表面照射雷射光束l 進打退火處理，並將a —Si溶融再結晶化而形成—^所 構成f半^體膜3。在此，由於poly-Si之粒徑因應雷射的 照射能源密度及照射次數而變化，故雷射光束L，預先將 其能源#度最佳化以使粒徑成為最大。 、 ^步驟3>(第2圖C):在半導體膜3上形成光阻膜，並進 ^曝光^阻膜將已感光之部份去除，僅留下已被遮罩遮 光的部份’圖案化成為島狀。藉由蝕，去除未被光阻膜 覆蓋區域之半導體冑3,並將半導體膜3及光阻膜圖案化成 島狀。為使剩餘之先阻膜之兩端露出，進行遮罩再度曝 光，將已感光之光阻膜之兩端部份去除，形成絕緣塗料 4。對於未被絕緣塗料4覆蓋之半導體膜3，係注入雜質。 所注入之雜質，可因應待形成之TFT之型態而選擇p型或N 型，但以下以N型為例進行說明。在雜質注入後，去除絕 緣塗料4。未被半導體膜3之絕緣塗料4覆蓋之部份成為通 道區域3c。對於注入雜質之半導體膜3，則進行藉由RT a (Rapid Thermal Anneal :急速熱退火）法之退火。藉由 RTA法之退火，雜質活性化而可形成源極區域。及汲極區 域3d 〇
1296134 五、發明說明（18) 步驟4(第2圖D) ••於絕緣基板1及半導體膜3上，採 用電漿CVD法，以形成溫度35°C、膜厚1000A形成由Si02 膜所構成之閘極絕緣膜5，以作為第1絕緣膜。 步驟5 (第2圖E ):採用光微影及蝕刻，貫通閘極絕 緣膜5，並形成第1接觸孔6 ( 6s及6d)，以使源極區域3s 及汲極區域3d露出。 步驟6 (第2圖F ):在閘極絕緣膜5及第1接觸孔6上， 藉由藏鍍法以2000 A形成由鉻（Cr)、錮（Mo)等高炼 點金屬所構成之金屬膜，以作為第1導電體膜。其次，採 用光微影及触刻，在與閘極絕緣膜5之通道區域3 c h對應重 疊之區域形成閘極電極7g，同時於第1接觸孔6 (6s及6d) 形成與閘極電極7g同一材料所構成之第1接觸件75及74。 步驟7 (第2圖G ) •在閘極絕緣膜5與閘極電極7 g及第 1接觸部7s及7d之上’採用電漿CVD法’形成由“〇2膜8&及 S i N膜8 b所構成之層間絕緣膜8。此外，S i 〇 2膜之厚度為 2 0 0 0 A、SiN膜之犀度為1〇〇〇 A。 、 又 步驟8(第2圖H):採用光微影及餘刻，貫通層間絕 緣膜8，並形成第2接觸孔9 ( 9s及9d)，以使第1接S觸部 7s、7d露出。此時，第1接觸部7s及7d係為金屬，故相對 於Si 〇2膜及SiN膜，可以十分大的比例進行選擇性的蝕 刻，且第1接觸部7 s及7 d可發揮餘刻擋止件的功能。因 此，可充分確保蝕刻層間絕緣膜8之時間，而完全去除第2 接觸孔9内之層間絕緣膜8。 步驟9 (第2圖I ):在層間絕緣膜8及第2接觸孔上，
1296134 五、發明說明（19) 藉由錢鍍法以3000A形成鋁（A1)等所構成之金屬膜，以 作為第2導電體膜，並採用光微影及蝕刻，於第2接觸孔9s 形成第2接觸部13 (此處為源極電極13s)，同時，於第2 接觸孔9d’形成向紙面垂直方向延伸之第2接觸部13 (配 線、此處為汲極電極兼用配線1 3 d )。 步驟10 (第2圖J ):在層間絕緣膜8及第2接觸部13 (13s、13d)之上，形成由有機系材料所構成之平坦化絕 緣膜26’並填埋藉由第2接觸部13之凹凸而將表面平坦 化。 步驟11(第2圖K):再者，採用光微影及蝕刻，貫通 平坦化膜26，並形成第3接觸孔11，以使第2接觸部13s露 出。此時之相當於接觸孔丨丨之底面之第2接觸部1 3s亦係為 金屬，故選擇比較大，而不會有使底面破壞之情況發生。 此外’因僅將平坦化膜2 6開口即可，故可將第3接觸孔11 形成的更淺’接觸孔之上端與底面之面積差（口徑差異） 變得更小。 步驟12 (第2圖L):在平坦化膜26及第3接觸孔11之 上，形成透明導電體膜，例如I TO。然後，採用光微影及 蝕刻’於第3接觸孔π，與第2接觸部13s電性連接，而形 成擴展於平坦化膜26上之畫素電極40。 步驟13 (第2圖M):在平坦化膜26及畫素電極40之 上’形成由聚亞醯胺（p〇lyimide) 、Si02膜等所構成， 並使液晶配向之配向膜1 4。 如此一來，具備TFT之主動矩陣型液晶顯示裝置之單
313687.ptd
第24頁 1296134 五、發明說明（20) ' — - 側之TFT基板即完成。 步驟1 4 (第3圖）：在由石英掳痛七包μ 之絕緣基板之對向基板41上，依序坡將璃所構成 構成之對向電極43,形成於基板ί:/〇膜:甘透明電極所 亞醯胺、sit膜等構成，使液晶配向之配向膜45。f後、 在與上述TFT基板相對向之位置配置對向基板41，並於tft 基板與對向基板4 1之間之周邊部份 、 脂所構成之密封劑47將兩基板接著，光私a 0日士 >胃 _ ^ 百 並於兩基板間填充液 晶3 5，而主動矩陣型之液晶顯示裝置即完成。 在本實施型態中，與畫素電極f笙、 C第3接觸部）40及半 導體膜3之電性接觸結構，係隔著第】桩 ^ t 禾1接觸部7s、第2接觸 部13 (此處為源極電極13s)、甚至笛 在！第3接觸部4 〇之階段性 結構。與配線1 3 (此處為汲極電極兼、 震用）及半導體膜3之 電性接觸結構，係隔著第1接觸部7d、筮9A m、 ^ ^ iQ、弟2接觸部13d之階 段性結構。由於形成此等階段性連拯姓嫌 _ ^ 银、、志構，而各接觸孔可 作淺而無須作深，而且埋入此接觸孔之垃經加+ —作/ju J< 接觸部亦無須作 厚。 例如，在步驟4中，在形成第丨接觸孔6時開口的僅 閑極絕緣膜5’其厚度為1〇〇〇人。因此，即使將實施蝕刻 的時間’設定成十分長的時間以使閘極絕緣膜5貫通，第i 接觸孔6之長寬比仍較小，而可將深度之誤差押制在較 小’亦不會使半導體膜3之表面特性大幅度的^化。= 外’第1接觸部7s及7d ’係由於與閘極電極7g^時採用同 一材料而形成’故不會有增加步驟數之情況。此外，在步
1296134 五、發明說明（21) 驟8，形成第2接觸孔時僅將層間絕緣膜8開口，其厚度係 為3000A。由於第2接觸部13s係與配線13d同時形成，故 在此亦不會有增加步驟數之情況。 因此，在本實施形態中，各接觸孔6、9、11，不會有 增加全體的步驟數情況，而可作成與習知之接觸孔370相 較’其長寬比較小之淺孔，而且可將各接觸部之上面之面 積縮成較習知更小，而使積體度提高。 (第2實施形態） 其次，對於第2實施形態進行說明。第4圖係為藉由與 第2實施形態有關之製造過程而形成之TFT基板之剖面圖。 在第2圖A至第2圖G所示之步驟7之前，與第1實施形態相 同，故不再費述。 步驟9:在層間絕緣膜8及第2接觸孔之上，藉由濺鍍 法以3 0 0 〇 A形成金屬膜以作為第2導電體膜，採用光微影 及餘刻’於第2接觸孔形成向紙面垂直方向延伸之配線 13d 〇 步驟1 0 :覆蓋層間絕緣膜8及配線1 3d，而形成平坦化 絕緣膜2 6。 步驟11 :採用光微影及蝕刻，貫通平坦化膜2 6及層間 絕緣膜8，並形成第3接觸孔以使第i接觸部7s露出於底 部。 步驟12:在平坦化膜26及第3接觸孔之上形成透明導 電體膜。然後，採用光微影及蝕刻，於第3接觸孔，與第1 接觸部7s電性連接而形成擴展於平坦化膜26上之畫素電極
313687.ptd 第26頁 14 1296134 五、發明說明（22) 4 0° 如此一來，如第4圖所示，亦可直接連接畫素電極4〇 與第1接觸部7s。但是，如上述第1實施形態所示，如於層 間絕緣膜8將第2接觸孔9開口，並在此形成第2接觸部時， 則在步驟1 0，第3接觸孔無須使層間絕緣膜貫通，而可僅 以其膜厚3000A而淺淺形成，故可確實獲得本發明之效 果。 此外，在第1實施形態及第2實施形態中，第1接觸 部’係平均每一個T F T形成有2個（7 s、7 d )以作為源極區 域使用及汲極區域使用，但本發明並不以此為限，第i接 觸部，亦可是源極區域使用或汲極區域使用之其中之一的 1個即可，當然，亦可多於2個。 (第3實施形態） 其次，針對平均每一 TFT之第1接觸部數量與上述第i 實施形態及第2實施形態相異之第3實施形態進行說明。第 5圖及第6圖係為藉由與第3實施形態相關之製造過程而形 成之TFT基板之剖面圖。第2圖A至D所示之步驟4之前，與 第1實施形態相同，故不再贅述。 步驟5 :採用光微影及蝕刻，於第2圖E貫通閘極絕緣 膜5’並僅形成第1接觸孔6 s ’以使源極區域3 s之一部份露 出。 步驟6 ··在閘極絕緣膜5及第1接觸孔上，藉由濺鍍法 以2000A金屬膜以作為第1導電體膜，並採用光微影及飯 刻，而於與閘極絕緣膜5之通道區域3ch對應重疊之區域形
第27頁 1296134 五、發明說明（23) ^ 成闊極電極7g，並同時於第1揍觸孔6s，形成與閘極電極 7g同一材料所構成之第1接觸部7s (第2圖F參照）。 步驟7:在閘極絕緣膜5及第1接觸部7s之上，採用電 將CVD法’而形成由Si〇2膜8&及SiN膜8b之層積結構而構 成之層間絕緣膜8。 步驟8 :採用光微影及蝕刻，貫通層間絕緣膜8，並形 成第2接觸孔9s，以僅使第2圖Η之第1接觸部7s露出。又同 時於與層間絕緣膜8之半導體膜3之汲極區域3 d對應之區 域’形成貫通層間絕緣膜8之第2接觸孔9 d i。再者，採用 光微影及蝕刻，貫通閘極絕緣膜5，並形成第2接觸孔9d2 (第5圖參照），以使半導體膜3之汲極區域3d露出。 步驟9 ··在層間絕緣膜8及第2接觸孔9s及第2接觸孔 、9d2之上，藉由濺鍍法以3000A形成金屬膜以作為第2 導電體膜，並如第5圖所示形成第2接觸部13s以埋入第2接 觸孔9s，並形成向紙面垂直方向延伸之配線1 3d，以埋入 第2接觸孔9(^、9d2。 步驟10 ··在層間絕緣膜8與第2接觸部13s及配線13d之 上，形成平坦化膜2 6。 步驟11 :採用光微影及蝕刻，貫通平坦化膜2 6，並形 成第3接觸孔11，以使第2接觸部13s露出。 步驟1 2 :於平坦化膜2 6及第3接觸孔1 1之上形成透明 導電體膜。然後，採用光微影及蝕刻，填埋第3接觸孔 11，而且，形成與第2接觸部7s接觸而擴展於平坦化膜26 上之畫素電極40
313687.ptd 第28頁 1296134 五、發明說明（24) 如此〆來，如第5圖所示，可在第2接觸孔91、9(12直 接將配線13d與汲極區域3d連接。此外，亦可如與第5圖相 反的第6圖所示，在第2接觸孔9旬、9d2直將第2接觸部13S 與源極區域3s連接。 另外，在以上各實施形態中，雖以主動矩陣型液晶顯 示裝置為例，但本發明係可於運用其他T F T之主動矩陣型 液晶顯示裝置中實施。舉例而言，例如亦可適用於用以使 EL顯示裝置之類的其他型態主動矩陣型液晶顯示裝置之el 疋件驅動之TFT等。再者，在上述顯示裝置以外，亦可應 用於影像感測器及指紋感測器。 〜 ^ 此外，在以上第1至第3實施型態中，雖以源極區域隔 著接觸部’而與畫素電極4〇連接為例進行了說明，但對於 汲極區域隔著接觸部而與晝素電極4〇連接之情況，亦可藓 由同樣的階段性的接觸結構的採用，而以長寬比較小之^ 2孔’實現確實的接觸。再者，亦有因為電路構成而盥主 素電極不直接接觸之TFT，在此類TFT中，第2接觸部13、广 係各依原狀用作為源極電極或配線（13s)，汲極 配線（13d) 。 ％ (第4實施型態）
其次針對本發明之第4實施型態進行說明。在上 實施型態中，如第2圖C及第2圖D所示，對於半導體膜3注 入雜質，係於閘極絕緣膜5形成前進行。在第4實施型態 亦如第1實施型態所示，係於形成閘極絕緣膜前，而實u施 對TFT之主動層注入雜質，尤其是以高濃度雜質注入處
313687.ptd
1296134 五、發明說明（25) 理。由於在閘極絕緣膜之形成前先行注入雜質，故不用貫 通問極絕緣膜而使雜質到達其下層之主動層所需之極高的 雜質加速能源’而防止作為雜質注入遮罩之絕緣塗料層的 過度硬化。 U作為形成於主動矩陣型液晶顯示裝置之各畫素之開 關70件者而言，上述所示TFT係眾所周知，此TFT之中，一 種採用poly-Si於主動層之所謂的p〇ly —SiTFT，與採用非 晶石夕（a-Si )於主動層之情況相較，更能實現高導電率故 反應性極佳’且可利用閘極電極於主動層自己整合形成通 道、源極及汲極區域，故可縮小元件面積，再者，易於構 成 CMOS (Complementary Metal Oxide Semiconductor) 電路。因此’用於高精密度之顯示器用之開關極佳，而且 於形成晝素用TFT之基板上，可構成由同樣的TFT所構成之 CMOS電路，並可内藏驅動顯示部之驅動電路。 poly-Si ’與單結晶Si不同，在半導體膜中（結晶内 及結晶晶界）有許多缺陷。其中一方面，摻雜磷（p)等 作為雜質之η通道（n-ch) TFT，除用於驅動電路之CMOS 電路之一方外，大多採用於畫素用以了。在採用於畫素用 TFT之n:ch型TFT中，隔著成為載子阱（carrier trap)之 poly-Si中的上述缺陷的漏電電流將造成問題。此外，以 低溫製程形成之poly-SiTFT，具有可在廉價之玻璃基板上 形成並可以低成本大型化之極佳特徵之外，又以低溫形 成閘極絕緣膜，故不會形成如熱氧化膜般之精密的膜。因 此，在採用於周邊驅動電路之^讣型TFTt，藉由熱載流
1296134 五、發明說明（26) "~" " ' 子（電子）之TFT之特性惡化將造成問題。由以上所示之 理由’低溫poly-SiTFT’在有關n-ch型方面，係於汲極區 域與通道區域之間，採用具有低濃度之雜質注入'區域之时 LDD ( Lightly Doped Drain)結構。 第7圖A至第7圖E，係顯示由採用於lcd之畫素TFT之 LDD結構之poly-Si所構成之TFT相關技術之有關製造過 程。首先’於玻璃基板10上形成a_Si層12，並藉雷射退火 使此a-Si層12多結晶化。其次，將所得之poly — Si層圖案 化成為各TFT之主動層140之形狀，並覆蓋此主動層14〇形 成3丨02等之閘極絕緣膜160 (第7圖A)。 在閘極絕緣膜1 6 0形成後，形成閘極電極材料，並如 第7圖B所示，圖案化成閘極電極180之形狀。再者，在將 絕緣塗料層形成於基板全體後，以光微影方式選擇性的殘 留此絕緣塗料層20 0，以使如第7圖C所示，較閘極電極180 之電極長（圖的橫方向），覆蓋更長的預定距離。在驅動 電路内藏於同一基板之情況下，亦以此絕緣塗料層2 0 0， 對CMOS電路之ρ通道TFT之主動層進行覆蓋。剩餘之絕緣塗 料層2 0 0作為遮罩，使閘極絕緣膜1 6 0通過，而以高濃度將 磷等雜質摻雜（注入）至主動層140。藉此，在未以主動 層140遮罩之區域中，係以高濃度摻雜η型雜質，其後再形 成構成源極區域及汲極區域14 0 s、140d之高濃度雜質區域 (N—區域）。 其次，如第7圖D所示，去除作為遮罩之絕緣塗料層 2 0 0，並以露出之閘極電極1 8 0為遮罩，將磷等雜質以低濃 iimi ιιη» 313687.ptd 第31頁 1296134 五、發明說明（27) 度摻雜至主動層140〇雜+ +丄μ 藉此’在未摻雜主動層1 4 0之閘極電 極180之正下之雜質之直槌p a 从丄 τη上电 、夂異I*生&域之兩側，其在與最初之高 濃度雜質摻雜步驟所形成夕計π a * Μ θ 、取初ι同 所rim卩祕1成之N £域之間，即形成低濃度雜 貝 區域）。此外，摻雜至主動層140之雜 質，其後係以退火處理而活性化。 之雜 /舌性化處理後，形成層間絕緣膜2 2以覆蓋含有閘極電 極1 8 0之基板全體，並形成接觸孔以貫通層間絕緣膜22即 閘極絕緣膜1 60之源極、汲極區域丨4〇s、14〇d之對應區 域，並形成電極配線材料再圖案化，在上述接觸孔，形成 與源極區域1 4 0 s連接之源極電極3 〇 s，以及與汲極區域 140d連接之沒極電極3〇d。 藉由以上之方法，可獲得LDD之結構之頂閘極型TFT， 在流過高的導通電流同時，可獲得切斷電流少，且特性一 致之TFT。 藉由以上的方法，於製造LDD結構之TFT之際，欲形成 高濃度雜質區域（140s、140d)，如第7圖C所示，為使雜 質通過閘極絕緣膜1 6 0而到達主動層1 4 0，而須以高能源加 速雜質。 但是，以高加速摻雜高濃度之雜質之際，由於雜質在 用作遮罩之絕緣塗料層上亦被多量且高加速地摻雜，而通 常所用之絕緣塗料樹脂將硬化。如絕緣塗料層2 0 0硬化， 則欲形成下一個LD區域而去除絕緣塗料層2 0 0之際，將易 於發生剝離殘餘。如欲降低此剝離殘餘，將需要剝離時 間，而且如發生剝離殘餘，則對於元件之特性、信賴度及
IRH1I 313687.ptd 第32頁 1296134 五、發明說明（28) 製品產率均將造成不良影響。 針對此點，依據以下所說明之第4實施型態之方法， 將可防止作為在雜質摻雜之際之遮罩層之硬化。 一與本發明第4實施型態有關之TFT，係為在主動矩陣型 顯不裝置（例如LCD及有機電場發光顯示裝置）作為採用 於各畫素之開關元件之畫素TFT，或是作為與此開關元件 在同一基板同時形成之驅動電路之CM0S結構之TFT，甚或 是可採用於此兩方。
一第8圖，係於主動矩陣型LCD之晝素開關元件及驅動電 路疋件採用與本實施型態有關之TFT情況下，概略顯示LCI 之電路構成。LCD，係為使液晶封入於}對基板間而構成， 在其中方基板之顯示部，將複數個畫素配置成矩陣狀， ^各畫素配置個別的晝素電極，並作為連接此畫素電極之 一素開關之p〇ly-Si，係具有用於主動層之雙閘極型之τ厂 對此TFT 1提供數據訊號之數據線DL2、選擇^^了工以使 ς，作閘極線GL3。且在基板之顯示部之外侧，配置有11驅 全f及V驅動器以作為驅動電路。兩驅動器均具備採用與 二床=TFT相同之p〇ly —Si於主動層之TFT，H驅動器以預定 九數據線輸出顯示數據訊號，V驅動器則對閘極線 出間極訊號。在LCD之另一方基板上形成有對向 (液：ί S r向電極及各畫素電極之間構成有畫素電容 = ) 此外於各畫*，在1顯示期間中為補助 Μ液晶電容clc之電荷俘拣，而知如 斑达曰兩… 了保捋而相對於畫素TFT 1，則係以 、液日日電谷CLC並列方式設有補助電容Cs 〇
1296134 五、發明說明（29) 其次’針對與本實施型態有關之作為如上述第8圖所 示晝素開關元件及驅動電路元件之TFT之製造過程，兹以 第9圖A至C以及第1〇圖a至C進行說明。另外，在此等圖面 所示之TFT ’係形成於主動矩陣型LCD之驅動區域之CMOS構 成之TFT ’以及形成於畫素區域之晝素TFT。 例如在玻璃基板1〇上形成有未圖示之由SiNx膜與§i〇2 膜所構成之緩衝層，且在此緩衝層之上形成a —Si層12，並 對此a-S i層1 2照射準分子雷射光束以多結晶化退火。將藉 由退火所得之poly-Si層依次圖案化成各TFT之主動層14之 形狀（第9圖A )。 其次雖以相關技術，覆蓋主動層14形成Si 02等之閘極 絕緣膜，但在本實施型態中，於閘極絕緣膜成膜之前，係 形成覆蓋第9圖B所示主動層14上之預定區域之絕緣塗料層 2 0，以作為雜質摻雜時之遮罩。此絕緣塗料層2 0，係例如 酚醛樹脂系之正光阻。在基板全體，配置絕緣塗料材以直 接覆蓋主動層14，並由於藉由光罩並以選擇性的殘餘絕緣 塗料層，而作成如第9圖B所示之圖案。在本實施型態中， 此絕緣塗料層20，其後覆蓋n通道TFT之通道、成為LD (Lightly Doped)區域之區域，然後為p通道TFT之主動 層1 4全區域。 在形成絕緣塗料層2 0並圖案化後，以此絕緣塗料層2 0 為遮罩，對主動層14直接以高濃度摻雜磷等之η導電型雜 質’其後再形成構成源極及汲極區域14s、14d之高濃度雜 質區域（N +區域）。摻雜之際，在未由主動層14之絕緣塗
313687.ptd 第34頁 1296134 五、發明說明（30) 料層20覆蓋之 直接打入此露 源，僅需能到 般使閘極絕緣 /J> 〇 區域，此主動層 出之主動層1 4。 達主動層14之預 膜通過而注入之 1 4之表面露出 因此，加諸於 定深度之大小 情況相較，可 ，而雜質，可 雜質之加速能 即可，與習知 以控制的非常 在將絕緣塗料層20作為遮罩並以高濃度將雜質換 主動層1 4之後，此絕緣塗料層20，係藉由例如灰化與篇至 剝離而去除。如上所述，雖以絕緣塗料層2 〇為遮罩^= 濃度摻雜雜質，但在本實施型態中，可將打入之雜質以焉 速能源控制在最小限度，且如為此類條件之播雜步驟，， 絕緣塗料層20之去除，將可確實實施而不會有絕^塗料= 餘。此外，在針對η通道TFT以低濃度之p導電型雜質注入 至該通道時，係在此絕緣塗料層2 0形成前實施摻雜。 由主動層14表面去除絕緣塗料層2〇之後，如第9圖cm 示覆蓋主動層1 4以形成閘極絕緣膜1 6，其後，如第丨〇圖A 所示在閘極絕緣膜1 6之上形成閘極電極材料，並圖案化成 為所希望之閘極電極18之形狀。 在閘極電極1 8圖案化後，如第1 〇圖b所示，將此閘極 電極18作為遮罩’並使閘極絕緣膜ΐβ通過主動層14以而進 行磷等之η導電型雜質之低濃度摻雜。藉此，僅在未由閘 極電極1 8覆蓋，且在高濃度摻雜之際由絕緣塗料層2 〇所覆 蓋之區域，選擇性地進行低濃度之雜質摻雜。亦即，在閘 極電極正下區域（通道區域）之兩外侧，與主動層14之Ν + 區域（14s、14d)之間，相對於閘極電極18而自己整合形
1296134 五、發明說明（31) 成低濃度雜質（LD)區域（N-區域）。 如此，在本實施型態中，有關LD區域，可相對於閘極 電極18而自己整合形成與該通道區域間之境界，故對於考 慮光罩層之位置偏移之配置空間，與習知之LDDTFT之製造 方法比較，無須特別擴大。以閘極電極正下之通道區域端 為基準之N -區域之幅度（LD距離），係依絕緣塗料層20與 閘極電極1 8間之位置偏移而變動。但是，例如在第1 〇圖 B，藉由閘極電極位置向源極側偏移，而通道區域與源極 區域14s間之LD距離，雖可較目標變得更小，但相對地通 道區域與汲極區域14d間之LD距離亦變得較目標大。因 此，源極一汲極距離，即使發生位置偏移亦不變動，而在 源極側與汲極側取消導通電流之變動，其結果TFT之導通 電流不發生變化。此外，LD距離係預先考慮遮罩之位置偏 移而設置，故在切斷電流，亦即漏電電流方面即使發生遮 罩偏移，亦能控制在非常小的範圍，並能充分達成確保 TFT之信賴度。 在此，即使在形成於同一基板上之p —❶型TFT之主動 存在鱗離子（N導電型）’如其為少量，則不會對 特性造成很大的影響，故在如第10圖8所示磷離子之 農度摻雜步驟中，特別不將此p_chsTFT遮罩而進行摻 域而Ξΐ，亦可以絕緣塗料層覆蓋此p-ch型TFT之形成區 ^而貝施。如果，以絕緣塗料層覆蓋p_chMTFT2形成區 =霞:進㈣離子之低濃度摻雜時，冑此絕緣塗料層，將 曝露於經加速而成為可通過閘極絕緣膜16之離子。但是，
1296134 五、發明說明（32) 即使給予高的加速能源而其濃度仍低，則最後對於絕緣塗 料層造成之損傷（硬化）會非常地小。因此，與高濃度區 域14s、14d之形成時所用光罩層具有同等的剝離性，亦即 可毫無殘餘地將此絕緣塗料層去除。 在將η導電型雜質摻雜於此n-ch型TFT之主動層14之 後，雖未予以圖示，但係將n-ch型TFT之形成區域作為遮 罩，而將硼（B)等之p導電型雜質摻雜至p-ch型TFT之主 動層14。對於此p導電型雜質之摻雜，當然亦以上述所示 在閘極絕緣膜1 6之形成前實施較為理想。但是，例如進行 質量分析而注入離子，亦即採用離子佈植而注入硼離子， 則該硼離子，較磷離子小，而摻雜硼離子之光罩所受損傷 程度較為輕微。亦即，與以高濃度且高能源摻雜磷離子的 光罩相較’以高濃度且高能源掺雜硼離子之光罩較不易於 硬化。此外在硼離子摻雜之後，更不須要如摻雜雜質之類 的步驟，因此即使發生些許程度之絕緣塗料硬化，對後段 步驟造成之影響亦非常小。因此，可如上所述以n-ch型 TFT之形成區域為遮罩，而將删（b)等p導電型雜質，摻 雜至p-ch型TFT之主動層14。 如以上所示在所需區域全部摻雜雜質之後，即進行用 以將此經摻雜之雜質予以活性化之活性化退火處理。雜質 之活性化處理後，形成層間絕緣膜以覆蓋含有閘極電極之 基板全體，並形成接觸孔以貫通層間絕緣膜2 2及閘極絕緣 膜1 6之源極、汲極區域1 4 s、1 4 d之對應區域，此外，並形 成電極材料而圖案化，並在上述接觸孔形成與源極區域
1296134 五、發明說明（33) 1 4 s連接之源極電極3 0 s、與沒極區域1 4 d連接之沒極電極 30d或是與此一體之訊號配線。
在源極電極30s及汲極電極30d形成後，如第n圖所 示，覆蓋基板全面以形成由丙稀樹脂等樹脂材料所構成之 平坦化絕緣膜2 6 ’並形成接觸孔於該源極電極3 〇 s之對應 區域。然後，由於形成例如I TO等之畫素電極材料，並圖 案化成各畫素之形狀而獲得畫素電極40。最後形成配向膜 28以覆蓋基板全面，第1基板即完成。第1基板完成後，將 此第1基板與共通電極及配向膜等所形成之第2基板黏合， 並於基板間封入液晶，LCD單元即完成。 此外，上述之TFT，係可採用於利用有機EL元件之主 動矩陣型0LED之各晝素TFT以及驅動電路TFT，以作為顯示 元件。此外，如第12圖所示，有機EL元件50，係在陽極 52 與由A1等之金屬材料所構成之陰極56之間，形成至少 具有採用有機化合物之發光層之有機層54 (例如正孔傳輸 層/發光層/電子傳輸層之層積體）而構成。
在適用於0LED時，TFT，係與第9圖A至C及第10圖A至C 同樣之步驟形成即可，其後與第11圖同樣，覆蓋含有各 TFT之源極電極3〇s及汲極電極3〇d之基板全面，而形成由 丙烯樹脂等樹脂材料所構成之平坦化絕緣膜2 6。其次，在 對有機EL元件50供給電流之TFT之源極或是汲極電極之對 應區域形成接觸孔，並由於形成例如ιτο等之透明導電性 材料以作為陽極材料，並圖案化成各畫素之形狀，而獲得 各晝素個別的陽極（畫素電極）52。如此一來，與本發明
1296134 五、發明說明（34) -------_ 第4實施型態有關之TFT，亦可適用 其次，針對雜質之摻雜條件與構主動矩陣型之OLED。 之剝離性之關係，說明其中之—^。成遮罩之絕緣塗料層 14，當採用5%濃度之PI為材料而姑二針對poly —si主動層 著閘極絕緣膜1 6而形成N +區域時f、叮 如為知般欲隔 )，加速能源最大亦以1 5keV即足夠、，下•属示為穿透注入 子濃度以2x l〇i4cnr2程度即足夠。 且在打進侧之填離 在曝露於習知之穿透注入之條件（9〇keV， i下之絕Ϊ塗料層（第7圖C)，即使經灰化及濕式剝離亦 無法完全去除而產生絕緣塗料殘餘。針對此點，曝露於如 第4實施型態所示之直接注入之條件（15keV，2χ 1〇14^ 2 )下之絕緣塗料層（第9圖B )，係可經由灰化及濕式剝離 而確實去除’不會有絕緣塗料殘餘情況。此外，以直接注 入方式，其加速能源小，使用離子濃度亦低，故可降低製 造成本。 此外’如上所述，對於LD區域之低濃度雜質摻雜，在 第4實施型態亦與習知相同，雖係使閘極絕緣膜丨6通過而 摻雜至主動層14，但其注入條件，係為加速能源gokeV、p 難子濃度3x 1 〇i3cnr2程度，與高濃度穿透注入比較，其加 速能源雖係同等，但注入離子濃度少了 一位數。因此，相 對於將曝露於此種離子注入環境下之例如驅動電路之p — ch 炎TFT形成區域予以覆蓋之絕緣塗料層等，此絕緣塗料 詹，將與N +區域之直接注入情況達成約同等之剝離性。 在第4實施型態中，由於在閘極絕緣膜1 6形成前實施
1296134 五、發明說明（35) 高濃度雜質摻雜，故在閘極絕緣膜16之N +對應區域與N-對 應區域曝露於離子換雜之環境係變為相同。在上述直接注 入條件下，主動層14之N -區域中之注入磷濃度，雖為1χ 1 〇19cnr3程度，主動層14之N— (LD)區域中之注入鱗濃度 雖為lx 1018cnr3程度’但另一方面，隔著閘極絕緣膜if之 摻雜處理因僅係低濃度摻雜，故閘極絕緣膜丨6中之構濃 度，不論在閘極絕緣膜1 6之N +對應區域或N -對應區域，兩 方£域均為lx 1017cm3程度。閘極絕緣膜中之鱗濃产在 約為第10圖B所示低濃度摻雜之際，係以在膜中停止之填 離子決定。另一方面，如習知般隔著閘極絕緣膜丨6而實施 高濃度摻雜時’因閘極絕緣膜16之N +對應區域，係曝露於 馬濃度摻雜及低濃度掺雜之兩方，故其較閘極絕緣膜1 6之 N對應區域中之膜中鱗；農度更高’例如閘極絕緣膜1 6之n + 對應區域之磷濃度將達lx lO^cnr3程度以上。如此一來， 驾知之閘極絕緣膜1 6 ’雖然其膜中之磷濃度高，而對τ ρ τ 之耐壓之降低等、損害的降低等擔憂，但依據第4實施型 態之方法將可防止此問題。 (第5實施型態） 第5實施型態，與第4實施型態同樣，係於高濃度雜質 摻雜之際’防止其摻雜遮罩層硬化。再者，在第5實施型 態中，在採用poly-Si TFT而於同一基板上形成n — chs TFt 與P-ch型TFT之兩方之元件中，不僅n —ch型TFT,對於p-ch 型TFT，亦已提出可防止用於離子掺雜之遮罩難以去除之 硬化產生。此外’參照以下圖示並針對第5實施型態進行
313687.ptd 第40頁 1296134 五、發明說明（36) 說明，惟對於與在上述第4實施型態等既已說明之結構相 對應之部份，均以相同符號表示。 poly-SiTFT，係如上所述易於構成CMOS電路。因此， poly-SiTFT，除高精密度顯示器用之畫素開關（畫素用 TFT)之外，並於與此畫素用TFT同一基板上，構成由同樣 之TFT所構成之CMOS電路，並運用於内藏驅動顯示部之驅 動電路之顯示裝置等。 第13圖A至D，係顯示此種驅動内藏型LCD用之畫素 TFT、以及與驅動電路中之CMOS結構之TFT之相關技術有關 之製造過程。首先，於玻璃基板上形成a —Si層，並藉雷射 退火使此a-Si層多結晶化。其次，將所得之p〇ly_Si層圖 案化成為各TFT之主動層140之形狀，並覆蓋此主動層14〇 形成S i 〇2等之閘極絕緣膜1 6 〇。在閘極絕緣膜1 6 〇形成後， 形成閘極電極材料，並如第1 3圖A所示，圖案化成閘極電 極1 8 0之形狀。 η - ch型TFT，除用於驅動電路之CMOS電路之一方，同 時並採用於畫素用TFT。接著，如第4實施型態中所說明， 在驅動電路之n~ch型TFT中，以低溫而成膜之閘極絕緣 膜’須防止導因於膜的精密性低之熱載流子（電子）所造 成之T F T特性惡化，而在畫素用之n — c匕型τ F T中，則須降低 導因於poly-Si中許多結晶缺陷之漏電電流。因此，採用 低溫poly-Si之n-ch型TFT，係於汲極區域與通道區域之 間’採用具有低濃度雜質區域之LDI) (Lightly Doped Drain)結構 〇
1296134 五、發明說明（37) 在有關n-ch型TFT方面，為作成此種LDD結構，故於閘 極電極1 80之圖案化後，對絕緣塗料層20 0僅覆蓋以n TFT區域之閘極電極180之電極長（第13圖3方向）一定距 離長，此外，為使p-ch型TFT覆蓋全區域而選擇性地留下 組成遮罩的絕緣塗料層2 0 0 η。之後，使閘極絕緣膜1 β 〇通 過而以高濃度摻雜磷等η導電型之雜質。藉此，未由絕緣 塗料層20 On所覆蓋之區域，亦即於之後形成構成為源極區 域140s、汲極區域140d的高濃度雜質區域（N +區域）。
其次，去除此絕緣塗料層2〇〇n，並以第13圖c所示露 出之閘極電極1 8 0為遮罩，並使閘極絕緣膜！ 6 〇通過而以低 濃度摻雜η導電型雜質至主動層140。藉此，在主動層140 之閘極電極180之正下之真性區域與Ν+區域之間形成低濃 度雜質（LD)區域（Ν-)。 在對n-ch型TFT之主動層140摻雜雜質後，接丁來，如 第13圖D所示，形成選擇性覆蓋此n — chs tft之形成區域之 絕緣塗料層20Op。然後，於p-ch型TFT之主動層140以閘極 電極1 8 0作為遮罩，並使閘極絕緣膜1 6 〇通過而以高濃度注 入硼等p導電型雜質。 在對於n-ch型TFT、p-ch型TFT之各主動層140各自摻
雜雜質之後，形成層間絕緣膜2 2以覆蓋含有閘極電極1 8 0 之基板全面，並進行雜質之活性化退火。此外，於所需區 域形成接觸孔以貫通上述層間絕緣膜2 2及閘極絕緣膜 160’並形成電極與配線材料以圖案化，於上述接觸孔， 形成與源極區域14〇s連接之源極電極、與汲極區域i40d連
313687.ptd 第42頁 1296134 五、發明說明（38) 接之〉及極電極。 經以上所示步驟，可在同一基板上各別形成頂閘極型 之n-ch型以及p-ch型TFT。 在n-ch型及p-ch型TFT之主動層140各別以高濃度摻雜 雜質時，以高能源加速雜質，而使雜質通過閘極絕緣膜 160而到達主動層140。但是，藉由此曝露於高速下的高濃 度之雜質，在通常用為絕緣塗料層200 (200η、200p)之 絕緣塗料層2 0 0中，將產生過度之硬化。 此種絕緣塗料層2 0 0之硬化，如第1 3圖B所示，不僅有 在n-ch型TFT之源極區域140s、汲極區域i4〇d進行高濃度 雜質摻雜之際，所形成之絕緣塗料層2 0 0，並如第1 3圖D所 不’在p-ch型TFT之源極區域140s、汲極區域i4〇d以高濃 度雜質摻雜P導電型雜質之際，亦將於覆蓋n-ch型TFT而形 成之絕緣塗料層200p產生。 如上所示在同一基板上形成n-ch型TFT與p-ch型TFT之 兩方之裝置中’尤其是在用以形成一方之導電型之TFT之 兩濃度雜質掺雜時’須藉由光罩而覆蓋另一導電型之 TFT，故習知之製造方法，無法避免上述般由於絕緣塗料 層之硬化造成之不良影響。 針對此點，在第5實施形態中，製造導電型不同之複 數種類之頂閘極型之電晶體時，以高能源摻雜與本身導電 型不同之雜質之際，係不將組成本身之閘極電極之層予以 圖案化，而用作為覆蓋主動層之遮罩層。藉由此種方法， 了確實防止雜質掺雜之際’作為遮罩之層之硬化，而第5
313687.ptd 第43頁 1296134 五、發明說明（39) 實施形態，非常適合於主動矩陣型顯示裝置之各畫素 TFT、以及與此广素TFT在同一基板同時形成之 CM〇STFT等之製造方法。另外，在主動矩陣型lcd之書 開=件以二驅=路元件中，採用與第5實施形態；關 之TFT時之LCD之概略電路構成，係如上述第8圖所示。 以下，針對用作為與第5實施形態有關之了以及驅動電 路用TFT之複數個導電型之TFT之製作方法，請參照第“圖 A至第14圖D及第15圖A至第15圖！)進行說明。此外，第14圖 A至第15圖D所示TFT’係為形成於主動矩陣型LCD之驅動區 域之CMOS構成之TFT、與形成於畫素區域之晝素TFT。 在玻璃基板10上係形成例如未圖示之SiNx膜與Si02膜 構成之緩衝層，並在此緩衝層上形成a-Si層1 2 ,又對此 a-Si層12照射準分子雷射光束而多結晶化退火。藉由退火 所得到之poly-Si層再接著圖案化成各TFT之主動層14之形 狀（第14圖A)。 在相關技術中，接下來，雖覆蓋主動層14形成Si02等 之閘極絕緣膜，但在第5實施形態中，於閘極絕緣膜成膜
之前，形成覆蓋如第14圖B所示之主動層14上之預定區域 之絕緣塗料層2 0，以作為雜質掺雜時之遮罩。此絕緣塗料 層2 0，係例如為紛酸清漆樹脂系之光阻。在基板全體，配 置光阻材以直接覆蓋主動層14，並由於藉由以光阻而選擇 性地殘餘絕緣塗料層，而作成如第1 4圖B所示之圖案。在 本實施形態中，此絕緣塗料層20，其後則覆蓋η通道TFT之 通道、以及與此通道鄰接而形成LD (Lightly Doped)區
313687.ptd 第44頁 1296134 五、發明說明（40) 域之區域’然後則為P通道TFT之主動層14全區域。 在形成絕緣塗料層2 〇並圖案化之後，將此絕緣塗料層 20作為遮罩’並對主動層14直接地以高濃度摻雜磷等^導 電型雜質’其後再形成構成源極及汲極區域143、i4d之高 濃度雜質區域（N~)。於摻雜之際，此主動層14之表現， 係露出在未被主動層14之絕緣塗料層20覆蓋之區域，而雜 質’係直接被打進此露出之主動層14。因此，如在第4實 施形態亦已說明般，對雜質施加之加速能源，僅需到達主 動層1 4之預疋深度之大小即可，與使閘極絕緣膜通過而注 入之情況相較可以大幅縮小。 在將絕緣塗料層20作為遮罩而以高濃度將雜質摻雜至 主動層1 4之後，此絕緣塗料層2〇，係例如以灰化與濕式剝 離而去除。如上述所示雖以絕緣塗料層2〇作為遮罩而以高 濃度摻雜雜質，但在第5實施形態中，可將所打入之雜質 之加速能源控制在最小限度，且如為此種條件下之掺雜過 程，則絕緣塗料層20之去除，將可毫無殘餘絕緣塗料而確 實地實施。此外，在對有關η通道TFT，以低濃度的p導電 型雜質對其通道進行摻雜時，係在此絕緣塗料層2 〇之形 前實施播雜。 由主動層14表面去除絕緣塗料層20之後，如第14圖（： 所示覆蓋主動層1 4並藉由C V D形成閘極絕緣膜。 在間極絕緣膜16之上，形成由Mo及Cr等之高熔點金屬 所構成之電極材料層。如第1 4圖D所示，此閘極電極材料 層，在n-ch型TFT之形成區域中，為使其發揮作為遮罩層
1296134 五、發明說明（41) 1 8 MA之功能而覆蓋該TFT之至少主動層14全區域，並且，在 p-ch型TFT之形成區域，圖案化成閘極電極ι8ρ之形狀（閘 極電極第1圖案化）。另外，在所有的晝素Tft以n-ch型 TFT構成時，雖可將配置成島狀的各畫素扦丁，作成遮罩層 1 8^個別覆蓋之形狀，但如為共同覆蓋畫素區域全區域而 將上述遮罩層1 8ma圖案化，將可緩和遮罩層丨8ma之圖案化精 度’而從簡化製程之觀點而言係較為理想。 在閘極電極第1圖案化後，如第15圖A所示，作成n —ch 型TFT形成區域之遮罩層18ma與『(^型TFT形成區域之閘極 電極18p與遮罩，並使閘極絕緣膜通過主動層14，而進 行硼專p導電型雜質之南主動摻雜。藉此，在p_ch型τη之 形成區域，p導電型雜質選擇性地摻雜至主動層14中，並 相對於閘極電極1 8p，而形成自己整合地構成源極及汲極 區域14s、14d之導電型雜質注入區域（p+)。另外，在 η-ch型TFT之形成區域，其主動層14係由閘極電極材料層 而構成之遮罩層18MA而覆蓋，而防止p導電型雜質被摻雜。 在P導電型雜質之摻雜後，接下來，將n — ch型TFT之主 動層14，圖案化成為覆蓋^chsTFT2W極電極之形狀 (閘極第2圖案化）。具體而言，例如係於基板全面形成 感光型絕緣塗料層，並藉由光微影，如第15圖B所示，在 覆蓋n-ch型TFT之形成區域之遮罩層18MA之中，僅在待去除 之區域（閘極電極與配線以外之區域）殘餘絕緣塗料層 1 9。然後，相對此絕緣塗料層1 9，而採用具有選擇蝕刻性 之钱刻氣體進行乾式姓刻，並選擇性地去除絕緣塗料層1 9
313687.ptd 第46頁 1296134 五、發明說明（42) 及覆蓋於絕緣塗料層1 9之遮罩層1 8ma。藉由此種蝕刻處 理，即使在n-ch型TFT之形成區域，亦形成所希望圖案之 閘極電極1 8 η。另外，由於尚有配置的空間，故此絕緣塗 料層19’實際上係形成比待去除遮罩層丨8μα之區域稍大。 因此’在閘極電極第2圖案化後，如第丨5圖c所示，閘極絕 緣膜16之表面在n-ch型TFT之主動層14之周圍區域，些許 受到蝕刻。另外，亦可藉由濕式蝕刻而對遮罩層丨8以進行 蝕刻，形成所希望之閘極電極1811之圖案。 在n-ch型TFT之閘極電極i8ni圖案化終了後，接下 來，如第15圖D所示，以閘極電極18n作為遮罩，進行11導 電型雜質之低濃度摻雜。藉由此摻雜處理，在n_chs TFT 區域，未由閘極電極18η覆蓋，而且在！^導電型雜質之高濃 度掺雜之際，僅在被絕緣塗料層2〇覆蓋之區域，而選擇性 地注入低濃度之雜質。亦即，在閘極電極正下方區域（通 道區域）之兩外側’於主動層14之（Ν+)區域（i4s、14d )之間，相對於閘極電極1 8n而自己整合地形成低濃度雜 質（LD)區域（N —區域）。如此，有關LD區域，因相對於 閛極電極1 8n而可自己整合地形成與其通道區域間之境 界，故與相關技術之製造方法比較，無須特別將遮罩層之 位置偏務考慮在内而擴大配置空間。以閘極電極18η正下 方之通道區域端作為基準之N-區域之幅度（LD距離），係 由於絕緣塗料層2 0與閘極電極1 8 n間之位置偏移而變動， 例如在第1 5圖D中’當閘極電極1 8n之形成位置向源極側偏 務時，通道區域與源極區域14s間之LD距離，將較目標變
1296134 五、發明說明（43) 得更小。但是，通道區域與汲極區域14d間之LD距離亦隨 之較目標變得更大。因此，源極至汲極距離即使位置偏移 發生亦不會變動，而導通電流之變動在源極侧與汲極侧取 消，其結果TFT之導通電流不發生變化。此外，LD距離係 由於預先考慮遮罩之位置偏移而没定，故切斷電流，亦即 相對於漏電電流而言’即使發生遮罩偏移亦可控制在極小 的範圍，並可充分達成確保TFT之信賴度。 另外，在p-ch型TFT之主動層中，即使^導電型雜質 (例如磷離子）存在’如係為少量，則對電氣特性並不造 成大的影響。因此在本第5實施形態中，於η導電型雜質之 低濃度摻雜之際，如第15圖C所示，未特別將p — ch型tft遮 罩而進行摻雜。另外，亦可以絕緣塗料層將此p —以型TFT 之形成區域覆蓋而實施。此絕緣塗料層，雖係曝露於加速 成可通過閘極絕緣膜1 6之離子，但由於注入濃度低，且絕 緣塗料層所受損傷（硬化）較小，故可確實地去除絕緣塗 料層。 * 如以上方式，在需要n — ch型TFT、p-Ch型TFT之區域各 別摻雜雜質之後，形成層間絕緣22以覆蓋包含閘極電極 18η、18p之基板全體。其次，進行用以使經過摻雜之雜質 活性化之活性化退火處理。另外，在本實施形態中，將包 含在閘極絕緣膜1 6及層間絕緣膜22之氫導入至p〇iy —Si 層’而將用以終止主動層中之結晶缺陷之氬化退火，與此 活性化退火處理同時進行。 、 在此些退火處理後，形成接觸孔以貫通層間絕緣膜22
313687.ptd 第48頁
1296134 五、發明說明（44) 及閘極絕緣膜16之源極、汲極區域14s、14d之對應區域， 此外’形成A1等電極材料而圖案化，並如第15圖〇所示， 在上述接觸孔’形成與源極區域Us連接之源極電極3〇s、 與没極區域14d連接之汲極電極3〇(1或是與此等形成一體之 訊號配線。 在源極電極30s及汲極電極3 od形成後，如上述第"圖 所不’覆蓋基板全面而形成丙烯酸樹脂等樹脂材料所構成 之平坦化絕緣膜2 6，並於源極電極3 〇 s之對應區域形成接 觸孔。其次，例如形成I T 〇等之畫素電極，並以圖案化成 各晝素之形狀而獲得畫素電極40。最後，形成配向膜28以 覆蓋基板全面，LCD之第1基板即完成。第1基板完成後， 將此第1基板與由共通電極及配向膜等所形成之第2基板黏 合，並將液晶封入於基板間，LCD單元即完成。 此外，與第5實施形態有關之TFT，與第4實施形態同 樣，係亦可用於採用有機EL元件以作為顯示元件之主動矩 陣型OLED之各晝素TFT及驅動電路TFT。另外，如上述第12 圖所示，此有機EL元件50，在陽極52與陰極56之間，形成 至少具有有機發光層之有機層54而構成。 適用於此種OLED之TFT，與此第5實施形態之第14圖A 至第15圖D同樣之順序形成即可，之後，與第11圖同樣， 覆蓋含有各TFT之源極電極303及汲極電極30D之基板全 面，而形成由丙烯酸樹脂等樹脂材料所構成之平坦化絕緣 膜26。其次，在對有機EL元件50供給電流之TFT之源極或 汲極電極之對應區域形成接觸孔，並形成例如I TO等之透
313687.ptd 第49頁 1296134 五、發明說明（45) 明導電性材料以作A陽梳以 狀而莽得各查去： 材料’纟以圖案化成各畫素之形 狀而=各素個別之陽極（畫素電極）. 之剝離：之關雜：件與組成遮罩之絕緣塗料層 採用5%濃度之ph3作為材料：m動層上4，欲 入條件，已在第4實施开=摻雜離子時’習知之穿透注 ^ ^ ^ Λ ^ Λ1""90kev^ ^ ^ ^ ^ 對於此，係以不隔二度設定成6x i〇iw2程度。相 膜16而直接注入，H施形/中亦採用之間極絕緣 加速此源最大僅需15keV即足夠，且在 打入側之碟離子濃度僅需2x 10Hcm-2程度即足夠。在 r ο ηβ如第4實施形態中之說明，曝露於穿透注入 OOkeV’ 6χ 1〇ucm-2)之絕緣塗料層（第^圖㈧，即使 紅過灰，及濕式剝離亦無法完全去除而產生絕緣塗料層殘 餘。但是，在第5實施形態中，在n導電型雜質之高濃度注 入之際亦採用直接注入（i 51cev，2χ 1 〇Hcm-2)，而絕緣塗 料層（第1 4圖B ) ’係經由灰化及濕式剝離而可毫無殘餘 將絕緣塗料層確實地去除。 再者，在第5實施形態中，於{)導電型雜質之高濃度注 入之際’藉，閘極電極材料層（i8ma)而將n—chsTFT區域 予以遮罩（第15圖A)。在此p導電型雜質注入之際，此p 導電型雜質’係為使既已形成之閘極絕緣膜丨6通過而以高 的能源加速。但是，即使放在此種穿透注入條件下，與絕 緣材料不同’閘極電極材料層（1 8 MA)不會硬化，在其後 之圖案化處理之際’不會產生剝離殘餘等。由此點亦可確
第50頁 1296134 五、 發明說明 (46) 認 在 以 高 的 能 源摻雜與自己導電型不同的雜質之際，由 於 採 用 組 成 白 己 閘極電極之層作為將主動層覆蓋於圖案之 遮 罩 而 可 簡 單 消除遮罩剝離殘餘之問題。 另 外 對 於 LD區域之低濃度雜質摻雜，在第5實施形 - 態 中 9 係 以 使 閘 極絕緣膜1 6通過之類的注入條件丁進行，， 例 如 加 速 能 源 90keV、P離子濃度3x 1013cnr2程度。盥高濃 度 穿 透 注 入 比 較 ，加速能源雖同等，但注入離子濃度少一 位 數 Ο 因 此 > 在 此π導電型雜質之低濃度摻雜之際，即使 以 光 罩 將 此 驅 動 電路之p-ch型TFT形成區域覆蓋，亦僅是 如 上 述 所 示 曝 露 於低濃度之雜質，而此種絕緣塗料層之硬 化 少 可 達 成 充 分的剝離性。此外，在第5實施形態中， 如 第 15 圖 C所示， ►在形成LD區域所需之低濃度雜質摻雜步 驟 之 前 已 在 P- ch型TFT之源極區域實施p導電型雜質之高 濃 度 摻 雜 ( 第 15 圖A )，相對於此種P導電型源極與汲極區 域 即 使 以 低 濃 度掺雜η導電型雜質，亦不至於對TFT特性 造 成 很 大 影 響 〇 因此，在η導電型雜質之低濃度摻雜之 際 對 於 P- ch型 TFT，亦與n-ch型TFT同樣，源極没極區域 不 特 別 遮 罩 j 而 將已圖案化之閘極電極1 8 P、1 8 η，實施作 為 對 於 各 別 通 道 區域之遮罩。因此，依據第5實施形態之 方 法 在 低 濃 度 雜質掺雜之際，無須形成多少有硬化可能 之 光 罩 〇 而 在 第 5實施形態中，亦與第4實施形態同樣’由在閘 極 絕 緣 膜 16形 成 前實施高濃度雜質摻雜，故閘極絕緣膜1 6 之 對 應 區 域 與 Ν _對應區域，僅曝露於磷之低濃度摻雜，
Η 3l3687.ptd 第51頁 1296134 五、發明說明（47) 而曝露於離子掺雜之環境係為同樣。因此，在主動層14, 相對於注入該N+區域之填濃度為lx 1019cm_3程度，注入N_ 區域之磷濃度為lx 10 18cm_3程度，在閘極絕緣膜16中之磷 濃度，不論在N +對應區域N —對應區域，兩區域均為lx 1 017cm_3程度。因此，膜中之磷主動在高的閘極絕緣膜1 6 中，TFT之耐壓下降等、受損害的下降雖受到關心，但在 第5實施形態中可防止此種不良發生。另外，n-ch型TFT形 成區域，在p導電型雜質摻雜時因以閘極電極材料層遮 罩，故在n-ch型TFT之閘極絕緣膜1 6中不含p導電型雜質。 相反地，p-ch型TFT之閘極絕緣膜16，如上述所示當曝露 於η導電型雜質之低濃度摻雜時，則在膜中將少量存在p導 電型雜質與η導電型雜質。 【發明效果】 依據本發明，平坦化膜等、形成於厚膜上之晝素電 極，與用於TFT主動層等之半導體膜間之電性連接，係藉 由將階段性所形成之複數個接觸孔以及各別將此埋入之接 觸部材料而實施。因此，藉此，即使上述畫素電極與半導 體膜間之層間距離很大，各接觸孔亦可各自形成為長寬比 較小之孔，且接觸孔可以短時間之蝕刻形成，且可縮小各 接觸部之上面及底面之面積，又可縮小上面與底面之面積 差而達到高積體化之目的。 此外，用於各接觸部之導電體，由於形成於其上之接 觸孔開口，而相對於蝕刻去除之膜，其選擇比經常較大， 而可進行選擇性的蝕刻。因此，而可藉由蝕刻防止露出於
313687.ptd 第52頁 1296134 五、發明說明（48) 孔底面之膜之特性惡化。此外，由於第1接觸部與閘極電 極同時形成，此外，第2接觸部與配線同時形成，而不會 增加步驟數，可形成信賴度高的接觸部。 此外，依據本發明另一態樣，可防止用於雜質摻雜之 際之光罩之剝離殘餘。又因可對閘極電極自己整合形成通 道區域及低濃度雜質區域，故可有效地製造小面積且信賴 度南的電晶體。 依據本發明之另一態樣，在形成CMOS構造等、導電型 不同之2種類之TFT於同一基板時，其中一方之導電型雜質 之摻雜在閘極絕緣膜形成前實施，而另一方之導電型雜質 摻雜，在閘極絕緣膜形成後，亦以採用閘極電極材料作為 遮罩，而對於不同之導電型雜質之任一摻雜處理，亦可完 全地消除摻雜遮罩材料之剝離殘餘之問題。此外，可對閘 極電極自己整合形成通道區域及低濃度雜質區域，並可有 效地製造小面積且信賴度高之電晶體。 【產業上之利用可能性】 此發明係適用於例如彩色液晶顯示裝置、彩色EL顯示 裝置等之彩色顯示裝置、及其他半導體元件之TFT。
313687.ptd 第53頁 1296134 圖式簡單說明 【圖面簡單說明】 第1圖八、8、（：、0、£、？、0、11及1，係習知之主動矩 陣型顯示裝置之TFT基板之製造過程剖面圖。 第 2圖八、8、（：、0、£、？、6、11、1、】、1(、1及％，係 與本發明之第1實施形態有關之主動矩陣型顯示裝置之TFT 基板之製造過程剖面圖。 第3圖，係有關本發明之第1實施形態之主動矩陣型顯 示裝置之剖面圖。 第4圖，係有關本發明之第2實施形態之主動矩陣型顯 示裝置之TFT基板之剖面圖。 第5圖及第6圖，係有關本發明之第3實施形態之主動 矩陣型顯示裝置之TFT基板之剖面圖。 第7圖A、B、C、D、E，係顯示關於相關技術之TFT之 製造過程。 第8圖，係顯示有關本發明之第4實施形態之主動矩陣 型LCD之概略電路構成圖。 第9圖A、B、C，係顯示有關本發明之第4實施形態之 TFT之製造過程圖。 第1 0圖A、B、C，係顯示繼第9圖C後與本發明之第4實 施形態有關之TFT之製造過程圖。 第11圖及第12圖，係顯示與本發明之第4及第5實施形 態有關之TFT之主動矩陣型顯示裝置中之適用例圖。 第1 3圖A、B、C、D，係說明有關形成於同一基板上之 n-ch型及p-ch型TFT之相關技術之製造過程圖。
Η 313687.ptd 第54頁 1296134 圖式簡單說明 第1 4圖A、B、C、D，係顯示與本發明之第5實施形態 有關之TFT之製造過程圖。 第1 5圖A、B、C、D，係顯示繼第1 4圖D後有關本發明 之第5實施形態之TFT之製造過程圖。 【元件符號說明】 1 畫素TFT 3 半導體膜 3ch 通道區域 3d 汲極區域 3s 源極區域 4 絕緣塗料 5 閘極絕緣膜 6 > 9 > 1 1 接觸孔 6、6s、6 d 第1接觸部 7g 閘極電極 7s、7d 第1接觸部 8 層間絕緣膜 8 a S i 02膜 8b SiN膜 9 、 9s 、 9d 、 9dl 、9d2 第2接觸孔 10 玻璃基板 11 第3接觸孔 12 a-Si 層 13 配線 13 、 13s 、 13d 第2接觸部 14 配向膜 14d 汲極區域 14s 源極區域 1 8 MA 遮罩層 18ρ 、 18η 閘極電極 19 絕緣塗料層 20 絕緣塗料層 22 層間絕緣膜 26 平坦化絕緣膜 28 配向膜 30d 沒極電極 30s 源極電極 35 液晶 40 電極 41 對向基板
313687.ptd 第55頁 1296134 圖式簡單說明 43 對向電極 45 配向膜 47 密封劑 50 有機EL元件 52 陽極 54 有機層 56 陰極 140 主動層 140d 汲極區域 14 0s 源極區域 160 閘極絕緣膜 180 閘極電極 200 、 200η 、 2 0 0p 絕緣塗料層 310 絕緣基板 320 非晶矽膜 330 半導體膜 3 3 0a 源極區域 3 3 0b 汲極區域 340 閘極絕緣膜 350 閘極電極 360 層間絕緣膜 3 6 0a S i 02膜 3 6 0b SiN膜 370 第1接觸孔 380 配線 390 平坦化膜 400 晝素電極 410 配向膜
313687.ptd 第56頁

Claims (1)

1296134 案號
1¾¾ 負 I 月 六 1、 曰 修正 、申請專利範圍 -種薄膜電晶體之製造方法，其特徵為· 在f緣基板上，形成島狀之半導體膜之+ 於刖述絕緣基板及前述半導體膜上，二驟； V體膜並形成第1絕緣膜之步驟； 蓋剞述半 貝通月ίι述第1絕緣膜，並形成露出前述 一部份之至少1個之第1接觸孔（6s，6(〇之^導體祺之 ,、=及於前述第1絕緣膜上以及前述第; 形f第1導電體膜，並對該第1導電體膜進行飪孔内， 同時形成與前述半導體膜之一部份重疊刻，而 及於前述第丨接觸孔内形成與前述半 問極電極以 第1接觸部之步騍， 卞夺篮膘電性連接之 覆蓋則述第丨絕緣膜以及前述閘極電極以 1接觸部I、，+而形成第2絕緣膜之步驟； 則逑第 觸部i二：ρ ί: ΐ第2絕緣,’而形成露出前述第1接 、|物之第2接觸孔（9s，9d)之步驟； 形二於電前體:第2絕緣族”；前述第2接觸孔内， '、f镇n ^ β祺，並對預疋區域進行蝕刻，再形成盥 刖途第1接觸部曹〆 力乂，、 觸部之步驟。電連接狀線以及第2接 一種薄膜電晶發之製造方法，其特徵為具有： 在，緣基板上，形成島狀之半導體膜之步驟； t础述絶緣基板及前述半導體膜上，覆蓋前述丰 導體=並=成第％緣媒之步驟； 別< + 貝通刖述第1絕緣膜，並形成露出前述半導體膜之
313687 修正版.ptc 第57頁 Τ’ Τ’ .1296134 911103^4 % ψ ί〇 Μ 修正# 六、申請專利範圍 一部份之至少1個之第！接觸孔（6 s，6 d )之步驟； 以及於前述第1絕緣膜上以及前述第1接觸孔内， 形成第1導電體膜，並對該第1導電體膜進行蝕刻，而 -同時形成與前述半導體膜之一部份重疊之閘極電極以 .及於前述第1接觸孔内形成與前述半導體膜電性連接之 第1接觸部之步驟， 覆蓋前述第1絕緣膜以及前述閘極電極以及前述第 1接觸部，以形成第2絕緣膜之步驟； 至少貫通前述第2絕緣膜，而形成露出前述第1接 )觸部以及前述半導體膜之一部份之至少2個第雄觸孔 之步驟； 以及於前述第2絕緣膜上以及前述第2接觸孔内， 形成第2導電體膜，並對預定區域進行蝕刻，再形成與 如述半V體膜電性連接之預定形狀之配線以及第 部之步驟。 賙 3· 一種主動矩陣型顯示裝置之製造方法，其特徵 有： 在絕緣基板上，形成島狀之半導體膜之步驟； 於前述絕緣基板及前述半導體膜上， 汁 導體膜並形成第丨絕緣膜之步驟； 別述+ 貫通前述第1絕緣膜，並形成露出前 一部份之至個之第1接觸孔之步驟； 導體膜之 以及於前述第丨絕緣膜上以及前述 形成第1導電體膜，並對_ m ^雷_ ^弟1接觸孔内， I野这第1導電體骐進行蝕刻，再
1296134 案號 91110334 g/v年 月 + 曰 修正_ 六、申請專利範圍 於與前述半導體膜之一部份重疊之閘極電極以及前述 第1接觸孔内，同時形成與前述半導體膜電性連接之第 1接觸部之步驟。 4. 如申請專利範圍第3項之主動矩陣型顯示裝置之製造方 法，其特徵為更具有： 覆蓋前述第1絕緣膜以及前述閘極電極以及前述第 1接觸部，以形成第2絕緣膜之步驟； 至少貫通前述第2絕緣膜，而形成露出前述第1接 觸部之一部份之第2接觸孔之步驟； 以及於前述第2絕緣膜上以及前述第2接觸孔内， 形成第2導電體膜，並對預定區域進行蝕刻，再形成與 前述第1接觸部電性連接之預定形狀之配線以及第2接 觸部之步驟。 5. 如申請專利範圍第4項之主動矩陣型顯示裝置之製造方 法，其特徵為更具有： 於前述第2絕緣膜以及前述第2接觸部以及前述配 線上，形成將藉由下層構造而形成之凹凸予以平坦化 之平坦化膜之步驟； 貫通前述平坦化膜，而形成露出前述第2接觸部之 第3接觸孔之步驟； 以及於前述平坦化膜上，隔著前述第3接觸孔，而 形成與前述第2接觸部電性連接之電極之步驟。 6. 如申請專利範圍第3項之主動矩陣型顯示裝置之製造方 法，其特徵為更具有：
313687修正版.ptc 第59頁 1296134案號91110334 年[〇月4曰 修正_ 六、申請專利範圍 覆蓋前述第1絕緣膜以及前述閘極電極以及前述第 1接觸部，以形成第2絕緣膜之步驟； 至少貫通前述第2絕緣膜，而形成露出前述第1接 觸部以及前述半導體膜之一部份之至少2個第2接觸孔 ，之步驟； 以及於前述第2絕緣膜上以及前述第2接觸孔内， 形成第2導電體膜，並對預定區域進行蝕刻，再形成與 前述半導體膜電性連接之預定形狀之配線以及第2接觸 部之步驟。 「丨如申請專利範圍第6項之主動矩陣型顯示裝置之製造方 法，其特徵為更具有： 於前述第2絕緣膜以及前述第2接觸部以及前述配 線上，形成將藉由下層構造而形成之凹凸予以平坦化 之平坦化膜之步驟； 貫通前述平坦化膜，而形成露出第2接觸部之第3 接觸孔之步驟； 以及於前述平坦化膜上，隔著前述第3接觸孔，而 形成與前述第2接觸部電性連接之電極之步驟。 8.如申請專利範圍第3項之主動矩陣型顯示裝置之製造方 )法，其特徵為更具有·· 覆蓋前述第1絕緣膜以及前述閘極電極以及前述第 1接觸部，以形成第2絕緣膜之步驟； 貫通前述第2絕緣膜，而形成露出前述第1接觸部 之第2接觸孔之步驟；
313687修正版.ptc 第60頁 1296134 案號 91110334 Q.b年 月十日__ 六、申請專利範圍 於前述第2絕緣膜上以及前述第2接觸孔内，形成 第2導電體膜，並對預定區域進行蝕刻，再形成與前述 第1接觸部電性連接之預定形狀之配線之步驟； 於前述第2絕緣膜以及前述第2接觸部以及前述配 線上，形成將藉由下層構造而形成之凹凸予以平坦化 之平坦化膜之步驟； 形成至少貫通前述平坦化膜之第3接觸孔之步驟； 以及於前述平坦化膜上，隔著前述第3接觸孔，而 形成與前述半導體膜電性連接之電極之步驟。 9. 如申請專利範圍第8項之主動矩陣型顯示裝置之製造方 法，其特徵為更具有： 其中前述第3接觸孔，係貫通前述平坦化膜以及前 述第2絕緣膜，並露出前述第1接觸部； 而前述電極，係隔著前述第3接觸孔，與前述第1 接觸部電性連接。 10. 如申請專利範圍第3項之主動矩陣型顯示裝置之製造方 法，其特徵為更具有： 覆蓋前述第1絕緣膜以及前述閘極電極以及前述第 1接觸部，以形成第2絕緣膜之步驟； 貫通前述第2絕緣膜，而露出前述第1接觸部之第2 接觸孔之步驟； 貫通前述第2絕緣膜以及前述第1絕緣膜，而形成 露出前述半導體膜之第3接觸孔之步驟； 於前述第2絕緣膜上以及前述第2接觸孔内、前述
313687修正版.ptc 第61頁 (〇 ^ 4- a 1296134 修正 六、申請專利範圍 !二接觸再孔开/V形成第2導電體膜，並對預定區域進行 以及與前述第1接觸部電性連接之第骓觸， =及與則述半導體膜電性連接之預定形狀之配線之步 Ρ於前述第2絕緣膜以及前述第2接觸部以及前述配 、、、 形成將猎由下層構造而形成之凹凸予以平捽化 之平坦化膜之步驟； 凸于乂干土一化 # ^形&成貫通前述平坦化膜，並露出前述第2接觸部之 弟4接觸孔之步驟； )/、以^於前述平坦化膜上，隔著前述第银觸孔，而 11 $成與前述第2接觸部電性連接之電極之步驟。 一，具備有由含有通道區域、源極區域及沒極區域之 半導體膜所構成之主動層、閘極絕緣膜、閘極電極、 源極電極及汲極電極之薄膜電晶體，其中， 前述半導體膜，係形成於絕緣基板上； 覆盖以半導體膜，前述閘極絕緣膜即形成； 在則述閘極絕緣膜上之通道對應區域形成前述閘 極電極； •在則述閘極絕緣膜之源極對應區域及汲極對應區 域之至少一方形成第丨接觸孔； 。、而在刖述閘極絕緣膜之源極對應區域及汲極對應 ^域之至少一方所形成之前述第丨接觸孔之中，埋入與 刖述閘極電極同一姑斜；I# 士、 ^ ^ 雜^ β, 材抖構成，並且與對應之前述半導 體膜之源極區域^ 1¾ pr % ^ Ύ 琢及/及極區域電性連接之第1接觸部；
MM 91110334 六、申請專利範圍 1296134 4曰 一=及前述源極電極及前述汲極電極所對應之其中 導ίΐΐί，係隔著前述第1接觸部而與對應之前述半 a如申：專利範圍第u項之薄膜電U接其中， 對庠$ ί ΐ 1接觸孔’係各別於前述閉極絕緣膜之源極 對應&域及汲極對應區域開口； 部；在前述各別之第1接觸孔中’，埋入前述第】接觸 以及前述源極電極係隔菩斟 連接於前述半導體之源極第1接觸，部而 著對應之前述第丨接觸部而連域接於\迷；^電極，係隔 區域。 連接於别迷半導體膜之汲極 13.如申：專利範圍第12項之薄膜電晶體 刖述源極電極及前述汲 ，、中， 以前述第！接觸部*前述間極\電極極，係與*自於H 第1接觸部對應區域開口之 11 θ間絕緣膜之前述 極區域與前述汲極區域連接。觸孔相對應之前述源 14·如申!專利範圍第11項之薄膜電晶體/复φ 前述第1接觸孔，係於1、+日體其中， 區域及汲極對應區域之复、剛述閘極絕緣膜之源極對應 ^ ^ r 一 方閱 η · 剷述第1接觸孔，係拽 义 ’ 以及前述源極電極及前刖^第1接觸部； 係隔著前述第1接觸部而與前述/半^極膜之其中一方， 汲極區域連接。 體膜之源極區域或
ΙίΛίο Ε 1296134 修正 ~91110334 六、申請專利範圍 1 5 ·如申f專利範圍第1 4項之薄膜電晶體，其中， 前述源極電極及前述汲極電極之另一方， =前述閘極電極及前述閘極絕緣膜而形成之層間絕緣 述丰=2在與刖述閘極絕緣膜之對應區域，隔著使前 ^ μ © #出於底部而開口之第2接觸孔’而與 1 6 h t 體膜之對應之汲極區域或源極區域連接。 l6.如申^專利範圍第U項之薄膜電晶體，其令， 材料W述閘極電極及前述第丨接觸部，係為高熔點金屬 」）右ί採用薄膜電晶體之主動矩陣型顯示裝置，且備 有通道區域、源極區域及汲極區域之半i體膜 及、方i i ϊ動層、閑極絕緣膜、開極電極、源極電極 及及極電極，其中， 前，半導體膜，係形成於絕緣基板上； 覆蓋半導體膜，即形成前述閘極絕緣 形成珂述閘極電極於前述閘極絕緣上之通道對應區域 + >則述閘極絕緣膜之源極對應區域及沒楣斟庫區域 中各形成第1接觸孔； 4汉及極對應&域 在前述源極董+座p U π e k U 述第1接觸孔之至小域及汲極對應區域所形成之前 料構成，並且與董Γ處一 1，、埋Λ與前述閘極電極同一材 極區域”連接“ 導體膜之源極區域或没 X及刖述源極電極及前述汲極電極之其中一方或
1296134 _ 日 修正 ------ 案號 91110334 六、申請專利範圍 " - 兩方，係隔著前述第〗接觸部而與對應 之前述源極區域或汲極區域連接 ^則述半導體膜 申請專利範圍第17項之主動矩陣型顯示農置，其 前述第1接觸孔，係各別於俞、+、„ α 對應區域及汲極對應區域開口 \/ 絕緣膜之源極 部；在前述各別之第消觸孔中，埋入前述第！接觸 =f别述源極電極及前述汲極電極，盥 之前^對應區域所開口之第2接觸孔，相對應 19 &申二5區域，以及與前述汲極區域連接。 中，月利知^圍第1 8項之主動矩陣型顯示裝置，其 Τλ i :覆现則述源極電極及前述沒極電極’而更形成 平坦化絕緣膜； 極電ϋϊί平；化絕緣膜之前述源極電極及前述没 並r II节一方之對應區域，形成第3接觸孔； 乂 、、以前述第3接觸孔，與所對應之前述源極電極及 二Y /及極電極之其中之一，以及與晝素電極電性連 2 0·^申响專利範圍第1 7項之主動矩陣型顯示裝置，其 月〕述第1接觸孔，係於前述閘極絕緣膜之源極對應 313687修正版.ptc 第65頁 1 1296134 ^ - -轰號9111033全__%年月今曰 六、申請專利範圍 區域及没極對應區域之其中一方開口，· 而前述第1接觸孔，係埋入第丨接觸部； 以及前述源極電極及前述汲極電極之其中一 隔者别述第1接觸部，而與對應之前述半 -區域或汲極連接。 守股膘之源極 2 1 ·如申清專利範圍第2 〇項之主動矩陣型顯示 1 中， 且 ，、 前述源極及前述汲極電極之另一方，係 述閘極電極及前$閘極絕緣膜所形成之層@絕 2 )及與前述閘極絕緣膜間之對應區域，隔二Y 導體膜表面露出底部而開口之第2接觸孔/:、使^^述+ 導體膜之對應汲極區域或源極區域連接。〃則述半 22·=申請專利範圍第21項之主動矩陣型顯示装置，其 係覆蓋前述源極電極及前述汲極電極， 平坦化絕緣膜； 肉更形成 極電化絕緣膜之前述源極電極及前述没 並以ί笛方之對應區域，形成第3接觸孔； 、 則：ui第3接觸孔，金戶斤斟藤夕於 前述汲極電極之立中之/、斤對應之則达源極電極及 接。 之其中之―，以及與畫素電極電性連 23.:申範圍第17項之主動矩陣型顯 材料。 j扎弟1接觸部，係向熔點金屬
TW091110334A 2001-05-18 2002-05-17 TWI296134B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001149453 2001-05-18
JP2002065794 2002-03-11

Publications (1)

Publication Number Publication Date
TWI296134B true TWI296134B (zh) 2008-04-21

Family

ID=26615339

Family Applications (2)

Application Number Title Priority Date Filing Date
TW096137208A TWI297549B (en) 2001-05-18 2002-05-17 Thin film transistor, active matrix type display device, and their process
TW091110334A TWI296134B (zh) 2001-05-18 2002-05-17

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096137208A TWI297549B (en) 2001-05-18 2002-05-17 Thin film transistor, active matrix type display device, and their process

Country Status (7)

Country Link
US (1) US6995048B2 (zh)
EP (1) EP1388897A1 (zh)
JP (1) JPWO2002095834A1 (zh)
KR (1) KR100503581B1 (zh)
CN (1) CN1462481A (zh)
TW (2) TWI297549B (zh)
WO (1) WO2002095834A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP2003093370A (ja) * 2001-09-26 2003-04-02 Sony Corp 指紋検出装置
KR100846464B1 (ko) 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
TWI220072B (en) * 2003-02-19 2004-08-01 Toppoly Optoelectronics Corp TFT structure with LDD region and manufacturing process of the same
JP2005072573A (ja) * 2003-08-05 2005-03-17 Semiconductor Energy Lab Co Ltd 配線基板及びその作製方法、並びに半導体装置及びその作製方法
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP4677713B2 (ja) * 2003-11-25 2011-04-27 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
JP5072202B2 (ja) * 2004-07-30 2012-11-14 株式会社半導体エネルギー研究所 表示装置の作製方法
US7524728B2 (en) * 2004-11-08 2009-04-28 Sanyo Electric Co., Ltd. Thin film transistor manufacturing method and organic electroluminescent display device
JP4731191B2 (ja) * 2005-03-28 2011-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
KR100659112B1 (ko) * 2005-11-22 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
TWI267213B (en) * 2006-01-27 2006-11-21 Ind Tech Res Inst Organic light emitting device with integrated color filter and method of manufacturing the same
JP2009117620A (ja) * 2007-11-07 2009-05-28 Casio Comput Co Ltd 画像読取装置およびその製造方法
GB0811962D0 (en) * 2008-06-30 2008-07-30 Imp Innovations Ltd Improved fabrication method for thin-film field-effect transistors
KR101002665B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
JP2010245077A (ja) * 2009-04-01 2010-10-28 Epson Imaging Devices Corp 光電変換装置、エックス線撮像装置、光電変換装置の製造方法
TWI395334B (zh) * 2009-11-20 2013-05-01 Au Optronics Corp 薄膜電晶體元件及其製作方法
JP2012033778A (ja) * 2010-07-30 2012-02-16 Dainippon Printing Co Ltd 薄膜トランジスタとその製造方法、薄膜トランジスタアレイとその製造方法、及び、ディスプレイ装置
US8569129B2 (en) 2011-05-31 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Device-manufacturing scheme for increasing the density of metal patterns in inter-layer dielectrics
US8988624B2 (en) 2011-06-23 2015-03-24 Apple Inc. Display pixel having oxide thin-film transistor (TFT) with reduced loading
CN103035653A (zh) * 2012-10-10 2013-04-10 深圳市华星光电技术有限公司 薄膜晶体管像素结构及其制作方法
CN103915507A (zh) * 2012-12-31 2014-07-09 瀚宇彩晶股份有限公司 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法
CN103413898B (zh) * 2013-08-29 2015-11-11 深圳市华星光电技术有限公司 有机发光二极管阳极连接结构及其制作方法
KR102137392B1 (ko) * 2013-10-08 2020-07-24 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102294480B1 (ko) * 2013-10-25 2021-08-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN103715200A (zh) * 2013-12-19 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR102302802B1 (ko) * 2014-02-24 2021-09-16 엘지디스플레이 주식회사 박막 트랜지스터 기판을 포함하는 표시장치
CN103972243B (zh) * 2014-04-24 2017-03-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105810689B (zh) * 2016-03-31 2019-04-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102642198B1 (ko) 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN107039351B (zh) * 2017-04-05 2019-10-11 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
KR102600041B1 (ko) 2018-06-07 2023-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US20200073189A1 (en) * 2018-08-30 2020-03-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for manufacturing active matrix substrate
CN109659357B (zh) 2018-12-18 2020-11-24 武汉华星光电半导体显示技术有限公司 薄膜晶体管和显示面板
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234134A (ja) 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
JP2857900B2 (ja) * 1989-12-28 1999-02-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
DE69326123T2 (de) * 1992-06-24 1999-12-23 Seiko Epson Corp Dünnfilmtransistor und verfahren zur herstellung eines dünnfilmtransistors
JP3257086B2 (ja) * 1992-11-12 2002-02-18 セイコーエプソン株式会社 相補性薄膜半導体装置の製造方法
JPH06252405A (ja) * 1993-02-22 1994-09-09 Fuji Xerox Co Ltd 薄膜半導体装置
JP3598121B2 (ja) * 1993-03-19 2004-12-08 ソニー株式会社 薄膜トランジスタの製造方法
JP3393420B2 (ja) 1995-02-28 2003-04-07 ソニー株式会社 半導体装置
US6100119A (en) * 1995-08-31 2000-08-08 Lg Electronics Inc. Thin film transistor and method for fabricating the same
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09311342A (ja) 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
JPH10209454A (ja) * 1997-01-17 1998-08-07 Toshiba Corp 薄膜トランジスタの製造方法
JPH11111993A (ja) * 1997-09-30 1999-04-23 Toshiba Corp 半導体装置の製造方法
JPH11109406A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 表示装置とその製造方法
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2001023899A (ja) 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP3956572B2 (ja) * 2000-03-13 2007-08-08 セイコーエプソン株式会社 液晶装置用基板の製造方法

Also Published As

Publication number Publication date
TW200812090A (en) 2008-03-01
JPWO2002095834A1 (ja) 2004-09-09
KR20030029108A (ko) 2003-04-11
KR100503581B1 (ko) 2005-07-25
WO2002095834A1 (en) 2002-11-28
EP1388897A1 (en) 2004-02-11
TWI297549B (en) 2008-06-01
US6995048B2 (en) 2006-02-07
US20040087067A1 (en) 2004-05-06
CN1462481A (zh) 2003-12-17

Similar Documents

Publication Publication Date Title
TWI296134B (zh)
TWI384525B (zh) 半導體裝置和其製造方法
US20030211667A1 (en) Method of fabricating thin film transistor
JP4084080B2 (ja) 薄膜トランジスタ基板の製造方法
KR100666888B1 (ko) 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용기판, 전기광학장치 및 전자기기
JP2005340822A (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、および平板表示装置
JP4675680B2 (ja) 薄膜トランジスタ基板の製造方法
WO2011004624A1 (ja) 薄膜トランジスタの製造方法
KR20140148349A (ko) 박막 트랜지스터와 능동형 유기 발광 다이오드 어셈블리 및 제조 방법
KR100653298B1 (ko) 박막 트랜지스터의 제조 방법
JP2004039997A (ja) 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
US6703992B1 (en) EL display device with inter-line insulation
JP4641741B2 (ja) 半導体装置
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
JP2007142082A (ja) 表示装置およびその製造方法
JP2002134751A (ja) アクティブマトリクス型表示装置およびその製造方法
JP2004015046A (ja) 平型ディスプレー装備記憶コンデンサーとその製造方法
CN109148475A (zh) 显示装置及其制造方法
US20080054267A1 (en) Display apparatus and manufacturing method of the same
KR102060377B1 (ko) 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
JP3949650B2 (ja) アクティブマトリクス型表示装置の作製方法
JP2009010242A (ja) 表示装置及びその製造方法
US7064017B2 (en) Method of forming a CMOS transistor
JP4455855B2 (ja) 半導体装置及びその作製方法
JP2022077412A (ja) 薄膜トランジスタ回路

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent