TWI288448B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TWI288448B
TWI288448B TW094130168A TW94130168A TWI288448B TW I288448 B TWI288448 B TW I288448B TW 094130168 A TW094130168 A TW 094130168A TW 94130168 A TW94130168 A TW 94130168A TW I288448 B TWI288448 B TW I288448B
Authority
TW
Taiwan
Prior art keywords
hole
layer
insulating resin
semiconductor substrate
semiconductor device
Prior art date
Application number
TW094130168A
Other languages
English (en)
Other versions
TW200620509A (en
Inventor
Hideo Numata
Hirokazu Ezawa
Chiaki Takubo
Kenji Takahashi
Hideo Aoki
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004264731A external-priority patent/JP2006080399A/ja
Priority claimed from JP2004264732A external-priority patent/JP2006080400A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200620509A publication Critical patent/TW200620509A/zh
Application granted granted Critical
Publication of TWI288448B publication Critical patent/TWI288448B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1288448 (1) 九、發明說明 【發明所屬之技術領域】 零 本發明係關於適於搭載複數半導體元件（半導體晶片 /)之多晶片封裝等的半導體裝置及其製造方法。 【先前技術】 近年來，爲了實現半導體裝置的小型化或高密度安裝 Φ 化等，在一個封裝體內積層複數半導體元件（晶片）而密 封的堆疊型多晶片封裝體正實用化中。一般而言’在堆疊 型多晶片封裝體中，利用引線接合（Wire bonding)將複 數半導體晶片的各電極銲墊與基板的電極部電性連接。又 ，將複數半導體晶片間相互連接時，係利用引線接合將各 半導體晶片的電極銲墊間電性連接。 如此種堆疊型多晶片封裝體所示，在半導體晶片與基 板間或複數半導體晶片間的連接適用引線接合的封裝體構 φ 造，因連接步驟所需的成本或工數，製造成本容易增大。 再者，不只信號配線長度會變長，封裝體形狀也會有大型 化的問題。 於此，有提案在半導體晶片與基板間及複數半導體晶 片間的連接，適用穿通插塞（連接插塞）或貫通介孔的堆 疊型多晶片封裝體（參照例如日本特開平1 0 - 2 2 3 8 3 3號公 報）。 適用於半導體晶片間的連接等的連接插塞，具有例如 利用在半導體基板形成貝通其表背兩面的貫通孔，且在該 -5- (2) 1288448 貫通孔內充塡金屬等的方法’而形成導電體層的構造。連 接插塞與半導體基板表面之電極銲墊的連接，可適用利用 " 一般半導體製程的配線技術。 ^ 此外，構成連接插塞的導電體層、與半導體基板的表 面或貫通孔的內面（側壁面）之間必須絕緣，而這些絕緣 方式可使用利用CVD法（LPCVD法）等形成的Si02層、 Si3N4層或這些積層膜的無機絕緣物層。 φ 然而，上述Si〇2層、Si3N4層等無機絕緣物層在技術 上難以均勻地形成於貫通孔的內面，尤其會有難以形成厚 膜的問題。因此，適用以往的半導體製程所形成的無機絕 緣物層，係造成連接半導體晶片之表背兩面之連接插塞的 絕緣可靠性降低的主要原因。 又，在貫通孔的內面形成無機絕緣樹層時，會有在技 術上難以在貫通孔的內部充塡金屬等導體的問題。關於這 點，與一般穿通孔的形成同樣地，亦可考慮僅在貫通孔的 ® 壁面形成導體層，然而，此時，會有半導體晶片之機械強 度降低的問題。 本發明係爲因應此種課題而開發者，其目的在於提供 一種使連接半導體基板之表背兩面間的導電體層及絕緣層 的形成性提升，而達成形成成本的削減等，同時可提高構 成連接插塞等的導電體層的絕緣可靠性之半導體裝置及其 製造方法 〇 【發明內容】 -6 - (3) 1288448 本發明的第1樣態係半導體裝置，具備：具有貫通表 背面之貫通孔的半導體基板；和形成於上述貫通孔內面的 第1絕緣樹脂層；和形成於上述半導體基板的表面與背面 .之至少一面的第2絕緣樹脂層；和在上述貫通孔內，以至 少連接上述半導體基板之表背兩面間的方式連續形成，且 與上述貫通孔的內面藉由上述第1絕緣樹脂層絕緣的第1 導電體層。 φ 本發明的第2樣態係半導體裝置的製造方法，具備下 列步驟··在表面側，於積體·形成有元件的半導體基板上 ’照射雷射光而形成貫通孔的步驟；和在上述貫通孔內， 充塡絕緣樹脂的步驟；和在上述步驟所充塡的絕緣樹脂， 同心地形成直徑小於上述貫通孔的樹脂孔之步驟；和在上 述樹脂孔的內面形成導電體層，且形成使上述半導體基板 的表面與背面導通的穿通孔（through hole)導通部的步 驟。 # 本發明之第3樣態係半導體裝置之製造方法，具備下 列步驟：在半導體基板形成貫通孔的步驟；和在上述半導 體基板的兩面，以樹脂面能夠抵接的方式來分別配置單面 附銅箔樹脂片而層壓的步驟；和在上述半導體基板之上述 貫通孔的部分，形成直徑小於該貫通孔之小徑孔的步驟； 和在上述小徑孔的內部形成導電體層，以將配置於上述半 導體基板兩面的上述銅箔電性連接的步驟；和將上述銅箔 實施配線加工的步驟。 本發明之第4樣態係半導體裝置之製造方法，具備下 (4) 1288448 列步驟：在半導體基板形成貫通孔的步驟；和包含上述貫 通孔內以覆盍上述半導體基板之表背兩面的方式形成多孔 質絕緣樹脂層的步驟；和在上述多孔質絕緣樹脂層內，一 邊將至少連接上述半導體基板之表背兩面間的導電體層， 保持在與上述半導體基板之表背兩面及上述貫通孔之內面 絕緣的狀態，一邊連續形成的步驟。 φ 【實施方式】 根據本發明之一型態的半導體裝置及其製造方法，可 較容易且以低成分獲得絕緣可靠性高的半導體裝置，該半 導體裝置在貫通孔內具有經由與其內壁面密接性良好的絕 緣樹脂層而絕緣的導電體層，且適用於積層•搭載複數半 導體晶片的多晶片封裝體（multi chip package)等。 以下，說明用以實施本發明的型態。此外，以下的記 載係依據圖面，說明實施型態，然而，這些圖面僅提供作 # 爲圖解，本發明並不限定於這些圖面。 第1圖係表示本發明之第1實施型態之半導體裝置的 構成之剖面圖。該圖中，符號1係表示在表面，積體•形 成有功能元件等的矽基板等半導體基板。亦即，半導體基 板1的表面側係當作元件區域，且形成有用以連接積體元 件部或各元件間的多層配線部（矽配線層）2等。又，在 半導體基板1的表面，形成有與其內部之多層配線部連接 的A1電極（銲墊）3。該半導體基板1具有貫通表背面的 貫通孔4。貫通孔4係藉由雷射的照射而形成者，貫通孔 -8- (5) 1288448 4的內面（側壁面）係由非晶質構造的砍所構成。 並且，在非晶質構造之矽所構成的貫通孔4的內面’ 籲 形成有由第1絕緣樹脂構成的層5 °在此’就第1絕緣樹 - 脂而言，可使用聚醯亞胺樹脂、苯并二環丁燒樹脂、環氧 樹脂、苯酚樹脂、氰酸酯樹脂、雙馬來酸酐縮亞胺樹脂、 雙馬來酸酐縮亞胺一三嗪樹脂、聚苯并螺11 坐（（p〇1ybenzo oxazole)) 、丁二烯樹脂、矽樹脂、聚碳二醯亞胺、聚氨 φ 酯樹脂等。 又，在半導體基板1之表面及背面的預定區域，分別 形成有由第2絕緣樹脂構成的層6。第2絕緣樹脂與上述 第1絕緣樹脂亦可相同，亦可不同。 再者，在貫通孔4內的第1絕緣樹脂層5上、與貫通 孔4的底部、及半導體基板1表面側的貫通孔4周圍，形 成有 Ti、Ni、Cu、V、Cr、Pt、Pd、Au、Sn 等的導體層 7 。又，在半導體基板1的背面側，於貫通孔4的端部，形 # 成有背面電極8。就構成背面電極8的導體而言，可使用 Ti、Ni、Cu、V、Cr、Pt、Pd、Au、Sn 等。如上所述，藉 由形成於貫通孔4內的導體層7，可形成將半導體基板1 的表背電性連接的貫穿孔導通部（貫通介孔），經由該貫 通介孔，連接半導體基板1表面的A1電極3與背面電極 8 〇 在以此方式構成的第1實施型態中，就覆蓋貫通孔4 內面（側壁面）的絕緣材料而言，係使·用絕緣樹脂（第i 絕緣樹脂），故成本低且可較厚且穩定地形成絕緣厚度， -9 - (6) 1288448 可確保良好的絕緣性與可靠性。 又，由於貫通孔4的側壁面係由非晶質構造的矽構成 ，且在其上形成有絕緣樹脂層（第1絕緣樹脂層5 )，故 ，該絕緣樹脂層與作爲基材之矽的密接性良好。亦即，一般 而言，矽與樹脂材料的密接性較差，故在矽基板上，在以 RIE (反應性離子蝕刻）等形成的貫通孔內，形成絕緣樹 脂層時，因絕緣樹脂層及形成於其上的導體層與矽的熱膨 • 脹係數的不同所產生的熱應力，容易使絕緣樹脂層產生剝 離·龜裂等。然而，在第1實施型態的半導體裝置中，由 於貫通孔4係藉由雷射照射形成，且貫通孔4的側壁面係 非晶質構造的矽，故與絕緣樹脂層的密接性較高。因此， 可獲得可靠性較高的導通部（貫通介孔）。 接著，參照第2圖至第4圖，說明關於上述第1實施 型態之半導體裝置的製造方法之第2實施型態。在第2實 施型態中，首先，如第2A圖所示，利用一般的半導體製 • 程’準備形成有多層配線部（矽配線部）2及與多層配線 部連接的A1電極3等的半導體基板（矽晶圓）1，而該多 層配線部係在表面連接積體元件部或各元件間，接著，在 表面貼上BSG膠帶9後，進行背面硏磨。此時，爲了提 升抗折強度，亦可在最後進行乾式拋光、RIE、CMP (化 學機械式硏磨）等的處理。 繼之，將表面的BSG膠帶9剝離後，如第2B圖所示 ’在背面貼上保持膠帶1 0後，在半導體基板1照射雷射 而形成貫通孔4。所照射的雷射，可使用例如波長3 5 5 nm -10- (7) 1288448 的YAG雷射，然而雷射波長並不限定於此。在進行半導 體基板1之孔的開設時，亦可連保持膠帶1 〇 一起開設孔 ，亦可在藉由雷射開設孔後，依需要進行洗淨。此外’爲 ^ 了防備孔開設時的飛散物，亦可先在半導體基板1的表面 形成保護膜，待孔開設完後，再去除該保護膜。 如第2 C圖所示，從半導體基板1的表面側，印刷聚 醯亞胺樹脂等絕緣樹脂1 1，且在貫通孔4內充塡絕緣樹 φ 脂1 1。利用印刷方式之絕緣樹脂1 1的充塡，亦可在真空 中進行。在真空中進行印刷時，可使絕緣樹脂1 1中的空 孔消失。又，絕緣樹脂1 1對於貫通孔4內的充塡，亦可 藉由滾筒塗佈（roller coat)方式進行。亦可在保持膠帶 1 〇開設孔，在保持膠帶1 〇側貫通孔4敞開時，可容易且 確實地將絕緣樹脂1 1充塡於貫通孔4內。 如第2D圖所示，藉由硏磨，去除被覆於半導體基板 1表面的絕緣樹脂1 1。該步驟係依需要進行。然後，貼上 • 保持膠帶1 〇後，將突出於背面的絕緣樹脂11加以切削· 硏磨，使半導體基板1的背面平坦。若絕緣樹脂1 1突出 背面的量很少，該硏磨亦可不進行。 接著，如第2E圖所示，在半導體基板1的表面，貼 上保持膠帶1 0後，在背面形成絕緣樹脂膜1 2。該絕緣樹 脂可使用例如聚醯亞胺樹脂，且可利用旋轉塗佈或印刷形 成膜。亦可利用滾筒塗佈方式或廉塗佈（curtain coat )方 式形成。藉由採用塗佈液狀絕緣樹脂的方法，可以低成本 形成絕緣樹脂膜1 2，但亦可採用黏貼乾式薄膜的方法。 -11 - (8) 1288448 如第3 F圖所示，將半導體基板丨的背面經 (例如紫外線硬化型接著劑）1 3，接著於玻璃3 後’在充塡於貫通孔4內的絕緣樹脂1 1照射雷 .地形成小徑的樹脂貫通孔1 5。由於孔開設加工 樹脂’故此時所使用的雷射亦可爲C 02氣體雷射 YAG雷射。 又’使用感光性絕緣樹脂作爲充塡於貫通孔 φ 緣樹脂1 1時，亦可藉由曝光•顯影，形成樹脂1 。採用任一種方法時，與 CVD法相比較，均可 貫通孔4內形成充分厚度的絕緣樹脂層。此外， 導體基板1表面之A1電極3上的絕緣樹脂，亦 貫通孔1 5形成時加以去除，或另依需要加以去_ 如第3G圖所示，在半導體基板丨的表面及 孔1 5的側壁面與底部，利用無電解電鏟形成Ti 、V、Cr、Pt、Pd、Au、Sn等導體金屬的層（播 φ ) 1 6。可使用蒸鍍法或濺鍍法，來取代無電解電 用蒸鍍法或濺鍍法，可形成更良好的導體金屬層 如第3 Η圖所示，在半導體基板丨表面所形 金屬層1 6上，形成阻劑層後，加以曝光•顯影 阻劑圖案17。然後，以在先前步驟形成的導體兰 作爲電極，形成Ni/Cu、Cu、Cu/Ni/Au等的 層1 8。接著，如第3 ( I )圖所示，將阻劑圖案 ’利用蝕刻將作爲電極使用的導體金屬層1 6加 以此方式，在半導體基板1表面的預定區域與樹 由接著劑 〔持體14 射，同心 的對象爲 ，亦可爲 4內的絕 I：通孔15 容易地在 存在於半 可在樹脂 樹脂貫通 、Ni、Cu 種層金屬 鍍法。利 16 〇 成的導體 ，而形成 €屬層16 電解電鍍 〖7剝離後 以去除。 脂貫通孔 -12- (9) 1288448 1 5的側壁面及底部，形成積層有導體金屬層1 6與電解電 鍍層1 8的導電體層1 9。 然後，如第4J圖所示，依需要，利用塗佈或黏貼方 _ 式在表面形成保護膜（配線保護膜）20，加以曝光•顯影 ，而形成開口部。保護膜20的形成，可利用塗佈液狀物 的方法，亦可利用黏貼薄膜的方法。形成保護膜2 0時， 需要平坦性性時，亦可藉由形成保護膜20的樹脂來埋設 φ 樹脂貫通孔1 5。又，亦可事先用其他的樹脂埋設樹脂貫 通孔15後，再形成保護膜20。 導體金屬層16爲Ni/Cu、Cu層時，藉由無電解電 鍍在保護膜20的開口部形成Au、Ni/ Au等的導體層21 。該導體層21可當作晶片積層時的連接電極使用，故亦 可形成於貫通孔4上，亦可形成於貫通孔以外的場所。當 連接方式使用銲劑時，保護膜20具有阻銲劑之功能。就 取代保護膜20而言，亦可採用塗佈或黏貼阻劑，加以曝 • 光•顯影，形成圖案後，導體金屬層16爲Ni/Cu、Cu 層時，藉由無電解電鍍，形成Au、Ni/Au等的導體層21 。這時，就不需要阻銲劑。 繼之，如第4K圖所示，在半導體基板1的表面，貼 上玻璃支持體1 4，經由接著劑1 3接著後，導體金屬層16 爲Ni/ Cu、Cu層時，在背面的貫通孔部，形成 Au、Ni / Au的無電解電鍍層22。以此方式，形成背面電極。 然後，將玻璃支持體14剝離，如第4 L圖所示，依需 要在背面貼上切割膠帶23後，進行切割等的處理。以此 -13- (10) 1288448 方式，可獲得僅在半導體基板1的表面形成再配線層，且 在貫通孔4上具有與其他晶片連接的電極之半導體裝置。 根據以此方式構成的第2實施型態，可製造適用於積 ^ 層複數半導體晶片之構造之可靠性高的半導體裝置。而且 ，由於不需使用RIE等高價的裝置，而且遮罩曝光，顯影 步驟較少，所以可以低成本獲得半導體裝置。 此外，在半導體基板1形成貫通孔4係藉由雷射照射 φ 來進行，由於貫通孔4的側壁面係以非晶質構造的矽構成 ，所以與充塡於貫通孔4內之絕緣樹脂1 1的密接性較高 。再者，貫通孔4的側壁面係被到達半導體基板1背面的 絕緣樹脂1 1確實地覆蓋，藉由該絕緣樹脂1 1可確保構成 貫通孔4之側壁面的矽與內側的導體金屬層1 6的絕緣， 故可形成可靠性高的貫通介孔（導通部）。 繼之，說明本發明之其他的實施型態。第5圖係表示 第3實施型態之半導體裝置的剖面圖。第5圖中，符號 • 24係表示背面側的配線層。該配線層24具有在導體金屬 層（播種層金屬）上，積層•形成Ni/ Cu、Cu、Cu/ Ni / Au等的電解電鍍層的構造。又，符號25係表示Au、 Ni/Au等的無電解電鍍層，26係表示保護膜（配線保護 樹脂膜）。第5圖中，與第1圖所示之第1實施型態相同 的部分，係附註相同的符號，以省略說明。 如第5圖所示，在第3實施型態的半導體裝置中，不 只是在半導體基板1的表面，在背面亦形成有配線層24 ，在半導體基板1的背面’於從貫通介孔拉引出的配線層 -14- (11) 1288448 24上，形成有與其它半導體裝置連接的電極。 製造第3實施型態的半導體裝置時，係與第2實施型 態同樣，依序進行第2A圖至第4J圖所示的步驟後，在半 \ 導體基板1的表面，貼上玻璃支持體。接著，利用無電解 電鍍或蒸鍍或濺鍍法，在包含貫通孔4部之半導體基板1 的背面整體，形成導體金屬層（播種層金屬） 然後，在該半導體金屬層上形成阻劑，加以曝光•顯 φ 影後，以導體金屬層作爲電極，形成Ni/ Cu、Cu、Cu/ Ni / Au等的電解電鍍，將阻劑剝離後，利用蝕刻去除當 作電極使用的導體金屬層。然後，在面形成保護膜，加以 曝光•顯影，形成開口部後，利用無電解電鍍在開口部形 成Au、Ni/ Au等的層。由於該無電解電鍍層係作爲晶片 積層時的連接電極使用，故亦可形成於貫通孔上，亦可形 成於貫通孔以外的場所。 繼之，將玻璃支持體剝除，進行切割等的處理。以此 φ 方式，可獲得不僅在矽晶圓的表面，在背面亦可形成再配 線，且在從貫通介孔拉引出的配線上形成有與其他半導體 晶片連接的電極之半導體裝置。 此外，有記載在第2實施型態及第3實施型態之半導 體裝置的製造步驟中’利用半加成法（semi additive method)在半導體基板的表面及背面形成配線的例子，而 亦可利用全加成法（fully additive meth〇d)或減去法（ subtract method)形成配線層，來取代半加成法。又，在 第3實施型態的製造步驟中’在半導體基板1 一邊的面（ -15- (12) 1288448 表面）黏貼玻璃支持體，而形成導體金屬層（播種層金屬 ^ )，與第3 Η圖及第3丨圖所示的步驟同樣地，形成阻劑， 以形成配線圖案，然後，在半導體基板1另一邊的面（背 , 面）貼上玻璃支持體，同樣地形成配線圖案，然而，亦可 在沒有使用玻璃支持體的情況下進行。此時，可在形成貫 通孔後’於半導體基板的兩面與貫通孔的側壁面，依序或 同時藉由電鍍形成導體金屬層。亦可依序或同時在兩面進 φ 行阻劑形成，再藉由電鍍同時在半導體基板的兩面形成配 線層。此時，亦可在配線層形成的同時，藉由電鍍在貫通 孔的側壁面形成導體層。該方法中，具有可以更少的步驟 (電鍍步驟），進行貫通介孔之導體層及配線層的形成之 優點。 繼之，說明關於本發明之其他的實施型態。 第6圖係表示本發明之第4實施型態之半導體裝置的 構成之剖面圖。第6圖中，符號31係矽晶圓之類的半導 # 體基板，其表面側當作元件區域，且形成有連接積體元件 部或各元件間的多層配線部3 2。又，在半導體基板3 1的 表面形成有與多層配線部3 2連接且利用作爲與外部的信 號傳達等的電極銲墊33。再者，在半導體基板31形成有 貫通表背的貫通孔34。在具有貫通孔34之半導體基板31 的表背兩面，以令樹脂面抵接的方式來分別層壓單面附銅 箔樹脂片’且在貫通孔3 4之內面（側壁面）及半導體基 板31的表背兩面，被覆有由層壓的單面附銅箔樹脂片形 成的絕緣樹脂層3 5。 -16- (13) 1288448 接著，在半導體基板31之表背兩面所形成的絕緣樹 脂層3 5外側形成有配線層3 6。該配線層3 6具有將單面 附銅箔樹脂片的銅箔施以圖案加工而形成的銅箔圖案層、 * 和形成於其上之鍍銅層的兩層構造。在鍍銅層上，亦可再 形成Ni/ Aii等的電鍍層。再者，在貫通孔34內部的絕 緣樹脂層3 5上，以連接半導體基板3 1兩面之配線層3 6 的方式，形成有銅等的導電體柱37。第6圖中，符號38 φ 係表示形成於貫通孔34內部所配置的絕緣樹脂層3 5且直 徑小於貫通孔3 4的樹脂孔。又，符號3 9係表示形成於電 極銲墊3 3部分之絕緣樹脂層3 5的開口內的導電體（銅） 〇 在以此方式構成之第4實施型態的半導體裝置中，絕 緣樹脂層3 5及配線層3 6係使用單面附銅箔樹脂片形成者 ，且藉由印刷基板用之較低成本的構件構成。此外，由於 配線層3 6係爲將單面附銅箔樹脂片的銅箔施以圖案加工 • 而形成的銅箔圖案層、和形成於其上之鍍銅層的兩層構造 ，故與下層之絕緣樹脂層3 5的密接強度較大，且耐衝擊 性等良好。亦即，藉由單面附銅箔樹脂片之層壓所形成的 銅箔圖案層，在與絕緣樹脂層35的界面具有多數的微細 凹凸，故與於直接形成於絕緣樹脂層3 5上的鍍銅層相比 較，與下層的密接強度較大。具體而言，相對於鍍銅層之 9〇°C剝離實驗的測定値爲0·6至0.8 Kgf/ cm，藉由層壓 所形成之銅薄層的測定値爲1.5 Kgf/ cm，大幅增加。 再者’根據本實施型態之半導體裝置，如第7圖所示 -17- (14) 1288448 ，可簡單地實現將複數半導體裝置（半導體晶片）7 1、72 、73積層於縱向而構成的省空間的半導體積層封裝體（ 堆疊型多晶片封裝體）70。就此種半導體積層封裝體70 , 而言，可例舉：複數記憶晶片的積層封裝體、記憶與邏輯 的積層封裝體、使用感測器晶片的模組之積層封裝體等。 參照第8圖，說明上述第4實施型態之半導體裝置之 製造方法的第5實施型態。根據該實施型態，首先如第 φ 8A圖所示，在表面側具有元件部或多層配線部（矽配線 層）32，且在形成有電極銲墊33的半導體基板31上，例 如照射雷射而形成貫通孔34。貫通孔34的形成位置在半 導體基板31 (半導體晶片）上的任一處皆可，可形成於 適合與其它的封裝體或零件連接的位置。又，雖然貫通孔 3 4孔徑的界限値會隨著半導體基板31的厚度而改變，但 約爲0.0 2至0 · 1 m m左右。 如第8B圖所示，在半導體基板31的兩面，將單面附 • 著有銅箔40的絕緣樹脂4 1片（單面附銅箔樹脂片），以 其樹脂面能夠抵接的方式從兩側夾住而層壓，並在半導體 基板31的兩面分別被覆絕緣樹脂41，同時在貫通孔34 內充塡絕緣樹脂4 1。該層壓步驟係與印刷配線板的製造 步驟同樣地，藉由真空熱沖壓來進行。第4實施型態中， 使用例如樹脂厚約3 0 // m且銅箔厚爲1 2 # m的單面附銅 箔樹脂片。 繼之，如第8 C圖所示，在貫通孔3 4內部所充塡的絕 緣樹脂41上，形成直徑小於貫通孔3 4的樹脂孔3 8，同 -18- (15) 1288448 時在半導體基板31上的電極婷墊33上部的絕緣樹脂41 形成開口 3 3 a。該絕緣樹脂41的開口處理，亦即，樹脂 η 孔3 8及開口 3 3 a的形成，可使用雷射加工機。樹脂孔3 8 * 的直徑爲例如約7 0 // m。又，本實施型態中，樹脂孔3 8 係爲僅單側（表面側）開口的非貫通孔’但亦可爲半導體 基板3 1之兩面側的銅箔40開口的貫通孔。 接著，在樹脂孔3 8內與電極銲墊3 3上的開口 3 3 a內 φ 及銅箔40上，電鍍銅等的導體。如第8D圖所示，藉由 '該電鍍處理，可在樹脂孔3 8內形成導電體柱3 7。此外， 在半導體基板31的表背兩面，藉由銅箔40與積層•形成 於其上的鍍銅層，形成配線形成用的導體層42。本實施 型態中，係進行將樹脂孔3 8內及開口 3 3 a內完全埋設的 電鍍處理，然而，亦可如後所述僅在樹脂孔3 8的側壁面 及底部，形成鍍銅層。 如第8E圖所示，在形成於半導體基板3 1之表背兩面 • 的配線形成用導體層42的預定部位，形成鈾刻阻劑（ etching resist ) 43。然後，如第 8F圖所示，以該蝕刻阻 劑43作爲遮罩，進行配線形成用導體層42的飩刻處理， 而形成預定圖案的配線層3 6。然後，如第8 G圖所示，去 除蝕刻阻劑43，即爲完成狀態。此外，實際的製造步驟 係在半導體晶圓的狀態進行，成爲上述完成狀態後，加以 切割’即爲各蟲片的完成品。 如上所述，在第4及第5實施型態中，可利用與印刷 配線板之製造方法大致相同的方法，來加工在半導體基板 -19- (16) 1288448 3 1形成貫通孔34之步驟以外的步驟，且可比以往簡單且 以低成本來製造半導體裝置。 第9圖係表示本發明之第6實施型態之半導體裝置的 ' 構成之剖面圖。第9圖中，與第6圖所示之半導體裝置相 同的部分，係附註相同的符號，以省略說明。第6實施型 態的半導體裝置係形成上述樹脂孔38a內及開口 33a內沒 有被導體電鍍層完全埋設的構造。亦即，僅在樹脂孔3 8 φ 內及開口 3 3 a內的側壁面及底部形成導體電鍍層，而藉由 形成於樹脂孔38內的管狀導電體部42a，半導體基板31 兩面的電極得以電性連接。 第6實施型態的半導體裝置係經由第1 0圖所示的各 步驟製造者。第10A至10G圖係表示第7實施型態之半 導體裝置之製造步驟的剖面圖。第1〇圖中，在與第8圖 所示之半導體裝置之製造步驟對應的部分，係附註相同的 符號，以省略說明。該半導體裝置的製造步驟中，僅第 φ 1 0D圖所示的電鍍處理步驟與第8圖所示之第5實施形態 不同，藉由控制電鍍條件，僅在樹脂孔38內及開口 33a 內的側壁面及底部形成導體電鍍層44。在此種半導體裝 置的製造方法中，可比以往簡單且以低成本來製造半導體 裝置。 第1 1圖係表示本發明之第8實施型態之半導體裝置 的構成之剖面圖。第11圖中，與第6圖所示之半導體裝 置相同的部分，係附註相同的符號，以省略說明。第8實 施型態的半導體裝置中，形成不僅在樹脂孔38內藉由電 20- (17) 1288448 鍍處理形成導電體部，在樹脂孔3 8內亦充塡有導電性樹 脂45的構造。藉由該導電性樹脂45的充塡層，半導體基 板3 1兩面的電極得以電性連接。 • 第8實施型態的半導體裝置係經由第1 2圖所示的各 步驟製造者。第12A至12H圖係表示第9實施型態之半 導體裝置的製造步驟之剖面圖。該實施型態中，進行第 1 2D圖所示之在樹脂孔3 8內充塡導電性樹脂45的步驟， 0 與第1 2E圖所示之表面側導電性樹脂45的硏磨步驟，來 取代第8D圖所示之電鍍處理步驟。其它各步驟，則與第 8圖所示之第5實施型態的步驟相同。藉由此種半導體裝 置的製造方法，亦可比以往簡單且以低成本製造半導體裝 置。 第13圖係表示本發明之第10實施型態之半導體裝置 的構成之剖面圖。該圖所示的半導體裝置5 1具有藉由一 般的半導體製程，形成有演算元件部、記憶元件部或感測 • 元件部等功能元件部等的半導體基板（矽基板等）52。亦 即，半導體基板52的表面52a側當作元件區域，且形成 有用以連接省略圖示之積體元件部或各元件部間的多層配 線部等。又，在半導體基板52的表面52a，形成有與內 部之多層配線部連接的電極5 3。 在此種半導體基板52的外周部，形成有具有例如20 至100// m左右之直徑的貫通孔54。亦即，半導體基板 52具有連接其表面52a與背面52b之間的貫通孔54。在 貫通孔54內充塡有多孔質絕緣樹脂層55，再者，多孔質 -21 - (18) 1288448 絕緣樹脂層5 5係以從貫通孔5 4內連續而覆蓋半導體基板 • 52之表面兩面52a、52b的方式形成。 ， 該多孔質絕緣樹脂層5 5可適用例如：使低沸點液體 ， 、咼壓充塡的氮或一氧化碳等分散於樹脂中後，加熱而形 • 成氣泡的方法；使分散於樹脂中的發泡劑進行加熱•熱分 解，而產生氣體而形成氣泡的方法；或使與聚合性單體非 相溶性的有機化合物等分散於聚合性單體中，使聚合單體 • 硬化後，去除非相溶性有機化合物，而形成微小空孔的方 法等各種週知的多孔質化法來形成。 此外，多孔質絕緣樹脂層5 5的形成材料並無特別的 限定’依據多孔質化的方法等，可使用各種絕緣性樹脂（ 有機絕緣物）。可例舉使用聚醯亞胺樹脂形成的多孔質絕 緣樹脂層5 5，作爲一例。 又，多孔質絕緣樹脂層5 5具有微細的空孔呈三次元 連通的內部狀態，俾可在其內側的空孔面將後述的導電體 • 層連續形成。以獲得此種內部裝置狀態，且多孔質絕緣樹 脂層5 5的空孔度（空孔容積相對於絕緣樹脂層之外觀上 的體積的比例）位在40至90%的範圍爲佳。當多孔質絕 緣樹脂層55的空孔度未滿40%時，會有空孔的連通狀態 降低，且導電體層成爲非連續狀態之虞。另一方面，當空 孔度超過90%時，會有孔質絕緣樹脂層55本身的強度等 受損，而無法維持層狀態或充塡狀態之虞。 在上述多孔質絕緣樹脂層5 5內，選擇性地形成導電 體層5 6。亦即，在多孔質絕緣樹脂層5 5內之空孔的內表 -22- (19) 1288448 面（形成有空孔的樹脂表面），利用無電解電鍍等方法使 例如銅或鋁等導電性金屬析出，藉以選擇性地形成連續的 導電體層56。 . 此種導電體層56具有導電體柱部56a，該導電體柱 部5 6a係連續地形成於存在於貫通孔54內的多孔質絕緣 樹脂層5內部，以連接半導體基板32的表背面52a、52b 間。存在於貫通孔54內的此種導電體柱部56a具有用以 φ 連接半導體元件51之表背面52a、52b間的連接插塞功能 〇 在此，導電體柱部56a必須與由半導體基板52之構 成材料之矽等構成的貫通孔54的內面（側壁面）絕緣。 於此，導電體柱部56a係以選擇性地形成在與貫通孔54 的內面分離例如1 // m以上的位置爲佳。換言之，在導電 體柱部56a與貫通孔54的內面之間，存在有未充塡導電 體的多孔質絕緣樹脂層5 5，且該未充塡的多孔質絕緣樹 • 脂層5 5具有絕緣層的功能。 導電體柱部56a藉由適用後述選擇的電鍍法等，可以 任意深度形成於多孔質絕緣樹脂層5 5內的任意位置。因 此，可使在導電體柱部56a與貫通孔54的內面間具有絕 緣層功能的多孔質絕緣樹脂層5 5，以任意的厚度（例如1 // m以上）再現性良好地存在。因此，可使導電體柱部 56a的絕緣可靠性提升。 再者，導電體層56具有從存在於貫通孔54內的導電 體柱部56a連續，而形成於覆蓋半導體基板52之表面 -23- (20) 1288448 5 2a之多孔質絕緣樹脂層56內部的部分56b。該表面側的 導電體層5 6b係將貫通孔54內的導電體柱部56a與電極 5 3電性連接的部分，且對應所期望的配線圖案而形成。 * 表面側的導電體層56b亦與貫通孔54內同樣地，係 以形成於從半導體基板52的表面52a分離例如1 // m以 上的位置爲佳。由於導電體層5 6係如上所述可形成於多 孔質絕緣樹脂層5 5的任意深度區域，故可令具有絕緣層 φ 功能之多孔質絕緣樹脂層5 5再現性良好地存在於表面側 導電體層5 6b與半導體基板52的表面52a之間。因此， 就表面側導電體層56b而言，可提升對於半導體基板52 之表面52a的絕緣可靠性。 關於表面側導電體層56b與電極53的連接部，藉由 僅在該部分加深導電體層5 6b在多孔質絕緣樹脂層5 5的 形成區域，不須經由複雜的步驟，即可容易且確實地獲得 良好的電性連接。再者，在半導體基板52的背面52b側 • ，形成有作爲與其他半導體裝置或配線基板等的連接部之 連接面（land)狀的導電體層56c。該背面側的導電體層 56c亦以形成於從半導體基板52的背面52b分離例如1 // m以上的位置爲佳。此外，半導體基板52的背面52b 側，亦可爲貫通孔54內的導電體柱部56a保持原樣存在 的狀態。 形成有導電體層5 6的多孔質絕緣樹脂層5 5，在保持 原樣狀態下亦可提供作爲半導體裝置51的實用，然而， 由於未充塡有導電體層5 6的部分，其機械強度較低，故 -24- (21) 1288448 以在多孔質絕緣樹脂層5 5的空孔整體，充塡第2絕緣樹 月旨，使之硬化爲佳。埋設多孔質絕緣樹脂層5 5之空孔內 的第2絕緣樹脂，係藉由例如適用壓入或真空含浸等，充 * 塡清漆狀熱硬化性樹脂組成物，進行熱處理等，使之硬化 而形成者。以此方式，藉由以第2絕緣樹脂埋設多孔質絕 緣樹脂層5 5內的剩餘空孔，可保持半導體裝置5 1的強度 〇 φ 如上所述，在多孔質絕緣樹脂層5 5內，選擇性地形 成從半導體基板52之表面52a側的電極53經由賓通孔 54內至背面52b的導電體層56(56a、56b、56c)，而該 導電體層56具有將表面52a側之電極53的配線圍繞於背 面52b之配線層的功能。此外，對於半導體基板52之表 背面52a、52b或貫通孔54內面（側壁面）的絕緣，係藉 由多孔質絕緣樹脂層5 5維持，故導電體層5 6作爲半導體 裝置5 1內的配線層可靠性優良。再者，可有效地抑制因 • 配線層之絕緣不良等所致之良率的降低或動作特性的降低 等。這些形成步驟亦如後所述，相較於以往的半導體製程 可大幅簡單化與低成本化。 連接半導體基板52之表背面52a、52b間的導電體層 5 6，在例如構成積層複數半導體裝置5 1而密封的堆疊型 多晶片封裝時，具有半導體裝置間或半導體裝置與配線基 板間之連接插塞的功能。就堆疊型多晶片封裝而言，可例 舉積層有複數記億元件的多晶片模組、或積層有邏輯元件 與記億元件的系統LSI模組等。 -25- (23) 1288448 絕緣樹脂層5 5。多孔質絕緣樹脂層5 5係以如下的方式形 成。 首先’將清漆狀的多孔質層形成用絕緣樹脂組成物， 、塗佈及充塡於半導體基板52的表背兩面52a、52b及貫通 孔5 4內。藉由對於此種絕緣樹脂組成物的塗佈·充塡， 適用例如將分散於絕緣樹脂組成物中的非相溶性有機化合 物等加以去除的步驟（多孔質化步驟）等，得以使絕緣樹 φ 脂組成物硬化，同時多孔質化。以此步驟獲得的多孔質絕 緣樹脂層5 5，例如有多孔質聚醯亞胺樹脂層。多孔質絕 緣樹脂層55的空孔度係如上所述以位在40至90%的範 圍爲佳。 在此，形成多孔質絕緣樹脂層55時，對於貫通孔54 內的充塡需要較多的清漆狀絕緣樹脂組成物，與半導體基 板52之表背面52a、5 2b的平坦部分相比較，樹脂量會有 不足的傾向，會有在該部分產生缺陷而損害平坦性的情形 φ 。再者，使清漆狀絕緣樹脂組成物硬化時的硬化收縮，也 會產生同樣的現象。如上所述，在與多孔質絕緣樹脂層 55的貫通孔54相當的部分產生凹陷而損害平坦性時，與 其他半導體裝置或配線基板等連接時會有產生不良情形之 虞。 在此，如第1 6圖所示，以將在與貫通孔5 4相當的部 分產生凹陷之多孔質絕緣樹脂層5 5的表面施以硏磨處理 ，予以平坦化爲佳。第1 6圖中，S係表示硏磨處理。或 者，如第1 7圖所示，以藉由將清漆狀絕緣樹脂組成物的 -27- (24) 1288448 塗佈、硬化處理重複進行複數次，將多孔質絕緣樹脂層 5 5平坦化爲佳。第1 7圖中，符號5 5 a係表示第1次處理 所形成的多孔質絕緣樹脂層，55b係表示第2次處理所形 胃 成的孔質絕緣樹脂層。多孔質絕緣樹脂層5 5的平坦性， 以設定成與貫通孔54相當部分的凹陷深度相對於平坦部 爲2 // m以下爲佳。 將多孔質絕緣樹脂層5 5用感光劑處理後，如第1 5 C φ 圖所示，對應要形成之導電體層5 6的狀態，將多孔質絕 緣樹脂層55曝光。圖中的箭號係表示曝光用的光。利用 感光劑的處理係藉由將例如具有多孔質絕緣樹脂層5 5的 半導體基板5 2浸漬於感光劑的溶液後，使之乾燥來實施 。藉由此種處理，可在包含多孔質絕緣樹脂層5 5內部之 空孔表面的整體，塗佈感光劑。此外，由於感光劑可極薄 地塗佈於空孔的內表面，故可維持多孔質狀態。 多孔質絕緣樹脂層55的曝光處理，就例如貫通孔54 • 的部分，係以貫通表背面52a、52b間的方式，在厚度方 向整體曝光。此時，控制曝光的區域，使曝光部分僅與貫 通孔54的內面（側壁面）分離預定距離（例如1 // m以 上）。又，關於半導體基板52之表面52a側的配線圖案 部及背面52b側的連接面部，係以曝光至多孔質絕緣樹脂 層55之預定深度的方式處理。換言之，係以在僅與各面 5 2a、5 2b分離預定距離（例如1 v m以上）的位置施行曝 光的方式處理。對於電極5 3的連接部亦是同樣的，係以 曝光部到達電極53的方式進行處理。曝光的深度可藉由 -28- (25) 1288448 曝光量（光的照射量）來控制。 案 光 次 在 的 〇 的 化 化 例 鍍 部 \ 部 別 層 表 充 板 56 餘 此種曝光處理係對應各區域（連接插塞部、配線圖 部、對電極的連接部、連接面部等），藉由使用可控制 售 . 透過量的遮罩，可將多孔質絕緣樹脂層55的各區域一 處理。例如，使用在貫通孔54的部分光可全透過，且 表背面52a、52b的配線圖案部或連接面部光可半透過 遮罩，將已進行感光處理的多孔質絕緣樹脂層5 5曝光 φ 接著，以在多孔質絕緣樹脂層5 5的曝光部分析出電鍍 方式，進行活性化處理。多孔質絕緣樹脂層5 5的活性 對於曝光部分係選擇性地進行。 然後，將具有依序實施感光處理、曝光處理、活性 處理之多孔質絕緣樹脂層55的半導體基板52，浸漬於 如無電解鍍銅液。在該電鍍處理步驟中，由於銅等的電 金屬僅在多孔質絕緣樹脂層5 5的曝光與活性化處理的 分析出，故例如貫通孔5 4的部分係以連接表背面5 2 a # 5 2b間的方式，形成鍍銅層等的導電體層（導電體柱 56a)。又，半導體基板52的表面52a及背面52b係分 對應配線圖案或連接面形狀，而形成鍍銅層等的導電體 5 6a、5 6 c 〇 以此方式，在貫通孔54的內面或半導體基板52的 背面52a、5 2b之間，形成介存預定厚度的絕緣層（未 塡導電體的多孔質絕緣樹脂層5 5 )，且連接半導體基 52的表背面52a、52b間等的導電體層56。導電體層 形成後，依據需要，進行在多孔質絕緣樹脂層5 5的剩 -29- (26) 1288448 空孔內充塡第2絕緣樹脂，使之硬化的步驟。第2絕緣樹 脂對於多孔質絕緣樹脂層5 5的充塡步驟係如上所述可適 用壓入或真空含浸等來實施。 . 根據此第1 1實施型態之半導體裝置的製造方法，可 在多孔質絕緣樹脂層5 5內選擇性地形成導電體層5 6，故 藉由多孔質絕緣樹脂層5 5可良好地維持對於貫通孔5 4的 內面或半導體基板52之表背面52a、52b的絕緣，而且可 φ 將導電體層56含貫通孔54在內以良好精確度形成所期望 的圖案。再者，由於導電體層56及絕緣層（未充塡有導 體的多孔質絕緣樹脂層5 5 )的形成步驟，可藉由絕緣樹 脂的塗佈或電鍍等的簡單步驟來實施，故可以低成本形成 導電體層56及絕緣層。此等構成有助於半導體裝置51之 製造成本的降低、與可靠性的提升，而該半導體裝置51 具有用以連接半導體基板52之表背面52a、52b間的導電 體層5 6。 # 繼之，參照第18圖，說明關於適用本發明之半導體 裝置之堆疊型多晶片封裝。該實施型態的半導體裝置（半 導體封裝體）60具有配線基板61作爲搭載基板。配線基 板6 1可適用樹脂基板或陶瓷基板等各種基板。樹脂基板 可使用一般的多層印刷配線板等。在配線基板61的下面 側，形成有金屬凸塊等的外部連接端子62。另一方面， 在配線基板61的上面側，設有介由省略圖示的內部配線 與外部連接端子62電性連接的電極部63。 在配線基板62的元件搭載面（上面），積層搭載有 -30- (28) 1288448 的技術範圍。 【圖式簡單說明】 本發明係參照圖面而記述者，這些圖面僅提供作爲圖 解，無意用以限定發明。 第1圖係表示本發明之第1實施型態之半導體裝置的 構成之剖面圖。 第2圖係表示本發明之第2實施型態之半導體裝置之 製造方法的前半段步驟之剖面圖。 第3圖係表示本發明之第2實施型態之半導體裝置之 製造方法的中間步驟之剖面圖。 第4圖係表示本發明之第2實施型態之半導體裝置之 製造方法的後半段步驟之剖面圖。 第5圖係表示本發明之第3實施型態之半導體裝置的 構成之剖面圖。 第6圖係表示本發明之第4實施型態之半導體裝置的 構成之剖面圖。 第7圖係表示使用本發明之第4實施型態之半導體裝 置之積層封裝體的構成之剖面圖。 第8圖係表示本發明之第5實施型態之半導體裝置的 製造步驟之剖面圖。 第9圖係表示本發明之第6實施型態之半導體裝置的 構成之剖面圖。 第1 0圖係表示本發明之第7實施型態之半導體裝置 -32- (29) 1288448 的製造步驟之剖面圖。 第11圖係表示本發明之第8實施型態之半導體裝置 的構成之剖面圖。 /第1 2圖係表示本發明之第9實施型態之半導體裝置 的製造步驟之剖面圖。 第13圖係表示本發明之第1〇實施型態之半導體裝置 的構成之剖面圖。 φ 第1 4圖係表示第1 3圖所示之半導體裝置的變形例之 剖面圖。 第I5圖係表示本發明之第11實施型態之半導體裝置 的製造步驟之剖面圖。 第16圖係表示第15圖所示之半導體裝置之製造步驟 的多孔質絕緣樹脂層的形成步驟的一例之剖面圖。 第17圖係表示第15圖所示之半導體裝置之製造步驟 的多孔質絕緣樹脂層的形成步驟的其他例之剖面圖。 # 第18圖係表示適用本發明之第10實施型態之半導體 裝置之堆疊型多晶片構造的半導體裝置的一例之剖面圖。 【主要元件符號說明】 1、 31、52:半導體基板 2、 32 :多層配線部 3 : A1電極 4、34、54 :貫通孔 5 :第1絕緣樹脂層 -33- (30) 1288448 6 :第1絕緣樹脂所構成的層 7、21、38、42:導體層 8 :背面電極 9 : BSG膠帶 1 〇 :保持膠帶 1 1 :絕緣樹脂 1 2 :絕緣樹脂膜 • 1 3 :接著劑 1 4 :玻璃支持體 1 5 :樹脂貫通孔 1 6 :導體金屬層 1 7 :阻劑圖案 1 8 :電解鼍鍍層 19、 56 :導電體層 20、 26 :保護膜 φ 22、25 :無電解電鍍層 2 3 :切割膠帶 24、36 :配線層 3 3 :電極銲墊層 3 5 :絕緣樹脂層 3 7 :銅等的導電體柱 3 8 :樹脂孔 51、71、72、73:半導體裝置（半導體晶片） 40 :銅箔 -34- (31) (31)1288448 44 :導體電鍍層 45 :導電性樹脂 52a :半導體基板的表面 52b :半導體基板的背面 5 3 :電極 5 5 :多孔質絕緣樹脂層 56a :導電體柱部 5 6b :表面側導電體層 56c :連接面狀的導電體層 60 :半導體封裝體 6 1 :配線基板 62 :外部連接端子 6 3 :電極部
-35-

Claims (1)

1288448 十、申請專利範圍 . 第94 1 30 168號專利申請案 中文申請專利範圍修正本 • 民國96年2月16日修正 1· 一種半導體裝置之製造方法，其特徵爲具備下列 步驟： φ 在半導體基板形成貫通孔的步驟；和 在上述半導體基板的兩面，以樹脂面能夠抵接的方式 來分別配置單面附銅箔樹脂片而層壓的步驟；和 在上述半導體基板之上述貫通孔的部分，形成直徑小 於該貫通孔之小徑孔的步驟；和 在上述小徑孔的內部形成導電體層，以將配置於上述 半導體基板兩面的上述銅箔電性連接的步驟；和 將上述銅箔實施配線加工的步驟。 φ 2.如申請專利範圍第1項之半導體裝置之製造方法 ，其中，上述小徑孔係非貫通孔。 3·如申請專利範圍第1或2項之半導體裝置之製造 方法，其中，上述小徑孔的內部係被上述導電體層埋設。 Γ ^ 1288448 第94130168號專利申請案 中文圖式修正頁民國96年2月16曰呈 第13圖 52a 53 56b 56a 5
52b 56c
-54 第14圖
52b 56c
TW094130168A 2004-09-10 2005-09-02 Semiconductor device and method of manufacturing the same TWI288448B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004264731A JP2006080399A (ja) 2004-09-10 2004-09-10 半導体装置および半導体装置の製造方法
JP2004264732A JP2006080400A (ja) 2004-09-10 2004-09-10 半導体素子とその製造方法
JP2004264729 2004-09-10

Publications (2)

Publication Number Publication Date
TW200620509A TW200620509A (en) 2006-06-16
TWI288448B true TWI288448B (en) 2007-10-11

Family

ID=36033050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094130168A TWI288448B (en) 2004-09-10 2005-09-02 Semiconductor device and method of manufacturing the same

Country Status (3)

Country Link
US (1) US20060055050A1 (zh)
KR (1) KR100707902B1 (zh)
TW (1) TWI288448B (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
DE102005035393B4 (de) * 2005-07-28 2007-05-24 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
DE102006018027A1 (de) * 2006-04-19 2007-10-25 Robert Bosch Gmbh Mikromechanisches Bauelement mit Waferdurchkontaktierung sowie entsprechendes Herstellungsverfahren
KR100807050B1 (ko) * 2006-08-23 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
EP2067165A2 (en) 2006-09-18 2009-06-10 Nxp B.V. Method of manufacturing an integrated circuit
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8569876B2 (en) * 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
KR100844997B1 (ko) * 2006-12-29 2008-07-09 삼성전자주식회사 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법
US8183151B2 (en) * 2007-05-04 2012-05-22 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
JPWO2008153082A1 (ja) * 2007-06-12 2010-08-26 住友ベークライト株式会社 樹脂組成物、埋め込み材、絶縁層および半導体装置
TWI353667B (en) * 2007-07-13 2011-12-01 Xintec Inc Image sensor package and fabrication method thereo
CN101809739B (zh) 2007-07-27 2014-08-20 泰塞拉公司 具有后应用的衬垫延长部分的重构晶片堆封装
JP2010535427A (ja) 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP2009129953A (ja) * 2007-11-20 2009-06-11 Hitachi Ltd 半導体装置
KR100929464B1 (ko) * 2007-12-21 2009-12-02 주식회사 동부하이텍 반도체칩, 이의 제조 방법 및 반도체칩 적층 패키지
CN101999167B (zh) 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件
TWI351777B (en) * 2008-04-22 2011-11-01 Silicon Base Dev Inc Bade for light diode and its manufacturing method
US7973416B2 (en) * 2008-05-12 2011-07-05 Texas Instruments Incorporated Thru silicon enabled die stacking scheme
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
CN102067310B (zh) 2008-06-16 2013-08-21 泰塞拉公司 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
JP2010010324A (ja) 2008-06-26 2010-01-14 Toshiba Corp 半導体装置及び半導体装置の製造方法
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US20110068478A1 (en) * 2009-03-26 2011-03-24 Reza Argenty Pagaila Integrated circuit packaging system with package stacking and method of manufacture thereof
JP5563785B2 (ja) * 2009-05-14 2014-07-30 新光電気工業株式会社 半導体パッケージ及びその製造方法
TWI570879B (zh) 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
US9799562B2 (en) * 2009-08-21 2017-10-24 Micron Technology, Inc. Vias and conductive routing layers in semiconductor substrates
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
JP5503322B2 (ja) * 2010-02-15 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
JP2012039005A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP5808586B2 (ja) * 2011-06-21 2015-11-10 新光電気工業株式会社 インターポーザの製造方法
KR101225193B1 (ko) * 2012-05-29 2013-01-22 전자부품연구원 반도체 패키지 및 이의 제조 방법
US9705478B2 (en) 2013-08-01 2017-07-11 Qorvo Us, Inc. Weakly coupled tunable RF receiver architecture
US9742359B2 (en) 2013-03-15 2017-08-22 Qorvo International Pte. Ltd. Power amplifier with wide dynamic range am feedback linearization scheme
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US10257937B2 (en) * 2014-07-07 2019-04-09 Infineon Technologies Austria Ag Device for electrically coupling a plurality of semiconductor device layers by a common conductive layer
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US10796835B2 (en) * 2015-08-24 2020-10-06 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US11139238B2 (en) 2016-12-07 2021-10-05 Qorvo Us, Inc. High Q factor inductor structure
JP6943681B2 (ja) * 2017-08-24 2021-10-06 住友電気工業株式会社 プリント配線板
JP2019057572A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 金属配線の形成方法
WO2020117334A1 (en) * 2018-12-04 2020-06-11 Sri International Using a compliant layer to eliminate bump bonding
JP2022014750A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP3558578B2 (ja) * 2000-03-23 2004-08-25 日東電工株式会社 固定部材およびそれを用いたエレクトロルミネッセンス素子ならびにその背面基板
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
US6607851B2 (en) * 2001-10-26 2003-08-19 The Boeing Company Multi-layer ceramic fiber insulation tile
JP4110390B2 (ja) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP2004228392A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp 半導体装置の製造方法および半導体モジュールの製造方法
JP4115326B2 (ja) * 2003-04-15 2008-07-09 新光電気工業株式会社 半導体パッケージの製造方法
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
JP4153932B2 (ja) * 2004-09-24 2008-09-24 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW200620509A (en) 2006-06-16
US20060055050A1 (en) 2006-03-16
KR20060051152A (ko) 2006-05-19
KR100707902B1 (ko) 2007-04-16

Similar Documents

Publication Publication Date Title
TWI288448B (en) Semiconductor device and method of manufacturing the same
TWI229435B (en) Manufacture of semiconductor device
TWI667674B (zh) 嵌入在聚合物電介質中的薄膜電容器及其製造方法
CN100481402C (zh) 半导体器件和半导体器件的制造方法
US7772118B2 (en) Substrate having high electrical connection reliability of a penetrating via connected to wirings and a method for manufacturing the same
TWI423745B (zh) 具內嵌元件之配線板及其製造方法
JP5193503B2 (ja) 貫通電極付き基板及びその製造方法
TWI251314B (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
TW200941659A (en) Thermally enhanced package with embedded metal slug and patterned circuitry
US20040106335A1 (en) Semiconductor device and method of manufacturing the same
TW201205742A (en) Microelectronic elements with post-assembly planarization
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
TW200531237A (en) Semiconductor device and method of fabricating the same
TW200403828A (en) Semiconductor device and method of manufacturing the same
TW201019451A (en) Interconnect structure
JP2007305955A (ja) 半導体装置及びその製造方法
JP6440291B2 (ja) 半導体装置及びその製造方法
JP2003273155A (ja) 半導体装置及びその製造方法
KR20160072822A (ko) 전자 모듈 및 전자 모듈의 제조 방법
TWI223391B (en) Semiconductor device manufacturing method and electronic equipment using same
JP3592129B2 (ja) 多層配線基板の製造方法
TW200921815A (en) Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
JP4640878B2 (ja) 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法
US20060267190A1 (en) Semiconductor device, laminated semiconductor device, and method for producing semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees