TWI286904B - Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus - Google Patents

Description

1286904 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種類比至數位（A/D)轉換方法，及一種 A/D轉換器，一種具有用於偵測物理量分配之複數個單元元 件之半導體器件，以及一種電子裝置。更具體言之，本發 、明係關於一種用於將類比輸出電訊號轉換為數位資料之技 術’其適用於如用於偵測物理量分配之半導體器件（諸如固 態成像器件）之電子裝置中，該半導體器件包括對自外部輸 入之電磁輻射（諸如光或射線）敏感的複數個單元元件之陣 列’其中由單元元件轉換為電訊號之物理量分配由位址控 制作為電訊號選擇性地讀取。 【先前技術】 用於偵測物理量分配的半導體器件廣泛用於各種領域 中。在該等半導體器件中，對諸如光或射線之自外部輸入 的電磁輻射敏感之複數個單元元件（諸如像素）以線性或矩 陣陣列排列。 舉例而言，在視訊裝置領域中，使用用於偵測例如光（電 磁輻射之實例）之物理量的電荷耦合器件（CCD)、金氧半導 體（MOS)或互補金氧半導體（CMOS)固態成像器件。由單元 元件（或固態成像器件中之像素）轉換為電訊號之物理量分 配被作為電訊號讀取。 一種類型之固態成像器件為包括具有主動式像素感應器 (APS)(亦稱為增益級）架構之像素的放大器型固態成像器 件。在APS架構中，產生對應於由電荷產生器產生之訊號 104147.doc 1286904 電荷的像素訊號之像素訊號產生器包括用於放大之驅動電 晶體。許多CMOS固態成像器件屬於以上所述之類型。 在該放大器型固態成像器件中，為了將像素訊號讀出至 外部，對具有單元像素陣列之像素單元執行位址控制以選 擇性地自個別單元像素讀取訊號。因此，放大器型固態成 像！§件為位址控制式固態成像器件之一實例。 舉例而言，在作為一種包括單元像素矩陣之XY定址式固 態成像器件的放大器型固態成像器件中，每一像素藉由使 用具有MOS結構（MOS電晶體）之主動式元件或其類似物而 組態，使得像素自身可具有放大能力。積聚於用作光電轉 換元件之光電二極體中之訊號電荷（光電子）由主動式元件 放大，且放大之訊號被作為影像資訊讀取。 舉例而言，在此種XY定址式固態成像器件中，大量像素 電晶體以二維矩陣排列以形成一像素單元。逐線（逐列）或逐 像素開始積聚對應於入射光之訊號電荷。藉由定址而自像 素順序讀取基於所積聚之訊號電荷的電流或電壓訊號。在 MOS(包括CMOS)型中，經常使用用於同時存取一列上之像 素以自像素單元逐列讀取像素訊號之例示性位址控制方 法。 自像素單元讀取之類比像素訊號（若有必要）由類比至數 位（A/D)轉換器轉換為數位資料。因為像素訊號以訊號成份 添加至重設成份之形式輸出，所以有必要獲取對應於重設 成份之訊號電壓與對應於訊號成份之訊號電壓之差值以提 取真實有效之訊號成份。 104147.doc 1286904 此亦應用於類比像素訊號轉換為數位資料之情況。在此 情況下，表示對應於重設成份之訊號電壓與對應於訊號成 份之訊號電壓之差值的差訊號成份最終轉換為數位資料。 相應地，用於A/D轉換之多種配置已在日本未審查專利申請 公開案第1 1-331883號及以下文獻中提出··

1999年 2 月 W. Yang 等人之"An Integrated 800x600 CMOS Image System’’，ISSCC Digest of Technical Papers，第 304-305頁（下文稱為第一非專利文獻）； 2003 年 8 月 10 日 Kazuya Yonemoto 之"CCD/CMOS Image

Sensor no Kiso to Oyo (fundamentals and applications of CCD/CMOS image sensors)，，，CQ Publishing Co·，Ltd.，第一 版，第201-203頁，（下文稱為第二非專利文獻）；

Toshifumi Imamura 及 Yoshiko Yamamoto 之 ”3.

Kosoku/kinou CMOS Image Sensor no Kenkyu (study on high-speed-and-performance CMOS image sensors)’’，（其可 經由網際網路自〈URL: http://www.sankaken.gr.jp/project/ iwataPJ/report/hl2/hl2index.html〉在線購得）（存取於 2004 年3月15日）（下文稱為第三非專利文獻）；

Toshifumi Imamura 、 Yoshiko Yamamoto 及 Naoya Hasegawa 之"3. Kosoku/kinou CMOS Image Sensor no Kenkyu (study on high-speed-and-performance CMOS image sensors)’’ ，（其可經由網際網路自 〈URL: http://www.sankaken.gr.jp/project/iwataPJ/report/hl4/hl 4 in dex.html〉在線購得）(存取於2004年3月15日）（下文稱為第四 104147.doc 1286904 非專利文獻）；

Imamura等人之"3. Kosoku/kinou CMOS Image Sensor no Kenkyu (study on high-speed-and-performance CMOS image sensors)’’ ，（其可經由網際網路自 〈URL: http://www.sankaken.gr.jp/project/iwataPJ/report/hl 4/hl 4 in dex.html〉在線購得）(存取於2004年10月15日）（下文稱為第 五非專利文獻）； 1999 年 Oh-Bong Kwon 等人之 ”A Novel Double Slope Analog-to-Digital Converter for a High-Quality 640 x 480 CMOS Imaging System"，VL3-03, IEEE，第 335-338 頁，（此 後稱為第六非專利文獻）。 然而，在以上列出文獻中所揭示之相關技術的A/D轉換配 置在電路尺寸、電路面積、功率消耗、用於與其它功能單 元建立介面之線的數目、歸因於該等線之雜訊及電流消耗 等方面具有困難。 圖9為相關技術之CMOS固態成像器件（CMOS影像感應 器）之示意性組態圖，其中A/D轉換器及像素單元安裝於相 同半導體基板上。如圖9所展示，固態成像器件1包括：一 像素單元（成像單元）1〇，其具有以列及行排列之複數個單元 像素3 ; —驅動控制器7，其係提供於像素單元10之外部； 一計數器（CNT)24 ; —行處理器26，其包括為個別行提供之 行A/D電路25 ; —參考訊號產生器27,其包括將用於A/D轉 換之參考電壓供應至行處理器26中之行A/D電路25之數位 至類比轉換器（DAC);及一輸出電路28,其包括減法器電路 104147.doc -10- 1286904 29 〇 驅動控制器7包括：一水平掃描電路（行掃描電路）12，其 控制行定址或行掃描；一垂直掃描電路（列掃描電路）14，其 控制列定址或列掃描；及一時序控制器21，其回應於主時 脈CLK0經由端子5a產生多種内部時脈以控制水平掃描電 路12、垂直掃描電路14及其類似物。 早元像素3連接至由垂直掃描電路14控制之列控制線15 _ 及將像素訊號轉移至行處理器26之垂直訊號線19。 行A/D電路25之每一者包括電壓比較器252及資料儲存單 元255，且具有η位元A/D轉換器之功能。電壓比較器252比 較由參考訊號產生器27產生之參考電壓ramp與經由垂直 訊號線19(H0、H1.......)自單元像素3為列控制線15(vo、 V1.......)獲得之類比像素訊號。資料儲存單元255包括用 •作儲存計數器24之計數值之記憶體的鎖存器（正反器），該計 數器24用於計電壓比較器252完成其比較操作所需的時 φ 間。資料儲存單元255包括用作内部獨立儲存區域之n位元 鎖存器1及2。 將由參考訊號產生器27產生之斜坡參考電壓（ramp reference voltage)RAMP共同地饋送至電壓比較器252之輸入 端子RAMP ’且將來自像素單元1 〇之個別像素訊號電壓饋送 至電壓比較器252的另一輸入端子，該等端子連接至相關行 之垂直訊號線19。自電壓比較器252輸出之訊號被供應至資 料儲存單元255。 計數器24根據對應於主時脈CLK0之計數時脈CK〇(例 104147.doc -11- 1286904 如，兩個時脈具有相同時脈頻率）執行計數，且將計數輸出 CK1、CK2........CKn連同計數時脈CKO共同地供應至行 處理器26之行A/D電路25。 用於來自計數器24之計數輸出CK1................ 線被投送至為個別行提供的資料儲存單元255之鎖存器，使 得單個計數器24可由用於個別行的行a/D電路25共用。 行A/D電路25之輸出連接至水平訊號線18。水平訊號線18 φ 包括2n位元之訊號線，並經由與個別輸出線關聯之2n個感 應電路（未圖示）連接至輸出電路28之減法器電路29。自輸出 電路28輸出之視訊資料di經由輸出端子5C自固態成像器件 1輸出至外部。 圖10為說明圖9中所展示之相關技術之固態成像器件1的 ’ 操作的時序圖。 、舉例而言，對於第一讀取操作，計數器24之計數值首先 經重設為初始值〇。接著，自任意列Ηχ上之單元像素3讀取 φ 像素訊號至垂直訊號線19(Η0、Η1.......)之第一讀取操作 變得穩定之後，輸入由參考訊號產生器27產生以隨著時間 逐步改變以形成大體上為鋸齒形（或斜坡）波形之參考電壓 RAMP。電壓比較器252比較參考電壓RAMp與任意垂直訊 號線19(具有行號Vx)上之像素訊號電壓。 與來自參考訊號產生器27之斜坡波形電壓輸出同步（在 時間tlO時），計數器24自第一計數操作中之初始值〇開始遞 減計數以使用計數器24量測電壓比較器252之比較時間，該 比較係回應於輸入至電壓比較器252之輸入端子ramp的參 104147.doc -12- 1286904 考電壓RAMP。 電壓比較器252比較來自參考電壓產生器27之斜坡表考 電壓RAMP與經由垂直訊號線19輸入之像素訊號電壓νχ。 當兩個電壓變得相等時，電壓比較器252將其輸出自高位準 反相為低位準（在時間tl2時）。 大體在電壓比較器252之輸出反相的同時，資料健存單元 255將視比較時間週期而定之來自計數器24之計數輸出 CK1、CK2........CKn(與計數時脈CKO同步）鎖存（保存或 儲存）於資料儲存單元255之鎖存器1中。因此，a/D轉換之 第一迭代（iteration)完成（在時間tl2時）。 當一預定遞減計數週期消逝時（在時間^4時），時序控制 器21停止向電壓比較器252供應控制資料及向計數器以供 應計數時脈CK0。因此電壓比較器252停止產生斜坡參考電 壓 RAMP。 在第一讀取操作中，讀取單元像素3之每一者的重設成份 △V 重e又成份包括視單元像素3而改變作為偏移之雜 訊。重設成份Δν之改變一般而言較小，且重設位準為所有 像素所共有的。因此，任意垂直訊號線19(Vx)之輸出大體 上為已知的。 因此，在讀取重設成份Λν之第一讀取操作中，調整參考 電壓RAMP以減小比較週期。在相關技術之此配置中，對重 认成伤Δν執行比較達7位元之計數週期（128個時脈循環）。 在第二讀取操作中，除了重設成份Δν以外，還讀取對應 於入射於單兀像素3之每一者上之光之數量的訊號成份 104147.doc 1286904

Vsig，並執行類似於第一讀取操作之操作。 更特定言之，對於第二讀取操作，計數器254之計數值首 先經設定為初始值〇。接著，在自任意列Ηχ上之單元像素3 讀取像素訊號至垂直訊號線19(Η〇、H1.......)之第二讀取 操作變得穩定之後，輸入由參考訊號產生器27產生以隨著 時間逐步改變以形成大體的斜坡波形之參考電壓RAMp。電 壓比較器252比較參考電壓RAMp與任意垂直訊號線19(具 I 有行號Vx)上之像素訊號電壓。 與自參考訊號產生器27輸出之斜坡波形電壓同步（在時 間⑽時），計數器24自第二計數操作令之初始值〇開始遞減 計數以使用計數器24量測電壓比較器252之比較時間，該比 較係回應於輸入至電壓比較器252之輸入端子RAMp的參考 Λ 電壓RAMP。 •電壓比較器252比較來自參考訊號產生器27之斜坡參考 電壓RAMP與經由垂直訊號線19輸入之像素訊號電壓Vx。 • 當兩個電壓變得相等時，電壓比較器252將其輸出自高位準 反相至低位準（在時間t22時）。 大體在電壓比較|§252之輸出反相的同時，資料儲存單元 255鎖存（保存或儲存）視比較時間週期而定之來自計數器 之計數輸出CK1、CK2........CKn，該等計數輸出與計數 時脈CK0同步。因此，A/D轉換之第二迭代完成（在時間t22 時）。 資料儲存單元255將第一計數操作中所獲得之計數值及 第二計數操作中所獲得之計數值儲存於資料儲存單元255 104147.doc -14- !286904 之不同位置中（即在鎖存器2中）。在第二讀取操作中，讀取 單元像素3之重設成份av與訊號成份Vsig之組合。 畲一預定遞減計數週期消逝時（在時間t24時），時序控制 器21停止向電壓比較器252供應控制資料及向計數器24供 應計數時脈CKO。因此電壓比較器252停止產生斜坡參考電 壓 ramp 〇 在元成第一计數操作之後的一預定時序（t28)中，時序控 • 制器21命令水平掃描電路12讀取像素資料。水平掃描電路 12回應於該命令而順序地轉移待經由控制線1。供應至資 料儲存單元255之水平選擇訊號CH(i)。 儲存於資料儲存單元255中之計數值（即，第一迭代中之n 位疋像素資料及第二迭代中之η位元像素資料，其各由η位 疋之數位資料表示）經由η個（總計211個）水平訊號線18順序 輸出至行處理器26之外部並輸入至輸出電路28之減法器電 路29 〇 鲁 η位元減法器電路29針對每一像素位置自第二迭代中之 像素資料（指示單元像素3之重設成份Δν與訊號成份…。之 組合）減去第一迭代中之像素資料（指示單元像素3之重設成 份Δν)，以確定單元像素3之訊號成份Vsig。 逐列順序地重複執行類似操作。因此，在輸出電路28中 獲得表示二維影像之視訊訊號。 【發明内容】 在相關技術中，單一計數器24由為個別行提供之行a/d 電路25共用。資料儲存單元255用作經調適以儲存第一及第 104147.doc -15- 1286904 一什數操作之結果的記憶體。因此，一個η位元訊號需要兩 個η位元鎖存器（每一位元需要211個鎖存器），其因此引起電 路面積之增加（下文稱為第一問題）。 另外’亦需要將用於同步之計數時脈CK0及來自計數器 24之計數輸出CK1、CK2........CKn饋送至為個別行提供 之資料儲存單元255之鎖存器1及2的線，其使得涉及到雜訊 及功率消耗的增大（下文稱為第二問題）。

另外，需要2η個訊號線以將第一及第二計數操作之結果 傳輸至資料儲存單元255以將第一及第二計數操作之計數 值儲存於資料儲存單元255的不同位置上’其因此引起了電 流增加（下文稱為笫三問題）。 另外，為了在輸出電路28將訊號輸出至外部之前自第二 計數操作之計數值減去第—計數操作之計數值，需要⑽ 訊號線以將計數值轉移至輸出電路28之η位元減法器電路 29，其使得涉及到歸因於資料轉移之雜訊或功率消耗的增 加（下文稱為第四問題）。 具體言之，需要獨立於計數器提供用於儲存第

Ah 、π 矛一碩取 之結果的記憶體及用於錯存第二讀取操作之結果的記 體(即’需要兩個記憶邇)。亦需要用於將 =值轉移至記憶體之訊號線…，需要— 訊、電流消耗或功率消耗之增加。 在允許並行執行A/D轉換及讀取之管線配置中，需要 至、咸去用於η位70以將第一及第二計數操作之計數值轉 訊=:::電路尺寸及電路面積增加，且亦㈣ 獨 J04147.doc -16- 1286904 於用於儲存計數結果的記憶體之用於儲存經A/D轉換之資 料的記憶體。因此，如在第一問題中，需要用於儲存經a/d 轉換之資料的兩個記憶體，其因此引起電路面積之增加（下 文稱為第五問題）。 如以上所討論，第一讀取操作中之單元像素3的重設成份 △V中之變化一般較小。然而，隨著增益增加，變化根據增 益成比例倍增，且若比較週期減小則重設成份Δν可超出可 φ 比較之範圍。因此，難以執行比較（下文稱為第六問題）。 換言之’在考慮重設成份中之量值及變化兩者時有必 要設定比較週期，以獲得高精確度之A/D轉換。在此情況 下，比較週期較長。 例如以上k及之第二非專利文獻所揭示之行A/d轉換器 電路可作為第一問題之解決方法。行A/d轉換器電路藉由級 •聯共同地用於各行之計數器與CDS處理單元及用於儲存每 一行之計數器之計數值的鎖存器而獲得相關雙取樣（CDS) 鲁 功能及A/D轉換功能兩者。 例如已提出一種配置作為第二問題之解決方法，其中行 處理器26包括用於每一行之計數器，藉此達成A/D轉換功能 (參見，例如，曰本未審查專利申請公開案第η-33 1883號及 以上提及之第三至第六非專利文獻）。 第二非專利文獻中揭示之行A/D轉換器電路包括計數器 及包括鎖存器之A/D轉換器，其為每一垂直訊號線（行）執行 並行處理。行A/D轉換器電路藉由在抑制像素間固定圖案雜 時獲取重设成份與訊號成份之差值而將類比訊號轉換為 104147.doc -17- 1286904 數位訊號。因& ’不需要減法，僅需要單-計數操作。另 外’用於儲存經A/D轉換之資料之記憶體可由鎖存器實施， 藉此防止電路面積之增加。因此，可克服第-、第三’ 四及第五個問題。 — 然而，如圖9中所展示之配置，計數器共同地用於所有 行，且仍需要將來自計數器之計數輸出cK1、cK2.......、

CKn饋送至為個別行提供之資料儲存單元255之鎖存器的^ 個線。因此，第二個問題未克服。 在以上提及之第三及第四非專利文獻中揭示之技術中， 來自可偵測光之複數個像素的電流同時輸出至輸出匯流 排，並根據輸出匯流排上之電流執行加法及減法。所得訊 號經轉換為在時域上具有量值的脈寬訊號。脈寬訊號之脈 寬之時脈循環由行並行計數器電路計數。因此，執行a/d 轉換。此配置/肖除了用於計數輸出之配線。即，可克服第 二個問題。 然而’未提及對重設成份或訊號成份之處理。因此，第 一、第三、第四及第五個問題未必被克服。以上提及之第 一及第六非專利文獻亦未提及對重設成份或訊號成份之處 理0 以上提及之日本未審查專利申請公開案第1 1-33 1883號 提及對重設成份及訊號成份之處理。為了借助（例如）相關雙 取樣自重設成份及訊號成份提取純淨影像之電壓資料，便 自每一行之訊號成份之數位資料減去重設成份之數位資 料。因此，可克服第四個問題。 104147.doc -18- 1286904 然而’在此公開案中揭示之技術中，在外部系統介面中 執行計數以產生計數訊號。為每一行提供之一組緩衝器儲 存重設成份或訊號成份之電壓匹配用於比較之參考電壓時 之計數值。A/D轉換之配置類似於在以上提及之第一非專利 文獻中所揭示之配置，因為單一計數器共同地用於各行。 因此，第一至第三及第五個問題未克服。 關於第六個問題，參照圖9中所展示之相關技術之電壓比 _ 較器252(儘管未清楚地說明其電路結構）。在圖9中，假定（例 如）使用在以上提及之第五非專利文獻中揭示之已知差動 放大器配置（參見圖8中展示之比較器）。 電壓比較器252之差動對的第一輸入端子連接至行線¥乂 且差動對之第二輸入端子連接至參考訊號產生器27，使得 '像素訊號Vx可與參考電壓RAMP相比較。經A/D轉換之輸出 資料儲存於資料儲存單元255中。然而，在此配置中，如以 上所討論，若第一讀取操作中之比較週期減小，則因為重 鲁 設成份Δν超出可比較之範圍所以難以執行比較。因此，第 六個問題未克服。 因此需要提供一種新的配置來克服第一至第六個問題中 之至少一者。 根據本發明之一實施例，提供一種類比至數位轉換方 法’其用於將包括參考成份及訊號成份之待處理之類比訊 號的差訊號成份轉換為數位資料，該差訊號成份表示參考 成份與訊號成份之差值。該方法包括以下步驟：比較對應 於參考成份及訊號成份之每一者之訊號與用於轉換為數位 104147.doc -19- 1286904 資料之參考訊號；在比較的同時以遞減計數模式及遞增計 數模式中之-者執行計數；及保存比較完成時之計數值。 計數模式視對參考成份或訊號成份執行比較而切換。 關於切換計數模式，在第—過程中，對應於在自相同單 元元件（諸如像素）輸出之待處理之單一訊號中具有不同物 理特丨生之參考成份及訊號成份中之一者的訊號與用於轉換 為數位資料之參考訊號比較。在比較的同時，以遞減計數 Φ 模式及遞增計數模式中之一者執行計數，且保存比較完成 時之計數值。 在第二過程中，參考成份及訊號成份中之另一者與參考 訊號比較。在比較的同時，以遞減計數模式及遞增計數模 式中之另一者執行計數，且保存比較完成時之計數值。保 存為第二過程之結果的計數值表示與第一過程之計數值之 差值。因此，藉由在切換計數模式時執行兩個計數操作， 獲得對應於參考成份與訊號成份之差值的數位值以作為第 Φ 二計數操作之計數值。 在第二過程中待處理之訊號成份可為表示待處理之訊號 中的至少一真實訊號成份的任何訊號成份。訊號成份未必 僅指真實訊號成份，且可實際上包括待處理之訊號中所包 括之雜訊成份或重設成份。 參考成份與訊號成份為相關的。即，參考成份與訊號成 份之間的差訊號成份可為表示在自相同單元元件（諸如像 素）輸出之待處理之訊號中具有不同物理特性之兩個訊號 成份之差值的任何成份。 104147.doc 1286904 在對參考成份或訊號成份執行比較之情況下，對應於參 考成份或訊號成份之訊號可與以預定梯度改變之參考訊號 相比較，且可偵測對應於參考成份或訊號成份之訊號匹配 參考訊號之點。預定梯度不限於固定梯度，且可包括逐步 設定之複數個梯度，使得（例如）訊號成份越大，梯度越高， 藉此達成較寬之動態範圍。

在執行計數之情況下，可基於產生用於比較之參考訊號 之時間與對應於參考成份或訊號成份之訊號匹配參考訊號 之時間之間的計數時脈執行計數，藉此確定對應於參考成 份或訊號成份之量值的計數值。 在以遞減計數模式或遞增計數模式執行計數之情況下， 可使用共同遞增遞減計數器，並可切換遞增遞減計數器之 處理模式。用於計數之計數器電路可因此變得緊湊。藉由 在兩個模式之間㈣時執行計數，可直接自訊號成份減去 、、。且不需要用於自訊號成份減去參考成份之專門

在第一過程t，古你 始。保存為第二過程==程中所保存之計_ 蛊㈣占輕之总果的計數值因此為表示參考成七 與訊號成伤之差值的數位值。 過對::成一較及計數並在第: 果的計數值變為藉由：二=§:數，保存為第二過程之、· 位值。 訊諕成份減去參考成份而獲得之类 在用於單元元件（諸如 像素）之待處理之訊號為其訊號成 104147.doc -21 - 1286904 份在其參考成份之後暫時出現之訊號的情況下，第二過程 對訊號成份添加至參考成份之訊號執行，且保存為第二過 程之結果的計數值表示單元元件之訊號成份。 藉由以遞減計數模式對參考成份執行計數並以遞增計數 模式對訊號成份執行計數，獲得保存為兩個過程之結果的 计數值’使得藉由自訊號成份減去參考成份而獲得之數位 值為正值。 藉由執行對參考成份執行比較及遞減計數之第一過程與 對訊號成份執行比較及遞增計數之第二過程之組合，獲得 保存為第二過程之結果的計數值，使得藉由自訊號成份減 去參考成份而獲得之數位值為正值。在待針對一單元元件 處理之訊號為其訊號成份在其參考成份之後暫時出現之訊 號的情況下，獲得表示單元元件之有效訊號成份之數位資 料，其為正值資料。 參考成份大體上為固定成份並具有低訊號位準，而訊號 成份為藉由使用諸如像素之單元元件偵測諸如光之電磁輕 射而獲得之變化的成份並具有較大最大值之訊號位準。代 替為參考成份及訊號成份設定相同之最大比較週期，即最 大A/D轉換週期，可設定參考成份之最大比較週期短於訊號 成份之最大比較週期，藉此減小經過A/D轉換之兩個迭代之 總的A/D轉換週期。 參考成份具有變化。隨著增益增加，變化亦根據增益成 比例地倍增，且若比較週期減小則參考成份可超出可比較 之範圍。因此，難以精確地執行比較。為了避免此缺陷， 104147.doc •22· 1286904 在對參考成份執行比較及計數之情況下，比較器可首先經 重設至用於讀取參考成份之操作參考值，接著參考訊號可 供應至比較器以開始比較及計數。 然而，將比較器重設至操作參考值可使得涉及kTC雜訊。 因此，在對訊號成份執行比較及計數之情況下，可在不重 設比較器的情況下將參考訊號供應至比較器以開始比較及 計數。 _ 第一過程中所保存之待處理之先前訊號的計數值可儲存 於資料儲存單元中。當為待處理之當前訊號執行第一過程 及第二過程時，可並行地自資料儲存單元讀取計數值。 在上述類比至數位轉換方法中，待處理之訊號可為用於 偵測物理量分配之半導體器件中之由單元訊號產生器產生 及以行方向輸出的類比單元訊號，半導體器件包括單元元 件矩陣，單元元件之每一者包括：電荷產生器，其產生對 應於入射電磁輕射之電荷；及單元訊號產生器，且其產生 _ 對應於由電荷產生器產生之電荷之單元訊號。 在單元元件以二維矩陣排列之配置中，由單元訊號產生 器產生並以行方向輸出之類比單元訊號可逐列（或以行並 行方式）存取及擷取（垂直掃描），且第一過程及第二過程可 對單元元件之每一者逐列執行，藉此達成單元訊號之高速 讀取及類比至數位轉換。 根據本發明之另一實施例，提供一種適合執行上述類比 至數位轉換方法的類比至數位轉換器。類比至數位轉換器 包括：一比較器，其比較對應於參考成份及訊號成份之每 104147.doc •23- 1286904 一者的訊號與參考訊號以進行類比至數位轉換；及一呀數 器，其在比較器中發生比較的同時以遞減計數模 計數模式中之-者執行計數並保存比較器完成比較時之; 數值。 較佳地，類比至數位轉換器進一步包括：—參考訊號產 生器，其產生用於轉換為數位資料之參考訊號並將參考訊 號提供至比較n ;及—控制器，其視比較器對參考成份或 訊號成份執行比較而定切換計數器中之計數模式。 計數器可包括共同計數器電路，且能夠在遞增計數模式 與遞減計數模式之間切換。或者，計數器可包括以遞減計 數模式執行計數之遞減計數器電路及以遞增計數模式執行 計數之遞增計數器電路。在後者之情況下，計數器可包括 加法器電路，其視電路結構而定計算保存於遞減計數器電 路中之計數值與保存於遞增計數器電路中之計數值之總 和。 根據本發明之一實施例之半導體器件或電子裝置執行上 述類比至數位轉換方法。半導體器件或電子裝置包括類似 於上述類比至數位轉換器的彼等組件之組件。 根據本發明之一實施例之半導體器件可在列方向上包括 複數個類比至數位轉換器，其中在該列方向上排列有單元 元件之行’每一類比至數位轉換器包括比較器及計數器。 比較器可逐列擷取由單元訊號產生器產生並以行方向輸 出之類比單元訊號。比較器及計數器可對單元元件之每一 者逐列執行比較及計數。單元訊號產生器可包括用於放大 104147.doc •24-

1286904 之半導體元件。 電荷產生器可包括光電轉換元件，其產生對應於接收為 電磁輕射之光之電荷。半導體器件因此可實施為固態成像 器件。 因此根據A/D轉換方法、A/D轉換器、+導體器件及電子 裝置肖於A/D轉換之參考訊號與包括參考成份及訊號成份 之待處理之訊號比較。在比較的同時，以遞減計數模式及 籲㈣計數模式中之一者執行計數。當比較完成時之計數值 、、Λ保存_視對參考成份或訊號成份執行比較而定切換計 數模式。 因此，可獲得表示參考成份與訊號成份之差值的數位資 料以作為遞減計數模式下之計數及遞增計數模式下之計數 的結果。 因此，用於儲存參考成份之計數值及訊號成份之計數值 的記憶體可由計數器之鎖存功能而實施，且不需要獨立於 • 計數器之用於儲存經A/D轉換之資料的專用記憶體。此用於 避免電路尺寸及電路面積之增加。 另外，A/D轉換器包括比較器及計數器（其不管是否使用 共同地用於遞增計數及遞減計數之遞增遞減計數器）。因 此’不管位元數目如何，計數皆可由用於搡作計數器之單 一計數時脈及用於切換計數模式之控制線來控制，且不需 要用於將计數器之計數值轉移至記憶體之訊號線。此用作 避免雜訊或功率消耗之增加。 藉由不考慮操作模式而共同地使用遞增遞減計數器並在 104147.doc -25- ⑧ 1286904 :刀換遞增遞減計數器之處理模式時執行計數，可直接自訊 號成份減去參考成份，且不需要用於自訊號成份減去參考 成份之專門減法器。另外，資料不需要轉移至減法器，藉 此避免雜訊增加，或電流或功率消耗增加。 在計數器由遞減計數器電路與遞增計數器電路之組合實 施之情況下’藉由在開始第二計數操作之前將在第一計數 操作中獲付之#數值⑨定為初始值，可直接自訊號成份減 去參考成份’且^需要專門加法^來計算參考成份與訊號 成份之差值。另外’資料不需要轉移至減法器。此用於避 免雜訊、電流或功率消耗增加。 在計數II由遞減計數器電路與遞增計數器電路之組合實 施之情況下’代替將在第—計數操作中獲得之計數值設定 為初始值，4數可自零開始。在此情況下，需要用於計算 計數值之總和的加法器電路。甚至在此情況下，為包括比 較及計數H之每-A/D轉換器提供加法器電路，且線長度 可減小。此用於避免歸因於資料轉移之雜訊、電流或功率 消耗增加。 另外，因為A/D轉換器包括比較器及計數器，所以當待處 理之訊號為自包括單元元件矩陣之半導體器件輸出之單元 訊，時’ 4數可提供於以列方向排列之複數個A①轉換器 之母一者中’其中在該列方向上排列有單元元件之行。因 此不同於圖9中展不之相關技術之配置，用於來自計數器 之计數輸出之線不需要投送至鎖存器。此用於避免歸因於 線投送之雜訊增加或功率消耗增加。 104147.doc -26 - 1286904 另外，在允許並行執行A/D轉換及讀取之管線配置中，每 一 A/D轉換器僅需要一個記憶體來儲存經a/d轉換之資 料。此用於最低限度地增加電路面積。 當對參考成份執行比較及計數時，藉由在將比較器重設 至用於讀取參考成份之操作參考值之後開始比較及計數， 比較器之操作點係在於訊號之讀取電位上而設定，其使得 參考成伤不易於改變。當對訊5虎成份執行比較及計數時， 藉由不重設比較器而開始比較及計數，實質減法藉由執行 兩個過程可執行。因此，可移除固定偏移雜訊以及kTC雜訊。 【實施方式】 現將參看關於CMOS成像器件之圖式來詳細描述本發明 之實施例，該CMOS成像器件為XY定址式固態成像器件之 •實例。在以下描述中，CMOS成像器件之所有像素由η通道 mos(nmos)電晶體建構。 然而，此CMOS成像器件僅為一實例，且可使用除了 M〇s φ 成像器件以外之任何器件。以下實施例可應用於用於偵測 物理量分配的任何半導體器件，其包括以線性或矩陣陣列 排列之對自外部輸入之電磁輻射（諸如光或射線）敏感的複 數個單元元件。 第一實施例 圖1為根據本發明之第一實施例之作為半導體器件的實 施之CMOS固態成像器件（CM0S影像感應器}1的示意性組 態圖。CMOS固態成像器件i亦為根據本發明之一實施例之 電子裝置的實施。

104147.doc -27- 1286904 固態成像器件1包括一像素單元1 〇，其具有以列及行（或 以二維矩陣）排列之複數個像素3。像素3之每一者包括一輸 出對應於入射光之數量之電壓訊號的感光元件（其為電荷 產生器之一實例）。在固態成像器件1中，以行並行方式提 供相關雙取樣（CDS)處理器及類比至數位轉換器（ADC)。 更特定言之，複數個CDS處理器及ADC大體上平行於多 行垂直訊號線19而提供。當在平面圖上觀看時，複數個CDS 處理器及ADC可提供於行方向中之像素單元1〇之一端上 (即’如圖1中所觀看到之輸出側或在較下側上），或可分離 地提供於行方向中之像素單元1〇之一端（即，如圖1中所觀 看到之輸出側或較下側上）及另一端（即，如在圖1中所觀看 到之較上侧上）上。在後一種排列中，較佳將以列方向執行 掃描（即，水平掃描）之水平掃描單元以允許水平掃描單元獨 立操作之方式分離地提供於像素單元10之兩端上。 CDS處理器及ADC之一典型行並行排列為基於行之排 列。在基於行之排列中，在位於成像單元之輸出側上之區 域（稱為行區域）中為每一行提供CDS處理器及ADC，且將訊 號順序讀出至輸出侧。可使用除了基於行之排列以外的任 何排列。舉例而言，可提供一 CDS處理器及一 ADC與一組 複數個（例如，兩個）鄰近之垂直線訊號19(行）相關聯，或可 提供一 CDS處理器及一 ADC與每N個（N為正整數，具有 (N-1)個介入線）垂直訊號線i9(行）組相關聯。 在除了基於行之排列之任何排列中，複數個垂直訊號線 19(行）共用一 CDS處理器及一 ADC，並提供切換電路（或開 104147.doc -28- 1286904 關）以將自像素單元10供應之複數行像素訊號饋送至CDS處 理器及ADC。視下游（downstream)所執行之處理而定，可需 要記憶體來儲存輸出訊號。 在任何情況下，為複數個垂直訊號線19(行）提供一 CDS 處理器及一 ADC使得在逐行讀取像素訊號之後對像素訊號 執行訊號處理，此配置允許比在單個像素單元中執行類似 訊號處理之配置更簡單地建構每一單元像素。因此，可達 成影像感應器之高密度像素設計、緊湊設計及低成本設計。 以行並行方式排列之複數個訊號處理器允許一次並行處 理一列之像素訊號。較之處理由器件外部之輸出電路或 CDS處理器及ADC執行之情況，訊號處理器允許以較低速 度操作。此在功率消耗、頻寬效能、雜訊等方面為有利的。 換言之，對於相同之功率消耗及頻寬效能，可達成總體上 之感應器的高速操作。 基於行之排列允許低速操作，且在功率消耗、頻寬效能、 雜訊等方面為有利的。亦有利地，不需要切換電路（或開 關）。以下實施例將就基於行之固態成像器件（除非另外說 明）來描述。 如圖1中所展示，根據第一實施例之固態成像器件i包 括··像素單元（成像單元）1〇，其中複數個單元像素3以列及 行排列；驅動控制器7，其係提供於像素單元1〇之外部；行 處理器26;參考訊號產生器27,其將用於A/D轉換之參考電 壓供應至行處理器26 ;及輸出電路28。 具有訊號放大功能之自動增益控制（AGC)電路可置放於 104147.doc -29- 1286904 行處理器26之上游或下游，若有必要，置放於與行處理器 26相同之半導體區域中。當AGC電路置放於行處理器26之 上游時，進行類比放大。當AGC電路置放於行處理器26之 下游時，進行數位放大。較佳地，在轉換為數位訊號之前 執行類比放大，因為若僅放大n位元數位資料則訊號位準可 降級。 驅動控制器7具有用於自像素單元1〇順序讀取訊號之控 鲁制電路功能。驅動控制器7包括（例如）：水平掃描電路（行掃 描電路）12,其控制行定址或行掃描；垂直掃描電路（列掃描 電路）14，其控制列定址或列掃描；及通訊及時序控制器 20，其產生内部時脈。 固態成像器件1可進一步包括一在通訊及時脈控制器2〇 附近之時脈轉換器23 ’其由虛線方框環繞。時脈轉換器23 為一例示性高速時脈產生器，其所產生之脈衝具有高於輸 入時脈頻率之時脈頻率。通訊及時序控制器2〇基於經由端 φ 子5&輸入之輸入時脈（主時脈）CLK0或由時脈轉換器23產生 之高速時脈產生内部時脈。 基於由時脈轉換器23產生之高速時脈之訊號允許高速 A/D轉換。高速時脈可用於執行使用高速計算的動態提取或 壓縮。自行處理器26輸出之並行資料可轉換為串行資料， 且串行資料可作為成像器件Ϊ之視訊資料m而輸出。此允許 使用低於經A/D轉換之數位資料之位元的位元端子的高速 輸出操作。 時脈轉換器23包括產生具有比輸入時脈頻率更高之時脈 104147.doc 1286904 頻率之脈衝的倍增器電路。時脈轉換器23自通訊及時序控 制器2〇接收低速時脈CLK2,並產生具有至少為低速㈣ CLK2之兩倍高之時脈。時脈轉換器23之倍增器電路可為u 倍增器電路’其中kl指示所產生之時脈頻率為低速時脈 CLK2頻率的_，並可使用多種已知電路中之任何 施。

儘管為了簡便起見圖1 +僅說明了像素之某些列及行，但 是幾十至幾千單元像素3實際上排列於每一列及每一行 上。單元像素3之每一者一般包括：一光電二極體，其用作 感光70件（電荷產生器）；及像素中放大器（inWW amplifier)，其具有一用於放大之半導體元件（例如，電晶 體）。 像素中放大器可具有浮動擴散放大器結構。關於電荷產 生器，可使用四個電晶體，即（舉例而言）：用作例示性電荷 讀取器（轉移閘/讀取閘）之讀取選擇電晶體、用作重設閘之 φ 重設電晶體、垂直選擇電晶體及用作偵測浮動擴散之電位 之改變的偵測器元件的源極隨粞器放大電晶體。四個電晶 體組態在CMOS感應器中為典型的。 或者，如曰本專利公開案第2708455中所揭示，可使用包 括三個電晶體之配置，即，連接至汲極線（DRN)用於放大對 應於由電荷產生器產生之訊號電荷之訊號電壓的放大電晶 體、用於重設電荷產生器之重設電晶體、經由轉移線（TRF) 由垂直轉移暫存器掃描之讀取選擇電晶體（轉移閘）。 水平掃描電路12、垂直掃描電路14及通訊及時序控制器 104147.doc -31 - 1286904 20提供為驅動控制器7之其它組件。水平掃描電路12用作自 行處理器26讀取計數值之讀取掃描單元。纟用類似於半導 體積體電路製造方法之技術，使驅動控制器7之組件與像素 單元10 —起形成於單晶矽或其類似物之半導體區域中以形 成作為半導體系統之實例的固態成像器件。 單元像素3經由用於列選擇之列控制線丨5連接至垂直掃 描電路14,並經由垂直訊號線19連接至行處理器％。行處 理器26包括為個別行提供而配置之行a/d電路25。列控制線 15—般而言指自垂直掃描電路14投送至像素之線。 如以下所描述，水平掃描電路12包括水平解碼器12a，且 垂直掃描電路14包括垂直解碼器14a。水平掃描電路12及垂 直掃描電路14回應於來自通訊及時序控制器2〇之控制訊號 CN2及CN1而開始轉移（或掃描）。列控制線15包括用於轉移 用於驅動卓元像素3之多種脈衝訊號（例如，重設脈衝rst、 轉移脈衝TRF及DRN控制脈衝DRN)的線。 通訊及時序控制器20包括時序產生器（TG)(作為讀取位 址控制器）功能區塊（未圖示）及通訊介面功能區塊（未圖 示）。TG功能區塊供應組件操作需要之時脈及具有預定時序 之脈衝訊號。通訊介面功能區塊經由端子5a接收主時脈 CLK0並經由端子5b接收用於命令操作模式或其類似物之 資料DATA，並輸出包括與固態成像器件1相關之資訊的資 料。 舉例而言，通訊及時序控制器20將水平位址訊號輸出至 水平解碼器12a並將垂直位址訊號輸出至垂直解碼器14a。 104147.doc -32- 1286904 解瑪器…及1細應於該等職而分別選擇列及行。 因為單元像素3以二維矩陣排列，所以適於執行垂直掃 描’接著執行水平掃描，以高速讀取像素訊號及像素資料。 在垂直掃描中’逐列（以行並行方式）存取並擷取由像素訊號 產生器產生並經由垂直訊號線19以行方向輸出之類比像素 訊號。在水平掃描中，以列方向（即，行陣列方向）存取像素 3以將像素訊號（在此實施财為數位像素資料）讀出至輸出 侧。代替掃描，藉由直接定址所要之單元像素3來經由隨機 存取可僅讀取與所要之單元像素3相關的資訊。 根據第一實施例之通訊及時序控制器2〇將與主時脈 CLK0(經由端子5a輸入）具有相同頻率之時脈clki或藉由 將主時脈CLK0頻率除以2或2以上的數而獲得之低速時脈 CLK2供應至成像器件丨中之組件，諸如水平掃描電路12、 垂直掃描電路14及行處理器26。低速時脈CLK2包括具有一 半頻率之時脈及具有更低頻率之時脈。 垂直掃描電路14選擇像素單元10之列，並將必須之脈衝 供應至選定之列。垂直掃描電路14包括（例如）垂直解碼器 14a及垂直驅動電路Mb。垂直解碼器14a界定在垂直方向待 讀取之列（或選擇像素單元1 〇之列）。垂直驅動電路14b將脈 衝供應至由解碼器14a界定之讀取位址（列方向中）上之單元 像素3的列控制線15，以進行驅動。除了為讀取訊號選擇列 外’垂直解碼器14a亦為電子快門（electronic shutter)或其類 似物選擇列。 水平掃描電路12與低速時脈CLK2同步順序地選擇行處 104147.doc -33- 1286904 理器26之行A/D電路25，並將選定之行A/D電路25之訊號轉 移至水平訊號線（水平輸出線）18。水平掃描電路12包括（例 如）水平解碼器12a及水平驅動電路i2b。水平解碼器i2a界 定水平方向中待讀取之行（或選擇行處理器26中之個別行 A/D電路25)。水平驅動電路12b根據由水平解碼器i2a界定 之讀取位址將行處理器26之訊號轉移至水平訊號線18。水 平訊號線18之數目對應於由行A/D電路25處理之訊號之n位 元數目’其中η為正整數。舉例而言，若位元數目為 10(η=10)，則相應地提供1〇個水平訊號線18。 在如此建構之固態成像器件1中，自單元像素3輸出之像 素訊號經由垂直訊號線19逐行供應至行處理器26之行A/D 電路25。 行處理器26之行A/D電路25之每一者自一行之像素接收 訊號並處理訊號。行A/D電路25之每一者包括一類比至數位 轉換器（ADC)電路，其使用低速時脈CLK2將類比訊號轉換 為（例如）10位元數位資料。 以下討論ADC電路組態之細節。當斜坡參考電壓raMP 供應至比較器（電壓比較器252)時，ADC電路基於時脈訊號 開始計數。經由垂直訊號線19輸入之類比像素訊號與參考 電壓RAMP相比較以執行計數直到獲得脈衝訊號為止，藉此 執行A/D轉換。 可設計電路組態使得：關於經由垂直訊號線19輸入之電 壓模式像素訊號，緊接著像素重設之後的訊號位準（雜訊位 準）與真實訊號位準Vsig(對應於接收之光的數量）之差值可 104147.doc -34- 1286904 在A/D轉換的同時計算。因此，可移除稱為固定圖案雜訊 (FPN)或重設雜訊之雜訊訊號成份。 由行A/D電路25產生之數位像素資料經由由來自水平掃 描電路12之水平選擇訊號驅動之水平選擇開關（未圖示）轉 移至水平訊號線18，接著輸入至輸出電路28。位元數目不 限於10，且可小於1〇(例如8)或大於1〇(例如14)。 以此方式’個別行的像素訊號逐列自包括用作電荷產生 $ 器之感光元件矩陣之像素單元丨0順序輸出。圖框影像（即對 應於包括感光元件矩陣之像素單元10的影像）經展示為整 個像素單元10之像素訊號的集合。 現在將描述行A/D電路25及參考訊號產生器27之細節。 參考訊號產生器27包括數位至類比轉換器（DAC)27a。與 •計數時脈CK0同步，參考訊號產生器27自來自通訊及時序 控制器20之控制資料CN4所指示的初始值產生步進式錄齒 形波形（或斜坡波形）訊號。接著參考訊號產生器27將斜坡波 φ 形訊號作為用於A/D轉換之參考電壓（ADC參考訊號）供應 至行處理器26之個別行A/D電路25。可提供抗雜訊濾波器 (未圖示）。 基於自時脈轉換|§ 2 3供應之局速時脈（例如，由倍增器單 元產生之倍增時脈）產生之步進式鋸齒形波形訊號比基於 經由端子5a輸入之主時脈CLK0產生之步進式錯齒形波形 訊號更快速地變化。 自通訊及時序控制器20供應至參考訊號產生器27之d/a 轉換器27a之控制資料CN4包括提供數位資料關於時間之 104147.doc -35- 1286904 相同的改變速率，使得斜坡電壓之梯度（改變速率）在比較操 作之間相同。更具體言之，計數值每單元時間改變1。 行A/D電路25之每一者包括電壓比較器252及計數器 254，並具有η位元A/D轉換之功能。電壓比較器252比較由 參考訊號產生器27之DAC 27a產生之參考電與經 由垂直訊號線19 (HO、H1.......）自單元像素3為列控制線 15(V〇、VI.......)之每一者獲得的類比像素訊號。計數器 254計電壓比較器252完成比較操作所需之時間，並儲存計 數值。 通訊及時序控制器20具有控制器之功能，其視電壓比較 器252是對像素訊號之重設成份aV執行比較操作還是對像 素訊號之訊號成份Vsig執行比較操作而定切換計數器254 中之計數模式。用於命令計數器2 5 4以遞減計數模式操作還 是遞增計數模式操作之控制訊號CN5自通訊及時序控制器 20供應至行A/D電路25之計數器254。 由參考訊號產生器27產生之斜坡參考電壓RAMP經共同 饋送至電壓比較器252之輸入端子RAMP，且來自像素單元 10之個別像素訊號電麼經饋送至連接至相關行之垂直訊號 線19之電壓比較器252的另一輸入端子。自電壓比較器252 輸出之訊號供應至計數器254。 計數時脈CK0係自通訊及時序控制器2〇共同饋送至計數 器254之時脈端子CK。 儘管未說明計數器254之組態，但是可藉由將具有圖9中 展示之鎖存器之資料儲存單元255之配線設計修改為同步 104147.doc 1286904 計數器之配線設計來實施計數器254之每一者。計數器254 回應於單一計數時脈CKO而執行内部計數。類似於步進式 電壓波形，基於自時脈轉換器23供應之高速時脈（例如，倍 增時脈）產生之計數時脈CK0比基於經由端子“輸入之主時 脈CLK0產生之計數時脈更快速地變化。 η位元之計數器254由η個鎖存器之組合實施，且因此計數 器254之電路尺寸減小至由圖9中展示之兩組η個鎖存器建 # 構之資料儲存單元255之電路尺寸的一半。因為不需要圖9 中展示之計數器24,所以整個電路尺寸顯著地小於圖9中展 示之電路尺寸。 如以下詳細描述，根據第一實施例之計數器254之每一者 為能夠在遞減計數操作及遞增計數操作之間切換（更具體 言之，交替地執行）之遞增遞減計數器（U/D CNT)，不管計 數模式如何其都可用。根據第一實施例之計數器254之每一 者亦為與計數時脈CK0同步輸出計數值之同步計數器。 馨在同步計數器中，所有正反器（計數器之基本元件）之操作 由計數時脈CK0控制。因此，為了更高頻率之操作的目的， 非同步計數器較佳地用作計數器254之每一者。因為非同步 計數器之操作限制頻率僅由第一正反器（計數器之基本元 件）之限制頻率確定，所以非同步計數器適合於高速操作。 控制脈衝係經由控制線12C自水平掃描電路12饋送至計 數器254。計數器254之每一者具有用於儲存計數結果之鎖 存功能，並儲存計數值直到經由控制線12c供應控制脈衝命 令為止。 104147.doc -37- 1286904 如以上所描述，為個別垂直訊號線19(H0、HI.......)提 供如此建構之行A/D電路25以建構行處理器26，其為行並行 ADC區塊。 個別行A/D電路25之輸出連接至水平訊號線18。如以上所 描述，水平訊號線18包括對應於行A / D電路2 5之位元寬度之 η位元訊號線。水平訊號線18經由與個別輸出線相關的n個 感應電路（未圖示）連接至輸出電路28。 藉由此建構，行A/D電路25在對應於水平消隱週期之像素 訊號讀取週期中執行計數，並在預定時序上輸出計數值。 在行A/D電路25之每一者中，首先，電壓比較器252比較自 參考訊號產生器27供應之斜坡波形電壓與經由垂直訊號線 19輸入之像素訊號電壓。當兩個電壓變得相等時，電壓比 較器252使其輸出反相（在此實施例中自高位準反相至低位 準）。 計數器254與自參考訊號產生器27輸出之斜坡波形電壓 同步以遞減計數模式或遞增計數模式開始計數。在接收電 壓比較器252輸出之反相之後，計數器254停止計數，並將 當刖計數值鎖存（保存或儲存）為像素資料。因此完成A/d轉 換。 根據在預定時序回應於經由控制線12(：輸入之來自水平 掃描電路12之水平選擇訊號cH(i)之轉移操作，計數器254 將所儲存之像素資料經由輸出端子5c順序地輸出至行處理 器26之外部或輸出至具有像素單元10之晶片的外部。 固態成像器件1可包括未直接與第一實施例相關之其它 104147.doc -38- 1286904 夕種訊5虎處理電路（未圖示）。 圖2為說明圖1中所展示之根據第一實施例之固態成像器 件1中的行A/D電路25之操作的時序圖。 由像素單元10之單元像素3感應之類比像素訊號按以下 過程轉換為數位訊號。舉例而言，偵測以預定梯度減小之 斜坡波形參考電壓RAMP匹配來自單元像素3之每一者之像 素訊號中的參考成份或訊號成份之電壓的點。接著，基於 產生用於比較之參考電壓RAMP之時間與對應於像素訊號 中之參考成份或訊號成份之訊號匹配參考訊號之時間之間 的計數時脈執行計數，藉此確定對應於參考成份或訊號成 份之量值的計數值。 在自垂直訊號線19輸出之像素訊號中，訊號成份Vsig在 作為參考成份之包括像素訊號之雜訊的重設成份Δν之後 暫時地出現。在第一過程係對參考成份（重設成份Δν)執行 之情況下，第二過程係對表示參考成份（重設成份Δν)及訊 號成份Vsig之總和的訊號執行。現在將描述細節。 對於第一讀取操作，通訊及時序控制器2〇將計數器254 之計數值重設為初始值〇，並將計數器254設定至遞減計數 模式。在自任意列Hx上之單元像素3讀取像素訊號至垂直訊 號線19(H0、H1.......)之第一讀取操作變得穩定之後，通 訊及時序控制器20將用於產生參考電壓ramp之控制資料 CN4供應至參考訊號產生器27。 參考訊號產生器27回應於控制資料CN4將步進式斜坡波 形輸入至電壓比較器252之輸入端子RAMP作為比較電壓。 104147.doc -39-

1286904 步進式斜坡波形隨著時間改變以大體形成鋸齒形（或斜坡） 波形。電壓比較器252比較斜坡波形比較電壓與自像素單元 10供應之任意垂直訊號線19(Vx)上之像素訊號電壓。 與自參考訊號產生器27輸出之斜坡波形電壓同步（在時 間tlO時，計數時脈CK0自通訊及時序控制器20輸入至計數 器254之時脈端子以開始自初始值〇執行遞減計數之第一計 數操作，以使用為每一列提供之計數器254量測電壓比較器 252之比較時間，該比較係回應於輸入至電壓比較器252之 輸入端子RAMP之參考電壓RAMP。即，計數以負方向開始。 電壓比較器252比較來自參考訊號產生器27之斜坡波形 參考電壓RAMP與經由垂直訊號線19輸入之像素訊號電壓 Vx。當兩個電壓變得相等時，電壓比較器252將其輸入自高 位準反相至低位準（在時間tl2時）。具體言之，電壓比較器 252比較對應於重設成份Vrst之電壓訊號與參考電愿 RAMP ’並產生在時域上具有對應於重設成份vrst之量值的 量值之低態有效脈衝訊號。接著低態有效脈衝訊號供應至 計數器254。 計數器254回應於該脈衝訊號大體在電壓比較器252之輸 出反相的同時停止計數，並將當前計數值鎖存（保存或儲存） 為像素資料。因此完成A/D轉換（在時間112時）。由電壓比較 器252執行比較獲得之在時域上具有量值的低態有效脈衝 訊號的寬度係基於計數時脈CK0計數，藉此確定對應於重 設成份Vrst之量值的計數值。 當預定遞減計數週期消逝時（在時間tl4時），通訊及時序 104147.doc •40- 1286904 控制器20停止向電壓比較器252供應控制資料及向計數器 254供應計數時脈CK0。電壓比較器252因此停止產生斜坡 參考電壓RAMP。 在第一讀取操作中，關於由電壓比較器252偵測之像素訊 號電壓Vx之重設位準Vrst執行計數。因此在第一讀取操作 中，讀取單元像素3之重設成份Δν。 重設成份ΔΥ包括視單元像素3而改變作為偏移之雜訊。 φ 重設成份ΔΥ中之改變一般較小，且重設位準Vrst大體為所 有像素所共有的。因此，任意垂直訊號線19上之像素訊號 電壓Vx中之重設成份Δν的輸出大體為已知的。 因此，在讀取重設成份之第一讀取操作中，藉由調整 RAMP電壓可減小遞減計數週期（自11〇至tl4之比較週期）。 在第一實施例中，重設成份之最大比較週期為對應於7 位元（128個時脈循環）之計數週期。 在第二讀取操作中，除了重設成份Δν以外讀取對應於入 Φ 射於單元像素3之每一者上之光之數量的訊號成份Vsig，並 執行類似於第一讀取操作之操作。通訊及時序控制器2〇首 先將計數器254設定成遞增計數模式。接著，在自任意列Ηχ 上之單元像素3讀取像素訊號至垂直訊號線19(Η〇、 H1.......)之第二讀取操作變得穩定之後，通訊及時序控制 器20將用於產生參考電壓RAMp之控制資料CN4供應至參 考訊號產生器27。 參考訊號產生器27回應於控制資料（：]^4將步進式斜坡波 形輸入至電壓比較器252之輸入端子RAMP作為比較電壓。 104147.doc -41 - 1286904 步進式斜坡波形隨著時間變化以大體形成鋸齒形（或斜坡） 波形。電壓比較器252比較斜坡波形比較電壓與自像素單元 10供應之任意垂直訊號線19(Vx)上的像素訊號電壓。 與自參考訊號產生器27輸出之斜坡波形電壓同步（在時 間t20時），計數時脈CK0自通訊及時序控制器20輸入至計數 器254之時脈端子，以開始自對應於在第一讀取操作中獲得 之單元像素3之重設成份Δν之計數值執行遞增計數的第二 計數操作’以使用為每一列提供之計數器2 5 4量測電壓比較 器252之比較時間，該比較係回應於輸入至電壓比較器252 之輸入端子RAMP之參考電壓RAMP。即，計數以正方向開 始0 電壓比較器252比較來自參考訊號產生器27之斜坡波形 參考電壓RAMP與經由垂直訊號線19輸入之像素訊號電壓 Vx。當兩個電壓變得相等時，電壓比較器252將其輸出自高 位準反相至低位準（在時間t22時）。具體言之，電壓比較器 252比較對應於訊號成份Vsig之電壓訊號與參考電壓 RAMP，並產生在時域上具有對應於訊號成份Vsigi量值的 量值之低態有效脈衝訊號。接著低態有效脈衝訊號供應至 計數器254。 計數器254回應於該脈衝訊號大體在電壓比較器252之輸 入反相的同時停止計數，並將當前計數值鎖存（保存或儲存） 為像素資料。因此完成A/D轉換（在時間t22時）。由執行比較 之電壓比較器252獲得之在時域上具有量值的低態有效脈 衝訊號的寬度係基於計數時脈CK0而計數，藉此確定對鹿 104147.doc -42- 1286904 於訊號成份Vsig之量值的計數值。 當預定遞增計數週期消逝時（在時間t24時），通訊及時序 控制器20停止向電壓比較器252供應控制資料及向計數器 254提供計數時脈CK〇。電壓比較器252因此停止產生斜坡 參考電壓RAMP。 在第二讀取操作中，關於由電壓比較器252偵測之像素訊 號電壓Vx之訊號成份Vsig執行計數。因此在第二操作中， 鲁 讀取單元像素3之訊號成份Vsig。 在第一實施例，計數器254在第一讀取操作中執行遞減計 數並在第二讀取操作中執行遞增計數。計數器254自動執行 減法如下’且由減法確定之計數值儲存於計數器254中。 (在第二比較週期中獲得之計數值）-(在第一比較週期中 獲得之計數值）···（1) 由以上公式（1)給出之減法可如下重新配置： (第二比較週期）-(第一比較週期）=(訊號成份Vsig +重設 φ 成份Δν+行A/D電路25之偏移成份）-(重設成份AV+行a/d 電路25之偏移成份）=(訊號成份Vsig)…（2) 儲存於什數器254中之計數值因此為對應於訊號成份 Vsig之計數值。 因此，上述減法由計數器254使用兩個讀取及計數操作 (即在第一讀取操作中之遞減計數及在第二讀取操作中之 遞增計數）執行，藉此移除包括單元像素3之每一者之變化 的重設成份Δν及行A/D電路25之每一者之偏移成份。使用 簡單配置可僅提取對應入射於單元像素3之每一者上之光 104147.doc -43- 1286904 之數量的訊號成份Vsig。有利地，亦可移除重設雜訊。 因此，根據第一實施例之行A/D電路25之每一者既用作將 類比像素訊號轉換為數位像素資料之ADC又用作CDS處理 器。 由以上公式（2)確定之計數值所表示之像素資料指示正訊 唬電壓。不需要補充操作，並可達成與現有系統的高相容 性。 在第二讀取操作中，讀取對應於入射光之數量的訊號成 份Vsig。為了在廣闊範圍的位準中量測光之數量，將遞增 計數週期（自t20至t24之比較週期）設定較長使得待供應至 電壓比較器252之斜坡電壓較大地改變。 在第一貫施例中’選擇訊號成份Vsig之最大比較週期為 10位元之計數週期（1024個時脈循環）。即，設定重設成份 △V(參考成份）之最大比較週期短於訊號成份〜匕之最大比 較週期。代替為重設成份ΔΥ(參考成份）及訊號成份Vsig設 定相同之最大比較週期，即最大A/D轉換週期，設定重設成 份Δν(參考成份）之最大比較週期短於訊號成份Vsig之最大 比較週期，藉此減小經過A/D轉換之兩個迭代之總A/D轉換 週期。 在此情況下，比較之位元數目在第一迭代與第二迭代之 間不同。然而，通訊及時序控制器2〇將控制資料供應至參 考訊號產生器27，且參考訊號產生器27基於該控制資料產 生斜坡電壓，藉此允許斜坡電壓之梯度（即，參考電壓ramp 之改變速率）在第一迭代與第二迭代之間相同。因為斜坡電 104147.doc -44 - 1286904 壓由數位控制產生，所以相同之斜坡電壓梯度易於在第一 迭代與第二迭代之間維持。此允許A/d轉換之迭代具有相同 精確度’並允許遞增遞減計數器將正確之計數值確定為由 以上之公式（1)給出之減法的結果。 在完成第二計數操作之後的預定時序（t28)中，通訊及時 序控制器20命令水平掃描電路讀取像素資料。水平掃描 電路12回應於該命令順序轉移待經由控制線12c供應至計 φ 數器254之水平選擇訊號CH⑴。 因此，由以上公式（2)確定並儲存於計數器254中之計數值 (即’ η位兀數位像素資料）經由n個水平訊號線丨8自輸出端子 5c順序地輸出至行處理器26之外部或具有像素單元1〇之晶 片之外部。為每一列重複地執行類似操作，藉此產生表示 二維影像之視訊資料D1。 因此，在根據第一實施例之固態成像系統中，遞增遞減 計數器用於在切換遞增g減計數器之操作模式時執行兩個 • 計數操作。在單元像素3以矩陣排列之配置巾，行A/D電路 25為向個別行提供之行並行A/D電路。 因此’直接自每-行之訊號成份減去參考成份（重設成份） 作為第二計數操作之結果為可能的。用於儲存參考成份之 計數值及訊號成份之計數值的記憶體由計數器之鎖存功能 實施’不需要獨立於計數器之用於儲存經a/d轉換之資料的 專用記憶體。 另外’不需要用於計算參考成份與訊號成份之差值的專 門減法器。因此，與相關技術相比電路尺寸及電路面積可 104147.doc -45- 1286904 減小。=用於避免雜訊、電流或功率消耗中之增加。 ,因為灯A/D電路（A/D轉換器）包括比較器及計數器，所以 不管位元數目如何，計數可由用於操作計數器之單一計數 時脈及用於切換計數器之計數模式之控制線控制。不需要 用於將計數器之計數值棘蘇$ T值轉移至圮憶體的訊號線（其在相關 技術中需要)。此用於避免雜訊或功率消耗之增加。 因此’在具有安裝於相同晶片上之A/D轉換器之固態成像 • 器件1中，用作A/D轉換器之行A/D電路25之每一者由一组 電壓比較器252及計數器254建構。計數器組合地執行遞 減計數及遞增計數。待處理之訊號之參考成份（第一實施例 中之重设成份）與訊號成份之差值經轉換為數位資料。因 此，尺寸、電路面積、功率消耗、用於與其它功能單元建 立介面之線之數目、歸因於該等線之雜訊或電流消耗等問 題可克服。 第二實施例 藝圖3為根據本發明之第二實施例之CM〇s固態成像器件 (CMOS影像感應器）1之示意性組態圖。在根據第二實施例 之固態成像器件1中，根據第一實施例之行A/D電路25之每 一者被修改。 根據第二貫施例之行A/D電路25之每一者包括計數号 254、用作η位元記憶體之資料儲存單元256及開關258。資 料儲存單元256置放於計數器254之下游，並儲存儲存於計 數器2 5 4中之計數值。開關2 5 8置放於計數器2 5 4與資料儲存 單元256之間。 104147.doc -46- 1286904 記憶體轉移命令脈衝CN8經共同供應以作為預定時序中 之控制脈衝，彡自通訊及時序控制㈣供應至為個別行提 供之開關258。開關258之每一者回應於記憶體轉移命令脈 衝CN8而將相關計數器254之計數值轉移至資料儲存單元 2S6。資料儲存單元256儲存進入之計數值。 兀 計數器254之計數值在預定時序儲存於資料儲存單元乃6 中之配置不限於提供置放於計數器254與資料儲存單元 之間的開關258。舉例而言，在致能由記憶體轉移命令脈衝 CN8控制計數器254之輸出時，計數器254與資料儲存單元 256可直接彼此連接。或者，記憶體轉移命令脈衝可用 作確定資料儲存單元256之時序的鎖存脈衝以擷取資料。 資料儲存單元256經由控制線12c自水平掃描電路12接收 控制脈衝。資料儲存單元256儲存自計數器254接收之計數 值直到經由控制線12c供應控制脈衝命令為止。 水平掃描電路丨2用作一讀取掃描單元，其在行處理器％ 之電壓比較器252及計數器254執行個別操作的同時讀取儲 存於資料儲存單元256之每一者中之計數值。 根據第二實施例，將儲存於計數器254中之計數值轉移至 資料儲存單元256為可能的。因此，計數器254之計數操作 (即，A/D轉換操作）及讀出計數值至水平訊號線“之操作可 獨立地被控制，藉此達成允許待並行執行之A/D轉換操作及 訊號讀取操作的管線配置。 圖4為說明圖3中展示之根據第二實施例之固態成像器件 1中的行A/D電路25之操作的時序圖。行A/D電路25之八/]〇轉 104147.doc •47- 1286904 換操作類似於根據第一實施例之行A/d電路25的操作，因此 省略其詳細描述。 在第二實施例中，資料錯存單元256添加至第一實施例中 之配置。除了在計數器254之操作前（在時間13〇時）回應於來 自通訊及時序控制器20之記憶體轉移命令脈衝CN8而將先 如列Hx-1之計數值轉移至資料儲存單元25 6外，第二實施例 之基本操作（諸如A/D轉換）類似於第一實施例之操作。 因為在第一實施例中直到完成第二讀取操作（即，完成 A/D轉換操作）才允許自行處理器26輸出像素資料，所以第 一實施例對讀取操作施加有限制。然而，因為在第二實施 例中在第一讀取操作（A/D轉換操作）前作為先前減法之結 果的汁數值已轉移至資料儲存單元2 5 6，所以第二實施例未 對讀取操作施加限制。 因此，經由水平訊號線18及輸出電路28將訊號自資料儲 存單元256輸出至外部之操作與當前列HX之讀取操作及計 數器254之計數操作同時執行，從而產生更有效之訊號輸出 處理。 第三實施例 圖5為用於根據本發明之第三實施例之cmos固態成像器 件（CMOS影像感應器）1中之電壓比較器252的示意性電路 圖。在根據第三實施例之固態成像器件！*，根據第一實施 例之固態成像器件1中之電壓比較器252經修改使得可不考 慮重設成份Δν中之變化而設定比較週期。現在將描述細節。 圖5中展示之電壓比較^| 252具有已知之差動放大号組 】04147.doc -48- 1286904 態，如在以上提及之第五非專利文獻中所揭示之比較器中 (見圖8)。電壓比較器252包括具有NMOS電晶體302及304之 差動電晶體對300、具有？型通道]\408(?]\408)電晶體312及 3 14之負載電晶體對3丨〇及具有NMOS恆定電流源電晶體322 之電流源320。負載電晶體對310用作差動電晶體對300之輸 出負載，並接近於電源置放。電流源320接近於接地導線 (GND)置放，且恆定操作電流供應至電晶體對3〇〇及31〇。 電晶體302及304之源極共同地連接至恆定電流源電晶體 322之汲極，且電晶體3 〇2及304之沒極（輸出端子）分別連接 至負載電晶體對310之電晶體312及314之汲極。ADC閘極電 壓VG饋送至恆定電流源電晶體322之閘極。 差動電晶體對300之輸出（在圖5中為電晶體304之汲極）連 接至放大器（未圖示）以進行放大，接著經由緩衝器（未圖示） 輸出至計數器254。 根據第三實施例之電壓比較器252進一步包括重設電壓 比車又器2 5 2之操作點的操作點重設器3 3 0。操作點重設器3 3 〇 包括開關電晶體（8〜丨忱11丨1^加1^81〇1*)3 32及3 34以及訊號麵 合電容器336及338。 開關電晶體332連接於電晶體302之閘極（輸入端子）與汲 極（輸出&子）之間’且開關電晶體334連接於電晶體3〇4之閘 極（輪入知子）與〉及極（輸出端子）之間。比較器重設訊號p S e 丁 共同地供應至電晶體302及3 04之閘極。 像素訊號Vx經由電容器336供應至電晶體3〇2之閘極（輸 入端子），且參考電壓RAMP自參考訊號產生器27(未圖示） 104147.doc -49- 1286904 供應至電晶體304之閘極（輸入端子）。 操作點重設器330達成關於經由電容器336及338輸入之 訊號的取樣及保存功能。操作點重設器33〇僅在像素訊號νχ 與參考電壓RAMP之間的比較開始之前將比較器重設訊號 PSET設定為有效（在此實施例中為高位準），並將差動電晶 體對300之操作點重設至汲電壓（讀取電位，其為用於讀取 參考成份或訊號成份之操作參考值）。接著，像素訊號νχ • 係經由電容器336饋送至電晶體302，且參考電壓RAMP係經 由電容器338饋送。像素訊號Vx與參考電壓RAMp相比較直 到兩個電位變得相等。當像素訊號Vx與參考電壓RAMp具 有相同電位時，電壓比較器252之輸出反相。 供應比杈器重設訊號PSET使得差動電晶體對300之電晶 體302及304之閘極與汲極暫時地連接（被短路）以用於二極 體連接。在單元像素3中之放大器電晶體之輸入與電晶體 304之偏移成份的總和儲存於電晶體3〇4之輸入端子（閘極） 眷中之後，輸入參考電壓RAMP，藉此開始像素訊號Vx與參 考電壓RAMP之間的比較。基於像素訊號νχ之讀取電位設 定電壓比較器252之操作點，從而使得重設成份Δν不易於 改變。

圖6為說明根據第三實施例之固態成像器件1中之行A/D 電路25之操作的時序圖。圖6中展示之操作為第一實施例中 之操作的修改。 根據第二實施例之行A/D電路25中之A/D轉換基本上類 似於根據第一實施例之操作，除了操作點重設器33〇之操作 104147.doc •50- 1286904 ::。將主要討論根據第三實施例之操作點重設器33。的操 對於第-讀取操作，通訊及時序控制㈣將計數器254 之计數值重設為初始值〇，並將計數器254設定為遞減計數 模式。在自任意列Hx之單元像素3讀取像素訊號至垂直訊號 線19(H0、H1.......)之第-讀取操作變得穩定之後，通訊 及時序控制器20將比較器重設訊號pSET設定為有效（或高 位準），並重設電壓比較器252(自以至〇之週期）。接著，通 訊及時序控制器20將用於產生參考電壓RAMp之控制資料 CN4供應至參考訊號產生器η。電壓比較器252回應於控制 ί料CN4而開始在RAMP波形比較電壓與自像素單元1〇供 應之任意垂直訊號線丨9(Vx)上之像素訊號電壓之間的比 較。 如在第一實施例中，在第一讀取操作中，關於由電壓比較 器252偵測之像素訊號電壓vx之重設位準Vrst執行計數。因 此在第一讀取操作中，讀取單元像素3之重設成份Δν。 重设成份Δν包括視單元像素3而改變作為偏移之雜訊。 重設成份AV中之變化一般較小，且重設位準Vrst大體上為 所有像素所共有的。因此，任意垂直訊號線1 9之像素訊號 電壓Vx中之重設成份Δν的輸出大體上為已知的。 在第三實施例中，當電壓比較器252回應於比較器重設訊 號PSET而經重設時’即使當增益增加時，亦使得不管重設 成份Δν如何變化仍可防止重設成份超出可比較之範 圍，因為電壓比較器252之操作點係基於第一讀取操作中之 104147.doc -51 - 1286904 讀取電位而設定。 在肩取重没成份之第一讀取操作中，藉由調整 Ramp電壓，遞減計數週期（自削至m之比較週期）可較之 第一實施例減小更多。 在第項取操作中，除了重設成份ΔΥ以外讀取對應於入 射於單το像素3之每_者上之光之數量的訊號成份，並 執行類似於第_讀取㈣巾m主意，比較器重設 訊號PSET仍關閉使得電壓比較器252不會回應於比較器重 設訊號PSE丁而重設。 冲數H 254使用兩個讀取及計數操作執行減法，即，第一 貝取操作中之遞減叶數及第二讀取操作中之遞增計數，藉 此移除包括單元像素3之每一者之變化及行"Ο電路Μ之每 者之偏移成份的重設成份Δν。使用簡單配置可僅提取對 應於入射於單元像素3之每一者i之光之數量的訊號成份 Vsig。有利地，亦可移除重設雜訊。 具有額外地提供於電壓比較器252巾之取樣及保存功能 的操作點重設器330可導致涉及到kTC雜訊。因為在關閉比 j器重設訊號PSET時執行第二訊號讀取操作，所以由計數 态254執仃之減法允許移除第一讀取操作中由比較器重設 訊號PSET的取樣及保存引起的kTC。目此，可僅提取對應 於入射於單兀像素3之每一者上之光之數量的訊號成份 Vsig而不受kTC雜訊影響。 根據第三實施例，計數器254在切換計數器254之計數模 式時處理第-及第二讀取操作之結果，藉此逐行執行直接 104147.doc •52· 1286904 減法。在做減法期間，計數器254儲存第一讀取操作之結果 並頃取第一頃取操作之結果。因此，可有利地移除固定偏 移雜訊以及由取樣及保存引起之kTC雜訊。 為了僅克服因為重設成份歸因於重設成份Δν中之變 化超出可比較之範圍所以很難執行比較的問題，在執行比 較之前由具有取樣及保存功能之操作點重設器330為第一 及第二操作兩者打開比較器重設訊號pSET可為足夠的。並 非必需在關閉比較器重設訊號PSET時執行第二訊號讀取 操作。然而，在此情況下，很難移除由取樣及保存引起之 kTC雜訊。 第四實施例 圖7為說明根據本發明之第四實施例之固態成像器件i中 的行A / D電路2 5之操作的時序圖。在根據第四實施例之固態 成像器件1中，如在第三實施例中，根據第二實施例之固態 成像器件1中之電壓比較器252經修改使得可不考慮重設成 份Δν中之變化而設定比較週期。除了操作點重設器3%之 操作外，根據第四實施例之行A/D電路25之八/〇轉換基本上 類似於根據弟二貫施例之行A/d電路之a/d轉換。 在自任意列Hx之單元像素3讀取像素訊號至垂直訊號線 ( Η1 )之第一讀取操作變得穩定之後，通訊及 時序控制器20將比較器重設訊號pSET設定為主動式（或高 位準），並重設電壓比較器252(自以至〇之週期）。接著，通 5fl及時序控制器20將用於產生參考電壓RAMp之控制資料 CN4供應至參考訊號產生器27。在第二讀取操作中，仍關 104147.doc •53、 1286904 ifl比車父器重設訊號PSET使得電壓比較器252未回應於比較 器重设訊號PSET而重設。 根據第四實施例之操作點重設器330之操作類似於第三 實知例中之操作。如在第三實施例中，即使當增益增加時， 亦使彳寸不官重設成份Δν如何變化仍可防止重設成份Δν超 出可比較之範圍。另外，可僅提取對應於入射於單元像素3 之每一者上之光之數量的訊號成份Vsig而不受kTC雜訊之 φ 影響。 儘f已描述本發明之某些實施例，但是本發明之技術範 疇不限於前述實施例中所揭示之範疇。可在不背離本發明 之範疇的情況下對前述實施例作出各種修改及改良，且該 等修改及改良亦可在本發明之技術範疇中。 應注意，前述實施例並不意欲限制本發明之範疇。亦應 注意’結合上述實施例所描述之特徵的所有組合並非必 需。前述實施例包括本發明之多種態樣。實施例中所揭示 籲 之複數個元件的適當組合實現本發明之多種態樣。即使一 結構不具有該等實施例中所揭示之某些元件，只要其達成 本發明之優點，其亦可組成本發明之實施例。 舉例而言，在前述實施例中，為個別行提供行A/D電路 25，其各包括電壓比較器252及計數器254，且為每一行產 生數位資料。或者，藉由提供用於切換行之切換電路可為 複數行提供單一行A/D電路25。 在前述實施例中，另外，A/D轉換功能單元位於像素單元 10之輸出側上之行區域中。A/D轉換功能單元可位於任何其 104147.doc -54· 1286904 匕區域中。舉例而言，類比像素訊號可輸出至水平訊號線 8且自類比像素訊號轉換之數位資料可轉移至輸出電路 28 〇

亦在此情況下，用於A/D轉換之參考訊號與包括參考成份 及訊號成份之待處理之訊號相比較。在此比較的同時，以 遞減計數模式及遞增計數模式中之一者執行計數。當比較 完f時之計數值經儲存時，視對參考成份或訊號成份比較 而定來切換計數模式。因此’可獲得表示參考成份與訊號 成份之差ϋ的數位資料以作為使㈣減計數模式及遞增計 數模式之兩個計數操作的結果。 囚此 用於儲存參考成份之計數值及訊號成份之計數值 的S己憶體可由計數器之鎖存功能實施，其不需要獨立於計 數器之用於儲存經A/D轉換之資料的專用記憶體。單一她 轉換功能單元可對於所有行為㈣的。儘管需要高速轉換 效能，但是電路尺寸較之前述實施例減小了。 在前述實施财’第二計數操作係自儲存於第—計數操 作中之計數值開始。使用與計數時脈⑽同步輸出計數值 之同步遞增遞減計數器，不需要特定操作來切換模式。 然而，當制適合於高速操作之非同步遞增遞減計數写 (因為其#作限制頻率僅由第—正反器（計數器之基本元 之限制頻率確定）時’計數值在切換計數模式時會遭到破 壞’藉此阻止在切換前後維持計數值的同 數。較佳提供允許第二計數操作自儲存於第_計= 之計數值開始之調整器。此處未詳細討論調整器。” 104147.doc -55- 1286904 在前述實施例中，訊號成份Vsig暫時出現於相同像素之 像素訊號中之重設成份Δν(參考成份）之後，且置放於下游 之處理器處理正極性讯號（訊號位準越高，正值越大）。在第 過耘中對重設成份AV(參考成份）執行比較及遞減計數， 且在第二過程中對訊號成份Vsig執行比較操作及遞增計 數。然而，可使用待處理之成份與計數模式的任何組合以 及任何處理次序，而不考慮參考成份及訊號成份出現的順 序次序。取決於處理順序’在第二過程中獲得之數位資料 可八有負值。在該情況下，可執行校正或可採取其它合適 之措施。 在重設成份Δν(參考成份）需要在訊號成份％匕之後讀取 且置放於下游之處理器處理正極性訊號的像素單元10之器 件架構中，在第-過程中對訊號成份Vsig執行比較及遞減 计數且在第二過程中對重設成份Δν(參考成份）執行比較及 遞增計數為有效的。 、在前述實施例+，不管操作模式如何皆共同地使用遞增 、，減t數器，且遞增遞減計數器在切換遞增遞減計數器之 计數模式時執行計數。除了使用模式可切換之遞增遞減計 數器的配置外’還可使用藉由使用遞減計數模式與遞增計 數槟式之組合能夠對參考成份及訊號成份執行計數的任何 配置。 牛例而s，計數器可由遞減計數器電路與遞增計數器電 成饮σ K施，其中遞減計數器電路在對參考成份及訊號 中之者執行比較之後執行遞減計數，遞增計數器電

104l47.doc -56- 1286904 路在對參考成份及訊號成份中另 取份〒之另者執行比較之後執行 遞增計數。 操作之計數器電路使得 舉例而言，如圖8A所展 在該情況下，設計執行第二計數 可使用已知技術加载任意初始值。 示’在錄行遞減計數接著執行遞增計數之情況下，在第 -計數過程中啟動遞減計數器並在第二計數過程中啟動遞 增計數器。

在回應於用於切換計數模式之切換控制訊號⑽而切換 計數模式之後開始遞增計數之前，用於設定初始值之切換 控制訊號CNload供應至遞增計數器之負載《子lDu，使得 由遞減計數獲得之遞減計數值經設定至遞增計數器以作為 初始值。 如圖8B巾所展*，在先執行遞增計數接著執行遞減計數 之情況下，在第-計數過程中啟動遞增計數器且在第二計 數過程中致能遞減計數器電路。 在回應於用於切換計數模式之切換控制訊號⑽而切換 計數模式之後’遞減計數之前，用於設定初始值之切換 控制訊號CNload供應至遞減計數器之負載端子LDd，使得 由遞增計數獲得之遞增計數值經設定至遞減計數器以作Z 初始值。 在圖8 A及8B中所展示之任一配置中，關於下游計數器之 輸出，直接自訊號成份減去參考成份為可能的，且不需要 專門之加法器計算參考成份與訊號成份之差值。另外，不 需要將資料轉移至減法器（其在以上提及之第一非專利文 104147.doc -57 - 1286904 獻中需要）。此用於避免歸因 功率消耗之增加。 於該資料轉移 之雜訊、電流或 =器由遞減計數器電路與遞增計 施的情況下’在第二計數操 之，、“實 中獲得之計數值設定為初始值，計;戈=弟-計數操作 況下，如圖8C所展示，需要 』始。在此情

柄計數Μ路之輸 ⑴電路之輸出Qdown之總和

在此情況下’為包括比較器及計數器之每一 A/D 如供加法器電路’且線長度可減小。此用作避免歸 因於資料轉移之雜訊、電流或功率消耗之增加。 在圖8A至8C中所展示之任一配 ,.^ ^ ^ 配置中，如在前述實施例 中’通訊及時序控制器2〇可對遞減計數器電路及遞增計數 裔電路發出啟動命令。遞減計數器電路及遞增計數器電路 可回應於計數時脈CK0而啟動。 在第三及第四實施例中，電壓比較器252之基本組態類似 於以上提及之第五非專利文獻中之比較器的組態（圖8中所 展示）。然而’在根據第三及第四實施例之配置中可使用任 何其它電壓比較器，其中，在對參考成份執行比較及計數 之情況下，比較器首先經重設至預定操作參考值（其後參考 訊號供應至比較器），藉此開始比較及計數。

舉例而言，差動電晶體對300之像素訊號輸入部分可DC 連接至單元像素3之像素訊號產生器。電晶體的輸入及輸出 (參考電壓RAMP經饋送至其）可暫時地短路，且輸入端子可 經重設至預定操作參考值。 104147.doc * 58 - 1286904 儘管已關於包括由NMOS電晶體建構之單元像素之感應 器描述了前述實施例，但是包括由PMOS建構之單元像素的 感應器藉由考慮電位關係使得電位極性相反亦可達成與前 述實施例類似優點。 在前述實施例中，包括回應於接收之光而產生訊號電荷 之像素單元的CMOS感應器用作能夠藉由位址控制選擇性 地自個別單元像素讀取訊號的例示性固態成像器件。訊號 φ 電荷不僅可回應於光而產生而且可回應於諸如紅外線、紫 外線或X射線之任何其它電磁輻射。前述實施例之特徵可應 用於包括輸出對應於接收到之電磁輻射之數量的類比訊號 之多元件單元元件的半導體器件。 在刖述實施例中，固態成像器件包括一包括比較器及計 數器之A/D轉換器（在前述實施例中為行a/d電路）。比較器 比較對應於參考成份及訊號成份之每一者之訊號與用於 A/D轉換之參考訊號。在比較器中比較的同時，計數器以遞 • 減計數模式及遞增計數模式中之一者執行計數，並儲存比 較器完成比較時之計數值。然而，根據前述實施例之a/d 轉換之配置不限於固態成像器件，並可應用於使用a/d轉換 器將兩個訊號成份之間的差訊號成份轉換為數位資料的任 何電子裝置。 關於前述實施例所描述之A/D轉換器並非必要地併入固 態成像器件或任何其它電子裝置中。舉例而言，a/d轉換器 可以積體電路（IC)或A/D轉換模組形式提供以作為獨立器 # ° # 口 104147.doc -59- 1286904 在此情況下，A/D轉換器可包括比私奕n 拓比較裔及計數器。或者， A/D轉換H可併人K：或包_立晶片之組合的模組中。在W 中’產生用於A/D轉換之參考訊號及將參考訊號供應至比較 器之參考訊號產生器及視比較器對參考成份或訊號成份執 行比較而定切換計數器之計數模式的控制器可安裝於其相 同半導體基板上。 相應地，可整體地處理用以控制比較器及計數器之操作 • 所需的功能單元，從而使得易於處理及管理部件。因為A/D 轉換所需之元件以1C或模組之形式併入（或整合），所以固態 成像器件及電子裝置可易於製造為成品（finished prodllct)。 熟習此項技術者應瞭解，視設計要求及其它因素而定可 發生多種修改、組合、子組合或改變，該等修改、組合、 子組合或改變應限制在附加之申請專利範圍或其均等物之 範疇中。 【圖式簡單說明】 鲁圖1為根據本發明之第一實施例之CM0S固態成像器件的 示意性組態圖； 圖2為說明圖1中展示之根據第一實施例之固態成像器件 的行A/D電路之操作的時序圖； 圖3為根據本發明之第二實施例之cmos固態成像器件的 示意性組態圖； 圖4為說明圖3中展示之根據第二實施例之固態成像器件 的行A/D電路之操作的時序圖； 圖5為根據本發明之第三實施例之用於CM〇s固態成像器 104147.doc 1286904 件(CMOS影像感應器)中之電壓比較器的示意性電路圖； 圖6為說明根據第三實施例之固態成像器件之行電路 之操作的時序圖； 圖7為說明根據本發明之第四實施例之固態成像器件的 行A/D電路之操作的時序圖； 圖8A至8C為說明計數器之修改的電路方塊圖； 圖9為相關技術之CMOS固態成像器件的示意性組態圖， 其中像素單元及A/D轉換器安裝於相同半導體基板上；及 圖10為說明圖9中展不之相關技術之固態成像器件的操 作的時序圖。 【主要元件符號說明】

1 固態成像器件 1、2 鎖存器 3 單元像素 5a 端子 5b 端子 5c 輸出端子 7 驅動控制器 10 像素單元（成像單元） 12 水平掃描電路（行掃描電 12a 水平解碼器 12b 水平驅動電路 12c 控制線 14 垂直掃描電路（列掃描電 104147.doc -61 - 路） 路） 1286904

14a 垂直解碼器 14b 垂直驅動電路 15、VO、VI 列控制線 18 水平訊號線 19、HO、HI 垂直訊號線 20 通訊及時序控制器 21 時序控制器 23 時脈轉換器 24 計數器（CNT) 25 行A/D電路 26 行處理器 27a 數位至類比轉換器（DAC) 27 參考訊號產生器 28 輸出電路 29 減法器電路 252 電壓比較器 254 計數器 255 資料儲存單元 256 資料儲存單元 258 開關 300 差動電晶體對 302 、 304 NMOS電晶體 310 負載電晶體對 312 、 314 p型通道MOS(PMOS)電晶體 104147.doc -62- ㊣ 1286904

320 322 330 332 、 334 336 > 338 CH(i)

CKO CK1、CK2、……、CKn

CLKO CLK1 CLK2 CN2、CN1 CN4 CN5 CN8 CNload D1

DATA

DRN

FPN

Hx-1

Hx LDd LDu 電流源 NMOS恆定電流源電晶體 操作點重設器 開關電晶體 訊號耦合電容器 水平選擇訊號 計數時脈 計數輸出 主時脈 時脈 低速時脈 控制訊號 控制資料 控制訊號 記憶體轉移命令脈衝 切換控制訊號 視訊資料 資料 控制脈衝 固定圖案雜訊 先前列 任意列 負載端子 負載端子 104147.doc -63-

1286904

PSET Qdown Qup RAMP RST tlO tl2 •tl4 t20 t22 t24 t28 t30 TG TRF VGADC Vrst Vsig Vx △V 比較器重設訊號 輸出 輸出 斜坡參考電壓 重設脈衝 時間 時間 時間 時間 時間 時間 預定時序 時間 時序產生器 轉移脈衝 閘極電壓 重設元件 訊號成份 像素訊號電壓 重設成份 104147.doc -64-

Claims (1)

1286904 十、申請專利範圍： 1· 一種類比至數位轉換方法，其用於將—包括—參考成份 及-訊號成份之将處理之一類比訊號之差訊號成份轉換 為數位資料，該差訊號成份表示該參考成份與該訊號成 份之一差值，該方法包含以下步驟： 藉由比較-對應於該參考成份及該訊號成份中之一者 之Λ號與肖於轉換為該數位資料之參考訊號、在該比 較的同相-遞減計數模式及—遞增計數模式中之一者 執订計數、及保存該比較完成時之-計數值，來執行-第一過程；及 藉由比較—對應於該參考成份及該訊號成份中之另一 者之訊號與該參考訊號、在該比較的同時以該遞減計數 模式及該遞增計數模式中之另一者執行計數、及保存該 比較完成時之一計數值，來執行一第二過程。 月长項1之類比至數位轉換方法，其中，該遞減計數模 式下之該計數及該遞增計數模式下之該計㈣在切換一 遞增遞減計數器之-操作模式時使用該遞增遞減計數器 而執行。 3·如請求項！之類比至數位轉換方法，其中’該第二過程中 之料數係自該第-過程中所保存之該計數值開始。 4.如請求項1之類比至數位轉換方法，其中，在-對該參考 2㈣行比較及計數之情況下，將一比較該參考成份或 =錢成份與該參考成份之比較器重設至一預定操作參 值，接者將該參考訊號供應至該比較器，藉此開始對 104147.doc 1286904 4參考成份執行比較及計數。 5.如請求項4之類比至數位轉換方法，其中，在一對該訊號 成份執行比較及計數之情況下’並不重設該比較器，且 將該參考訊號供應至該比較器，藉此開始對該訊號成份 執行比較及計數。

如請求項！之類比至數位轉換方法，其中，該第一過程中 之該比較及計數係對該參考成份執行，且 該第二過程中之該比較及計數係對該訊號成份執行。 如請求項1之類比至數位轉換方法，其中，該參考成份經 受該遞減計數模式下之計數，且 該訊號成份經受該遞增計數模式下之計數。 8·如請求項丨之類比至數位轉換方法，其中，該參考成份之 最大比較週期短於該訊號成份之最大比較週期。 9·如請求項1之類比至數位轉換方法，其中，該參考訊號在 »亥第過私與該第二過程之間具有相同變化特徵。 10·如請求項1之類比至數位轉換方法，其中，該第二過程中 所保存之待處理之一先前訊號的該計數值儲存於一資料 儲存單元中，且 當為一待處理之當前訊號執行該第一過程及該第二過 程時，並行地自該資料儲存單元讀取該計數值。 11 ·如明求項1之類比至數位轉換方法，其中，在用於偵測一 物理里为配之包括一單元元件矩陣之一半導體器件中， 其中該等單元元件之每一者包括一產生一對應於入射電 磁輪射之電荷的電荷產生器及一產生一對應於由該電荷 104147.doc -2-

1286904 產生器產生之該電荷之單元訊號的單元訊號產生器，該 待處理之訊號為一在該半導體器件中之由該單元訊號產 生器產生並以一行方向輸出之類比單元訊號。 12·如請求項11之類比至數位轉換方法，其中，由該單元訊 號產生器產生及以該行方向輸出之該類比單元訊號係逐 列經擷取，且 該第一過程及該第二過程係對該等單元元件之每一者 逐列執行。 13·如請求項11之類比至數位轉換方法，其中，該參考成份 為一包括該單元訊號之雜訊的重設成份。 14 · 一種類比至數位轉換器，其包含： -比較器’其比較-對應於一參考成份及_訊號成份 之每一者之訊號與一參考訊號；及 -計數器，其在該比較器中之該比較的同時以一遞減 計數模式及-遞料數模式巾之—者執行計數並保存該 比較器完成該比較時之一計數值。 15·如請求項14之類比至數位轉換器，其進一步包含一參考 訊號產生器’其產生用於轉換為數位資料之該參考訊號 並將該參考訊號供應至該比較器。 16.如請求項14之類比至數位轉換器，其中，該計數器包括 一共同計數器電路’並能夠在該遞增計數模式與該遞滅 計數模式之間切換。 17. 如請求項14之類比至數位轉換器，其進_步包含 器，其視該比較器對該參考成份或該訊號成份執㈣比 104147.doc

Ϊ286904 半父而定切換一計數模式。 開始7 之计數自-第-過程中所保存之-計數值 .如請求項14之類比至數位轉換器’其中，在-對兮失考 士份執行比較及計數之情況下，該比較器經重設至二預 定操作參考值，接著該參考訊號供應至該比較 開始對該參考成份執行比較及計數。 曰 2〇·2ί項19之類比至數位轉換器，其中，在一對該訊號 成伤執行比較及計數之情況下，該比較器未經重設，且 該參考訊號供應至該，藉此開始對該訊號成份執 行比較及計數。 21.如請求項14之類比至數位轉換器，其中該比較器包括： 、一具有一第一電晶體及一第二電晶體之差動電晶骨 對，该第-電晶體具有一輸入一待處理之訊號之輸入相 子及-輸出端子’且該第二電晶體具有一輸入該參考窗 號之輸入端子及一輸出端子’其中該第一電晶體及該第 一電日日體經連接以形成一差動對；及 一操作點重設H ’在對該參考成純行比較及計數之 情況下’其經控制使得該第—電晶體之該輸人端子及該 輸出端子暫時地連接且該第二電晶體之該輸人端子及該 輸出端子暫時地連接。 22. 如明求項1 7之该類比至數位轉換器，其中， 行控制以在一第一過程中對該參考成份執行 該控制器執 比較及計數 104147.doc 1286904 並在一第二過程中對該訊號成份執行比較及計數。

份執行比較時該計數器以該遞減計數模式執行計數，且 當該比較n對該訊號成份執行比較時該計數器以該遞增 計數模式執行計數。 胃 24·如請求項15之類比至數位轉換器，其中，該參考訊號產 _ 生态產生該參考訊號以在一第一過程與一第二過程之間 具有相同變化特徵。 25·如請求項14之類比至數位轉換器，其進一步包含·· -資料儲存單it，其儲存—保存於該計數器中之待處 理之一先前訊號之該計數值；及 -讀取掃描單元，其在該比較】及該計數^對一待處 理之當前訊號執行比較及計數的同時自該資料儲存單元 頃取該計數值。 鲁26· —種半導體器件，其包含： 複數個單元元件，該等單元元件之每一者包括一產生 一對應於入射雷磁Μ Μ夕f拉ΛΑ恭# ^ .

號產生器； 一比較器，其比較一 之每一者之訊號與一參考訊號；及 對應於該參考成份及該訊號成份

計數模式及一遞增計數模式中之一 〜早乂的间時以一遞減 者執行計數並保存該 104147.doc 1286904 比較器完成該比較時之一計數值。 27.如請求項26之半導體器件，其進一步包含—參考訊號產 生器’其1生用於產生數位資料之該參考訊號並將該參 考訊號供應至該比較器。 28·如請求項26之半導體器件，其進一步包含複數個類比至 數位轉換器，其每一包括該比較器及該計數器，其中該 等複數個類比至數位轉換器提供於一列方向上，在該列 方向上排列有該等單元元件之行。 29·如請求項26之半導體器件，其中，該比較器擷取由該單 疋訊號產生器逐列產生之該類比單元訊號，該類比單元 訊號以一行方向輸出，且 該比較器及該計數器對該等單元元件之每一者逐列執 行比較及計數。 3〇·如請求項26之半導體器件，其進一步包含一控制器，其 視該比較器對該參考成份或該訊號成份執行該比較而定 切換該計數器中之一計數模式。 3!.如請求項26之半導體器件，其中，在一對該參考成份執 行比杈及計數之情況下，該比較器經重設至一用於讀取 該參考成份之預定操作參考值，接著該參考訊號供應至 該比較器，藉此開始對該參考成份執行比較及計數。 32.如請求項3 1之半導體器件，其中，在一對該訊號成份執 行比較及計數之情況下，該比較器未經重設，且該參考 訊號供應至該比較器，藉此開始對該訊號成份執行比較 及計數。 104147.doc 1286904 33.如，求項26之半導體器件，其中該比較器包括： 對，：：：第一電晶體及一第二電晶體之差動電晶體 ^ 電日日體具有一輸入待處理之訊號的輸入端子 及—輸出端子，且該第二電晶 之輪入端子及一輸出端+ ^輸“考訊號 輸出知子，其中該第一電晶體及該第二 電晶體經連接以形成-差動對；及 -操作點重設器’在對該參考成份執行比較及計數之 該情況下，其經控制使得該第-電晶體之該輸入端子及 該輸出端子暫時地連接且該第二電晶體之該輸入端子及 該輸出端子暫時地連接。 34. ^求項26之半導體器件，其中，該比較器類取一包括 該單元訊號之雜訊的重設成份以作為該參考成份。 35. 如請求項26之半導體器件，其中，該電荷產生器包括一 光電轉換元件’其產生一對應於接收為該電磁輕射之光 之電荷。 36. 如請求項26之半導體器件，其中，該單元訊號產生器包 括一放大半導體元件。 37· —種電子裝置，其包含： -參考訊號產生器’其產生—用於將_包括—參考成 份及-訊號成份之待處理之一類比訊號的差訊號成份轉 換為數位資料之參考訊號，該差訊號成份表示該參考成 份與該訊號成份之一差值； -比較器’其比較-對應於該參考成份及該訊號成份 之每一者的訊號與由該參考訊號產生器產生之該參考訊 104147.doc 1286904 號； 一計數’其在該比較器中之該比較的同時以—遞減 計數，式及—遞增計數模式巾之—者執行計數並保存該 比較器完成該比較時之一計數值；及 :控制器，其視該比較器對該參考成份或該訊號成份 執仃該比較而定切換該計數器中 <〜計數模式。

104147.doc