TWI279082B - High-frequency switching device and semiconductor device - Google Patents

High-frequency switching device and semiconductor device Download PDF

Info

Publication number
TWI279082B
TWI279082B TW093116367A TW93116367A TWI279082B TW I279082 B TWI279082 B TW I279082B TW 093116367 A TW093116367 A TW 093116367A TW 93116367 A TW93116367 A TW 93116367A TW I279082 B TWI279082 B TW I279082B
Authority
TW
Taiwan
Prior art keywords
high frequency
terminal
frequency switching
voltage
field effect
Prior art date
Application number
TW093116367A
Other languages
English (en)
Other versions
TW200509528A (en
Inventor
Tadayoshi Nakatsuka
Katsushi Tara
Shinji Fukumoto
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200509528A publication Critical patent/TW200509528A/zh
Application granted granted Critical
Publication of TWI279082B publication Critical patent/TWI279082B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Description

1279082 玖、發明說明： 【發明所屬之技術領域】 本發明有關於在移動體通信機等之中，進行高頻率信號 之放大，變換等之高頻率開關裝置，及將該高頻率開關裝 置積體化在半導體基板上之半導體裝置。 【先前技術】 高頻率開關裝置之先前技術之一之 SPDT(Single-Pole Double-Throw)開關裝置如圖1 5所示，在構成高頻率開關 電路部之各個 F E T之汲極-源間，並聯連接電阻元件（例 如，參照日本專利特開2 0 0 2 - 2 3 2 2 7 8號公報（第1 3頁，第 7圖））。在圖15中，符號130〜137分別表示空乏型FET。 符號2 5 0〜2 5 7分別表示具有電阻值R 1之電阻元件。符號 2 6 0〜2 6 7分別表示具有電阻值R 2之電阻元件。符號2 7 0、 2 7 1分別表示具有電阻值R 3之電阻元件。符號5 1 0〜5 1 2 分別表示高頻率信號輸入/輸出端子。符號6 1 0、6 1 1分別 表示控制端子。符號Π、I 2分別表示電流。 在此種構造中，例如當對控制端子6 1 0施加3 V之電壓， 對控制端子611施加0V之電壓時，FET130〜133變成0N， FET134〜137變成OFF。利用此種方式可以使從高頻率輸入 /輸出端子510到高頻率輸入/輸出端子511之路徑成為0N 狀態，和從高頻率輸入/輸出端子5 1 0到高頻率輸入/輸出 端子512之路徑成為OFF狀態。 但是，在該先前技術之構造中，對於ON路徑，閘順向電 流從控制端子610通過電阻元件250〜253, FET130〜133, 6 312\專利說明書(補件)\93-10\93116367 1279082 電阻元件2 7 0，流向控制端子6 1 1。為著使電阻元件2 5 0〜 2 5 3，2 6 0〜2 6 3，和2 7 0不會影響到高頻率特性，所以需要 設定在50 ΙίΩ以上之電阻值。 圖中之Β點之D C電位V Β是假定使F Ε Τ之内建電壓（順向 電壓）成為〇· 4V時，因為 3V-0. 4V=(Rl/4 + R3)x I 1 ，所以變成為 11=2.6V/CR1+4R3) 。另外，因為 VB=R3x 411 所以以 VB = 10. 4x R3/CR1 + 4R3) ……(1) 表示。 例如在上述電阻元件250〜253，260〜263，和270之電 阻值全部為 5 0 k Ω之情況，假定控制端子 6 1 0之電位為 3V，控制端子6 1 1之電位為0V時，B點之DC電位VB變成 大約2. IV。因為FET130〜131之電阻值分別小至數Ω之可 以忽視之程度，所以B點、A點、C點之電位變成大致相等。 其結果是OFF路徑之FET134之逆偏壓電壓與B點大致相 同，成為大約2. 1 V，在電阻值R 3之電阻2 7 0流動之電流 41 1變成為40 μ A。 利用η個FET之縱向連接所構成之開關電路其可操作之 最大電力Pmax以
Pmax = 2{n(VH-VL + VT)}2/Z〇 .........(2) 312\專利說明書(補件)\93-10\93116367 1279082 表示。在此處之VH表示施加在FET之高位準電壓，VL表 示施加在FET之低位準電壓，VT表示FET之臨限值電壓。 Z 〇表示電路之特性阻抗，一般為5 0 Ω，在此處之情況亦假 定為5 0 Ω。依照上述結果，將V Η = 2 . 1 V，V L = 0 V代入，對 VT = 0· 6V之情況進行計算時，最大電力Pmax變成為140W。 因此，不能獲得附加電阻元件2 6 0〜2 6 3和電阻元件2 6 4〜 2 6 7之效果。 要在提高B點之DC電位VB之同時減低消耗電流時，可 以考慮使電阻值R3變大之方法。但是在使電阻R3變大之 情況時，D點之電位VD會降低為其問題。 亦即，對於OFF路徑，閘逆向電流從控制端子6 1 0經由 電阻元件271，FET134〜137，電阻元件254〜257流動。 圖中之D點之電位VD以 VD = 3. 0-(4x R3 + 6x R2)I2 .........(3) 表示。電阻元件254〜259，271之電阻值，因為可以使用 該路徑作為0 N路徑，所以需要與上述0 N路徑相同之條件。 例如在依照（1 )式使電位VB成為2. 4 V以上時，需要將電阻 值R 3設定在3 0 0 k Ω。但是，在此種情況D點之電位V D， 在以經常具有 1 μ A程度之電流流動作為閘逆向電流（I 2 ) 之前提時，成為1.5V，最大電力Pmax更進一步的降低。 依照此種方式，在先前技術中，由於FET之汲極一源極 電位之降低使處置功率容易發生降低，另外，因電阻值R 3 不變能小，所以會有消耗電流變大之問題。 另外，在日本專利特開2 0 0 2 - 2 3 2 2 7 8號公報中，為著避 312\專利說明書(補件)\93-10\93116367 1279082 免此種問題，所提案之方法是在高頻率輸入/輸出端子和開 關電路部之間插入電容器，使兩者DC式的隔離。但是，將 半導體處理所製成之電容器直接連接在高頻率輸入/輸出 端子時，所具有之問題是ESD耐壓（靜電耐壓）會顯著的劣 化，而且組入有電容器之半導體晶片之面積亦會增大。 【發明内容】 本發明之目的是提供可使用比先前技術大之電力之高頻 率開關裝置和半導體裝置。 本發明之另一目的是提供亦可以減低消耗電流之高頻率 開關裝置及半導體裝置。 本發明用來解決上述先前技術之問題，所具有之構造是 在多個場效電晶體之串聯電路中》在場效電晶體間之連接 點（源極/汲極）個別的連接電阻元件之一端，在各個電阻元 件之另外一端施加指定之電壓。利用此種方式，可以使用 比先前技術大之電力。另外，亦可以減低消耗電流。 第1發明之高頻率開關裝置具備有：多個高頻率輸入/輸 出端子；其用來輸入/輸出高頻率信號；和多個高頻率開關 電路部，其被配置在上述多個高頻率輸入/輸出端子之間。 多個高頻率開關電路部之各個，係由多個場效電晶體之串 聯連接電路構成，對多個場效電晶體之閘極端子施加高位 準電壓或低位準電壓之任一方之電壓藉以實現ON狀態和 OFF狀態。以上之構造在後面所述之第3、第5、第7發明 亦同。 多個高頻率開關電路部之各個更在多個場效電晶體之中 9 312\專利說明書(補件)\93-10\93116367 1279082 間連接點連接電阻元件之第1端子，將與施加在連接有電 阻元件之第1端子之多個場效電晶體之閘極端子之電壓呈 逆相之電壓施加在電阻元件之第2端子。 依照此種構成時，可以抑制多個場效電晶體之中間連接 點之電位之降低。其結果是當與先前技術比較時，可使用 之電力可以增大。另外，消耗電流亦可以比先前技術者減 低。 第2發明之高頻率開關裝置，具備有：多個高頻率輸入/ 輸出端子，其用來輸入/輸出高頻率信號；多個串聯（series 高頻率開關電路部，其被配置在多個高頻率輸入/輸出端子 之間；和多個並聯（s h u n t)高頻率開關電路部，其被配置在 多個高頻率輸入/輸出端子和地線端子之間。 多個串聯高頻率開關電路部之各個和多個並聯高頻率 開關電路部之各個，分別由多個場效電晶體之串聯連接電 路構成，對多個場效電晶體之閘極端子施加高位準電壓或 低位準電壓之任一方之電壓藉以實現0N狀態和OFF狀態。 後面所述之第4、第6、第8發明亦同。 多個串聯高頻率開關電路部之各個和多個並聯高頻率 開關電路部之各個更在多個場效電晶體之中間連接點連接 電阻元件之第1端子，將與施加在連接有電阻元件之第1 端子之多個場效電晶體之閘極端子之電壓呈逆相之電壓施 加在電阻元件之第2端子。 依照此種構成時，可以抑制多個場效電晶體之中間連接 點之電位之降低。其結果是當與先前技術比較時，可使用 10 312\專利說明書(補件)\93-10\93116367 1279082 之電力可以增大，和消耗電力亦可以比先前技術者減低。 另外，因為可以抑制多個場效電晶體之中間連接點之電位 之降低，所以可以抑制由於多個場效電晶體之中間連接點 之電位之降低所引起之畸變特性或隔離特性之劣化，可以 獲得優良之高頻率特性。 第3發明之高頻率開關裝置具有與第1發明同樣之基本 構造。更在多個場效電晶體之中間連接點連接電阻元件之 第1端子，在電阻元件之第2端子連接二極體之陰極，將 與施加在連接有電阻元件之第1端子之多個場效電晶體之 閘極端子之電壓呈逆相之電壓施加在電阻元件之第 2端 子，此部份與第1發明不同。 依照此種構成時，除了具有與申請專利範圍第1項相同 之效果外，經由設置二極體，在二極體之陰極經由電阻連 接之場效電晶體成為0 N時*可以抑制場效電晶體之順向電 流，可以使消耗電流降低。 第4發明之高頻率開關裝置具有與第2發明同樣之基本 構造。更在多個場效電晶體之中間連接點連接電阻元件之 第1端子，在電阻元件之第2端子連接二極體之陰極，將 與施加在連接有電阻元件之第1端子之多個場效電晶體之 閘極端子之電壓呈逆相之電壓施加在二極體之陽極，此部 份與第2發明不同。 依照此種構成時，除了具有與申請專利範圍第1項相同 之效果外，經由設置二極體，在二極體之陰極經由電阻連 接之場效電晶體成為0N時，可以抑制場效電晶體之順向電 11 312\專利說明書(補件)\93-10\93116367 1279082 流，可以使消耗電流降低。 第5發明之高頻率開關裝置具有與第1發明同樣之基本 構造。更在多個高頻率開關電路部中，在進行互逆動作之 第1和第2高頻率開關電路部之中，在構成第1高頻率電 路部之第1多個場效電晶體之中間連接點連接第1電阻元 件之第1端子，在構成第2高頻率開關電路部之第2多個 場效電晶體之中間連接點連接第2電阻元件之第1端子， 在連接到第1高頻率開關電路部之第1電阻元件之第2端 子，連接被連接到第2高頻率電路部之第2電阻元件之第 2端子，此部份與第1發明不同。 依照此種構成時，可以抑制多個場效電晶體之中間連接 點之電位之降低。其結果是當與先前技術比較時，可使用 之電力可以增大。另外，消耗電流亦可以比先前技術者減 低。 另外，使電流從0N狀態之場效電晶體經常流到OFF狀 態之場效電晶體，用來確保穩定之偏壓電位，其結果是可 使用之電力可以變大，而且可以獲得優良之高頻率特性。 第6發明之高頻率開關裝置具有與第2發明同樣之基本 構造。更在多個串聯（s e r i e s )高頻率開關電路部之各個和 多個並聯（shunt)高頻率開關電路部之各個中，分別在進行 互逆動作之第1和第2高頻率開關電路部之中，在構成第 1高頻率電路部之第1多個場效電晶體之中間連接點連接 第1電阻元件之第1端子，在構成第2高頻率開關電路部 之第2多個場效電晶體之中間連接點連接第2電阻元件之 12 312\專利說明書(補件)\93-10\93116367 1279082 第1端子，在連接到第1高頻率開關電路部之第1電阻元 件之第2端子，連接被連接到第2高頻率電路部之第2電 阻元件之第2端子，此部份與第2發明不同。 依照此種構成時，可以抑制多個場效電晶體之中間連接 點之電位之降低。其結杲是當與先前技術比較時，可使用 之電力可以增大，和消耗電力亦可以比先前技術者減低。 另夕卜，因為可以抑制多個場效電晶體之中間連接點之電位 之降低，所以可以抑制由於多個場效電晶體之中間連接點 之電位之降低所引起之畸變特性或隔離特性之劣化，可以 獲得優良之高頻率特性。 另外，使電流從0N狀態之場效電晶體經常流到 OFF狀 態之場效電晶體，用來確保穩定之偏壓電位，其結果是可 使用之電力可以變大，而且可以獲得優良之高頻率特性。 第7發明之高頻率開關裝置具有與第1發明同樣之基本 構造。更在構成多個高頻率開關電路部之多個場效電晶體 之中間連接點連接電阻元件之第1端子，電阻元件之第2 端子全部共同連接，此部份與第1發明不同。 依照此種構成時，可以抑制多個場效電晶體之中間連接 點之電位之降低。其結果是當與先前技術比較時，可使用 之電力可以增大。另外，消耗電流亦可以比先前技術者減 低。 另外，因為從0N狀態之場效電晶體朝向OFF狀態之場 效電晶體之電流被平均化，所以使電路複雜化經常進行逆 動作之FFT不存在時，亦可以施加穩定之偏壓電壓。 13 312\專利說明書(補件)\93-10\93116367 1279082 第8發明之高頻率開關裝置具有與第2發明同樣之基本 構造。另外，在分別構成串聯高頻率開關電路部之各個和 並聯高頻率開關電路部之各個之多個場效電晶體之中間連 接點連接電阻元件之第1端子，電阻元件之第2端子全部 共同連接，此部份與第2發明不同。 依照此種構成時，可以抑制多個場效電晶體之中間連接 點之電位之降低。其結果是當與先前技術比較時，可使用 之電力可以增大，和消耗電力亦可以比先前技術者減低。 另外，因為可以抑制多個場效電晶體之中間連接點之電位 之降低，所以可以抑制由於多個場效電晶體之中間連接點 之電位之降低所引起之畸變特性或隔離特性之劣化，可以 獲得優良之高頻率特性。 另外，因為從0 N狀態之場效電晶體朝向0 F F狀態之場 效電晶體之電流被平均化，所以使電路複雜化經常進行逆 動作之FET不存在時，亦可以施加穩定之偏壓電壓。 第9發明之高頻率開關裝置具備有：多個高頻率輸入/輸 出端子，其用來輸入/輸出高頻率信號；第1和第2控制端 子，其被施加互相逆相之電壓；和多個高頻率開關電路部， 其被配置在多個高頻率輸入/輸出端子之間。 多個高頻率開關電路部之各個，係由多個場效電晶體之 串聯連接電路構成，對多個場效電晶體之閘極端子，通過 第1和第2控制端子之任一方施加高位準電壓或低位準電 壓之任一方之電壓藉以實現0 N狀態和0 F F狀態。以上之構 造在後面所述之第1 1發明亦同。 14 312\專利說明書(補件)\93-】0\93〗]6367 1279082 多個高效率開關電路部之各個更在分別構成多個開關 電路部之多個場效電晶體之中間連接點連接第1電阻元件 之第1端子，第1電阻元件之第2端子全部共同連接，在 第1控制端子連接第1二極體之陽極，在第2控制端子連 接第2二極體之陽極，在第1和第2二極體之陰極連接第 2電阻元件之第1端子，第2電阻元件之第2端子被接地， 第1和第2二極體與第2電阻元件之第1端子之連接點， 連接在第1電阻元件之第2端子。 依照此種構成時，可以抑制多個場效電晶體之中間連接 點之電位之降低。其結果是當與先前技術比較時，可使用 之電力可以增大，和消耗電力亦可以比先前技術者減低。 另外，利用由二極體構成之電壓邏輯和電路，可以經常 將一定之偏壓電壓施加在場效電晶體。 第1 0發明之高頻率開關裝置具備有：多個高頻率輸入/ 輸出端子；其用來輸入/輸出高頻率信號；第1和第2控制 端子，其被施加互相逆相之電壓；多個串聯（s e r i e s )高頻 率開關電路部，其被配置在多個高頻率輸入/輸出端子之 間；和多個並聯（s h u n t)高頻率開關電路部，其被配置在多 個高頻率輸入/輸出端子和地線端子之間。 多個串聯高頻率開關電路部之各個和多個並聯高頻率 開關電路部之各個，分別由多個場效電晶體之串聯連接電 路構成，在多個場效電晶體之閘極端子，經由第1和第2 控制端子之任一方施加高位準電壓或低位準電壓之任一方 之電壓藉以實現0N狀態和OFF狀態。以上之構造在後面所 15 312\專利說明書(補件)\93· 10\93116367 1279082 述之第1 2發明亦同。 多個串聯高頻率開關電路部之各個和多個並聯高頻率 開關電路部之各個，更在分別構成多個串聯高頻率開關電 路部之各個和多個並聯高頻率開關電路部之各個之多個場 效電晶體之中間連接點，連接第1電阻元件之第1端子， 第1電阻元件之第2端子全部共同連接，在第1控制端子 連接第1二極體之陽極，在第2控制端子連接第2二極體 之陽極，在第1和第2二極體之陰極連接第2電阻元件之 第1端子，第2電阻元件之第2端子被接地，第1和第2 二極體與第2電阻元件之第1端子之連接點，連接在第1 電阻元件之第2端子。 依照此種構成時，可以抑制多個場效電晶體之中間連接 點之電位之降低。其結果是當與先前技術比較時，可使用 之電力可以增大，和消耗電力亦可以比先前技術者減低。 另外，因為可以抑制多個場效電晶體之中間連接點之電位 之降低，所以可以抑制由於多個場效電晶體之中間連接點 之電位之降低所引起之畸變特性或隔離特性之劣化，可以 獲得優良之高頻率特性。 另外，利用由二極體構成之電壓邏輯和電路，可以經常 將一定之偏壓電壓施加在場效電晶體。 第1 1發明之高頻率開關裝置具有與第9發明同樣之基 本構造。另外，在分別構成多個高頻率開關電路部之多個 場效電晶體之中間連接點，連接第1電阻元件之第1端子， 在第1控制端子連接第1二極體之陽極，在第1二極體之 16 312\專利說明書(補件)\93-10\93116367 1279082 陰極連接第2電阻元件之第1端子，第2電阻元件之第2 端子連接第2控制端子，在第2控制端子連接第2二極體 之陽極，在第2二極體之陰極連接第3電阻元件之第1端 子，第3電阻元件之第2端子連接到第1控制端子，第1 二極體之陰極連接第1電声元件之第2端子，第1電阻元 件連接到具有閘極端子連接在第1控制端子之多個場效電 晶體，第2二極體之陰極連接第1電阻元件之第2端子， 第1電阻元件連接到具有閘極端子連接在第2控制端子之 多個場效電晶體，此部份與第9發明不同。 依照此種構成時，可以抑制多個場效電晶體之中間連接 點之電位之降低。其結果是當與先前技術比較時，可使用 之電力可以增大，和消耗電力亦可以比先前技術者滅低。 另外，利用二極體和電阻之組合，可以對0N之場效電晶 體施加低偏壓電壓，對0 F F之場效電晶體施加高偏壓電壓。 第1 2發明之高頻率開關裝置具有與第1 0發明同樣之基 本構造。更在分別構成多個串聯高頻率開關電路部之各個 和多個並聯高頻率開關電路部之各個之多個場效電晶體之 中間連接點連接第1電阻元件之第1端子，第1控制端子 連接第1二極體之陽極，在第1二極體之陰極連接第2電 阻元件之第1端子，第2電阻元件之第2端子連接到第2 控制端子，在第2控制端子連接第2二極體之陽極，在第 2二極體之陰極連接第3電阻元件之第1端子，第3電阻 元件之第2端子連接到第1控制端子，第1二極體之陰極 連接第1電阻元件之第2端子，第1電阻元件連接到具有 17 312\專利說明書(補件)\93-10\93116367 1279082 閘極端子連接在第1控制端子之多個場效電晶體，第2二 極體之陰極連接第1電阻元件之第2端子，第1電阻元件 連接到具有閘極端子連接在第2控制端子之多個場效電晶 體，此部份與第1 0發明不同。 依照此種構成時，可以抑制多個場效電晶體之中間連接 點之電位之降低。其結果是當與先前技術比較時，可使用 之電力可以增大，和耗消電力亦可以比先前技術者滅低。 另外，因為可以抑制多個場效電晶體之中間連接點之電位 之降低，所以可以抑制由於多個場效電晶體之中間連接點 之電位之降低所引起之畸變特性或隔離特性之劣化，可以 獲得優良之高頻率特性。 另外，利用二極體和電阻之組合，可以對0N狀態之場效 電晶體施加低偏壓電壓，對OFF狀態之場效電晶體施加高 偏壓電壓。 在從上述第1至第8發明之高頻率開關裝置中，最好設 置電壓反轉電路，和分別用來施加電壓反轉電路之輸入信 號和輸出信號之第1和第2控制端子，從第1和第2控制 端子之任一方，對多個場效電晶體之閘極端子施加高位準 電壓或低位準電壓之任一方之電壓。 依照此種構成時，在利用電壓反轉電路使單一之控制電 壓反轉之使用情況時，在由於負載電阻使電壓反轉電路之 輸出電壓低於電源電壓時，亦可以避免其影響，可以使可 使用電力之降低或畸變特性或隔離特性等之高頻率特性之 劣化降低到最小限度。 18 3】2\專利說明書(補件)\93-10\93116367 1279082 另外，在從上述第9至第1 2發明之高頻率開關裝置中， 最好設置電壓反轉電路，用來將電壓反轉電路之輸入信號 和輸出信號分別施加在第1和第2控制端子。 依照此種構成時，在利用電壓反轉電路使單一之控制電 壓反轉之使用情況時，在由於負載電阻使電壓反轉電路之 輸出電壓低於電源電壓時，亦可以避免其影響，可以使可 使用電力之降低或畸變特性或隔離特性等之高頻率特性之 劣化降低到最小限制。 本發明之半導體裝置是使第1至第12發明之任一方之高 頻率開關裝置積體化在半導體基板上。 依照此種構成時，可以獲得與第1至第1 2發明之高頻率 開關裝置同樣之作用和效果。 如上所示，依照本發明時，因為可以抑制多個場效電晶 體之中間連接點之電位之降低，所以當與先前技術比較 時，可使用之電力可以增大。另外，可以抑制由於多個場 效電晶體之中間連接點之電位之降低所引起之畸變特性或 隔離特性之劣化，可以獲得優良之高頻率特性。 【實施方式】 (實施形態1 ) 圖1是電路圖，用來表示本發明之高頻率開關裝置之實 施形態1之SPDT開關裝置之構造。在圖1中，符號101〜 1 0 8分別表示空乏型F E T。符號2 0 1〜2 0 8分別表示具電阻 值R1之電阻元件。符號217〜219、221〜223分別表示具 有電阻值R 2之電阻元件。符號5 0 1表示第1高頻率信號輸 312\ 專利說明書(補件)\93-10\931163 67 19 1279082 入 /輸出端子。符號 5 0 2表示第： 2高頻」 举信號輸入/輸 出 端 子 〇 符 號 5 0 3表 .示第 ;3高頻率信號輸入/輸 出 端 子 0 符 號 60 1 表 示 第 1控 制 端 子。 符號6 0 2表示 第2 控 制 端 子 0 符 號 I 1〜 I I 5分別表示電流c > 對 於 以 上 述圖 1 之 方式 構成之 SPDT開關， 下 面 說 明 其 動 作 〇 在 將 從 第 1兩 頻 率 信號 輸入/輸出端子501輸入之信號， 輸 出 到 第 2 高頻 率 信 號輸 入/輸出端子 5 0 2之情況時， 對 控 制 端 子 601 施加 高 位 準之 電壓， 對控制 端子 602 施 加 低 位 準 之 電 壓 〇 在 圖 1 中 ，FET101〜1 08 使用臨 限值為 ，- 0 · 6V 程 度 之 空 乏 型 FET 〇 因 此， 在 上 述電 壓條件 時，使 被施 加 高 位 準 之 電 壓 之 FET1 0： 1〜1 1 〕4 成 為ON狀態， 和使被 施加 低 位 準 之 電 壓 之 FET] ί05〜 108 成 為 OFF 狀態。 圖 中 之 B 點之 電 位 VB， 和D點 ;之電位VD 分 別 以 下 式 表 示 0 VB =1 0· 4x R2/(3x Rl+4x R2) (4 ：) VD =3 .0 - R2x I 5 (5 0 13 =3 X 1 0/R2 15 = Ι4χ 4/3 當 高 位 準 電壓 為 3. 0V， 低位準 電壓為 0V， FET 之 閘 極 順 向 電 壓 為 0, ,4V， FET 之逆 向 漏 電流I 4為 1 u :A 9 電 阻 值
R1為50kQ ，電阻值R2為450 kQ時，可以獲得 VB=VA=VC=VD=2.4V 20 312\專利說明書(補件)\93-10\93116367 1279082 。其中，符號VA表示A點之電位，符號VC表示C點之電 位。另外一方面，對於消耗電流，在上述之條件，電流I 3 成為16//A，當與先前技術之40//A比較時，可以大幅的 減小消耗電力。 當FET之限值成為與先前技術同樣之-0. 6V時，這時之 最大電力Pmax依照（2)式成為2. 07W。因此，在本實施形 態中，當與先前技術比較時，可以使用至1 . 5倍之電力。 依照本實施形態時，在 FET 1 0 1〜1 0 8之中間連接點（源 極/汲極），連接電阻元件2 1 7〜2 1 9、2 2 1〜2 2 3之第1端子， 在電阻元件217〜219，221〜223之第2端子被施逆相電 壓，該電壓與施加在FET101〜108(連接有電阻元件217〜 219、221〜223之第1端子）之閘極端子之電壓成為逆相， 所以可以抑制FET 1 0 1〜1 0 8之中間連接點之電位之降低。 其結果是可使用之電力當與先前技術比較時可以增大。 (實施形態2 ) 圖2是電路圖，用來表示作為本發明之高頻率開關裝置 之實施形態2之SPDT開關裝置之構造，圖3是表示圖2 之SPDT開關裝置之高頻率特性之特性圖。在圖2中，符號 101〜116分別表示空乏型FET。符號201〜219、221〜223、 225〜228、230〜233分另表示電阻元件。符號501表示第 1高頻率信號輸入/輸出端子。符號502表示第2高頻率信 號輸入/輸出端子。符號503表示第3高頻率信號輸入/輸 出端子。符號601表示第1控制端子。符號602表示第2 控制端子。符號301、302分別表示電容器。符號701、702 21 312\專利說明書(補件)\93-10\93116367 1279082 分別表示地線端子。 對於以上述圖2之方式構成之SPDT開關裝置，下面說明 其動作。 要使從第1高頻率信號輸入/輸出端子5 0 1到第2高頻率 信號輸入/輸出端子5 0 2之路徑成為0 N狀態，和使從第1 高頻率信號輸入/輸出端子5 0 1到第3高頻率信號輸入/輸 出端子5 0 3之路徑成為0 F F狀態時，對控制端子6 0 1施加 3V之電壓，對控制端子6 0 2施加0V之電壓。 利用此種方式使F E T 1 0 1〜1 0 4，和F E T 1 1 3〜1 1 6進行0 N， 使 FET105〜108，和 FET109〜112 進行 OFF。 其結果是從高頻率信號輸入/輸出端子 5 0 1洩漏到高頻 率信號輸入/輸出端子5 0 3之高頻率信號，經由F E T 1 1 3〜 1 1 6，被釋放到地線端子 7 0 2，在高頻信號輸入/輸出端子 5 0 1、5 0 3間可以確保具有優良之隔離。 另外，在大電力輸入時對SPDT開關裝置要求FET1 05〜 1 1 2不進行0 N，經由將電阻值設定成為與本發明之實施形 態1相同之值，可以耐2. 0 W之輸入電力。 圖3表示先前技術之構造之SPDT開關裝置和本發明之實 施形態2之SPDT開關裝置之3次高諧波和隔離特性對輸入 電力之相關性。虛線表示先前技術之構造之特性，實線表 示實施形態2之特性。在圖3之特性圖中，當輸入電力超 越某一個位準時，就開始增大，成為3次高諧波特性。另 外，當輸入電力超越某一個電力時，就開始減少，成為隔 離特性。對於後面所述之圖6、圖1 1、圖1 4亦與圖3相同。 22 312\專利說明書(補件)\93-10\931 ] 6367 1279082 高諧波特性和隔離特性與可使用最大電力成正比例，在 先前技術之構造中，當輸入電力超過3 1 . 5 d B m時，3次高 諧波特性和隔離特性就開始劣化。但是，在本發明之實施 形態2中，顯示輸入電力大至3 3 d B m亦具有優良之特性， 當與先前技術之構造比較時，可以因應大1 . 5 d B m之電力。 另外，消耗電流為 3 2 // A，當構建成與先前技術之構造相 同之電路時之8 0 // A比較，可以大幅的減小消耗電流。 依照本實施形態時，在F E T 1 0 1〜1 1 6之中間連接點，連 接電阻元件 217〜219、221〜223、225〜228，230〜233 之第1端子，在電阻元件217〜219、221〜223、225〜228、 230〜233之第2端子，連接電阻元件217〜219、221〜223、 225〜228、230〜233之第1端子，因為施加與對FET101 〜1 1 6之閘極端子施加之電壓成為逆相之電壓，所以可以 抑制F E T 1 0 1〜1 1 6之中間連接點之電位之降低。其結果是 可使用之電力，當與先前技術比較時，可以增大。另外， 因為可以抑制F E T 1 0 1〜1 1 6之中間連接點之電位之降低， 所以可以抑制由於F E T 1 0 1〜1 1 6之中間連接點之電位之降 低所引起之畸變特性或隔離特性之劣化，可以獲得優良之 高頻率特性。 另外，本發明之構成亦同樣的可以適用在S P D T開關裝置 以外之高頻率開關裝置。 (實施形態3 ) 圖4是電路圖，用來表示作為本發明之高頻率開關裝置 之實施形態3之S P D T開關裝置之構造。在圖4中，符號 23 312\專利說明書(補件)\93-10\93116367 1279082 1 0 1〜1 08分別表示空乏型FET。符號201〜208表示具有電 阻值R 1之電阻元件。符號2 1 7〜2 1 9分別表示具有電阻值 R 2之電阻元件。符號2 2 1〜2 2 3分別表示具有電阻值R 2之 電阻元件。符號2 3 5、2 3 6表示電阻值R 4之電阻元件。符 號 239、240分別表示具有電阻值 R3之電阻元件。符號 4 0 1、4 0 2分別表示二極體。符號5 0 1表示第1高頻率信號 輸入/輸出端子。符號502表示第2高頻率信號輸入/輸出 端子。符號503表示第3高頻率信號輸入/輸出端子。符號 6 0 1表示第1控制端子。符號6 0 2表示第2控制端子。符 號I 1、I 2、I 4、I 5分別表示電流。 對於以上述圖4之方式構成之開關裝置，下面說明其動 作。 基本之動作與實施形態1相同。與實施形態1不同之部 份是在連接至F E T之中間點之電阻元件2 1 7〜2 1 9和控制端 子6 0 2之間插入二極體4 0 1，在電阻元件2 2 1〜2 2 3和控制 端子6 0 1之間插入二極體4 0 2。 經由設置二極體4 0 1，可以限制F E T 1 0 1至F E T 1 0 4之Ο N 狀態之順向電流I 2。電阻2 3 9用來控制順向電流I 2之值， 電阻235用來防止來自控制端子602之ESD(靜電放電）對 二極體401造成破壞。對於二極體402亦同。另外，電阻 2 3 5、2 3 9亦可以省略。 在圖4中，假定之情況是對控制端子6 0 1施加3 V，對控 制端子6 0 2施加0 V，利用F E T 1 0 1〜1 0 4之順向電流I 1之 流動，使F E T 1 0 1〜1 0 4進行Ο N。這時，B點之電位V B以 24 312\專利說明書(補件)\93-10\93116367 1279082 VB=(3-0 B){l-Rl/(3x Rl+4x R2 + 12x R3)} ......(6) 表示。在此處ΦΒ是閘之内建電壓。由（6)式可以明白，B 點之電位VB受電阻R1和電阻R3支配，經由使電阻R3之 值變大，可以使B點之電位V B變高。如上所述，電阻R1 變小會使插入損失劣化，所以不好。 經由成為Rl=R2 = 50kD ，R3 = 500kQ，因為電流14之值 可以成為1 // A以下之很小之值，所以這時之内建電壓Φ B 降低至0.2V程度。因此，B點之電位VB成為2.78V。 另外一方面，對於OFF路徑，因為D點之電位VD和電 流15以 VD = 3 - Φ B-R2x 15 ......(7) I5=(4/3)x 14 表示，所以同樣的，將ΦΒ = 0·2ν，I4 = l/zA，R2 = 50 ΙίΩ代 入（7)式時，變成VD = 2. 73V。 將上述結果代入（2 )式，進行計算時，實施形態 3之電 路之最大電力Pmax成為2.90W，當與實施形態1之電路構 造比較時，可以使用高0. 9 W之電力。 依照本實施形態時，可以獲得與實施形態 1同樣之效 果。另外，經由設置二極體4 0 1、4 0 2，在經由電阻連接到 二極體401、402之陰極之FET進行0N時，可以抑制FET 之順向電流，可以使消耗電流降低。 另外，實施形態3之電路之消耗電流成為1 // A程度， 當與先前技術之4 0 // A比較時，可以大幅的降低消耗電流。 (實施形態4 ) 25 312\專利說明書(補件)\93-10\93116367 1279082 圖5是電路圖，用來表示作為本發明之高頻率開關裝置 之實施形態4之SPDT開關裝置之構造，圖6是特性圖，用 來表示圖5之SPDT開關裝置之高頻率特性。 在圖 5中，符號101〜116分別表示空乏型FET。符號 201 〜219、221 〜223' 225 〜228' 230 〜233、235 〜2 42 分 別表示電阻元件。符號 4 0 3〜4 0 6分別表示二極體。符號 501表示第1高頻率信號輸入/輸出端子。符號502表示第 2高頻率信號輸入/輸出端子。符號503表示第3高頻率信 號輸入/輸出端子。符號601表示第1控制端子。符號602 表示第2控制端子。符號301、302分別表示電容器。符號 7 0 1、7 0 2分別表示地線端子。 對於以上述圖5之方式構成之開關裝置，下面說明其動。 圖5之電路是使圖4所示實施形態3之電路應用在SPDT 電路之實例。其基本動作與實施形態2之SPDT電路相同。 其與實施形態2不同之部份是：在連接到FET之中間點之電 阻元件2 1 7〜2 1 9和控制端子6 0 2之間，插入由二極體4 0 3 和電阻元件 235、239構成之電路；在電阻元件 221〜223 和控制端子6 0 1之間，插入由二極體4 0 4和電阻元件2 3 6、 240構成之電路；在電阻元件225〜228和控制端子601之 間，插入由二極體4 0 5和電阻2 3 7、2 4 1構成之電路；和在 電阻元件2 3 0〜2 3 3和控制端子6 0 2之間，插入由二極體 406和電阻元件238、242構成之電路。 經由設置由二極體403和電阻元件235、239構成之電 路，由二極體404和電阻元件236、240構成之電路，由二 26 312\專利說明書(補件)\93-10\93116367 1279082 極體 405和電阻元件 237、241構成之電路，和由二極體 406和電阻元件238、242構成之電路，其作用和效果與實 施形態3相同。 圖6表示在先前技術之構造之SPDT電路和本發明之實 施形態4之SPDT電路中，3次高諧波和隔離特性，與輸入 電力之相關性。高頻率特性和隔離特性與可使用之最大電 力成正比例，在先前技術之構造中當輸入電力超過 3 1 . 5dBm時，3次高諧波特性和隔離特性均開始劣化。但 是，在本發明之實施形態4之SPDT電路中，輸入電力高至 3 4 . 5 dBm亦具有優良之特性，當與先前技術之構造比較時， 可以因應大3. 0 dBm之電力。另外，電路全體之消耗電流亦 成為5 # A以下，可以同時實現優良之特性和低消耗電流。 依照本實施形態時可以獲得與實施形態1同樣之效果。 另外，經由設置二極體4 0 1〜4 0 4，在經由電阻連接到二極 體4 0 1〜4 0 4之陰極之F E T進行Ο N時，可以抑制F E T之順 向電流，可以使消耗電流降低。 另外，實施形態4之電路之消耗電流為數// A程度，當 與先前技術之同樣之電路構造之8 0 // A比較時，可以大幅 的降低消耗電流。 另外，本發明之構造亦同樣的可以適用在 SPDT開關裝 置以外之高頻率開關裝置。 (實施形態5 ) 圖7是電路圖，用來表示作為本發明之高頻率開關裝置 之實施形態5之SPDT開關裝置之構造。在圖7中，符號 27 312\專利說明書(補件)\93-10\93116367 1279082 101〜108分別表示空乏型FET。符號201〜2 0 8分別表示具 有電阻值R1之電阻元件。符號217〜219、221〜223分別 表示具有電阻值R2之電阻元件。符號501表示第1高頻率 信號輸入/輸出端子。符號5 0 2表示第2高頻率信號輸入/ 輸出端子。符號503表示第3高頻率信號輸入/輸出端子。 符號6 0 1表示第1控制端子。符號6 0 2表示第2控制端子。 符號I 1〜I 3分別表示電流。 對於以上述圖7之方式構成之開關裝置，下面說明其動 作。 基本之動作與實施形態1相同。與實施形態1不同之部 份是使電阻元件 21 7〜21 9(具有一端連接到 FET1 01〜104 之中間點）之另外一端，和電阻元件2 2 1〜2 2 3 (具有一端連 接到F ET 1 0 5〜1 0 8之中間點）之另外一端直接連接。 假定對控制端子6 0 1施加3 V，對控制端子6 0 2施加0 V 之情況時，B點之電位VB和D點之電位VD以 VB = 3 - Rlx I 1 — Φ B ......(8) VD = VB — 2x R2x I 2 ......(9) 表示。將 Rl = 50k Ω ， 11 = 1// A » ΦΒ = 0·2ν 代入（8)、（9)式 時，可以獲得VB = 2. 75V，VD = 2. 62V之值。另外，利用（2) 式變成為Pmax = 2. 61 W，當與先前技術比較時，可以獲得大 約1 . 8倍之值。 依照此種方式之本實施形態時，在進行互逆之動作之第 1開關電路部（FET101〜104)和第2開關電路部（FET105〜 108)中，在構成第1開關電路部之FET1 01〜104之中間連 28 312\專利說明書(補件)\93-10\93116367 1279082 接點，連接電阻元件2 1 7〜2 1 9之第1端子，在構成第2開 關電路部之F E T 1 0 5〜1 0 8之中間連接點，連接電阻元件2 2 1 〜223之第1端子，在連接至第1開關電路部之電阻元件 之電阻元件2 1 7〜2 1 9之第2端子，連接被連接至第2開關 電路部之電阻元件2 2 1〜2 2 3之第2端子，利用此種單純之 構造可以抑制F E T 1 0 1〜1 0 8之中間連接點之電位之降低。 其結果是當與先前技術比較時，可使用之電力可以增大。 另外，實施形態5之電路之消耗電流為1 6 /z A，當與先 前技術之4 0 // A比較時可以大幅的降低消耗電流。 另外，本發明之構造亦同樣的可以適用在 SPDT開關裝 置以外之高頻率開關裝置。 (實施形態6 ) 圖8是電路圖，用來表示作為本發明之高頻率開關裝置 之實施形態6之SPDT開關裝置之構造。 在圖8中，符號1 01〜1 1 6分別表示空乏型 FET。符號 2 0 1〜2 1 9、2 2 1〜2 2 3、2 2 5〜2 2 8、2 3 0〜2 3 3分別表示電阻 元件。符號501表示第1高頻率信號輸入/輸出端子。符號 502表示第2高頻率信號輸入/輸出端子。符號503表示第 3高頻信號輸入/輸出端子。符號601表示第1控制端子。 符號6 0 2表示第2控制端子。符號3 0 1、3 0 2分別表示電容 器。符號7 0 1、7 0 2分別表示地線端子。 對於以上述圖8之方式構成之開關裝置，下面說明其動 作。 圖8之電路是將圖7所示之實施形態5之電路應用在 29 312\專利說明書(補件)\93-10\93116367 1279082 SPDT電路之實例。其基本之動作與實施形態2之SPDT電 路相同。其與實施形態 2之不同部份是電阻元件 21 7〜 2 1 9 (具有一端連接到 F E T 1 0 1〜1 0 4 之中間點）之另外一 端，和電阻元件 2 2 1〜2 2 3 (具有一端連接到 F E T 1 0 5〜1 0 8 之中間點）之另外一端互相連接，另外，電阻元件 2 2 5〜 2 2 8 (具有一端連接到 F E T 1 0 9〜1 1 2 之中間點）之另外一 端，和電阻元件 2 3 0〜2 3 3 (具有一端連接到？£/1113〜116 之中間點）之另外一端互相連接。 利用圖8之構造，電流從0 N狀態之F E T經常流到0 F F 狀態之 F E T，用來確保穩定之偏壓電位，其結果是可以獲 得很高之最大電力Pm ax和優良之高頻率特性。 另外，F E T 1 0 1〜1 0 8 具有閘幅度 4 m m之相同大小，和 F E T 1 0 9〜1 1 6具有閘幅度1 m m之相同大小。經由使此種相 同大小，或接近相同大小之FET成為對偶，可以用來使電 流值成為一定，可以獲得穩定之特性。 依照此種方式之本實施形態時，除了可以獲得與實施形 態5同樣之作用和效果外，因為可以抑制多個場效電晶體 之中間連接點之電位之降低，所以可以抑制由於多個場效 電晶體之中間連接點之電位之降低所引起之畸變特性或隔 離特性之劣化，可以獲得優良之高頻率特性。 另外，本發明之構造亦同樣的可適用在 SPDT開關裝置 以外之高頻率開關裝置。 (實施形態7 ) 圖9是電路圖，用來表示作為本發明之高頻率開關裝置 30 312\專利說明書(補件)\93- ] 0\93116367 1279082 之實施形態7之SPDT開關裝置之構造。 在圖9中，符號101〜116分別表示空乏型FET。符號201 〜219、221〜223、225〜228、230〜233分別表示電阻元 件。符號501表示第1高頻率信號輸入/輸出端子。符號 502表示第2高頻率信號輸入/輸出端子。符號503表示第 3高頻率信號輸入/輸出端子。符號6 01表示第1控制端 子。符號6 0 2表示第2控制端子。符號3 0 1、3 0 2分別表示 電容器。符號7 0 1、7 0 2分別表示地線端子。 對於以上述圖9之方式構成之開關裝置，下面說明其動 作。 圖9之電路之基本動作與實施形態6之SPDT電路相同。 其與實施形態6不同之部份是電阻元件217〜219(具有一 端連接到 F E T 1 0 1〜1 0 4之中間點）之另外一端與電阻元件 221〜2 2 3 (具有一端連接到FET105〜108之中間點）之另外 一端之連接點，和電阻元件 225〜228(具有一端連接到 FET1 09〜1 1 2之中間點）之另外一端與電阻元件 2 3 0〜 2 3 3 (具有一端連接到 FET113〜116之中間點）之另外一端 之連接點成為共同之連接點。 利用圖9之構造，因為從ON狀態之FET朝向OFF狀態之 FET之電流被平均化，所以不需要使電路複雜化之經常進 行逆動作之FET，亦可以施加穩定之偏壓電壓。 依照此種方式之本實施形態時，在構成多個開關電路部 之FET1 01〜1 1 6之連接點，連接電阻元件21 7〜21 9、221 〜223、225〜228、230〜233之第1端子，和使電阻元件 31 312\專利說明書(補件)\93-10\93116367 1279082 217 〜219、221 〜223、225 〜228、230 〜233 之第 2 端子互 相共同連接，可以用來抑制FET 1 0 1〜1 1 6之中間連接點之 電位之降低。其結果是當與先前技術比較時，可以增大可 使用之電力。另外，因為可以抑制F E T 1 0 1〜1 1 6之中間連 接點之電位之降低，所以可以抑制由於F E T 1 0 1〜1 1 6之中 間連接點之電位之降低所引起之畸變特性和隔離特性之劣 化，可以獲得優良之高頻率特性。 另外，因為從ON狀態之FET朝向OFF狀態之FET之電 流被平均化，所以不需要使電路複雜化之經常進行逆動作 之F E T，亦可以施加穩定之偏壓電壓。 另外，實施形態 7之電路之消耗電流為數// A，當與先 前技術之構成同樣電路之情況之8 0 // A比較時，可以大幅 的降低消耗電流。 另外，本發明之構造亦同樣的可適用在SPDT開關裝置 以外之高頻率開關裝置。 (實施形態8) 圖1 0是電路圖，用來表示作為本發明之高頻率開關裝置 之實施形態8之S P D T開關裝置之構造，圖1 1是特性圖， 用來表示圖10之SPDT開關裝置之高頻率特性。 在圖10中，符號101〜116分別表示空乏型FET。符號 201〜233、243、244、245分別表示電阻元件。符號407、 408表示二極體。符號501表示第1高頻率信號輸入/輸出 端子。符號5 02表示第2高頻率信號輸入/輸出端子。符號 503表示第3高頻率信號輸入/輸出端子。符號601表示第 32 312\專利說明書(補件)\93-10\93116367 1279082 1控制端子。符號6 0 2表示第2控制端子。符號3 0 1、3 0 2 分別表示電容器。符號7 Ο 1、7 Ο 2、7 Ο 3分別表示地線端子。 對於以上述圖1 0之方式構成之開關裝置，下面說明其動 作。 圖10之電路之基本動作與實施形態 6之 SPDT電路相 同。其與實施形態6之不同部份是經由電阻元件24 3使二 極體4 0 7之陽極連接到第1控制端子6 0 1，經由電阻元件 2 4 4使二極體4 0 8之陽極連接到第2控制端子6 0 2，二極體 4 0 7、4 0 8之陰極連接到電阻元件2 4 5之一端，電阻元件2 4 5 之另外一端接地，二極體4 0 7、4 0 8和電阻元件2 4 5之連接 點Ρ，共同連接到電阻元件2 1 7〜2 3 3 (連接到F Ε Τ 1 0 1〜1 1 6 之中間點）之另外一方之端子。 利用圖1 0之構造，當控制端子6 0 1為高位準時，電流從 控制端子6 0 1通過電阻元件2 4 3，二極體4 0 7和電阻元件 2 4 5，流向地線端子7 0 3。另外，當控制端子6 0 2變成高位 準時，電流從控制端子6 0 2通過電阻元件2 4 4，二極體4 0 8 和電阻元件2 4 5，流向地線端子。利用此種方式將Ρ點之 電位保持為一定。另外，經由變化電阻元件24 5之值，可 以任意的設定Ρ點之電位。另外，插入電阻元件243、244 用來達成保護 ESD之目的。這時，使電阻元件 243、244 之電阻值成為lkQ，電阻元件245之電阻值成為500kQ ， 可以用來將Ρ點之電位設定在2. 8 V，圖1 0之開關裝置可 使用之最大電力Pmax變成為3. 1 0W，可以獲得先前技術之 2. 2倍之值。 33 3】2\專利說明書(補件)\93-10\93116367 1279082 圖1 1表示先前技術之SPDT電路和本發明之實施形態8 之SPD電路中之3次高諧波和隔離特性之輸入電力之相關 性。高諧波特性和隔離特性與可使用最大電力成正比例， 在先前技術中，當輸入電力超過31. 5dBm時，3次高諧波 特性和隔離特性開始劣化。但是，在本發明之實施形態 8 之SPDT電路中，輸入電力高至3 4. 5 dBm亦即具有優良之特 性，當與先前技術比較時，可以因應大3. 0 d B m之輸入電力。 依照本實施形態時，在構成多個開關電路部之 FET 1 0 1 〜1 1 6之中間連接點，連接有電阻元件 2 1 7〜2 1 9、2 2 1〜 223、224〜228、229〜233之第1端子，電阻元件217〜219、 221〜223、224〜228、229〜233之第2端子互相共同連接， 在第1控制端子601連接有第1二極體407之陽極，在第 2控制端子6 0 2連接有第2二極體4 8之陽極，在第1和第 2二極體407、408之陰極連接有電阻元件245之第1端子， 電阻元件245之第2端子接地，第1和第2二極體407、 4 0 8和電阻元件2 4 5之第1端子之連接點P連接到被連接 至FET1 01〜116之中間點之電阻元件217、219、221〜2 2 3、 224〜228、229〜233之第2端子，用來抑制FET101〜116 之中間接連點之電位之低降。其結果是可操作之電力可以 比先前技術增大。另外，因為可以抑制F E T 1 0 1〜1 1 6之中 間連接點之電位之降低，所以可以抑制由於 F E T 1 0 1〜1 1 6 之中間連接點之電位之降低所引起之畸變特性或隔離特性 之劣化，可以獲得優良之高頻率特性。 另外，利用由二極體407、408構成之電壓邏輯和電路， 34 312\專利說明書(補件)\93-10\93116367 1279082 經常將一定之偏壓電壓施加在FET101〜116。 另外，實施形態8之電路之消耗電流為4 0 A A，當與先 前技術之構成同樣電路之情況之8 0 // A比較時，可以大幅 的降低電流。 另外，本發明之構造亦同樣的可以適用在 SPDT開關裝 置以外之高頻率開關裝置。 另外，在圖 1 0之構造中，亦可以將分路 F E T 1 0 9〜1 1 6 之電路部省略。 (實施形態9 ) 圖12是電路圖，用來表示作為本發明之高頻率開關裝置 之實施形態9之SPDT開關裝置之構造。 在圖1 2中，符號1 0 1〜1 1 6分別表示空乏型FET。符號 201〜219、 221〜223、 225〜228' 230〜233、 246〜249 分 別表示電阻元件。符號 4 0 9、41 0分別表示二極體。符號 501表示第1高頻率信號輸入/輸出端子。符號502表示第 2高頻率信號輸入/輸出端子。符號503表示第3高頻率信 號輸入/輸出端子。符號601表示第1控制端子。符號602 表示第2控制端子。符號3 0 1、3 0 2分別表示電容器。符號 7 0 1、7 0 2分別表示地線端子。 對於以上述圖1 2之方式構成之開關裝置，下面說明其動 作。 圖1 2之電路之基本動作與實施形態6之SPDT電路相 同。其與實施形態6之不同部份是在第1控制端子6 0 1， 經由電阻元件246連接有二極體409之陽極，在二極體409 35 312\專利說明書(補件)\93-10\93116367 1279082 之陰極連接有電阻元件248之一端，在電阻元件248之另 外一端連接有控制端子6 0 2，在第2控制端子6 0 2，經由電 阻元件2 4 7連接有二極體4 1 0之陽極，在二極體4 1 0之陰 極連接有電阻元件2 4 9之一端，在電阻元件2 4 9之另外一 端連接有控制端子6 0 1，二極體4 0 9之陰極連接到電阻元 件2 1 7〜2 1 9和2 3 0〜2 3 3，和二極體4 1 0之陰極連接到電 阻元件2 2 1〜2 2 3和2 2 5〜2 2 8。 利用圖1 2之構造，當控制端子6 0 1成為高位準時，電流 從電阻元件2 4 6經由二極體4 0 9，電阻元件2 4 8，流到控制 端子6 0 2，當控制端子6 0 2為高位準時，電流經由電阻元 件2 4 7，二極體4 1 0，電阻元件2 4 9流到控制端子6 0 1，用 來使Q點和R點之電位被固定，經由變化電阻元件2 4 8、 2·4 9之電阻值，可以將Q點和R點之電流獨立的設定在任 意之值。另外，電阻元件 2 4 6、2 4 7之插入用來達成保護 E S D之目的。 這時經由使電阻元件 2 4 6、2 4 7之電阻值成為 1 k Ω ，電 阻元件248、249之電阻值成為lOOkQ ，可以用來將Q點 之電位設定在2 . 5 V，將R點之電位設定在2 . 9 V。其結果是 在可以使0Ν狀態之FET之順向偏壓擴大之同時，可以使 0 F F狀態之F E T之逆偏壓電壓擴大。在上述條件時，圖1 2 之開關裝置之操作之最大電力Pmax成為3. 4W，可以獲得 先前技術之2. 4倍之值，另外一方面，經由使0 N狀態之 F E T之順向偏壓電壓擴大，可以使插入損失降低0 . 1 d B。 依照此種方式之本實施形態時，在分別構成串聯高頻率 36 312\專利說明書(補件)\93-〗0\93 ] 16367 1279082 開關電路部和並聯高頻率開關電路部之F Ε Τ 1 0 1〜1 1 6之中 間連接點，連接有第1電阻元件2 1 7〜2 1 9、2 2 1〜2 2 3、2 2 5 〜2 2 8、2 3 0〜2 3 3之第1端子，在第1控制端子6 0 1連接 有第1二極體4 0 9之陽極，在第1二極體4 0 9之陰極連接 有第2電阻元件2 4 8之第1端子，第2電阻元件2 4 8之第 2端子連接到第2控制端子6 0 2，在第2控制端子6 0 2連接 有第2二極體41之陽極，在第2二極體410之陰極連接有 第3電阻元件249之第1端子，第3電阻元件249之第2 端子連接到第1控制端子6 01，第1二極體4 0 9之陰極連 接到具有閘極連接到第 1控制端子 6 01之場效電晶體 FET101〜104、113〜116所連接之第1電阻元件217〜219、 2 3 0〜2 3 3之第2端子，第2二極體4 1 0之陰極連接到具有 閘極連接到第2控制端子6 0 2之F Ε Τ 1 0 5〜1 0 8、1 0 9〜1 1 2 所連接之第1電阻元件221〜223、225〜228之第2端子， 所以可以使F Ε Τ 1 0 1〜1 1 6之中間連接點之電位之降低。其 結果是當與先前技術比較時，其可作用電力可以增大。另 外，因為可以抑制F Ε Τ 1 0 1〜1 1 6之中間連接點之電位之降 低，所以可以抑制由於F Ε Τ 1 0 1〜1 1 6之中間連接點之電位 之降低所引起之畸變特性和隔離特性之劣化，可以獲得優 良之高頻率特性。 另外，利用二極體4 0 9、4 1 0和電阻2 4 6〜2 4 9之組合， 可以對Ο Ν狀態之F Ε Τ施加低偏壓電壓，和對〇 F F狀態之 F Ε Τ施加高偏壓電壓。 另外，本發明之構造亦可適用在SPDT開關裝置以外之高 37 312\專利說明書(補件)\93-1〇\931163 67 1279082 頻率開關裝置。 另外，在圖12之構造中亦可以將分路FET109〜116之電 路部省略。 (實施形態1 0 ) 圖1 3是電路圖，用來表示作為本發明之高頻率開關裝置 之實施形態1 0之SPDT開關裝置之構造，圖1 4是特性圖， 用來表示圖13之SPDT開關裝置之高頻率特性。 在圖13中，符號101〜116分別表示空乏型FET。符號 1 2 0分別表示加強型F E T。符號2 0 1〜2 1 6分別表示閘偏壓 電阻，其電阻值為501ίΩ。符號217〜219、221〜223、225 〜228、230〜233分別表示FET之電壓固定用電阻，其電 阻值為ΙΟΟΙίΩ。符號280表示電壓反轉FET，亦即表示加 強型FET120之閘電阻，其電阻值為ΙΟΟΙίΩ 。符號281表 示電壓反轉電路之負荷電阻，其電阻值為 1001ίΩ°301、 302分別表示電容器，其電容量為10PF。符號501表示第 1高頻率信號輸入/輸出端子，符號502表示第2高頻率信 號輸入/輸出端子。符號503表示第3高頻信號輸入/輸出 端子。符號6 0 7表示控制端子。符號7 0 1、7 0 2、7 0 4分別 表示地線端子。符號801表示電源端子。符號901表示SPDT 電路。符號902表示電壓反轉電路。 對於依照上述圖13之方式構成之SPDT電路901和電壓 反轉電路902，下面說明其動作。 SPDT電路901之部份之基本動作與實施形態2相同。其 與實施形態2之不同部份是同時使用電壓反轉電路902之 38 312\專利說明書(補件)\93-10\93116367 1279082 輸入信號和輸出信號，作為SPDT電路901之控制用信號。 在本實施形態中，在控制端子6 0 7被施加成為高位準電 壓之3V，或成為低位準電位之0V之電壓。施加在控制端 子6 0 7之電壓，經由閘電阻2 8 0施加在加強F E T 1 2 0之閘極 端子，從汲極端子取出逆相之信號。亦即，在電壓反轉電 路902之輸入電壓成為低位準之情況時，輸出電壓變成高 位準，在輸入電壓為高位準之情況時，輸出電壓變成低位 準，成為互相逆相之電位關係。因此，假如使用電壓反轉 電路902之輸入電壓和輸出電壓時，可以使SPDT電路901 進行動作。 圖14表示使用有本實施形態之SPDT電路 901時之特 性，和組合有先前技術之SPDT電路和電壓反轉電路之情況 之比較。一般在使用有加強型FET之電壓反轉電路902中， 當輸出電壓為高位準（輸入電壓為低位準）之時，因為由於 負載電阻使輸出電位低於電源電壓，所以在使用其之單一 之控制端子6 0 7，在使先前技術之S P D T電路進行動作時， 大部份之情況不能獲得充分之電壓。但是經由使用本發明 之構造，即使用單一之控制電壓亦可以獲得優良之高頻率 特性。 另外，本發明之構造亦同樣的可以適用在 SPDT開關裝 置以外之高頻率開關裝置。 另外，電壓反轉電路902，與圖13同樣的，亦可以適用 在圖1、圖4、圖5、圖7、圖8、圖9、圖10、圖12之SPDT 開關裝置。 39 312\專利說明書(補件)\93-10\93116367 1279082 另外，將上述各個實施形態之 SPDT開關裝置積體化在 各個半導體基板上者成為本發明之半導體裝置。 【圖式簡單說明】 圖1是表示本發明之實施形態1之SPDT開關裝置之等效 電路之電路圖。 圖2是表示本發明之實施形態2之SPDT開關裝置之等效 電路之電路圖。 圖3是表示本發明之實施形態2之SPDT開關裝置之高頻 率特性之特性圖。 圖4是表示本發明之實施形態3之SPDT開關裝置之等效 電路之電路圖。 圖5是表示本發明之實施形態4之SPDT開關裝置之等效 電路之電路圖。 圖6是表示本發明之實施形態4之SPDT開關裝置之高效 率特性之特性圖。 圖7是表示本發明之實施形態5之SPDT開關裝置之等效 電路之電路圖。 圖8是表示本發明之實施形態6之SPDT開關裝置之等效 電路之電路圖。 圖9是表示本發明之實施形態7之SPDT開關裝置之等效 電路之電路圖。 圖1 0是表示本發明之實施形態8之SPDT開關裝置之等 效電路之電路圖。 圖1 1是表示本發明之實施形態8之SPDT開關裝置之高 40 312\專利說明書(補件)\93-10\93116367 1279082 頻率特性之特性圖。 圖1 2是表示本發明之實施形態9之SPDT開關裝置之等 效電路之電路圖。 圖1 3是表示本發明之實施形態1 0之SPDT開關裝置之等 效電路之電路圖。 圖1 4是表示本發明之實施形態1 0之SPDT開關裝置之高 頻率特性之特性圖。 圖1 5是表示先前技術之SPDT開關裝置之等效電路之電 路圖。 (元件符號說明） 101 116 空 乏 型 FET 120 加 強 型 FET 201 281 電 阻 元 件 301 302 電 容 器 401 410 二 極 體 501 503 頻 率 信 號 輸入/輸出端子 60 1 607 控 制 端 子 701 704 地 線 端 子 801 電 源 端 子 901 SPDT 電 路 902 電 壓 反 轉 電 路 I 1〜I 6 電 流 312\專利說明書(補件)\93-10\93116367 41

Claims (1)

1279082 拾、申請專利範圍： 1. 一種高頻率開關裝置，其具備有輸入/輸出高頻率信號 之多個高頻率輸入/輸出端子；和被配置在上述多個高頻率 輸入/輸出端子之間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個，係由多個場效電晶 體之串聯連接電路構成，對上述多個場效電晶體之閘極端 子施加高位準電壓或低位準電壓之任一方之電壓藉以實現 0N狀態和OFF狀態，進而在上述多個場效電晶體之中間連 接點連接電阻元件之第1端子，將與施加在連接有上述電 阻元件之第1端子之上述多個場效電晶體之閘極端子之電 壓呈逆相之電壓施加在上述電阻元件之第2端子。 2. —種高頻率開關裝置，其具備有輸入/輸出高頻率信號 之多個高頻率輸入/輸出端子；被配置在上述多個高頻率輸 入/輸出端子之間的多個串聯高頻率開關電路部；和被配置 在上述多個高頻率輸入/輸出端子和地線端子之間的多個 並聯高頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並聯 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 連接電路構成，對上述多個場效電晶體之閘極端子施加高 位準電壓或低位準電壓之任一方之電壓，藉以實現0N狀態 和OFF狀態，進而在上述多個場效電晶體之中間連接點連 接電阻元件之第1端子，將與施加在連接有上述電阻元件 之第1端子之上述多個場效電晶體之閘極端子之電壓呈逆 相之電壓施加在上述電阻元件之第2端子。 42 312\專利說明書(補件)\93-10\93116367 1279082 3. —種高頻率開關裝置，其具備有輸入/輸出高頻率 之多個高頻率輸入/輸出端子；和被配置在上述多個高 輸入/輸出端子之間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個，係由多個場效 體之串聯連接電路構成，對上述多個場效電晶體之閘 子施加高位準電壓或低位準電壓之任一方之電壓，藉 現0N狀態和OFF狀態，進而在上述多個場效電晶體之 連接點連接電阻元件之第1端子，在上述電阻元件之 端子連接二極體之陰極，將與施加在連接有上述電阻 之第1端子之上述多個場效電晶體之閘極端子之電壓 相之電壓施加在上述二極體之陽極。 4. 一種高頻率開關裝置，其具備有輸入/輸出高頻率 之多個高頻率輸入/輸出場子；被配置在上述多個高頻 入/輸出端子之間的多個串聯高頻率開關電路部；和被 在上述多個高頻率輸入/輸出端子和地線端子之間的 並聯高頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個 高頻率開關電路部之各個，分別由多個場效電晶體之 連接電路構成，對上述多個場效電晶體之閘極端子施 位準電壓或低位準電壓之任一方之電壓藉以實現 0N 和OFF狀態，進而在上述多個場效電晶體之中間連接 接電阻元件之第1端子，在上述電阻元件之第2端子 二極體之陰極，將與施加在連接有上述電阻元件之第 子之上述多個場效電晶體之閘極端子之電壓呈逆向之 312\專利說明書(補件)\93-10\93116367 信號 頻率 電晶 極端 以實 中間 第2 元件 呈逆 信號 率輸 配置 多個 並聯 串聯 加南 狀態 點連 連接 1端 電壓 43 1279082 施加在上述二極體之陽極。 5. —種高頻率開關裝置，其具備有輸入/輸出高頻率信號 之多個高頻率輸入/輸出端子；和被配置在上述多個高頻率 輸入/輸出端子之間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個，係由多個場效電晶 體之串聯連接電路構成，對上述多個場效電晶體之閘極端 子施加高位準電壓或低位準電壓之任一方之電壓藉以實現 0N狀態和 OFF狀態，進而在上述多個高頻率開關電路部 中，在進行互逆動作之第1和第2高頻率開關電路部之中， 在構成第1高頻率電路部之第1多個場效電晶體之中間連 接點連接第1電阻元件之第1端子，在構成上述第2高頻 率開關電路部之第2多個場效電晶體之中間連接點連接第 2電阻元件之第1端子，在連接到上述第1高頻率開關電 路部之上述第1電阻元件之第2端子，連接被連接到上述 第2高頻率電路部之上述第2電阻元件之第2端子。 6. —種高頻率開關裝置，其具備有輸入/輸出高頻率信號 之多個高頻率輸入/輸出端子；被配置在上述多個高頻率輸 入/輸出端子之間的多個串聯高頻率開關電路部；和被配置 在上述多個高頻率輸入/輸出端子和地線端子之間的多個 並聯高頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並聯 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 連接電路構成，對上述多個場效電晶體之閘極端子施加高 位準電壓或低位準電壓之任一方之電壓藉以實現 0N狀態 44 312\專利說明書(補件)\93-10\93116367 1279082 和OFF狀態，進而上述多個串聯高頻率開關電路部之 和上述多個並聯高頻率開關電路部之各個中，分別在 互逆動作之第1和第2高頻率開關電路部之中，在構 1高頻率電路部之第1多個場效電晶體之中間連接點 第1電阻元件之第1端子，在構成上述第2高頻率開 路部之第2多個場效電晶體之中間連接點連接第2電 件之第1端子，在連接到上述第1高頻率開關電路部 述第1電阻元件之第2端子，連接被連接到上述第2 率電路部之上述第2電阻元件之第2端子。 7. —種高頻率開關裝置，其具備有輸入/輸出高頻率 之多個高頻率輸入/輸出端子；和被配置在上述多個高 輸入/輸出端子之間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個，係由多個場效 體之串聯連接電路構成，對上述多個場效電晶體之閘 子施加高位準電壓或低位準電壓之任一方之電壓藉以 0N狀態和OFF狀態，進而在構成上述多個高頻率開關 部之多個場效電晶體之中間連接點連接電阻元件之第 子，上述電阻元件之第2端子全部共同連接。 8. —種高頻率開關裝置，其具備有輸入/輸出高頻率 之多個高頻率輸入/輸出端子；被配置在上述多個高頻 入/輸出端子之間的多個串聯高頻率開關電路部；和被 在上述多個高頻率輸入/輸出端子和地線端子之間的 並聯高頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個 312\專利說明書(補件)\93-10\93116367 各個 進行 成第 連接 關電 阻元 之上 兩頻 信號 頻率 電晶 極端 實現 電路 1端 信號 率輸 配置 多個 並聯 45 1279082 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 連接電路構成，對上述多個場效電晶體之閘極端子施加高 位準電壓或低位準電壓之任一方之電壓藉以實現 0N狀態 和OFF狀態，進而在分別構成上述多個串聯高頻率開關電 路部之各個和上述多個並聯高頻率開關電路部之各個之多 個場效電晶體之中間連接點連接電阻元件之第1端子，上 述電阻元件之第2端子全部共同連接。 9. 一種高頻率開關裝置，其具備有輸入/輸出高頻率信號 之多個高頻率輸入/輸出端子；被施加互相逆相之電壓的第 1和第2控制端子；和被配置在上述多個高頻率輸入/輸出 端子之間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個，係由多個場效電晶 體之串聯連接電路構成，對上述多個場效電晶體之閘極端 子，通過上述第1和第2控制端子之任一方施加高位準電 壓或低位準電壓之任一方之電壓藉以實現 0 N狀態和 0 F F 狀態，進而在分別構成上述多個高頻率開關電路部之多個 場效電晶體之中間連接點連接第1電阻元件之第1端子， 上述第1電阻元件之第2端子全部共同連接，在上述第1 控制端子連接第1二極體之陽極，在上述第2控制端子連 接第2二極體之陽極，在上述第1和第2二極體之陰極連 接第2電阻元件之第1端子，上述第2電阻元件之第2端 子被接地，上述第1和第2二極體與上述第2電阻元件之 第1端子之連接點，連接在上述第1電阻元件之第2端子。 1 0. —種高頻率開關裝置，其具備有輸入/輸出高頻率信 46 312\專利說明書(補件)\93-10\93116367 1279082 號之多個高頻率輸入/輸出端子；被施加互相逆相之電壓的 第1和第2控制端子；被配置在上述多個高頻率輸入/輸出 端子之間的多個串聯高頻率開關電路部；和被配置在上述 多個高頻率輸入/輸出端子和地線端子之間的多個並聯兩 頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並聯 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 連接電路構成，在上述多個場效電晶體之閘極端子，經由 上述第1和第2控制端子之任一方施加高位準電壓或低位 準電壓之任一方之電壓藉以實現0N狀態和OFF狀態，進而 在分別構成上述多個串聯高頻率開關電路部之各個和上述 多個並聯高頻率開關電路部之各個之多個場效電晶體之中 間連接點連接第1電阻元件之第1端子，上述第1電阻元 件之第2端子全部共同連接，在上述第1控制端子連接第 1二極體之陽極，在上述第2控制端子連接第2二極體之 陽極，在上述第1和第2二極體之陰極連接第2電阻元件 之第1端子，上述第2電阻元件之第2端子被接地，上述 第1和第2二極體與上述第2電阻元件之第1端子之連接 點，連接在上述第1電阻元件之第2端子。 1 1 . 一種高頻率開關裝置，其具備有輸入/輸出高頻率信 號之多個高頻率輸入/輸出端子；被施加互相逆相之電壓的 第1和第2控制端子；和被配置在上述多個高頻率輸入/ 輸出端子之間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個，係由多個場效電晶 47 312\專利說明書(補件)\93-10\93116367 1279082 體之串聯連接電路構成，對上述多個場效電晶體之閘極端 子，通過上述第1和第2控制端子之任一方施加高位準電 壓或低位準電壓之任一方之電壓藉以實現 0N狀態和 OFF 狀態，進而在分別構成上述多個高頻率開關電路部之多個 場效電晶體之中間連接點，連接第1電阻元件之第1端子， 在上述第1控制端子連接第1二極體之陽極，在上述第1 二極體之陰極連接第2電阻元件之第1端子，上述第2電 阻元件之第2端子連接上述第2控制端子，在上述第2控 制端子連接第2二極體之陽極，在上述第2二極體之陰極 連接第3電阻元件之第1端子，上述第3電阻元件之第2 端子連接到上述第1控制端子，上述第1二極體之陰極連 接上述第1電阻元件之第2端子，上述第1電阻元件連接 到具有閘極端子連接在上述第1控制端子之上述多個場效 電晶體，上述第2二極體之陰極連接上述第1電阻元件之 第2端子，上述第1電阻元件連接到具有閘極端子連接在 上述第2控制端子之上述多個場效電晶體。 1 2. —種高頻率開關裝置，其具備有輸入/輸出高頻率信 號之多個高頻率輸入/輸出端子；被施加互相逆相之電壓的 第1和2控制端子；被配置在上述多個高頻率輸入/輸出端 子之間的多個串聯高頻率開關電路部；和被配置在上述多 個高頻率輸入/輸出端子和地線端子之間的多個並聯高頻 率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並聯 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 48 312\專利說明書(補件)\93-10\93116367 1279082 連接電路構成，在上述多個場效電晶體之閘極端子，經由 上述第1和第2控制端子之任一方施加高位準電壓或低位 準電壓之任一方之電壓藉以實現0N狀態和OFF狀態，進而 在分別構成上述多個串聯高頻率開關電路部之各個和上述 多個並聯高頻率開關電路部之各個之多個場效電晶體之中 間連接點連接第1電阻元件之第1端子，在上述第1控制 端子連接第1二極體之陽極，在上述第1二極體之陰極連 接第2’電阻元件之第1端子，上述第2電阻元件之第2端 子連接到第2控制端子，在上述第2控制端子連接第2二 極體之陽極，在上述第2二極體之陰極連接第3電阻元件 之第1端子，上述第3電阻元件之第2端子連接到上述第 1控制端子，上述第1二極體之陰極連接上述第1電阻元 件之第2端子，上述第1電阻元件連接到具有閘極端子連 接在上述第1控制端子之上述多個場效電晶體，上述第2 二極體之陰極連接上述第1電阻元件之第2端子，上述第 1電阻元件連接到具有閘極端子連接在上述第2控制端子 之上述多個場效電晶體。 1 3.如申請專利範圍第1項之高頻率開關裝置，其更具有 電壓反轉電路，和分別施加有上述電壓反轉電路之輸入信 號和輸出信號之第1和第2控制端子，從上述第1和第2 控制端子之任一方，對上述多個場效電晶體之閘極端子施 加高位準電壓或低位準電壓之任一方之電壓。 1 4.如申請專利範圍第2項之高頻率開關裝置，其更具有 電壓反轉電路，和分別施加有上述電壓反轉電路之輸入信 49 312\專利說明書(補件)\93-10\93116367 1279082 號和輸出信號之第1和第2控制端子，從上述第1和第2 控制端子之任一方，對上述多個場效電晶體之閘極端子施 加高位準電壓或低位準電壓之任一方之電壓。 1 5.如申請專利範圍第3項之高頻率開關裝置，其更具有 電壓反轉電路，和分別施加有上述電壓反轉電路之輸入信 號和輸出信號之第1和第2控制端子，從上述第1和第2 控制端子之任一方，對上述多個場效電晶體之閘極端子施 加高位準電壓或低位準電壓之任一方之電壓。 1 6.如申請專利範圍第4項之高頻率開關裝置，其更具有 電壓反轉電路，和分別施加有上述電壓反轉電路之輸入信 號和輸出信號之第1和第2控制端子，從上述第1和第2 控制端子之任一方，對上述多個場效電晶體之閘極端子施 加高位準電壓或低位準電壓之任一方之電壓。 1 7.如申請專利範圍第5項之高頻率開關裝置，其更具有 電壓反轉電路，和分別施加有上述電壓反轉電路之輸入信 號和輸出信號之第1和第2控制端子，從上述第1和第2 控制端子之任一方，對上述多個場效電晶體之閘極端子施 加高位準電壓或低位準電壓之任一方之電壓。 1 8.如申請專利範圍第6項之高頻率開關裝置，其更具有 電壓反轉電路，和分別施加有上述電壓反轉電路之輸入信 號和輸出信號之第1和第2控制端子，從上述第1和第2 控制端子之任一方，對上述多個場效電晶體之閘極端子施 加高位準電壓或低位準電壓之任一方之電壓。 1 9.如申請專利範圍第7項之高頻率開關裝置，其更具有 50 312\專利說明書(補件)\93-10\93116367 1279082 信 2 施 有 信 2 施 有 信 具 出 具 出 具 出 率 之 輸 51 電壓反轉電路，和分別施加有上述電壓反轉電路之輸入 號和輸出信號之第1和第2控制端子，從上述第1和第 控制端子之任一方，對上述多個場效電晶體之閘極端子 加高位準電壓或低位準電壓之任一方之電壓。 2 0 .如申請專利範圍第8項之高頻率開關裝置，其更具 電壓反轉電路，和分別施加有上述電壓反轉電路之輸入 號和輸出信號之第1和第2控制端子，從上述第1和第 控制端子之任一方，對上述多個場效電晶體之閘極端子 加高位準電壓或低位準電壓之任一方之電壓。 2 1 .如申請專利範圍第9項之高頻率開關裝置，其更具 電壓反轉電路，將上述電壓反轉電路之輸入信號和輸出 號分別施加到上述第1和第2控制端子。 2 2.如申請專利範圍第1 0項之高頻率開關裝置，其更 有電壓反轉電路，將上述電壓反轉電路之輸入信號和輸 信號分別施加到上述第1和第2控制端子。 2 3.如申請專利範圍第1 1項之高頻率開關裝置，其更 有電壓反轉電路，將上述電壓反轉電路之輸入信號和輸 信號分別施加到上述第1和第2控制端子。 2 4.如申請專利範圍第1 2項之高頻率開關裝置，其更 有電壓反轉電路，將上述電壓反轉電路之輸入信號和輸 信號分別施加到上述第1和第2控制端子。 25. —種半導體裝置，其係在半導體基板上積體化高頻 開關裝置者，該高頻率裝置具備有輸入/輸出高頻率信號 多個高頻率輸入/輸出端子；和被配置在上述多個高頻率 312\專利說明書(補件)\93-10\93116367 1279082 入/輸出端子之間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個係由多個場效電晶 之串聯連接電路構成，對上述多個場效電晶體之閘極端 施加高位準電壓或低位準電壓之任一方之電壓藉以實 0 N狀態和0 F F狀態，進而在上述多個場效電晶體之中間 接點連接電阻元件之第1端子，將與施加在連接有上述 阻元件之第1端子之上述多個場效電晶體之閘極端子之 壓呈逆相之電壓施加在上述電阻元件之第2端子。 26. —種半導體裝置，其係在半導體基板上積體化高頻 開關裝置者，該高頻率開關裝置具備有輸入/輸出高頻率 號之多個高頻率輸入/輸出端子；被配置在上述多個高頻 輸入/輸出端子之間的多個串聯高頻率開關電路部；和被 置在上述多個高頻率輸入/輸出端子和地線端子之間的 個並聯高頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並 高頻率開關電路部之各個，分別由多個場效電晶體之串 連接電路構成，對上述多個場效電晶體之閘極端子施加 位準電壓或低位準電壓之任一方之電壓藉以實現 0N狀 和OFF狀態，進而在上述多個場效電晶體之中間連接點 接電阻元件之第1端子，將與施加在連接有上述電阻元 之第1端子之上述多個場效電晶體之閘極端子之電壓呈 相之電壓施加在上述電阻元件之第2端子。 27. —種半導體裝置，其係在半導體基板上積體化高頻 開關裝置者，該高頻率開關裝置具備有輸入/輸出高頻率 312\專利說明書(補件)\93-10\93116367 體 子 現 連 電 電 率 信 率 配 多 聯 聯 高 態 連 件 逆 率 信 52 1279082 號之多個高頻率輸入/輸出端子；和被配置在上述多個高頻 率輸入/輸出端子之間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個係由多個場效電晶體 之串聯連接電路構成，對上述多個場效電晶體之閘極端子 施加高位準電壓或低位準電壓之任一方之電壓藉以實現 0N狀態和OFF狀態，進而在上述多個場效電晶體之中間連 接點連接電阻元件之第1端子，在上述電阻元件之第2端 子連接二極體之陰極，將施加在連接有上述電阻元件之第 1端子之上述多個場效電晶體之閘極端子之電壓呈逆相之 電壓施加在上述二極體之陽極。 28. —種半導體裝置，其係在半導體基板上積體化高頻率 開關裝置者，該高頻率開關裝置具備有輸入/輸出高頻率信 號之多個高頻率輸入/輸出端子；被配置在上述多個高頻率 輸入/輸出端子之間的多個串聯高頻率開關電路部；和被配 置在上述多個高頻率輸入/輸出端子和地線端子之間的多 個並聯高頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並聯 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 連接電路構成，對上述多個場效電晶體之閘極端子施加高 位準電壓或低位準電壓之任一方之電壓藉以實現 0 N狀態 和OFF狀態，進而在上述多個場效電晶體之中間連接點連 接電阻元件之第1端子，在上述電阻元件之第2端子連接 二極體之陰極，將與施加在連接有上述電阻元件之第1端 子之上述多個場效電晶體之閘極端子之電壓呈逆相之電壓 312\專利說明書(補件)\93·10\93116367 53 1279082 施加在上述二極體之陽極。 29. —種半導體裝置，其係在半導體基板上積體化高頻率 開關裝置者，該高頻率開關裝置具備有輸入/輸出高頻率信 號之多個高頻率輸入/輸出端子；和被配置在上述多個高頻 率輸入/輸出端子之間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個由多個場效電晶體之 串聯連接電路構成，對上述多個場效電晶體之閘極端子施 加高位準電壓或低位準電壓之任一方之電壓藉以實現 0N 狀態和0 F F狀態，進而在上述多個高頻率開關電路部中， 在進行互逆動作之第1和第2高頻率開關電路部之中，在 構成第1高頻率電路部之第1多個場效電晶體之中間連接 點連接第1電阻元件之第1端子，在構成上述第2高頻率 開關電路部之第2多個場效電晶體之中間連接點連接第2 電阻元件之第1端子，在連接到上述第1高頻率開關電路 部之上述第1電阻元件之第2端子，連接被連接到上述第 2高頻率電路部之上述第2電阻元件之第2端子。 3(K —種半導體裝置，其係在半導體基板上積體化高頻率 開關裝置者，該高頻率開關裝置具備有輸入/輸出高頻率信 號之多個高頻率輸入/輸出端子；被配置在上述多個高頻率 輸入/輸出端子之間的多個串聯高頻率開關電路部；和被配 置在上述多個高頻率輸入/輸出端子和地線端子之間的多 個並聯高頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並聯 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 54 312\專利說明書(補件)\93-10\93116367 1279082 連接電路構成，對上述多個場效電晶體之閘極端子施加高 位準電壓或低位準電壓之任一方之電壓藉以實現 0N狀態 和OFF狀態，進而上述多個串聯高頻率開關電路部之各個 和上述多個並聯高頻率開關電路部之各個中，分別在進行 互逆動作之第1和第2高頻率開關電路部之中，在構成第 1高頻率電路部之第1多個場效電晶體之中間連接點連接 第1電阻元件之第1端子，在構成上述第2高頻率開關電 路部之第2多個場效電晶體之中間連接點連接第2電阻元 件之第1端子，在連接到上述第1高頻率開關電路部之上 述第1電阻元件之第2端子，連接被連接到上述第2高頻 率電路部之上述第2電阻元件之第2端子。 31. —種半導體裝置，其係在半導體基板上積體化高頻率 開關裝置者，該高頻率開關裝置具備有輸入/輸出高頻率信 號之多個高頻率輸入/輸出端子；和被配置在上述多個高頻 率輸入/輸出端子之間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個由多個場效電晶體之 串聯連接電路構成，對上述多個場效電晶體之閘極端子施 加高位準電壓或低位準電壓之任一方之電壓藉以實現 0N 狀態和OFF狀態，進而在構成上述多個高頻率開關電路部 之多個場效電晶體之中間連接點連接電阻元件之第1端 子，上述電阻元件之第2端子全部共同連接。 32. —種半導體裝置，其係在半導體基板上積體化高頻率 開關裝置者，該高頻率開關裝置具備有輸入/輸出高頻率信 號之多個高頻率輸入/輸出端子；被配置在上述多個高頻率 55 312\專利說明書(補件)\93-10\93116367 1279082 輸入/輸出端子之間的多個串聯高頻率開關電路部；和被配 置在上述多個高頻率輸入/輸出端子和地線端子之間的多 個並聯高頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並聯 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 連接電路構成，對上述多個場效電晶體之閘極端子施加高 位準電壓或低位準電壓之任一方之電壓藉以實現 0N狀態 和OFF狀態，進而在分別構成上述多個串聯高頻率開關電 路部之各個和上述多個並聯高頻率開關電路部之各個之多 個場效電晶體之中間連接點連接電阻元件之第1端子，上 述電阻元件之第2端子全部共同連接。 33. —種半導體裝置，其係在半導體基板上積體化高頻率 開關裝置者，該高頻率開關裝置具備有輸入/輸出高頻率信 號之多個高頻率輸入/輸出端子；被配置在上述多個高頻率 輸入/輸出端子之間的多個串聯高頻率開關電路部；和被配 置在上述多個高頻率輸入/輸出端子和地線端子之間的多 個並聯高頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並聯 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 連接電路構成，對上述多個場效電晶體之閘極端子施加高 位準電壓或低位準電壓之任一方之電壓，藉以實現0N狀態 和OFF狀態，進而在分別構成上述多個高頻率開關電路部 之多個場效電晶體之中間連接點連接第1電阻元件之第1 端子，上述第1電阻元件之第2端子全部共同連接，在上 56 312\專利說明書(補件)\93-10\93116367 1279082 述第1控制端子連接第1二極體之陽極，在上述第2控制 端子連接第2二極體之陽極，在上述第1和第2二極體之 陰極連接第2電阻元件之第1端子，上述第2電阻元件之 第2端子被接地，上述第1和第2二極體與上述第2電阻 元件之第1端子之連接點，連接在上述第1電阻元件之第 2端子。 34. —種半導體裝置，其係在半導體基板上積體化高頻率 開關裝置者，該高頻率開關裝置具備有輸入/輸出高頻率信 號之多個高頻率輸入/輸出端子；被配置在上述多個高頻率 輸入/輸出端子之間的多個串聯高頻率開關電路部；和被配 置在上述多個高頻率輸入/輸出端子和地線端子之間的多 個並聯高頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並聯 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 連接電路構成，對上述多個場效電晶體之閘極端子施加高 位準電壓或低位準電壓之任一方之電壓藉以實現 0N狀態 和OFF狀態，進而在分別構成上述多個串聯高頻率開關電 路部之各個和上述多個並聯高頻率開關電路部之各個之多 個場效電晶體之中間連接點連接第 1電阻元件之第1端 子，上述第1電阻元件之第2端子全部共同連接，在上述 第1控制端子連接第1二極體之陽極，在上述第2控制端 子連接第2二極體之陽極，在上述第1和第2二極體之陰 極連接第2電阻元件之第1端子，上述第2電阻元件之第 2端子被接地；上述第1和第2二極體與上述第2電阻元 57 312\專利說明書(補件)\93-10\93116367 1279082 件之第1端子之連接點，連接在上述第1電阻元科 端子。 35. —種半導體裝置，其係在半導體基板上積體化 開關裝置者，該高頻率開關裝置具備有輸入/輸出高 號之多個高頻率輸入/輸出端子；被施加互相逆相之 第1和第2控制端子；和被配置在上述多個高頻i 輸出端子間的多個高頻率開關電路部；其中 上述多個高頻率開關電路部之各個，係由多個場 體之串聯連接電路構成，對上述多個場效電晶體之 子，通過上述第1和第2控制端子之任一方施加高 壓或低位準電壓之任一方之電壓藉以實現 0N狀態 狀態，進而在分別構成上述多個高頻率開關電路部 場效電晶體之中間連接點，連接第1電阻元件之第： 在上述第1控制端子連接第1二極體之陽極，在上 二極體之陰極連接第2電阻元件之第1端子，上述 阻元件之第2端子連接到上述第2控制端子，在上 控制端子連接第2二極體之陽極，在上述第2二極 極連接第3電阻元件之第1端子，上述第3電阻元 2端子連接到上述第1控制端子，上述第1二極體 連接上述第1電阻元件之第2端子，上述第1電阻 接到具有閘極端子連接在上述第1控制端子之上述 效電晶體，上述第2二極體之陰極連接到連接上述 阻元件之第2端子，上述第1電阻元件連接到具有 子連接在上述第2控制端子之上述多個場效電晶體 312\專利說明書(補件)\93-10\93116367 •之第2 高頻率 頻率信 電壓的 卜輸入/ 效電晶 閘極端 位準電 和 OFF 之多個 I端子， 述第1 第2電 述第2 體之陰 件之第 之陰極 元件連 多個場 第1電 閘極端 58 1279082 36. —種半導體裝置，其係在半導體基板上積體化高頻率 開關裝置者，該高頻率開關裝置具備有輸入/輸出高頻率信 號之多個高頻率輸入/輸出端子；被施加互相逆相之電壓的 第1和第2控制端子；被配置在上述多個高效率輸入/輸出 端子之間的多個串聯高頻率開關電路部；和被配置在上述 多個高頻率輸入/輸出端子和地線端子之間的多個並聯高 頻率開關電路部；其中 上述多個串聯高頻率開關電路部之各個和上述多個並聯 高頻率開關電路部之各個，分別由多個場效電晶體之串聯 連接電路構成，在上述多個場效電晶體之閘極端子，經由 上述第1和第2控制端子之任一方施加高位準電壓或低位 準電壓之任一方之電壓藉以實現0N狀態和OFF狀態，進而 在分別構成上述多個串聯高頻率開關電路部之各個和上述 多個並聯高頻率開關電路部之各個之多個場效電晶體之中 間連接點連接第1電阻元件之第1端子，在上述第1控制 端子連接第1二極體之陽極，在上述第1二極體之陰極連 接第2電阻元件之第1端子，上述第2電阻元件之第2端 子連接到第2控制端子，在上述第2控制端子連接第2二 極體之陽極，在上述第2二極體之陰極連接第3電阻元件 之第1端子，在上述第3電阻元件之第2端子連接到上述 第1控制端子，上述第1二極體之陰極連接上述第1電阻 元件之第2端子，上述第1電阻元件連接到具有閘極端子 連接在上述第1控制端子之上述多個場效電晶體，上述第 2二極體之陰極連接上述第1電阻元件之第2端子，上述 59 312\專利說明書(補件)\93-10\931163 67 1279082 第1電阻元件連接到具有閘極端子連接到上述第2控制端 子之上述多個場效電晶體。
60 312\專利說明書(補件)\93-10\93116367
TW093116367A 2003-06-12 2004-06-08 High-frequency switching device and semiconductor device TWI279082B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003167615A JP2005006072A (ja) 2003-06-12 2003-06-12 高周波スイッチ装置および半導体装置

Publications (2)

Publication Number Publication Date
TW200509528A TW200509528A (en) 2005-03-01
TWI279082B true TWI279082B (en) 2007-04-11

Family

ID=33296870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093116367A TWI279082B (en) 2003-06-12 2004-06-08 High-frequency switching device and semiconductor device

Country Status (7)

Country Link
US (3) US7199635B2 (zh)
EP (1) EP1487103B1 (zh)
JP (1) JP2005006072A (zh)
KR (1) KR20040107426A (zh)
CN (1) CN1309166C (zh)
DE (1) DE602004017541D1 (zh)
TW (1) TWI279082B (zh)

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP2005006072A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
JP2005348206A (ja) * 2004-06-04 2005-12-15 Matsushita Electric Ind Co Ltd 高周波スイッチ回路及びそれを用いた半導体装置
WO2006002347A1 (en) 2004-06-23 2006-01-05 Peregrine Semiconductor Corporation Integrated rf front end
JP4300171B2 (ja) * 2004-09-17 2009-07-22 株式会社ルネサステクノロジ アンテナスイッチ回路及びそれを搭載した高周波モジュール
JP2006121187A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 半導体切替回路
US8081928B2 (en) * 2005-02-03 2011-12-20 Peregrine Semiconductor Corporation Canceling harmonics in semiconductor RF switches
JP2006304013A (ja) * 2005-04-21 2006-11-02 Matsushita Electric Ind Co Ltd スイッチ回路
JP2006332416A (ja) * 2005-05-27 2006-12-07 Nec Electronics Corp 半導体装置
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7755222B2 (en) * 2006-01-09 2010-07-13 Raytheon Company Method and system for high power switching
US7492209B2 (en) 2006-04-17 2009-02-17 Skyworks Solutions, Inc. High-frequency switching device with reduced harmonics
US7982243B1 (en) 2006-05-05 2011-07-19 Rf Micro Devices, Inc. Multiple gate transistor architecture providing an accessible inner source-drain node
US7459988B1 (en) * 2006-09-18 2008-12-02 Rf Micro Devices, Inc. High linearity wide dynamic range radio frequency antenna switch
GB0612794D0 (en) * 2006-06-28 2006-08-09 Filtronic Compound Semiconduct A linear antenna switch arm and a field effect transistor
GB2439622B (en) 2006-06-28 2011-03-30 Filtronic Compound Semiconductors Ltd A linear antenna switch arm
JP4939857B2 (ja) * 2006-07-04 2012-05-30 パナソニック株式会社 スイッチ回路
US7808342B2 (en) * 2006-10-02 2010-10-05 Skyworks Solutions, Inc. Harmonic phase tuning filter for RF switches
US7839234B2 (en) * 2006-10-02 2010-11-23 Skyworks Solutions, Inc. Switching module with harmonic phase tuning filter
WO2008056747A1 (fr) 2006-11-09 2008-05-15 Renesas Technology Corp. Circuit intégré semi-conducteur, module rf utilisant celui-ci et dispositif de terminal de communication radio utilisant celui-ci
JP4538016B2 (ja) * 2007-03-23 2010-09-08 パナソニック株式会社 高周波スイッチ装置および半導体装置
US7960772B2 (en) * 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US7719383B2 (en) * 2007-04-30 2010-05-18 Zeji Gu High isolation electronic multiple pole multiple throw switch
US7848712B2 (en) * 2007-05-03 2010-12-07 Intel Corporation CMOS RF switch for high-performance radio systems
US7817966B2 (en) * 2007-07-13 2010-10-19 Skyworks Solutions, Inc. Switching device with reduced intermodulation distortion
US7646260B2 (en) * 2007-07-13 2010-01-12 Skyworks Solutions, Inc. Switching device with selectable phase shifting modes for reduced intermodulation distortion
US8098088B1 (en) 2007-10-16 2012-01-17 Synopsys, Inc. High-voltage switch using three FETS
US20090108911A1 (en) 2007-10-30 2009-04-30 Rohm Co., Ltd. Analog switch
JP2009201096A (ja) * 2008-01-22 2009-09-03 Nec Electronics Corp スイッチ回路
US9024700B2 (en) 2008-02-28 2015-05-05 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8723260B1 (en) * 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US8451044B2 (en) * 2009-06-29 2013-05-28 Sige Semiconductor, Inc. Switching circuit
US8395435B2 (en) * 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
US9570974B2 (en) 2010-02-12 2017-02-14 Infineon Technologies Ag High-frequency switching circuit
JP5358476B2 (ja) * 2010-02-15 2013-12-04 ルネサスエレクトロニクス株式会社 アンテナスイッチおよびそれを内蔵した高周波モジュール
JP5498825B2 (ja) * 2010-03-17 2014-05-21 新日本無線株式会社 半導体スイッチ集積回路
WO2011123640A2 (en) * 2010-03-31 2011-10-06 Auriga Measurement Systems, LLC High power radio frequency (rf) switch
US8093940B2 (en) 2010-04-16 2012-01-10 Sige Semiconductor Inc. System and method of transistor switch biasing in a high power semiconductor switch
US9209784B2 (en) 2010-04-27 2015-12-08 Rf Micro Devices, Inc. Switchable capacitive elements for programmable capacitor arrays
US9673802B2 (en) * 2010-04-27 2017-06-06 Qorvo Us, Inc. High power FET switch
US8217705B2 (en) * 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
US8179205B2 (en) * 2010-05-21 2012-05-15 Samsung Electro-Mechanics Linearization systems and methods for variable attenuators
US8275336B2 (en) * 2010-06-23 2012-09-25 Richwave Technology Corp. Apparatus and method for digitally controlling capacitance
US8228109B2 (en) * 2010-06-28 2012-07-24 Freescale Semiconductor, Inc. Transmission gate circuitry for high voltage terminal
US8330519B2 (en) 2010-07-09 2012-12-11 Sige Semiconductor Inc. System and method of transistor switch biasing in a high power semiconductor switch
DE102010040512B4 (de) * 2010-09-09 2016-03-10 Infineon Technologies Ag Chip mit einer Hochfrequenzschalteranordnung und Schaltungsanordnung, Verfahren zur Herstellung einer Hochfrequenzschaltungsanordnung
US20130252562A1 (en) * 2010-09-21 2013-09-26 Dsp Group, Ltd. High power high isolation low current cmos rf switch
CN103201954A (zh) * 2010-09-21 2013-07-10 Dsp集团有限公司 Cmos工艺中的rf开关实现方式
JP5366911B2 (ja) * 2010-10-18 2013-12-11 パナソニック株式会社 高周波用スイッチ回路
JP5366914B2 (ja) * 2010-11-25 2013-12-11 パナソニック株式会社 高周波半導体スイッチ回路
TWI430315B (zh) * 2010-12-02 2014-03-11 Richwave Technology Corp 雙極雙投開關裝置
US9627883B2 (en) 2011-04-13 2017-04-18 Qorvo Us, Inc. Multiple port RF switch ESD protection using single protection structure
US9728532B2 (en) * 2011-04-13 2017-08-08 Qorvo Us, Inc. Clamp based ESD protection circuits
US8368453B2 (en) * 2011-05-25 2013-02-05 Analog Devices, Inc. Switch circuits
US9124265B2 (en) * 2011-07-13 2015-09-01 Peregrine Semiconductor Corporation Method and apparatus for transistor switch isolation
KR101175905B1 (ko) * 2011-07-19 2012-08-21 삼성전기주식회사 Ｒｆ 안테나 스위치 회로, 고주파 안테나 부품 및 이동통신기기
US8587361B2 (en) 2011-09-28 2013-11-19 Infineon Technologies Ag RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals
US9543929B2 (en) 2012-01-06 2017-01-10 Richwave Technology Corp. Apparatus and method for obtaining power voltage from control signals
US9231578B2 (en) 2012-01-06 2016-01-05 Richwave Technology Corp. Apparatus and method for obtaining auxiliary voltage from control signals
CN103219974B (zh) * 2012-01-19 2016-05-11 三星电机株式会社 高频开关
JP6120227B2 (ja) * 2012-08-09 2017-04-26 パナソニックＩｐマネジメント株式会社 高周波半導体スイッチ回路とそれを備えた高周波無線システム
US8729952B2 (en) * 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
KR101378866B1 (ko) * 2012-08-23 2014-03-27 주식회사 하이딥 저전력 ｒｆ 스위치
US8847666B2 (en) * 2012-08-29 2014-09-30 Richwave Technology Corp. RF switch with RF pathway charge-discharge circuit and associated method
US8854111B2 (en) * 2012-08-29 2014-10-07 Richwave Technology Corp. RF switch with adaptive drain and source voltage and associated method
KR101616597B1 (ko) * 2012-11-26 2016-04-28 삼성전기주식회사 고주파 스위치
CN103036554B (zh) * 2012-12-11 2015-07-08 国网浙江省电力公司电力科学研究院 一种开关量信号转换装置及方法
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
KR101452072B1 (ko) * 2012-12-21 2014-10-16 삼성전기주식회사 고주파 스위치 회로
JP5938357B2 (ja) * 2013-02-26 2016-06-22 株式会社東芝 半導体スイッチ回路
US20140253217A1 (en) * 2013-03-06 2014-09-11 International Rectifier Corporation RF Switch Gate Control
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US8994448B2 (en) * 2013-03-29 2015-03-31 Peregrine Semiconductor Corporation Systems and methods for generation of internal chip supply bias from high voltage control line inputs
TWI514761B (zh) * 2013-06-17 2015-12-21 Realtek Semiconductor Corp 半導體開關
CN104242881A (zh) * 2013-06-24 2014-12-24 瑞昱半导体股份有限公司 半导体开关
KR20150035219A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 고주파 스위치
JP2015076839A (ja) * 2013-10-11 2015-04-20 株式会社東芝 シャントスイッチ
KR101630019B1 (ko) * 2013-11-13 2016-06-13 삼성전기주식회사 엘디엠오에스 알에프 스위치
US20150171860A1 (en) 2013-11-13 2015-06-18 Skyworks Solutions, Inc. Circuits and methods for improved quality factor in a stack of transistors
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9871512B2 (en) * 2014-08-29 2018-01-16 Skyworks Solutions, Inc. Switch stand-by mode isolation improvement
US10270438B2 (en) * 2014-12-12 2019-04-23 Fairchild Semiconductor Corporation Switch device with switch circuits that provide high voltage surge protection
KR102041655B1 (ko) * 2015-01-07 2019-11-07 삼성전기주식회사 고주파 스위치
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
KR102117478B1 (ko) * 2015-03-13 2020-06-01 삼성전기주식회사 고주파 스위치
JP2016174240A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体スイッチ
CN106160717B (zh) 2015-04-03 2020-08-18 恩智浦美国有限公司 传输门电路
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
KR102624466B1 (ko) 2017-01-12 2024-01-15 삼성전자주식회사 다중 대역 안테나를 구비한 전자 장치 및 다중 대역 안테나를 구비한 전자 장치에서 스위칭 방법
JP7193447B2 (ja) * 2017-03-22 2022-12-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びモジュール
US10211830B2 (en) 2017-04-28 2019-02-19 Qualcomm Incorporated Shunt termination path
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
US10250251B1 (en) * 2018-02-07 2019-04-02 Infineon Technologies Ag RF sensor in stacked transistors
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10277205B1 (en) 2018-06-05 2019-04-30 Samsung Electronics Co., Ltd. SPDT switch with high linearity
TWI676366B (zh) 2018-08-10 2019-11-01 立積電子股份有限公司 射頻裝置及其電壓產生電路
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb
US10784862B1 (en) * 2019-09-10 2020-09-22 Nxp Usa, Inc. High speed switching radio frequency switches
TWI734221B (zh) 2019-10-16 2021-07-21 立積電子股份有限公司 射頻裝置及其電壓產生裝置
CN112688712B (zh) 2019-10-17 2022-07-19 立积电子股份有限公司 射频装置及其电压产生装置
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
JP7425623B2 (ja) 2020-02-18 2024-01-31 日清紡マイクロデバイス株式会社 高周波スイッチ回路
TWI819264B (zh) 2020-12-25 2023-10-21 立積電子股份有限公司 射頻裝置及其電壓產生與諧波抑制器
US20230060745A1 (en) * 2021-08-16 2023-03-02 Psemi Corporation Signal Switch with Reduced Parasitic Capacitance

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238716A (ja) * 1986-11-14 1988-10-04 Nec Corp スイッチ回路
US4929855A (en) * 1988-12-09 1990-05-29 Grumman Corporation High frequency switching device
US5350957A (en) * 1989-10-20 1994-09-27 Texas Instrument Incorporated Electronic switch controlled by plural inputs
JPH0685641A (ja) 1992-08-31 1994-03-25 Mitsubishi Electric Corp マイクロ波スイッチ
JP3288209B2 (ja) 1994-12-16 2002-06-04 松下電器産業株式会社 半導体集積回路
US5903178A (en) * 1994-12-16 1999-05-11 Matsushita Electronics Corporation Semiconductor integrated circuit
JPH08204528A (ja) 1995-01-23 1996-08-09 Sony Corp スイツチ回路及び複合スイツチ回路
JPH08204530A (ja) * 1995-01-23 1996-08-09 Sony Corp スイツチ回路
JP3284015B2 (ja) 1995-02-02 2002-05-20 東芝マイクロエレクトロニクス株式会社 半導体集積回路
JP3441236B2 (ja) * 1995-04-24 2003-08-25 ソニー株式会社 半導体集積回路装置
US5917362A (en) * 1996-01-29 1999-06-29 Sony Corporation Switching circuit
US5777530A (en) * 1996-01-31 1998-07-07 Matsushita Electric Industrial Co., Ltd. Switch attenuator
JPH10126176A (ja) 1996-10-15 1998-05-15 Sony Corp 伝送回路装置
JPH10215128A (ja) 1997-01-30 1998-08-11 Sony Corp 伝送回路
JPH10242829A (ja) 1997-02-24 1998-09-11 Sanyo Electric Co Ltd スイッチ回路装置
JP3137055B2 (ja) 1997-11-17 2001-02-19 日本電気株式会社 半導体スイッチ回路、この回路の制御方法及びアッテネータ回路
US6218890B1 (en) * 1998-07-14 2001-04-17 Sanyo Electric Co., Ltd. Switching circuit device and semiconductor device
JP3426993B2 (ja) 1999-02-03 2003-07-14 三洋電機株式会社 スイッチ回路装置
JP2000277703A (ja) 1999-03-25 2000-10-06 Sanyo Electric Co Ltd スイッチ回路装置
JP3598959B2 (ja) * 1999-11-12 2004-12-08 株式会社村田製作所 ストリップ線路フィルタ、デュプレクサ、フィルタ装置、通信装置およびストリップ線路フィルタの特性調整方法
AU2001243426A1 (en) * 2000-03-03 2001-09-17 Alpha Industries, Inc. Electronic switch
EP1223634A3 (en) * 2000-12-26 2003-08-13 Matsushita Electric Industrial Co., Ltd. High-frequency switch, laminated high-frequency switch, high-frequency radio unit, and high-frequency switching method
JP3736356B2 (ja) 2001-02-01 2006-01-18 日本電気株式会社 高周波スイッチ回路
TWI252582B (en) * 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
EP1261130B1 (en) * 2001-05-25 2008-09-17 Kabushiki Kaisha Toshiba High-frequency switching device incorporating an inverter circuit
JP2003086767A (ja) * 2001-09-14 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置
US6489856B1 (en) * 2001-09-17 2002-12-03 Tyco Electronics Corporation Digital attenuator with combined bits
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6853235B2 (en) * 2002-04-26 2005-02-08 Matsushita Electric Industrial Co., Ltd. High frequency switch, amplifying circuit, and mobile communication terminal
JP4009553B2 (ja) * 2002-05-17 2007-11-14 日本電気株式会社 高周波スイッチ回路
US6642578B1 (en) * 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
US6803680B2 (en) * 2002-09-13 2004-10-12 Mia-Com, Inc. Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
JP3790227B2 (ja) * 2003-04-16 2006-06-28 松下電器産業株式会社 高周波スイッチ回路
US7030515B2 (en) * 2003-05-21 2006-04-18 M/A-Com, Inc. Individually biased transistor high frequency switch
JP2005006072A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
US7098755B2 (en) * 2003-07-16 2006-08-29 Analog Devices, Inc. High power, high linearity and low insertion loss single pole double throw transmitter/receiver switch
JP4202852B2 (ja) * 2003-08-27 2008-12-24 株式会社ルネサステクノロジ 通信用電子部品および送受信切替え用半導体装置
KR20060048619A (ko) * 2004-06-30 2006-05-18 마츠시타 덴끼 산교 가부시키가이샤 고주파 스위치 회로장치
JP2007110469A (ja) * 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd 高周波スイッチ装置

Also Published As

Publication number Publication date
US7636004B2 (en) 2009-12-22
JP2005006072A (ja) 2005-01-06
US7286001B2 (en) 2007-10-23
EP1487103A3 (en) 2006-05-03
DE602004017541D1 (de) 2008-12-18
EP1487103A2 (en) 2004-12-15
US20070139094A1 (en) 2007-06-21
US7199635B2 (en) 2007-04-03
EP1487103B1 (en) 2008-11-05
CN1574631A (zh) 2005-02-02
US20040251952A1 (en) 2004-12-16
KR20040107426A (ko) 2004-12-20
CN1309166C (zh) 2007-04-04
TW200509528A (en) 2005-03-01
US20060181328A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
TWI279082B (en) High-frequency switching device and semiconductor device
US9673802B2 (en) High power FET switch
CN106464246B (zh) 具有用于保留ac等电位节点的滤波器的基于晶体管的开关堆叠
US8212604B2 (en) T switch with high off state isolation
JP4321359B2 (ja) 半導体スイッチ
US9876480B2 (en) System and method for a tunable capacitance circuit
US7282954B2 (en) Capacitor-coupled level shifter with duty-cycle independence
JP2011015289A (ja) 半導体集積回路装置
JP7043117B2 (ja) アナログ電気入力信号を切り替えるためのスイッチ装置
KR20150114910A (ko) 무선 주파수 스위치를 구동하기 위한 시스템 및 방법
US11264984B2 (en) Single supply RF switch driver
JP2008017416A (ja) 高周波スイッチ装置
JP2006304013A (ja) スイッチ回路
JP2010220200A (ja) 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法
CN114629479A (zh) Fet开关堆叠电路、rf开关堆叠电路、方法和通信系统
US8228111B2 (en) Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation
CN104283407B (zh) 对电力供应变动具有低敏感性的阻抗元件
JP2000223902A (ja) スイッチ回路装置
JP4538016B2 (ja) 高周波スイッチ装置および半導体装置
JPH08213893A (ja) 半導体集積回路
JP5596819B2 (ja) 半導体集積回路装置
JP4780302B2 (ja) 高周波スイッチ回路
US6064598A (en) Switching circuit
CN116996054A (zh) 射频开关电路及射频电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees