1231651 玖、發明說明： 【發明所屬的技術領域】 本^月疋關於-種時脈產生裝置產生時脈使得電子裳 置和微處理器動作，特別是關於能夠藉由調變時脈的週期 (擴展頻譜）’而得以實現降低因高頻的動作時脈所產生的 (EMI : Electro Magnetic Interference)^ 時脈產生裝置。 【先前技術】 見在很夕的電子襞置使用微處理器和數位電路，在迻 些電路内部都具有時脈產生器，#由產生的時脈，使得電 路動作。近年來隨著動作高速化，所需動作時脈的頻率也 變尚了 ’巾由高速的微處理器所產生不必要的電磁波干擾 (EMI)是一大問題。而由行政機關針對上述贿也訂定出 規範，例如美國的 FCC(Federal c〇mmunicati〇ns
Commission :聯邦通訊委員會）就對發出高頻的機哭訂定規 範，規定測量從機器所產生的EMI 〜A %步驟以及最大容 :放射量。而為了遵守由行政機關針對Emi所訂定的規 範，向來使用了各種的EMI對策，例 W如開發抑制高頻的元 件或疋屏蔽產生EMI的機器（用金屬遮蔽周圍），甚至檢討 可以抑制EMI放射的電路等等。然而這此二1 屏敝法的情形’包含需要大型電路板，不論是哪一種抑制 =放射的技術都有其困難之處，且要克服這些問題必須 付出許多的勞力和成本。 因此就減少EMI的其他方法而言，可以從變化時脈信 314968 6 1231651 號本身的觀點來檢討，就變化時脈信號本身的方法而言， 車乂為人所知的方法是使用擴展頻譜而調變時脈頻率。例如 下述所示的專利文獻1。 [專利文獻1]曰本特開平9-98152號公報 然而在上述專利文獻i的日本特開平9_98152號公報 ^展頻譜時脈產生裝置）所說明的方法，是依據頻率調變 !變曲線（profile)所產生的控制電壓以控制vc〇(電壓控 制式振盪器）的振盪頻率為前提，在產生控制電壓的過程， 由於對基準時脈使用分頻器，相位比較頻率降低，所以很 容易受到外部雜訊等等影響。因而想要正確地以基準時脈 和以基準時脈為基準所產生的頻譜擴展時脈的相位而做為 所想要的週期量變曲線是很難以實現的。 士另外由遍及複數個裝置或是電路系統構成一個系統 日寸’考慮系統内的裝置或是電路各部分的動作，是否適用 於頻譜擴展時脈的情形，在一個系統内可能存在相互間無 法保證相位的複數時脈。在利用上述專利文獻i所示的動 作時脈之系統，為了確保適用且正確的料，必須對應裳 置間資料傳送介面的非同步化，因而需要追加緩衝記憶 體。 第1〇圖所示的電路方塊是利用組裝有以往的緩衝記 憶體之頻譜擴展時脈的資料處理電路之一例。 如第10圖所示，在此電路方塊20中，依據在基準時 脈產生电路22產生的基準時脈Rclk而將所輸入的資料讀 入正反為24並記憶在RAM26。 314968 7 1231651 千A fe在RAM%的資料，依據在擴展頻譜調變時脈產 ^電路23產生的擴展頻譜調變時脈而讀出並提供給正反 态25。正反器25依據擴展頻譜調變時脈Mclk _用側的電路方塊21。 " 如此一來，以往以擴展頻譜調變時脈使裝置動作時， =猎由使用緩衝記憶體（例如第1〇圖的Ram2〇暫時保持 貝料，以避免各動作時脈由於非同步而造成誤動作。因而 成本增加，並且必須有設置該緩衝記憶體的電路空間。另 外由於驅動緩衝記憶體的時脈速度等等制約條件， 計更加繁複困難。 【發明内容】 (發明所欲解決的課題） ==為有鑑於上述以往技術的問題點而研發者，以 量的;:二：產生裝置而在能夠降低或減少不需要輻射能 =度的頻譜擴展調變時脈產生裝置中，利用以往的 ^ :心μ㈣㈣#變時脈（請參考上述的專利 料德、μ m各部電路的動作時脈，並且在資 枓傳送介面不需要附加緩衝 、 蛴内奘署*々 匕體可以谷易地適用為系 、，先内衣置和各部電路的動作時脈，進而 能為目的。 < 用糸、、先的效 (解決課題的裝置） 1項發明的時脈產生裝 置，係為具備 申請專利範圍第 有： 基準時脈振盪器； 314968 8 1231651 —相位控制裝置’係在每個時脈週期依據可以改變的設 定條件，控㈣由該㈣器所產生的基準時脈之相位； 且以該相位控制裝置輸出被控制相位的時脈者，其 中， 則述相位控制裝置係改變前述的設定條件，以擴展輸 出時脈的頻譜。 申凊專利範圍第2項發明的時脈產生裝置，係為具備 有·· —目位控制裝置，係在每個時脈週期依據可以改變的設 疋條件’控制輸入的基準時脈之相位； 且以該相位控制裝置輸出被控制相位的時脈者，直中 前述相位控制裝置係改變前述的設定條#，展 出時脈的頻譜。 〃 申請專利範圍第3項的發 第1項或第2項的時脈產生裝 特徵為具備有·· 明係於記載在申請專利範圍 置中，前述相位控制裝置的 可變延遲電路，係依據對應前述設定條件的控制輸入 延遲基準時脈；以及 調整電路，係檢測出該可變延遲電路的延遲狀能，並 ^脈週期做為單位，調整可變延遲電路的控制輸;;，使 4對應控制相位時脈的基準時脈因延遲而產生的相位差， 不致超過預定的固定界限值。 ★申請專利範圍第4項的發明係於記載在巾請專利範圍 第1項至第3項中任—項的時脈產生裝置巾，前述相位控 314968 9 1231651 制裝置的特徵為以時脈週期 脈的基準時脈之相位差 ”、、 等對應控制相位時 界限值内的上下印 以使其在前述預定的固定 調整控制輸入。Q間漸增、漸減之量變曲線㈣仙）， 申：專利範圍第5項發明係於記載在申請專利範圍第 貝或第4項的時脈產生裝置中，其特徵為具備有： k遲同步（DLL)電路，具有做為電路要素之前述可 延遲電路 且以DLL電路和前述相位控制裝置合成可變延遲 路的控制輸入者。 *申請專利範圍“項的發明係於記載在申請專利範圍 ^員的時脈產生裝置中，將前述可變延遲電路做為依據 控制電壓延遲基準時脈的電路，前述DLL·電路的特徵為且 備有： _ 比較器’係比較來自該可變延遲電路的延遲輸出時脈 和基準時脈的相位；以及 第1充電泵，係對應該比較器的相位差輸出而產生前 述可變延遲電路的控制電壓； 且前述相位控制裝置係在調整控制輸入的電路之中使 用比第1充電泵的容量還大之第2充電泵，並對應做為控 制條件而設定的相位差產生控制電壓。 【實施方式】 依據以下的實施形態和所附的圖式說明本發明的時脈 產生裝置。 10 314968 1231651 :發明的時脈產生農置乃是為了擴展 瑨之裝置，利用相你％料+ 了脈的頻 變的設定μ 凋文方式在每個時脈週期依據可以改 改树產二，控制基準時脈的相位。藉由此控制方式， ΐ:二：的週期以進行頻譜的擴展。另外藉由丄 於固定\^制結果所產生的調變（頻譜擴展）時脈之相位差 的同步性。了 周變（頻譜擴展）時脈中有固定 第1圖疋具備如上述本發明的構成要件之時脈產生裝 方塊=之為實施形態的頻譜擴展調變時脈產生電路之電路 基準=圖所示的頻譜擴展調變時脈產生電路乃是以輸入 i外動r的延遲同步（dll)電路ig做為基本電路。 器1二二：形恶而言’也可以將產生基準時脈的時脈振盪 以 、同步（DLL)電路10整合成一個電路，另外也可 式的h脈振i n〗連接單體式的延遲同步(DLL)電 路10而構成電路。 "DLL電路10的構成是由複數個延遲元件组成的可變 較哭22以延遲來自時脈振盈器1的基準時脈，相位比 7能比較來自時脈振i器' 】的基準時脈和可變延遲電 ^輸出的延遲時脈的相位，第1充電泵4能對應相位比 f3的輸出而控制輸入電流和輸出電流並產生可變延遲 4二2,電星⑽，以及濾'波器5接收來自該充電泵 。、電流。i就延遲控制電壓VctrI而言，遽波器5的輸出會 饋到可變延遲電路2。此外也可以將上述各電路元件ic 314968 11 1231651 化，整合成單-電路而構成DLL電路1G。另外也可以外 接濾波器5而構成電路。 此處將來自延遲同步電路10的輸出端子㈣調變時 脈M c 1 k做為輸出時脈並提供給利用側的電路方塊（未圖 示）。此外，延遲設定電路U是操作附加的第2充電果Θ Η 之電路’可以調整電流而產生延遲控制電壓^以對岸 所設定的延遲量(延遲時間）。冑2充電泵12的容量較第^ 充電泵4Λ ’兩個充電果的電流通過共通端子6而整八為 可變延遲電路2的控制輸入。 口 第2圖所示的電路圖是在第1圖之中做為電路要素的 充電栗之一例。如第2圖所示，充電果的细成是第i的電 流源7、# 2的電流源8 '第i的開關swi、第2的開關 SW2、電容9和輪出端v〇ut。此充電泵藉由前段的相位比 較器3的輸出信號或是延遲設定電路"而接收設定的延遲 時間’在期間將開關SW1、SW2的任一個開關啟動， 電流I從第1的電流源7通過第i的開關…後流入電容 9(此時的充電量Δρ，，另外藉由從通過第2開關請2 的第2電流源8將電容9的電荷抽出(此時的放電量岭_ I △ G，可以改變△ ν(=Δ Q/C)的輪出電壓v〇ut。 此ΔΥ的變化是經由在延遲同步電路u的滤波器後 成為可變延遲電路2的控制電壓Vctrl，進而控制輪出時脈 脈衝的相位（延遲）。 第3圖所不疋基準時脈Rclk和可變延遲電路2的輪出 時脈（相位調變時脈Mclk)的關係之時序圖，該圖中的⑷ 314968 12 1231651 是基準時脈的波形。在DLL雷踗1 0仫伙丘丨 的延遲時ηΜ 制可變延遲電路2 9 、於基準時脈Rclk的週期。結果相位調變時 、C έ比基準時脈Rclk延遲1週期，* |、隹生 同相位時會表現出如第二和基準時脈Rclk ， 罘3圖（b)所不延遲丨週期的波形。 對此當延遲控制電壓Vctr丨的Δν變高時，相對於基 準打脈會變成如第3圖 1 、 ()所的““目位。反之當延遲控 制電昼Vctrl的^變 遲相位。 又風々弟3圖⑷所不的延 在此參照第i圖說明DLL電路1〇的動作，在此電路 :目位比較器3能檢測出輸入的基準時脈祕和輸出時脈 C的相位差，對應此相位差而控制第1充電泵4的充、 二電’就該結果而f ’透過濾波器5而產生的 壓Vc則以負回饋到可變延遲電路2,調整延遲到沒= 位差的方向而進行控制動作使之收敛為和輸人時脈同相。 總之’―當可變延遲電路2的輪出信號之相位較基準時 脈Rclk提W時’相位比較器3會產生相當期間的啟動信號 使第1充電泵4的開關SW2提前。如此一來第！充電‘ 4曰將電何△ Q從電容9抽出’使得輸出電壓的延遲控制 電壓Vctrl僅下降a v，&、# g α、研 進订l遲可變延遲電路2的時脈 脈衝之相位的動作。 反之’當可變延遲電路2的輸出信號之相位較基準時 脈缝延遲時，相位比較器3會產生相當期間的啟動作號 使第i充電泵4的開關SW2延遲。如此一來，第ι充電： 4會控制輸出電壓的延遲控制電壓Vctd使得上升△ v，結 314968 13 1231651 果可以提前輸出時脈Mclk的相位。如此_央， 水，1以使輪 出時脈Melk的相位和時脈振盪器1的相位同步。 如上所述，DLL電路1 〇的動作即是進行回饋控制動 作使輸出時脈Mclk的相位和基準時脈Rclk的相位I同步。 總之本發明即如後所詳述，藉由將基準時脈r c 1 k相位調傲 而擴展輸出時脈Mclk的頻譜。就達成此目的的裝置而:交 在本實施形態中係利用上述DLL電路1〇所示元件的^變 延遲電路2’藉由控制可變延遲電路2即可實現擴展頻： 的功能。 9 具體而言，將容量較第i充電泵4大的第2充電泵η 連接共通的輸入端子，以控制兩個充電栗的電流對可變延 遲電路2的輸入。此時由於設定第2充電泵12的輪出信號 比第1充電泵4的輸出信號大，故藉由操作第2充電果的° 輪出信號來改變控制輸入，產生所要的週期變化之時 脈信號。 以下詳細說明關於本實施形態中，依據這個方式而產 生擴展頻譜調變時脈的處理過程。 、在本毛月中藉由相位調變方式改變振盪器的基準時脈 士週』而進仃擴展頻譜’在那時限制基準時脈Rcik和調變 曰守脈M c 1 k的相位差於同闲 _ 於口疋範圍内’而在調變已經擴展頻 瑨的時脈中保證有一定的同步性。 當在2個各以基準時脈祕和調變時脈μ·為基準 、^、.先間進仃父接資料之際，而不能保證有此一定的同步 性時’則視此系統間乃是非同步性介面，需設置必要的裝 314968 14 I23l651 置使2個系統間正碟地交接資料 統介而v . I长立為非同步的系 第Π)圖如上述【先前技術】中所使用的 友γ。己k體等等，設置所謂的非同步介面電路。 、所謂保證有一定的同步性是指在上述2個各 脈為基準的系統間’定義其介面的時序限 ： 的時序限制進行系統時序的設計，使得夺统門=據此一疋 斗、丨 1义行乐、、死間可以交接資 枓而不需要上述的非同步介面電路。 例如將基準時脈Rclk和調變時脈Mc 限設為基準時脈祕的1/2週期並定義為位差之界 當相斜於其m疋義為其蚪序限制時， 界clk的調變時脈Mclk之相位差超過此 ，限W成為如第3圖⑷所示的狀態），#成為讀取在下一 資料（資料讀取是在時脈脈衝的上升時序 成錯誤的資料。 :就是說如第3圖⑴所示在本例調變時脈脈衝的邊緣 ^子在於_mTrelk和職仙之間⑺，亦即如果一直抑 基4時脈和調變時脈的相位差在基準時脈的週期Trclk I::::’並且保證有一定的同步性的話，利用已經擴 ^敎後的時脈，也可以不需要如上述【先前技術】之 α厅这而在貝枓傳达介面使用緩衝記憶體。此外 雖然在本例將基準時脈祕和調變時脈Melk的相位差之 界限值設為基準時豸缝的1/2週期，但此值乃是就時序 限制的设計條件而言，適宜地選擇而得到的值之—例。 在此就調變來自振盪器的基準時脈相位之裝置而古， 說明所用的可變延遲電路2的構成。可變延遲電路2㈣ 314968 15 1231651 成是由η個（在此你丨张一 4 控制電壓_，各2固）延遲元件組成，對應延遲 定量，通過最終段的-: 輸入時脈信號只延遲固 奴的兀件而輸出調變時脈Mclk。 在具有此構成的可變 „_ ^ τ I遲電路2，如上所述必須控制 你兰 k而使得對應基準時脈Rclk的相 位差，不致超過界限佶/1 (基準h脈Rclk的1/2週期）。為了 進仃如此的控制動作，+ 士 ^ 在本貫施形態之中，從各延遲元件 的輸出端P1至P8會產头4势一 生如第4圖所示藉由各元件所__ 定間隔的延遲時脈pqp8(此外在第4圖中省略記 =出端P5至P8的波形圖），由對應後述的基準時脈祕 ^目位關係、，可以利用於檢測出可變延遲電路2的動作狀 悲0 接著說明關於檢測出對應延遲控制電壓Vctrl所控制 的可變延遲電路2之動作狀態的裝置。可變延遲電路2的 動作狀態可以從檢測上述各延遲元件的輸出端所產生的延 遲時脈PUP8之輸出狀態而得知，由在每個時脈週期的 ^時間點之可變延遲電路2的延遲時脈PUpk輸出狀 態’可以得到對應基準時脈的調變時脈之相位差，藉由所 得到的相位差可以控制調變時脈不致超過先前所述 脈週期Trclk的1/2。 此相位差檢測裳置設置於延遲設定電路u，可以依據 檢測結果而設定可變延遲電路2的控制輸入，而從各延遲 元件的端子P1至P8輸出不同相位的延遲時脈會輸入到延 遲设定電路1 1的相位差檢測裝置。 314968 16 1231651 在此由可變延遲電路2的各延遲元件的輪出端p〗至 P8之輸出狀態’詳細地說明檢測對應基準時 之相位差的方法。 J。方又蚪脈 弟5圖所示是說明基準時脈驗和頻譜擴展調變時脈 c的關係以及相位差的檢測原理之時序圖。 第5圖中的⑴是基準時脈祕和頻譜擴展調變時脈 Mclk的相位一致時的情 展心士 A疋延遲1週期的頻譜擴 …欠％脈Mclk的上升。在第5圖中的⑴下方所示的時 :⑴’是在⑴的動作狀態時’可變延遲電路2的 疋件的時脈脈衝輸“之上料點。此外在^ =準時脈祕’其High/LGW(高/低）的duty(功能）比是 〇另外雖然在此所見到的各延遲元件的時脈脈衝輸出 Ρ、：2、.··ρ8是上升時點，其實也可以是下降時點。 第5圖巾的（2)是頻譜擴展調變時脈脈衝—a的上 時點比曰基準時脈咖延遲的情形同樣地在第$圖中的 2)是在(2)的動作狀態時’可變延遲電路 的時脈脈衝輸出Ρΐ、。2、.·.ρ8之上升時點。遲-件 士第5圖中的（3)是頻譜擴展調變時脈脈衝的上升 時點延遲到最大值1/2Trclk的情形，同樣地在第5圖中的 W是在(3)的動作狀態時’可變延遲電路2的各延遲元件 的時脈脈衝輸出ρ1'ρ2、_·.ρ8之上升時點。 士第5圖中的（4)是頻譜擴展調變時脈脈衝μ也的上升 日守點^基準時脈邮提前的情形，同樣地在第5圖中的 (4)疋在（4)的動作狀態時，可變延遲電路2的各延遲元件 314968 17 1231651 的時脈脈衝輸出pl、p2、."P8之上升時點。 第5圖中的(5)是頻譜擴展調變時脈脈衝⑷ 時點提前到最大值l/2Trc〗k的情形，π趕 , 月小冋樣地在第5圖中的 (5)是在（5)的動作狀態時，可變延遲雷敗 夂、每包路2的各延遲元件 的時脈脈衝輸出ρΐ、ρ2、."Ρ8之上升時點。 延遲設定電路U的相位差檢測 T双W衣罝疋由邏輯電路或 是微電腦構成，在第5圖中的⑴’至(5)，戶斤示的各延遲元 件的時脈脈衝輸出pl、p2、...p8之上升時點(也可以是下 降時點’在以下的記述也是—樣），藉由判定基準時脈祕 的位準是Hlgh或是Low’檢測出可變延遲電路2的動作 狀態即由於延遲所產生的調變時脈相對於基準時脈的相位 差。另外延遲設定電路U，係依據相位差的檢測結果而改 變產生輸人可變延遲電路2的㈣電壓㈣定以產生頻譜 擴展調變時脈。 ，就檢測相位差的實施步驟而言，在各延遲元件的時脈 脈衝輸出之上升時點，基準時脈Rclk是mgh的情形產生 Η信號，Low的情形產生L信號，此H，l信號的組合表 示那時可變延遲電路2的動作狀態。 前述第5圖中的（1)的情形，延遲元件輸出pl至p4的 上升時點，因為基準時脈Rclk* High，所以產生H信號， 延遲兀件輸出P5至p8的上升時點，因為基準時脈Rclk 是Low，所以產生l信號。 接著第5圖中的（2)的情形，在pl至p3、p7, p8的上 升日守點，因為基準時脈Rclk也是High，所以產生H信號， 18 314968 1231651 4 Τ =的上升日守點，因為基準時脈Rclk是Low，所以產 广號。同樣地第5圖中的(3)的情形，在pi、p2、p6 、上升日守點，因為基準時脈Rclk也是High，所以產 王Η信缺，^ Q方 Ρ5的上升時點’因為基準時脈Rclk是 L〇W，所以產生L信號。 以上針對基準時脈祕說明延遲元件輸出是延遲的 二开但是當相對基準時脈Rclk而延遲元件的輸出是提前 的h形，同樣地作判 的（ J疋時將會疋如同下述【第i表】中 不此外【第1表】是就第5圖中的⑴至（5) 所不的動作狀態時， 整理 ^遲凡件輸出Pi至p8的判定結果之
k遲設定雷敗1〗θ + 時脈脈衝輸出ρ1、二8°:所述得到的各延遲元件的 咖的位_ θ H. ^ "·Ρ^料點，判定基準時脈 組合(參照【ST:; W’而依據所得 作妝r g 士 "】）即可檢測出可變延遲電路2的動 相對於基準時脈的調變時脈之相位差 週k相位以改變可# 週期Tixlk 電路2的設定而將相位差限制名 月I"；、的1/2範圍内之延遲量（相位）。 -月關於如上所述基準時脈的相位調變動作以改 314968 19 1231651 變調變時脈的週期（擴展 的1/2範圍内。 頻譜）將相位差限制在週期
Trclk 乙遲叹疋電路11在產生調變時脈之際，如上所述因為 ==制在週期Trc…2範圍内，所以當檢測出、 ^此限制值的上限或是下限時（第5圖及【第】表】 ()的狀態），就改變到目前為止的各個控制條件之 設定。即設定延遲相位而超過限制值m變為提前相 位。另外μ提前相位而超過限制值時，&改變為延遲相 :二是在改變提前或延遲此相位時，同時為了擴展調變 ^脈的頻言普’就每個週期的相位調變的結果而言，必須改 變设定使得調變時脈的週期改變。 ▲首先說明依據變更設定的基本式相位控制動作。 變更設定是指示提前或延遲的方向，將週期作變化的 變更設定條件。實際上在可變延遲電路2為了將週期作△彳 變化必須輸入符合該相位差的控制電壓△v以產生所需的 相位差。$ 了使相位提前或延遲，必須增加或減少^電 壓Δν。在此以減少Δν而使得相位延遲的情形加以說明。 延遲設定電路11為了供給必須的控制電壓△V做為 可變延遲電路2的控制輸入以改變時脈週期進而延遲 相位。指示第2充電泵12取出相對應^的電荷△〇 ,以 控制減少延遲控制電壓Vctrl的△ V。 第6圖所示是藉由此控制而調變相位的時脈之時序 圖。第6圖所示是在基準時脈Rclk的每一週期藉由控制減 少一定的延遲控制電壓△ V之例子。 314968 20 1231651 如第6圖所示，在此例之中關於調變時脈Mcik的第^ 時脈，將延遲控制電壓Vctrl設為Vref_ △ v。此外Vref是 土準日π脈Rclk和輸出時脈調相日寺的延遲控制電壓。藉由此 延遲控制電壓vctrl使得調變時脈Mclk的相位比基準時脈 Rcik，、延遲△ t相位。同樣地關於第2 路η將延遲控制電…設一Δν。藉：二： 控制電壓Vctrl使得調變時脈Mclk的相位比基準時脈只延 ^ 2Δί相位。以下同樣地關於第n個時脈，使得產生調變 時脈的相位比基準時脈只延遲η△ t相位。也就是說其間的 為夂日守脈的週期Tmclk變成基準時脈的週期Trclk+ △〖，令 週期產生△ t變化。 一以上是說明關於以減少△ V而控制延遲相位的情形。 同樣地可以增加△v而控制提前相位。 雖然上述是當基準時脈和調變時脈的相位差到達此限 2的上限或是下限時’就改變到目前為止的控制條件之 S。而在提前或延遲此相位時，同時關於為了能夠改變 ::時，的週期之基本相位控制動作（參照第6圖）予以說 明’但是為了擴展調變時脈的頻言鲁，在每個調變時脈的週 功，必須進行加上偏差的設定條件變更。 如下不的實施形態是依據上述的基本相位控制動作， 附加調#私从、4 j ^^ 以產生擴展頻谱的調變時脈之適當實施妒 態。 、 / 在本實施形態之中，當基準時脈和調變時脈的相位差 1、此限制值（基準時脈週期Trclk的1/2)的上限或是下限 314968 21 1231651 t、就改·又到目珂為止的控制條件之設定。在變更提前或 延遲此相位之外，雖進行改變調變時脈的週期，但是在每 加上偏差，使用擴展頻譜的調變量變曲線。此 =·吏置受曲線是可以做為依據使相位差（基準時脈和調變 位差）在上述限制值的上限或是下限之間漸增、漸 減之置變曲線。 ★第7圖所示是依據本實施形態產生頻譜擴展調變時脈 h的動作特性圖。第7圖⑷是對應時脈週期n的調變時 脈之週期丁祕’此週期是對應基準時脈的週期Trclk的 變化量Ut)’在每一時脈群n⑴，η⑺…改變週期。第7 ，W所示是對應同—圖（Α)的時脈週期ν的基準時脈和調 =時脈的相位差^ (Ν)。第7圖⑻所示的相位差0(Ν)是相 ；週』的相位差，+必max(N)是上述限制值（在上述實 施形態是基準時脈週期Trclk的i /2)的上限值，· —χ(Ν) 是下限值。 第7圖（Β)所示，$匕動作特性是在上述限制值的上限 值:0max(N)和下限值_0max(N)之間，相位差必（ν)交互 地在返於漸增、漸減，而連結上下限值的各相位差特性線 (對應第7圖（A)的時脈群n⑴，n⑺…）是將其間的調變時 脈週期丁mdk之設定訂為一定，因而以直線表示在各時 脈群分別設定各相異值的調變時脈週期(圖示的例 中為△ t 2 △ t ’ 3 △ t···)，在調變時脈的週期加上偏差。 此外在第7圖的例子中將調變時脈的變動週期Nctm的半 週期的調變量變曲線以往返的型式形成一週期份的量變曲 22 314968 !231651 線0 如此-來藉由在調變時脈的週期加上偏差而變動可以 知向頻譜擴展的效果。 第9圖所示是藉由本眘 Α 的睥 Λ开八％所產生的擴展頻譜調變 的蛉脈而減低ΕΜΙ的效果之實驗結果。 脈而L9圖⑷所示是關於2GMHz至6gmhz的未調變的時 …s “亥電力頻相結果。同圖⑻所示是本實施形態的 2展頻譜調變時脈的電力頻譜的解析結果。如 擴展頻譜調變時脈的情形，I · ’ 未调變的時脈比較，可以減 在^心頻率（4gmhz)的峰值另外可以擴大帶域。 弟8圖所示的是摘用^: 士又义 生 " 在本毛月的頻譜擴展調變時脈產 生電路中之資料處理電路方塊的概略圖。 理電使用，頻譜擴展調變時脈產生電路23的資料處 情妒，二 資料送到利用側的電路方塊21的 二：登擴展頻譜調變之時脈的一定同步性(即將對應基 2脈的調變時脈之相位差限制在例如基準時脈的Μ週 :)，因為沒有超過週期，所以在資料處理電路2〇側… 基準時脈產生電路22、頻譜擴展調變時脈產生電路 、據基準時脈產生電路22所供給的基準時脈讀取資 :二：送到次段正反器25的正反器“，以及在擴展頻 S。4脈項取貧料，並傳送到次段顯示裝置的正反器幻 P可：而不需要使用以往的例子中(參照第1〇圖)所示的緩
擴二體？可以動作。如此一來，藉由本實施形態的頻譜 擴展_時脈產生電路，可以提供在資料傳送介面不U 314968 23 1231651 緩衝記憶體做為資料傳送介 的資料處理電路。 ’要f間早的構成高效能 【發明的效果】 可以改㈣：的時脈產生電路’在每-時脈週期，依據 準時r二條件’利用相位調變方式控制所產生的基 展。而且=°猎由改變調變時脈的週期以進行頻譜的擴 在固定的=限制基準時脈和調變後的擴展時脈的相位差 靶圍内（不要超過以基準時脈週期為 的固定界限值)，由於在擴展時脈可以保證一定二:， 所以即使利用本發明的擴展頻譜時脈做為系統 各部電路的動作時脈，也不需要像以往技術在資料傳送= 面附加㈣記憶體’可以很容易地做為系統内的動作時 脈’並且可以提高適用系統的效能。 另外，藉由DLL電路做為控制基準時脈的相位 路，可以保證基準時脈和調變時脈的一定相位關係 以提高動作的安定性。 【圖式簡單說明】 第1圖所示是在本發明的實施形態中，頻譜擴展調變 時脈產生電路的電路方塊圖。 第2圖所示的電路圖是在^圖之中做為電 充電泵之一例。 的 第3圖所不是基準時脈Rcik和延遲設定電路的輪 (相位調變時脈Mclk)的關係之時序圖。 第4圖所示是可變延遲電路的延遲元件所輸出的μ， 3】4968 24 ^31651 P2，...pg之時序圖。 弟5圖所不疋說明基準時脈Relk和頻譜擴展調變時脈 的關係以及相位差的檢測原理之時序圖。 ★目斤示是在4週期藉由控制可變延遲電路的控 】輪=增加ΔΥ而調變相位的時脈之時序圖。 第7圖所示是產生頻譜擴展調變時脈時的動作特性 圖。 第8圖所示的電路方塊是適用在本發明的頻譜擴展調 交時脈產生電路中之資料處理電路之一例。 第9圖(a) (b)所不是未擴展頻譜調變的時脈和本發明 的擴展頻譜調變之時脈的電力頻譜圖。 第則所示的電路方塊是利用組裝人以往的緩衝記 體之頻譜擴展時脈的資料處理電路之一例。 1 3 5 7 9 11 13 22 基準時脈振盪器 相位比較器 濾波器 第1電流源 電容 延遲設定電路 輪出端子 基準時脈產生電路 23 擴展頻 24,25正反器
2 可變延遲電路 4 第1充電泵 6 共通端子 8 第2電流源 10 DLL(延遲同步）電路 12 第2充電泵 2〇,21 電路方塊 生電路 26 RAM 314968 25