TWI229878B - Multilayer capacitor - Google Patents
Multilayer capacitor Download PDFInfo
- Publication number
- TWI229878B TWI229878B TW093106290A TW93106290A TWI229878B TW I229878 B TWI229878 B TW I229878B TW 093106290 A TW093106290 A TW 093106290A TW 93106290 A TW93106290 A TW 93106290A TW I229878 B TWI229878 B TW I229878B
- Authority
- TW
- Taiwan
- Prior art keywords
- pull
- out portion
- conductor layer
- inner conductor
- dielectric element
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 148
- 239000004020 conductor Substances 0.000 claims abstract description 457
- 238000003475 lamination Methods 0.000 claims description 23
- 238000009413 insulation Methods 0.000 claims description 10
- 239000000919 ceramic Substances 0.000 abstract description 42
- 230000000052 comparative effect Effects 0.000 description 23
- 230000004907 flux Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 3
- 239000010953 base metal Substances 0.000 description 3
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 239000012773 agricultural material Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
1229878
赛 【發明所屬之技術領 本發明係有關於 積電容器,尤其係有 小之層積電容器。 域】 大幅度降低等價串聯電感(ESL)之層 關於可使CPU用之電源之電壓變動變 【先前技術】 近年來,在資訊處理 置)因處理速度提高及高、 之CPU(主運算處理裝 流顯著增加。巾,隨著有動〜化,動作頻率變高而且耗電 ”向。®此,在用以供給Cp因耗電力降低化而一降低 速、大的電流變動,要將 之電源,毛生更向 制在本電源之容許值内變得报困L ^動所伴隨之電壓變動抑 因而’如圖7所示,將稱為 100和電源102連接,頻繁的用·、'、解轉/電容之層積電容器 在電流之高速之暫態變動時利用=之安定化對策。而’ 電容器100供給CPU 104電流,佶〜々返之充放電,自本層積 動。 之传抑制電源102之電壓變 可是,隨著現在CPU之動作頻 變成更高速且大。因而,圖7所八更问頻化’電流變動 有之等價串聯電感(ESL)相對的=^層=電容器100本身具 電感對電源之電壓變動之影響大。。結果,本等價串聯 即,在圖7所示之CPU104之雷、、周φ 積電容器100,在本圖7之等價電〜、〜路使用之以往之層 ESL高。因此,如圖8所示,隨著雷不之係寄生成分之 电机1之變動,本ESL妨礙
2030-6210-PF(N2).ptd 1229878 五、發明說明(2) 層積電容器之充放電。因而,和上述一樣,電源之電 壓V之變動如圖8所示易變化,正無法適應今後CPU高速 化。 其理由係,在係電流之暫態時之充放電時之電壓變動 用下式1近似,ESL之高低和電源之電壓變動之大小有關。 dV = ESL · di/dt 式 1 在此,dV係暫態時之電壓變動,di係電流變動(A),t 係變動時間(秒)。 而,在此,在圖9表示本以往之電容器之外觀,而且 在圖10表示其内部構造,依據這些圖說明以往之層積電容 器1 0 0如下。即,為了得到靜電電容,圖9所示之以往之層 積電容器100在構造上將各自設置了圖1〇所示之2種内部導 體層114、116之一對陶瓷層112A交互的層積後,形成電介 質元件11 2。 而’向電介質元件112之相向之2個側面112B、112C各 自拉出這2種内部導體層114、116。和内部導體層114連接 之端子電極1 18及和内部導體層丨16連接之端子電極12〇各 自設置於圖9所示之層積電容器1〇〇之相向之側面112β、 112C。 在攻種以往之層積電容器1〇〇,ESL大,尤其難使cpu 用之電源之電壓變動變小。 此外,為了降低ESL,開發在特開平114 44 996號公 艮、特開平20^-2807!號公報、特開平2〇〇2_1 5 1 349號公 報、特開平2002-2 3 1 559號公報、特開平2〇〇2_1 642 56號公
第7 1229878 . 五、發明說明(3) 報等所公開之層積電容器。 可是,尤其要求可使CPU用之電源之電壓變動更小之 層積陶瓷電容器。 【發明内容】 本發明考慮上述之事項,其目的在於提供一種層積電 容器,大幅度降低等價串聯電感,可使CPU用之電源之電 壓變^動變小。 為達成上述之目的,本發明之第一形態之層積電容 器,包括: 電介質層;及 至少4種之第一至第四内部導體層,在用該電介質層 絕緣下按照第一至第四之順序依次配置於電介質元件内; 其特徵在於: 在該第一至第四内部導體層各自形成至少一個切入 部; 在各自之該内部導體層利用各自之切入部形成電流折 回流動之流路部; 在經由該電介質層在層積方向相鄰之該内部導體層之 流路部彼此之間電流彼此反向的流動。 若依據本發明之第一形態之層積電容器,在向本層積 電容器通電時,在經由陶瓷層相鄰之層積方向上下之流路 部之間,電流彼此反向的流動。而隨著,因在内部導體層 流動之高頻電流而發生之磁通相抵消,使層積電容器本身
2030-6210-PF(N2).ptd 第 8 頁 1229878 , 五、發明說明(4) 具有之寄生電感變小。因而,降低等價串聯電感(ESL)。 此外,在同一内部導體層内,也因在隔著切入部位於兩側 之流路部之部分間之電流之流向彼此相反,在這一點,也 更降低等價串聯電感。 自以上,在本發明之第一形態之層積電容器,可更低 ESL化,有效電感大幅度降低。結果,若依據本發明之第 一形態,可確實抑制電源之電壓之振動,可得到最適合作 為CPU之電源用之層積電容器。 該第一内部導體層和該第三内部導體層具有相對於這 些導體層之中心點對稱之平面形狀較好。 該第二内部導體層和該第四内部導體層具有相對於這 些導體層之中心點對稱之平面形狀較好。 藉著在這種圖案形成内部導體層,在經由電介質層在 層積方向相鄰之内部導體層之流路部彼此之間易使彼此之 電流流向相反。 該第一内部導體層具有第一拉出部,向該電介質元件 之第一側面拉出該第一拉出部;該第三内部導體層具有第 三拉出部,向該電介質元件之和該第一側面反側之第三側 面拉出該第三拉出部較好。 在該電介質元件之第一側面安裝和該第一拉出部連接 之第一端子電極;在該電介質元件之第三側面安裝和該第 三拉出部連接之第三端子電極較好。 該第二内部導體層具有第二拉出部,向該電介質元件 之第一側面及第三側面相異之第二側面拉出該第二拉出
2030-6210-PF(N2).ptd 第9頁 1229878 五、發明說明(5) ------__ 部;該第四内部導體層具有第四拉出部,向該電人 之和該第二側面反側之第四側面拉出該第四拉^私兀件 在該電介質兀件之第二側面安裝和該第二拉Λ好。 之第二端子電極;在該電介質元件之第四側面連接 四拉出部連接之第四端子電極較好。 、和該第 於是,藉著在電介質元件之4個側面各自形 極,可更降低ESL。 X %子電 該第一拉出部之寬度和形成了該切入部之一 體層之全寬大致相等;該第三拉出部之寬度和形:内部導 入部之第三内部導體層之全寬大致相等較好。ν成了該切 該第一端子電極及該第三端子電極具有和該 部及第三拉出部之寬度同等以上之寬度較好。Χ 一拉出 _ 於是,藉著使第一拉出部及第三拉出部之寬度變寬, 运些拉出部和對應之端子電極之連接變得更確實。 該第二拉出部之寬度和利用該第二内部導體層之切入 部所分離之該流路部之寬度大致相等;該第四拉出部之寬 度和利用該第四内部導體層之切入部所分離之該流路部之 寬度大致相等也可。 此外,這些第二及第四拉出部之寬度也和對應之内部 導體層之寬度大致相等也可。 向該第二側面之約中央部拉出該第二拉出部;向該第 四側面之約中央部拉出該第四拉出部較好。 在本發明之第一形態,該第二端子電極之寬度係和該 第二拉出部之寬度同等以上,但是比該第二側面之寬度
1229878 , 五、發明說明(6) 窄;該第四端子電極之寬度係和該第二端子電極之寬度大 致相等也可。 在本發明之第一形態,該第一至第四内部導體層各自 經由該電介質層按照此順序在層積方向重複多次的層積也 可。在此情況,層積電容器之靜電電容值變大,而且抵消 磁場之作用變成更大,電感大幅度減少,ESL更降低。 在本發明之第一形態,該切入部之平面形狀係大致L 字形較好。在係這種L字形之切入部之情況,易形成彼此 反向之流路部。 達成上述之目的,本發明之第二形態之層積電容器, 包括: 電介質層;及 至少8種之第一至第八内部導體層,在用該電介質層 絕緣下按照第一至第八之順序依次配置於電介質元件内; 其特徵在於: 在該第一至第八内部導體層各自形成至少一個切入 部; 在各自之該内部導體層利用各自之切入部形成電流折 回流動之流路部; 在經由該電介質層在層積方向相鄰之該内部導體層之 流路部彼此之間電流彼此反向的流動。 在本發明之第二形態,8種内部導體層各自具有切入 部,該切入部之周圍之内部導體層之部分構成流路部,在 同一平面内電流反向流動,而且和經由電介質層相鄰之別
2030-6210-PF(N2).ptd 第11頁 1229878
因此’因在内部導體層流動之高 相抵消,可使声穑雷交I目 ’電机而么生之磁通 的内部導體層之流路部之間彼此反向流動。 果,降低等價串聯電感(ESL)。 冤苡釔j結 =卜,在同―内部導體層内,也@隔著切人部位於兩 貝1之肌。P之間電流之流向彼此相反,等價串聯電感更 低0 自以上,若依據本發明之第二形態之層積電容器,可 更低ESL化,有效電感更大幅度降低。 ° 該第一内部導體層和該第五内部導體層具有相對於這 些導體層之中心點對稱之平面形狀;該第二内部導體層和 該第六内部導體層具有相對於這些導體層之中心點對&之 平面形狀;該第三内部導體層和該第七内部導體層具有相 對於這些導體層之中心點對稱之平面形狀;該第四内部導 體層和該第八内部導體層具有相對於這些導體層之中心點 對稱之平面形狀較好。 藉著將第一至第八内部導體層構成這種圖案,在層積 方向相鄰之内部導體層間易產生彼此反向之電流流動。 該第一内部導體層具有第一拉出部,向該電介質元件 之第一側面拉出該第一拉出部; 該第二内部導體層具有第二拉出部,在和該第一拉出 部相異之位置向該電介質元件之第一側面拉出該第二拉出 部; 該第五内部導體層具有第五拉出部,在該電介質元件
2030-6210-PF(N2).ptd 第12頁 1229878 五、發明說明(8) 之和第一側面反側之第三側面拉出該第五拉出部; 該第六内部導體層具有第六拉出部,在和該第五拉出 部相異之位置向該電介質元件之第三側面拉出該第六拉出 部; 該第三内部導體層具有第三拉出部,在該電介質元件 之和第一側面及第三側面相異之第二側面拉出該第三拉出 部; 該第四内部導體層具有第四拉出部,在和該第三拉出 部相異之位置向該電介質元件之第二側面拉出該第四拉出 部; 該第七内部導體層具有第七拉出部,在該電介質元件 之和第二側面反側之第四側面拉出該第七拉出部; 該第八内部導體層具有第八拉出部,在和該第七拉出 部相異之位置向該電介質元件之第四側面拉出該第八拉出 部較好。 在該電介質元件之第一側面安裝各自和該第一拉出部 及第二拉出部連接之第一端子電極及第二端子電極; 在該電介質元件之第二側面安裝各自和該第三拉出部 及第四拉出部連接之第三端子電極及第四端子電極; 在該電介質元件之第三側面安裝各自和該第五拉出部 及第六拉出部連接之第五端子電極及第六端子電極; 在該電介質元件之第四側面安裝各自和該第七拉出部 及第八拉出部連接之第七端子電極及第八端子電極較好。 藉著採用這種構造之拉出部及電極之配置,在電介質
2030-6210-PF(N2).ptd 第13頁 1229878 五、發明說明(9) 元件之4個側面可各自製造各2個之端子電極。而且,在向 本層積電容器通電時,電流流動,使得相鄰之端子電極彼 此之極性相異而交互的變成正負極。因而,在各拉出部各 自發生之磁通因在彼此反向流入拉出部内之電流而相抵 消,產生更降低等價串聯電感之效果。 該各拉出部之寬度係在該各内部導體層之該流路部之 寬度之1/3〜1/4較好。藉著採用這種尺寸,可確實達成在 同一側面配置2個端子電極之構造。又,各内部導體層和 端子電極更確實的連接。 該第一至第八内部導體層各自經由該電介質層按照此 順序在層積方向重複多次的層積較好。 在此情況,不僅層積電容器之靜電電容值變高,而且 抵消磁場之作用變成更大,電感更大幅度的減少,ESL更 降低。 在本發明之第二形態,該切入部之平面形狀實質上係 直線形狀較好。在本發明之第二形態,將切入部之平面形 狀設為直線形狀,也易產生彼此反向流動之電流。 為達成上述之目的,本發明之第三形態之層積電容 器,包括: 電介質層; 至少4種之第一至第四内部導體層,在用該電介質層 絕緣下按照第一至第四之順序依次配置於電介質元件内; 第五内部導體層,在形成該第一内部導體層之電介質 層之上形成,而且以和該第一内部導體層之絕緣之圖案在
2030-6210-PF(N2).ptd 第14頁 1229878 五、發明說明(ίο) 同一平面方向相鄰的形成; 第六内部導體層,在形成該第二内部導體層之電介質 層之上形成,而且以和該第二内部導體層之絕緣之圖案在 同一平面方向相鄰的形成; 第七内部導體層,在形成該第三内部導體層之電介質 層之上形成,而且以和該第三内部導體層之絕緣之圖案在 同一平面方向相鄰的形成;以及 第八内部導體層,在形成該第四内部導體層之電介質 層之上形成,而且以和該第四内部導體層之絕緣之圖案在 同一平面方向相鄰的形成; 其特徵在於· 在該第一至第八内部導體層各自形成至少一個切入 部; 在各自之該内部導體層利用各自之該切入部形成電流 折回流動之流路部; 在經由該電介質層在層積方向相鄰之該内部導體層之 流路部彼此之間電流彼此反向的流動。 在本發明之第三形態之層積電容器,在向層積電容器 通電時,在經由電介質層在層積方向相鄰之流路部之間, 電流彼此反向流動。隨著,因在内部導體層流動之高頻電 流而發生之磁通相抵消,可使層積電容器本身具有之寄生 電感變小。因而,等價串聯電感(ESL)降低。此外,在同 一内部導體層内,也因在位於夾著切入部之流路部之部分 間各自電流之流向彼此相反,等價串聯電感更降低。
2030-6210-PF(N2).ptd 第15頁 1229878 五、發明說明(11) 又’在本發明之第三形態,以在同一面上配置8種内 部導體層各2種之形式層積4層。因而,在一個電介質元件 之内部形成2組内部導體層彼此相向的並列配置之電容 即’在本發明之第三形態之層積電容器,具有在同一 電介質元件之内部相鄰的存在2個本發明之第一形態之層 積電容器之作用效果,可更低ESL化,有效電感大幅度降 低。結果’若依據本發明之第三形態,可確實抑制電源之 電壓之振動’可得到最適合作為cpu之電源用之層積電容 器。 又’在本發明之第三形態,因8種内部導體層以各自 在同,上排列各2種之形式配置,構成由2組電容器組成 之電容器陣列,可將層積電容器高功能化。 4第一内部導體層和該第三内部導體層具有相對於這 些導體層之中心點對稱之平面形狀; σ亥第一内部導體層和該第四内部導體層具有相對於這 些導體層之中心點對稱之平面形狀; 该第五内部導體層和該第七内部導體層具有相對於這 些導體層士中心點對稱之平面形狀; 4第/、内部導體層和該第八内部導體層具有相對於這 些導體層之中心點對稱之平面形狀較好。 该第一内部導體層和該第五内部導體層具有相對於這 些導,層之間之間隙之中心點對稱之平面形狀; 該第二内部導體層和該第六内部導體層具有相對於這
第16頁 1229878 五、發明說明(12) 些導體層之間之間隙之中心點對稱之平面形狀; 該第三内部導體層和該第七内部導體層具有相對於這 些導體層之間之間隙之中心點對稱之平面形狀; 該第四内部導體層和該第八内部導體層具有相對於這 些導體層之間之間隙之中心點對稱之平面形狀更好。 藉著在這種圖案形成内部導體層,在經由電介質層在 層積方向相鄰之内部導體層之流路部彼此之間易使彼此之 電流流向相反。 該第一内部導體層具有第一拉出部,向該電介質元件 之第一側面拉出該第一拉出部; 該第五内部導體層具有第五拉出部,向和該電介質元 件之該第一側面反側之第三側面拉出該第二拉出部; 該第二内部導體層具有第二拉出部,在和該第一拉出 部相異之位置向該電介質元件之第一側面拉出該第二拉出 部; 該第六内部導體層具有第六拉出部,在和該第五拉出 部相異之位置向該電介質元件之第三側面拉出該第六拉出 部; 該第三内部導體層具有第三拉出部,在和該第五拉出 部及第六拉出部相異之位置向該電介質元件之第三側面拉 出該第三拉出部; 該第七内部導體層具有第七拉出部,在和該第一拉出 部及第二拉出部相異之位置向該電介質元件之第一側面拉 出該第七拉出部;
2030-6210-PF(N2).ptd 第17頁 1229878 五、發明說明(13) 該第四内部導體層具有第四拉㈣,在和該第三拉出 部、第5拉出部以及第六拉出部相異之位置向該電介質元 件之第二側面拉出該第四拉出部; »亥第八内部導體層具有第八拉出部,在和該第一拉出 =、第二拉出部以及第七拉出部相異之位置向該電介質元 件之第一側面拉出該第八拉出部較好。 在該電介質元件之第一侧面安裝和該第一拉出部連接 ίΪ:端子電#、和該第二拉出部連接之第二端子電極、
連接之第七端子電極以及和該第八拉出部 連接之第八端子電極; W 之第質元件之第三侧面安裝和該第三拉出部連接 和該第五;i和該第四拉出部連接之第四端子電極、 連i之第六端:電第五端子電極以及和該第六拉出部 之拉:ί各之2層内部導體層彼此 動,使得相鄰電容器通電時,電流流 ΙΪ出:=,在各拉出部各自發生之磁通因在彼此反向流 果…内之電流而相抵消’產生降低等價串聯電感之效 声之第ΐ拉出部各自之寬度係和在該各内部導體 L同等以下較好。藉著採用這種構造, 件之二個相向之側面可各自並列配置4個端子 第18頁 2030-6210-PF(N2).ptd 1229878 五、發明說明(14) 電極。 該電介質兀件係具有和該第一側面及第三側面 第二側面及第四側面之長方體形狀; 相異之 第一側面及第三側面之寬度比該第二側面 之寬度寬較好。 第四側面 藉著採用這種構造,自8種内部導體層各自 個拉出部,向電介質元件之4個侧面之中之形成 之共^ 面易拉出各4個。而且,相鄰之端子電極彼此之極性=則 相異。此外’因在電介質元件之4個侧面之中之形成 個側面存在各4個和内部導體層之拉出部連接之端的2 極,可有效的活用形成長的侧面。因而, 電 器小型化。 吧j使層積電容 該第一至第四内部導體層各自經由該 順序在層積方向重複多次的層積; 電〗I吳層按照此 而且,該第五至第七内部導體層各自 按,順序,層積方向重複多次的層積較好由5亥電门負層 若依據這種構造,不僅層積電容器 〜 抵消磁場之作用變成更大,電感 $電電二變大, 低。 Λ尺入r田度減少,E1SL更降 在該第-、第五、第三以及第七内 入部係大致L字形; 导體層形成之切 在該第二、第六、第四以及第八内 入部係大致直線形狀較好。 導體層形成之切 第二形心,忒切入部之寬度係該内 在本發明之第·一至楚-#能 j.».,
1229878 五、發明說明(15) 部導體層之寬度之1/10〜1/3較好,係1/8〜1/4之寬度更 好。切入部之寬度過窄時,有絕緣性不充分之傾向;切入 部之寬度過寬時’電極面積減少,有靜電電容值降低之傾 向0 【實施方式】 以下’依照圖面說明本發明之層積電容器之一實施形 態。 實施形態1 在圖1至圖5表示係本發明之層積電容器一實施形態之 層積陶瓷電容器(以下只稱為層積電容器)1〇。如這些圖所 示,本層積電容器10之主要部分具有藉著將複數片係電介 質片之陶瓷綠片(烘烤後變成陶瓷層12A)層積 烤而得到之係長方體形狀之燒結體之電介質元件曰12積壯 •如圖1、圖3以及圖4所示,在本電介質元件12内之陶 瓷層(電介質層)12A在層積方向z之既定之高度位置配置以 X軸及γ軸為平面之面狀之第一内部導體層14。在電介質 件12内,在間隔陶瓷層12a之内部導體層14之下侧一、 配置面狀之第二内部導體層16。 ’ 、 在電介質元件12内在間隔陶瓷層12A之第二内部 層16之層積方向z之下側一樣的配置面狀之第三内部 層18。在本第三内部導體層18之層積方向z之下側一樣 配置面狀之第四内部導體層2〇。於是,在電介質元 在間隔陶究層1 2A下相向的配置自第一内部導體層14至第
2030-6210-PF(N2).ptd 第20頁 1229878 五、發明說明〇6) 四内部導體層20。 即,在本實施形態,將自第一内部導體層1 4至第四内 部導體層20在各自被夾在烘烤後之係電介質片之陶究層 12A之間下依次配置於電介質元件12内。而且,在第四内 部導體層2 0之層積方向Z之下側,如圖3及圖4所示,按照 和上述相同之順序’將這4層之第一至第四内部導體層 1 4〜2 0之組合重複的層積。例如,配置約共1 〇 〇組之第一至 第四内部導體層14〜20之組合。 這些内部導體層14、16、18、20之中心配置於和電介 質元件12之中心大致相同之位置。又,自内部導體層η至 内部導體層20之縱橫尺寸比對應之電介質元件a之邊長 短。此外’在這些各自形成大致長方形之内部導體層丨4、 16、18、20之材質上不僅係基底金屬材料之鎳、鎳合金、 銅或銅合金,而且包含以這些金屬為主成分之材料。 在本實施形態,如圖1所示,各自具有在χ軸方向之左 右方向延伸之主要部分之第一至第四切入部22a〜22d各自 設置於各内部導體層14〜20之中央部。這些第一至第四切 入部22a〜22d各自係大致L字形。各第一至第四切入部 22a〜22d之切入寬W1係内部導體層14〜2〇之寬^之1/1〇〜1/3 較好,係1 / 8〜1 / 4更好。 第一切入部22a自在第一内部導體層14之乂軸方向之左 側附近之Y軸方向刖側沿著γ軸方向延伸至導體層1 4之γ軸 方向中央部為止,自那裡沿著X軸方向向右側延伸。第二 切入部22b自在第二内部導體層16之又軸方向之中央附近之
2030-6210-PF(N2).ptd 第21頁 1229878 五、發明說明(17) Y軸方向前側沿著γ軸方向延伸至導體層1 6之γ軸方向中央 部為止,自那裡沿著X軸方向向左侧延伸。 、 第三切入部22c自在第三内部導體層18之X轴方向之右 側附近之Y軸方向後側沿著γ軸方向延伸至導體層丨8之丫轴 方向中央部為止,自那裡沿著X軸方向向左側延伸。第四 切入部22d自在第四内部導體層20之X軸方向之中央附近之 Y軸方向後側沿著γ軸方向延伸至導體層2 〇之γ軸方向中央 部為止,自那裡沿著X軸方向向右側延伸。 、 藉著形成這些切入部22a〜22d,在各内部導體層14〜2〇 形成電流折回流動之第一至第四流路部1 4 β〜2 〇 B。而且, 藉著形成這些切入部22a〜22d,第一内部導體層14和第: 内部導體層1 8具有相對於這些導體層之中心點對稱之一 圖案形狀。又,第二内部導體層和第四内部導體声 有相對於這些導體層之中心點對稱之平面圖案形狀。曰-如圖1所示,在第一内部導體層14形成第一拉出 “A,使得自纟第一内部導體層“之左側之端部。 之工側方向按照内部導體層14之全寬w〇(Y軸方向之入° =丄又,在第二内部導體層16形成第二拉出部UA王) 在其平面之Y軸方向之前侧中央部向前侧方向拉出。
面之X在内部導體層18形成拉出部18A,使得自在其平 =之X軸方向之靠右側之部分向右側方向按照内部髀I 2f) A之白寬?〇拉出。又,在第四内部導體層20形成拉出部’ 出。’纟其平面之Υ軸方向之後側中央部向後側方向‘
2030-6210-PF(N2).ptd 第22頁 1229878 五、發明說明(18) 結果,2層内部導體層14、18各自具有在圖2所示之電 介質元件1 2之X軸方向之左右側相向之2個向第一側面1 2B 及第三側面12D拉出之寬度寬之拉出部14A、18A。此外,2 層内部導體層16、20各自具有在電介質元件12之Y軸方向 之前側和後側相向之2個向第二側面1 2 C及第四側面1 2 E拉 出之寬度窄之拉出部16A、20A。這些拉出部16A及20A之寬 度例如和流路部16B或20B之寬度大致相同。 如圖2所示,在左側之第一側面1 2 B配置大小橫跨該側 面1 2 B之全寬之第一端子電極2 4,使得按照第一内部導體 層14之第一拉出部14A之全寬和第一拉出部14A連接。在右 側之第三側面1 2 D配置大小橫跨該側面1 2 D之全寬之第三端 子電極28,使得按照第三内部導體層18之第三拉出部18A 之全寬和第三拉出部丨8 A連接。 又,在前侧之第二側面1 2 C配置第二端子電極2 6,經 由第二拉出部16A和第二内部導體層16連接。在後側之第 四側面12E配置第四端子電極30,經由第四拉出部20A和第 四内部導體層2 0連接。自以上在本實施形態,在設為係長 方體之六面體形狀之電介質元件12之4個側面12B~12e各自 配置各端子電極24〜30。 此外,第二端子電極26及第四端子電極3〇之各自之寬 度係和第二拉出部16A及第四拉出部20A之寬度同等以上, 但疋比電介質元件12之X軸方向寬l窄,係寬[之1/8〜1/2較 好,係寬L之1/6〜1/3更好。又,第二端子電極26及第四端 子電極30各自在電介質元件12之側面12C及12D在X軸方向
1229878
之約中央沿著層積方向z形成。 穴實施形態之層積電容器1〇如圖5所示,内部導體声 14及16為了成為構成一個雷交哭夕士# 曰 和CPU之之電極,端子電極24例如 4此山電才連接。又,端子電極2 6例如和接地側連接, =二螭子電極24、26以彼此反極性使用。一樣的,内部 -層18及20為了成為構成一個電容器之電極,端子電極 2 8、3 0以彼此反極性使用。 因而,例如如圖2所示,在端子電極24、28成為+極同 日、鳊子電極26、30成為—極時,在各自和端子電極24、28 連接之内部導體層1 4、1 8之流路部1 4Β、1 8Β電流沿著順時 =方向流動,電流方向如圖1之箭號所示。又,在各自和 端子電極26、30連接之内部導體層16、20之流路部16Β、 20Β電流沿著反時針方向流動。 自以上’在經由陶瓷層1 2 Α相鄰之内部導體層1 4、1 6 之流路部1 4B和流路部1 6B之間,電流彼此反向的流動。— 樣的’在經由陶瓷層丨2a相鄰之内部導體層1 6、1 8之流路 部1 6B和流路部丨8B之間,電流也彼此反向的流動。一樣 的’在經由陶瓷層1 2 a相鄰之内部導體層1 8、2 0之流路部 18B和流路部2〇β之間,電流也彼此反向的流動。 其次’說明本實施形態之層積電容器1 〇之作用。 若依據本實施形態之層積電容器1 0,將一對内部導體 層1 4、1 6作為在彼此相向下並聯配置之電容器之電極,— 樣的,將一對内部導體層丨8、2 〇也作為在彼此相向下並聯 配置之電容器之電極。
1229878 五、發明說明(20) 又,在本實施形態,在向本層積電容器1〇通電時,在 經由陶兗層12A相鄰之内部導體層14〜20之流路部14B〜20B 之,,電流彼此反向的流動。因而,因在内部導體層流動 之鬲頻電流而發生之磁通相抵消,藉著使層積電容器丨〇本 身具有之寄生電感變小,降低等價串聯電感(ESL)。 此外,在同一内部導體層14〜20内,也因各流路部 14B〜20B在位於夾著切入部22之部分間各自電流之流向彼 此相反,更降低等價串聯電感。 自u上’本實施形態之層積電容器丨〇可更低ESL化, 有效電感大幅度降低。結果,若依據本實施形態,可確實 抑制電源之電壓之振動,可得到最適合作為cpu 之層積電容器10。 此外,在本實施形態,因在電介質元件12内各配置多 組内部導體層14〜2〇,不僅層積電容器1〇之置夕
:降:消磁場之作用變成更大,電感更大幅度減二L 其次,說明使用網路分析器量測以下之 數之Szl特性,分別求各試件之衰減特性。 參 即,將在電容器上一般圖9所示之以往之 作為比較例1,將圖2所示_杏浐私能夕厣接兩槓電 施例〗。 μ施形匕、之層積電容器作為實 在此’計算等價電路之常數,使得衰減特性 和圖7所不層積電容器⑽内之等價電路之衰減量、妙 後,自圖6所示各試件之宭、读 眘料 μ干之农減特性之貝料传知,在2〇ΜΗζ以 第25頁 2030-6210-PF(N2).ptd 1229878
上之局頻頻帶之實施m之衰減量比比較例】增加約15心。 因而,依據本資料可確認在實施例看到高頻特性之改盖。 =外,關於所計算之ESL ’和比較例丨之州⑽相。 比,只施例1也大幅度降至145.2pH,可確認依據這些值證 貫本發明之效果。又,關於等價串聯電阻(ESR),在比較 例1為5·5ιηΩ,而在實施例1係7 8 。 關於在此使用之各試件之尺寸,如圖9及圖2所示,長 度W及長度L在比較例1及實施例1都是ψζ:1· 25ιηιη、 L = 2· Omm。又,在測試使用之各試件之靜電電容,在比較 例1係1. 0 0 1 // F,在實施例1係〇. 9 6 8 # f。 此外,在該實施形態之層積電容器丨〇,採用具有兩對 共4種之内部導體層之構造,但是層數未限定為實施形態 所示之數目,設為更複數層也可。 實施形態2 以下,依照圖面說明本發明之實施形態2之層積電容 器。在圖11至圖1 4表示本實施形態之層積陶瓷電容器(以 下只稱為層積電容器)21〇。如這些圖所示,本層積電容器 2 1 0之主要部分具有藉著將複數片係電介質片之陶瓷綠片 (烘烤後變成陶瓷層212A)層積之層積體烘烤而得到之係長 方體形狀之燒結體之電介質元件212。
如圖11及圖13所示,在本電介質元件212内之既定之 尚度位置配置以X軸及γ軸為平面之面狀之第一内部導體層 221。在電介質元件212内,在間隔陶瓷層(電介質層)212A
2030-6210-PF(N2).ptd ^ ΟΩ ^ 弗Zb頁 1229878 五、發明說明(22) 之第一内部導體層221之層積方向Z之下側一樣的配置面狀 之第二内部導體層222。 在電介質元件212内在間隔陶瓷層21 2A之第二内部導 體層222之層積方向z之下側一樣的配置面狀之第三内部導 體層223。在本電介質元件212内,在間隔陶瓷層21 2A之第 二内部導體層223之層積方向Z之下側一樣的配置面狀之第 四内部導體層224。 以下一樣的用陶瓷層1 2 A各自間隔的依次配置各自形 成面狀之第五内部導體層225、第六内部導體層226、第七 内部導體層227以及第八内部導體層228。因而,這些自内 部導體層221至内部導體層228為止之8種内部導體層在電 介質元件212内在用陶瓷層212A間隔下相向的配置。 即,在本實施形態,將自第一内部導體層2 2 1至第八 内部導體層228在各自被夾在烘烤後之係電介質片之陶瓷 層12A之間下依次配置於電介質元件212内。而且,還在第 八内部導體層2 2 8之下側,如圖1 3所示,按照和上述相同 之順序,將這8層之係電極之内部導體層之組合重複的例 如配置約共數十組(在圖上為2組)。 這些内部導體層22卜228之中心配置於和電介質元件 212之中心大致相同之位置,又,自内部導體層221至内部 導體層228之縱橫尺寸比對應之電介質元件212之邊長短。 此外,在這些各自形成大致長方形之内部導體層22卜228 之材質上不僅係基底金屬材料之鎳、鎳合金、銅或銅合 金,而且包含以這些金屬為主成分之材料。
2030-6210-PF(N2).ptd 第27頁 !229878 -------- 五、發明說明(23) ' ^ 第—在第一内部導體層221及第八内部導體層228各自形成 户切入部229A1及第八切入部22 9A2,使得在X軸方向之 2側自Y轴方向之中央部沿著X轴方向延伸至中央部為止。 一 各自形成第二及第三切入部229B1、229B2,使得在第 :内部導體層222及第三内部導體層223之γ軸方向之後側 X軸方向之中央部沿著γ軸方向延伸至中央部為止。 ^ 、又’在第四内部導體層224及第五内部導體層225各自 ^成第四切入部229C1及第五切入部229C2,使得在X軸方 向之右側自Y軸方向之中央部沿著χ軸方向延伸至中央部為 止。又’各自形成第六及第七切入部229D1、229D2,使得 f第六内部導體層226及第七内部導體層227之Y軸方向之 月1J側自X軸方向之中央部沿著γ軸方向延伸至中央部為止。 在本實施形態,這些切入部之平面形狀係大致直線形 狀,係在各内部導體層之自χ軸方向或向13之端部中央延 伸至各導體層之中央部為止之形狀。這些切入部之切入寬 和在圖1所示實施形態之切入寬相同。 藉著形成這些切入部229Ap22 9D2,在各内部導體層 2 2 1〜2 2 8形成電流折回流動之第一至第八流路部 221B〜228B。而且,藉著形成這些切入部229八卜2291)2,第 一内部導體層221和第五内部導體層225具有相對於這些導 體層之中心點對稱之平面圖案形狀。又,第二内部導體層 222和第六内部導體層226具有相對於這些導體層之中心點 對稱之平面圖案形狀。 又,第三内部導體層223和第七内部導體層227具有相
2030-6210-PF(N2).ptd 第28頁 1229878 五、發明說明(24) 對於這些導體層之中心點對稱之平面圖案形狀。又,第四 内部導體層224和第八内部導體層228具有相對於這些導體 層之中心點對稱之平面圖案形狀。 如圖11及圖12所示,第一内部導體層221具有第一拉 出部221A,向電介質元件212之第一側面212B拉出該第一 拉出部221A。第二内部導體層222具有第二拉出部222A, 在和第一拉出部221A相異之位置向電介質元件212之第一 側面212B拉出該第二拉出部222A。 又,第五内部導體層225具有第五拉出部225A,向電 介質元件2 1 2之和第一側面2 1 2B反側之第三側面2 1 2D拉出 該第五拉出部225A。第六内部導體層226具有第六拉出部 226A,在和第五拉出部225A相異之位置向電介質元件212 之第三側面2 1 2 D拉出該第六拉出部2 2 6 A。 又,第三内部導體層223具有第三拉出部223A,向電 介質元件2 1 2之和第一側面2 1 2 B及第三侧面2 1 2 D相異之第 二側面212C拉出該第三拉出部22 3A。第四内部導體層224 具有第四拉出部224A,在和第三拉出部223A相異之位置向 電介質元件212之第二側面212C拉出該第四拉出部22 4A。 第七内部導體層227具有第七拉出部227A,向電介質 元件212之和第二側面212C反側之第四側面212E拉出該第 七拉出部227A。第八内部導體層22 8具有第八拉出部 228A,在和第七拉出部227A相異之位置向電介質元件212 之第四側面212E拉出該第八拉出部228A。 各拉出部221A〜228A之寬度D2係在各内部導體層之流
2030-6210-PF(N2).ptd 第 29 頁 1229878 五、發明說明(25) 路部221B〜22 8B之寬度D1之1/3〜1/4 如圖12所示,在電介質元件212之第一側面21 2B安裝 各自和第一拉出部221A及第二拉出部222A連接之第一端子 電極231及第二端子電極232。在電介質元件212之第二侧 面212C女裝各自和第二拉出部222A及第四拉出部224A連接 之第三端子電極233及第四端子電極234。 在電介質元件212之第三側面21 2D安裝各自和第五拉 出部225A及第六拉出部226A連接之第五端子電極235及第 六端子電極236。在電介質元件212之第四侧面212E安裝各 自和第七拉出部227A及第八拉出部228A連接之第七端子電 極237及第八端子電極238。 即,向圖12所示之電介質元件2 12之4個側面 212B〜212E拉出各2個圖11所示之各拉出部221A〜228A,和 各自之端子電極23卜238連接。 各端子電極231〜238之寬度係和圖11所示各拉出部 221A〜228A之寬度D2同等以上,但是決定成相鄰之端子電 極相絕緣。 於是,在本實施形態,在設為係長方體之六面體形狀 之電介質元件2 12之4個側面21 2B〜21 2E各自配置各端子電 極231〜238各2個,又各端子電極23卜238各自經由各拉出 部221A〜22 8A和8種内部導體層221〜228連接。 本實施形態之層積電容器2 1 0例如如圖1 4所示,間隔 一個之端子電極231、233、235、237例如和CPU之電極連 接,間隔一個之端子電極2 3 2、2 3 4、2 3 6、2 3 8例如和接地
2030-6210-PF(N2).ptd 第30頁 1229878 五、發明說明(26) 側連接。因而,彼此極性相反之電壓作用於端子電極 231、233、235、237 和端子電極 2 32、234、236、238。 因而,例如如圖1 2及圖1 4所示,間隔一個之端子電極 231、 233、235、237變成+極,同時間隔一個之端子電極 232、 234、236、238變成一極。那時,電流方向如圖11之 箭號所示。 即,在各自和端子電極231、2 33、235、237連接之内 部導體層 221、223、225、227 之流路部221B、223B、 225B、22 7B電流沿著順時針方向流動。又,在各自和端子 電極232、234、236、238連接之内部導體層222、224、 226、228之流路部222B、224B、22 6B、228B電流沿著反時 針方向流動。 、&於是’在經由陶瓷層212A相鄰之内部導體層221、222 t流路部221B和流路部222B之間,電流彼此反向的流動。 二樣在經由陶瓷層212A相鄰之内部導體層222、223之 μ路$222B和流路部223B之間,電流也彼此反向的流動。 β樣的’在經由陶究層21 2A相鄰之内部導體層223、 之路部223β和流路部224Β之間、内部導體層224、 路部22“和流路部225Β之間、内部導體層22 5、 Z Z b之流路部9 9 e β 和&路部226Β之間、内部導體層226、 228 t %部226Β和流路部227Β之間、内部導體層227、 221之、、古% 和^路部228Β之間、内部導體層228、 流動。w部2286和流路部221Β之間’電流也彼此反向的
第31頁 1229878
其次,說明本實施形態之層積電容器21 〇之作用。 若依據本實施形態之層積電容器21〇,在向層積電容 器210通電時,電流流動,使得端子電極23卜238之中之相 鄰之端子電極間之極性彼此相異,交互的變成正負極。因 而’在各拉出部221Α〜228Α各自發生之磁通因在相鄰之技 出部間彼此反向流動之電流而相抵消,產生降低等價串 電感之效果。 此外,在本實施形態,在向層積電容器2 1 〇通電時, 在經由陶瓷層212Α相鄰之内部導體層22卜228之流路部 221Β〜228Β之間電流彼此反向流動。隨著,因在内部導體 層Μ動之鬲頻電流而發生之磁通相抵消,層積電容器2 1 〇 本身具有之寄生電感變小,更降低等價串聯電感(ESL)。 此外’在同一内部導體層221〜228内,也因各流路部 221B〜228B在位於夾著切入部229A〜229D之部分間各自電漭 之流向彼此相反,更降低等價串聯電感。 机 自以上,本實施形態之層積電容器2丨〇可更大幅度低 ESL化,有效電感大幅度降低。結果,若依據本實施形 態,可確實抑制電源之電壓之振動,可得到最適合作為 CPU之電源用之層積電容器21〇。 此外,在本實施形態,因在電介質元件21 2内各配置8 種内σΡ導體層221〜228各複數個,不僅層積電容5|2iq之靜 電電谷變南’抵消磁場之作用變成更大,電感更大幅度減 少,ESL更降低。 其次,使用網路分析器量測以下之各試件之S參數之
2030-6210-PF(N2).ptd 第32頁 1229878 、發明說明(28) Z 1特丨生’为別求各試件之衰減特性。首先,說明各試件 之樣品=内容。即,將在電容器上一般圖9所示之以往之 層積電容器作為比較例2,將圖丨2所示實施形態之層積 谷器作為實施例2。 在此’计算等價電路之常數,使得衰減特性之實測值 和圖7所示層積電容器100内之等價電路之衰減量一致。然 後’自圖1 5所示各試件之衰減特性之資料得知,實施例2 之共振點自比較例2之4. 5MHz變成1 5MHz,而且在15MHz以 上之南頻實施例2之衰減量比比較例2增加約1 5dB。因而, 依據本資料可確認在實施例看到高頻特性之改善。 又’關於用阻抗分析器量測後所計算之ESL之結果, 和比較例2之845· 3pH相比,實施例2也大幅度降至 105· 2pH。此外,關於等價串聯電阻(ESR),在比較例2為 5 · 5 m Ω ’而在實施例2係8. 2 m Ω。 關於在此使用之各試件之尺寸,如圖9及圖1 2所示, 長度W及長度L在比較例2及實施例2都是W = l. 25mm、 L = 2· 0mm。又,在測試使用之各試件之靜電電容,在比較 例2係1· 00 //F,在實施例2係0· 98 。 此外,在該實施形態之層積電容器2 1 〇,採用具有8種 之内部導體層之構造,但是層數未限定為實施形態所示之 數目,設為更複數層也可。又,在該實施形態,使得相鄰 之端子電極間變成彼此異極,但是隨著在該實施形態將内 部導體層配置成相向之端子電極間也變成異極。
2030-6210-PF(N2).ptd 第33頁 1229878 五、發明說明(29) 實施形悲3 在圖1 6至圖2 1表示係本發明之層積電容器之實施形雖 3之層積陶瓷電容器(以下只稱為層積電容器)31〇。如這$ 圖所示,本層積電容器310之主要部分具有藉著將複數°片二 係電介質片之陶瓷綠片(烘烤後變成陶瓷層3丨2 A )層積之; 積體烘烤而得到之係長方體形狀之燒結體之電介質元 g 312 。 、 f
如圖16及圖18所示,在本電介質元件312内之陶瓷層 (電介質層)312A之層積方向z之既定之高度位置配置以χ9輛 及γ軸為平面之面狀之第一内部導體層321。在形成該第一 内部導體層321之陶瓷層312Α之上,用和第一内部導體層 321絕緣之圖案在同一平面之χ軸方向按照既定間隔相鄰曰的 形成第五内部導體層325。 隔著陶瓷層31 2Α在第一内部導體層321及第五内部導 體層325之層積方向ζ之下方和第一内部導體層321及第五 内邓導體層325各自對應之圖案形成第三内部導體層323和 第七内部導體層327。 隔著陶瓷層31 2Α在第二内部導體層322及第六内部導 體層326之層積方向Ζ之下方和第三内部導體層323及第七
内部導體層327各自對應之圖案形成第二内部導體層322和 第六内部導體層326。 隔著陶瓷層312Α在第三内部導體層321及第七内部導 體層327之層積方向Ζ之下方和第三内部導體層323及第七 内。卩導體層327各自對應之圖案形成第四内部導體層324和
1229878 五、發明說明(30) " " " ----- 第八内部導體層328。 隔著陶瓷層31 2A在第四内部導體層3 24及第八内部導 體層328之層積方向z之下方,和上述一樣,第一至第四内 部導體層321〜324和第五至第八内部導體層325〜328之組合 按照這些按照配置多組。在這些導體層3 2 5〜3 2 8之材質上 不僅係基底金屬材料之鎳、鎳合金、銅或銅合金,而且包 含以這些金屬為主成分之材料。 在這些第一至第八内部導體層32 ^328各自形成至少 一個之切入部32 9A1〜329D2,在各自之内部導體層,藉著 各自之切入部形成電流折回流動之流路部3 2 1 B〜3 2 8 B。 在本實施形態,在第一、第五、第三以及第七内部導 體層 321、325、323、327 形成之切入部329A1、329C2、 329C1、329A2係大致L字形。又,在第二、第六、第四以 及第八内部導體層322、326、324、328形成之切入部 329B1、329D2、329D1、329B2 係大致直線形狀。 切入部3 2 9 A1和切入部3 2 9 A 2係相同之圖案,切入部 3 2 9 B1和切入部3 2 9 B 2係相同之圖案,切入部3 2 9 C1和切入 部329C2係相同之圖案,切入部329D1和切入部329D2係相 同之圖案。 這些切入部329A1〜329D2,在内部導體層之彼此間形 成為變成如下所示之對稱關係。即,第一内部導體層32 1 和第三内部導體層323具有相對於這些導體層之中心點對 稱之平面圖案形狀。又,第二内部導體層322和第四内部 導體層324具有相對於這些導體層之中心點對稱之平面圖
2030-6210-PF(N2).ptd 第35頁 1229878 五、發明說明(31) 案形狀。 第五内部導體層m和第七内部導體層奶具有相對於 延些導體層之中心點對稱之平面圖案形狀。又六 導體層326和第八内料體層328具有㈣於這此導體層之 中心點對稱之平面圖案形狀。 此外,第-内部導體層321和第五内部導體層325具有 相對於这些導體層之間之間隙之中心點對稱之平面圖案形 狀。又,第一内部導體層322和第六内部導體層326具有相 對於這些導體層之間之間隙之中心點對稱之平面形狀。 第三内部導體層323和第七内部導體層327具有相對於 這些導體層之間之間隙之中心點對稱之平面形狀。第四内 部導體層324和第八内部導體層328具有相對於這些導體層 之間之間隙之中心點對稱之平面形狀。 藉著如變成這種平面圖案形狀般在内部導體層設置切 入部329A1〜329D2,在經由陶瓷層(電介質層)312A在層積 方向Z相鄰之内部導體層之流路部彼此之間電流之流動方 向彼此相反。而且,在位於同一平面之相鄰之内部導體層 彼此之間電流之流動方向也彼此相反。 第一内部導體層321具有第一拉出部321A,向圖17所 示電介質元件312之第一侧面312B拉出該第一拉出部。第 五内部導體層325具有第五拉出部32 5A,向電介質元件312 之和第一側面31 2B相反之第三側面31 2D拉出該第五拉出 部。 第二内部導體層322具有第二拉出部322A,在和第一
2030-6210-PF(N2).ptd 第36頁 1229878 五、發明說明(32) 拉出部321A相異之位置向電介質元件312之第一側面312B 拉出該第二拉出部。第六内部導體層326具有第六拉出部 326A ’在和第五拉出部相異之位置向電介質元件312之第 三側面3 1 2D拉出該第六拉出部。 第三内部導體層323具有第三拉出部32 3A,在和第五 拉出部325A及第六拉出部326A相異之位置向電介質元件 312之該第三側面312D拉出該第三拉出部。第七内部導體 層327具有第七拉出部327A,在和第一拉出部321A及第二 拉出部322A相異之位置向電介質元件312之第一側面312B 拉出該第七拉出部。 第四内部導體層3 24具有第四拉出部3 24A,在和第三 拉出部323A、第五拉出部32 5A以及第六拉出部32 6A相異之 位置向電介質元件312之該第三側面312D拉出該第四拉出 部。第八内部導體層328具有第八拉出部328A,在和第一 拉出部321A、第二拉出部322A以及第七拉出部327A相異之 位置向電介質元件3 1 2之第一側面3 1 2B拉出該第八拉出 部。 這些第一至第八拉出部321A〜328A各自之寬度係和在 各内部導體層321〜328之流路部321B〜328B之寬度同等以 下。 如圖1 7所示,電介質元件係具有和第一側面3丨2B及第 三側面3 1 2D相異之第二側面3 1 2C及第四側面3 1 2E之長方體 形狀。第一側面3 1 2 B及第三側面3 1 2 D之寬度比第二側面 3 1 2 C及第四側面3 1 2 E寬度寬。例如在本實施形態,側面
2030-6210-PF(N2).ptd 第 37 頁 1229878 五、發明說明(33) 3 1 2C、側面3 1 2E之長度W例如係1 · 2 5mm,而拉出各拉出部 321 A〜328A之2個側面31 2B、31 2D之長度L例如係2. Omm。 在電介質元件312之第一側面31 2B安裝和圖16所示之 第一拉出部321A連接之第一端子電極3 31、和第二拉出部 322A連接之第二端子電極332、和第七拉出部327A連接之 第七端子電極337以及和第八拉出部328A連接之第八端子 電極338。 在電介質元件312之第三側面212D安裝和第三拉出部 3 23A連接之第三端子電極333、和第四拉出部324A連接之 第四端子電極334、和第五拉出部325A連接之第五端子電 極335以及和第六拉出部326A連接之第六端子電極336。 這些端子電極33卜338只在電介質元件312之長邊側之 相向之2個側面3 1 2 B和3 1 2 D形成各4個,相鄰之端子電極彼 此之間相分開而絕緣。在第二側面3 1 2C及第四側面3 1 2E未 形成端子電極。 本實施形態之層積電容器3 1 0係内藏2個電容器之元件 例如有如圖2 0所示之電路圖之使用例。具體而言,在圖2 0 靠左側之端子電極331、332、333、334和左側之電源341 及CPU343連接。即,端子電極331、333接在CPU343之一端 側和電源341之間,又,端子電極3 32、334和CPU343之另 一端側連接而且接地。 此外,在圖20靠右側之端子電極335、336、337、338 和右側之電源342及CPU344連接。即,端子電極335、337 接在CPU344之一端側和電源342之間,又,端子電極336、
2030-6210-PF(N2).ptd 第38頁 1229878 五、發明說明(34) 338和CPU344之另一端侧連接而且接地。 因而’如圖19之等價電路所示,端子電極“I、332、 333、334和端子電極335、336、337、338以彼此相反之極 性使用。例如如圖1 7及圖1 9所示,前側之側面3丨2B之間隔 一個之端子電極331、337變成+極,同時間隔一個之端子 電極332、3 38變成一極。又,後側之之側面3 12D之間隔一 個之端子電極3 3 3、3 3 5變成+極,同時間隔一個之端子電 極334、336變成一極。在此時,電流方向如圖16之箭號所 示。
即’在各自和端子電極331、333、335、337連接之内 部導體層321、323、325、327 之流路部321B、323B、 3 2 5 B、3 2 7 B電流沿著順時針方向流動。又,在各自和端子 電極332、334、336、338連接之内部導體層322、324、 3 26、3 28之流路部322B、324B、32 6B、328B電流沿著反時 針方向流動。 •自以上,在電介質元件312之靠左側部分,在經由陶 瓷層312A相鄰之内部導體層321、3 22之流路部“π和流吞 部322B之間,電流彼此反向的流動。一
^ „芡内邛導體層322、323之流路部322B和流路^ U3B之間,電流也彼此反向的流動。 324 $ ,在經由陶瓷層312A相鄰之内部導體層323、 325之:ΪΓ323Β和流路部324B之間、内部導體層324、 流動Γ 。卩32拙和流路部325B之間,電流也彼此反向的
1229878
另一方面’在電介質元件3 1 2之靠右側部分,在經由 陶瓷層312A各自相鄰之内部導體層325〜328,電流也彼此 反向的流動。 其次,說明本實施形態之層積電容器3丨〇之作用。 若依據本實施形態之層積電容器3 1 〇,在同一面上配 置各自和8個端子電極33卜338連接之8種内部導體層 32卜328之各2種。又,在本實施形態,形成2組在内部導 體層彼此相向下並列配置之電容器。 結果,在向本實施形態之層積電容器3丨〇通電時,電 流流動,使得端子電極3 3 1〜3 3 8之中之在同一側面内相鄰 之端子電極間之極性彼此相異,交互的變成正負極。而隨 著,在各拉出部321 A〜32 8A各自發生之磁通因在相鄰之拉 出部間彼此反向流動之電流而相抵消,產生降低等價串聯 電感之效果。 又,在向層積電容器310通電時,在經由陶莞層312A 相鄰之内部導體層32卜324之流路部321B〜324B之間及一樣 在内部導體層325〜328之流路部325B〜328B之間各自電流彼 此反向流動。隨著,因在内部導體層流動之高頻電流而發 生之磁通相抵消,藉著使層積電容器31〇本身具有之寄生 電感變小,更降低等價串聯電感(ESL )。 此外,在同一内部導體層32卜328内,也因各流路部 321B〜32 8B在位於夾著切入部329A〜329D之部分間各自電流 之流向彼此相反,更降低等價串聯電感。 自以上,本實施形態之層積電容器3 1 〇可更大幅度低
2030-6210-PF(N2).ptd 第40頁 1229878 五、發明說明(36) 化,有效電感大幅度降低。結果,若依據本實施形 二,可確實抑制電源之電壓之振動,可得到最適合作為 LPU之電源用之層積電容器31〇。 _ 又,在本實施形態,8種内部導體層32卜328各自在同 面上以各2種並列之形式配置,構成由2組電容器構成之 ,,器陣列。因而,可將層積電容器310高功能化。而, 藉著在電介質元件312之4個側面312b〜312E之中形成長的2 側面312B、312D存在和内部導體層之拉出部連接之端子 電極各4個,可有效的活用這些形成長的2個側面31 2B、 312D。因而,也可將層積電容器31〇小型化。 而且在本實施形態,因在電介質元件312内各配置8種 内=導,層321〜328各複數個,不僅層積電容器31〇之靜電 電今變南,抵消磁場之作用變成更大,電感更大幅度減 少,ESL更降低。 其次’使用網路分析器量測以下之各試件之S參數之 Sz 1特J1,分別求各試件之衰減特性。首先,說明各試件 之樣扣之内容。即’將在電容器上一般圖9所示之以往之 層積電容器作為比較例3,將圖丨7所示實施形態之層積電 谷器作為實施例3。 在此,計算等價電路之常數,使得衰減特性之實測值 和圖7所示層積電容器100内之等價電路之衰減量一致。然 後’自圖2 1所示各試件之衰減特性之資料得知,實施例3 之共振點自比較例3之約1 8MHz升高至43MHz,而且在40MHz 以上之頻率實施例3之衰減量比比較例3的增加約1 5dB。因
1229878 、發明說明(37) 而’依據本資料可確認在實施例看到高頻特性之改善。 又’關於用阻抗分析器量測後所計算之之結果, 和比較例3之750· 5pH相比,實施例3大幅度降至135. 2pH。 此外’關於等價串聯電阻(ESR),在比較例3為20. 5m Ω, 而在實施例3係2 4. 8 m Ω。 關於在此使用之各試件之尺寸,圖17及圖9所示之長 度W及長度L在比較例3及實施例3都是W=l. 25mm、 L = 2· 〇mm。又,在測試使用之各試件之靜電電容,在比較 例3係〇 · 1 〇 5 // F,在實施例3係0. 1 〇 2 // F。 此外,在該實施形態之層積電容器3 1 0,採用具有8種 之内部導體層之構造,但是層數未限定為實施形態所示之 數目,設為更複數層也可。又,在該實施形態,使得相鄰 之端子電極間變成彼此異極,但是隨著在該實施形態將内 部導體層配置成相向之端子電極間也變成異極。 此外’本發明未限定為上述之實施形態,可在本發明 之範圍内進行各種改變。
2030-6210-PF(N2).ptd 第42頁 1229878 圖式簡單說明 圖1係表示本發明之一實施形態之層積電容器之分解 立體圖。各自表示本層積電容器之内部導體層之圖案之 圖。 圖2係圖1所示層積電容器之立體圖。 圖3係沿著圖2所示之ΠΙ — ΠΙ線之剖面圖。 圖4係沿著圖2所示之IV — IV線之剖面圖。 圖5係表示圖1〜圖4所示層積電容器之等價電路圖。 圖6係表示本發明之實施例及比較例之衰減特性之圖 形。 圖7係表示裝入層積電容器之電路例之圖。 圖8係表示在採用習知例之層積電容器之電路之電流 變動和電壓變動之關係之圖形。 圖9係習知例之層積電容器之立體圖。 圖10係表示在圖9所示層積電容器之内部導體層之分 解立體圖。 圖11係本發明之別的實施形態之層積電容器之分解立 體圖。各自表示本層積電容器之内部導體層之圖案之圖。 圖12係圖11所示層積電容器之立體圖。 圖13係沿著圖12所示之X m — X m線之剖面圖。 圖14係表示圖11〜圖13所示層積電容器之等價電路 圖 圖1 5係表示本發明之實施例及比較例之衰減特性之圖 形 圖1 6係本發明之別的實施形態之層積電容器之分解立
2030-6210-PF(N2).ptd 第43頁 1229878 圖式簡單說明 體圖。各自表示本層積電容器之内部導體層之圖案之圖。 圖17係圖16所示層積電容器之立體圖。 圖1 8係沿著圖1 7所示之X vm — X Μ線之剖面圖。 圖19係表示圖16〜圖18所示層積電容器之等價電路 圖。 圖2 0係將圖1 6〜圖1 8所示層積電容器用作電容器陣 列,使得和2電路連接之電路圖。 圖2 1係表示本發明之實施例及比較例之各試性之衰減 特性之圖形之圖。
符號說明 12 電介質元件、 12Α 陶瓷層、 14 第一内部導體層、 16 第二内部導體層、 18 第三内部導體層、 20 第四内部導體層、 22a〜22d 第一至第四切入部、 14A〜20A 第一至第四拉出部、 14B〜20B 第一至第四流路部、 I CPU之驅動電流、 I c 電容器之放電電流、 I v 電源之供給電流、 C靜電電容、
ESR 等價串聯電阻、 ESL 等價串聯電感。
2030-6210-PF(N2).ptd 第44頁
Claims (1)
1229878 六、申請專利範圍 1. 一種層積電容器,包括: 電介質層;及 至少4種之第一至第四内部導體層,在用該電介質層 絕緣下按照第一至第四之順序依次配置於電介質元件内; 其特徵在於: 在該第一至第四内部導體層各自形成至少一個切入 部; 在各自之該内部導體層利用各自之切入部形成電流折 回流動之流路部; 在經由該電介質層在層積方向相鄰之該内部導體層之 流路部彼此之間電流彼此反向的流動。 2. 如申請專利範圍第1項之層積電容器,其中,該第 一内部導體層和該第三内部導體層具有相對於這些導體層 之中心點對稱之平面形狀。 3. 如申請專利範圍第2項之層積電容器,其中,該第 二内部導體層和該第四内部導體層具有相對於這些導體層 之中心點對稱之平面形狀。 4. 如申請專利範圍第3項之層積電容器,其中,該第 一内部導體層具有第一拉出部,向該電介質元件之第一側 面拉出該第一拉出部; 該第三内部導體層具有第三拉出部,向該電介質元件 之和該第一側面反側之第三側面拉出該第三拉出部。 5. 如申請專利範圍第4項之層積電容器,其中,該第 二内部導體層具有第二拉出部,向該電介質元件之第一側
2030-6210-PF(N2).ptd 第45頁 1229878 六、申請專利範圍 面及第三側面相異之第二側面拉出該第二拉出部; 該第四内部導體層具有第四拉出部,向該電介質元件 之和該第二側面反側之第四側面拉出該第四拉出部。 6. 如申請專利範圍第5項之層積電容器,其中,該第 一拉出部之寬度和形成了該切入部之第一内部導體層之全 寬大致相等; 該第三拉出部之寬度和形成了該切入部之第三内部導 體層之全寬大致相等。 7. 如申請專利範圍第6項之層積電容器,其中,在該 電介質元件之第一側面安裝和該第一拉出部連接之第一端 子電極; 在該電介質元件之第三側面安裝和該第三拉出部連接 之第三端子電極。 8. 如申請專利範圍第7項之層積電容器,其中,該第 一端子電極及該第三端子電極具有和該第一拉出部及第三 拉出部之寬度同等以上之寬度。 9. 如申請專利範圍第8項之層積電容器,其中,在該 電介質元件之第二側面安裝和該第二拉出部連接之第二端 子電極; 在該電介質元件之第四側面安裝和該第四拉出部連接 之第四端子電極。 1 0.如申請專利範圍第9項之層積電容器,其中,該第 二拉出部之寬度和利用該第二内部導體層之切入部所分離 之該流路部之寬度大致相等;
2030-6210-PF(N2).ptd 第46頁 1229878 六、申請專利範圍
第四拉:部之寬度和利用該第四内部導體層之切 所分離之該流路部之寬度大致相等。 π·如申請專利範圍第10項之層積電容器,其 該第二側面之約中央部拉出該第二拉出部; σ 向該第四侧面之約中央部拉出該第四拉出部。 12.如申請專利範圍第η項之層積電容器/其 第二端子電極之寬度係和該第二拉出部之寬度同等 μ 但是比該第二側面之寬度窄; 該第四端子電極之寬度係和該 致相等。 第一、子電極之寬度大 1 3 ·如申請專利範圍第1至1 2項中任一 器,其中,該第一至第四内部導體層各自 按照此順序在層積方向重複多次的層積。 項之層積電容 經由該電介質層 ^ 14·如申請專利範圍第1至12項中任一項之層積電容 益,其中,該切入部之平面形狀係大致[字形。 1 5 ·如申請專利範圍第1 4項之層積電容器,其中,該 切入部之寬度係該内部導體層之寬度之1/1〇〜1/3。 16· —種層積電容器,包括: 電介質層;及 至少8種之第一至第八内部導體層,在用該電介質層 絕緣下按照第一至第八之順序依次配置於電介質元件内; 其特徵在於: 在该第一至第八内部導體層各自形成至少一個切入部;
1229878 六、申請專利範圍 在各自之該内部導體層利用各自之切入部形成電流折 回流動之流路部; 在經由該電介質層在層積方向相鄰之該内部導體層之 流路部彼此之間電流彼此反向的流動。 1 7.如申請專利範圍第1 6項之層積電容器,其中,該 第一内部導體層和該第五内部導體層具有相對於這些導體 層之中心點對稱之平面形狀; 該第二内部導體層和該第六内部導體層具有相對於這 些導體層之中心點對稱之平面形狀; 該第三内部導體層和該第七内部導體層具有相對於這 些導體層之中心點對稱之平面形狀; 該第四内部導體層和該第八内部導體層具有相對於這 些導體層之中心點對稱之平面形狀。 1 8.如申請專利範圍第1 6項之層積電容器,其中,該 第一内部導體層具有第一拉出部,向該電介質元件之第一 側面拉出該第一拉出部; 該第二内部導體層具有第二拉出部,在和該第一拉出 部相異之位置向該電介質元件之第一側面拉出該第二拉出 部; 該第五内部導體層具有第五拉出部,在該電介質元件 之和第一側面反側之第三側面拉出該第五拉出部; 該第六内部導體層具有第六拉出部,在和該第五拉出 部相異之位置向該電介質元件之第三側面拉出該第六拉出 部;
2030-6210-PF(N2).ptd 第48頁 1229878 六、申請專利範圍 該第三内部導體層具有第三拉出部,在該電介質元件 之和第一側面及第三側面相異之第二側面拉出該第三拉出 部; 該第四内部導體層具有第四拉出部,在和該第三拉出 部相異之位置向該電介質元件之第二側面拉出該第四拉出 部; 該第七内部導體層具有第七拉出部,在該電介質元件 之和第二側面反側之第四側面拉出該第七拉出部; 該第八内部導體層具有第八拉出部,在和該第七拉出 部相異之位置向該電介質元件之第四側面拉出該第八拉出 部。 1 9.如申請專利範圍第1 8項之層積電容器,其中,該 各拉出部之寬度係在該各内部導體層之該流路部之寬度之 1/3〜1/4。 2 0.如申請專利範圍第1 8項之層積電容器,其中,在 該電介質元件之第一側面安裝各自和該第一拉出部及第二 拉出部連接之第一端子電極及第二端子電極; 在該電介質元件之第二側面安裝各自和該第三拉出部 及第四拉出部連接之第三端子電極及第四端子電極; 在該電介質元件之第三側面安裝各自和該第五拉出部 及第六拉出部連接之第五端子電極及第六端子電極; 在該電介質元件之第四側面安裝各自和該第七拉出部 及第八拉出部連接之第七端子電極及第八端子電極。 21.如申請專利範圍第16至20項中任一項之層積電容
2030-6210-PF(N2).ptd 第49頁 1229878 六、申請專利範圍 器,其中,該第一至第八内部導體層各自經由該電介質層 按照此順序在層積方向重複多次的層積。 2 2.如申請專利範圍第16至20項中任一項之層積電容 器,其中,該切入部之平面形狀實質上係直線形狀。 23. 如申請專利範圍第22項之層積電容器,其中,該 切入部之寬度係該内部導體層之寬度之1/10〜1/3。 24. —種層積電容器,包括: 電介質層; 至少4種之第一至第四内部導體層,在用該電介質層 絕緣下按照第一至第四之順序依次配置於電介質元件内; 第五内部導體層,在形成該第一内部導體層之電介質 層之上形成,而且以和該第一内部導體層之絕緣之圖案在 同一平面方向相鄰的形成; 第六内部導體層,在形成該第二内部導體層之電介質 層之上形成,而且以和該第二内部導體層之絕緣之圖案在 同一平面方向相鄰的形成; 第七内部導體層,在形成該第三内部導體層之電介質 層之上形成,而且以和該第三内部導體層之絕緣之圖案在 同一平面方向相鄰的形成;以及 第八内部導體層,在形成該第四内部導體層之電介質 層之上形成,而且以和該第四内部導體層之絕緣之圖案在 同一平面方向相鄰的形成; 其特徵在於· 在該第一至第八内部導體層各自形成至少一個切入
2030-6210-PF(N2).ptd 第50頁 Ϊ229878 六、申請專利範圍 部; 括^在各自之該内部導體層利用各自之該切入部形成電流 折回流動之流路部; 、、六在經由该電介質層在層積方向相鄰之該内部導體層之 ⑷彼此之間電流彼此反向的流動。 第—25·如申请專利範圍第項之層積電容器,其中,該 内部導體層和該第三内部導體層具有相對於這些導體 印之中心點對稱之平面形狀; 此该第二内部導體層和該第四内部導體層具有相對於這 二導體層之中心點對稱之平面形狀; 此 該第五内部導體層和該第七内部導體層具有相對於這 二導體層之中心點對稱之平面形狀; 4第六内部導體層和該第八内部導體層具有相對於這 1導體層之中心點對稱之平面形狀。 26·如申請專利範圍第24項之層積電容器,其中,該 第 内部導體層和該第五内部導體層具有相對於這些導體 層之間之間隙之中心點對稱之平面形狀; 该第二内部導體層和該第六内部導體層具有相對於這 些導體層之間之間隙之中心點對稱之平面形狀; 吞亥第三内部導體層和該第七内部導體層具有相對於這 些導體層之間之間隙之中心點對稱之平面形狀; 該第四内部導體層和該第八内部導體層具有相對於這 些導體層之間之間隙之中心點對稱之平面形狀。 27·如申請專利範圍第24項之層積電容器,其中,該
2030-6210-PF(N2).ptd 第51頁 1229878 六、申請專利範圍 第一内部導體層具有第一拉出部,向該電介質元件之第一 側面拉出該第一拉出部; 該第五内部導體層具有第五拉出部,向和該電介質元 件之該第一側面反側之第三侧面拉出該第二拉出部; 該第二内部導體層具有第二拉出部,在和該第一拉出 部相異之位置向該電介質元件之第一側面拉出該第二拉出 部; 該第六内部導體層具有第六拉出部,在和該第五拉出 部相異之位置向該電介質元件之第三側面拉出該第六拉出 部; 該第三内部導體層具有第三拉出部,在和該第五拉出 部及第六拉出部相異之位置向該電介質元件之第三側面拉 出該第三拉出部; 該第七内部導體層具有第七拉出部,在和該第一拉出 部及第二拉出部相異之位置向該電介質元件之第一側面拉 出該第七拉出部; 該第四内部導體層具有第四拉出部,在和該第三拉出 部、第五拉出部以及第六拉出部相異之位置向該電介質元 件之第三側面拉出該第四拉出部; 該第八内部導體層具有第八拉出部,在和該第一拉出 部、第二拉出部以及第七拉出部相異之位置向該電介質元 件之第一側面拉出該第八拉出部。 2 8.如申請專利範圍第27項之層積電容器,其中,該 第一至第八拉出部各自之寬度係和在該各内部導體層之該
2030-6210-PF(N2).ptd 第52頁 1229878 六、申請專利範圍 流路部之寬度同等以下。 2 9.如申請專利範圍第27項之層積電容器,其中,該 電介質元件係具有和該第一側面及第三側面相異之第二側 面及第四側面之長方體形狀; 第一側面及第三側面之寬度比該第二側面及第四側面 之寬度寬。 3 0.如申請專利範圍第2 9項之層積電容器,其中,在 該電介質元件之第一側面安裝和該第一拉出部連接之第一 端子電極、和該第二拉出部連接之第二端子電極、和該第 七拉出部連接之第七端子電極以及和該第八拉出部連接之 第八端子電極; 在該電介質元件之第三側面安裝和該第三拉出部連接 之第三端子電極、和該第四拉出部連接之第四端子電極、 和該第五拉出部連接之第五端子電極以及和該第六拉出部 連接之第六端子電極。 31. 如申請專利範圍第24至30項中任一項之層積電容 器,其中,該第一至第四内部導體層各自經由該電介質層 按照此順序在層積方向重複多次的層積; 而且,該第五至第七内部導體層各自經由該電介質層 按照此順序在層積方向重複多次的層積。 32. 如申請專利範圍第24至30項中任一項之層積電容 器,其中,在該第一、第五、第三以及第七内部導體層形 成之切入部係大致L字形; 在該第二、第六、第四以及第八内部導體層形成之切
2030-6210-PF(N2).ptd 第53頁 1229878 六、申請專利範圍 入部係大致直線形狀。 3 3.如申請專利範圍第3 2項之層積電容器,其中,該 切入部之寬度係該内部導體層之寬度之1/10〜1/3。
I画圓 2030-6210-PF(N2).ptd 第54頁
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003066374A JP3868384B2 (ja) | 2003-03-12 | 2003-03-12 | 積層コンデンサ |
JP2003094148A JP3868389B2 (ja) | 2003-03-31 | 2003-03-31 | 積層コンデンサ |
JP2003106145A JP3821790B2 (ja) | 2003-04-10 | 2003-04-10 | 積層コンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200423167A TW200423167A (en) | 2004-11-01 |
TWI229878B true TWI229878B (en) | 2005-03-21 |
Family
ID=32966301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093106290A TWI229878B (en) | 2003-03-12 | 2004-03-10 | Multilayer capacitor |
Country Status (5)
Country | Link |
---|---|
US (3) | US6914767B2 (zh) |
KR (1) | KR100571110B1 (zh) |
CN (1) | CN100385584C (zh) |
HK (1) | HK1069007A1 (zh) |
TW (1) | TWI229878B (zh) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI229878B (en) * | 2003-03-12 | 2005-03-21 | Tdk Corp | Multilayer capacitor |
JP4086812B2 (ja) * | 2004-05-31 | 2008-05-14 | Tdk株式会社 | 積層コンデンサ |
JP2006013380A (ja) * | 2004-06-29 | 2006-01-12 | Tdk Corp | 積層コンデンサ |
US7046500B2 (en) * | 2004-07-20 | 2006-05-16 | Samsung Electro-Mechanics Co., Ltd. | Laminated ceramic capacitor |
CN1993783B (zh) * | 2004-12-24 | 2010-09-01 | 株式会社村田制作所 | 多层电容器及其安装结构 |
US7092236B2 (en) * | 2005-01-20 | 2006-08-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
JP4287822B2 (ja) * | 2005-01-25 | 2009-07-01 | Tdk株式会社 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
JP4299252B2 (ja) * | 2005-01-28 | 2009-07-22 | Tdk株式会社 | 積層コンデンサ |
KR100616687B1 (ko) | 2005-06-17 | 2006-08-28 | 삼성전기주식회사 | 적층형 칩 커패시터 |
US7408763B2 (en) * | 2005-07-19 | 2008-08-05 | Apurba Roy | Low inductance multilayer capacitor |
US7652869B2 (en) * | 2005-08-19 | 2010-01-26 | Tdk Corporation | Multilayer capacitor |
JP4525753B2 (ja) * | 2005-08-19 | 2010-08-18 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2007096272A (ja) * | 2005-09-02 | 2007-04-12 | Sanyo Electric Co Ltd | 電気素子および電気回路 |
JP4276649B2 (ja) * | 2005-09-27 | 2009-06-10 | Tdk株式会社 | 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造 |
JP4209879B2 (ja) * | 2005-09-30 | 2009-01-14 | Tdk株式会社 | 積層コンデンサの製造方法 |
US7414857B2 (en) * | 2005-10-31 | 2008-08-19 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7697262B2 (en) * | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
KR100790708B1 (ko) * | 2005-11-17 | 2008-01-02 | 삼성전기주식회사 | 적층형 칩 커패시터 |
JP5049560B2 (ja) | 2005-11-17 | 2012-10-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層型チップキャパシタ |
US7088569B1 (en) * | 2005-12-22 | 2006-08-08 | Tdk Corporation | Multilayer capacitor |
JP4912110B2 (ja) * | 2005-12-26 | 2012-04-11 | 三洋電機株式会社 | 電気回路装置およびそれに用いる基板 |
JP4912324B2 (ja) * | 2005-12-26 | 2012-04-11 | 三洋電機株式会社 | 電気回路装置 |
JP4716951B2 (ja) * | 2005-12-27 | 2011-07-06 | 三洋電機株式会社 | 電気回路装置 |
JP4462194B2 (ja) * | 2006-01-17 | 2010-05-12 | Tdk株式会社 | 積層型貫通コンデンサアレイ |
JP4626605B2 (ja) * | 2006-11-07 | 2011-02-09 | 株式会社村田製作所 | 積層コンデンサ |
KR100809239B1 (ko) * | 2006-12-29 | 2008-03-07 | 삼성전기주식회사 | 적층 커패시터 어레이 |
US7961453B2 (en) * | 2007-01-09 | 2011-06-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
US20080174936A1 (en) * | 2007-01-19 | 2008-07-24 | Western Lights Semiconductor Corp. | Apparatus and Method to Store Electrical Energy |
US7388738B1 (en) * | 2007-03-28 | 2008-06-17 | Tdk Corporation | Multilayer capacitor |
US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
JP4483904B2 (ja) * | 2007-07-30 | 2010-06-16 | Tdk株式会社 | 貫通型積層コンデンサ |
KR100910527B1 (ko) * | 2007-09-28 | 2009-07-31 | 삼성전기주식회사 | 적층형 칩 커패시터 및 적층형 칩 커패시터의 용량조절방법 |
JP4645637B2 (ja) * | 2007-11-15 | 2011-03-09 | Tdk株式会社 | 積層コンデンサ |
JP4502006B2 (ja) * | 2007-12-28 | 2010-07-14 | Tdk株式会社 | 貫通型積層コンデンサアレイ |
JP4475338B2 (ja) * | 2008-02-14 | 2010-06-09 | Tdk株式会社 | 積層コンデンサ |
KR100925624B1 (ko) * | 2008-02-21 | 2009-11-06 | 삼성전기주식회사 | 적층형 칩 커패시터 |
KR100925628B1 (ko) * | 2008-03-07 | 2009-11-06 | 삼성전기주식회사 | 적층형 칩 커패시터 |
JP4450084B2 (ja) * | 2008-03-14 | 2010-04-14 | Tdk株式会社 | 積層コンデンサ及び積層コンデンサの実装構造 |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
KR101105653B1 (ko) * | 2008-09-24 | 2012-01-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 코일 부품 |
JP4710998B2 (ja) * | 2009-03-13 | 2011-06-29 | Tdk株式会社 | 積層コンデンサ |
JP5404312B2 (ja) * | 2009-07-29 | 2014-01-29 | 京セラ株式会社 | 電子装置 |
JP5573868B2 (ja) * | 2012-03-07 | 2014-08-20 | 株式会社村田製作所 | 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置 |
US9837209B2 (en) | 2012-11-21 | 2017-12-05 | Qualcomm Incorporated | Capacitor structure for wideband resonance suppression in power delivery networks |
US9620289B2 (en) * | 2013-11-27 | 2017-04-11 | Kabushiki Kaisha Toshiba | Ceramic capacitor for suppressing high-frequency noise |
JP2016076658A (ja) * | 2014-10-08 | 2016-05-12 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
DE102016206922A1 (de) * | 2015-05-08 | 2016-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Touchscreen |
CN113133324B (zh) * | 2019-10-30 | 2023-04-11 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4814940A (en) * | 1987-05-28 | 1989-03-21 | International Business Machines Corporation | Low inductance capacitor |
JP2878919B2 (ja) * | 1991-12-30 | 1999-04-05 | 韓國電子通信研究院 | 高周波ノイズ除去用チップ型キャパシター |
JP2991175B2 (ja) | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
JP2003051423A (ja) * | 2001-08-03 | 2003-02-21 | Tdk Corp | 電子部品 |
JP3563665B2 (ja) | 2000-03-30 | 2004-09-08 | Tdk株式会社 | 積層型電子回路部品 |
US6441459B1 (en) * | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
JP3930245B2 (ja) | 2000-11-14 | 2007-06-13 | Tdk株式会社 | 積層型電子部品 |
JP3923723B2 (ja) | 2000-11-22 | 2007-06-06 | Tdk株式会社 | 積層型電子部品 |
KR20010008321A (ko) * | 2000-11-23 | 2001-02-05 | 엄우식 | 고주파 적층 칩 부품 및 그 제조 방법 |
JP3727542B2 (ja) | 2001-02-05 | 2005-12-14 | Tdk株式会社 | 積層貫通型コンデンサ |
TWI229878B (en) * | 2003-03-12 | 2005-03-21 | Tdk Corp | Multilayer capacitor |
-
2004
- 2004-03-10 TW TW093106290A patent/TWI229878B/zh not_active IP Right Cessation
- 2004-03-12 US US10/798,361 patent/US6914767B2/en not_active Expired - Lifetime
- 2004-03-12 KR KR1020040016916A patent/KR100571110B1/ko active IP Right Grant
- 2004-03-12 CN CNB2004100287370A patent/CN100385584C/zh not_active Expired - Lifetime
-
2005
- 2005-02-16 HK HK05101302.6A patent/HK1069007A1/xx not_active IP Right Cessation
- 2005-06-06 US US11/144,633 patent/US7019957B2/en not_active Expired - Lifetime
- 2005-06-06 US US11/144,634 patent/US7019958B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7019957B2 (en) | 2006-03-28 |
HK1069007A1 (en) | 2005-05-06 |
US7019958B2 (en) | 2006-03-28 |
KR100571110B1 (ko) | 2006-04-13 |
US20050219791A1 (en) | 2005-10-06 |
CN100385584C (zh) | 2008-04-30 |
US6914767B2 (en) | 2005-07-05 |
CN1530977A (zh) | 2004-09-22 |
US20050219792A1 (en) | 2005-10-06 |
US20040179325A1 (en) | 2004-09-16 |
TW200423167A (en) | 2004-11-01 |
KR20040081382A (ko) | 2004-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI229878B (en) | Multilayer capacitor | |
CN100458990C (zh) | 多层陶瓷电子器件 | |
TWI321330B (en) | Monolithic capacitor | |
JP5275393B2 (ja) | 積層型セラミックコンデンサ | |
TW200414239A (en) | Multi-layer capacitor | |
TWI405227B (zh) | Laminated capacitors | |
US20060018081A1 (en) | Laminated ceramic capacitor | |
JP2004140183A (ja) | 積層コンデンサ | |
KR20150042499A (ko) | 적층형 인덕터 및 그 제조 방법 | |
TW200300948A (en) | Multilayer capacitor | |
US20090168298A1 (en) | Through-type multilayer capacitor array | |
JP2009065198A (ja) | 積層コンデンサ | |
JP3907599B2 (ja) | 積層コンデンサ | |
JP2002164256A (ja) | 積層型電子部品 | |
JPH07249541A (ja) | 複合セラミックコンデンサ | |
TWI326089B (en) | Noise filter | |
JP4091054B2 (ja) | 積層型セラミックキャパシタ | |
JP2002164245A (ja) | 電子部品の実装構造 | |
JP2004342846A (ja) | 積層セラミックコンデンサ | |
US7952852B2 (en) | Through-type multilayer capacitor array | |
JPWO2005043750A1 (ja) | 電磁遅延線のインダクタンス素子 | |
JP3847234B2 (ja) | 積層コンデンサ | |
JP3821790B2 (ja) | 積層コンデンサ | |
JP3868389B2 (ja) | 積層コンデンサ | |
JP2007300148A (ja) | 積層コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |