CN1530977A - 叠层电容器 - Google Patents

叠层电容器 Download PDF

Info

Publication number
CN1530977A
CN1530977A CNA2004100287370A CN200410028737A CN1530977A CN 1530977 A CN1530977 A CN 1530977A CN A2004100287370 A CNA2004100287370 A CN A2004100287370A CN 200410028737 A CN200410028737 A CN 200410028737A CN 1530977 A CN1530977 A CN 1530977A
Authority
CN
China
Prior art keywords
mentioned
conductor layer
internal conductor
lead division
base body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100287370A
Other languages
English (en)
Other versions
CN100385584C (zh
Inventor
富樫正明
今井一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003066374A external-priority patent/JP3868384B2/ja
Priority claimed from JP2003094148A external-priority patent/JP3868389B2/ja
Priority claimed from JP2003106145A external-priority patent/JP3821790B2/ja
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1530977A publication Critical patent/CN1530977A/zh
Application granted granted Critical
Publication of CN100385584C publication Critical patent/CN100385584C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

相互之间用陶瓷层12A隔开的内部导体层14、16配置在电介质基体内。用陶瓷层12A与内部导体层14、16隔开，同时相互之间用陶瓷层12A隔开的内部导体层18、20配置在电介质基体内。在各内部导体层14～20上形成切入部22，在切入部22的周边形成流路部14B～20B。分别配置各流路部14B～20B，以便在与隔着陶瓷层12A相邻的另一内部导体层的流路部之间，电流沿互相相反的方向流动。其结果是，能大幅度降低叠层电容器的等效串联电感，减小CPU用的电源的电压变化。

Description

叠层电容器
技术领域
本发明涉及大幅度降低了等效串联电感(ESL)的叠层电容器，特别是涉及能减小CPU用的电源的电压变化的叠层陶瓷电容器。
背景技术
近年来，能用于信息处理装置中的CPU(主运算处理装置)随着处理速度的提高及高集成化，工作频率增大，同时消耗电流显著增加。而且因此，由于功耗的降低而有工作电压下降的趋势。因此，在向CPU供电用的电源中，在高速下产生更大的电流变化，将伴随该电流变化的电压变化抑制在该电源的允许值以内非常困难。
因此，如图7所示，被称为去耦电容器的叠层电容器100连接在电源102上，出于电源的稳定化措施而被频繁地使用。而且，电流在高速下瞬态地变化时，通过快速充放电，从该叠层电容器将电流供给CPU104，以便抑制电源102的电压变化。
可是，伴随近来的CPU的工作频率进一步高频化，电流变化变得速度更快而且更大。因此，图7所示的叠层电容器100本身所具有的等效串联电感(ESL)相对地增大。其结果是，该等效串联电感对电源的电压变化产生很大影响。
也就是说，在图7所示的CPU104的电源电路中使用的现有的叠层电容器100中，该图7的等效电路中所示的作为寄生分量的ESL大。因此，如图8所示，伴随电流I的变化，该ESL阻碍叠层电容器100的充放电。因此，与上述相同，电源电压V的变化如图8所示容易增大，已经不能适应今后的CPU的高速化。
其理由是，因为用下面的式1对电流瞬变即进行充放电时的电压变化进行近似，ESL的高低与电源电压变化的大小有关的缘故。
dV＝ESL·di/dt             …式1
式中，dV是瞬变时的电压变化(V)，i是变化时的电流(A)，t是变化时间(秒)。
另一方面，这里，将该现有的电容器的外观示于图9，同时将内部结构示于图10，以下根据这些图来说明现有的叠层电容器100。也就是说，为了获得静电电容，图9所示的现有的叠层电容器100形成这样的结构：将分别设置了图10所示的两种内部导体层114、116的一对陶瓷层112A交替地层叠起来，形成电介质基体112。
而且，这两种内部导体层114、116被分别引出到电介质基体112互相相向的两个侧面112B、112C上。连接在内部导体层114上的端子电极118、以及连接在内部导体层116上的端子电极120被分别设置在图9所示的叠层电容器100的互相相向的侧面112B、112C上。
在这样的现有的叠层电容器100中，ESL大，特别是难以使CPU用的电源的电压变化减小。
另外，为了降低ESL，开发了特开平11-144996号公报、特开2001-284171号公报、特开2002-151349号公报、特开2002-231559号公报、特开2002-164256号公报等中所公开的叠层电容器。
可是，特别是要求能进一步减小CPU用的电源的电压变化的叠层陶瓷电容器。
发明内容
考虑到上述事实，本发明的目的在于提供一种能大幅度地降低等效串联电感，使CPU用的电源的电压变化小的叠层电容器。
为了达到上述目的，本发明的第一方面的叠层电容器是一种有
电介质层；以及
用上述电介质层进行绝缘，且在电介质基体内按照第一至第四的顺序依次配置的至少四种第一至第四内部导体层的叠层电容器，其特征在于：
在上述第一至第四内部导体层中，分别形成至少一个切入部，
在各自的上述内部导体层上，利用各自的上述切入部，形成电流折返流动的流路部，
在隔着上述电介质层沿层叠方向相邻的上述内部导体层的流路部相互之间，电流沿互相相反的方向流动。
如果采用本发明的第一方面的叠层电容器，则向该叠层电容器通电时，在隔着电介质层相邻的层叠方向上下的流路部之间，电流沿互相相反的方向流动。而且因此，因流过内部导体层的高频电流而产生的磁通量以相互抵消的方式相抵，叠层电容器本身所具有的寄生电感减少。因此，等效串联电感(ESL)减少。另外，即使在同一内部导体层内，在将切入部夹在中间而位于两侧的流路部的部分之间，电流的流动方向相反，所以就这一点来说，ESL也进一步减少。
以上，在本发明的第一方面的叠层电容器中，能谋求更低的ESL，能大幅度降低有效电感。其结果是，如果采用本发明的第一方面，则能可靠地抑制电源的电压振动，作为CPU的电源用，能获得最佳的叠层电容器。
上述第一内部导体层和上述第三内部导体层最好有对这些导体层的中心呈点对称的平面形状。
上述第二内部导体层和上述第四内部导体层最好有对这些导体层的中心呈点对称的平面形状。
由于按照这样的图形形成内部导体层，所以在隔着电介质层沿层叠方向相邻的内部导体层的流路部相互之间，容易使电流方向互相相反。
最好是，上述第一内部导体层有第一引出部，该第一引出部朝向上述电介质基体的第一侧面引出，
上述第三内部导体层有第三引出部，该第三引出部朝向与上述电介质基体的上述第一侧面相反的第三侧面引出。
最好是，连接在上述第一引出部上的第一端子电极安装在上述电介质基体的第一侧面上，
连接在上述第三引出部上的第三端子电极安装在上述电介质基体的第三侧面上。
最好是，上述第二内部导体层有第二引出部，该第二引出部朝向与上述电介质基体的第一侧面和第三侧面不同的第二侧面引出，
上述第四内部导体层有第四引出部，该第四引出部朝向与上述电介质基体的上述第二侧面相反的第四侧面引出。
最好是，连接在上述第二引出部上的第二端子电极安装在上述电介质基体的第二侧面上，
连接在上述第四引出部上的第四端子电极安装在上述电介质基体的第四侧面上。
这样，借助于在电介质基体的四个侧面上分别形成端子电极，能更加降低ESL。
最好是，上述第一引出部的宽度与形成了上述切入部的第一内部导体层的整个宽度大致相同，
上述第三引出部的宽度与形成了上述切入部的第三内部导体层的整个宽度大致相同。
最好是，上述第一端子电极和上述第三端子电极有与上述第一引出部和第三引出部的宽度相等或在其之上的宽度。
这样，借助于拓宽第一引出部和第三引出部的宽度，所以这些引出部和对应的端子电极的连接更加可靠。
上述第二引出部的宽度与被上述第二内部导体层的切入部隔离的上述流路部的宽度大致相同，
上述第四引出部的宽度也可以与被上述第四内部导体层的切入部隔离的上述流路部的宽度大致相同。
另外，这些第二和第四引出部的宽度也可以与对应的内部导体层的宽度大致相同。
最好是，上述第二引出部在上述第二侧面的大致中央部被引出，上述第四引出部在上述第四侧面的大致中央部被引出。
在本发明的第一方面中，上述第二端子电极的宽度与上述第二引出部的宽度相等或在其之上，但比上述第二侧面的宽度窄，
上述第四端子电极的宽度也可以与上述第二端子电极的宽度大致相同。
在本发明的第一方面中，上述第一至第四内部导体层也可以分别隔着上述电介质层，按照该顺序，沿着层叠方向反复层叠多次。在此情况下，叠层电容器的静电电容增大，同时抵消磁场的作用变得更强，能大幅度减少电感，ESL进一步被降低。
在本发明的第一方面中，上述切入部的平面形状不特别限定，但最好例如大致呈L字形状。在这样的L字形状的切入部的情况下，容易形成方向互相相反的流路部。
为了达到上述目的，本发明的第二方面的叠层电容器是一种有
电介质层；以及
用上述电介质层进行绝缘，且在电介质基体内按照第一至第八的顺序依次配置的至少入种第一至第八内部导体层的叠层电容器，其特征在于：
在上述第一至第八内部导体层中，分别形成至少一个切入部，
在各自的上述内部导体层上，利用各自的上述切入部，形成电流折返流动的流路部，
在隔着上述电介质层沿层叠方向相邻的上述内部导体层的流路部相互之间，电流沿互相相反的方向流动。
在本发明的第二方面中，八种内部导体层分别有切入部，该切入部的周边的内部导体层部分构成流路部，在同一平面内电流沿相反的方向流动，同时在与隔着电介质层相邻的另一内部导体层的流路部之间，沿互相相反的方向流动。
因此，因流过内部导体层的高频电流而产生的磁通量以相互抵消的方式相抵，能减少叠层电容器本身所具有的寄生电感。其结果是，能减少等效串联电感(ESL)。
另外，即使在同一内部导体层内，在将切入部夹在中间而位于两侧的流路部之间，电流的流动方向相反，所以能进一步减少等效串联电感。
如上所述，如果采用本发明的第二方面的叠层电容器，则能谋求进一步降低ESL，能更大幅度地降低有效电感。
最好是，上述第一内部导体层和上述第五内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第二内部导体层和上述第六内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第三内部导体层和上述第七内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第四内部导体层和上述第八内部导体层有对这些导体层的中心呈点对称的平面形状。
通过按照这样的图形构成第一至第八内部导体层，在沿层叠方向相邻的内部导体层之间，容易使电流的流向互相相反。
最好是，上述第一内部导体层有第一引出部，该第一引出部朝向上述电介质基体的第一侧面引出，
上述第二内部导体层有第二引出部，该第二引出部朝向上述电介质基体的第一侧面在与上述第一引出部不同的位置处引出，
上述第五内部导体层有第五引出部，该第五引出部朝向与上述电介质基体的第一侧面相反一侧的第三侧面引出，
上述第六内部导体层有第六引出部，该第六引出部朝向上述电介质基体的第三侧面在与上述第五引出部不同的位置处引出，
上述第三内部导体层有第三引出部，该第三引出部朝向与上述电介质基体的第一侧面和第三侧面不同的第二侧面引出，
上述第四内部导体层有第四引出部，该第四引出部朝向上述电介质基体的第二侧面在与上述第三引出部不同的位置处引出，
上述第七内部导体层有第七引出部，该第七引出部朝向与上述电介质基体的第二侧面相反一侧的第四侧面引出，
上述第八内部导体层有第八引出部，该第八引出部朝向上述电介质基体的第四侧面在与上述第七引出部不同的位置处引出。
最好是，分别连接在上述第一引出部和第二引出部上的第一端子电极和第二端子电极安装在上述电介质基体的第一侧面上，
分别连接在上述第三引出部和第四引出部上的第三端子电极和第四端子电极安装在上述电介质基体的第二侧面上，
分别连接在上述第五引出部和第六引出部上的第五端子电极和第六端子电极安装在上述电介质基体的第三侧面上，
分别连接在上述第七引出部和第八引出部上的第七端子电极和第八端子电极安装在上述电介质基体的第四侧面上。
通过进行这样构成的引出部和电极的配置，在电介质基体的四个侧面上能分别作成各两个端子电极。而且，向该叠层电容器通电时，相邻的端子电极之间的极性互不相同，交互为正负极，以此方式流过电流。因此，在各引出部上产生的磁通量因在引出部内互相沿相反方向流动的电流的作用而互相抵消，有进一步降低等效串联电感的效果。
最好是，上述的各引出部的宽度为上述的各内部导体层中的上述流路部的宽度的1/3～1/4的尺寸。通过作成这样的尺寸，能可靠地实现在同一个侧面上配置两个端子电极的结构。另外，各内部导体层和端子电极能更可靠地连接。
最好是，上述第一至第八内部导体层分别隔着上述电介质层，按照该顺序，沿着层叠方向反复层叠多次。
在此情况下，不仅叠层电容器的静电电容大，而且使磁场互相抵消的作用更大，电感更加大幅度地减少，能进一步降低ESL。
在本发明的第二方面中，上述切入部的平面形状不特别限定，但最好实际上呈直线形。在本发明的第二方面中，即使使切入部的平面形状大致呈直线形，也容易形成流动方向互相相反的电流。
为了达到上述目的，本发明的第三方面的叠层电容器是一种有
电介质层；
用上述电介质层进行绝缘，且在电介质基体内按照第一至第四的顺序依次配置的至少四种第一至第四内部导体层；
在形成上述第一内部导体层的电介质层上形成、而且按照与上述第一内部导体层绝缘的图形，沿同一平面方向相邻地形成的第五内部导体层；
在形成上述第二内部导体层的电介质层上形成、而且按照与上述第二内部导体层绝缘的图形，沿同一平面方向相邻地形成的第六内部导体层；
在形成上述第三内部导体层的电介质层上形成、而且按照与上述第三内部导体层绝缘的图形，沿同一平面方向相邻地形成的第七内部导体层；以及
在形成上述第四内部导体层的电介质层上形成、而且按照与上述第四内部导体层绝缘的图形，沿同一平面方向相邻地形成的第八内部导体层的叠层电容器，其特征在于：
在上述第一至第八内部导体层中，分别形成至少一个切入部，
在各自的上述内部导体层上，利用各自的上述切入部，形成电流折返流动的流路部，
在隔着上述电介质层沿层叠方向相邻的上述内部导体层的流路部相互之间，电流沿互相相反的方向流动。
在本发明的第三方面的叠层电容器中，向叠层电容器通电时，在隔着电介质层沿层叠方向相邻的流路部之间，电流沿互相相反的方向流动。而且因此，因流过内部导体层的高频电流而产生的磁通量以相互抵消的方式相抵，能减少叠层电容器本身所具有的寄生电感。因此，等效串联电感(ESL)减少。另外，即使在同一内部导体层内，在将切入部夹在中间而位于两侧的流路部之间，电流的流动方向相反，所以等效串联电感进一步减少。
另外，在本发明的第三方面中，八种内部导体层按照每两种配置在同一面上的形式，层叠四层。因此，在一个电介质基体的内部，形成两组内部导体层互相相向地排列配置的电容器。
即，在本发明的第三方面的叠层电容器中，具有在同一个电介质基体的内部相邻地存在两个本发明的第一方面的叠层电容器的作用和效果，能谋求更低的ESL，能大幅度降低有效电感。其结果是，按照本发明的第三方面，能可靠地抑制电源的电压振动，作为CPU的电源用，能获得最佳的叠层电容器。
另外，在本发明的第三方面中，八种内部导体层分别按照每两种排列在同一面上的形式配置，构成由两组电容器形成的电容器阵列，所以能谋求叠层电容器的高功能化。
最好是，上述第一内部导体层和上述第三内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第二内部导体层和上述第四内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第五内部导体层和上述第七内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第六内部导体层和上述第八内部导体层有对这些导体层的中心呈点对称的平面形状。
另外，最好是，上述第一内部导体层和上述第五内部导体层有对这些导体层之间的间隙的中心呈点对称的平面形状，
上述第二内部导体层和上述第六内部导体层有对这些导体层之间的间隙的中心呈点对称的平面形状，
上述第三内部导体层和上述第七内部导体层有对这些导体层之间的间隙的中心呈点对称的平面形状，
上述第四内部导体层和上述第八内部导体层有对这些导体层之间的间隙的中心呈点对称的平面形状。
借助于按照这样的图形形成内部导体层，在隔着电介质层沿层叠方向相邻的内部导体层的流路部相互之间，容易使电流的流向互相相反。
最好是，上述第一内部导体层有第一引出部，该第一引出部朝向上述电介质基体的第一侧面引出，
上述第五内部导体层有第五引出部，该第五引出部朝向与上述电介质基体的上述第一侧面相反一侧的第三侧面引出，
上述第二内部导体层有第二引出部，该第二引出部朝向上述电介质基体的第一侧面在与上述第一引出部不同的位置处引出，
上述第六内部导体层有第六引出部，该第六引出部朝向上述电介质基体的上述第三侧面在与上述第五引出部不同的位置处引出，
上述第三内部导体层有第三引出部，该第三引出部朝向上述电介质基体的上述第三侧面在与上述第五引出部和第六引出部不同的位置处引出，
上述第七内部导体层有第七引出部，该第七引出部朝向上述电介质基体的上述第一侧面在与上述第一引出部和第二引出部不同的位置处引出，
上述第四内部导体层有第四引出部，该第四引出部朝向上述电介质基体的上述第三侧面在与上述第三引出部、第五引出部和第六引出部不同的位置处引出，
上述第八内部导体层有第八引出部，该第八引出部朝向上述电介质基体的上述第一侧面在与上述第一引出部、第二引出部和第七引出部不同的位置处引出。
最好是，连接在上述第一引出部上的第一端子电极、连接在上述第二引出部上的第二端子电极、连接在上述第七引出部上的第七端子电极、以及连接在上述第八引出部上的第八端子电极安装在上述电介质基体的第一侧面上，
连接在上述第三引出部上的第三端子电极、连接在上述第四引出部上的第四端子电极、连接在上述第五引出部上的第五端子电极、以及连接在上述第六引出部上的第六端子电极安装在上述电介质基体的第三侧面上。
作为其结果，例如隔着电介质层相邻的两个内部导体层之间的引出部，分别连接在与电介质基体的侧面相邻配置的两个端子电极上。因此，向该叠层电容器通电时，相邻的端子电极之间的极性互不相同，交互为正负极，以此方式流过电流。因此，在各引出部上产生的磁通量由于在引出部内互相沿相反方向流动的电流的作用而互相抵消，有降低等效串联电感的效果。
最好是，上述第一至第八引出部各自的宽度与上述的各内部导体层中的流路部的宽度相等或在其之下。通过形成这样的结构，能在电介质基体的两个相向的侧面上分别排列配置四个端子电极。
最好是，上述电介质基体呈具有与上述第一侧面和第三侧面不同的第二侧面和第四侧面的长方体形状，
第一侧面和第三侧面的宽度比上述第二侧面和第四侧面的宽度宽。
通过形成这样的结构，从八种内部导体层分别引出的总计八个引出部，能容易地朝朝向电介质基体的四个侧面内的所形成的两个长侧面各引出四个。而且，相邻的端子电极之间的极性彼此不同。另外，在电介质基体的四个侧面内的所形成的两个长侧面上，各存在四个与内部导体层的引出部连接的端子电极，所以能有效地利用所形成的长侧面。因此，也能谋求叠层电容器的小型化。
最好是，上述第一至第四内部导体层分别隔着上述电介质层，按照该顺序，沿着层叠方向反复层叠多次，同时
上述第五至第七内部导体层分别隔着上述电介质层，按照该顺序，沿着层叠方向反复层叠多次。
如果这样构成，则不仅叠层电容器的静电电容增大，而且使磁场互相抵消的作用更加增大，电感更加大幅度地减少，能进一步降低ESL。
最好是，在上述第一、第五、第三和第七内部导体层上形成的切入部大致呈L字形状，
在上述第二、第六、第四和第八内部导体层上形成的切入部大致呈直线形。在呈这样的形状的切入部的情况下，容易形成方向互相相反的流路部。
在本发明的第一至第三方面中，上述切入部的宽度为上述内部导体层的宽度的1/10～1/3，最好为1/8～1/4的宽度。如果切入部的宽度过窄，则存在绝缘性变得不充分的趋势，如果切入部的宽度过大，则电极面积减少，存在静电电容下降的趋势。
附图说明
以下，参照附图详细地说明本发明。在此处，
图1是本发明的一种实施形态的叠层电容器的分解斜视图，是分别示出该叠层电容器的内部导体层的图形的图。
图2是图1所示的叠层电容器的斜视图。
图3是沿图2所示的III-III线的剖面图。
图4是沿图3所示的IV-IV线的剖面图。
图5是示出图1～图4所示的叠层电容器的等效电路的图。
图6是表示本发明的实施例和比较例的衰减特性的曲线图。
图7是示出组装了叠层电容器的电路的一例的图。
图8是表示采用了现有例的叠层电容器的电路中的电流变化和电压变化的关系的曲线图。
图9是现有例的叠层电容器的斜视图。
图10是示出图9所示的叠层电容器中的内部导体层的分解斜视图。
图11是本发明的另一实施形态的叠层电容器的分解斜视图，是分别示出该叠层电容器的内部导体层的图形的图。
图12是示出图11所示的叠层电容器的斜视图。
图13是沿图12所示的XIII-XIII线的剖面图。
图14是示出图11～图13所示的叠层电容器的等效电路的图。
图15是表示本发明的实施例和比较例的衰减特性的曲线图。
图16是本发明的另一实施形态的叠层电容器的分解斜视图，是分别示出该叠层电容器的内部导体层的图形的图。
图17是示出图16所示的叠层电容器的斜视图。
图18是沿图17所示的XVIII-XVIII线的剖面图。
图19是示出图16～图18所示的叠层电容器的等效电路的图。
图20是将图16～图18所示的叠层电容器作为电容器阵列、连接在2个电路中使用的电路图。
图21是表示本发明的实施例和比较例的各试样的衰减特性的曲线图。
具体实施方式
以下，根据附图说明本发明的叠层电容器的一种实施形态。
第一实施形态
图1至图5示出了作为本发明的叠层电容器的一种实施形态的叠层陶瓷电容器(以下仅称为叠层电容器)。如这些图所示，将多块电介质片即生陶瓷片(焙烧后则成为陶瓷层12A)层叠起来的叠层体加以焙烧得到长方体形状的烧结体，该叠层电容器10具有该烧结体即电介质基体12作为主要部分。
如图1、图3和图4所示，在该电介质基体12内的陶瓷层(电介质层)12A的层叠方向Z中规定的高度位置，配置以X轴和Y轴构成平面的面状的第一内部导体层14。在电介质基体12内，在隔着陶瓷层12A的内部导体层14的下侧，同样地配置面状的第二内部导体层16。
在电介质基体12内，隔着陶瓷层12A在第二内部导体层16的层叠方向Z的下侧，同样地配置面状的第三内部导体层18。在该内部导体层18的层叠方向Z的下侧，同样地配置面状的第四内部导体层20。这样，第一内部导体层14至第四内部导体层20在电介质基体12内隔着陶瓷层12A互相相向地配置。
也就是说，在本实施形态中，焙烧后的电介质片即陶瓷层12A被夹持在其间，第一内部导体层14至第四内部导体层20依次被配置在电介质基体12内。而且，在第四内部导体层20的层叠方向Z的下侧，如图3和图4所示，按照与上述同样的顺序，这四层的第一～第四内部导体层14～20的组被重复层叠。例如，第一～第四内部导体层14～20的组总计被配置100组左右(在图中为三组)。
这些内部导体层14、16、18、20的中心被配置在与电介质基体12的中心大致相同的位置。另外，内部导体层14至内部导体层20的纵横方向的尺寸比对应的电介质基体12的边长要小。再有，作为这些大致形成为长方形的内部导体层14、16、18、20的材料，不仅被认为是贱金属，即镍、镍合金、铜或铜合金，而且被认为是以这些金属为主成分的材料。
在本实施形态中，如图1所示，分别具有沿X轴方向的左右方向延伸的主要部分的第一～第四切入部22a～22d被分别设置在各内部导体层14～20的中央部。这些切入部22a～22d均略呈L字形。各切入部22a～22d的切入宽度W1最好为内部导体层14～20的宽度W0的1/10～1/3，如为1/8～1/4的宽度则更好。
第一切入部22a从第一内部导体层14中的X轴方向的左侧附近的Y轴方向跟前一侧沿Y轴方向延伸至导体层14的Y轴方向中央部，并从此沿Y轴方向向右侧延伸。第二切入部22b从第二内部导体层16中的X轴方向的中央附近的Y轴方向跟前一侧沿Y轴方向延伸至导体层16的Y轴方向中央部，并从此沿Y轴方向向左侧延伸。
第三切入部22c从第三内部导体层18中的X轴方向的右侧附近的Y轴方向深度一侧沿Y轴方向延伸至导体层18的Y轴方向中央部，并从此沿X轴方向向左侧延伸。第四切入部22d从第四内部导体层20中的X轴方向的中央附近的Y轴方向深度一侧沿Y轴方向延伸至导体层20的Y轴方向中央部，并从此沿Y轴方向向右侧延伸。
通过形成这些切入部22a～22d，在各内部导体层14～20形成电流折返流动的第一～第四流路部14B～20B。而且，通过形成这些切入部22a～22d，第一内部导体层14和第三内部导体层18有对这些导体层的中心呈点对称的平面图形形状。另外，第二内部导体层16和第四内部导体层20有对这些导体层的中心呈点对称的平面图形形状。
如图1所示，在第一内部导体层14，从该内部导体层14的左侧端部向X轴方向的左侧方向，以按照内部导体层14的整个宽度W0(Y轴方向的整个宽度)引出的方式，形成第一引出部14A。在第二内部导体层16，形成从该平面中的Y轴方向的跟前一侧中央部向跟前一侧的方向引出的第二引出部16A。
在第三内部导体层18，从该平面中的X轴方向的靠右侧的部分向右侧方向，以按照内部导体层18的整个宽度W0引出的方式，形成引出部18A。另外，在第四内部导体层20，形成从该平面中的Y轴方向的深度一侧中央部向深度一侧的方向引出的引出部20A。
其结果是，使朝向在图2所示的电介质基体12中的X轴的左右侧互相相向的两个第一侧面12B和第三侧面12D而引出的宽度宽的引出部14A、18A分别具有两个内部导体层14、18。此外，使朝向在电介质基体12的Y轴的跟前一侧和深度一侧互相相向的两个第二侧面12C和第四侧面12E而引出的宽度窄的引出部16A、20A分别具有两个内部导体层16、20。这些引出部16A和20A的宽度例如与流路部16B或20B的宽度大致为同一程度。
如图2所示，在左侧的第一侧面12B，以按照第一内部导体层14的第一引出部14A的整个宽度与第一引出部14A连接的方式，配置遍及该侧面12B的整个宽度的大小的第一端子电极24。在右侧的第三侧面12D，以按照第三内部导体层18的第三引出部18A的整个宽度与第三引出部18A连接的方式，配置遍及该侧面12D的整个宽度的大小的第三端子电极28。
另外，在跟前一侧的第二侧面12C，经第二引出部16A配置与第二内部导体层16连接的第二端子电极26；在深度一侧的第四侧面12E，经第四引出部20A配置与第四内部导体层20连接的第四端子电极30。如上所述，在本实施形态中，在作为长方体的六面体形状的电介质基体12的四个侧面12B～12E，分别配置各端子电极24～30。
再有，第二端子电极26和第四端子电极30各自的宽度与第二引出部16A和第四引出部20A的宽度相同或在其之上，但比电介质基体12在X轴方向的宽度L窄，最好为宽度L的1/8～1/2，如为宽度L的1/6～1/3左右则更好。另外，第二端子电极26和第四端子电极30分别在电介质基体12的侧面12C和12D，在X轴方向的大致中央处，沿层叠方向Z形成。
如图5所示，在本实施形态的叠层电容器10中，以将内部导体层14和16作为构成一个电容器的电极的方式，将端子电极24与例如CPU的电极连接。另外，端子电极26通过与例如接地一侧连接、并且这些端子电极24、26之间以彼此相反的极性而被使用。同样地，内部导体层18和20以作为构成一个电容器的电极的方式，端子电极28、30之间以彼此相反的极性而被使用。
因此，例如如图2所示，在端子电极24、28为+极的同时，端子电极26、30为-极的情况下，如图1的箭头所示的电流的方向那样，在分别与端子电极24、28连接的内部导体层14、18的流路部14B、18B，沿顺时针旋转方向流过电流。另外，在分别与端子电极26、30连接的内部导体层16、20的流路部16B、20B，沿逆时针旋转方向流过电流。
如上所述，在隔着陶瓷层12A相邻的内部导体层14、16的流路部14B与流路部16B之间，电流沿互相相反的方向流动。同样地，在隔着陶瓷层12A相邻的内部导体层16、18的流路部16B与流路部18B之间，电流也沿互相相反的方向流动。同样地，在隔着陶瓷层12A相邻的内部导体层18、20的流路部18B与流路部20B之间，电流也沿互相相反的方向流动。
接着，说明本实施形态的叠层电容器10的作用。
按照本实施形态的叠层电容器10，一对内部导体层14、16成为互相相向地并列配置的电容器电极，同样地，一对内部导体层18、20也成为互相相向地并列配置的电容器电极。
另外，在本实施形态中，在向该叠层电容器10通电时，在隔着陶瓷层12A相邻的内部导体层14～20的流路部14B～20B之间，电流沿互相相反的方向流动。因此，因流过内部导体层的高频电流而产生的磁通量以相互抵消的方式相抵，以此减少叠层电容器10本身所具有的寄生电感，从而减少了等效串联电感(ESL)。
此外，在同一内部导体层14～20内，在各流路部14B～20B将切入部22夹在中间而位于两侧的部分之间，由于电流的流动方向互相相反，从而进一步减少了等效串联电感。
如上所述，本实施形态的叠层电容器10谋求更低的ESL，使得大幅度地减少了有效电感。其结果是，按照本实施形态，能可靠地抑制电源电压的振动，作为CPU的电源用，可得到最佳的叠层电容器10。
进而，在本实施形态中，由于内部导体层14～20各配置多个组在电介质基体12内，所以不仅叠层电容器10的静电电容高，而且进一步增强了使磁场相互抵消的作用，更大幅度地减少了电感，进一步减少了ESL。
接着，使用网络分析仪测量以下各试样的S参数的S21特性，分别求得各试样的衰减特性。首先，说明成为各试样的样品的内容。也就是说，对于电容器来说，以图9所示的一般的现有的叠层电容器作为比较例1，以图2所示的一种实施形态的叠层电容器作为实施例1。
这里，通过使衰减特性的实测值与图7所示的叠层电容器100内的等效电路的衰减量一致来算出等效电路的常数。而且，从图6所示的各试样的衰减特性的数据可知，20MHz以上的高频的频带中的实施例1的衰减量与比较例1相比，约增加15dB。因此，由该数据可确认，在实施例中看到了高频特性的改善。
再有，关于计算得到的ESL，与比较例1的845.3pH相比，在实施例1中大幅度降低至145.2pH，本发明的效果也通过这些值被证实而得到确认。另外，关于等效串联电阻(ESR)，在比较例1中为5.5mΩ，与此相对照，在实施例1中为7.8mΩ。
关于这里所用的各试样的尺寸，如图9和图2所示，宽度W和长度L为：对比较例1和实施例1而言，均为W＝1.25mm，L＝2.0mm。另外，试验用的各试样的静电电容在比较例1中为1.001μF，在实施例中为0.968μF。
再有，在上述实施形态的叠层电容器10中，形成具有两对计四种内部导体层的结构，但层数并不限定于实施形态中所示的数目，还可增多。
第二实施形态
以下，根据附图说明本发明第二实施形态的叠层电容器。图11至图14示出了本实施形态的叠层陶瓷电容器(以下仅称为叠层电容器)210。如这些图所示，将多块电介质片即生陶瓷片(焙烧后则成为陶瓷层212A)层叠起来的叠层体加以焙烧得到长方体形状的烧结体，该叠层电容器210具有该烧结体即电介质基体212作为主要部分。
如图11和图13所示，在该电介质基体212内的规定的高度位置，配置以X轴和Y轴构成平面的面状的第一内部导体层221。在电介质基体212内，在隔着陶瓷层(电介质层)212A的第一内部导体层221的层叠方向Z的下侧，同样地配置面状的第二内部导体层222。
在电介质基体212内，隔着陶瓷层212A在第二内部导体层222的层叠方向Z的下侧，同样地配置面状的第三内部导体层223。在该电介质基体212内，隔着陶瓷层212A在第三内部导体层223的层叠方向Z的下侧，同样地配置面状的第四内部导体层224。
以下同样地，分别隔着陶瓷层212A，依次配置形成为面状的第五内部导体层225、第六内部导体层226、第七内部导体层227和第八内部导体层228。因此，这些从内部导体层221至内部导体层228的八种内部导体层在电介质基体212内隔着陶瓷层212A互相相向地配置。
也就是说，在本实施形态中，焙烧后的电介质片即陶瓷层212A被夹持在其间，且第一内部导体层221至第八内部导体层228依次被配置在电介质基体212内。而且，还在第八内部导体层228的下侧，如图13所示，按照与上述同样的顺序，这八层的电极即内部导体层的组被重复，例如总计被配置数十组左右(在图中为两组)。
这些内部导体层221～228的中心被配置在与电介质基体212的中心大致相同的位置上，另外，内部导体层221至内部导体层228的纵横方向的尺寸比对应的电介质基体212的边长要小。再有，作为这些大致形成为长方形的内部导体层221～228的材料，不仅被认为是贱金属，即镍、镍合金、铜或铜合金，而且被认为是以这些金属为主成分的材料。
如图11所示，第一切入部229A1和第八切入部229A2被分别形成为，在第一内部导体层221和第八内部导体层228中，在X轴方向的左侧从Y轴方向的中央部沿X轴方向延伸至中央部。另外，第二和第三切入部229B1和229B2被分别形成为，在第二内部导体层222和第三内部导体层223中的Y轴方向的深度一侧从X轴方向的中央部沿Y轴方向延伸至中央部。
另外，第四切入部229C1和第五切入部229C2被分别形成为，在第四内部导体层224和第五内部导体层225中，在X轴方向的右侧从Y轴方向的中央部沿X轴方向延伸至中央部。另外，第六和第七切入部229D1和229D2被分别形成为，在第六内部导体层226和第七内部导体层227中的Y轴方向的跟前一侧从X轴方向的中央部沿Y轴方向延伸至中央部。
在本实施形态中，这些切入部的平面形状略呈直线形，是从各内部导体层中的X轴方向或Y轴方向的端部中央延伸至各导体层的中央部的形状。这些切入部的切入宽度与图1所示的实施形态中的切入宽度相同。
通过形成这些切入部229A1～229D2，在各内部导体层221～228形成电流折返流动的第一～第八流路部221B～228B。而且，通过形成这些切入部229A1～229D2，第一内部导体层221和第五内部导体层225有对这些导体层的中心呈点对称的平面图形形状。另外，第二内部导体层222和第六内部导体层226有对这些导体层的中心呈点对称的平面图形形状。
另外，第三内部导体层223和第七内部导体层227有对这些导体层的中心呈点对称的平面图形形状。另外，第四内部导体层224和第八内部导体层228有对这些导体层的中心呈点对称的平面图形形状。
如图11和图12所示，第一内部导体层221有第一引出部221A，该第一引出部221A朝向电介质基体212的第一侧面212B引出。第二内部导体层222有第二引出部222A，该第二引出部222A朝向电介质基体212的第一侧面212B在与第一引出部221A不同的位置处引出。
另外，第五内部导体层225有第五引出部225A，该第五引出部225A朝向与电介质基体212的第一侧面212B相反一侧的第三侧面212D引出。第六内部导体层226有第六引出部226A，该第六引出部226A朝向电介质基体212的第三侧面212D在与第五引出部225A不同的位置处引出。
第三内部导体层223有第三引出部223A，该第三引出部223A朝向与电介质基体212的第一侧面212B和第三侧面212D不同的第二侧面212C引出。第四内部导体层224有第四引出部224A，该第四引出部224A朝向电介质基体212的第二侧面212C在与第三引出部223A不同的位置处引出。
第七内部导体层227有第七引出部227A，该第七引出部227A朝向与电介质基体212的第二侧面212C相反一侧的第四侧面212E引出。第八内部导体层228有第八引出部228A，该第八引出部228A朝向电介质基体212的第四侧面212E在与第七引出部227A不同的位置处引出。
各引出部221A～228A的宽度D2为各内部导体层中的流路部221B～228B的宽度D1的1/3～1/4的尺寸。
如图12所示，在电介质基体212的第一侧面212B，安装分别与第一引出部221A和第二引出部222A连接的第一端子电极231和第二端子电极232。在电介质基体212的第二侧面212C，安装分别与第三引出部223A和第四引出部224A连接的第三端子电极233和第四端子电极234。
在电介质基体212的第三侧面212D，安装分别与第五引出部225A和第六引出部226A连接的第五端子电极235和第六端子电极236。在电介质基体212的第四侧面212E，安装分别与第七引出部227A和第八引出部228A连接的第七端子电极237和第八端子电极238。
即，图11所示的各引出部221A～228A朝向图12所示的电介质基体212的四个侧面212B～212E各引出两个，与各自的端子电极231～238连接。各端子电极231～238的宽度与图11所示的各引出部221A～228A巴不得宽度D2相等或在其之上，但可以确定，邻接的端子电极相互绝缘。
这样，在本实施形态中，在作为长方体即六面体形状的电介质基体212的四个侧面212B～212E，各端子电极231～238被分别各配置两个，另外，经各引出部221A～228A，各端子电极231～238分别与八种内部导体层221～228连接。
例如如图14所示，在本实施形态的叠层电容器210中，每隔一个的端子电极231、233、235、237与例如CPU的电极连接，每隔一个的端子电极232、234、236、238与例如接地一侧连接。因此，对端子电极231、233、235、237和端子电极232、234、236、238施加极性彼此相反的电压。
由此，例如如图12和图14所示，在每隔一个的端子电极231、233、235、237为+极的同时，每隔一个的端子电极232、234、236、238为-极。这时，如图11的箭头所示的电流的方向那样，流过电流。
也就是说，在分别与端子电极231、233、235、237连接的内部导体层221、223、225、227的流路部221B、223B、225B、227B，沿顺时针旋转方向流过电流。另外，在分别与端子电极232、234、236、238连接的内部导体层222、224、226、228的流路部222B、224B、226B、228B，沿逆时针旋转方向流过电流。
这样，在隔着陶瓷层212A相邻的内部导体层221、222的流路部221B与流路部222B之间，电流沿互相相反的方向流动。同样地，在隔着陶瓷层212A相邻的内部导体层222、223的流路部222B与流路部223B之间，电流也沿互相相反的方向流动。
同样地，在隔着陶瓷层212A相邻的内部导体层223、224的流路部223B与流路部224B之间、在内部导体层224、225的流路部224B与流路部225B之间、在内部导体层225、226的流路部225B与流路部226B之间、在内部导体层226、227的流路部226B与流路部227B之间、在内部导体层227、228的流路部227B与流路部228B之间、在内部导体层228、221的流路部228B与流路部221B之间电流也沿互相相反的方向流动。
接着，说明本实施形态的叠层电容器210的作用。
按照本实施形态的叠层电容器210，在向该叠层电容器210通电时，端子电极231～238内相邻的端子电极之间的极性互不相同，交互为正负极，以此方式流过电流。因此，在各引出部221A～228A分别产生的磁通量在相邻的引出部之间借助于相互反向地流过电流而相互抵消，从而产生了减少等效串联电感的效果。
此外，在本实施形态中，在向该叠层电容器210通电时，在隔着陶瓷层212A相邻的内部导体层221～228的流路部221B～228B彼此之间，电流沿互相相反的方向流动。因此，因流过内部导体层的高频电流而产生的磁通量以相互抵消的方式相抵，以此减少叠层电容器210本身所具有的寄生电感，从而进一步减少了等效串联电感(ESL)。
此外，在同一内部导体层221～228内，在各流路部221B～228B将切入部229A～229D夹在中间而位于两侧的部分之间，由于电流的流动方向互相相反，从而更进一步减少了等效串联电感。
如上所述，本实施形态的叠层电容器210谋求大幅度地降低ESL，从而大幅度地降低有效电感。其结果是，按照本实施形态，能可靠地抑制电源电压的振动，作为CPU的电源用，可得到最佳的叠层电容器210。
进而，在本实施形态中，由于八种内部导体层221～228各配置多个在电介质基体212内，所以不仅叠层电容器210的静电电容高，而且进一步增强了使磁场相互抵消的作用，更大幅度地减少了电感，进一步减少了ESL。
接着，使用网络分析仪测量以下各试样的S参数的Sz1特性，分别求得各试样的衰减特性。首先，说明成为各试样的样品的内容。也就是说，对于电容器来说，以图9所示的一般的叠层电容器作为比较例2，以图12所示的实施形态的叠层电容器作为实施例2。
这里，通过使衰减特性的实测值与图7所示的叠层电容器100内的等效电路的衰减量一致来算出等效电路的常数。而且，从图15所示的各试样的衰减特性的数据可知，实施例2的谐振点不同于比较例2的4.5MHz，为15MHz，而且在15MHz以上的高频下，实施例2的衰减量与比较例2相比，约增大15dB。因此，由该数据可理解，在实施例中看到了高频特性的改善。
另外，关于用阻抗分析仪测量并计算得到的ESL的结果，与比较例2的845.3pH相比，在实施例2中大幅度降低至105.2pH。再有，关于等效串联电阻(ESR)，在比较例2中为5.5mΩ，与此相对照，在实施例2中为8.2mΩ。
关于这里所用的各试样的尺寸，如图9和图12所示，宽度W和长度L为：对比较例2和实施例2而言，均为W＝1.25mm，L＝2.0mm。另外，试验用的各试样的静电电容在比较例2中为1.00μF，在实施例2中为0.98μF。
再有，在上述实施形态的叠层电容器210中，形成具有八种内部导体层的结构，但层数并不限定于实施形态中所示的数目，还可增多。另外，在上述实施形态中，相邻端子电极之间为互不相同的极性，但因此互相相向的端子电极之间也为互不相同的极性，以此种方式在上述实施形态中配置内部导体层。
第三实施形态
图16至图21示出了本发明的叠层电容器的第三实施形态即叠层陶瓷电容器(以下仅称为叠层电容器)310。如这些图所示，将多块电介质片即生陶瓷片(焙烧后则成为陶瓷层312A)层叠起来的叠层体加以焙烧得到长方体形状的烧结体，该叠层电容器310具有该烧结体即电介质基体312作为主要部分。
如图16和图18所示，在该电介质基体312内的陶瓷层(电介质层)312A的层叠方向Z中的规定的高度位置，配置以X轴和Y轴构成平面的面状的第一内部导体层321。在形成该第一内部导体层321的陶瓷层312A上，按照与第一内部导体层321绝缘的图形，在同一平面的X轴方向以规定间隔邻接地形成第五内部导体层325。
通过夹持陶瓷层312A在第一内部导体层321和第五内部导体层325的层叠方向Z的下方，第二内部导体层322和第六内部导体层326按照分别与第一内部导体层321和第五内部导体层325对应的图形形成。
通过夹持陶瓷层312A在第二内部导体层322和第六内部导体层326的层叠方向Z的下方，第三内部导体层323和第七内部导体层327按照分别与第二内部导体层322和第六内部导体层326对应的图形形成。
通过夹持陶瓷层312A在第三内部导体层323和第七内部导体层327的层叠方向Z的下方，第四内部导体层324和第八内部导体层328按照分别与第三内部导体层323和第七内部导体层327对应的图形形成。
通过夹持陶瓷层312A在第四内部导体层324和第八内部导体层328的层叠方向Z的下方，与上述一样，第一～第四内部导体层321～324和第五～第八内部导体层325～328的组按照这些顺序按多个组配置。作为这些导体层325～328的材料，不仅被认为是贱金属，即镍、镍合金、铜或铜合金，而且被认为是以这些金属为主成分的材料。
在这些第一～第八内部导体层321～328上分别形成至少一个切入部329A1～329D2，在各自的内部导体层上利用各自的切入部，形成电流折返流动的流路部321B～328B。
在本实施形态中，在第一、第五、第三和第七内部导体层321、325、323、327上所形成的切入部329A1、329C2、329C1、329A1略呈L字形状。另外，在第二、第六、第四和第八内部导体层322、326、324、328上所形成的切入部329B1、329D2、329D1、329B2略呈直线形。
切入部329A1与切入部329A2为相同的图形，切入部329B1与切入部329B2为相同的图形，切入部329C1与切入部329C2为相同的图形，切入部329D1与切入部329D2为相同的图形。
这些切入部329A1～329D2在各内部导体层相互之间形成为以下的对称关系。即，第一内部导体层321和第三内部导体层323有对这些导体层的中心呈点对称的平面图形形状。另外，第二内部导体层322和第四内部导体层324有对这些导体层的中心呈点对称的平面图形形状。
第五内部导体层325和第七内部导体层327有对这些导体层的中心呈点对称的平面图形形状。第六内部导体层326和第八内部导体层328有对这些导体层的中心呈点对称的平面图形形状。
此外，第一内部导体层321和第五内部导体层325有对这些导体层之间的间隙的中心呈点对称的平面图形形状。第二内部导体层322和第六内部导体层326有对这些导体层之间的间隙的中心呈点对称的平面图形形状。
第三内部导体层323和第七内部导体层327有对这些导体层之间的间隙的中心呈点对称的平面图形形状。第四内部导体层324和第八内部导体层328有对这些导体层之间的间隙的中心呈点对称的平面图形形状。
通过在内部导体层上设置切入部329A1～329D2，使之呈这样的平面图形形状，在隔着陶瓷层(电介质层)312A沿层叠方向Z相邻的内部导体层的流路部相互之间，电流沿互相相反的方向流动。而且，在位于同一平面的相邻的内部导体层相互之间，电流也沿互相相反的方向流动。
第一内部导体层321有第一引出部321A，该第一引出部朝向图17所示的电介质基体312的第一侧面312B引出。第五内部导体层325有第五引出部325A，该第五引出部朝向与电介质基体312的第一侧面312B相反的第三侧面312D引出。
第二内部导体层322有第二引出部322A，该第二引出部朝朝向电介质基体312的第一侧面312B在与第一引出部321A不同的位置处引出。第六内部导体层326有第六引出部326A，该第六引出部朝向电介质基体312的第三侧面312D在与第五引出部不同的位置处引出。
第三内部导体层323有第三引出部323A，该第三引出部朝向电介质基体312的上述第三侧面312D在与第五引出部325A和第六引出部326A不同的位置处引出。第七内部导体层327有第七引出部327A，该第七引出部朝向电介质基体312的第一侧面312B在与第一引出部321A和第二引出部322A不同的位置处引出。
第四内部导体层324有第四引出部324A，该第四引出部朝向电介质基体312的第三侧面312D在与第三引出部323A、第五引出部325A和第六引出部326A不同的位置处引出。第八内部导体层328有第八引出部328A，该第八引出部朝向电介质基体312的第一侧面312B在与第一引出部321A、第二引出部322A和第七引出部327A不同的位置处引出。
这些第一～第八引出部321A～328A各自的宽度与各内部导体层321～328中的流路部321B～328B的宽度相等或在其之下。
如图17所示，电介质基体是具有与第一侧面312B和第三侧面312D不同的第二侧面312C和第四侧面312E的长方体形状。第一侧面312B和第三侧面312D的宽度比第二侧面312C和第四侧面312E的宽度要宽。例如在本实施形态中，侧面312C、312E的宽度W例如为1.25mm，与此相对照，引出各引出部321A～328A的两个侧面312B、312D的长度L例如为2.0mm。
在电介质基体312的第一侧面312B，安装如图16所示的与第一引出部321A连接的第一端子电极331、与第二引出部322A连接的第二端子电极332、与第七引出部327A连接的第七端子电极337、与第八引出部328A连接的第八端子电极338。
在电介质基体312的第三侧面312D，安装与第三引出部323A连接的第三端子电极333、与第四引出部324A连接的第四端子电极334、与第五引出部325A连接的第五端子电极335、与第六引出部326A连接的第六端子电极336。
这些端子电极331～338仅在电介质基体312中的长边一侧的相向的两个侧面312B和312D上各形成四个，在邻接的端子电极相互之间彼此隔开并绝缘。在第二侧面312C和第四侧面312E上不形成端子电极。
本实施形态的叠层电容器310是内置两个电容器的元件，例如考虑了图20所示的电路图那样的使用例子。具体地说，图20中靠左侧的端子电极331、332、333、334与左侧的电源341和CPU343连接。即，端子电极331、333被连接在CPU343的一端与电源341之间，另外，端子电极332、334在与CPU343的另一端连接的同时接地。
此外，图20中靠右侧的端子电极335、336、337、338与右侧的电源342和CPU344连接。即，端子电极335、337被连接在CPU344的一端与电源342之间，另外，端子电极336、338在与CPU344的另一端连接的同时接地。
因此，如图19中示出的等效电路所示，端子电极331、333、335、337与端子电极332、334、336、338以互相相反的极性被使用。例如，如图17和图19所示，在跟前一侧的侧面312B的每隔一个的端子电极331、337为+极的同时，每隔一个的端子电极332、338为-极。另外，在深度一侧的侧面312D的每隔一个的端子电极333、335为+极的同时，每隔一个的端子电极334、336为-极。这时，如图16的箭头所示的电流的方向那样，流过电流。
也就是说，在分别与端子电极331、333、335、337连接的内部导体层321、323、325、327的流路部321B、323B、325B、327B，沿顺时针旋转方向流过电流。另外，在分别与端子电极332、334、336、338连接的内部导体层322、324、326、328的流路部322B、324B、326B、328B，沿逆时针旋转方向流过电流。
如上所述，在电介质基体312的靠左侧部分，在隔着陶瓷层312A相邻的内部导体层321、322的流路部321B与流路部322B之间，电流沿互相相反的方向流动。同样地，在隔着陶瓷层312A相邻的内部导体层322、323的流路部322B与流路部323B之间，电流也沿互相相反的方向流动。
同样地，在隔着陶瓷层312A相邻的内部导体层323、324的流路部323B与流路部324B之间、在内部导体层324、321的流路部324B与流路部321B之间，电流也沿互相相反的方向流动。
另一方面，在电介质基体312的靠右侧部分，在隔着陶瓷层312A相邻的内部导体层325～328中电流也沿互相相反的方向流动。
接着，说明本实施形态的叠层电容器310的作用。
按照本实施形态的叠层电容器310，分别与八个端子电极331～338连接的八种内部导体层321～328在同一面上各配置两种。另外，在本实施形态中，形成了其内部导体层互相相向地并列配置的两组电容器。
其结果是，在向本实施形态的叠层电容器310通电时，在端子电极331～338内的同一侧面内相邻的端子电极之间的极性互不相同，交互为正负极，以此方式流过电流。因此，在各引出部321A～328A分别产生的磁通量借助于在相邻的引出部之间沿互相相反的方向流动的电流而相互抵消，从而产生了降低等效串联电感的效果。
另外，在向该叠层电容器310通电时，在隔着陶瓷层312A相邻的内部导体层321～224的流路部321B～324B之间，以及同样地在内部导体层325～228的流路部325B～328B之间，电流沿互相相反的方向流动。因此，因流过内部导体层的高频电流而产生的磁通量以相互抵消的方式相抵，以此减少叠层电容器310本身所具有的寄生电感，从而进一步减少了等效串联电感(ESL)。
此外，在同一内部导体层321～328内，在各流路部321B～328B将切入部329A～329D夹在中间而位于两侧的部分之间，由于电流的流动方向互相相反，从而更进一步减少了等效串联电感。
如上所述，本实施形态的叠层电容器310谋求大幅度降低ESL，从而大幅度地降低有效电感。其结果是，按照本实施形态，能可靠地抑制电源电压的振动，作为CPU的电源用，可得到最佳的叠层电容器310。
另外，在本实施形态中，八种内部导体层321～328以在同一面上各排列两种的形式而被分别配置，构成由两组电容器组成的电容器阵列。因此，可以谋求叠层电容器310的高功能化。而且，在电介质基体312的四个侧面312B～312E内所形成的两个长的侧面312B、312D，与内部导体层的引出部连接的端子电极各存在四个，从而可有效地利用所形成的这两个长的侧面312B、312D。因此，可谋求叠层电容器310的小型化。
而且，在本实施形态中，由于八种内部导体层321～328各配置多个在电介质基体312内，所以不仅叠层电容器310的静电电容高，而且进一步增强了使磁场相互抵消的作用，更大幅度地减少了电感，进一步减少了ESL。
接着，使用网络分析仪测量以下各试样的S参数的Sz1特性，分别求得各试样的衰减特性。首先，说明成为各试样的样品的内容。也就是说，对于电容器来说，以图9所示的一般的现有的叠层电容器作为比较例3，以图17所示的实施形态的叠层电容器作为实施例3。
这里，通过使衰减特性的实测值与图7所示的叠层电容器100内的等效电路的衰减量一致来算出等效电路的常数。而且，从图21所示的各试样的衰减特性的数据可知，谐振点在比较例3中约为18MHz，与此相对照，在实施例3中高达约43MHz，而且，在40MHz以上的高频下，实施例3的衰减量与比较例3的衰减量相比，约增大15dB。因此，由该数据可理解，在实施例中看到了高频特性的改善。
再有，关于用阻抗分析仪测量并计算得到的ESL的结果，与比较例3的750.5pH相比，在实施例3中大幅度降低至135.2pH。再有，关于等效串联电阻(ESR)，在比较例3中为20.5mΩ，与此相对照，在实施例3中为24.8mΩ。
关于这里所用的各试样的尺寸，如图17和图9所示，宽度W和长度L为：对比较例3和实施例3而言，均为W＝1.25mm，L＝2.0mm。另外，试验用的各试样的静电电容在比较例3中为0.105μF，在实施例3中为0.102μF。
再有，在上述实施形态的叠层电容器310中，形成具有八种内部导体层的结构，但层数并不限定于实施形态中所示的数目，还可增多。另外，在上述实施形态中，相邻端子电极之间为互不相同的极性，但因此互相相向的端子电极之间也为互不相同的极性，以此种方式在上述实施形态中配置内部导体层。
再有，本发明并不限定于上述实施形态，可在本发明的范围内进行各种改变。

Claims (33)

1.一种叠层电容器，它是有
电介质层；以及
用上述电介质层进行绝缘，且在电介质基体内按照第一至第四的顺序依次配置的至少四种第一至第四内部导体层的叠层电容器，其特征在于：
在上述第一至第四内部导体层中，分别形成至少一个切入部，
在各自的上述内部导体层上，利用各自的上述切入部，形成电流折返流动的流路部，
在隔着上述电介质层沿层叠方向相邻的上述内部导体层的流路部相互之间，电流沿互相相反的方向流动。
2.如权利要求1所述的叠层电容器，其特征在于：
上述第一内部导体层和上述第三内部导体层有对这些导体层的中心呈点对称的平面形状。
3.如权利要求2所述的叠层电容器，其特征在于：
上述第二内部导体层和上述第四内部导体层有对这些导体层的中心呈点对称的平面形状。
4.如权利要求3所述的叠层电容器，其特征在于：
上述第一内部导体层有第一引出部，该第一引出部朝向上述电介质基体的第一侧面引出，
上述第三内部导体层有第三引出部，该第三引出部朝向与上述电介质基体的上述第一侧面相反的第三侧面引出。
5.如权利要求4所述的叠层电容器，其特征在于：
上述第二内部导体层有第二引出部，该第二引出部朝向与上述电介质基体的第一侧面和第三侧面不同的第二侧面引出，
上述第四内部导体层有第四引出部，该第四引出部朝向与上述电介质基体的上述第二侧面相反的第四侧面引出。
6.如权利要求5所述的叠层电容器，其特征在于：
上述第一引出部的宽度与形成了上述切入部的第一内部导体层的整个宽度大致相同，
上述第三引出部的宽度与形成了上述切入部的第三内部导体层的整个宽度大致相同。
7.如权利要求6所述的叠层电容器，其特征在于：
连接在上述第一引出部上的第一端子电极安装在上述电介质基体的第一侧面上，
连接在上述第三引出部上的第三端子电极安装在上述电介质基体的第三侧面上。
8.如权利要求7所述的叠层电容器，其特征在于：
上述第一端子电极和上述第三端子电极有与上述第一引出部和第三引出部的宽度相等或在其之上的宽度。
9.如权利要求8所述的叠层电容器，其特征在于：
连接在上述第二引出部上的第二端子电极安装在上述电介质基体的第二侧面上，
连接在上述第四引出部上的第四端子电极安装在上述电介质基体的第四侧面上。
10.如权利要求9所述的叠层电容器，其特征在于：
上述第二引出部的宽度与被上述第二内部导体层的切入部隔离的上述流路部的宽度大致相同，
上述第四引出部的宽度与被上述第四内部导体层的切入部隔离的上述流路部的宽度大致相同。
11.如权利要求10所述的叠层电容器，其特征在于：
上述第二引出部在上述第二侧面的大致中央部被引出，
上述第四引出部在上述第四侧面的大致中央部被引出。
12.如权利要求11所述的叠层电容器，其特征在于：
上述第二端子电极的宽度与上述第二引出部的宽度相等或在其之上，但比上述第二侧面的宽度窄，
上述第四端子电极的宽度与上述第二端子电极的宽度大致相同。
13.如权利要求1～12中的任意一项所述的叠层电容器，其特征在于：
上述第一至第四内部导体层分别隔着上述电介质层，按照该顺序，沿着层叠方向反复层叠多次。
14.如权利要求1～12中的任意一项所述的叠层电容器，其特征在于：
上述切入部的平面形状大致呈L字形状。
15.如权利要求14所述的叠层电容器，其特征在于：
上述切入部的宽度为上述内部导体层的宽度的1/10～1/3的宽度。
16.一种叠层电容器，它是有
电介质层；以及
用上述电介质层进行绝缘，且在电介质基体内按照第一至第八的顺序依次配置的至少八种第一至第八内部导体层的叠层电容器，其特征在于：
在上述第一至第八内部导体层中，分别形成至少一个切入部，
在各自的上述内部导体层上，利用各自的上述切入部，形成电流折返流动的流路部，
在隔着上述电介质层沿层叠方向相邻的上述内部导体层的流路部相互之间，电流沿互相相反的方向流动。
17.如权利要求16所述的叠层电容器，其特征在于：
上述第一内部导体层和上述第五内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第二内部导体层和上述第六内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第三内部导体层和上述第七内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第四内部导体层和上述第八内部导体层有对这些导体层的中心呈点对称的平面形状。
18.如权利要求16所述的叠层电容器，其特征在于：
上述第一内部导体层有第一引出部，该第一引出部朝向上述电介质基体的第一侧面引出，
上述第二内部导体层有第二引出部，该第二引出部朝向上述电介质基体的第一侧面在与上述第一引出部不同的位置处引出，
上述第五内部导体层有第五引出部，该第五引出部朝向与上述电介质基体的第一侧面相反一侧的第三侧面引出，
上述第六内部导体层有第六引出部，该第六引出部朝向上述电介质基体的第三侧面在与上述第五引出部不同的位置处引出，
上述第三内部导体层有第三引出部，该第三引出部朝向与上述电介质基体的第一侧面和第三侧面不同的第二侧面引出，
上述第四内部导体层有第四引出部，该第四引出部朝向上述电介质基体的第二侧面在与上述第三引出部不同的位置处引出，
上述第七内部导体层有第七引出部，该第七引出部朝向与上述电介质基体的第二侧面相反一侧的第四侧面引出，
上述第八内部导体层有第八引出部，该第八引出部朝向上述电介质基体的第四侧面在与上述第七引出部不同的位置处引出。
19.如权利要求18所述的叠层电容器，其特征在于：
上述各切入部的宽度为上述各内部导体层中的上述流路部的宽度的1/3～1/4的尺寸。
20.如权利要求18所述的叠层电容器，其特征在于：
分别连接在上述第一引出部和第二引出部上的第一端子电极和第二端子电极安装在上述电介质基体的第一侧面上，
分别连接在上述第三引出部和第四引出部上的第三端子电极和第四端子电极安装在上述电介质基体的第二侧面上，
分别连接在上述第五引出部和第六引出部上的第五端子电极和第六端子电极安装在上述电介质基体的第三侧面上，
分别连接在上述第七引出部和第八引出部上的第七端子电极和第八端子电极安装在上述电介质基体的第四侧面上。
21.如权利要求16～20中的任意一项所述的叠层电容器，其特征在于：
上述第一至第八内部导体层分别隔着上述电介质层，按照该顺序，沿着层叠方向反复层叠多次。
22.如权利要求16～20中的任意一项所述的叠层电容器，其特征在于：
上述切入部的平面形状实际上呈直线形。
23.如权利要求22所述的叠层电容器，其特征在于：
上述切入部的宽度为上述内部导体层的宽度的1/10～1/3的宽度。
24.一种叠层电容器，它是有
电介质层；
用上述电介质层进行绝缘，且在电介质基体内按照第一至第四的顺序依次配置的至少四种第一至第四内部导体层；
在形成上述第一内部导体层的电介质层上形成、而且按照与上述第一内部导体层绝缘的图形，沿同一平面方向相邻地形成的第五内部导体层；
在形成上述第二内部导体层的电介质层上形成、而且按照与上述第二内部导体层绝缘的图形，沿同一平面方向相邻地形成的第六内部导体层；
在形成上述第三内部导体层的电介质层上形成、而且按照与上述第三内部导体层绝缘的图形，沿同一平面方向相邻地形成的第七内部导体层；以及
在形成上述第四内部导体层的电介质层上形成、而且按照与上述第四内部导体层绝缘的图形，沿同一平面方向相邻地形成的第八内部导体层的叠层电容器，其特征在于：
在上述第一至第八内部导体层中，分别形成至少一个切入部，
在各自的上述内部导体层上，利用各自的上述切入部，形成电流折返流动的流路部，
在隔着上述电介质层沿层叠方向相邻的上述内部导体层的流路部相互之间，电流沿互相相反的方向流动。
25.如权利要求24所述的叠层电容器，其特征在于：
上述第一内部导体层和上述第三内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第二内部导体层和上述第四内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第五内部导体层和上述第七内部导体层有对这些导体层的中心呈点对称的平面形状，
上述第六内部导体层和上述第八内部导体层有对这些导体层的中心呈点对称的平面形状。
26.如权利要求24所述的叠层电容器，其特征在于：
上述第一内部导体层和上述第五内部导体层有对这些导体层之间的间隙的中心呈点对称的平面形状，
上述第二内部导体层和上述第六内部导体层有对这些导体层之间的间隙的中心呈点对称的平面形状，
上述第三内部导体层和上述第七内部导体层有对这些导体层之间的间隙的中心呈点对称的平面形状，
上述第四内部导体层和上述第八内部导体层有对这些导体层之间的间隙的中心呈点对称的平面形状。
27.如权利要求24所述的叠层电容器，其特征在于：
上述第一内部导体层有第一引出部，该第一引出部朝向上述电介质基体的第一侧面引出，
上述第五内部导体层有第五引出部，该第五引出部朝向与上述电介质基体的上述第一侧面相反的第三侧面引出，
上述第二内部导体层有第二引出部，该第二引出部朝向上述电介质基体的第一侧面在与上述第一引出部不同的位置处引出，
上述第六内部导体层有第六引出部，该第六引出部朝向上述电介质基体的上述第三侧面在与上述第五引出部不同的位置处引出，
上述第三内部导体层有第三引出部，该第三引出部朝向上述电介质基体的上述第三侧面在与上述第五引出部和第六引出部不同的位置处引出，
上述第七内部导体层有第七引出部，该第七引出部朝向上述电介质基体的上述第一侧面在与上述第一引出部和第二引出部不同的位置处引出，
上述第四内部导体层有第四引出部，该第四引出部朝向上述电介质基体的上述第三侧面在与上述第三引出部、第五引出部和第六引出部不同的位置处引出，
上述第八内部导体层有第八引出部，该第八引出部被朝向上述电介质基体的上述第一侧面在与上述第一引出部、第二引出部和第七引出部不同的位置处引出。
28.如权利要求27所述的叠层电容器，其特征在于：
上述第一至第八引出部各自的宽度与上述的各内部导体层中的流路部的宽度相等或在其之下。
29.如权利要求27所述的叠层电容器，其特征在于：
上述电介质基体呈具有与上述第一侧面和第三侧面不同的第二侧面和第四侧面的长方体形状，
第一侧面和第三侧面的宽度比上述第二侧面和第四侧面的宽度宽。
30.如权利要求29所述的叠层电容器，其特征在于：
连接在上述第一引出部上的第一端子电极、连接在上述第二引出部上的第二端子电极、连接在上述第七引出部上的第七端子电极、以及连接在上述第八引出部上的第八端子电极安装在上述电介质基体的第一侧面上，
连接在上述第三引出部上的第三端子电极、连接在上述第四引出部上的第四端子电极、连接在上述第五引出部上的第五端子电极、以及连接在上述第六引出部上的第六端子电极安装在上述电介质基体的第三侧面上，
31.如权利要求24～30中的任意一项所述的叠层电容器，其特征在于：
上述第一至第四内部导体层分别隔着上述电介质层，按照该顺序，沿着层叠方向反复层叠多次，同时
上述第五至第七内部导体层分别隔着上述电介质层，按照该顺序，沿着层叠方向反复层叠多次。
32.如权利要求24～30中的任意一项所述的叠层电容器，其特征在于：
在上述第一、第五、第三和第七内部导体层上形成的切入部大致呈L字形状，
在上述第二、第六、第四和第八内部导体层上形成的切入部大致呈直线形。
33.如权利要求32所述的叠层电容器，其特征在于：
上述切入部的宽度为上述内部导体层的宽度的1/10～1/3的宽度。
CNB2004100287370A 2003-03-12 2004-03-12 叠层电容器 Expired - Lifetime CN100385584C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP66374/2003 2003-03-12
JP2003066374A JP3868384B2 (ja) 2003-03-12 2003-03-12 積層コンデンサ
JP66374/03 2003-03-12
JP94148/2003 2003-03-31
JP2003094148A JP3868389B2 (ja) 2003-03-31 2003-03-31 積層コンデンサ
JP94148/03 2003-03-31
JP2003106145A JP3821790B2 (ja) 2003-04-10 2003-04-10 積層コンデンサ
JP106145/03 2003-04-10
JP106145/2003 2003-04-10

Publications (2)

Publication Number Publication Date
CN1530977A true CN1530977A (zh) 2004-09-22
CN100385584C CN100385584C (zh) 2008-04-30

Family

ID=32966301

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100287370A Expired - Lifetime CN100385584C (zh) 2003-03-12 2004-03-12 叠层电容器

Country Status (5)

Country Link
US (3) US6914767B2 (zh)
KR (1) KR100571110B1 (zh)
CN (1) CN100385584C (zh)
HK (1) HK1069007A1 (zh)
TW (1) TWI229878B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7599166B2 (en) 2005-11-17 2009-10-06 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
CN1967750B (zh) * 2005-11-17 2011-04-13 三星电机株式会社 多层芯片电容器
CN1941234B (zh) * 2005-09-30 2011-05-18 Tdk株式会社 叠层电容器
CN101471179B (zh) * 2007-12-28 2011-06-15 Tdk株式会社 贯通型层叠电容器阵列

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
JP4086812B2 (ja) * 2004-05-31 2008-05-14 Ｔｄｋ株式会社 積層コンデンサ
JP2006013380A (ja) * 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
US7046500B2 (en) * 2004-07-20 2006-05-16 Samsung Electro-Mechanics Co., Ltd. Laminated ceramic capacitor
KR100884902B1 (ko) * 2004-12-24 2009-02-19 가부시키가이샤 무라타 세이사쿠쇼 적층 커패시터 및 그 실장구조
US7092236B2 (en) * 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP4287822B2 (ja) * 2005-01-25 2009-07-01 Ｔｄｋ株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
JP4299252B2 (ja) * 2005-01-28 2009-07-22 Ｔｄｋ株式会社 積層コンデンサ
KR100616687B1 (ko) 2005-06-17 2006-08-28 삼성전기주식회사 적층형 칩 커패시터
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
US7652869B2 (en) * 2005-08-19 2010-01-26 Tdk Corporation Multilayer capacitor
JP4525753B2 (ja) * 2005-08-19 2010-08-18 株式会社村田製作所 積層セラミックコンデンサ
JP2007096272A (ja) * 2005-09-02 2007-04-12 Sanyo Electric Co Ltd 電気素子および電気回路
JP4276649B2 (ja) * 2005-09-27 2009-06-10 Ｔｄｋ株式会社 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7088569B1 (en) * 2005-12-22 2006-08-08 Tdk Corporation Multilayer capacitor
JP4912110B2 (ja) * 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置およびそれに用いる基板
US8027146B2 (en) * 2005-12-26 2011-09-27 Sanyo Electric Co., Ltd. Electric circuit device enabling impedance reduction
JP4716951B2 (ja) 2005-12-27 2011-07-06 三洋電機株式会社 電気回路装置
JP4462194B2 (ja) * 2006-01-17 2010-05-12 Ｔｄｋ株式会社 積層型貫通コンデンサアレイ
JP4626605B2 (ja) * 2006-11-07 2011-02-09 株式会社村田製作所 積層コンデンサ
KR100809239B1 (ko) * 2006-12-29 2008-03-07 삼성전기주식회사 적층 커패시터 어레이
US7961453B2 (en) * 2007-01-09 2011-06-14 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
US20080174936A1 (en) * 2007-01-19 2008-07-24 Western Lights Semiconductor Corp. Apparatus and Method to Store Electrical Energy
US7388738B1 (en) * 2007-03-28 2008-06-17 Tdk Corporation Multilayer capacitor
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
JP4483904B2 (ja) * 2007-07-30 2010-06-16 Ｔｄｋ株式会社 貫通型積層コンデンサ
KR100910527B1 (ko) * 2007-09-28 2009-07-31 삼성전기주식회사 적층형 칩 커패시터 및 적층형 칩 커패시터의 용량조절방법
JP4645637B2 (ja) * 2007-11-15 2011-03-09 Ｔｄｋ株式会社 積層コンデンサ
JP4475338B2 (ja) * 2008-02-14 2010-06-09 Ｔｄｋ株式会社 積層コンデンサ
KR100925624B1 (ko) * 2008-02-21 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
KR100925628B1 (ko) * 2008-03-07 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
JP4450084B2 (ja) 2008-03-14 2010-04-14 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
KR101105653B1 (ko) * 2008-09-24 2012-01-18 가부시키가이샤 무라타 세이사쿠쇼 적층 코일 부품
JP4710998B2 (ja) * 2009-03-13 2011-06-29 Ｔｄｋ株式会社 積層コンデンサ
JP5404312B2 (ja) * 2009-07-29 2014-01-29 京セラ株式会社 電子装置
JP5573868B2 (ja) * 2012-03-07 2014-08-20 株式会社村田製作所 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置
US9837209B2 (en) * 2012-11-21 2017-12-05 Qualcomm Incorporated Capacitor structure for wideband resonance suppression in power delivery networks
US9620289B2 (en) * 2013-11-27 2017-04-11 Kabushiki Kaisha Toshiba Ceramic capacitor for suppressing high-frequency noise
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
DE102016206922A1 (de) * 2015-05-08 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Touchscreen
EP4053832A4 (en) * 2019-10-30 2022-11-16 BOE Technology Group Co., Ltd. MATRIX SUBSTRATE AND DISPLAY DEVICE

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814940A (en) * 1987-05-28 1989-03-21 International Business Machines Corporation Low inductance capacitor
JP2878919B2 (ja) * 1991-12-30 1999-04-05 韓國電子通信研究院 高周波ノイズ除去用チップ型キャパシター
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP2003051423A (ja) * 2001-08-03 2003-02-21 Tdk Corp 電子部品
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP3563665B2 (ja) 2000-03-30 2004-09-08 Ｔｄｋ株式会社 積層型電子回路部品
JP3930245B2 (ja) 2000-11-14 2007-06-13 Ｔｄｋ株式会社 積層型電子部品
JP3923723B2 (ja) * 2000-11-22 2007-06-06 Ｔｄｋ株式会社 積層型電子部品
KR20010008321A (ko) * 2000-11-23 2001-02-05 엄우식 고주파 적층 칩 부품 및 그 제조 방법
JP3727542B2 (ja) 2001-02-05 2005-12-14 Ｔｄｋ株式会社 積層貫通型コンデンサ
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941234B (zh) * 2005-09-30 2011-05-18 Tdk株式会社 叠层电容器
US7599166B2 (en) 2005-11-17 2009-10-06 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
CN1967750B (zh) * 2005-11-17 2011-04-13 三星电机株式会社 多层芯片电容器
CN101471179B (zh) * 2007-12-28 2011-06-15 Tdk株式会社 贯通型层叠电容器阵列

Also Published As

Publication number Publication date
KR100571110B1 (ko) 2006-04-13
TWI229878B (en) 2005-03-21
US20040179325A1 (en) 2004-09-16
US7019957B2 (en) 2006-03-28
TW200423167A (en) 2004-11-01
US20050219791A1 (en) 2005-10-06
US7019958B2 (en) 2006-03-28
KR20040081382A (ko) 2004-09-21
US6914767B2 (en) 2005-07-05
CN100385584C (zh) 2008-04-30
US20050219792A1 (en) 2005-10-06
HK1069007A1 (en) 2005-05-06

Similar Documents

Publication Publication Date Title
CN1530977A (zh) 叠层电容器
CN1240087C (zh) 平面线圈及平面变压器
CN1220222C (zh) 噪音滤波器和使用噪音滤波器的电子机器
CN1292533C (zh) 平衡高频器件，平衡特性的改进方法和采用此类器件的平衡高频电路
CN1301588C (zh) 温度补偿型振荡器
CN1993783A (zh) 多层电容器及其安装结构
CN1427429A (zh) 叠层电容器
CN1143407C (zh) 高频滤波器
CN1167143C (zh) 叠层式压电元件
CN1949412A (zh) 共模扼流圈及其制造方法
CN1577651A (zh) 铁氧体磁心及其制造方法以及使用该铁氧体磁心的共模噪声滤波器
CN1925210A (zh) 电子元件和电子电路
CN1523622A (zh) 固体电解电容器及其制造方法
CN101067985A (zh) 电子器件
CN1261977A (zh) 电阻器及其制造方法
CN1534303A (zh) 电介质的复数介电常数的测量方法和设备
CN1478319A (zh) 相电流检测装置
CN1812025A (zh) 层叠电容和层叠电容的等效串联电阻调整方法
CN1217492C (zh) 表面声波滤波器和使用该滤波器的通信设备
CN101061762A (zh) 内置电容器的多层基板及其制造方法、冷阴极管点灯装置
CN1254009C (zh) 表面声波滤波器、平衡型滤波器和通信器件
CN1783708A (zh) 浪涌吸收电路
CN101079598A (zh) 高频功率放大器和通信设备
CN1229879C (zh) 压电变压器
CN1084549C (zh) Lc元件、半导体器件及lc元件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1069007

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1069007

Country of ref document: HK

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080430