TW577131B - Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same - Google Patents

Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same Download PDF

Info

Publication number
TW577131B
TW577131B TW91122028A TW91122028A TW577131B TW 577131 B TW577131 B TW 577131B TW 91122028 A TW91122028 A TW 91122028A TW 91122028 A TW91122028 A TW 91122028A TW 577131 B TW577131 B TW 577131B
Authority
TW
Taiwan
Prior art keywords
spherical
electrode
semiconductor device
electrodes
tin
Prior art date
Application number
TW91122028A
Other languages
English (en)
Inventor
Seishi Oida
Sigeki Sakaguchi
Koji Ohmori
Kenrou Jitumori
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW577131B publication Critical patent/TW577131B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

577131 A7 B7 五、發明説明（彳）
發明背景 本發明係關於一種半導體裝置、半導體封裝方法及用以製 造組合體的方法，更明確地說，其係關於一種BGA (球柵陣列） 型的半導體裝置，其中有複數個呈二維排列的球狀電極。 在半導體裝置及使用該半導體裝置的封裝基板中缺少不了 焊接接合。即使現今仍廣泛地使用錫鉛共熔合金焊劑。利用 該錫錯共熔合金焊劑進行焊接接合的理由如下： 裝 訂
第一’該錫鉛共熔合金焊劑的共熔點非常低。該錫鉛共熔 合金焊劑的熔點溫度不僅低於半導體裝置本身的耐熱溫度， 亦低於該基板封裝中所使用的印刷板的耐熱溫度。所以，當 使用錫鉛共溶合金焊劑時，便可在不會高熱破壞該半導體裝 置及該印刷板的情況下進行焊接接合。此外，該錫鉛共熔合 金焊劑的焊接可靠度非常高。為確保該裝置能夠確實地作業 ，高焊接可靠度相當地重要。 然而’因為顧及目前所討論的地球環境問題，所以現在必 須取代含鉛的產品。明確地說，因為酸雨的關係，錯會從此 類產品中洗提出來，而污染地表水源，而飲用此污染過的水 源將會導致人體中的血液失調及中樞神經失調。所以，不含 鉛的焊劑漸漸地引人注意。 這些年來吾人已經認真地研究不含鉛的焊劑（後面將稱為 「無鉛焊劑」），並且實質上已經開發出由各種成份組合及混 合比例所構成的無限種焊劑。因而，半導體裝置製造廠（即半 導體裝置供應商）所使用的焊劑組合物有時候會不同於機組組 合體廠（即半導體裝置收容廒）所使用的焊劑組合物。 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 577131 A7 B7 五、發明説明（ 雖然所使用的焊劑組合物不同，但是只要使用於半導體裝 置中的焊劑數量非常少，而且遠少於如同電鍍時使用於基板 套件中的焊劑凝膠的數量，那麼不同的焊劑組合物所導致的 傷害將會降至最低。不過，在具有焊劑球狀電極的球柵陣列 封裝（此後稱為「BGA封裝」）中，焊劑球狀電極的質量及體積 實質上卻與使用於封裝基板之上的凝膠焊劑相同。所以，不 同的焊劑組合物便可能會對所產生的封裝造成極大的影響。 明確地說，當在回流熔爐中對BGA封裝實施焊接接合時，因 為不同的焊劑具有不同的熔點，所以會在該焊劑電極及封裝 基板上的凝膠焊劑之間形成氣體污染物，該污染物會導致裂 縫，因而降低焊接可靠度。 目前為止，關於無鉛焊劑方面，已經特別對錫_銀_銅基材焊 劑進行過各種研究及實驗，同時亦對錫_銀_銅-鉍基材焊劑進 行過各種研死及實驗。由此類無鉛焊劑所製成的凝膠焊劑已 經被人拿來實用，並且已經開發出由錫_銀_銅基材焊劑所製 成的焊劑金屬球。另一方面，除了已經認真研究及實驗過的 易銀-銅基材k劑及錫-銀-銅4必基材焊劑之外，亦已經開始對 錫-鋅基材焊劑進行實驗，雖然其具有易於氧化的缺點，不過 部具有非常低的熔點的優點。並且已經開發出由錫-鋅基材焊 劑所製成的凝膠焊劑。不過，目前尚未開發出由錫-鋅基材焊 劑所製成的焊劑金屬球狀電極。 發明概要 本發明係考慮前述的情況之後所設計出來的，本發明的基 本目的係提供一種具有能夠在低溫進行焊接且焊接可靠度非
577131 A7 B7 五、發明説明（3 ) 常高的無鉛球狀電極之半導體裝置。本發明的另一個目的則 係提供一種半導體封裝方法及焊接可靠度非常高的組合體。 本發明的第一種半導體裝置包括一具有複數個元件電極的 半導體元件，以及一電性連接至該複數個元件電極中至少一 元件電極的球狀電極，該球狀電極係由錫-鋅基材的無錯焊劑 所製成，其中鋅的重量百分比介於7〜9.5%之間，其餘則為錫。
本發明的第二種半導體裝置包括一具有複數個元件電極的 半導體元件，以及一電性連接至該複數個元件電極中至少一 元件電極的球狀電極，該球狀電極係由錫-鋅基材的無鉛焊劑 所製成，其中鋅的重量百分比介於7〜9.5%之間，鉍的重量百分 比介於1〜5%之間，其餘則為錫。 訂
本發明的第三種半導體裝置包括一具有複數個元件電極的 半導體元件，以及一電性連接至該複數個元件電極中至少一 元件電極的球狀電極，該球狀電極係由錫-鋅基材的無鉛焊劑 所製成，其中鋅的重量百分比介於7〜9.5%之間，錮的重量百分 比介於1〜5%之間，其餘則為錫。 本發明的第四種半導體裝置包括一具有複數個元件電極的 半導體元件，以及一電性連接至該複數個元件電極中至少一 元件電極的球狀電極，該球狀電極係由鍚-鋅基材的無錯坪劑 所製成，其中鋅的重量百分比介於7〜9.5%之間，鉍的重量百分 比介於1〜4%之間，銦的重量百分比介於1〜4%之間，其餘則為 錫。 本發明的第五種半導體裝置包括一具有複數個元件電極的 半導體元件，以及一電性連接至該複數個元件電極中至少一 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 577131 A7 _ _ B7 五、發明説明（4 ) 元件電極的球狀電極，該球狀電極係由無鉛焊劑所製成，該 無鉛焊劑的熔點介於180°C〜200°C之間。 在其中一項觀點中，該無鉛焊劑係一種在其相圖中具有液_ 固共存區的合金。 在其中一項觀點中，含有上述球狀電極的複數個球狀電極 係將該半導體裝置封裝在封裝基板中的封裝面上。 較佳的係，該複數個二維排列之球狀電極中至少位於中央 的每個球狀電極都是上述的球狀電極。 在其中一項觀點中，該複數個二維排列之球狀電極全部都 是上述的球狀電極。 在其中一項觀點中，該球狀電極及該至少一元件電極會透 過線路板相互電性連接，該半導體元件係安裝在該線路板的 最上面’而該球狀電極則係安裝在該線路板的背面。 在其中一項觀點中，會在該線路板的最上面形成複數個線 路電極，在該半導體元件用以安裝至該線路板的一面中則會 形成複數個元件電極，而且該複數個元件電極中每一個都^ 經由一突出的電極電性連接至該複數個線路電極中相對應的 其中一個。 在其中-項觀點中，會在該線路板的最上面形成複數個線 路電極，在該半導體元件非用以安裝至該線路板的一面中則 會形成複數個元件電極，而且該複數個元件電極中每一個都 會經由-金屬線路電性連接至該複數個線路電極中㈣應的 其中一個。 ^ 在其中-項觀點中，該線路板係由有機材料所製成，該線 -8 - 577131 A7 B7
五、發明説明（ 路板在背面位於對應該球狀電極位置會來# _ 7成一青電極，該背 電極具有經過助熔處理的表面或是被鎳鍍層及金梦田、 序覆蓋的表面。 王又曰堆$依 在其中一項觀點中，該線路板係由陶瓷材料所製成，該線 路板在背面位於對應該球狀電極位置會开彡# ^ H 7成一 ★電極，而鎳 鏡層及金鍍層則會依序堆疊在其最上面具有球狀電極的背雨 極上。 甩 在其中一項觀點中，會在該半導體元件形成複數個元件電 極的主要面中形成一絕緣層，曝露出該複數個元件電極，在 該絕緣層中形成電性連接至該複數個元件電極中至少其中一 個的連接層，而且該球狀電極係位於該線路層的一部份之中 該絕緣層較佳的係由低彈性樹脂所製成的彈性層。 在其中一項觀點中，該球狀電極及該至少一元件電極係經 由銅質或鐵質引線框架進行電性連接，該半導體元件係安裝 於該引線框架的一部份中，在該引線框架對應該球狀電極位 置則會形成一背電極，而該背電極之上則依序堆疊鎳鍍層、 鈀鍍層及金鍍層，最上面則是球狀電極。 在其中一項觀點中，該球狀電極及該至少一元件電極係經 由銅質或鐵質引線框架進行電性連接，該半導體元件係安裝 於該引線框架的一部份中，在該引線框架對應該球狀電極位 置則會形成一背電極，而該背電極之上則具有由錫及鉍製成 的合金鍍層，最上面則是該球狀電極。 本發明用以回流封裝於封裝基板上具有球狀電極之半導體 _ 9 - 本紙張尺度適财關家鮮297公董) 577131 A7 B7 五、發明説明（ 裝置的第一半導體封裝方法包括下面的步驟··⑷將凝膠焊劑 訑加至位於該封裝基板上的導線一部份之上，其係位於欲接 觸該球狀電極的位置附近，因此，當該球狀電極接觸該導線 時，孩凝膠焊劑並不會接觸到該球狀電極；⑼讓該球狀電極 接觸該封裝基板的導線；以及(c)讓該半導體裝置及該封裝基 板通過高溫下的回流熔爐，並且該球狀電極會在凝膠焊劑熔 化之前先熔化，或是同時熔化，因此在步驟（c)中便可將該球 狀電極烊接至該導線。 該凝膠烊劑較佳的係以實質環狀的方式於步驟⑻中施加至 該導線上。 戎次是膠焊劑可以間斷的方式施加，至少相距一段間隔。 在本發明用以封裝於封裝基板上具有球狀電極之半導體裝 置的第二半導體封裝方法中，該球狀電極係由具有液-固共存 區的焊劑所構成；該封裝基板具有含有金屬突出物的導線； 以及該半導體封裝方法包括將該金屬突出物刺入該球狀電極 的步驟’使得焊接該球狀電極時不會污染不必要的氣體。 在其中一項觀點中，該球狀電極係由無鉛焊劑所製成的。 本發明用以封裝於封裝基板上具有球狀電極之半導體裝置 的第三半導體封裝方法包括下面的步驟：製備第一至第五半 導體裝置中任一裝置；將由錫_鋅基材的無鉛焊劑製成的凝膠 焊劑施加至位於該封裝基板中的導線；讓該球狀電極接觸該 凝膠焊劑；以及讓該半導體裝置及該封裝基板通過高溫下的 回流溶爐。 欲施加該凝膠焊劑的導線較佳的係於其上依序堆疊著鎳鍍 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
訂
577131 A7 B7 五、發明説明（7 ) 層及金鍍層。 本發明提供一種用以製造組合體的第一方法，在該組合體 中，具有複數個二維排列球狀電極的BGA型半導體裝置係安 裝在一封裝基板之上，該基板則具有分別對應該複數個球狀 電極的線路電極，該第一方法包括下面的步驟：製備BGA型 半導體裝置，其中，該複數個球狀電極係由無鉛焊劑所製成 的，其溶點介於180°C至200°C之間，以及製備該封裝基板；以 實質環狀的方式，將凝膠焊劑施加至每個線路電極之上，因 此，當該半導體裝置的複數個球狀電極接觸該導線時，該複 數個球狀電極中每個電極都不會接觸該凝膠焊劑；讓該半導 體裝置的複數個球狀電極分別接觸該些線路電極；以及藉由 在該凝膠焊劑熔化之前先熔化該複數個球狀電極，或是同時 熔化，以焊接該複數個球狀電極。 本發明提供一種用以製造組合體的第二方法，在該組合體 中，具有複數個二維排列球狀電極的BGA型半導體裝置係安 裝在一封裝基板之上，該基板則具有分別對應該複數個球狀 電極的線路電極，該第二方法包括下面的步騾：製備BGA型 半導體裝置，其中，該複數個球狀電極係由在其相圖中具有 液-固共存區的無鉛焊劑所製成的；製備該封裝基板，其中金 屬突出物係分別位於該線路電極之上；以及藉由分別將該些 金屬突出物刺入該複數個球狀電極中，以焊接該半導體裝置 的複數個球狀電極，其中該複數個球狀電極會分別接觸該些 線路電極。 本發明的第一組合體方法包括一半導體裝置，其具有安裝 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
訂
577131
於封裝基板之上的球狀電極，並且該半導體裝置係該第一至 第五半導體裝置中任一裝置；該封裝基板具有位於與該半導 月豆裝置之球狀電極相對應位置處的導線；該半導體裝置及該 封裝基板會透過施加於該導線之上的凝膠焊劑以及熔化該半 導體裝置的球狀電極所形成的焊球相互電性連接；以及該凝 膠焊劑係由鍚-鋅基材的無鉛焊劑所製成的。 本發明的第二組合體方法包括一半導體裝置，其具有安裝 於封裝基板之上的球狀電極，並且該半導體裝置係該第一至 第五半導體裝置中任一裝置；該封裝基板具有位於與該半導 體裝置之球狀電極相對應位置處的導線；該半導體裝置及該 封裝基板會透過施加於該導線之上的凝膠焊劑以及熔化該半 導體裝置的球狀電極所形成的焊球相互電性連接；以及該凝 膠焊劑係由錫-鋅基材的無鉛焊劑所製成的。 在其中一項觀點中，該焊球包括至少有錫及鋅，但實質上 卻不具有鉛、銀及銅。 在其中一項觀點中，該焊球進一步包括鉍及錮其中一項。 本發明的第三組合體方法包括一半導體裝置，其具有安裝 於封裝基板之上的球狀電極，並且該半導體裝置係該第一至 第五半導體裝置中任一裝置；該半導體裝置的球狀電極會透 過印刷板電性連接至至少一元件電極；該球狀電極係位於該 印刷板的背面；在該印刷板背面位於對應該球狀電極的位置 會形成一背電極，該背電極之上依序堆疊著鎳鍍層及金鍍層 •’該封裝基板具有位於與該球狀電極相對應位置處的導線； 以及鎳鍍層及金鍍層係依序堆疊於欲施加凝膠焊劑的部份導 -12- 本紙張尺度適用中國國家標A4規格(210 X 297公釐)
裝 訂
577131
線之上。 該凝膠燁劑較佳的係由錫-鋅的無鉛焊劑所製成。 本發明的半導體裝置包括由低熔點無鉛焊劑所製成的球狀 黾桎 Q此，在低溫下便可實施焊接，避免對該半導體裝置 造成熱破壞，並且避免降低焊接的可靠度。同樣地，根據本 發明，當將該半導體裝置封裝至該封裝基板中時，可以在不 必要的氣體無法污染該球狀電極的情況下實施焊接。所以， 所產生的組合體的焊接可靠度非常地高。 再者，當該半導體裝置的球狀電極係由錫-鋅基材的無鉛焊 劑所製成時，如果利用將錫_鋅基材的無鉛焊劑所製成的凝膠 焊劑施加在該封裝基板的導線之上進行製造的話，便能夠改 良孩組合體的可靠度。再者，當該球狀電極及該凝膠焊劑至 少其中一項係由錫-鋅基材的無鉛焊劑所製成時，如果依序以 鎳鍍層及金鍍層堆疊覆蓋該背電極及該導線的話，那麼與事 先助熔處理的情況比較起來，便能夠改良該組合體的可靠度 〇 圖式簡單說明 圖1所示的係顯示根據本發明具體實施例丨的半導體裝置之 背面的仰視圖； 圖2所示的係顯示具體實施例丨的半導體裝置之側面的側視 rsj · 圖， 圖3所示的係顯示具體實施例丨的半導體裝置之切面的切面 圖； 圖4所示的係該球狀剪應力及該回流溫度峰值之間的關係
577131 A7 B7 五、發明説明（1〇 ) 圖， 圖5所示的係具體實施例1的半導體裝置及線路板之側視圖 圖6所示的係具體實施例1的半導體裝置及該線路板主要部 分之放大圖； 圖7所示的係顯示根據具體實施例1之修改的半導體裝置之 背面的仰視圖； 圖8所示的係顯示具體實施例1之修改的半導體裝置之切面 的切面圖； 圖9所示的係球狀電極附近之主要部分之放大圖； 圖10A所示的係具體實施例1之修改的半導體裝置之透視圖 ，而圖LOB所示的則係沿著圖10A中直線B-B之切面圖； 圖11所示的係剪應力量測裝置之結構示意圖； 圖12A及12B所示的係用以解釋量測剪應力之方法的程序圖 圖13所示的係所量測到的剪應力關係圖； 圖14所示的係球狀電極附近之主要部分及凝膠焊劑之放大 圖； 圖15A、15B、15C及15D所示的係用以解釋形成裂缝32之機制 的示意圖； 圖16A所示的係該凝膠焊劑附近結構的切面圖，而圖16B所 示的則係該凝膠焊劑圖樣之平面圖； 圖17A及17B所示的係該凝膠焊劑的其它圖樣； 圖18所示的係球狀電極附近之主要部分及金屬突出物之放 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 577131 A7 B7 五、發明説明（u ) 大圖， 圖19所示的係使用錫-8鋅-3鉍黏著劑所得到的球狀剪應力測 試結果關係圖； 圖20所示的係使用錫-3銀_0.5銅黏著劑所得到的球狀剪應力 測試結果關係圖； 圖21所示的係使用錫-37鉛黏著劑所得到的球狀剪應力測試 結果關係圖； 圖22所示的係不使用黏著劑，在僅具有助熔劑的回流接點 中所得到的球狀剪應力測試結果關係圖； 圖23所示的係所回流的輪廓關係圖； 圖24所示的係具有鎳/金鍍層之樣本接合部份的SEM影像之 示意圖； 圖25所示的係已經事先助熔處理過之樣本接合部份的SEM 影像之示意圖； 圖26所示的係球狀電極的SEM影像之示意圖； 圖27所示的係圖26之部份放大影像之示意圖； 圖28所示的係球狀電極的SEM影像之示意圖； 圖29所示的係圖28之部份放大影像之示意圖； 圖30所示的係以組合錫-鋅基材焊劑所製成的焊球之半熔化 狀態的SEM影像之示意圖； 圖31所示的係以組合錫·銀-銅基材焊劑及錫-鋅基材焊劑所 產生的焊球之半熔化狀態的SEM影像之示意圖； 圖32所示的係圖31的軌跡圖； 圖33A及33B所示的係用以解釋實施機械彎曲耐受性測試方 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
訂
577131 A7 B7 五、發明説明（12 ) 法的TF意圖； 圖34A、34B及34C所示的係錫-8鋅-3鉍球狀電極外觀的SEM影 像之示意圖； 圖35A、35B及35C所示的係錫-9鋅球狀電極外觀的SEM影像 之示意圖； 圖36A、36B及36C所示的係錫-9鋅-1錮球狀電極外觀的SEM影 像之示意圖； 圖37A、37B及37C所示的係錫-3銀-0.5銅球狀電極外觀的SEM 影像之不·意圖；以及 圖38A、38B及38C所示的係錫-37鉛球狀電極外觀的SEM影像 之示意圖。 發明詳細說明 現將參考附圖來說明本發明之較佳具體實施例。為簡化起 見，在該些圖式中，相同的元件參考符號代表相同的元件。 應該注意的係，本發明並不受限於下面明確說明的具體實施 例中。 具體實施例1 圖1至3所示的係根據本發明具體實施例1的半導體裝置1〇〇 之結構示意圖。圖1所示的係從具有球狀電極1的面看去時， 該半導體裝置100的仰視圖；圖2所示的係其側視圖；而圖3所 示的則係圖2的切面圖。 此具體實施例的半導體裝置100係一種BGA (球柵陣列）型的 半導體裝置，於其上有複數個呈二維排列的球狀電極，也就 是所謂的BGA封裝。該半導體裝置100包括一半導體元件（半導 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
訂
577131 A7 B7 五、發明説明（13 ) 體晶片或1C晶片）5，其中形成有半導體積體電路，並且位於 該半導體元件5之上的複數個元件電極（未顯示）中的至少一會 電性連接至該複數個球狀電極1中的至少一個。該球狀電極1 的作用亦如同一緩衝材，用以抵銷因為該半導體裝置100及封 裝基板（例如印刷板）之間的熱膨脹係數差異所造成的熱應力 〇 在此具體實施例中，該半導體元件5係放置在線路板（中間 板）4之上，該線路板係用以將該半導體元件5電性連接至該些 球狀電極1。該線路板4係由有機材料所製成，舉例來說如塑 膠板（例如環氧樹脂板）。在該線路板4未放置該半導體元件5的 背面中，會形成複數個背電極（著陸點），因此，該些球狀電極 1可分別放置在該些背電極之上。在該線路板4排列著球狀電 極1的背面則會對應該一封裝面，用以將該半導體裝置100封 裝於一封裝基板上（未顯示）。 在該線路板4的最上面則會形成複數個表面電極（未顯示）， 並且該些複數個表面電極中至少一會經由金屬線路8電性連 接至該半導體元件5之複數個元件電極中至少一個。該些金屬 線路8係形成用以透過線路焊接將該些元件電極連接至該些 表面電極。在該線路板4的最上面會形成一鑄模材料（錡模樹 脂）6，用以覆蓋該半導體元件5及該些金屬線路8。該線路板4 的複數個表面電極中至少一會電性連接至複數個背電極中至 少一個，因此球狀電極1便能夠透過該線路板4電性連接至該 半導體元件5。 每個球狀電極1都係由熔點介於180°C至200°C之間的無鉛焊 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
蓼
577131 A7 B7 五、發明説明（14 ) 劑所製成。無鉛焊劑實質上並不含鉛（允許的含鉛量的質量百 分比約為0.10%)。此具體實施例的球狀電極1可分別由具有下 面組合物的任何無錯焊劑製作而成： (1) 錫-鋅基材的無鉛焊劑，其中鋅的重量百分比介於7〜9.5% 之間，其餘則為錫（二元焊劑）； (2) 錫-鋅基材的無鉛焊劑，其中鋅的重量百分比介於7〜9.5% 之間，鉍的重量百分比介於1〜5%之間，其餘則為錫（含鉍的三 元焊劑）； (3) 錫-鋅基材的無鉛焊劑，其中鋅的重量百分比介於7〜9.5% 之間，銦的重量百分比介於1〜5%之間，其餘則為錫（含銦的三 元焊劑）；以及 (4) 錫-鋅基材的無鉛焊劑，其中鋅的重量百分比介於7〜9.5% 之間，鉍的重量百分比介於1〜4%之間，錮的重量百分比介於 1〜4%之間，其餘則為錫（四元焊劑）。 該些錫-鋅基材無鉛焊劑的熔點介於180°C至200°C之間（明確 .地說，約為190°C)，遠低於錫-銀-銅基材無鉛焊劑的熔點（約為 218°C)，並且遠低於錫-銀-銅-鉍基材無鉛焊劑的熔點（約為215°C) 〇 一般來說，無鉛焊劑的熔點會遠高於慣用的錫-鉛共熔合金 焊劑，因此，使用無鉛焊劑進行焊接時應該在高於一般的溫 度中進行。如此的高溫處理會熱破壞半導體裝置。再者，焊 接部份内的内部金屬化合物可能會因為高溫而改變，因此可 能會降低焊接可靠度。高溫處理會降低焊接可靠度的原因雖 然尚不清楚，不過從本案發明人所設計的實驗結果卻可清楚 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
訂
15577131 A7 B7 五 發明説明（ 地發現焊接強度與回流溫度有關。
圖4所示的係本案發明人所設計的實驗結果，圖中顯示的係 對應於該焊接強度的球狀剪應力[gf]及該回流溫度峰值[°C]之 間的關係圖。該圖中的參考線(Ref)代表的是使用錫-鉛共熔合 金焊劑所得到的關係。最上方的無鉛焊劑顯示的係「錫/2.5銀 /2.5鉍/0.5銅」，也就是在該無鉛焊劑中銀的重量百分比為25% ’叙的重量百分比為2.5%之間，銅的重量百分比為0.5%之間， 其餘則為錫。圖中的其它無鉛焊劑則具有相同的表示方式。 從圖4可以瞭解，錫-鉛共熔合金焊劑與回流溫度無關，但是 無錯焊劑則與回流溫度有關。 訂
此具體實施例中作為球狀電極1的無錯焊劑的溶點介於18〇 C至200 C之間，因此，與其它的無錯焊劑比較起來，可大幅 地降低對半導體裝置所造成的熱破壞。同樣地，因此此無錯 焊劑的熔化溫度低於其它的無鉛焊劑，所以能夠防止焊接部 份中内部金屬化合物發生改變，所以便可防止或降低焊接可 靠度變差。換言之，因為此具體實施例的半導體裝置1〇〇包括 熔點介於180°C至200°C之間的球狀電極1，因此在對位於該半 導體裝置100背面的球狀電極1進行焊接時，可在低溫處溶化 該些球狀電極1。所以，可避免對該半導體裝置100造成熱破壞 ’此外，亦可避免因為焊接部份中内部金屬化合物發生改變 而降低焊接的可靠度。 作為該些球狀電極1的無鉛焊劑並不受限於上述的錫4丰基 材焊劑⑴至(4)，亦有可能是其它的錫-鋅基材無鉛烊劑或是其 它非錫-辞基材的無错焊劑’只要其 '溶點介於18〇°C〜2〇〇°c之間 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 577131 A7 B7 五、發明説明（16 ) 即可。再者，與由錫-銀-銅基材焊劑所製成的球狀電極不同的 是，由錫-鋅基材無船坪劑所製成的球狀電極並無法以一般所 使用在油中結成粒狀的方式進行製造。這是因為錫-鋅基材無 鉛焊劑比較容易氧化。所以，由錫-鋅基材無鉛焊劑所製成的 球狀電極應該在低壓中製備。
經由本案發明人設計的實驗所得到的錫-鋅基材無鉛焊劑的 特徵如下面表1所示。 訂
-20- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 577131 A7 B7 五 發明説明（ 17 表1 :
表1所示的係組合物比例（重量百分比）、固態線及液態線 、每種焊劑實驗所產生的強度及可濕性。表1中最上方的焊劑 包括重量百分比9%的鋅，其餘則為錫，其係錫及鋅的共熔I 金’溶點為2(xrc或更低。為能簡單地表示每種無鉛烊劑的二 合物，該焊劑如果包括重量百分比9%的鋅，而其餘為錫的話 21 - 577131 A7 B7 五、發明説明（18 ) ，便可表示成錫-9鋅，其它的無鉛焊劑亦具有相同的表示方 式。 錫-9鋅焊劑的強度非常好，其可濕性卻很差，但是如果作 為球狀電極1的話，可濕性很差並不是很嚴重的問題。當必須 改良可濕性時，較佳的是可將鉍及銦任一種或兩種同時加入 含錫及鋅的焊劑中。根據本案發明人設計的實驗，可以發現 到強度及可濕性之間的關係是衝突的。明確地說，可以發現 到，添加鉍及銦之後，強度容易變差，但是卻可能會改良其 可濕性。欲作為球狀電極1的材料，較佳的是利用具有下面任 何組合物的無鉛焊劑進行製作··⑷（8.5至9.5)鋅-錫；（b) (7.5至8.5) 鋅-(1至4)鉍-錫；（c) (7.5至9.5)鋅_(1至4)銦-錫；以及(d) (7.5至8.5)鋅-(1至2)鉍-(1至2)錮。任何具有⑷至（d)組合物的無鉛焊劑都適合 當作球狀電極1的材料，因為其強度及可濕性當相當良好。 組合物（a)更佳的是（8.8± 0.2)鋅-錫；組合物(b)更佳的是（8.0士 0.2)鋅-(3 ± 0.2)鉍-錫；組合物（c)更佳的是（9.0 ± 0.2)鋅-(1 ± 0.2)銦- 錫；以及組合物（d)更佳的是（8.0± 0.2)鋅-(1 ± 0.2)鉍-(2± 0.2)銦-錫 〇 接著，參考圖5。圖5所示的係將此具體實施例之半導體裝 置100安裝於封裝基板2的示意圖。該封裝基板2係印刷板之類 ，而凝膠焊劑（換言之，焊劑凝膠或焊焊著劑）3則是施加在對 應於該些球狀電極1的封裝基板2導體線之上。當將該半導體 裝置100安裝於該封裝基板2，讓每個凝膠焊劑3接觸每個球狀 電極1之後，便可使其通過高溫的回流熔爐。至此，便完成此 封裝製程。本文並未規定凝膠焊劑3的種類，不過其可能是 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 577131 A7 B7 五、發明説明（19 ) 錫-鉛基材的焊劑、錫-銀基材的焊劑、錫-鋅基材的焊劑或類 似的焊劑。從其中一項觀點來看，該凝膠焊劑3較佳的係熔化 溫度與球狀電極1相同，較佳的係具有與球狀電極1相近的組 合物之焊劑（例如，錫-鋅基材的無鉛焊劑），更佳的係具有與 球狀電極1相同的組合物之焊劑。
圖6所示的係圖5主要部分之放大圖。參考圖6，此具體實施 例的半導體裝置100之詳細結構將以下面作為實例： 訂
該半導體裝置（BGA封裝）100的封裝尺寸介於6至31毫米之間 ，封裝厚度則介於0.8至3.0毫米之間。用以構成線路板4的載體 基板，例如FR-4或BT樹脂，則具有厚度為0.6毫米的基底（板核） 。作為該線路電極（背電極）的著陸點9a主要是由銅質所製成。 著陸點9a的直徑多介於0.2至0.7毫米之間，厚度則介於6至35微 米之間。在圖6的示範結構中，著陸點9a為鍍層9b所覆蓋，該 鍵層主要是由鎳/金所製成。此處的「鎳/金」代表的是依序向 上堆疊鎳鍍層及金鍍層。施加於焊球1的助熔劑可能是樹脂型 或水溶性助熔劑。該焊球1的直徑介於0.25至0.76毫米之間。 同樣地’該封裝基板2的範例如下：該凝膠焊劑3可能是錫_ 37鉛基材、錫-銀基材或錫_鋅基材的凝膠焊劑（焊焊著劑）。該 凝膠焊劑3的厚度（金屬光罩厚度）介於0.1至0.15毫米之間。作為 該封裝基板2之上的線路電極的著陸點11a主要是由銅質製成 。著陸點11a的直徑多介於0.2至0.8毫米之間，厚度則介於6至35 微米之間。在圖6的示範結構中，著陸點1 la為鏡層1 lb所覆蓋， 該鍍層主要是由鎳/金所製成。或者，可能僅以助溶劑處理著 陸點11a，而不使用鍍層。該封裝基板2的基底係有機基板。該 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 577131 A7 B7 五、發明説明（％ ) 封裝基板2的厚度介於0.8至1.6毫米之間。該封裝基板2係由4至 8層所構成的多層板，而線路電極則係位於該封裝基板2的兩 側。
當該BGA封裝的尺寸很大時，有時候會無法傳輸足夠的熱 度給位於該線路板4背面的某些球狀電極1，因此該些球狀電 極1可能還是未熔化。不過，在此具體實施例的半導體裝置100 中，該些球狀電極1都是由低熔點焊劑所製成，因此，便能解 決此項問題。排列在該線路板4背面的複數個球狀電極並不需 要全部使用該低熔點焊劑，僅需要至少部份球狀電極使用便 可達到效果。舉例來說，只需要位於圖7所示之BGA封裝中心 附近的區域7中的球狀電極1使用該低熔點焊劑即可。該區域7 代表的是熱度難以傳輸的區域。所以，只要該區域中的球狀 電極1使用該低熔點焊劑，便能夠解決球狀電極未熔化的問題 訂
〇 在圖3所示的結構中，該線路板4的最上面係黏貼至該半導 體元件5的背面，而且位於該線路板4最上面的線路電極會經 由金屬線路8電性連接至半導體元件5的電極（元件電極）。不過 ，本具體實施例的半導體裝置並不受限於此結構。舉例來說 ，位於該線路板4最上面的線路電極可能會經由圖8所示的突 出電極8’電性連接至半導體元件5的電極（元件電極）。 同樣地，如圖9所示，較佳的係可在該線路板4的背面形成 一抗焊部10，用以覆蓋不必電性連接的部份，並且曝露出該 球狀電極1所在的線路電極9的中心。曝露於該抗焊部10開孔 中的導線9具有一固體表面（或經過助熔處理的表面）或具有鍍 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 577131 A7 B7 五、發明説明（2彳） 著上鎳及金的表面。該球狀電極丨會焊接至該導線9。 雖然使用由有機材料所製成的基板作為圖丨所示之半導體 裝置100的線路板4，不過線路板4亦可使用陶瓷半導體裝置中 所使用的陶瓷來製作。下面將參考圖6解釋此種陶瓷板的情況 •内含於Μ線路板4的載體基板係由陶瓷所製成，其具有厚度 約為0.4毫米的基底（板核）。作為該線路電極（背電極）的著陸點 9a主要疋由鎢或鉬製成。著陸點％的直徑多介於〇.2至〇·7毫米之 間，厚度則約為20微米。當著陸點9a為鍍層％覆蓋時，該鍍層 9b主要是由鎳/金所製成。 或者，可能會使用另一中間板作為該線路板4。舉例來說， 與引線框架型的半導體裝置相同，可能會使用由銅基材或鐵 基材金屬材料所製成的引線框架。在此情形中，背電極係形 成於欲放置球狀電極1的部份引線框架之上，因此球狀電極工 便能夠焊接至背電極。背電極較佳的係以依序堆疊的鎳鍍層、 鈀鍍層及金鍍層覆蓋，並且可能會以錫及鉍進行電鍍。 下面將以圖6為例，解釋引線框架型半導體裝置的情況：建 構該線路板4的載體基板係由銅質或鐵質所製成，其具有厚度 約為0.15至0.3毫米的基底（板核）。作為該線路電極（背電極）的 著陸點9a主要是由銅或鐵製成，並且可能會構成該引線框架 型的一部份。著陸點9a的直徑$介於〇·2至〇·7毫米之間，厚度則 約介於0.15至0.3毫米之間。當著陸點9a為鍍層9b覆蓋時，該鏡 層9b主要是由鎳/鈀/金所製成。此處的「鎳/飽/金」代表的是依 序向上堆疊鎳鍍層、鈀鍍層及金鍍層。
或者，更進一步地說，不必使用該線路板4便可製作該BGA -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
訂
577131 A7 B7 五、發明説明（22 ) 封裝。圖10A及10B所示的係半導體裝置200之示意圖，其在半 導體元件（半導體晶）107之上會形成一樹脂層108，並未使用該 線路板4。圖10A所示的係該半導體裝置200之透視圖及部份斷 視圖，而圖10B所示的則係沿著圖10A中直線B-B之切面圖。 在圖10A及10B的半導體裝置200中，電性連接至元件電極106 的著陸點110係位於該半導體元件107的樹脂層108之上，而球 狀電極112則係分別放置在該些著陸點110之上。全部或部份的 球狀電極112可能是此具體實施例的球狀電極1。 更詳細地說，樹脂層108較佳的係由低彈性樹脂所製成的彈 性層，而抗焊部111較佳的則係形成於樹脂層108之上，並且曝 露出著陸點110。著眭點110會經由一互連層109連接至元件電 極106。使用半導體製程技術便可非常輕易地將該互連層109延 伸於樹脂層108之上。因為從元件電極106延伸至樹脂層108的 部份互連層109非常容易中斷，因此，在此部份的樹脂層108較 佳的係傾斜的（與該晶片主平面成銳角）。當該彈性層108係位 於互連層109下面的時候，即使如同熱應力之類的應力會在加 熱/冷卻該半導體裝置200以便將其封裝至該封裝基板2之上時 施加在該互連層109中，但是，該彈性層108卻能夠減小施加在 該互連層109中的應力。因此，便可避免該互連層109在進行封 裝或類似製成的時候中斷，因此可產生非常可靠的互連結構 〇 彈性層108的彈性模數（楊氏模數）較佳的係介於10至2000 kg/mm2之間，更佳的係介於10至1000 kg/mm2之間。同樣地，彈 性層108的線性膨脹係數較佳的係介於5至200 ppm/°C之間，更 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
黎 訂
577131 A7 B7 五、發明説明（23 ) 佳的係介於10至100 ppm/°C之間。該彈性層108可能係由聚合物 所製成的，例如酯键聚亞醯胺以及丙晞酸系列的環氧樹脂， 只要其彈性模數低而且具有絕緣特性即可。其厚度較佳的係 介於1至100微米之間，更佳的係為30微米。 當然，此具體實施例的結構並不受限於BGA型的半導體裝 置，亦適用於含有球狀電極的任何半導體裝置。 接著，將說明使用於此具體實施例之半導體裝置100 (或200) 中的球狀電極1的焊接強度。為評估此具體實施例之球狀電極 1的焊接強度，本案發明人已經透過實驗量測出該球狀電極1 的剪應力強度。 圖11所示的係使用剪應力強度量測設備50 (RHESCA Co. Ltd. 所製造的PTR-1000)所量測的剪應力強度。該剪應力強度量測 設備50包括可垂直移動的球狀剪應力感測器51及剪應力工具 52。其上已經焊接球狀電極的樣本則係放置在平台53之上，該 平台可水平移動。 現在參考圖12A及12B，說明量測該剪應力強度的方法。首 先，如圖12A所示，會將焊球(球狀電極）61放置在平板63之上。 在加熱該平板63之前，會先施加凝膠焊劑或助溶劑62防止氧 化。 當熔化焊球61將其焊接至平板63之上時，便可產生圖12B所 示的狀態。焊球61的直徑沴約為0.8毫米，而其焊接部份的直徑 多則約為0.635毫米。其次，便會將其上已經焊接焊球61的平板 63放置在平台53之上。 接著，便可放下剪應力工具52直到接觸到平板63的表面為 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
訂
577131 A7 ___ __ B7 五、發明説明（以） *—" 止’並且利用測試機找出該平板63的表面位置。之後，便可將 剪應力工具52升高至預設的距離（約為〇·ι至〇.2毫米）。 隨即’便可以0.3毫米/分鐘的速率水平移動剪應力工具52 , 並且使其以橫向通過具有壓力施加於焊球61的焊接部份上方 。因此’如果有部份焊球61仍停留在該平板63之上的話，便可 判斷該洋球61具有特定或更強的焊接強度。同樣地，根據所 量測的剪應力強度(Ν)，便可決定其焊接強度。 圖13所示的係剪應力強度的量測結果。該些結果係使用鍍 有鎳及金並且僅施加助熔劑62的平板63量測而得。樣本⑷使 用的是錫-37鉛的焊球；樣本⑼使用的是錫銀_〇 5銅的焊球； 樣本（c)使用的是錫-8鋅-3鉍的焊球；樣本⑼使用的是錫_〇.2銀 的焊球；樣本（e)使用的是錫-2.5銀-0.5銅-1鉍的焊球；以及樣本 (f)使用的是錫-58紐的焊球。樣本（c)相當於此具體實施例中的 無鉛焊劑。關於每種樣本，都會在下面各階段量測其剪應力 強度·初始階段、於15〇。(：中存放一個星期之後、於15〇°c中存 放二個星期之後以及於150°C中存放六個星期之後。該圖中顯 示出以N表示的剪應力強度的最小值、最大值及平均值。 從圖13中可以瞭解，樣本⑹的剪應力強度高於其它的樣本 。此外’不論是哪個階段，包括初始階段及六個星期之後，樣 本（c)的剪應力強度都高於其它的樣本。初始階段中，樣本⑷ 的剪應力強度最小值為17.34 N、最大值為25.65 N，而平均值則 為22.05 N (從二十五個樣本的資料所得到的結果）。此意味著此 具體實施例的球狀電極1具有很高的坪接強度，因此包含該球 狀電極1的半導體裝置100的焊接可靠度非常高。 -28 - 本紙張尺度適用中額家標準(CNS) Μ規格(21G χ 297公爱) 577131 A7 B7 五、發明説明（ 具體實施例2 現將參考圖14至18來說明本發明之具體實施例2。為簡化起 見，與具體實施例1相同的說明會予以省略或簡化。
圖14所示的係在封裝期間該球狀電極1附近之放大圖。施加 於封裝基板2的線路電極（著陸點）11之上的凝膠焊劑3係為於 該球狀電極1的下方。如果球狀電極1及凝膠焊劑3係由不同的 焊劑製成的話，便會因為熔點的差異而在其間的接觸部份附 近產生氣體污染，因此便可能形成裂縫。當形成裂缝時，便 會降低球狀電極1的焊接可靠度。 -15A至15D所示的係因為氣體污染而產生裂縫的機制。在 該些圖式中，已經將圖14所示的結構簡化。 訂
首先，在圖15A所示的狀態中（即圖14所示的狀態），會移動 球狀電極1使其圖15B所示般直接接觸凝膠焊劑3。當稍後加熱 進行熔化時，因為球狀電極1及凝膠焊劑3的熔點不同，所以 先熔化的凝膠焊劑3會圍繞在球狀電極1的周圍，並且在此時 會污染氣體30。隨即，球狀電極1亦會熔化，但是除非將氣體 30完全排除，否則完成焊接之後，便會在該球狀電極1内形成 裂缝32。裂縫32會降低球狀電極1的焊接可靠度。似乎難以將 受到污染的氣體30從已經熔化、黏性很高的焊劑中完全排除 為克服裂缝32的問題，可以此具體實施例之圖16A與16B中 所示般地施加凝膠焊劑3。明確地說，可將凝膠焊劑3施加在 著陸點11之上，使其不會接觸到欲放置球狀電極1之部份附近 的球狀電極1。圖16A所示的係凝膠焊劑3之切面圖，而圖16B所 -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 577131 A7 B7 五、發明説明（ 示的則係其平面圖。
當球狀電極1接觸到著陸點11之後，便可使其通過高溫的回 流熔爐，使得該球狀電極1能夠在凝膠焊劑3熔化之前先炫化 ’或是同時溶化。因此，便可將該球狀電極1焊接至該著陸點 11。因為此具體實施例的球狀電極1是由低溶點’焊劑所製成， 因此，能夠在凝膠焊劑3熔化之前先熔化，或是同時溶化。 依照此方式，球狀電極1會先熔化或是同時熔化，因此，便 能夠減少凝膠焊劑3對氣體30所造成的污染，防止或降低裂缝 32的形成。 雖然圖16A及16B中實質上係以環狀圖樣（包括圓形環狀、橢 圓形環狀或是近似圓形環狀的多邊形環狀）施加凝膠焊劑3， 不過’用以施加凝膠焊劑3的圖樣亦可修改成圖17A&17B所示 方式。在圖17A中，凝膠焊劑3的施加圖樣具有一間隔31 ;在圖 訂
17B中，其施加圖樣則具有四個間隔31。當以具有如圖1从及 17B所示的一個或多個間隔31的非連續方式施加該凝膠焊劑3 時’便能夠輕易地釋放出氣體3〇 ,因此便可進一步地減少裂 缝。 同樣地’下面的封裝方法可有效地減少裂縫。現在將參考 圖18說明該封裝方法。在圖18中，會在著陸點n之上形成一金 屬突出物12。 焊劑的固化溫度係取決於其液態線。溫度高於液態線時， 便呈現液態。焊劑的熔化溫度則係取決於其固態線。溫度低 於固態線時’便呈現固態。在該液態線及該固態線之間則有 一個液態與固態共存的區域。慣用的錫鉛共熔合金焊劑的共 -30- 本紙張尺歧财目目家辟^χ撕公幻 577131 A7 B7 27 五、發明説明 溶點為183°C，此時液態線與固態線重疊。 相反地，大部份的無鉛焊劑中，液態線與固態線彼此通常 不會重疊。從上面表1中便可瞭解。與固態線不重疊的液態線 思味著在無錯焊劑的相圖中存在著液_固共存區。利用該液_ 固共存區便能夠防止在焊劑球狀電極内形成裂缝32。 圖18的焊劑球狀電極1具有液_固共存區，因此其係處於比 共熔狀態（固態）之焊劑更軟性的半熔化狀態中。所以，位於封 裝基板2的著陸點11之上的金屬突出物12 (例如，鎳或鎳_金鍍 層）便可刺入該球狀電極1中。因此，球狀電極丨及金屬突出物 12便能夠彼此直接接合，並且在不污染氣體3〇的情形下進行 焊接。因此，能夠防止形成裂縫32。 依照此方式，在此具體實施例便能夠防止在該無鉛焊劑的 球狀電極1内形成裂縫32。同樣地，因為所提供的BGA封裝1〇〇 具有能夠在非常低溫時熔化的焊劑球狀電極1，因此，其能夠 避免發生熱破壞，以及避免因為高溫回流而降低焊接可靠度 。再者，利用該焊劑的液-固共存區便能夠防止形成裂缝。此 外，當將該半導體裝置100安裝於未形成裂缝32的封裝基板2之 上時，便能夠製造及提供具有高焊接可靠度的封裝。此具體 貫施例的半導體裝置100或200亦具有BGA封裝的特徵，換古之 ’其具有下面的優點：適用於表面封裝、多重腳線適用性及 小體積。 具體實施例3 現將參考圖19至22來說明本發明之具體實施例為簡化起 見’與具體實施例1及2相同的說明會予以省略气巧化… -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
577131 A7 B7 五、發明説明（ 本案發明人已經對BGA封裝的球狀電極（舉例來說，圖6中的 元件符號1)、用以封裝的焊焊著劑（舉例來說，圖6中的元件符 號3)以及封裝基板之銅質著陸點（舉例來說，圖6中的元件符號 11a)的表面處理的各種組合進行實驗，因此可評估該些組合的 適用性。 首先，將說明球狀剪應力測試的評估。球狀剪應力測試的 實施方式如圖11、12A及12B之具體實施例1所述。簡單地說， 焊焊著劑係施加在封裝基板中之銅質著陸點之上，球狀電極 係放置在該焊焊著劑之上，接著便可透過回流焊接該焊焊著 劑及該球狀電極。之後，在回流及該裝置處於150°C高溫時立 即量測該剪應力強度。在高溫進行老化的目的是快速地成長 一内部金屬化合物。 為進行球狀剪應力強度測試，會製備下面七種球狀電極： ⑴錫-8鋅-3鉍球；（2)錫-3銀-0.5銅球；（3)錫-37鉛球；⑷錫-0.2鉍球 ;(5)錫-2.5銀-0.5銅-1鉍球；⑹錫-9鋅球；以及⑺錫-9鋅-1銦球。 製備下面三種焊焊著劑（凝膠焊劑）：錫-8鋅-3鉍黏著劑；錫-3 銀-0.5銅黏著劑以及錫-37鉛黏著劑。對銅質著陸點進行下面兩 種表面處理··鎳/金鍍層處理（將金層堆疊在鎳層之上）以及事 先助熔處理。 圖19至22所示的係該球狀剪應力強度的測試結果。圖19至21 所示的分別係使用錫-8鋅-3鉍黏著劑、錫-3銀-0.5銅黏著劑以及 錫-37鉛黏著劑所得到的結果，每個圖中都分別顯示出使用該 七種球狀電極及進行該兩種表面處理的圖形。圖22所示的係 不使用黏著劑，在僅使用助溶劑的回流接點中所得到的結果 -32- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
577131 A7 _ B7 ""^發明説明（29 ) ~ ^~ 關係圖’其可當作參考圖。在圖19至22中，縱座標代表的是剪 應力強度(N)，橫座標是時間轴，代表的是在回流接點之後的 初始階段、168個小時之後、500個小時之後以及1〇〇〇個小時之 後。圖23所示的係所回流的輪廓關係圖。回流的條件係根據 每種焊焊著劑的熔點加以設定。 如圖19所示，使用錫-8鋅-3鉍焊焊著劑時，經過高溫老化之 後，鍍有鎳/金的著陸點之強度會增加，但是經過事先助熔處 理的著陸點的強度反而降低。明確地說，在錫_鋅基材焊劑的 組合中（也就是，錫_鋅基材球狀電極及錫-鋅基材焊焊著劑的 組合），此種趨勢非常明顯。如圖2〇及21所示，當球狀電極係 由錫-鋅基材焊劑所製成的時候，可在使用錫_3銀-〇 5銅黏著劑 以及錫-37鉛黏著劑之中得到相同的結果。 根據該些結果可得到一項結論，當該球狀電極或該焊焊著 劑含有鋅（也就是，至少其中一個係由錫_鋅基材焊劑所製成 的）的時候，經過鎳/金鍍層處理可增強強度，但是經過事先助 熔處理反而會降低強度。因此，當球狀電極及焊焊著劑兩者 中至少其中一個係由錫_鋅基材焊劑所製成的時候，較佳的係 實施鎳/金鍍層處理作為該著陸點的表面處理。尤其是，在圖6 所示的結構中，著陸點（9a&lla)較佳的係具有鎳/金鍍層（％及 lib)。當球狀電極及焊焊著劑都不是由錫-鋅基材焊劑所製成 的時候’該著陸點的表面處理則不會有任何差別。 接著，圖24及25所示的係該些樣本之焊接部份的SEM (切面） 影像。圖24及25所示的分別係具有經過鎳/金鍍層處理及事先 助熔處理之銅質著陸點的錫—鋅基材球狀電極的焊接部份。 -33- 本紙烺尺度遇用宁國國家標準(CNS) 格(21〇>< 297公釐)-—-- 577131
如圖24所示，當使用鎳/金鍍層處理時，該鍊/金鍵層便會保 護該銅質著陸點。經由元素分析，可確定鋅沉積在使用鎳/金 鍍層處理時的鎳鍍層之上。鎳/金鍍層中包含的金似乎已經擴 散至該球狀電極之中。另-方面，如圖25所示，#使用事先助 熔處理時，該銅質著陸點會被鋅(Zn)侵蝕，存在有該銅質著陸 點的部份則會變成非常容易碎裂的銅_鋅合金層。換言之，從 已經過事先助熔處理的銅質著陸點（也就是，不具有鎳/金鍍層 將銅質曝露的著陸點）及該球狀電極的鋅成份中會大量地成長 銅-鋅合金層。從圖25可以瞭解，該銅_鋅合金層及該球狀電極 典法牢固地相互黏著，而且其中會有間隔。因為使用含鉛的 焊劑並不會導致此種問題，所以對無鉛焊劑來說不大可能發 生此種問題。同樣地，因為在150〇c高溫老化之後會加速其成 長速率，因此在圖25中便可能會大量地成長該銅_鋅合金層。 因此，當在球狀電極或焊焊著劑其中一個是由錫_鋅基材焊 劑所製成的組合中，事先助熔處理便會因為該銅_鋅合金層大 量地成長而降低焊接強度。相反地，當在此組合中該著陸點 係經過鎳/金鍍層處理時，便會因為鋅成份係沉積在該鎳鍍層 之上而提高焊接強度。 該鎳/金鍍層中的金鍍層厚度較佳的係位於特定範圍之内。 明確地說，在圖6所示的結構中，形成該封裝基板2的著陸點 (導線）11a之上的鎳/金鍍層ub中的金鍍層厚度以及形成該BGA 封裝的著陸點（背電極）9a之上的鎳/金鍵層9b中的金鍍層厚度 幸父佳的係大於〇且小於〇.5微米。因為金僅係為了防止鎳的氧化 ’所以金的厚度薄薄的便已經足夠（舉例來說，〇 〇〇3微米）。不 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱)
ψ 訂
31 31 五 、發明説明（ ，如果從易於在製程切成薄膜的觀點來看，其厚 更大。從實驗可以發現’當金鍵層的厚度超過約 展=的時候’其強度便可能下降’因為該烊劑的鋅與該鍍 二微:鋅久因此，金鍍層的厚度較佳的係小 因辛，較佳㈣等、、二〇:未’而且為進一步消除降低強度的 較佳的係寺於小於0·3微米，更佳的係等於小於0.03微米 樓不過，即使金鍍層的厚度超過約i微米，只要能夠正確地選 =㈣’喊夠將金_鋅層的影響降低至最低程度。因為錄鐘 θ的厚度料接並不會產生特別的影#，所以其厚度可以根 據製造條件及所採用的標準正確地設定，例來說，該鎳鍍 層的厚度可能是介於3至5微米之間，通常是約為5微米。 圖26至29所示的係球狀電極的SEM(切面）示意圖，並中每 個圖中都可發現到該金.鋅層^27所示的係圖％之放大圖， 圖29所示的則係圖28之放大圖。在該些圖式中顯示出當金鍍 層的厚度超過約0.5微米的時候便會形成金_鋅層。經由元 析可以發現，在銅質著陸點及球狀電極之間的線狀部份便^ 該金-鋅層。而且，在此線狀部份中實質上並沒有錫的成份。 應該注意的係，在圖26及28中可看到形成於球狀電極中的裂 縫。 接著’將說明熱疲勞的耐受性測試評估。本案發明人藉由 氣相加熱循環的方式，對經由回流將封裝至封裝基板之上的 BGA封裝進行熱疲勞的耐受性測試，用以評估球狀電極及焊 焊著劑之各種組合的耐熱性。在該氣相加熱循環測試中，會 在-40°C中保持15分鐘，在+125°C中保持15分鐘，也就是一個循 -35 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝- 訂 577131 A7 B7 五、發明説明（32 ) 環總共30分鐘，並且一直監視該接點的阻值以計算斷裂之前 的循環數量。
該測試中所使用的BGA封裝規格如下：該BGA封裝係一種塑 膠球柵陣列（PBGA)型的菊鏈樣本。該封裝的尺寸為31毫米，其 具有441根腳線，球距為1.27毫米。該銅質著陸點的直徑為0.635 毫米，該球的直徑則為0.76毫米。該著陸點的表面處理是鎳/金 鍍層處理。該回流係根據圖23所示的輪廓關係圖來實施。熱 疲勞的耐受性測試結果如下面的表2所示。 裝 訂
k -36-本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 577131 A7 B7 五、發明説明（
查系 ^CJ ^33 ΰ) 1 ΟΟ Or \^> ^CJ o Lr> ZB \^> ，， OJ ν*ί> 'Ό Κ) 〇\ ^ t〇 V〇 ' Ό 00 H—* h〇 5 . 00 ^ u> to 私Ό 1 · ^CJ 1 OO ΟΟ οο 私一 Ln οο ^ LT\ On 私00 i 1 OJ ·—k 1—* 00 ^ H—* On ^ i 意 v^> v〇 U) Ο Ό C> K) 1 Ό C3 ^ 1 1 1 1 Ό ^ U) 〇〇 1 1 1 1 1—k t—» OO UJ <1 <1 ^r\ \〇 \rA> uj 1 1 1 1 5 U\ \^> 0 1 1 1 1 51 LT) 一 Ln H—* U) LT) 1 t—* ►—* »—k h—1 L*J ·—* 1—» 1—-* oj Ln 〇\ U) \〇 D UJ 4^ υυ私 ►—* 1—* —UJ t—-» H—l Ό Cn U) ·—* K) 一 UJ O >—* 1—* 1—* K—1 LkJ uj 一 ΰ) •ο Ό ^ Ό 00 00 *〇 Ό hJ 一 >—* ^ h—* 1—* LT\ ►—* 1—1 一 U) Qn <1 O LO — -P^ U) h—1 K) S -37- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 34 五、發明説明（ 所使用的球狀電極是錫-8鋅-3鉍（錫-鋅基材）球狀電極、錫_3 銀-0.5銅（錫-銀-銅基材）球狀電極以及錫_37鉛球狀電極（含鉛）。 二種都使用相同的焊焊著劑。每種組合所使用的BGA封裝樣 本數量（N)為9，而該表中所列的每個數值代表的是發生失效 時的循環數量，而「-」代表的則是已經進行2〇〇〇個以上循環 仍未發生失效的情形。 從表2可以瞭解，當所使用的係錫-鋅基材的球狀電極時， 最適用的便是錫-鋅基材的焊焊著劑。與此相比，錫_鋅基材的 球狀電極與錫-3銀-0.5銅焊焊著劑以及錫_37鉛焊焊著劑的配合 性並不佳。相反地，對錫-3銀也5銅球狀電極來說，其與錫_3 銀-0.5銅焊焊著劑以及錫-37鉛焊焊著劑的配合性較佳，但是與 錫-鋅基材焊焊著劑的配合性則很差。 其透露出球狀電極與焊焊著劑之間適合的配合性，所以可 瞭解到，錫-銀-銅基材的球狀電極並不能直接施加在錫_鋅基 材的球狀電極之上，雖然兩者都是無鉛焊劑。在上述的樣本 中，錫-銀-銅基材的球狀電極不僅與相同類型的錫_銀_銅基材 焊焊著劑具有極佳的配合性，其與相同類型的錫-鋅基材焊焊 著劑亦具有非常良好的配合性。換言之，當使用錫-鋅基材的 球狀電極時，利用具有祖同成份的焊焊著劑（即組合錫-鋅基 材焊劑）便能夠改良熱疲勞的耐受特徵。 圖30及31所示的係熔化狀態下的球狀電極的SEM (切面）示意 圖。圖30所示的係錫-鋅基材球狀電極（明確地說是錫_8鋅·3鉍 球）及錫-鋅基材焊焊著劑（明確地說是錫-8鋅-3鉍黏著劑）的組 合；而圖31所示的係錫-銀-銅基材球狀電極（明確地說是錫_3 -38- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) ~ ' 577131 A7 B7 五、發明説明（35 ) 銀-0.5銅球）及錫-鋅基材焊焊著劑（明確地說是錫-8鋅-3鉍黏著 劑）的組合。圖32所示的係圖31的軌跡圖，其中參考符號1代表 的是球狀電極，參考符號3代表的是焊焊著劑（凝膠焊劑），以 及參考符號9與11代表的則是著陸點。 如圖30所示，在錫-鋅基材焊劑的組合中，該球狀電極及該 焊焊著劑會完全熔化混合，產生令人滿意的熔化狀態。相反 地，在錫-銀-銅基材焊劑與錫-鋅基材焊劑的組合中（也就是， 在焊焊著劑的熔點低於球狀電極的熔點的組合中），該球狀電 極並不會熔化，其僅是透過熔化該焊焊著劑進行接合。從圖 32中可更清楚此狀態。在錫-銀-銅基材焊劑與錫-鋅基材焊劑 的組合中，僅是透過熔化該焊焊著劑進行焊接，因此便可推 測出其會導致表2所示的結果。 用以將BGA封裝回流封裝至封裝基板上的條件一般可合宜 地針對欲提供該BGA封裝的封裝側來決定。換言之，一般係 根據該封裝基板之焊焊著劑（凝膠焊劑）的熔點來決定該些條 件，而非根據該BGA封裝的球狀電極的熔點來決定。所以，即 使提供的係無缺陷的BGA封裝，如果在圖31及32所示的狀態下 進行組合體的話，所產生的組合體仍然可能會有缺陷。因為 在考慮對裝置的破壞情況下，封裝製造廠會希望實施低熔點 的回流，因此，即使對於BGA封裝來說，可能經常會使用包含 該些無鉛焊劑中的錫-銀-銅基材焊劑的球狀電極，但是還是 非常可能會使用低熔點的錫-鋅基材焊焊著劑。明確地說，如 個人電腦中的CPU般，某些封裝僅能夠加熱至220°C，所以，如 果要將該BGA封裝適用於CPU的話，便可推測該封裝製造廠會 •39- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
577131 A7 B7 五、發明説明（ 使用低熔點的錫-鋅基材焊焊著劑，而回流輪廓則可能不會根 據該錫-銀-銅基材焊劑的熔點（約為22〇。〇來設定，而是根據該 錫-鋅基材的焊焊著劑的熔點（約為197。〇來設定。在此情形中 ，便可能會發生圖31及32所示的現象。 為避免發生此種現象，以便能夠更完全地熔化及混合該 BGA封裝的球狀電極及該組合體中的封裝基板的焊焊著劑， 較佳的係能夠使用錫-鋅基材的焊劑作為該球狀電極及該焊焊 著劑，而非僅使用錫-鋅基材的焊劑作為其中一項。換言之， 較佳的係’該球狀電極並非如常見的情形般由錫_銀_銅基材 的焊劑所製成，而係由錫-鋅基材的焊劑所製成，因此該球狀 電極及該焊焊著劑都能夠由錫-鋅基材的焊劑所製成。在以 錫-鋅基材焊劑的組合當作該球狀電極及該黏著劑的組合體中 ，其所使用的熔化焊球係由錫-鋅基材的無鉛焊劑所製成。更 明確地說，該熔化的焊球包括至少有錫及鋅，但實質上卻不 具有鉛、銀及銅。實質上不具有鉛、銀及銅意味著所包含的 該些元素之範圍不超過雜質程度，而在本文中則表示該^元 素只有等於或小於500 ppm (質量ppm)。如上所述，除了錫及鋅 之外，該錫-鋅基材的無鉛焊劑可能還包括鉍及銦兩者之一， 或是兩者皆具。 接著，將說明機械彎曲耐受性測試的評估。進行機械彎曲 耐受性測試的時候，必須模擬推擠可攜式設備之重要位置時 所施加的反覆應力。明確地說，當將BGA封裝回流封裝至封 裝基板上U，便t如圖臟3骑示般地施加一彎曲應力 ，其展距為80毫米，幅度為2毫米，以#、、叔a 〜 乂便夬疋出孩焊劑阻值與 -40- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐了
k 577131 A7 B7 五、發明説明（37 ) 初始值變化大於等於±10%時的循環數量，當作其壽命。其結 果如下面表3所示。該球狀電極及該焊焊著劑的組合與表2中 所列的組合相同。 表3 : I I 焊球 錫-8辞-3名必 錫-3銀-0.5銅 錫-37鉛 焊著劑 錫-8辞-3逢必 ◎ 〇 ◎ 錫-3銀-0.5銅 ◎ 〇 X 錫-37鉛 〇 〇 〇 表3中的標記「◎」、「〇」及「X」分別表示其平均壽命大 於、等於及小於目前的標準（即，錫-37鉛球狀電極及錫-37鉛焊 焊著劑組合的壽命）。特定的來回彎曲次數（壽命終止之前的 平均彎曲次數)如下； (1) 在錫-8鋅-3鉍球狀電極的情形中： 錫-8鋅-3鉍黏著劑：大於等於500次（◎) 錫-3銀-0.5銅黏著劑：約為400次（◎) 錫-37鉛黏著劑：約為250次（〇） (2) 在錫-3銀-0.5銅球狀電極的情形中： 錫-8鋅-3鉍黏著劑：約為300次（〇） 錫-3銀-0·5銅黏著劑：約為260次（〇） 錫-37鉛黏著劑：約為300次（〇） (3) 在錫-37鉛球狀電極的情形中： 錫-8鋅-3鉍黏著劑：約為350次（◎) 錫-3銀-0.5銅黏著劑：約為200次（X) 錫-37鉛黏著劑：約為250次（〇） -41 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐)
裝 訂
577131 A7 B7___ 五、發明説明（38 ) 從表3所示的結果可以瞭解，以錫-鋅基材焊劑的組合當作 該球狀電極及該黏著劑，優於任何其它的組合。這可能是因 為在錫-鋅基材焊劑的組合中，該球狀電極及該焊焊著劑會完 全溶化混合，因此能夠產生如圖30所示般的令人滿意的溶化 焊球。 接著便可看到，經由回流封裝將五種球狀電極焊接至BGA 封裝的線路電極（背電極）之上，以及個別的球狀電極的表面。 其結果如圖34A至38C所示。圖34A至34C、35A至35C、36A至36C 、37A至37C以及38A至38C分別是錫-8鋅-3鉍球狀電極、錫-9鋅球 狀電極、锡-9辞-1姻球狀電極、锡-3銀-0.5銅球狀電極以及錫-37 鉛球狀電極之外觀SEM影像。在該些圖式中，A、B及C分別是 35、100及500倍率的影像。該回流的峰值溫度係設定在該焊球 熔點之上+30°C的溫度。在無鉛球狀電極方面（即圖34A至37C所 示的部份），使用的係RMA376EHLV的阿爾法金屬助熔劑，而在 錫-鉛共熔球狀電極方面（即圖38A至38C所示的部份），使用的 則係Senju Metals Co.，Ltd.所售的529D-1助熔劑。每個圖式的外 觀與從具有441個球狀電極的100個BGA封裝（即總共有44100個 球狀電極）所得到的趨勢相符。 如圖37A至37C以及38A至38C所示，錫-37鉛球狀電極及錫-3 銀-0.5銅球狀電極具有非常細腻的組織，並且整體而言實質上 係呈球形的。相反地，如圖34A至36C所示，所有低熔點的錫-鋅基材球狀電極的表面都是不規則的。在該些錫-鋅基材球狀 電極中’錫-9鋅球狀電極的凹洞特別大（如圖35A至35C所示）。 實際上’在雷射照射測試中，辨識球狀電極的位置時，會因 -42- 本紙張又度適用中國國家標準(CNS) A4規格(210X 297公釐) 577131 A7 B7 五、發明説明（39 ) 為該些凹洞而發生錯誤。在錫-8鋅-3鉍球狀電極(如圖34A至34C 所示）及錫-9鋅-1銦球狀電極（如圖36A至36C所示）方面，並不會 形成如錫-9鋅球狀電極般的大凹洞。因此，能夠經由雷射照 射辨識該些球。所以，從外觀來看，與僅由錫及鋅（如錫-9鋅 中的組合物）構成的球狀電極比較起來，具有錫_9鋅成份並且 包含祕或銦（甚至兩者皆具）的球狀電極的效果會比較好。 將叙或銦加入錫-9鋅組合物中便可能縮小該些凹洞，因為 添加之後其共熔點會偏移，並且縮小該些凹洞可使得所形成 的球的形狀更接近於球形。改變回流輪廓亦可能縮小該些凹 洞。即使當透過雷射照射進行球的辨識時發生錯誤，必要時 ，還是能夠利用影像處理或視覺方法找到該球的位置，因此 可運用此種另外的方法進行辨識。 現在將詳細地說明圖34A至38C所示球狀電極外觀。 在五種球狀電極之中，圖34A至34C中的錫-8鋅·3鉍球狀電極 具有最多的皺摺，並且可以發現，此球具有如圖34C般的纺紗 球之類的線。該些線可能是對應於鋅成份的部份。此球實質 上係球形的，因此，能夠經由雷射照射辨識其位置。同時會 發現到可能是縮孔的小洞。「縮孔」係類似於由焊劑表面朝 其内部形成的針狀晶體。 圖35Α至35C所示的錫-9鋅球狀電極則有大型凹洞，因此經由 雷射照射辨識其位置時會發生錯誤。所以，此球係由錫-鋅基 材所製成的，不過卻看不到如圖34Α至34C中的線。同時會發 現到可能是縮孔的小洞。 圖36Α至36C所示的錫-9鋅-1銦球狀電極則有小型凹洞，但是 -43- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
577131 A7 B7 五、發明説明（4〇 ) 整體形狀接近於球形，因此能夠經由雷射照射辨識其位置。 圖37A至37C所示的錫-3銀-0.5銅球狀電極整體具有細腻的組 織，並且形狀接近於球形，因此能夠經由雷射照射辨識其位 置。圖中看不到如圖34A至34C中的線。同時會發現到可能是 縮孔的小洞。 在五種球狀電極之中，圖38A至38C所示的錫-37鉛球狀電極 的形狀最接近於球形，因此能夠經由雷射照射辨識其位置。 會發現到可能是縮孔的小洞，並且發現到呈輻射狀延伸的線 〇 從經由雷射照射進行位置辨識的觀點來看，錫-8鋅-3鉍球狀 電極、錫-9鋅-1錮球狀電極以及錫-3銀-0.5銅球狀電極可視為同 一等級。 接著，將說明球狀電極中的裂縫觀測情形。在進行加熱循 環測試之前，可先利用X光照相術拍下每個球狀電極的相片。 因此，可以發現到，在錫-鉛共熔焊劑組合以外的球狀電極與 焊焊著劑的大部份組合中，都會在該些球的内部產生裂縫。 明確地說，在包含鋅的球狀電極或焊焊著劑的每一種組合中 ，都會形成大量的裂縫。 用以觀測裂缝所使用的球狀電極及焊焊著劑組合與表2所 列的組合相同，個別組合的裂缝比例如下，不過該裂缝比例 對應的是形成於4410個球之中的裂缝比例： (1)在錫-8鋅-3鉍球狀電極的情形中： 錫-8鋅-3鉍黏著劑·· 99.3% 錫-3銀-0.5銅黏著劑：98.8% -44- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
訂
577131 A7 B7 五、發明説明（41 ) 錫-37鉛黏著劑：100% (2) 在錫-3銀-0.5銅球狀電極的情形中： 錫-8鋅-3鉍黏著劑：51.9% 錫-3銀-0.5銅黏著劑：96.8% 錫-37鉛黏著劑：0.0% (3) 在錫-37鉛球狀電極的情形中： 錫-8鋅-3鉍黏著劑：96.2% 錫-3銀-0.5銅黏著劑：48.5% 錫-37鉛黏著劑：0.0% 在具有鋅基材組合物以外組合物的球狀電極中，其趨勢是 會整體形成小直徑的裂縫。相反地，在鋅基材組合物的球狀 電極中，則會形成大量的大直徑裂縫，其會佔據每個球一半 以上的切面面積。考慮到在基板封裝之前的菊鏈樣本（即在供 應給封裝製造廠之前所取得的具有球狀電極之BGA封裝）中並 未發現到裂縫，因此，造成裂缝的因素應該與回流製程及助 熔處理的條件有很大的關係。當球狀電極、焊焊著劑及焊劑 組合物中至少一包含鋅的時候，便可推測出所形成的裂縫將 會在實際的裝置（組合體）及封裝製程中發生問題。所以，利用 具體實施例2中所述的技術防止或減少裂缝的形成係非常的 重要。 -45- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 厂/131 A8 B8 C8 '__________________ D8 A、申請專利範圍 其中，該球狀電極係由錫-鋅基材的無鉛焊劑所製成， 其中鋅的重量百分比介於7〜9·5%之間，鉍的重量百分比介 於1〜4%之間，銦的重量百分比介於丨〜4%之間，其餘則為錫 〇 5·—種半導體裝置，包括： 一半導體元件’其具有複數個元件電極；以及 一球狀電極’其被電性連接至該複數個元件電極中至 少一元件電極， 其中該球狀電極係由無鉛焊劑所製成的，以及 該無鉛焊劑的熔點介於丨⑽它至2〇〇〇c之間。 6·如申請專利範圍第5項之半導體裝置， 其中該無鉛焊劑係一種在其相圖中具有液_固共存區的 合金。 7·如申請專利範圍第1至6項任一項之半導體裝置， 其中含有該球狀電極的複數個球狀電極係以二維方式 排列在用以將該半導體裝置封裝於封裝基板中的封裝面 上。 8·如申請專利範圍第7項之半導體裝置， 其中該複數個二維排列之球狀電極中至少位於中央的 每個球狀電極都是該球狀電極。 9·如申請專利範圍第7項之半導體裝置， 其中該複數個二維排列之球狀電極全部都是該球狀電 〇 1〇·如申請專利範圍第1至6項任一項之半導體裝置， I—_— 士 尺度適^^國家A4規格(2Π3Χ297公釐) ---- 577131 A8 B8 C8 D8 六、申請專利範圍 其中該球狀電極及該至少一元件電極係經由線路板相 互電性連接， 該半導體元件係安裝於該線路板的最上面，以及 該球狀電極係位於該線路板的背面。 11. 如申請專利範圍第10項之半導體裝置， 其中該複數個線路電極係形成於該線路板的最上面， 該複數個元件電極係形成於該半導體元件用以安裝於 該線路板之上的面之上，以及 該複數個元件電極中每一個都會經由一突出的電極電 性連接至該複數個線路電極中對應的一個。 12. 如申請專利範圍第10項之半導體裝置， 其中該複數個線路電極係形成於該線路板的最上面， 該複數個元件電極係形成於該半導體元件用以安裝於 該線路板之上以外的面之上，以及 該複數個元件電極中每一個都會經由一金屬線路電性 連接至該複數個線路電極中對應的一個。 13·如申請專利範圍第10項之半導體裝置， 其中該線路板係由有機材料所製成， 該線路板在背面位於對應該球狀電極的位置會形成一 背電極，以及 該背電極具有經過助熔處理的表面或是被鎳鍍層及金 鏡層堆疊依序覆蓋的表面。 14.如申請專利範圍第10項之半導體裝置， 其中該線路板係由陶瓷材料所製成， I____ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） ^7131
    该線路板在背面位於對應該球狀電極的位置會形成一 老電極，以及 錄鍵層及金鍍層會依序堆疊在其最上面具有球狀電極 的背電極上。 5·如申請專利範圍第1至6項任一項之半導體裝置， 其中會在该半導體元件形成複數個元件電極的主要面 中形成一絕緣層，曝露出該複數個元件電極， 在該絕緣層中會形成電性連接至該複數個元件電極中 至少其中一個的連接層，以及 咸球狀電極係位於該線路層的一部份之中。 16·如申請專利範圍第15項之半導體裝置， 其中該絕緣層係由低彈性樹脂所製成的彈性層。 17·如申請專利範圍第1至6項任一項之半導體裝置， 其中該球狀電極及該至少一元件電極係經由銅質或鐵 質引線框架電性連接， 該半導體元件係安裝於該引線框架的一部份中， 在该引線框架對應該球狀電極位置會形成一背電極， 以及 該背電極之上依序堆疊著鎳鍍層、鈀鍍層及金鍍層，最 上面則是球狀電極。 18·如申請專利範圍第1至6項任一項之半導體裝置， 其中該球狀電極及該至少一元件電極係經由銅質或鐵 質引線框架電性連接， 該半導體元件係安裝於該引線框架的一部份中，
    -4- 577131 A8 B8 C8 D8 六、申請專利範圍 在該引線框架對應該球狀電極位置會形成一背電極， 以及 該背電極之上具有由錫及鉍所製成的合金，最上面則 是球狀電極。 19· 一種半導體封裝方法，用以回流封裝於封裝基板上具有 球狀電極的半導體裝置，其包括下面的步驟： (a) 將凝膠焊劑施加至位於該封裝基板上的導線一部份 之上，其係位於欲接觸該球狀電極的位置附近，因 此，當該球狀電極接觸該導線時，該凝膠焊劑並不 會接觸到該球狀電極； (b) 讓該球狀電極接觸該封裝基板的導線；以及 (c) 讓該半導體裝置及該封裝基板通過高溫氣體下的回 流溶爐， 其中該球狀電極會在該凝膠焊劑溶化之前先溶化，或 是同時熔化，因此在步騾（c)中便可將該球狀電極焊接至該 導線。 20·如申請專利範圍第19項之半導體封裝方法， 其中該凝膠焊劑實質上係以環狀的方式於步騾（a)中施 加至該導線上。 21. 如申請專利範圍第19項之半導體封裝方法， 其中該凝膠焊劑可以間斷的方式施加，至少相距一段 間隔。 22. —種半導體封裝方法，用以封裝於封裝基板上具有球狀 | 電極的半導體裝置， -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 577131 A8 B8 C8 D8 六、申請專利範圍 其中該球狀電極係由具有液-固共存區的焊劑所製成， 該封裝基板具有含有金屬突出物的導線；以及 該半導體封裝方法包括將該金屬突出物刺入該球狀電 極的步驟，使得焊接該球狀電極時不會污染不必要的氣 體。 23. 如申請專利範圍第19至22項任一項之半導體封裝方法， 其中該球狀電極係由無鉛焊劑所製成。 24. —種半導體封裝方法，用以封裝於封裝基板上具有球狀 電極的半導體裝置，其包括下面的步驟： 製備如申請專利範圍第1至4項任一項之半導體裝置； 將由錫-鋅基材的無鉛焊劑所製成的凝膠焊劑施加於該 封裝基板上的導線之上； 讓該球狀電極接觸該凝膠焊劑；以及 讓該半導體裝置及該封裝基板通過高溫氣體下的回流 溶爐。 25. 如申請專利範圍第24項之半導體封裝方法， 其中欲施加該凝膠焊劑的導線於其上依序堆疊著鎳鍍 層及金鍵層。 26. —種半導體組合體的製造方法，在該半導體組合體中具 有複數個二維排列球狀電極的B G A型半導體裝置係安裝在 一封裝基板之上，該基板具有分別對應該複數個球狀電 極的線路電極，其包括下面的步驟： 製備該BGA型半導體裝置，其中該複數個球狀電極係由 無鉛焊劑所製成的，其熔點介於180°C至200°C之間，以及製 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    裝* 訂
    577131 A8 B8 C8 D8 六、申請專利範圍 備該封裝基板； 以實質環狀的方式，將凝膠焊劑施加至每個線路電極 之上，因此，當該半導體裝置的複數個球狀電極接觸該導 線時，該複數個球狀電極中每個電極都不會接觸該凝膠 焊劑； 讓該半導體裝置的複數個球狀電極分別接觸該些線路 電極；以及 藉由在該凝膠焊劑熔化之前先熔化該複數個球狀電極 ，或是同時熔化，以焊接該複數個球狀電極。 27· —種半導體組合體的製造方法，在該半導體組合體中具 有複數個二維排列球狀電極的BGA型半導體裝置係安裝在 一封裝基板之上，該基板具有分別對應該複數個球狀電 極的線路電極，其包括下面的步驟： 製備BGA型半導體裝置，其中該複數個球狀電極係由在 其相圖中具有液-固共存區的無鉛焊劑所製成； 製備該封裝基板，其中金屬突出物係分別位於該線路 電極之上；以及 藉由分別將該些金屬突出物刺入該複數個球狀電極中 ，以焊接該半導體裝置的複數個球狀電極，其中該複數個 球狀電極會分別接觸該些線路電極。 28. —種半導體組合體，其包括一半導體裝置，其具有安裝於 封裝基板之上的球狀電極， 其中該半導體裝置係如申請專利範圍第1至4項任一項 之半導體裝置； 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
    裝* 訂
    孩封裝基板具有位於與該半導體裝置之球狀電極相對 應位置處的導線； 該半導體裝置及該封裝基板會透過施加於該導線之上 的凝膠焊劑以及熔化該半導體裝置的球狀電極所形成的 焊球相互電性連接；以及 該凝膠焊劑係由錫-鋅基材的無鉛焊劑所製成。 29· —種半導體組合體，其包括一半導體裝置，其具有安裝於 封裝基板之上的球狀電極， 其中該半導體裝置係如申請專利範圍第1至4項任一項 之半導體裝置； ' 該封裝基板具有位於與該半導體裝置之球狀電極相對 應位置處的導線； 該半導體裝置及該封裝基板會透過施加於該導線之上 2凝膠焊劑以及熔化該半導體裝置的球狀電極所形成的 焊球相互電性連接；以及 該焊球係由錫-鋅基材的無鉛焊劑所製成。 30·如申請專利範圍第29項之半導體組合體， 其中該焊球包括至少有錫及鋅，但實質上卻不具有鉛、 銀及銅。 31·如申請專利範圍第3〇項之半導體組合體， 其中該焊球進一步包括鉍及銦其中一項。 32 _種半導體組合體’其包括將球狀電極封裝於封裝基板 之上的半導體裝置， 其中該半導體裝置係如申請專利範圍第1至4項任一項 -8 - 本纸張尺度適财is家標準(CNS)域格----- A BCD 577131 六、申請專利範圍 之半導體裝置； 該半導體裝置的球狀電極會透過印刷板電性連接至至 少一元件電極； 該球狀電極係為於該印刷板的背面； 在該印刷板背面位於對應該球狀電極的位置會形成一 背電極； 該背電極之上依序堆疊著鎳鍍層及金鍍層； 該封裝基板具有位於與該球狀電極相對應位置處的導 線；以及 鎳鍍層及金鍍層係依序堆疊於欲施加凝膠焊劑的部份 導線之上。 33.如申請專利範圍第32項之半導體組合體， 其中該凝膠焊劑係由錫-鋅無鉛焊劑所製成。 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
TW91122028A 2001-10-01 2002-09-25 Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same TW577131B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001305480 2001-10-01
JP2002020762A JP2003234433A (ja) 2001-10-01 2002-01-29 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法

Publications (1)

Publication Number Publication Date
TW577131B true TW577131B (en) 2004-02-21

Family

ID=26623545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91122028A TW577131B (en) 2001-10-01 2002-09-25 Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same

Country Status (5)

Country Link
US (1) US6853077B2 (zh)
EP (1) EP1298726A3 (zh)
JP (1) JP2003234433A (zh)
KR (1) KR100559611B1 (zh)
TW (1) TW577131B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198116A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP4143478B2 (ja) * 2002-10-02 2008-09-03 アルプス電気株式会社 はんだ接続構造および電子部品のはんだ接続方法
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
JP2004241542A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
US7111771B2 (en) * 2003-03-31 2006-09-26 Intel Corporation Solders with surfactant-refined grain sizes, solder bumps made thereof, and methods of making same
JP4329532B2 (ja) * 2003-07-15 2009-09-09 日立電線株式会社 平角導体及びその製造方法並びにリード線
JP2005095977A (ja) * 2003-08-26 2005-04-14 Sanyo Electric Co Ltd 回路装置
JP4568719B2 (ja) * 2004-03-24 2010-10-27 コーア株式会社 電子部品
US20060113683A1 (en) * 2004-09-07 2006-06-01 Nancy Dean Doped alloys for electrical interconnects, methods of production and uses thereof
US20060147683A1 (en) * 2004-12-30 2006-07-06 Harima Chemicals, Inc. Flux for soldering and circuit board
JP2006210566A (ja) * 2005-01-27 2006-08-10 Akita Denshi Systems:Kk 半導体装置
DE102005006281B4 (de) 2005-02-10 2014-07-17 Infineon Technologies Ag Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
JP4171492B2 (ja) * 2005-04-22 2008-10-22 松下電器産業株式会社 半導体装置およびその製造方法
JP4799997B2 (ja) * 2005-10-25 2011-10-26 富士通株式会社 電子機器用プリント板の製造方法およびこれを用いた電子機器
US20090242023A1 (en) * 2005-11-25 2009-10-01 Israel Aircraft Industries Ltd. System and method for producing a solar cell array
EP2272794A1 (en) * 2006-07-14 2011-01-12 STMicroelectronics S.r.l. Semiconductor package substrate, in particular for MEMS devices
CN1974108B (zh) * 2006-08-21 2011-02-09 南昌大学 亚共晶锡锌合金基无铅钎料
KR100848887B1 (ko) * 2007-08-27 2008-07-29 삼성전기주식회사 메탈 마스크의 표면처리방법 및 이를 이용한 범핑 방법
JP5339968B2 (ja) * 2009-03-04 2013-11-13 パナソニック株式会社 実装構造体及びモータ
US9402321B2 (en) * 2012-10-15 2016-07-26 Senju Metal Industry Co., Ltd. Soldering method using a low-temperature solder paste
JP6387522B2 (ja) * 2014-12-03 2018-09-12 パナソニックＩｐマネジメント株式会社 実装構造体
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51138561A (en) 1975-05-27 1976-11-30 Asahi Glass Co Ltd Soldering method of oxidized metal surface
JPS5711793A (en) 1980-06-26 1982-01-21 Dainichi Nippon Cables Ltd Solder for aluminium
JPS5942197A (ja) 1982-08-31 1984-03-08 Matsushita Electric Works Ltd 半田
US5242658A (en) * 1992-07-07 1993-09-07 The Indium Corporation Of America Lead-free alloy containing tin, zinc and indium
TW251249B (zh) * 1993-04-30 1995-07-11 At & T Corp
US5455004A (en) * 1993-10-25 1995-10-03 The Indium Corporation Of America Lead-free alloy containing tin, zinc, indium and bismuth
GB9400384D0 (en) * 1994-01-11 1994-03-09 Inmos Ltd Circuit connection in an electrical assembly
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
JP3460438B2 (ja) * 1995-03-31 2003-10-27 株式会社日立製作所 鉛フリーはんだ及びそれを用いた実装品
KR0158600B1 (ko) * 1995-06-30 1999-01-15 이형도 기계적 특성이 우수한 무연땜납
JP3340021B2 (ja) * 1996-03-22 2002-10-28 千住金属工業株式会社 鉛フリーはんだ合金
JPH09206983A (ja) * 1996-02-02 1997-08-12 Sony Corp はんだ材料
JP3262728B2 (ja) 1996-02-19 2002-03-04 松下電器産業株式会社 半導体装置及びその製造方法
JP3446798B2 (ja) 1996-11-29 2003-09-16 日本特殊陶業株式会社 接合バンプ付き配線基板
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP3306007B2 (ja) 1998-06-30 2002-07-24 株式会社東芝 ハンダ材
WO2000001506A1 (fr) * 1998-07-02 2000-01-13 Matsushita Electric Industrial Co., Ltd. Poudre de soudage et procede de preparation correspondant ainsi que pate de soudage
JP4138965B2 (ja) * 1998-10-01 2008-08-27 三井金属鉱業株式会社 無鉛ハンダ粉及びその製造方法
KR100299384B1 (ko) * 1998-12-16 2001-10-29 박종섭 볼 그리드 어레이 패키지
JP2000326088A (ja) 1999-03-16 2000-11-28 Nippon Sheet Glass Co Ltd 無鉛ハンダ
JP4027534B2 (ja) * 1999-05-25 2007-12-26 富士通株式会社 電子部品の実装方法
JP2001118959A (ja) * 1999-08-06 2001-04-27 Toppan Printing Co Ltd 接続端子及びそれを用いた半導体装置
JP2001150179A (ja) 1999-11-26 2001-06-05 Nippon Handa Kk クリームはんだおよびそれを用いた接着方法
JP2001156207A (ja) * 1999-11-26 2001-06-08 Toshiba Corp バンプ接合体及び電子部品
US6657124B2 (en) * 1999-12-03 2003-12-02 Tony H. Ho Advanced electronic package
TW516984B (en) * 1999-12-28 2003-01-11 Toshiba Corp Solder material, device using the same and manufacturing process thereof
US6517602B2 (en) * 2000-03-14 2003-02-11 Hitachi Metals, Ltd Solder ball and method for producing same
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP4438974B2 (ja) * 2000-10-05 2010-03-24 千住金属工業株式会社 ソルダペ−スト
US6361626B1 (en) 2000-10-24 2002-03-26 Fujitsu Limited Solder alloy and soldered bond
JP3800977B2 (ja) * 2001-04-11 2006-07-26 株式会社日立製作所 Ｚｎ−Ａｌ系はんだを用いた製品
JP2002313983A (ja) * 2001-04-11 2002-10-25 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
KR20030028430A (ko) 2003-04-08
US20030089923A1 (en) 2003-05-15
KR100559611B1 (ko) 2006-03-10
EP1298726A2 (en) 2003-04-02
US6853077B2 (en) 2005-02-08
EP1298726A3 (en) 2007-03-14
JP2003234433A (ja) 2003-08-22

Similar Documents

Publication Publication Date Title
TW577131B (en) Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same
US6455785B1 (en) Bump connection with stacked metal balls
KR0124924B1 (ko) 회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법
KR100290625B1 (ko) 반도체 다이 및 상호 접속부를 위한 접촉핀 형성 방법
JP3763520B2 (ja) はんだ付け用組成物
BR112012015939B1 (pt) Método para soldagem de um componente para montagem em superfície e componente para montagem em superfície
JP2007123354A (ja) 電子機器用プリント板の製造方法およびこれを用いた電子機器
TWI275648B (en) Lead-free solder alloy
JPWO2014115798A1 (ja) はんだバンプの形成方法およびはんだバンプ
JP4791685B2 (ja) 導電性ボール、電極構造、電子部品の電極の形成方法、電子部品ならびに電子機器
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
US6917118B2 (en) Semiconductor device
TW200819012A (en) Mounting structure
TW200819013A (en) Production method of solder circuit board
JP4081073B2 (ja) はんだ付け方法
JP2008147375A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP2014192495A (ja) 電子デバイス用の接合構造及び電子デバイス
JP2007027701A (ja) 配線基板
JPH0758173A (ja) 半導体装置のバーンイン方法及び半導体装置
JP2007027700A (ja) 配線基板および配線基板の製造方法
JP2011211057A (ja) 鉛フリーはんだ用プリント配線基板およびその製造方法
JPH1140716A (ja) 半導体装置およびその製造方法
JP3864172B2 (ja) はんだ付け用組成物
JPH10144850A (ja) 接続ピンと基板実装方法
BR102021010133B1 (pt) Método para formar um substrato de eletrodo de saliência

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees