TW543153B - Method of forming a CMOS type semiconductor device having dual gates - Google Patents

Method of forming a CMOS type semiconductor device having dual gates Download PDF

Info

Publication number
TW543153B
TW543153B TW090122375A TW90122375A TW543153B TW 543153 B TW543153 B TW 543153B TW 090122375 A TW090122375 A TW 090122375A TW 90122375 A TW90122375 A TW 90122375A TW 543153 B TW543153 B TW 543153B
Authority
TW
Taiwan
Prior art keywords
layer
metal
substrate
impurity
type
Prior art date
Application number
TW090122375A
Other languages
English (en)
Inventor
Woo-Sik Kim
Nae-In Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW543153B publication Critical patent/TW543153B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

543153 A7 ____B7 五、發明說明（丨） (請先閱讀背面之注意事項再填寫本頁) 本申請案之優先權係依據2001年4月11日申請之韓 國專利申請案號2001-19304，其內容係以其整體地被納入 於此作爲參考。 本發明之領域 本發明係有關於一種用於形成具有雙閘極之互補金屬 氧化物矽(CMOS)類型的半導體元件之方法。 本發明之背景 |線_ 一個CMOS類型的半導體元件是一種其中p通道的金 屬氧化物半導體(PM0S)電晶體以及η通道的金屬氧化物半 導體(NM0S)電晶體被形成來彼此協同地運作的元件。在該 CMOS類型的半導體元件中，相較於只利用PM0S電晶體 的半導體元件，動作效率以及速度係大大地改良，並且雙 載子電晶體的特性係被呈現。於是，其通常被使用作爲高 效能的半導體元件。近年來，由於被納入到元件中的單元 係被高度地集積並且被小型化以增進其電壓特性與速度， 因此一種雙閘極類型的CMOS半導體元件已經被提出並且 廣泛地被利用，其中p型以及η型的雜質係分別被植入在 相對應的雜質類型的電晶體區域之多晶矽閘極之中。該雙 閑極類型的CMOS半導體兀件具有加強通道的表面層部分 的功能以及使得對稱的低電壓動作成爲可能的優點。 然而，在具有該等多晶矽閘極的CMOS類型的半導體 元件中，一層薄的空乏層係被形成在該等多晶矽閘極以及 4 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 543153 A7 _____B7___ 五、發明說明（> ) 一個閘極絕緣層之間，這是因爲被施加至該等閘極的動作 電壓係相反於多晶矽閘極的雜質類型。尤其，當閘極絕緣 層的厚度被減少時，該等多晶矽閘極的空乏係更加強烈。 在CMOS類型的半導體元件之MOS電晶體中，根據 狀況，其需要該閘極絕緣層被形成一個非常薄的厚度，例 如大約10A。於是，該等多晶矽閘極的空乏更加成爲問題 。例如，當硼離子從一構成閘極的多晶矽層逸出時，在相 鄰於該閘極絕緣層的多晶矽層中之硼濃度係被降低而引起 一種多晶矽閘極的空乏效應(PDE)。假設該PDE發生並且 因而該多晶矽閘極係在其下端形成一層3人的電氣絕緣層 ’則該閘極絕緣層變成被形成比所需要的厚度多數十個百 分比。 明確地說，當CMOS電晶體中的PMOS電晶體之閘極 在該高效能的雙多晶矽閘極類型的CMOS半導體元件的製 造期間被形成時，硼係通常被使用作爲一種被植入在該多 晶矽閘極層中之摻雜物。然而在此時，一項硼被擴散並且 穿過該薄的閘極絕緣層而漏出到通道中，因而其不夠充分 地被植入或是活化之問題可能發生。換言之，若硼離子在 雜質植入的期間從該多晶矽閘極層釋放時，在相鄰於該閘 極絕緣層的多晶矽閘極層中之硼濃度係被降低，並且因而 該PDE係更加強烈。 爲了防止該PDE，已經提出有一種利用一個金屬閘極 來取代該多晶矽閘極之方法。當取代該多晶矽閘極的金屬 閛極被利用作爲一個閘極電極時，該PDE並不會發生。同 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - --------------f _ (請先閱讀背面之注意事項再填寫本頁) · '•線' 543153 B7 五、發明說明（^]) 時，閘極線的電阻可以被降低’藉以減少因爲電阻_電容的 延遲所造成的信號失真。 然而，在此例中，因爲該單一金屬閘極的臨界電壓可 以被增加並且該金屬元素可以擴散穿過該閘極絕緣層’該 閘極絕緣層的可靠度會惡化。因此，在爲了低的功率消耗 以及高速度動作，因而臨界電壓應該被降低的半導體元件 中，利用該金屬閘極可能會引起困難。 該臨界電壓問題通常是因爲一種金屬被利用作爲該 CMOS類型的半導體元件之PMOS以及NMOS兩個電晶體 區域中之閘極金屬而發生的。例如，當一種具有一個弗米 能階(femii level)在該半導體層之導電以及平衡帶的能階之 間的金屬被利用作爲閘極金屬時，其臨界電壓相較於該雙 多晶矽閘極係被增加大約0.5V，即使該金屬具有與被摻雜 通道層相同的雜質以及濃度也是如此。 爲了降低當利用一種金屬作爲閘極金屬時之臨界電壓 ’一種額外地摻雜相反於通道摻雜物之類型的雜質在被摻 雜的通道層中的方法可以被考慮。在該方法中，該臨界電 壓係被降低，但是該通道被形成在主體以及表面之中，因 而使得該元件的特性惡化。 於是’一種利用具有不同的弗米能階或是功函數來取 代單一金屬而作爲在PMOS以及NMOS電晶體區域中之閘 極電極的兩種金屬之方法已經被提出。在該方法中，一種 具有一個弗米能階類似於被摻雜一種類型的雜質的矽層 之導帶的能階之金屬係被利用作爲在該NMOS電晶體區域 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------1----- (請先閱讀背面之注意事項再填寫本頁) ·- --線- 543153 B7 五、發明說明（+ ) 中之閘極電極，並且一種具有一個弗米能階類似於被摻雜 一種P+類型的雜質的矽層之平衡帶的能階之金屬係被利用 作爲在該PMOS電晶體區域中，之閘極電極。 圖1·至圖4是剖面圖用於描繪一種用於分別形成不同 金屬的閘極電極在第一與第二雜質類型的電晶體區域中之 習知的方法。參考圖1，第一與第二電晶體區域14、12以 及一隔離層16係被形成以在一個基板10的表面上界定單 兀區域。一閘極絕緣層18以及一閘極層20係接著被形成 在該基板10的表面之上。並且接著，該第一閘極層20係 從在該第二雜質電晶體區域12中之基板10的表面被移除 。在此時，如圖2中所示，在該第一雜質電晶體區域14中 之基板10的表面上之第一閘極層20的部分21係繼續存在 。之後，如圖3中所示，一個第二閘極層30係被形成在該 第二雜質類型的電晶體區域12中之基板10的表面上。爲 了形成閘極電極23、33，在該第一與第二雜質類型的電晶 體區域14、12中之基板10的表面上之第一閘極層20之剩 餘的部分21以及該第二閘極層30係被圖案化。然而，在 上述的製程中，當該第一閘極層20被部分地移除時，位在 該第二閘極層之下的閘極絕緣層18係容易受損。因此，一 項該第二雜質類型的電晶體的特性惡化之問題可能會發生 本發明之槪要 因此，本發明之一目的是提供一種用以形成一個 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · · -丨線 543153 A7 ------- B7____ 五、發明說明（5 ) CMOS類型的半導體元件之改良的方法，其係可以避免多 晶砂閘極的空乏效應(PDE)。 本發明之另一目的是提供一種用以形成一個CMOS類 型的半導體兀件之改良的方法，其係可以避免該PDE並且 同時降低電晶體的臨界電壓，以在高速以及低功率消耗之 下驅動電晶體。 本發明之另一目的是提供一種用以形成一個CMOS類 型的半導體元件之改良的方法，其係可以增進閘極絕緣層 的可靠度。 适些以及其匕目的都可以根據本發明而被達成，其係 藉由一種用以形成一個CMOS類型的半導體元件之方法， 其係包括步驟有：依序地在第一與第二雜質類型的電晶體 區域中之一個基板的表面之上形成一第一閘極絕緣層以及 一第一內含金屬的層，一隔離層係被形成在該第一與第二 雜質類型的電晶體區域之上、藉由各向異性並且選擇性地 蝕刻該第一內含金屬的層來露出在該第二雜質類型的電晶 體區域中之基板的表面上之第一閘極絕緣層、移除在該第 二雜質類型的電晶體區域中之基板的表面上之第一聞極絕 緣層、在該弟一雜質類型的電晶體區域中之基板的表面上 形成一第二閘極絕緣層、在該第二閘極絕緣層被形成於其 上之基板的表面上形成一第二內含金屬的層、藉由圖案化 該第一內含金屬的層來在該第一雜質類型的電晶體區域中 之基板的表面上形成一第一閘極電極、並且藉由圖案化該 第二內含金屬的層來在該第二雜質類型的電晶體區域中之 8 $氏張尺度適用> 國國家標準（CNS)A4規格（210>< 297公釐） ------- (請先閱讀背面之注意事項再填寫本頁) - .. --線. 543153 A7 B7 " .......... 丨__··· 丨丨1 1 ' '" 丨_ 五、發明說明（b ) 基板的表面上形成一第二聞極電極。 -------,—-—— (請先閱讀背面之注意事項再填寫本頁) 線· 在一個較佳實施例中，該第〜與第二內含金屬的層可 以包含一導電的氮化物或是氧化物層以及一純金屬層。同 時，該第一與第二閘極絕緣層係藉由熱氧化該基板而被形 成。或者是，該閘極絕緣層可以藉由一種例如是化學氣相 沉積(CVD)、濺鍍、原子層沉積(ALD)與類似者的方法，而 由具有高介電常數的氮化矽或是絕緣的金屬氧化物所形成 ，該介電常數的相對介電質常數是在大於10的範圍中。於 是，當該第二閘極絕緣層係透過熱氧化作用而被形成，並 且該絕緣氧化物並未被形成在該第一內含金屬的層之上時 ，該第一閘極電極變爲具有一種形狀爲該第二內含金屬的 層係被堆疊在該第一內含金屬的層之上。換言之，當該第 一閘極電極係藉由圖案化該第一內含金屬的層而被形成時 ，該第一閘極電極可以透過一種圖案化，在一種並不移除 在該第一內含金屬的層上之第二內含金屬的層之狀態下被 形成。 在形成一第二內含金屬的層的步驟之後，本發明的方 法更包含形成一層例如是鎢或是鋁的金屬來增加該閘極電 極的導電率。同時，形成第一與第二閘極電極的步驟可以 透過相同的圖案化製程而同時被實行。 在該實施例中，當在該第一與第二雜質類型的電晶體 區域中之第一與第二雜質分別是p型與η型的雜質時，在 該第一與第二雜質類型的電晶體區域中之通道層分別是η 型以及ρ型的雜質。在此例中，較佳的是，該第一內含金 9 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 543153 A7 ____B7 五、發明說明（1 ) (請先閱讀背面之注意事項再填寫本頁) 屬的層之弗米能階係具有一個例如是在小於0.2V的範圍中 之能階，其係類似於在該被摻雜一種P+型的雜質之第一雜 質類型的電晶體區域中之矽層的平衡帶，並且該第二內含 金屬的層之弗米能階係具有一個例如是在小於0.2V的範圍 中之能階，其係類似於在該被摻雜一種n+型的雜質之第二 雜質類型的電晶體區域中之矽層的導帶。 同時，移除該第一閘極絕緣層的步驟可以藉由〜種濕 式或是乾式蝕刻製程而被實行。 圖式之簡要說明 本發明以上以及其它的目的、特點與優點從以下參考 所附的圖式所做的本發明之較佳實施例的詳細說明，將變 爲更加明白，其中： -—線· 圖1至圖4是用於描繪一種用於形成一個具有雙聞極 之CMOS類型的半導體元件之習知的方法之製程步驟的剖 面圖。 圖5至圖8是用於描繪根據本發明的一個較佳寶施例 之一種用於形成一個具有雙閘極之CMOS類型的半導體元 件之方法的製程步驟之剖面圖。 圖9至圖I3是用於描繪根據本發明的另一個較佳實施 例之一種用於形成一個具有雙閘極之CM0S類型的半導體 元件之方法的製程步驟之剖面圖。 表符號之簡要說明 10 本紙張尺度適用中國國家標準（CNS)A4規格⑽χ 297公餐） 543153 A7 _ 五、發明說明（？） 10基板 12第二雜質電晶體區域 (請先閱讀背面之注意事項再填寫本頁) 14第一雜質電晶體區域 16隔離層 18閘極絕緣層 20閘極層 21剩餘的部分 22、23閘極電極 30第二閘極層 110基板 112 NMOS電晶體區域 114 PMOS電晶體區域 116隔離層 118閘極絕緣層 12 0氣化鎮層 121氮化鎢層 123閘極電極 125第一閘極電極 128聞極絕緣層 130鉬層 131第二內含金屬的層 133閘極電極 135第二閘極電極 138第一閘極絕緣層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 543153 A7 ________B7___ 五、發明說明（) 140鎢層 141金屬層 --------------f丨 (請先閱讀背面之注意事項再填寫本頁) 148第一閘極絕緣層 158第二閘極絕緣層 較佳實施例的詳細說明 本發明現在將在此參考所附的圖式，更完整地加以說 明，本發明的較佳實施例係被顯示於圖式中。相同的圖號 在所有地方都是指相同的元件。 實施例1 圖5至圖8是用於描繪根據本發明的較佳第一實施例 之一種用於形成一個CMOS類型的半導體元件之方法的製 程步驟之剖面圖。 線· 現在請參考圖5，雜質井，亦即，PM0S以及NM0S 電晶體區域114、112係透過對應於每個區域的離子植入而 被形成在一個矽基板100的表面之中。一隔離層116係接 著被形成在該基板100的表面之上以界定單元區域。並且 接著，一閘極絕緣層118係由一熱氧化層形成在該隔離層 u6被形成在其上之基板100的表面之上。在此時，代替 曰亥熱氧化作用層的是，一氮化政層作爲該閘極絕緣層118 ’其可以藉由在氮氣氛圍下實行熱處理而被形成。該閘極 絕緣層118係被薄薄地形成十至數十埃(人)的厚度。在該聞 極絕緣層118被形成在其上之基板100的整個表面上，一 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 543153 A7 ---— _B7____ 五、發明說明（rj ) (請先閱讀背面之注意事項再填寫本頁) 氮化鎢層120係藉由一個化學氣相沉積(CVD)方法而加以 沉積。該氮化鎢層120可以用一含有一種不同的金屬材料 的層加以取代，該金屬材料具有一個弗米能階類似於在被 摻雜一種P+類型的雜質之PMOS電晶體區域114中的矽層 之平衡帶的能階。 丨線 參考圖6，一個光阻蝕刻遮罩(未顯示)係被形成在該氮 化鎢層120之上。在該NMOS電晶體區域II2中之基板 1〇〇的表面上之氮化鎢層120係接著透過一種各向異性的 乾式蝕刻製程而被移除，例如一種使用該光阻蝕刻遮罩作 爲一個蝕刻遮罩的反應性離子蝕刻(RIE)製程。並且接著， 在該NMOS電晶體區域112中之基板1〇〇的表面上之閘極 絕緣層118係透過一種濕式蝕刻而被移除。在此時，該濕 式蝕刻係作用來防止位在該閘極絕緣層118之下的基板 1〇〇受損。該閘極絕緣層118可以藉由淡的氫氟酸或是一 種具有相關於氧化矽層之蝕刻選擇性的洗潔劑而被移除。 參考圖6與圖7，一種熱氧化作用係被實行至該基板 100，其中該閘極絕緣層118以及該氮化鎢層121僅剩餘在 該PMOS電晶體區域114中之基板1〇〇的表面之上。在該 熱氧化作用中，該製程溫度係被控制來使得一種例如是氧 化物層的非導體不被形成在該剩餘的氮化鎢層121的表面 之上，並且一作爲閘極絕緣層128的熱氧化作用層係被形 成在該NMOS電晶體區域112中之基板1〇〇的露出表面之 上。在此時，代替該熱氧化作用層，一作爲該閘極絕緣層 128的氮化矽層可以藉由在一個氮氣氛圍下實行熱處理而 13 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公爱) " - 543153 A7 ——__— _B7___ 五、發明說明（l\ ) 被形成。在此例中，該氮化矽層係僅被形成在該NM()S電 晶體區域112中之基板100的露出表面之上，並且該氮化 鎢層121係被保留。 接著，一層用於在該NMOS電晶體區域U2中之基板 1〇〇的表面上形成閘極電極之鉬(1^〇)層130係透過一種濺 鍍方法被形成在該基板100的整個表面之上。該M〇層 130可以用含有一種不同的金屬材料層加以取代，該金屬 材料具有一個弗米能階類似於在該被摻雜一種N+型雜質之 NMOS電晶體區域112中之矽層的導帶之能階。在該M〇 層130之上，一層具有良好的導電率以及容易與下方的 Mo層130結合之鎢層140係透過該濺鍍方法被形成。或 者是，內含在該鎢層140中之鎢可以用鋁加以取代。 參考圖7與圖8，一個光阻圖樣(未顯示)係被形成在該 鎢層140之上。該鎢層140、Mo層130、氮化鎢層121以 及閘極絕緣層118、128係藉由利用該光阻圖樣作爲一個蝕 刻遮罩，接著依序地被蝕刻以形成鬧極電極123、133。因 此，在該PMOS電晶體區域114中之基板1〇〇的表面上， 其中該氮化鎢層121、Mo層130、以及鎢層140被依序堆 疊的閘極電極123係被形成，並且在該NMOS電晶體區域 112中之基板1〇〇的表面之上，其中該Mo層130以及鎢 層140被依序堆疊的閘極電極133係被形成。 如同以下的製程，在該NMOS以及PMOS電晶體區域 112、114中之基板100的表面係分別被輕微地植入n型以 及ρ型的雜質。間隙壁係接著被形成在該閘極電極的側壁 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） C請先閱讀背面之注意事項再填寫本頁) 一-°J·. 線 543153 B7 五、發明說明（v>〇 之上。該間隙壁係同時形成在該NMOS以及pm〇S電晶體 區域之中。並且接著，在該NMOS以及PMOS電晶體區域 中之基板的表面係分別被濃密地植入該η型以及p型的雜 質。因此，源極/汲極區域具有一個輕微摻雜的汲極(LDD) 或是雙重摻雜的結構係被獲得。 實施例2 圖9至圖13是用於描繪根據本發明的較佳第二實施例 之一種用於形成一個CMOS類型的半導體元件之方法的製 程步驟之剖面圖。 現在請參考圖9，雜質井，亦即，PMOS以及NMOS 電晶體區域114、112係藉由實行對應於每個區域的離子植 入而被形成在一個基板1〇〇的表面之中。一隔離層116係 接著被形成在該基板100的表面之上以界定單元區域。並 且接著，一第一閘極絕緣層138係被形成在該基板100的 表面之上，其中該隔離層116係被形成在該基板100之上 。該第一閘極絕緣層138可以藉由沉積一高介電質層而被 形成，該高介電質層具有一個高於氧化矽層的相對介電常 數，其係藉由一種例如是CVD、濺鍍、ALD與類似者的方 法。該高介電質層可以由從Al2〇3、Hf02、HfSi04、Zr〇2 、ZrSi04、以及La2〇3中所選出的一種所形成。該閘極絕 緣層138的厚度係根據該相對介電常數而有所不同，但是 其較佳的是在小於100A的範圍中。在該第一閘極絕緣層 138被形成於其上之基板100的整個表面之上，一第一內 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------If丨 (請先閱讀背面之注意事項再填寫本頁) - 線· 543153 A7 _ —____B7____ 五、發明說明（〇 ) -----------u---#—— c請先閱讀背面之注意事項再填寫本頁) 含金屬的層120係被形成。該第一內含金屬的層120可以 由一層含有一種例如是Ru02、WN、Pt、Ir、以及Ni的金 屬材料所形成，該金屬材料具有一個弗米能階類似於在該 被摻雜〜種P+型的雜質之PMOS電晶體區域114中之矽層 的平衡帶之能階。 參考圖9與圖10，一個光阻蝕刻遮罩(未顯示)係被形 成在該第一內含金屬的層12〇之上。在該NMOS電晶體區 域112中之基板1〇〇的表面上之第一內含金屬的層120係 接著透過一種例如是反應性離子蝕刻(RIB)製程之各向異性 的乾式蝕刻製程而被移除，該製程係使用該光阻蝕刻遮罩 作爲一個遮罩。並且接著，在該NMOS電晶體區域112中 之基板100的表面上之第一閘極絕緣層138係透過一種濕 式餓刻製程而被移除。 参考圖10與圖11，一第二閘極絕緣層158係被形成 線· 在該基板100的整個表面之上，該第一閘極絕緣層148以 及該第〜內含金屬的層121只保留在該PMOS電晶體區域 114中之基板100的表面之上。該第二閘極絕緣層158可 以由一種不同於該第一閘極絕緣層148的材料之材料層所 形成。 接著，一層用於在該NMOS電晶體區域112中之基板 100的袠面之上形成閘極電極之第二內含金屬的層130係 被形成在該基板1〇〇的整個表面之上。該第二內含金屬的 層13〇可以由一層含有一種例如是Ta、zr、jjf以及Ti之 金屬材料所形成的，該金屬材料具有一個弗米能階類似於 _16 (CNS)A4 (210 x 297 ) '' 543153 A7 ___B7___ 五、發明說明（A ) 在該被摻雜一種N+型的雜質之NMOS電晶體區域112中之 矽層的導帶之能階。 > — — — 1 — ι*ιιιίι — - ! I (請先閱讀背面之注意事項再填寫本頁) 線- 參考圖11與圖12，一個光阻(未顯示)係被形成在該基 板100的整個表面之上，並且一個露出在該PMOS電晶體 區域114中之基板100的表面上的第二內含金屬的層130 之光阻圖樣(未顯示)係接著被形成。在該PMOS電晶體區 域114中之基板100的表面之上的第二內含金屬的層130 係接著透過一種使用該第二閘極絕緣層158作爲一蝕刻阻 絕層的蝕刻而被移除。並且接著，該被用作爲一蝕刻阻絕 層的第二閘極絕緣層158係透過一種蝕刻而被移除。之後 ，該光阻圖樣係被移除。因此，在該PMOS電晶體區域 114中之基板100的表面之上，該第一聞極絕緣層148以 及該第一內含金屬的層121係保留著，並且在該NM0S電 晶體區域112中之基板100的表面之上，該第二閘極絕緣 層158以及該第二內含金屬的層131係保留著。 參考圖12與圖13，爲了增加閘極電極的導電率，一 層例如是鎢或是鋁層的金屬層141係被形成在該基板100 的整個表面之上。接著，在該PMOS電晶體區域114中之 基板100的表面之上，該金屬層141以及該第一內含金屬 的層121係依序地被圖案化以形成第一閘極電極125，並 且在該NM0S電晶體區域112中之基板100的表面之上， 該金屬層141以及該第二內含金屬的層131係依序地被圖 案化以形成第二閘極電極135。 如同以下的製程，在該NM0S以及PMOS電晶體區域 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 543153 A7 B7 五、發明說明（、（） 112、114中之基板1〇〇的表面係分別被輕微地植入η型以 及Ρ型的雜質。間隙壁係接著被形成在該閘極電極的側壁 之上。並且接著，在該NMOS以及PMOS電晶體區域中之 基板的表面係分別被濃密地植入該η型以及ρ型的雜質。 因此，具有一個LDD或是雙重摻雜的結構之源極/汲極區 域係被獲得。 在此，應注意的是在該實施例中，形成該第一與第二 內含金屬的層的順序可以被改變，而在效果上並無特殊的 差異。 明顯地從先前的說明可以體認到的是，本發明可以防 止該多晶矽閘極的空乏問題，並且同時降低電晶體的臨界 電壓以在高速以及低功率消耗下驅動電晶體。同時，本發 明可以形成一種能夠增進該閘極絕緣層的可靠度之CMOS 類型的半導體元件。 在該圖式以及說明書中，已經被揭示本發明之典型的 較佳實施例’並且雖然特定的用語係被利用，但是它們係 只是以一種總稱以及描述性的意思被使用而已，因而不是 爲了限制之目的，本發明的範疇係被闡述在以下的申請專 利範圍之中。 18
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公tT (請先閱讀背面之注意事項再填寫本頁) 幻· i線-

Claims (1)

  1. 543153 A8 B8 C8 D8 六、申請專利範圍 1·一種用以形成一個CMOS類型的半導體元件之方法 ’其係包括步驟有： (請先閱讀背面之注意事項再填寫本頁) 依序地在第一與第二雜質類型的電晶體區域中之一個 基板的表面之上形成一第一閘極絕緣層以及一第一內含金 屬的層，一隔離層係被形成在該第〜與第二雜質類型的電 晶體區域之上； 藉由各向異性並且選擇性地餽刻該第一內含金屬的層 來露出在該第二雜質類型的電晶體區域中之基板的表面上 之第一閘極絕緣層； 移除在該第二雜質類型的電晶體區域中之基板的表面 上之第一閘極絕緣層； 在其上該第一閘極絕緣層被移除之第二雜質類型的電 晶體區域中之基板的表面上形成一第二閘極絕緣層； 在該第二閘極絕緣層被形成於其上之基板的表面上形 成一第二內含金屬的層； 藉由圖案化該第一內含金屬的層來在該第一雜質類型 的電晶體區域中之基板的表面上形成一第一閘極電極·，並 且 經濟部智慧財產局員工消費合作社印製 藉由圖案化該第二內含金屬的層來在該第二雜質類型 的電晶體區域中之基板的表面上形成一第二閘極電極。 2. 根據申請專利範圍第1項之方法，其中該第一與第 二閘極絕緣層係藉由熱氧化該基板而被形成。 3. 根據申請專利範圍第2項之方法，其中該第一內含 金屬的層係由一種並不在該形成一第二閘極絕緣層的步驟 1___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 543153 A8 B8 C8 D8 ^、申請專利範圍 中形成絕緣氧化物之材料所形成。 4. 根據申請專利範圍第3項之方法， 其中該第二內含金屬的層係被形成在該包含第二雜質 類型的電晶體區域之基板的整個表面之上；並且 其中該形成第一與第二閘極電極的步驟係同時透過相 同的圖案化製程而被實行。 5. 根據申請專利範圍第1項之方法，其中該第一與第 二閘極絕緣層係分別由一層包括一種絕緣金屬化合物之高 介電質層所形成的。 .6.根據申請專利範圍第5項之方法，其中該高介電質 層係由從 Al2〇3、Hf02、HfSi〇4、Zr〇2、ZrSi04、以及 La203中選出的一種所形成的。 7. 根據申請專利範圍第1項之方法，在該形成一第二 內含金屬的層的步驟之後，其更包含形成一金屬層的步驟 〇 8. 根據申請專利範圍第1項之方法，其中形成第一與 第二閘極電極的步驟係同時透過相同的圖案化製程而被實 行。 9. 根據申請專利範圍第1項之方法，其中移除該第一 閘極絕緣層的步驟係藉由一種濕式蝕刻製程而被實行。 10. 根據申請專利範圍第1項之方法，在該形成該第二 內含金屬的層的步驟之後，其更包含移除在該第一雜質類 型的電晶體區域中之基板的表面上之第二內含金屬的層之 步驟。 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先亂讀背面之注意事項再填寫本頁) ··------- —訂---------線丨▲ 經濟部智慧財產局員工消費合作社印製 543153 A8 B8 C8 D8 六、申請專利範圍 Π.根據申請專利範圍第10項之方法， 其中該第二閘極絕緣層以及該第二內含金屬的層係被 形成在該基板的整個表面之上，並且該第二閘極絕緣層在 該移除該第二內含金屬的層的步驟中係作用爲一個蝕刻阻 絕層；並且 在移除該第二內含金屬的層的步驟之後，其更包含移 除在該第一雜質類型的電晶體區域中之基板的表面上之第 二閘極絕緣層的步驟。 - 12. 根據申請專利範圍第1項之方法， 其中在該第一雜質類型的電晶體區域中之一通道層係 被摻雜一種η型雜質，並且該第一內含金屬的層係由從 Ru02、Mo、TaN、WN、Pt、Ir、以及Ni中選出的一種所 形成的。 13. 根據申請專利範圍第1項之方法，其中在該第二雜 質類型的電晶體區域中之一通道層係被摻雜一種P型的雜 質，並且該第二內含金屬的層係由從Ta、Zr、Hf以及Ti 中選出的一種所形成的。 14. 根據申請專利範圍第1項之方法，其更包含步驟有 分別用P型與η型的雜質輕微地摻雜在該第一與第二 雜質電晶體區域中之基板的表面； 在該等閘極電極的側壁之上形成間隙壁；並且 分別用該Ρ型與η型的雜質濃密地摻雜在該第一與第 二雜質電晶體區域中之基板的表面。 3 (請先閱讀背面之注意事項再填寫本頁) .· 訂---------線」 經濟部智慧財產局員工消費合作社印制衣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 543153 A8 B8 C8 D8 六、申請專利範圍 15. —種用以形成一個CMOS類型的半導體元件之方法 ’其係包括步驟有： 依序地在第一與第二雜質類型的電晶體區域中之一個 基板的表面之上形成一第一閘極絕緣層以及一第一內含金 屬的層，一隔離層係被形成在該第〜與第二雜質類型的電 晶體區域之上； 藉由各向異性並且選擇性地蝕刻該第一內含金屬的層 來露出在該第二雜質類型的電晶體區域中之基板的表面上 之第一閘極絕緣層； 移除在該第二雜質類型的電晶體區域中之基板的表面 上之第一聞極絕緣層； 藉由熱以及選擇性地氧化在其中該第一閘極絕緣層被 移除之第二雜質類型的電晶體區域中之基板的表面上形成 一第二閘極絕緣層； 在該第二閘極絕緣層被形成於其上的基板之表面上形 成一第二內含金屬的層；並且 藉由形成一個光阻圖樣在該第二內含金屬的層之上並 且圖案化該第二與第一內含金屬的層，以在該第一與第二 雜質類型的電晶體區域中之基板的表面之上分別形成第一 與第二閘極電極。 16. —種用以形成一個CMOS類型的半導體元件之方法 ，其係包括步驟有： 依序地在第一與第二雜質類型的電晶體區域中之一個 基板的表面之上形成一第一閘極絕緣層以及一第一內含金 4 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ^_w--------訂---------線· 經濟部智慧財產局員工消費合作社印製 543153 A8 B8 C8 D8 六、申請專利範圍 屬的層，一隔離層係被形成在該第一與第二雜質類型的電 晶體區域之上； 藉由各向異性並且選擇性地蝕刻該第一內含金屬的層 來露出在該第二雜質類型的電晶體區域中之基板的表面上 之第一_極絕緣層； 移除在該第二雜質類型的電晶體區域中之基板的表面 上之第一閘極絕緣層； 在其上該第一閘極絕緣層被移除之基板的整個表面之 上形成一第二閘極絕緣層以及一第二內含金屬的層； 藉由利用一個光阻圖樣作爲一個蝕刻遮罩來移除在該 第一雜質類型的電晶體區域中之基板的表面上之第二內含 金屬的層以及第二閘極絕緣層，同時保護在該第二雜質類 型的電晶體區域中之基板的表面上之第二內含金屬的層以 及第二閘極絕緣層；並且 藉由一種光阻來形成一個閘極電極圖樣並且蝕刻該第 二與第一內含金屬的層，而分別在該第一與第二雜蓂類型 的電晶體區域中之基板的表面之上形成第一與第二閘極電 極〇 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂·-------—線—義 經濟部智慧財產局員工消費合作社印製
TW090122375A 2001-04-11 2001-09-10 Method of forming a CMOS type semiconductor device having dual gates TW543153B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0019304A KR100399356B1 (ko) 2001-04-11 2001-04-11 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법

Publications (1)

Publication Number Publication Date
TW543153B true TW543153B (en) 2003-07-21

Family

ID=19708096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090122375A TW543153B (en) 2001-04-11 2001-09-10 Method of forming a CMOS type semiconductor device having dual gates

Country Status (4)

Country Link
US (1) US6727130B2 (zh)
JP (2) JP2002359295A (zh)
KR (1) KR100399356B1 (zh)
TW (1) TW543153B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440439C (zh) * 2003-11-06 2008-12-03 英特尔公司 用于制造具有金属栅电极的半导体器件的方法
CN101849278B (zh) * 2007-05-10 2012-10-03 国际商业机器公司 适用于cmos结构的无残留构图层形成方法

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952890A (en) * 1997-02-05 1999-09-14 Fox Enterprises, Inc. Crystal oscillator programmable with frequency-defining parameters
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100408001B1 (ko) * 2001-12-28 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 게이트 절연막 형성 방법
US6794234B2 (en) * 2002-01-30 2004-09-21 The Regents Of The University Of California Dual work function CMOS gate technology based on metal interdiffusion
US6660577B2 (en) * 2002-02-23 2003-12-09 Taiwan Semiconductor Manufacturing Co. Ltd Method for fabricating metal gates in deep sub-micron devices
US6706581B1 (en) * 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
US7157337B2 (en) * 2003-02-03 2007-01-02 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device obtained by means of such a method
US6873048B2 (en) * 2003-02-27 2005-03-29 Sharp Laboratories Of America, Inc. System and method for integrating multiple metal gates for CMOS applications
JP4524995B2 (ja) * 2003-03-25 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US6972224B2 (en) * 2003-03-27 2005-12-06 Freescale Semiconductor, Inc. Method for fabricating dual-metal gate device
US6790719B1 (en) * 2003-04-09 2004-09-14 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
US20040212025A1 (en) * 2003-04-28 2004-10-28 Wilman Tsai High k oxide
US6902969B2 (en) * 2003-07-31 2005-06-07 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
JP3790237B2 (ja) * 2003-08-26 2006-06-28 株式会社東芝 半導体装置の製造方法
KR100502426B1 (ko) 2003-09-18 2005-07-20 삼성전자주식회사 듀얼 게이트를 갖는 반도체 소자 및 그 형성 방법
US20070023842A1 (en) * 2003-11-12 2007-02-01 Hyung-Suk Jung Semiconductor devices having different gate dielectric layers and methods of manufacturing the same
TWI258811B (en) * 2003-11-12 2006-07-21 Samsung Electronics Co Ltd Semiconductor devices having different gate dielectrics and methods for manufacturing the same
US7064050B2 (en) * 2003-11-28 2006-06-20 International Business Machines Corporation Metal carbide gate structure and method of fabrication
US6921691B1 (en) * 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
US20050224897A1 (en) * 2004-03-26 2005-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
US7030001B2 (en) * 2004-04-19 2006-04-18 Freescale Semiconductor, Inc. Method for forming a gate electrode having a metal
US7153784B2 (en) * 2004-04-20 2006-12-26 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
JP2005317736A (ja) * 2004-04-28 2005-11-10 Elpida Memory Inc 半導体装置の製造方法
US20050250258A1 (en) * 2004-05-04 2005-11-10 Metz Matthew V Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US6897095B1 (en) * 2004-05-12 2005-05-24 Freescale Semiconductor, Inc. Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode
JP4040602B2 (ja) 2004-05-14 2008-01-30 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7397090B2 (en) * 2004-06-10 2008-07-08 Agency For Science, Technology And Research Gate electrode architecture for improved work function tuning and method of manufacture
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US7592678B2 (en) * 2004-06-17 2009-09-22 Infineon Technologies Ag CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
US8399934B2 (en) 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US7060568B2 (en) * 2004-06-30 2006-06-13 Intel Corporation Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
US7390709B2 (en) 2004-09-08 2008-06-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
JP5122818B2 (ja) * 2004-09-17 2013-01-16 シャープ株式会社 薄膜半導体装置の製造方法
JP2006156807A (ja) * 2004-11-30 2006-06-15 Toshiba Corp 半導体装置およびその製造方法
US7344934B2 (en) * 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
JP2006165435A (ja) * 2004-12-10 2006-06-22 Toshiba Corp 半導体装置及びその製造方法
US7253050B2 (en) * 2004-12-20 2007-08-07 Infineon Technologies Ag Transistor device and method of manufacture thereof
JP2006186276A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 半導体装置の製造方法
DE102004063532A1 (de) * 2004-12-30 2006-07-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Gateisolationsschichten mit unterschiedlichen Eigenschaften
KR100719342B1 (ko) 2005-02-01 2007-05-17 삼성전자주식회사 듀얼 게이트 전극을 갖는 반도체 소자 및 그 형성 방법
JP4588483B2 (ja) * 2005-02-21 2010-12-01 ルネサスエレクトロニクス株式会社 半導体装置
US7160779B2 (en) * 2005-02-23 2007-01-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US7160781B2 (en) 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US20060220090A1 (en) * 2005-03-23 2006-10-05 Intel Corporation Semiconductor device with a high-k gate dielectric and a metal gate electrode
US7361538B2 (en) * 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US7598545B2 (en) * 2005-04-21 2009-10-06 International Business Machines Corporation Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices
US7176076B2 (en) * 2005-04-29 2007-02-13 Texas Instruments Incorporated Semiconductor CMOS devices and methods with NMOS high-k dielectric present in core region that mitigate damage to dielectric materials
JP4958408B2 (ja) * 2005-05-31 2012-06-20 三洋電機株式会社 半導体装置
JP4205079B2 (ja) * 2005-06-03 2009-01-07 株式会社東芝 半導体装置およびその製造方法
US7449756B2 (en) * 2005-06-13 2008-11-11 Intel Corporation Semiconductor device with a high-k gate dielectric and a metal gate electrode
US7501336B2 (en) * 2005-06-21 2009-03-10 Intel Corporation Metal gate device with reduced oxidation of a high-k gate dielectric
US7202535B2 (en) * 2005-07-14 2007-04-10 Infineon Technologies Ag Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
KR100697694B1 (ko) * 2005-08-02 2007-03-20 삼성전자주식회사 듀얼 게이트를 갖는 반도체 장치 및 그 제조 방법
KR100650698B1 (ko) * 2005-08-02 2006-11-27 삼성전자주식회사 듀얼 게이트를 갖는 반도체 장치의 제조 방법
US8178401B2 (en) 2005-08-25 2012-05-15 Freescale Semiconductor, Inc. Method for fabricating dual-metal gate device
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
WO2007031930A2 (en) * 2005-09-15 2007-03-22 Nxp B.V. Method of manufacturing semiconductor device with different metallic gates
WO2007031928A2 (en) * 2005-09-15 2007-03-22 Nxp B.V. Method of manufacturing semiconductor device with different metallic gates
JP4723975B2 (ja) * 2005-10-25 2011-07-13 株式会社東芝 半導体装置およびその製造方法
US7462538B2 (en) * 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7495290B2 (en) * 2005-12-14 2009-02-24 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7510943B2 (en) * 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7226831B1 (en) 2005-12-27 2007-06-05 Intel Corporation Device with scavenging spacer layer
US7833849B2 (en) * 2005-12-30 2010-11-16 International Business Machines Corporation Method of fabricating a semiconductor structure including one device region having a metal gate electrode located atop a thinned polygate electrode
US20070152276A1 (en) * 2005-12-30 2007-07-05 International Business Machines Corporation High performance CMOS circuits, and methods for fabricating the same
KR100827435B1 (ko) * 2006-01-31 2008-05-06 삼성전자주식회사 반도체 소자에서 무산소 애싱 공정을 적용한 게이트 형성방법
US20070178634A1 (en) 2006-01-31 2007-08-02 Hyung Suk Jung Cmos semiconductor devices having dual work function metal gate stacks
US20070262399A1 (en) * 2006-05-10 2007-11-15 Gilbert Dewey Sealing spacer to reduce or eliminate lateral oxidation of a high-k gate dielectric
JP4929867B2 (ja) * 2006-06-19 2012-05-09 富士通セミコンダクター株式会社 半導体装置の製造方法
EP1914800A1 (en) * 2006-10-20 2008-04-23 Interuniversitair Microelektronica Centrum Method of manufacturing a semiconductor device with multiple dielectrics
KR100868768B1 (ko) * 2007-02-28 2008-11-13 삼성전자주식회사 Ｃｍｏｓ 반도체 소자 및 그 제조방법
KR100835430B1 (ko) * 2007-05-21 2008-06-04 주식회사 동부하이텍 반도체 소자의 듀얼 게이트 전극 형성 방법
US7445981B1 (en) * 2007-06-29 2008-11-04 Freescale Semiconductor, Inc. Method for forming a dual metal gate structure
US7666730B2 (en) * 2007-06-29 2010-02-23 Freescale Semiconductor, Inc. Method for forming a dual metal gate structure
JP2009043760A (ja) * 2007-08-06 2009-02-26 Toshiba Corp 半導体装置
TWI492367B (zh) 2007-12-03 2015-07-11 Renesas Electronics Corp Ｃｍｏｓ半導體裝置之製造方法
JP2009176997A (ja) * 2008-01-25 2009-08-06 Panasonic Corp 半導体装置及びその製造方法
JP5104373B2 (ja) * 2008-02-14 2012-12-19 日本ゼオン株式会社 位相差板の製造方法
JP2009200213A (ja) * 2008-02-21 2009-09-03 Renesas Technology Corp 半導体装置及びその製造方法
JP2009267180A (ja) * 2008-04-28 2009-11-12 Renesas Technology Corp 半導体装置
US8106455B2 (en) * 2009-04-30 2012-01-31 International Business Machines Corporation Threshold voltage adjustment through gate dielectric stack modification
KR101182445B1 (ko) 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US20130234252A1 (en) * 2012-03-06 2013-09-12 United Microelectronics Corporation Integrated circuit and method for fabricating the same
JP2012216857A (ja) * 2012-06-15 2012-11-08 Renesas Electronics Corp 半導体装置の製造方法
US9373501B2 (en) * 2013-04-16 2016-06-21 International Business Machines Corporation Hydroxyl group termination for nucleation of a dielectric metallic oxide

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02198167A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 半導体装置
US5432114A (en) * 1994-10-24 1995-07-11 Analog Devices, Inc. Process for integration of gate dielectric layers having different parameters in an IGFET integrated circuit
JP3243151B2 (ja) * 1995-06-01 2002-01-07 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
JPH09148449A (ja) * 1995-11-20 1997-06-06 Fujitsu Ltd 半導体装置の製造方法
TW342532B (en) * 1996-10-11 1998-10-11 United Microelectronics Corp Process for producing dual-gate CMOS component by compensating implantation
JPH10189758A (ja) * 1996-12-20 1998-07-21 Sony Corp 半導体装置及びその製造方法
US6048769A (en) * 1997-02-28 2000-04-11 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US5923984A (en) * 1997-04-21 1999-07-13 Advanced Micro Devices, Inc. Method of making enhancement-mode and depletion-mode IGFETS with different gate materials
US6261887B1 (en) * 1997-08-28 2001-07-17 Texas Instruments Incorporated Transistors with independently formed gate structures and method
US6043157A (en) * 1997-12-18 2000-03-28 Advanced Micro Devices Semiconductor device having dual gate electrode material and process of fabrication thereof
JPH11260934A (ja) * 1998-03-10 1999-09-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TW441005B (en) * 1998-04-13 2001-06-16 United Microelectronics Corp Method for producing dual gate oxide layer device
US6130123A (en) * 1998-06-30 2000-10-10 Intel Corporation Method for making a complementary metal gate electrode technology
US6027961A (en) * 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
US6100204A (en) * 1998-07-28 2000-08-08 Advanced Micro Devices, Inc. Method of making ultra thin gate oxide using aluminum oxide
US6211025B1 (en) * 1998-08-26 2001-04-03 Advanced Micro Devices, Inc. Method of making elevated source/drain using poly underlayer
US6066533A (en) * 1998-09-29 2000-05-23 Advanced Micro Devices, Inc. MOS transistor with dual metal gate structure
JP3264264B2 (ja) * 1999-03-01 2002-03-11 日本電気株式会社 相補型集積回路とその製造方法
US6165918A (en) * 1999-05-06 2000-12-26 Integrated Device Technology, Inc. Method for forming gate oxides of different thicknesses
US6258643B1 (en) * 1999-06-25 2001-07-10 United Microelectronics Corp. Method for forming twin gate CMOS
JP4491858B2 (ja) * 1999-07-06 2010-06-30 ソニー株式会社 半導体装置の製造方法
JP2001060630A (ja) * 1999-08-23 2001-03-06 Nec Corp 半導体装置の製造方法
JP2001351987A (ja) * 2000-06-09 2001-12-21 Nec Corp 半導体装置の製造方法
US6444512B1 (en) * 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
KR100422342B1 (ko) * 2000-12-29 2004-03-10 주식회사 하이닉스반도체 반도체 소자의 게이트 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440439C (zh) * 2003-11-06 2008-12-03 英特尔公司 用于制造具有金属栅电极的半导体器件的方法
CN101849278B (zh) * 2007-05-10 2012-10-03 国际商业机器公司 适用于cmos结构的无残留构图层形成方法

Also Published As

Publication number Publication date
US6727130B2 (en) 2004-04-27
KR100399356B1 (ko) 2003-09-26
JP5042943B2 (ja) 2012-10-03
US20020151125A1 (en) 2002-10-17
JP2002359295A (ja) 2002-12-13
JP2008300869A (ja) 2008-12-11
KR20020080111A (ko) 2002-10-23

Similar Documents

Publication Publication Date Title
TW543153B (en) Method of forming a CMOS type semiconductor device having dual gates
US7233035B2 (en) Dual work function gate electrodes using doped polysilicon and a metal silicon germanium compound
US8143676B2 (en) Semiconductor device having a high-dielectric-constant gate insulating film
US7947591B2 (en) Semiconductor devices with dual-metal gate structures and fabrication methods thereof
US9000531B2 (en) Method and manufacture of transistor devices
TW557475B (en) Semiconductor device and a method therefor
JP5270086B2 (ja) ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法
JP4128574B2 (ja) 半導体装置の製造方法
US8120118B2 (en) Semiconductor device and manufacturing method of the same
US20050156208A1 (en) Device having multiple silicide types and a method for its fabrication
US20080093682A1 (en) Polysilicon levels for silicided structures including MOSFET gate electrodes and 3D devices
US20060051915A1 (en) Semiconductor device and manufacturing method thereof
US20080164529A1 (en) Semiconductor device and manufacturing method thereof
US20080146012A1 (en) Novel method to adjust work function by plasma assisted metal incorporated dielectric
US7504696B2 (en) CMOS with dual metal gate
JP2009267180A (ja) 半導体装置
CN101232016B (zh) 具有双重全金属硅化物栅极的半导体元件及其制造方法
JP2006108355A (ja) 半導体装置およびその製造方法
JP2005093815A (ja) 半導体装置の製造方法
JP2005252192A (ja) 相補型半導体装置の製造方法
JP2010251508A (ja) 半導体装置の製造方法
JP2009130214A (ja) 半導体装置およびその製造方法
KR20070006973A (ko) 이중 금속 게이트 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent