TW517237B

TW517237B - Nonvolatile semiconductor storage device

Info

Publication number: TW517237B
Application number: TW090114585A
Authority: TW
Inventors: Kaoru Yamamoto; Nobuhiko Ito; Yoshimitsu Yamauchi
Original assignee: Sharp Kk
Priority date: 2000-06-15
Filing date: 2001-06-15
Publication date: 2003-01-11
Also published as: KR100406128B1; US6438035B2; US20020012280A1; EP1164597B1; DE60121865D1; KR20010113016A; JP3653449B2; EP1164597A3; JP2001357687A; EP1164597A2; DE60121865T2

Description

517237 發明説明G 發明背景本發明係關於非揮發性半導體儲存裝置，特別是關於— 種非揮發性半導體儲存裝置，其可改良在再寫入期間的讀取操作及驗証操作的精確度。近年來’已發展大容量的快閃記憶體，以用於記憶卡與標案的市場。就以上用途而言，快閃記憶體必須具有在高密度的高速讀取與高速再寫入功能，且成本降低。於1992年極大規模積體電路討論會技術論文文摘第2〇一 2 1頁已建議一非及型快閃記憶體，以充當具有上述功能的非揮發性半導體儲存裝置。圖11顯示上述非及型快閃記憶體的讀取/再寫入電路的構造。此電路具有開放式位元線結構，其具有一中央讀取/寫入電路111，而驗証電路112與113各連接至位元線肌以與BLbi。讀取/寫入電路m於再寫入期間的讀取操作與驗証操作時充§正反备型感測放大器，且在寫入操作時充當資料鎖存電路。一記憶單元204的控制閘連接至一識別字線，其用於待同時接受寫入的每一單元。此處主要提供與本發明有關的再寫入期間之讀取操作與驗証操作的說明。為了在寫入操作（或抹除操作）時將記憶單元的臨限電壓設定為一特定值，於再寫入期間乏·此驗証操作將交替執行寫入脈波（或抹除脈波）的施加與驗証操作。於再寫入期間之此驗証操作基本上與讀取操作相同，而待偵測的臨限電壓值改變。本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297/^7

裝訂

517237 A7 B7 五、發明説明G ) 凋1 2的時序圖顯示在前述非及型快閃記憶體中的讀取操作之時序。·圖1 2的時序圖顯示一例，其中選擇記憶單元陣列（a)側，且選擇記憶單元204，並讀取之。功率電壓Vcc假設係3伏特。首先，3/5 Vcc (1.8伏特）的電壓施加至一端子Va，且1/2 Vcc (1.5伏特）的電壓施加至一端子Vb。通往電晶體IY1與Tr2的閘之控制信號0pa與0pb二者係高位準，所以，電晶體Trl與Tr2在接通的狀態。因此，所選擇的之位元線BLai的電位以3/5 Vcc預先充電。另一方面，未選擇之位元線BLbi的電位-其充當用於開放式位元線系統的虛 •擬位元線-以1/2 Vcc的電壓預先充電。然後，使電晶體Trl與Tr2進入切斷狀態，如圖1 2的t 1至 t2之周期所示。接著，藉由使控制信號SG1與SG2二者-其通往所選擇的之電晶體S 1與S 2的閘-具有高位準，使電晶體S1與S2二者進入接通狀態。然後，未選擇的字線CGIS CG3與CG5至CG8設定為Vcc的位準，而一連接至所選擇的之記憶單元204(待讀取）的控制閘之字線CG4設定為0伏特。在此階段，如果所選擇的之記憶單元204的臨限電壓低於0伏特（當記憶單元204的資料係” 0 ”），則一電流流動通過記憶單元204。具有控制閘CG1至CG3與CG5至CG8(功率電壓Vcc施加至彼）的其他記憶單元進入一狀態，其中單充電流流動。如上述，電流流動通過連續連接至記憶單元204的記憶單元，所以，所選擇的位元線BLai的電位減少到1/2 Vcc的位準 _-5^_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 517237 A7 B7 五、發明説明（3 ) 或更少，如圖1 2所示位元線BLai的電位波形” 0 -讀取所指示者，且連續減少。

相反地，當所選擇的記憶單元204之臨限電壓高於0伏特時（記憶單元204之資料代表” 1”），無單元電流流動通過記憶單元204。所以，即使功率電壓V c c施加至其它記憶單元的控制閘CG1，CG2，CG3與CG5至CG8，亦無電流流動通過記憶單元204。所以，所選擇的位元線BLai的電位不減小，如圖 1 2所示BLai的電位波形” 1 ” -讀取所指示者。另一方面，因為無單元電流流動，如上述，未選擇的位元線BLbi-其在此充當虛擬位元線-維持l/2Vcc的位準。當此記憶單元204的臨限電壓低於0伏特時，所選擇的電晶體S 1與S 2進入切斷狀態，且未選擇的字線CG1至CG3與 CG5至CG8依據一時序-於該時序，所選擇的位元線BLai的電位充分減小且變成0伏特-而設定為0伏特，如圖1 2的周期 t2至t3所示（電位波形讀取）。

v依據圖1 1與1 2之例所提供的說明，電位到達0伏特的時序純係連接至位元線BLai的記憶單元204之操作。然而，即使是在另一記憶單元或一連接到另一位元線的記憶單元之狀況，上述時序係當所選擇的記憶單元之資料代表” 0 ” 時，所選擇的位元線具有〇伏特電壓的時序。接著，電晶體TR3與TR4二者由於送往電晶體TR3與TR4之閘極-其設在讀取/寫入電路111的電源側-的控制信號0 p 與0 η，在14至t 5的周期直到13至14的穩定周期，進入切斷狀態，如圖1 2的電路狀態所示。藉由此操作，讀取/寫 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 517237 A7 B7 五、發明説明（4 ) 入電路111重置，且進入浮動狀態。接著，使控制信號0 e具有高位準，以啟動電晶體Tr5與 Tr6，且使一節點a與一節點b的電位設定（等化）為1/2 Vcc的電壓。當此等化結束時，如圖1 2的周期t 5至16，控制信號 0 e設定為0伏特，以將電晶體Tr5與Tr6設定為回到切斷狀態。 ’ 當電晶體Tr7與ΊΥ8藉由使時脈信號0 a與0 b具有高位準而進入接通狀態時，位元線BLai連接到節點a，而位元線 BLbi連接到節點b。藉由此操作，當記憶單元204的資料代表’’ 0 ”的時候，電 -位為0伏特的位元線BLai與電位為1/2 Vcc的節點a互相連接，且節點a的電位開始自1/2 Vcc減少至0伏特。當記憶單元204 的資料代表” 1 ”的時候，電位為3/5 Vcc的位元線BLai與電位為1/2 Vcc的節點a互相連接，且節點a的電位開始自1/2 Vcc增加至 3/5 Vcc。電位為1/2 Vcc之未選擇的位元線BLbi也連接到電位為1/2 Vcc的節點b，所以，節點b的電位維持在1/2 Vcc之電位（圖 1 2的16至17周期）。接著，設在讀取/寫入電路111之接地電壓側的電晶體Tr4 於圖1 2之接續於17的周期接通，且設在電源Vrw側的電晶體Tr3接著接通。這時候，節點b的電位係1/2 Vcc。當記憶單元204的資料代表” 1 ”的時候，節點a的電位高於1/2 Vcc之電壓。相反地，當記憶單元204的資料代表” 0 ”的時候，電位低於1/2 Vcc之 -7- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝訂 517237 五、發明説明（5 電壓。所以，當記憶單元204的資料代表”r，器型讀取/窝入電路⑴將節點a設定在Vrw的位準候且：：點b鎖存（感測）在〇伏特的位準。、p 相反地，當記憶單元4的資料代表，，〇，人電㈣將節點a設定在〇伏特的位準，且二=寫 (感測）在Vrw的位準。 ....占b鎖存當電晶體TY9與Trl0由於來自解碼器115的，依據前述先前技藝，需要在上述再寫人期間的每— 操=驗註操作時，由一在晶片内的控制電路或類似二建立如圖12《感測放大器（讀取/寫入電路ιη)的操作時序。通常，此控制電路產生感測操作的時序信號，其與一在晶片内的振盪器或類似者產生的時脈信號同步。器或類似者的電路之頻率等由於溫度與電晶月豆特?而具有可觀的變化，依據彼，時序信號也變化，以減小讀取精確度。此外’因為單元的臨限電壓依溫度而改變。所以，陡限電塵分佈也改變。所以，必須在感測操作.中提供足夠㈣間界限’以保持足夠的讀取精確度。發明概述因此，本發明的目的係提供一種非揮發性半置’其藉由-控制電路邏輯性產生操作時序，可確保足夠的謂取精確度，不需要提供足夠的感測時間界限，即使合本紙張尺度適用中s s家標準(CNS) Α4規格(21〇 X 297公釐） -8- 517237 A7 B7 五、發明説明（6 μ度與電晶體特徵發生變化時亦然。為了達成上述目的，本發明提供一種非揮發性半導體儲存裝置，其包含複數字線及複數位元線；一記憶單元陣列，其中非揮發性記憶單元配置成陣列的形式，每一記憶單元具有一連接至複數字線之一的控制閘及一連接至複數位^線足一的汲極；一感測放大器段，用於放大在位元線所謂取的資料；-預充電電路，用於以_特^電壓將位元、，泉預充電，及-參考單元，其臨限值預先設定為值，非揮iϋ半導體儲存裝置藉由預充電電路，以特定電厚將位元線預充電而執行資料讀取或再寫人資料的驗註，ς 加一特定讀耳又電壓或特定驗言正電壓至一戶斤選擇的字線，及藉由感測放大器段判定位元線是否由所選擇的非揮發性記憶單元放電，且非揮發性半導體儲存裝置包括：一連接至參考單元的位元線；二連接至參考單元的位元線之感測電路，用於偵測參考單元的位元線放電完成的時序；及一時序控制裝置，用於同時啟動感測參考單元及啟動咸測所選擇的非揮發性記憶單元，促使感測電路偵測參考單凡的位元線放電完成的時序，及根據偵測到的完成日寺序，控制連接至！己憶單元陣列之感測放大器段的感測終止時序。 . 依據本發明’當非揮發性記憶單元的特徵由於溫度改變

517237 發明説明（7 , 或類似者的影響而轉換的時候，參考單元的特徵轉換，以 =循此特：轉換。依據本發明，在讀取操作或驗証操作之 ,，作時序《感測操作結束時序係藉由時序工制裝置’以參考I元感測的終止而判定。所^依據本發明的非揮發性半導體儲存裝置，非揮發 .h己十思早疋的相對讀取位準不改變，即使非揮發性記情^ ⑽特㈣於溫度改變或類似者的影響而轉換時亦然，\ 此排除提供多餘的界限之需欠作或驗註操作。而木心達成高精確度讀取操 *二實施一例中’參考單元的臨限值係特定值，其在-狀 =、中母一非揮發性記憶單元具有一高臨限值）的臨限電 :乂佈下限與一狀態(其中每一非揮發性記憶單元一她加特=的謂取電壓至所選擇的字線而執行。 ^ -貫施例巾，參考單㈣臨限值係的寫入驗註電壓或抹除驗註電^早兀而執$ ^料的^址係藉由施加驗証電壓至所選擇的字線，貝⑼中#揮發性1己憶單元相對於其臨限電壓分佈而假設至少二狀態，且 — 參=元的臨限電壓係大約設定在一狀態(其中非揮發 :，己fe早兀的臨限電壓係高)的臨限電壓分佈下限與—狀 :(中非揮發性記憶單元的臨限電壓佈上限之中間。 · 兒/土刀

依據此實施例，當非揮發性記憶單元的臨限電壓由於溫 A4«(2l〇X297^1)C 裝訂線

t改交或類似者而轉換的時候，參考單元的臨限電壓類似、此改交而改變。所以，藉由設定參考單元的臨限電壓為 I限電壓’其大約在記憶單元陣列之一狀態的上限與另狀怨的下限《中間，如同此實施例，可以使記憶單元的相對讀取位準不改變。所以，依據此實施例，在讀取期間丄不需要提供多餘的界限以用於感測時序，且此可以達成兩精確度讀取操作。此^卜，依據此實施例，參考單元的臨限電塵設定為一臨限電壓，其大約在非揮發性記憶單元之每一狀態的上限與下限之中間。例如’參考單元的臨限電壓之界限係自狀態〇的臨限電壓分佈至狀態1的臨限電壓分佈。所以，即使當非揮發性记彳思單元之臨限電壓分佈於再寫入期間由於干擾而政佈的時候，參考單元的臨限電壓不重疊於非揮發性記 2單元之臨限電壓，且一界限仍然存在。所以，確保可以 P買取非揮發性記憶單元，且確保可靠度。例如，在—個二進位表示的事例，以狀態時定為非揮 :性記憶單元的臨限電壓係高的狀態，狀態i界定為臨限 :壓係低的狀態’參考單元的臨限電壓大約設定在那些狀 &、的中間。目為在狀態0的非揮發性記憶單元具有高於參考單元的臨限電壓’所以’在一事例，當參考單元的放電結束於讀取操作之時，非揮發性記憶單元的放電终止，則可以自此非揮發性記憶單元流出的電流數量小於可以自參考單元流出的電流數量。所以，在參考單元的放電終止的時候，非揮發性憶單元的感測操作尚未終止。然而，因本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)

裝訂 -11 - 517237 五、發明説明（9 為在狀w的記憶單元具有低於參考單元可以自非揮發性記憶單元流出的電流數量大於所以，在狀態丨的記憶單元中，感者 u 測結束時終止。 -在參考早兀的感在-實施射，非揮發性記憶單元㈣於其佈而假設至少二狀態’且參考單元的臨限電壓：刀狀態（其中非揮發性記憶單元的臨限；在分佈上限。 4係低）的臨限電壓在此例如’非揮發性記憶單元具有—個二進位南元使不Γ〇界疋為非揮.發性記憶單元的臨限電壓係的狀怨’狀態1界定為臨限電壓係低的狀能、，且时的臨限電壓設定在狀釣之臨限電壓分佈上限…早非揮發性記憶單元的臨限電壓自 /…、，使係假設為寫入操作。％ “狀怨。下降到狀態1的操作之進其具炊在一事例’當參考單元的感測結束於讀取時，非揮發性記憶單元的感測終止，則窝入完成以：：入狀‘想1《非揮發性記憶單元的臨限電壓下降s — 低於參考單元的臨限電壓。所以，此非揮發二情單元有的可以流動的電流數量大於參考單元，且感測終止。而’寫人㈣尚未終止的記憶單元具有高於參考限電壓。所以’可以在非揮發性 ’ 於參考單元，且去春老置桃動的電流終田參考早兀的感測結束時，感測尚未止。所以，再次執行寫入。‘ n禾中藉由將參考單元的臨限電壓如此設定為在一狀態(其 10X297公釐) 本紙張尺度適财@ Β家鮮(CNS) -12 517237 五、發明説明（非揮發性記憶單元的臨限電壓係低)的臨限電壓分佈上限 2限4 ’則不需要提供多餘的界限以料感測放大器的操=序’且此可以改良餘操作的精確度。在—實施例中，非揮發性記憶單元相料其臨限電壓分佈而假設至少二狀態，且，元的臨限電壓係設定在—狀態(其中非揮發性記匕早兀的臨限電壓係高）的臨限電壓分佈下限。依據此實施例’例如’―非揮發性記憶單元且有一個二進位表示’以狀態0界定為臨限電壓係高的狀態，狀態U 限《㈣的狀態，且參考單元的臨限電壓設定在 ’：…艮電壓分佈下限。注意’使非揮發性記憶單元 P限電壓自狀態1上升到狀態。的操作係假設為抹除操 1乍0 、時候’進入狀怨0而抹除完成的非揮發性上升至一臨限電壓之點，一早凡已八问於芩考早兀。所以，在一事例、，當，考單元的感測結束於抹除驗崎作之日寺，非揮發性兄憶單元的感測終止，則 A 幻判疋非揮發性記憶單元係在狀 ^ ，原因在於可以流動於非揮f彳生# γ ¥ — 量大於夂老琶-口也、俾發丨生记丨思早兀中的電流數一、二兀’纟无分取得在位元線中預充電的電 ^另-万面，抹除操作尚未終止的非揮發性記憶單元且 t臨限電壓，其料參考以。所以，可以流動於非揮發性圮憶單兀中的電流數量一位、— II大於參考早π ’且充分取得在 i且異'勃无电的電荷。所以，判定此記憶單元在狀態 1 ’且再次執行抹除。裝訂線

517237

、發明説明（ :上：，藉由將參考單元的臨限電壓設 =:狀態:之臨限電壓分怖下限，則不需要提供多：、、'彳用於驗证操作中之感測操作的時 ’: 良驗証操作的精確度。 σ以改在一實施例中’參考單元形成記憶單元電隔離。 <、[域，其與非揮發性依據此實施例，參考單^形成料非揮發性記憶單隔離的區域，所以，參考單以，夫去时_ β早^未又到不需要的干擾。所參考早7L的臨限電壓不擾動，且改良可靠度。上實施例中感測電.路對應於非揮發::生：憶單元的二二：線而設立，且其構造係俾使集合讀取或驗註複數早几_其控制閘共同連接到相同的字線，且參考單元對應於每一字線而設立。依據此實施例’非揮發性記憶單元與參考單元的讀取操作係由相同的字線執行，所以，記憶單元與參考單元由完全相同=字線電壓感測。所以，可以改良讀取精確度。① 、土貝施例中，參考單元配置成為比非揮發性記憶單元更运離一用於控制字線的解碼器。依據此實施例，可以執行讀取操作，其能狗涵蓋在字線的上料間中由於轉換所致的界限，且改良讀取精確度。一貫施例的非揮發性半導體儲存裝置包括一延遂裝置，用於使連接至參考單元的感測電路所偵測到的信號延遲，該延遲係在使用所偵測到的信號充當非揮發性記憶單元 (其構成記憶單元陣列）之感測終止信號以前執行。本紙張尺度it财國國家標準規“1Q X 29·^) 裝訂 ’線 -14- 依據此實施例，前述延二、，將記憶單元陣列中的參考：:以Μ為一時間，其中的德化或汴严抑-击考早兀與非揮發性記憶單元之特徵勺又化或Z fe早TL陣列内部一 4 ]非禪發性吾己k、早7L之間的變化吸收。精由此延遲時間以 πΛ宁間5又疋，碩取精確度可以藉吸收上述特被k化且消除咸測^品从、 _ 、J “作又多餘的界限而改良。此外，藉由使延遲時間最佳彳P7 、改艮讀取精確度及消除多餘 (過多）的頃取界限，且可以増加讀取速度。圖式簡單說明 ’可以更完整了解本發而非本發明的限制，其從以下提供的詳細說明及附圖明，附圖供係為了闡釋而提供，因中：圖1係一依據本發明第—實施例之非揮發性半導體错存裝置的方塊圖；圖2係第一實施例之讀取操作的時序圖；圖3係刀佈圖，顯不在一依賴於溫度之臨限電壓v t分佈的改變；圖4係分佈圖，顯示在一記憶單元的寫入狀態與抹除狀態之Vt分佈；圖5係以上實施例之非揮發性半導體儲存裝置的電路圖；圖6A、6B與6(:係非對稱不接觸電晶體單元的説明圖；圖7係以上實施例之非揮發性半導體儲存裝置之讀取操作的時序圖； · 圖8係依據本發明第二實施例的電路圖； 15 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 517237 A7 B7 五、發明説明（13 圖9係依據本發明第三實施例的電路圖；圖1 〇係依據本發明第四實施例的剖視圖；圖U顯示一先前技藝非及型快閃記憶體的再寫入電路社構；而 ° 圖12顯示先前技藝非及型快閃記憶體的時序波形。較佳實施例詳細說明將根據圖中所示實施例，詳細說明本發明的非揮發性半導體儲存裝置如下。 (第一實施例）首先，圖1顯示一依據本發明第_實施例之非揮發性半導體儲存裝置的方塊圖。如圖i所示，此第一實施例包括一記憶單元陣列〗。此記憶單元陣列丨由連接至字線 WL0，WL1，··.與位元線BL0，BL1，BL2，…的複數記憶單元mc〇〇至 MC12，·.·組成。這些記憶單元MC00至Μα2，…係習知的快閃記十思體單元（電子式可批次抹除的非揮發性記憶單元）。此記憶單7G陣列1藉由位元線见〇，虹1，虹2，.連接至一預充電電路7。 " 這些記憶單元MCOO至MC12，···的狀態係依臨限電壓v t之值而判定。在此事例中，臨限電壓係高的狀態界定為狀態 0，而臨限電壓係低的狀態界定為狀態丨。此實施例具有二用於控制字線WL0，WL1，···的X解碼器6、一用於控制位一奏 BL0，BL1，···的Y解碼器10及一用於感測待儲存^記憶=^ MC00至MC12,…中之資料的感測放大器段8。〜此實施例設有一由快閃記憶單元RMC組成的參考單元本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）裝丨線 517237 五 A7 B7 發明説明（14 ) (RMC) 2，且一參考位元線RBL連接至此參考單元2。一預充電電路3與一參考單元感測放大器段5連接至此參考位元線 RBL 〇參考單元感測放大器段5包含一感測操作控制電路，且此感測操作控制電路執行此非揮發性半導體儲存裝置之感測操作的時序控制。參考單元2的結構相同於快閃記憶單元MCOO至MC12，...，其組成記憶單元陣列1。用於讀取操作的參考單元2使它的臨限電壓設定為一臨限電壓Vref，其在狀態1的臨限電壓與狀態0的臨限電壓之中間。藉由在一參考單元2中以寫入脈波初步交替執行寫入操作與驗証操作，可達成此設定。其次，圖2顯示在此實施例之非揮發性半導體儲存裝置之讀取操作的時序。將根據此時序圖，說明此實施例的讀取操作。將配合待由字線WLO與位元線BLO選擇的記憶單元 MCOO，說明此讀取操作。 . 首先，一讀取電壓在時間11供應到所選擇的之單元MCOO 的字線WLO。其次，連接至所選擇之單元MCOO的汲極之位元線BL0在時間t2預充電。同時，參考單元2的位元線RBL 也預充電。 … 然後，在位元線BL0的預充電終止以後，位元線BL0與感測放大器段8於時間13互相連接，以啟動感測榛作。同時，參考單元2的感測操作也啟動。然後，一電流經由參考單元2流到地面（接地電壓），所以，參考單元2之感測節點RBL的電壓隨著時間的流逝而降本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝訂 -17- A7 B7

517237 五、發明説明（15 ) 低。當連接至感測節點RBL的感測放大器段5反相時，一感測操作終止信號dis變成高，以終止記憶單元陣列}的感測操作。 ^ a 在此事例中，當所選擇的單元MC00在狀態〇時，所選擇的單元MCOO之臨限電壓高於參考單元2，所以，位元線bl〇的電壓於參考單元2的感測操作終止時尚未下降，如圖2的虛線所示，且感測放大器段8未反相。當所選擇的單元 MCOO在狀態1時，所選擇的單元MC〇〇之臨限電壓低於參考單元2，所以，一電流經由記憶單元MC〇{^^到地面（接地電壓），且位元線BLO的電壓充分下降，如圖2的實線所示私且感測放大器段8反相。如上述，參考單元2之感測完成的時序u係由參考單元感測放大器段5偵測，且控制記憶單元陣列丨之感測放大器段8的感測操作之終止時序⑽。藉由此操作，不需要依據设互在晶片或類似者内部的振盪器而產生控制時序，且此免除提供將溫度、電晶體特徵等的變化列入考慮之感測時間界限的需求。 “ ^，依據此實施例，可以產生已吸收記憶單元特徵中之逼特徵變化的感測放大器之操作時序。因為_參考單元2具與構成記憶單元陣列i之記憶單元mc〇〇，mc〇i，·相同的構’所以，參考單元2的溫度特徵符合記憶單元Mc〇〇” 溫度特徵。 ’

裝 .線其次’圖3顯示記憶單元陣列「中的記憶單元mc〇〇，···之臨限電壓值如何依狀態丨與狀態〇而分佈。

517237 A7 B7 五、發明説明（1δ ) 在狀態0的記憶單元（此處假設係抹除狀態）係在一狀悲’其中電子自一通道區域經由一隧道氧化物薄膜注入一浮動閘。另一方面，在狀態丨的記憶單元（此處假設係寫入狀怨）係在一狀態，其中電子自浮動閘經由隧遒氧化物薄膜擷取至通道區域。如圖3的斷裂線所示，當周圍溫度上升的時候，記憶單元的臨限電壓轉換至下側。這時候，參考單元2具有與：記憶單元MC〇〇，MC〇1，…相同的結構及相同的特徵，所以，參考單元2的臨限電壓值類似地轉換至圮憶單元MC00，MC01，···。所以，在狀態Q之記憶單元MCOO，··.的臨限電壓分佈下限、在狀態i之臨限電壓分佈上限及參考單元2的臨限電壓值之間的關係基本上未改變，即使當周圍溫度改變的時候亦然。所以，在狀態〇之記憶單元MC00，.··的臨限電壓分佈下限與參考單元2的臨限電壓值之間的差異（界限（1))保持為常數，即使當周圍溫度改變的時候亦然。而且，參考單元2 的臨限電壓值與在狀態1之記憶單元MC〇〇，·的臨限電壓分佈上限值之間的差異（界限（2 ))保持為常數，即使當周圍溫度改變的時候亦然。一如圖3所示，即使記憶單sMC00，··.的臨限電壓…分佈由於溫度的改變而轉換，參考單元2的臨限電壓Vt^似地轉換。所以，感測時序遵循單元的特徵，且相對讀取位準未改變。此免除將感測時序列入考慮的需求，且可以達成高精確度讀取操作。

度適用中國國家標準(CNS) A4規格(210 X 2 517237 A7

j =將參考圖4而說明圖1所示實施例中的驗钲操作。時岸而=基本上類似於讀取操作，且感測係依據類似的去订I考單疋的臨限電壓，其變成感測時間的參考，與讀取操作不同。在圖4所示記憶單元的臨限電壓^分佈中，自記憶單元 =取二子以將Μ狀態從狀態Q改變為狀態工的操作界定為二果作，相反地’將電子注入記憶單元以將單元狀態從狀恐1改變為狀態〇的操作界寒為抹除操作。二二為I確保1伏特的電壓係相對於具有3伏特讀取電 ^母-狀態〇與狀態！的讀取界限，必須使在狀態〇之記 =的臨限電壓分佈下限設定為4伏特，且使在狀態β …的臨限電壓分佈上限設定為2伏特。所以，必須 f-抹除脈波施加以後執行驗証及在施加一寫入脈波以後驗证·’以碉整前述特定臨限電壓，並檢查臨限電壓值。在寫入驗註操作中，必須判线憶單元是否已進入狀態 1，或臨限電壓Vt是否已變成2伏特或更小。相，一寫入驗註電壓設定為2伏特。即，㈣寫人驗註的參考單元9之臨限電壓vt設定為2伏特。 ,在抹除操作中，必須狀記憶單元是否·已進人狀態〇，或臨限電壓Vt是否已變成4伏特或更多。所以，一抹除驗成電壓設足為4伏特。即，用於抹除驗註的參考單.元2之雖限電壓Vt設定為4伏特。 ° 使用相同的單元充當用於讀取的前述參考單元及用於寫入驗証的參考單元2以及用於抹除驗証的參考單元2，且藉本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 517237 A7

由寫入或抹除操作將單元初步設定為-特定的臨限電壓，並在寫人操作與抹除操作以前㈣，則係可以接受的。另外拯供獨立的參考單元且將單元設定為個別特定的臨限電壓係可以接受的。 " 其次，圖5顯示此實施例之非揮發性半導體儲存裝置之更評細的電路構造。圖5中，顯示一虛擬接地型記憶單元陣列1。、記憶單元⑽娜队··由ACT(非對稱不接觸電晶體）型快閃1己憶體的非_稱不接觸電晶體單元組成。在此非對稱不接觸電晶體型快閃記憶體中，一記憶單元的沒極及鄰近於該記憶單元的另—記憶單元之源極:用一位兀線。非對稱不接觸電晶體型快閃記憶體適用於虛擬接地型記憶單元陣列結構。此外，#由一擴散層之共用線的形成，可以達成高密度安裝，其適用於大容量快閃記憶體。此非對稱不接觸電晶體型快閃記憶體更詳細說明於^ 申請人與其他人的日本公開特許公告平9_92739號。將根據一使用非對稱不接觸電晶體型記憶單元的實施例，更詳細說明本發明如下。非對稱不接觸電晶體單元如下而操作。注意，FN(F〇wler-Nordheim)隧道效應用於寫入與抹除。首先，參考讀取與驗註操作。讀取與驗註操作係經由一識別操作而執行。圖6 A 土 6 C不意顯不非對稱不接觸電晶體型钯;丨意單元 MC01的剖面。

裝訂

此5己彳思早元MC01包含形成於極（ιΓ)62與一汲極（11 + )61及一一基材（或ρ井）67上之一介於源極6 2與汲極6 1之源間 517237 A7

的通道區域66，且包含一通過隧道氧化物薄膜69而在該區域上方的浮動閘F G。此外，一控制閘通過一層絕緣薄膜 7〇而形成於此浮動閘;？（}上。圖6A至6c中，此控制閘繪示成為一連接至控制閘的字線WL。圮憶單元MC01的汲極6 1與鄰接的記憶單元MC00之源極係共用的，且一次位元線8]6由一擴散層n-形成。此次位元線 5 B經由一接觸部分（未顯示），連接到一不同層的主位元線。圖5中，此次位元線SB與主位元線未分開繪示，而只繪示成BL0JBL1，...。將參考圖6 A，說明在讀取與驗証期間的記憶單元。首先，假設記憶單元MC01接受讀取。3伏特的電壓施加土丢線W L ’其連接至1己憶單元MC01的控制閘。然後，使一位在記憶單元MC01之汲極6 1側的次位元線具有一參考電壓（例如，0伏特），且1伏特的預充電電壓施加至位於源極 6 2側的次位元線。使基材（或p井）6 7具有一參考電壓（例如，0伏特）。藉由此配置，因為當記憶單元MC01在狀態〇的時候，臨限電壓不低於4伏特，故無單元電流流動，且維持1伏特的預充電電壓。因為當記憶單元MC01在狀態-1的時候，臨限電壓不高於2伏特，故有一單元電流Icell流動，如圖6 a所示，且1伏特的預充電電壓因而降低。 -- 藉由以感測放大器段8感測此預充電電壓，判定記情單元MC01係在狀態0或狀態1。以上已說明讀取操作。驗証操作與前述讀取操作的差異只在於，2伏特的電壓 __ -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 517237 五、發明説明（2〇 ) 於寫入期間的驗証操作時施加至字線WL，且4伏特的電壓於抹除期間.的驗証操作時施加至字線WL。其次，將參考圖6B，說明在窝入記憶單元動说間的窝入脈波施加操作。在此操作中，所選擇的記憶單元mc〇i接受寫入。、一負高電壓（例如，_9伏特）施加至字線W；L，其連接至奋己fe早疋MC01的控制閘。—正電壓（例如，5伏特）施加至位在汲極61側的次位元線，且位在源極62側的次位元線進入浮動狀態（高阻抗狀態）。然後，其他未選擇的記憶單元《汲極側次位元線設定為。伏特。基材(或口井)”設定為一 >考私壓（例如，〇伏特）。〇伏特的電壓施加至字線，其連接至未選擇的記憶單元之控制閘。藉由以上的操作’叩隨道現象FNT產生於接受寫入的記憶單元MC〇1之汲極（n + )61側與浮動閘FG之間，且電子自浮動閘FG，經由一隧道氧化物薄膜69 ’擷取至汲極 = + )61側。結果，記憶單元MC〇1的臨限電壓下降且進入狀態1 (在此事例係寫入狀態）。此外，為了使記憶單元Μα)1的臨限電壓具有—特定的臨限電壓（不高於2伏特），此寫入電壓㈠伏特）以脈波形式施加至字線WL。接著，藉由驗註操作驗註記憶單元匪的臨限電壓。當臨限電壓未到達料的臨限電壓不高於2 伏特）時，寫人電壓脈波再次施加至字線WL。如上述，重複寫入電壓施加與㈣’ 4到記憶單元顚到達特定的臨限電壓為止。以上已說明寫入操作。 517237 A7 B7 五、發明説明（2i 將參考圖6 C，說明在記憶單元MC01的抹除期間之抹除脈波施加操作.。此抹除係以區塊的批次執行，或在全部記憶單元上執行。

一正高電壓（例如，10伏特）施加至字線WL，其連接至待抹除之記憶單元MC01的控制閘。一負電壓（例如，-8伏特）施加至位在汲極6 1側與源極6 2側的次位元線及基材（或 P井）67。藉由此操作，FN隧道現象FNT產生於基材（或p 井）6 7的通道區域6 6與浮動閘F G之間，且電子自通道區域 6 6，經由隧道氧化物薄膜6 9，注入浮動閘F G。結果，記憶單元MC01的臨限電壓上升.且進入狀態〇 (在此事例係抹除狀態）。

此外，為了使記憶單元MC01具有一特定的臨限電壓（不低於4伏特），正高電壓（抹除電壓）以脈波形式施加至字線 W L，接著，藉由驗証操作驗証臨限電壓。當臨限電壓未到達特定的臨限電壓時，抹除電壓脈波再次施加。如上述，重複抹除電壓施加與驗証，直到記憶單元MC01到達特定的臨限電壓為止。以上已說明抹除操作。將再參考圖5，繼續說明本發明。圖5中顯示字線WL0與WL1及記憶單元陣列1的位元線BL0 至BL3，且只顯示說明本發明所需要的部分。圖5中，感測放大器段8具有用於位元線BL0、BL1、BL2與 BL3的感測電路LAO、LA卜LA2與LA3。感測電路LA0至LA3個別包含二反相器1與2，且亦如同資料嶺存電路而操作。而且，預充電電路7具有位元線預充電電晶體PRO至PR3。而 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 517237 A7 B7 五、發明説明（22 ) 且，提供位元線下拉電晶體PDO至PD3。感測電路LAO至LA3係鎖存型感測電路，用於偵測預充電電壓是否下降，及偵測感測節點senO至sen3的電壓是否下降。感測放大器段8具有電晶體TR0至TR3，用於連接位元線至感測放大器。此外，感測放大器段8具有用於選擇感測節點senO至sen3的電晶體SE0至SE3、用於使感測電路LA0至 LA3初始化的電晶體NI0至NI3、及感測電路生效電晶體PC0 至 PC3。此實施例具有一參考單元（RMC)2與一參考單元感測放大器段5。參考單元2係非對稱不接觸電晶體單元，類似於組成記憶單元陣列1之單元，且操作類似於前述非對稱不接觸電晶體單元的操作。在此參考單元2中，用於讀取的參考單元之臨限電壓設定為一值（此事例中係3伏特），其在程式單元的臨限電壓分佈上限值與抹除單元的臨限電壓分佈下限值之間。臨限電壓在參考單元2中設定為2伏特，以用於寫入驗証，而臨限電壓在參考單元2中設定為4伏特，以用於抹除驗証。參考感測放大器段5包含一感測電路RLA與一邏輯電路，類似於主要感測放大器段8，邏輯電路產生一信號，用於控制來自感測結果的smrd信號與cut信號。感測電路RLA由二反相器1與2組成。此邏輯電路由電晶體RDN與RTR、一延遲電路（delay)、一及電路AN0與一及電路AN1組成。此外，一預充電電路3連接於此感測放大器段5與參考單元2之間。此預充電電路3具有預充電電晶體RPR0與RPR1。此. -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 517237 A7 B7 五、發明説明（23 ) 夕卜，提供下拉電晶體RPDO與RPD1。及電路ANO與AN1、電晶體RTR與RPC、節點smrd與cut組成一時序控制裝置之例，其用於控制感測放大器段8之感測操作的終止時序。其次，此處將參考圖7所示時序圖，說明以上實施例之非揮發性半導體儲存裝置的讀取操作。所說明的係在將單元MCOO感測為一單元時的操作。本實施例具有虛擬接地型記憶陣列結構。所以，當感測到單元MCOO時，位元線BLO 如同所選擇的位元（汲極側）而操作，且位元線BL1如同源極線而操作。施加至用於讀取之記憶單.元MCOO的電壓的狀況類似於配合在前述圖6 A中充當例子的MC01而說明者，且主要操作將說明如下。首先，參考單元（RMC)2的臨限電壓預先設定為3伏特。此臨限電壓（3伏特）大約設定在記憶單元MC00之狀態0的臨限電壓分佈下限（4伏特）與狀態1的臨限電壓分佈上限（2伏特）的中間，如圖4所示。藉由此操作，讀取界限可以相對於前述下限（4伏特）與上限（2伏特）而最為加寬。所以，即使因為鄰接的記憶單元正在共用虛擬接地型記憶單元陣列結構中的位元線，使得臨限電壓分佈由於所收到之鄰接的記憶單元狀態之影響（干擾）而散佈，亦可確保臨限電壓分佈的界限。在一構造中-其中，如後述之參考單元係為了每一位元線而提供-此事實變成特別言效。依據以上說明，雖然狀態1界定為抹除狀態而狀態0界定為寫入狀態，此純係初始設定，且相皮的設定亦係可以接受的。 _-26-_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）五、發明説明（24 ) 在圖7所示時間11以前的初始狀態，初始化信號丨他與rinit 二者皆具有高位準。所以，在感測放大器段8中用於初始化的電晶體NIO至NI3及感測放大器段5的電晶體rm係在接通的狀態。感測電路，即，感測放大器LAO至LA3，經由用於連接的電晶體TRO至TR3，連接至主要記憶陣列1的位元線BLO至 BL3。感測電路，即，感測放大器RLA，經由用於連接的電晶體RTR，連接至參考單元2的位元線。另一方面，一控制信號ren在初始狀態具有低位準。所以，一節點cut具有低位準，且在感測電路LAO至LA3中係p -金氧半導體的生效電晶體PCO至PC3與感測電路RLA的生效電晶體RPC進入接通狀態。所以，一反向器2-其構成感測放大器段5與8之鎖存電路的一部分-之輸出係在高阻抗狀態。所以，節點senO至sen3於初始狀態係固定為高位準。注意，因為控制信號rd在這時候具有低位準，故節點 smrd具有低位準，所以，用於連接的電晶體（rtr與tr〇至 TR3)係在切斷狀態，結果，位元線RBL0與BL0至BL3和感測放大器RLA與LA0至LA3係電隔離。其次，當用於讀取的感測在圖7的時間11至12啟動的時候，一讀取電壓（例如，3伏特）首先施加至連接到待讀取之所選擇單元MC00之控制閘的字線WL0與連接到參考單元2 的控制閘之字線RWL。注意，0伏特的電壓施加至未選擇的字線（在圖5中係WL1)。 * 使感測放大器的初始化信號init與rinit具有低位準，且用 ______-27- _ 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 517237 A7 ___ B7 五、發明説明（25 ) 於初始化的電晶體NIO至NI3與RNI進入切斷狀態。藉由此操作，關於感測放大器段8與5的鎖存電路LAO至LA3與RLA，輸出節點senO至sen3與rsen自一固定的狀態轉換至一生效狀態，並維持高位準。一用於使節點ref的信號ref之波形成形及使位準反相的電晶體RDN設在參考單元側，所以，經由一延遲電路deiay，藉由使此信號dis延遲而獲得的信號dis與信號disa二者維持在高位準。其次’位元線的預充電係在時間12至13的階段執行。預充電控制信號pre變成具有高位準，且位元線預充電電晶體PRO至PR3、RPR0與RPR1接通。結果，記憶單元陣列i的全部位元線BL0，BL1，···及用於參考單元（RMC)2的位元線油⑶ 與RBL1以一預充電電壓Vpre(約1.5伏特）預充電。當記憶單元陣列1的全部位元線及參考單元的位元線之預充電終止的時候，預充電控制信號pre首先在時間13的階段设定回到低位準，以終止感測。藉由此操作，用於位元線預充電的電晶體PRO至PR3、RPR〇與RPR1設定回到切斷狀態’且維持預充電電位。接著，用於連接的電晶體TR0至TR3與RTR藉由使控制信號r d具有南位準且使節點smr〇j具有高位準而接通。藉由此操作’感測放大器8的節點sen〇至sen3連接至記憶單元陣列1 的位元線，且感測放大器5的節點^⑶連接至參考單元2的位元線。 · . 此外’藉由使控制信號ren具有高位準，使節點cut具有高 ____ -28- 本紙張尺度適用中@ a^^(CNS) A4規格(2lG χ 297公董) ' 517237 A7 B7 五、發明説明（26 ) 位準，且用於感測電路生效的p -金氧半導體電晶體PCO至 PC3與RPC切斷。藉由此操作，構成感測放大器5與8的鎖存電路LAO至LA3及RLA之一部分的反相器2之輸出級自高阻抗狀態變成正常輸出級。結果，使鎖存電路LAO至LA3與RLA 可以操作，或可以依節點senO至sen3與rsen的電壓狀況而感測。這時候，前述節點senO至sen3與rsen仍維持高位準的初始化狀態。此外，為了將對應於待讀取的記憶單元MC00之源極側及在位元線下拉電晶體PD0至PD3、RPD0與RPD1-其已進入切斷狀態-之間的參考單元RMC之位元線BL1與RBL1設定為0伏特，使控制信號pdnl與rpdnl具有高位準，以接通位元線下拉電晶體PD1與RPD卜藉由此操作，位元線BL1與RBL1的預充電電壓下降且固定為0伏特。藉由此操作，開始感測記憶單元M00與參考單元（RMC)2。因為在參考單元2側流動的單元電流，在位元線RBL0中預充電的電壓隨著時間的流逝而減小。當節點rsen-其正在類似於位元線BL1而過渡-的電壓位準變成小於反相器2 (其構成用於參考單元之感測放大器段5内部的鎖存電路RLA之一部分）之輸入級的臨限電壓時，鎖存電路RLA反相（圖7之位元線RBL0的單點鏈線部分）。藉由此操作，節點ref反相成為高位準，且此高位準信號由波形成形電晶體RDN反相，所以，信號dis自高位準變成 -29- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)

裝訂 517237 A7 ____B7 五、發明説明（27 ) 低位準。然後，此信號dis經由延遲電路delay而變成延遲的信號disa。結果，信號disa相對於信號dis而在一特定時間延遲，且自高位準變成低位準。由於信號disa變成低位準，節點smrd與cut變成低位準，與控制信號rd&ren的信號位準無關。延遲電路（delay)、及電路AN0與AN1和節點smrd與cut組成一時序控制裝置。藉由此配置，用於連接的電晶體TRO至TR3與RTR變成切斷狀態，所以，位元線BLO至BL3與RBLO電性脫離記憶單元陣列1與參考單元2之二側上的感測放大器段8與5。生效電晶體PCO至PC3與RPC同時變成接通狀態，且反相器 2 -其構成感測放大器段5與8之鎖存電路rla與LAO至LA3之一部分-之輸出級進入高阻抗狀態。所以，鎖存待讀取的記憶單元MCOO之狀態，且固定於鎖存電路la〇。這時候’當待讀取之所選擇的記憶單元MC00係在狀態 1 (寫入狀態），記憶單元MCOO的臨限電壓不高於2伏特。結果’一單元電流流動經過記憶單元MCOO。所以，因為在位元線BLO中預充電的電壓已經充分下降至〇伏特（放電），故鎖存電路LAO必然反相，且節點senO具有低位準。當待讀取之所選擇的記憶單元MC00係在狀態〇 (抹除狀怨）’記憶單元MC00的臨限電壓不低於4伏特。結果，無單元電流流動經過記憶單元MC00，且維持在位元線bl〇中預充電的電壓。所以，鎖存電路LA0不反相，且節點sen0維持局位準。 ____ - 30 - I纸張尺度適财關^^(CNS) A4規格(21GX297公爱) 517237 發明説明h 然後’控制#號rpdnO、rpdnl、rd、ren與pdnl設定回到低位準，以終止記憶單元]VlC00的讀取。雖然未顯示，但其他記憶單元的讀取係由相同方法連續執行，且記憶單元]^(：01與MC〇2-其控制閘連接至一識別字線WL0-接受碩取。之後’使來自γ解碼器1 〇的控制信號 Y0至Y3具有高位準。藉由此操作，先前鎖存的資料自節點DO至D3，經由電晶體SE〇至SE3輸出。以上已說明讀取操作。其次，在驗証操作中，預先設定參考單元（的臨隊電壓為2伏特以用於寫入驗証操作係適當的。為了抹除蹌 ?正掭作，預先設定參考單元2的臨限電壓為2至4伏特係適當的。那些操作基本上與上述操作相同，所以，不予就明。圖5所π實施例的電路具有_參考單元（rmc)2。所以，於寫入操作、抹除操作與讀取操作中的每一操作開始以前，預先設定參考單元2為一特定臨限電壓，其對應於每一操作。此臨限電壓設定係藉由重複施加一寫入脈波或一抹除脈波及執行參考單元2的驗証而執行。义依據此“，於寫人操作、抹除操作與讀取操作開始以 ^參考單元2必須預先設定為特定臨限電壓，所以，處理速度變慢。 „ _ (弟二實施例）圖8顯π第二實施例，其係針對前迦的改良。此第二實施例與圖5所示第一實施例的差異只在於下述。、

裟訂 -31 . 517237 五 A7 B7 發明説明（29 ) (1)提供一參考單元段82，以取代參考單元2。此參考單元段82具有一用於讀取的參考單元RMC1、一用於寫入驗証的參考單元RMC2、一用於抹除驗証的參考單元RMC3。參考單元RMC1、RMC2、RMC3預先設定為用於讀取、寫入驗証與抹除驗証的個別特定臨限電壓。依據此第二實施例，於讀取期間，字線RWL1設定為3伏特，以驅動用於讀取的參考單元RMC1。另一方面，其他字線RWL2與RWL3設定為0伏特，以免驅動用於寫入驗証的參考單元RMC2與用於抹除驗証的參考單元RMC3。於寫入期間的驗証操作中，字線RWL2設定為2伏特，以驅動用於寫入驗証的參考單元RMC2。另一方面，其他字線 RWL1與RWL3設定為0伏特，以免驅動用於讀取的參考單元 RMC1與用於抹除驗証的參考單元RMC3。於抹除期間的驗証操作中，字線RWL3設定為4伏特，以驅動用於抹除驗証的參考單元RMC3。另一方面，其他字線 RWL1與RWL2設定為0伏特，以免驅動用於寫入驗証的參考單元RMC2與用於讀取的參考單元RMC1。其他電路區塊的操作與電壓施加狀況相同於圖5的實施例0 - 如上述，依據此第二實施例，於寫入操作、抹除操作與讀取操作開始以前，參考單元RMC1、RMC2與RMC3·不需要預先設定為特定臨限電壓，所以，處理速度變快。 (第三實施例）其次，圖9顯示第三實施例。 -32- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝訂

517237 A7 B7 五發明説明（so 此第三實施例與圖5所示第一實施例的差異在於，提供一參考單元段92，以取代參考單元2。此參考單元段92由參考單元RMC0與RMC1組成。此參考單元RMC0的控制閘連接至一字線WL0，而參考單元RMC1的控制閘連接至一字線WL1。如上述，在此第三實施例中，參考單元RMC0與RMC1連接至記憶單元陣列1的字線WL0與 WL1 °

在此第三實施例中，自X解碼器電路6施加至字線WL0與 WL1的電壓係施加到參考單元RMC0與RMC1及所選擇的記憶單元MC00至MC02和MC10至MC12。即，一相同的電壓施加至待讀取之所選擇的記憶單元與參考單元。此消除由於施加至字線的電壓變化所致的單元電流變化，進一步增加讀取 *確度。 (第四實施例）

其次，圖1 0顯示第四實施例。此第四實施例具有三重井結構。一記憶單元陣列區域7 2與一參考單元區域7 3形成於一 p基材7 1上。又顯示一形成汲極的n+層7 4與一形成汲極的η —層7 9。依據此第四實施例的結構，記憶單元陣列區域7 2與參考單元區域73由一 η·層75隔離。在此第四實施例中，記憶單元陣列區域7 2與參考單元區域73藉由施加高電壓（其高於ρ井77與ρ基材71)至ιΓ層75 而互相電隔離。 * 由此η·層7 5封閉且互相隔離的區域7 2與7 3對應於-例 -33- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 517237 A7

如-在圖5的第一實施例、圖8的第二實施例、圖9的第三奋她例中由斷裂線封閉成為記憶單元陣列區域丨與參: 區域2的部分。 ” 〒早元在此第四實施例中，記憶單元陣列區域72與參考單元品域？互相電隔離。所以，在操作時可以達成穩定的度碩取，而不會互相干擾。’ 述圖9中已示意顯示，依據第三實施例的構 =八中參考早7L係為了每-字線而酉己置，關於參考單元段92、記憶單元陣列m解碼器6係由IC(積體電路)提供 :佈置，參考早元段92係配置於-最遠離X解碼器6的位置。藉由前述配置’當密度與微小性增加，因為歸諸於的接線電阻與雜散電容所致的波形遲鈍及類似者，炎考單疋在^線的上升時間（即，當選擇記憶單元時）延遲最, 2=理由’可以吸收記憶單元陣列區域之記憶單:特」主意’本發明於不偏離其本質的範圍内，不受限於參考早疋（配置的數目與位置，而且，當然可以做各種修改。、例如’在圖9之第三實施例的參考單元結才鼻中，為每一位兀線提供—參考單元’且記憶單元的臨限電壓於寫入、抹除與讀取操作以前，預先設定為特定值。然而可以有 -:=其中為每—位元線提供三參考單元(用於寫入驗 :::參考單元、用於抹除驗註的參考單元、用於讀取的參考早兀），其臨限電壓預先設定為特定電壓。本紙張尺度適用兩家標準(CNS)⑤^胸的公爱) 裝訂丨線 -34 517237 A7

517237 A7 B7 五、發明説明（33 ) 例。然而，本發明不限於此，且可以應用到非或型、非及型或及型的快閃記憶體。已根據所舉例之非對稱不接觸電晶體記憶單元，說明前述實施例。然而，本發明不限於此，且可以應用到其他非揮發性記憶單元。已如此說明本發明，顯然，能以很多方式改變本發明。此變化不應視為偏離本發明的精神與範疇，且意圖將專精於此技藝的人顯而易知的全部此類變化包含於下列申請專利範圍的範疇内。元件符號說明 1 :記憶單元陣列 2 :參考單元 3，7 :預充電電路 5，8 :感測放大器段 82,92:參考單元段 MC00-MC12:記憶單元 WL0，WL1:字線 BL0-BL3:位元線 RWL:參考單元的字線 RBL:參考單元的位元線 - PR，RPR:預充電電晶體 PD，RPD:下拉電晶體 — TR，RTR:用於在位元線與感測放大器之間連接的電晶體 PC，RPC:感測操作生效電晶體 · LA,RLA··感測電路（鎖存電路） -36- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 517237 A7 B7 五發明説明（34 NI，RM:感測放大器初始化電晶體 SE:位元線選擇電晶體 Y0，Y1，Y2，Y3:行選擇信號 D 0 - D 3 :資料線 RMC:參考單元

Vpre:預充電電壓 pre:位元線預充電信號 rd:讀取生效信號 rinit，init:感測放大器初始化信號 pdn，rpdn:位元線下拉信號 smrd:用於在位元線與感測放大器之間連接的信號 cut:感測生效信號 dis,disa:感測失效信號 sen，rsen:感測節點 delay:延遲電路 -37- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims

517237 A8 B8 C8 D8 六、申請專利範圍 1. 一種非揮發性半導體儲存裝置，其包含複數字線及複數位元線；一記憶單元陣列，在該處的非揮發性記憶單元配置成陣列的形式，每一記憶單元具有一連接至複數字線之一的控制閘及一連接至複數位元線之一的汲極；一感測放大器段，用於放大在位元線所讀取的資料；一預充黾笔路’用於以一特定電壓將位元線預充電；及一參考單元’其臨限值預先設定為一特定值，非揮發性半導體儲存裝置藉由預充電電路，以特定電壓將位元線預充電而執行資料讀取或再寫入資料的驗証，施加一特定讀取電壓或特定驗証電壓至一所選擇的字線，及藉由感測放大器段判定位元線是否由所選擇的非揮發性記憶單元放電，且非揮發性半導體儲存裝置包括·· 一連接至參考單元的位元線；連接至參考單元的位元線之感測電路，用於偵測參考單元的位元線放電完成的時序；及一時序控制裝置，用於同時啟動感測參考單元及啟動 i "、]所選擇的非揮發性記憶單元，促使感測電路偵測參考單元的位元線放電完成的時序，及根據偵測到的完成時序，控制連接至記憶單元陣列之感測放大器段的感測終止時序。〜- 2·如申凊專利範圍第1項之非揮發性半導體儲存裝置，其中 . ’ 參考單元的臨限值係特定值，其在一狀態（其中每一 -38- 本紙張尺歧财-;—— - ::揮發性記憶單元具有—高臨限值)的臨限電壓分佈下 =:狀態(其中每—非揮發性記憶單元具有一低臨限值）的臨限電壓分佈上限之間，且 ^讀取《由施加特定的讀取電壓至而執行。干』丁水中申π專利l g[第1項 < 非揮發性半導體儲存裝置，其，考早Tt的臨限值係非揮發性記憶單元的寫入驗註電 L或抹除驗1正電壓，且再寫入貝料的驗证係藉由施加驗註電壓至所選擇的字線而執行·。 4· ^申請專利範圍第Μ之非揮發性半導體儲存裝置，其非揮發性記憶單元相對於其臨限電壓分佈而假設至二狀態，且參考單元的臨限電壓係大約設定在一狀態（其中非揮發性記憶單元的臨限電壓係高)的臨限電壓分佈下限盥一狀態（其中非揮纽記憶單U臨限電壓係、低）的臨限電壓分佈上限之中間。 5.如申請專利範81第丨項之非揮發性半導體料裝置，其中 -. ’、非揮發性記憶單元相對於其臨限電壓分佈而假設二狀態，且 · 一狀態（其中非揮發性參考單元的臨限電壓係設定在 -39- 517237 A8 B8 C8 D8

、申清專利範圍 "己U單兀的6¾ P艮電壓係低)的臨限電壓分佈上限。 6. ^申請專利範圍第丨項之非揮發性半導體儲存裝置，其二ΙΓ發Γ記憶單元相對於其臨限電壓分保而假設至少二考單：的臨限電壓係設定在一狀態(其中非揮發性〜早兀的限電壓係高)的臨限電壓分佈下限。 7· ^申晴專利範圍第丨項之非揮發性半導體儲存裝置，其裝 ^考單元形成於-區.域中，其與非揮發性記憶單元電隔離。 8.:申請專利範圍第η之非揮發性半導體儲存裝置，其 ^ ^感測電路對應於非揮發性記憶單元的每一位元線而 tr ’且其構造係俾使集合讀取或驗註複數非揮發性記憶單元-其控制閘共同連接到相同的字線，且參考單元對應於每一字線而設立。 9·如申請專利範圍第8項之非揮發性半導體儲存裝置，其中多考單元配置成為比非揮發性記憶單元更遠離一用於 ϋ制夺線的解碼器。 —- 10·如申4專利^圍第8項之非揮發性半導體儲存裝置，其中 · 參考單兀形成於一區域中，其與非揮發性記憶單元電 -40- 、申請專利範園隔離。 =U利範園第8項之非揮發性半導體儲存裝置，其二::發:記憶單元相對於其臨限電壓分怖而假設至少择Γ考Γ Γ的臨限電壓係大約設定在一狀態（其中非揮一限兒壓係同）的臨限電壓分佈下限與心U中非揮發性記憶單元的臨電壓分佈上限之中間。係低)的臨限丨2:申請專利範圍第8項之非揮發性半導體儲存裝置，其非揮發性記憶單元相對於其臨限電壓分佈而假設一狀態，且 "t!單元的臨限電壓係設定在-狀態(其中非揮發性，-己思早兀的自限電壓係低）的臨限電壓分佈上限。 =申請專利範圍第8項之非揮發性半導體儲存裝置，其非揮發性記憶單元相對於其臨限電壓分佈而假設至少 —狀態，且、參考單元的臨限電壓係設定在—狀態(其中非揮發性 ?己憶單元的臨限電壓係高）的臨限電壓分佈下限-。- 14.如申請專利範圍第！項之非揮發性半導體储存裝置，其中包括： · -延遲裝置’用於使連接至參考單元的感測電路所偵 -41 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公董） 517237 8 8 8 8 A Be D 々、申請專利範圍測到的信號延遲，該延遲係在使用所偵測到的信號充當非揮發性記憶單元（其構成記憶單元陣列）之感測終止信號以前執行。 -42- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)