JP2006286118A - 閾値電圧制御機能を有する不揮発性記憶装置 - Google Patents

閾値電圧制御機能を有する不揮発性記憶装置 Download PDF

Info

Publication number
JP2006286118A
JP2006286118A JP2005106446A JP2005106446A JP2006286118A JP 2006286118 A JP2006286118 A JP 2006286118A JP 2005106446 A JP2005106446 A JP 2005106446A JP 2005106446 A JP2005106446 A JP 2005106446A JP 2006286118 A JP2006286118 A JP 2006286118A
Authority
JP
Japan
Prior art keywords
circuit
adjustment value
output adjustment
erasing
unit area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2005106446A
Other languages
English (en)
Other versions
JP2006286118A5 (ja
Inventor
Kenji Misumi
賢治 三角
Makoto Kojima
誠 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005106446A priority Critical patent/JP2006286118A/ja
Priority to US11/377,433 priority patent/US7280409B2/en
Priority to CNB2006100716680A priority patent/CN100472655C/zh
Publication of JP2006286118A publication Critical patent/JP2006286118A/ja
Publication of JP2006286118A5 publication Critical patent/JP2006286118A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

【課題】 消去単位領域ごとに書き換え回数が異なる場合でも、全ての消去単位領域の書き換え回数を向上させる。
【解決手段】 フラッシュＥＥＰＲＯＭ１００は、メモリセルアレイ１１０に含まれる各消去単位領域１２０に対応して、トリミング値を記憶するトリミング値記憶領域１３０を備える。ある消去単位領域１２０に対して消去および書き込みを行うときには、レギュレート回路１５０は、昇圧回路１４０で昇圧された電圧を、当該消去単位領域１２０についてのトリミング値に応じたレベルに変換する。消去および書き換え回数が増大し、読み出し判定回路１７０で異常が検出されると、トリミング値はレギュレート回路１５０から出力される電圧が高くなる値に更新される。
【選択図】 図１

Description

本発明は、電気的にデータの消去および書き込みが可能な不揮発性記憶装置に関し、より特定的には、閾値電圧を制御することにより、メモリセルトランジスタに対する電気的ストレスを緩和して書き換え回数を向上した不揮発性記憶装置に関する。
電気的に消去および書き込みが可能な不揮発性記憶装置として、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュＥＥＰＲＯＭが知られている（例えば、特許文献１）。図１９は、特許文献１に記載されたフラッシュＥＥＰＲＯＭの構成を示す図である。図１９に示すフラッシュＥＥＰＲＯＭ１９００は、メモリセルアレイ１９１０、昇圧回路１４０、レギュレート回路１５０、デコーダ回路１６０、読み出し判定回路１７０、および制御回路１８０を備えている。
メモリセルアレイ１９１０は、アレイ状に配置された複数のメモリセルトランジスタを含んでいる。メモリセルトランジスタは、電荷を蓄積するためのフローティングゲートを有し、不揮発的にデータを記憶する。メモリセルトランジスタに対しては、フローティングゲートに電荷を注入する処理（以下、書き込みという）と、フローティングゲートに蓄積された電荷を放出する処理（以下、消去という）とが行われる。以下では、消去および書き込みを合わせて、書き換えという。
メモリセルトランジスタに対する上記２つの処理のうち、消去処理は、例えば、メモリセルアレイ１９１０の行または列のように、同時に選択できる複数のメモリセルトランジスタを単位として実行される。このように同時に選択し消去できる複数のメモリセルトランジスタの集合を、消去単位領域と呼ぶ。図１９に示すメモリセルアレイ１９１０は、Ｎ個の消去単位領域１２１〜１２Ｎを含んでいる。これに加えて、メモリセルアレイ１９１０は、後述するトリミング値記憶領域１９３０を含んでいる。
一般に、フラッシュＥＥＰＲＯＭでは、メモリセルトランジスタに対して消去あるいは書き込みを行う時に、電源電圧よりも高い電圧（以下、それぞれ、消去電圧および書き込み電圧といい、両者を合わせて消去／書き込み電圧という）が必要とされる。このため、フラッシュＥＥＰＲＯＭ１９００は、昇圧回路１４０を備えている。
フラッシュＥＥＰＲＯＭ１９００では、メモリセルトランジスタに対する書き換えは、以下のようにして行われる。書き換えを行うときには、ＩＯバッファ（図示せず）経由で、書き換え対象となる消去単位領域１２０のアドレスと、書き込むべきデータとが入力される。デコーダ回路１６０は、入力されたアドレスに基づき、ビット線およびワード線（図示せず）を選択する。これにより、書き換え対象となる消去単位領域１２０が選択される。昇圧回路１４０は、電源電圧を消去／書き込み電圧に昇圧する。トリミング値記憶領域１９３０は、メモリセルアレイ１９１０に含まれる不揮発性の記憶領域であり、消去／書き込み電圧の出力調整値（以下、トリミング値という）を記憶する。トリミング値記憶領域１９３０には、初期値として、予め好適なトリミング値が設定されている。レギュレート回路１５０は、トリミング値記憶領域１９３０に記憶されたトリミング値に基づき、消去／書き込み電圧のレベルを調整する。読み出し判定回路１７０は、消去単位領域１２０に対する書き換え後に、メモリセルトランジスタの閾値電圧について判定処理を行う。制御回路１８０は、フラッシュＥＥＰＲＯＭ１９００の各部を制御する。
消去時には、デコーダ回路１６０で選択された消去単位領域１２０に対して、レギュレート回路１５０でレベル調整された消去電圧が印加される。消去電圧が印加されたメモリセルトランジスタでは、フローティングゲートに蓄積されていた電荷が放出され、閾値電圧Ｖｔが低下する。このようなメモリセルトランジスタの状態を、消去状態という。消去状態は、論理的には、データ「１」を記憶した状態に対応する。
一方、書き込み時には、デコーダ回路１６０で選択された消去単位領域１２０に対して、レギュレート回路１５０でレベル調整された書き込み電圧が印加される。書き込み電圧が印加されたメモリセルトランジスタでは、外部からフローティングゲートに電荷が注入され、閾値電圧Ｖｔが上昇する。このようなメモリセルトランジスタの状態を、書き込み状態という。書き込み状態は、論理的には、データ「０」を記憶した状態に対応する。
ところで、フラッシュＥＥＰＲＯＭ１９００では、メモリセルトランジスタに対する書き換えが繰り返し行われると、メモリセルトランジスタの特性が徐々に劣化し、メモリセルトランジスタの閾値電圧が変動するという現象が生じる。図２０は、フラッシュＥＥＰＲＯＭ１９００における書き換え回数と閾値電圧Ｖｔとの関係を示す図である。図２０において、横軸は書き換え回数を表し、縦軸はメモリセルトランジスタの閾値電圧を表す。
まず、図２０に実線で示した特性について説明する。メモリセルトランジスタに対して書き換えが繰り返し行われると、図２０に実線で示すように、書き込み後の閾値電圧Ｖ０は徐々に低下し、消去後の閾値電圧Ｖ１は徐々に上昇する。これらの閾値電圧が初期状態における正しい値から乖離すると、メモリセルトランジスタに蓄積されたデータを正しく読み出せなくなる。
そこで、このような読み出しエラーを防止するために、フラッシュＥＥＰＲＯＭ１９００は、メモリセルトランジスタの特性劣化を検出したときに、消去／書き込み電圧を従前よりも高い値に変更する。例えば、読み出し判定回路１７０は、消去後の閾値電圧Ｖ１がある基準電圧Ｖｘを超えたときに、異常と判定する。読み出し判定回路１７０が異常と判定したときに、制御回路１８０は、レギュレート回路１５０から出力される消去／書き込み電圧が従前よりも高くなる値に、トリミング値記憶領域１９３０に記憶されたトリミング値を変更する。
図２０に示す例では、書き換え回数がＮ１回に到達したときに、消去後の閾値電圧Ｖ１が基準電圧Ｖｘを超え、異常と判定される。この時点で、トリミング値記憶領域１９３０に記憶されたトリミング値は、レギュレート回路１５０から出力される消去／書き込み電圧が従前よりも高くなる値に更新される。これにより、レギュレート回路１５０から出力される消去／書き込み電圧は従前よりも高くなり、書き込み後の閾値電圧Ｖ０と消去後の閾値電圧Ｖ１とは、読み出しエラーが発生しない程度にまで回復する。
書き換え回数がＮ１回を超えた後も、書き込み後の閾値電圧Ｖ０は徐々に低下し、消去後の閾値電圧Ｖ１は徐々に上昇する。やがて書き換え回数がＮ２回に到達したときに、消去後の閾値電圧Ｖ１が再び基準電圧Ｖｘを超え、再び異常と判定される。この時点で、書き換え回数がＮ１回に到達したときと同じ処理が行われ、レギュレート回路１５０から出力される消去／書き込み電圧はさらに高くなり、書き込み後の閾値電圧Ｖ０と消去後の閾値電圧Ｖ１とは、再び、読み出しエラーが発生しない程度にまで回復する。
このようにトリミング値を制御することにより、メモリセルトランジスタに対する書き換えが繰り返し行われても、メモリセルトランジスタの見かけ上の特性は、書き換え回数が少ないときと同じ状態に維持される。したがって、フラッシュＥＥＰＲＯＭ１９００によれば、書き換え回数を向上させることができる。
特開２００２−２０８２９１号公報
しかしながら、メモリセルトランジスタに対する書き換えは、全ての消去単位領域に対して均一に行われずに、書き換え回数が消去単位領域ごとに異なる場合がある。ところが、上記従来のフラッシュＥＥＰＲＯＭ１９００は、メモリセルアレイに含まれる全てのメモリセルトランジスタの閾値電圧を、１個のトリミング値を用いて制御する。このため、書き換え回数が消去単位領域ごとに異なる場合には、書き換え回数がそれほど向上しないことがある。
この点を、図２０に破線で示した特性を参照して説明する。例えば、フラッシュＥＥＰＲＯＭ１９００に、書き換え回数が多い消去単位領域と書き換え回数が少ない消去単位領域とが含まれているとする。この場合、書き換え回数が多い消去単位領域については、トリミング値を制御することにより、メモリセルトランジスタの見かけ上の特性を良好な状態に維持することができる。ところが、フラッシュＥＥＰＲＯＭ１９００では、トリミング値の更新は、書き換え回数が少ない消去単位領域に対しても影響を及ぼす。このため、書き換え回数が少ない消去単位領域に含まれるメモリセルトランジスタでは、特性があまり劣化しないうちにトリミング値が更新され、トリミング値が更新されるたびに、書き込み後の閾値電圧Ｖ０および消去後の閾値電圧Ｖ１は、初期状態における好適な値から徐々に乖離する（図２０の破線を参照）。
このように、フラッシュＥＥＰＲＯＭ１９００では、書き換え回数が少ない消去単位領域に含まれるメモリセルトランジスタは、過剰な消去および書き込み特性を有することになる。しかしながら、メモリセルトランジスタに過剰な消去／書き込み電圧を印加すると、メモリセルトランジスタのフローティングゲート下に設けられたトンネル酸化膜を通過する総電気量が増大し、必要以上に高い電界が印加される。このような書き換え時の電気的ストレスによって、書き換え回数が少ない消去単位領域に含まれるメモリセルトランジスタの寿命が、却って短くなることがある。
それ故に、本発明は、書き換え回数が消去単位領域ごとに異なる場合でも、全ての消去単位領域について書き換え回数を向上した不揮発性記憶装置を提供することを目的とする。
上記課題を解決する発明は、消去時に同時に選択される複数の不揮発性メモリセルトランジスタによって構成される複数の消去単位領域と、消去単位領域のそれぞれに対応して設けられ、各消去単位領域についての出力調整値を不揮発的に記憶する複数の出力調整値記憶部と、消去単位領域に対する消去時および書き込み時に必要とされるレベルの電圧を発生させられる電圧発生回路と、与えられた出力調整値に基づき、電圧発生回路で発生した電圧のレベルを調整する電圧調整回路と、消去動作を行う消去単位領域に対する消去後および書き込み後のデータについて判定を行う読み出し判定回路と、消去単位領域に対する消去時および書き込み時に動作する制御回路とを備えた不揮発性記憶装置である。このような不揮発性記憶装置によれば、ある消去単位領域に消去および書き込みを行うときには、当該消去単位領域についての出力調整値を用いてレベル調整された電圧を印加することができる。したがって、書き換え回数が多い消去単位領域に対しては、出力調整値の更新により、メモリセルトランジスタの見かけ上の特性を良好な状態に維持するとともに、書き換え回数が少ない消去単位領域に対しては、出力調整値の更新を抑制することができる。よって、消去単位領域ごとに書き換え回数が異なる場合でも、書き換え回数が少ない消去単位領域に対して不要な電気的ストレスを与えることを防止し、全ての消去単位領域について書き換え回数を向上させることができる。
この場合、読み出し判定回路は、読み出し動作時よりも厳しい判定基準に従って判定処理を行ってもよい。読み出し判定回路は、判定処理を行う場合には、電流検知型のセンスアンプ回路に対して、読み出し動作時よりも厳しい条件となる判定基準電流を与えてもよく、あるいは、メモリセルトランジスタに対して、読み出し動作時よりも厳しい条件となるゲート電圧を印加してもよい。これにより、メモリセルトランジスタの特性劣化を早めに検出し、メモリセルトランジスタに対する消去および書き込みをより確実に行うことができる。
また、電圧調整回路は、出力電圧をメモリセルトランジスタの耐圧規格以内に制限するリミッタ回路を含んでもよい。これにより、電圧調整回路の出力電圧が高くなったときでも、消去単位領域に含まれるメモリセルトランジスタの破壊を防止することができる。
また、制御回路は、消去単位領域の中から一の消去単位領域を選択する工程と、選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を電圧調整回路に与える工程と、選択された消去単位領域について消去および書き込みが行われた後で、読み出し判定回路が判定処理により異常を検出した場合には、選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を出力電圧が従前よりも高くなる値に更新した上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程とを実行してもよい。特に、制御回路は、出力調整値記憶部に記憶された出力調整値を更新する場合には、毎回、出力調整値記憶部に対して消去を行った上で書き込みを行ってもよく、あるいは、出力調整値記憶部に記憶された出力調整値を初めて更新する場合には、出力調整値記憶部に対して消去を行った上で書き込みを行い、出力調整値記憶部に記憶された出力調整値を２回目以降に更新する場合には、出力調整値記憶部に対して消去を行うことなく書き込みを行ってもよい。後者の場合、電圧調整回路は、与えられた出力調整値に含まれる所定値を取るビットの数に応じて、０．１〜０．４Ｖの範囲内で選択された値だけ互いに異なる電圧を出力することが好ましい。これにより、出力調整値の消去に要する時間を不要とし、書き換え時間を短縮することができる。
また、不揮発性記憶装置は、電圧調整回路に与えられる出力調整値を一時的に記憶する出力調整値一時保持回路をさらに備えていてもよい。この場合、制御回路は、消去単位領域の中から一の消去単位領域を選択する工程と、選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を電圧調整回路に与える工程と、選択された消去単位領域について消去および書き込みが行われた後で、読み出し判定回路が判定処理により異常を検出した場合には、出力電圧が従前よりも高くなる出力調整値を出力調整値一時保持回路に設定し、設定した出力調整値を電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程と、選択された消去単位領域について消去および書き込みが正常に行われた後に、出力調整値一時保持回路に記憶された出力調整値を、選択された消去単位領域に対応した出力調整値記憶部に設定する工程とを実行することが好ましい。これにより、出力調整値の消去に要する時間を不要とし、書き換え時間を短縮することができる。
これに加えて、不揮発性記憶装置は、読み出し判定回路による判定処理の結果を一時的に記憶するエラーフラグ回路をさらに備えていてもよい。この場合、制御回路は、選択された消去単位領域について消去および書き込みが正常に行われた後に、エラーフラグ回路に異常が記憶されている場合に限り、出力調整値一時保持回路に記憶された出力調整値を、選択された消去単位領域に対応した出力調整値記憶部に設定する工程を実行することが好ましい。これにより、出力調整値を更新しない場合の書き換え時間をさらに短縮することができる。
また、不揮発性記憶装置は、消去単位領域のそれぞれに対応して設けられ、消去単位領域と同種のメモリセルトランジスタによって構成される複数のモニタービットをさらに備え、モニタービットに対しては、対応する消去単位領域に対して消去が行われるときに消去が行われ、対応する消去単位領域に含まれる全部または一部のメモリセルトランジスタに対して書き込みが行われるときに書き込みが行われることとしてもよい。この場合、制御回路は、消去単位領域の中から一の消去単位領域を選択する工程と、選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を電圧調整回路に与える工程と、選択された消去単位領域について消去および書き込みが行われた後で、読み出し判定回路が判定処理により異常を検出した場合には、出力電圧が従前よりも高くなる出力調整値を電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程とを実行し、読み出し判定回路は、選択された消去単位領域に対応したモニタービットについて判定処理を行うことが好ましい。これにより、読み出し判定回路は早めに異常と判定し、電圧調整回路の出力電圧は早めに高いレベルに調整されるので、メモリセルトランジスタに対する消去および書き込みをより確実に行うことができる。
また、不揮発性記憶装置は、出力調整値記憶部に設定される複数の出力調整値を一時的に記憶するデータラッチ回路をさらに備えていてもよい。この場合、制御回路は、消去単位領域の中から一の消去単位領域を選択する工程と、選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を電圧調整回路に与える工程と、選択された消去単位領域について消去および書き込みが行われた後で、読み出し判定回路が判定処理により異常を検出した場合には、出力電圧が従前よりも高くなる出力調整値を電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程と、選択された消去単位領域について消去および書き込みが正常に行われたときに電圧調整回路に与えられていた出力調整値を、データラッチ回路に設定する工程と、全ての消去単位領域について消去および書き込みが正常に行われた後に、データラッチ回路に記憶された複数の出力調整値を出力調整値記憶部に設定する工程とを実行することが好ましい。これにより、出力調整値記憶部に対する書き込み回数を削減し、出力調整値の更新に要する時間を短縮するとともに、出力調整値記憶部に含まれるメモリセルトランジスタの劣化を抑制し、その書き換え回数を向上させることができる。
また、不揮発性記憶装置は、電圧調整回路に与えられる固定の出力調整値を記憶する固定出力調整値記憶部をさらに備えていてもよい。この場合、制御回路は、消去単位領域の中から一の消去単位領域を選択する工程と、選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を電圧調整回路に与える工程と、選択された消去単位領域について消去および書き込みが行われた後で、読み出し判定回路が判定処理により異常を検出した場合には、出力電圧が従前よりも高くなる出力調整値を電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程とを実行し、消去単位領域に対する消去および書き込みの一方は、固定出力調整値記憶部に記憶された出力調整値が電圧調整回路に与えられた状態で行われることが好ましい。特に、消去単位領域に対する消去および書き込みのうち、メモリセルトランジスタの特性変動に与える影響が小さいほうの処理が、固定出力調整値記憶部に記憶された出力調整値が電圧調整回路に与えられた状態で行われることがより好ましい。これにより、書き換え回数が増加しても、書き込み後の閾値電圧があまり変化しないメモリセルトランジスタを含む場合に、全ての消去単位領域における書き換え回数を増加させることができる。
また、モニタービットを備えた不揮発性記憶装置では、制御回路は、選択された消去単位領域に対して初めて消去および書き込みを行う場合には、当該消去単位領域に含まれる全てのデータについての判定処理の結果に応じて、電圧調整回路に与える出力調整値を更新し、選択された消去単位領域に対して２回目以降に消去および書き込みを行う場合には、当該消去単位領域に対応したモニタービットについての判定処理の結果に応じて、電圧調整回路に与える出力調整値を更新してもよい。これにより、メモリセルトランジスタの特性にビット単位でばらつきがある場合でも、その影響を受けることなく、全ての消去単位領域について書き換え回数を向上させることができる。また、制御回路は、選択された消去単位領域に対して２回目以降に消去および書き込みを行う場合には、消去および書き込みが正常に行われたときの出力調整値を電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御してもよい。これにより、メモリセルトランジスタに対する消去および書き換えをより確実に行うことができる。
また、不揮発性記憶装置は、消去単位領域および出力調整値記憶部のいずれかに対して、消去または書き込みが行われていることを示すビジー信号を出力するビジー回路をさらに備えていてもよい。これにより、不揮発性記憶装置の外部からの制御性を高めることができる。
以上のように本発明の不揮発性記憶装置は、消去単位領域ごとに出力調整値記憶部を備え、ある消去単位領域に消去および書き込みを行うときには、当該消去単位領域についての出力調整値を用いてレベル調整された電圧を印加する。これにより、書き換え回数が多い消去単位領域に対しては、出力調整値を更新するとともに、書き換え回数が少ない消去単位領域に対しては、出力調整値の更新を抑制することができる。したがって、消去単位領域ごとに書き換え回数が異なる場合でも、書き換え回数が少ない消去単位領域に対して不要な電気的ストレスを与えることを防止し、全ての消去単位領域について書き換え回数を向上させることができる。
以下、図面を参照して、本発明の各実施形態について説明する。各実施形態の説明では、各実施形態の構成要素のうち、先に述べた実施形態と同一の構成要素については、同一の参照符号を付して説明を省略する。また、各実施形態で示すフローチャートのステップのうち、先に述べたフローチャートと同一のステップについては、同一のステップ番号を付して説明を省略する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図である。図１に示すフラッシュＥＥＰＲＯＭ１００は、メモリセルアレイ１１０、昇圧回路１４０、レギュレート回路１５０、デコーダ回路１６０、読み出し判定回路１７０、および制御回路１８０を備えている。メモリセルアレイ１１０は、Ｎ個の消去単位領域１２１〜１２Ｎと、Ｎ個のトリミング値記憶領域１３１〜１３Ｎとを含んでいる。これらの構成要素のうち、昇圧回路１４０は電圧発生回路として、レギュレート回路１５０は電圧調整回路として、トリミング値記憶領域１３１〜１３Ｎは出力調整値記憶部として機能する。
メモリセルアレイ１１０は、アレイ状に配置された複数のメモリセルトランジスタを含んでいる。メモリセルトランジスタは、電荷を蓄積するためのフローティングゲートを有し、不揮発的にデータを記憶する。メモリセルトランジスタに対しては、フローティングゲートに電荷を注入する処理（書き込み）と、フローティングゲートに蓄積された電荷を放出する処理（消去）とが行われる。
消去単位領域１２１〜１２Ｎは、それぞれ、同時に選択し消去できる複数のメモリセルトランジスタの集合である。トリミング値記憶領域１３１〜１３Ｎは、それぞれ、消去単位領域１２１〜１２Ｎに対応して設けられ、対応した消去単位領域についてのトリミング値（消去／書き込み電圧の出力調整値）を不揮発的に記憶する。例えば、トリミング値記憶領域１３１は、消去単位領域１２１についてのトリミング値Ｔ1 を記憶し、トリミング値記憶領域１３２は、消去単位領域１２２についてのトリミング値Ｔ2 を記憶する。トリミング値記憶領域１３１〜１３Ｎに記憶されるトリミング値Ｔ1 〜ＴN の初期値は、例えば、フラッシュＥＥＰＲＯＭ１００の出荷検査工程等で好適な値に設定される。
フラッシュＥＥＰＲＯＭ１００では、ｉ番目（ｉは１以上Ｎ以下の整数）の消去単位領域に含まれるメモリセルトランジスタに対する書き換えは、以下のように行われる。書き換えを行うときには、ＩＯバッファ（図示せず）経由で、ｉ番目の消去単位領域１２０のアドレスと、書き込むべきデータとが入力される。デコーダ回路１６０は、入力されたアドレスに基づき、ビット線およびワード線（図示せず）を選択する。これにより、ｉ番目の消去単位領域１２０と、これに対応したｉ番目のトリミング値記憶領域１３０とが選択される。昇圧回路１４０は、電源電圧を消去／書き込み電圧に昇圧する。レギュレート回路１５０は、ｉ番目のトリミング値記憶領域１３０に記憶されたトリミング値Ｔi に基づき、消去／書き込み電圧のレベルを調整する。読み出し判定回路１７０は、ｉ番目の消去単位領域１２０に対する書き換え後に、メモリセルトランジスタの閾値電圧について判定処理を行う。制御回路１８０は、フラッシュＥＥＰＲＯＭ１００の各部を制御する。
図２は、フラッシュＥＥＰＲＯＭ１００における書き換え処理を示すフローチャートである。書き換えを行うときには、フラッシュＥＥＰＲＯＭ１００は、まず、入力されたアドレスに基づき、アドレスを選択する（ステップＳ２１０）。より詳細には、ステップＳ２１０では、デコーダ回路１６０が、ＩＯバッファ経由で入力されたアドレスに基づき、ビット線およびワード線を選択する。これにより、書き換え対象となる消去単位領域１２０が選択され、これと共に、選択された消去単位領域に対応したトリミング値記憶領域１３０が選択される。
次に、フラッシュＥＥＰＲＯＭ１００は、トリミング値を初期設定する（ステップＳ２２０）。より詳細には、ステップＳ２２０では、制御回路１８０が、ステップＳ２１０（あるいは、後述するステップＳ２７１）で選択されたトリミング値記憶領域１３０に記憶されたトリミング値がレギュレート回路１５０に供給されるように制御する。例えば、ステップＳ２１０でｉ番目の消去単位領域１２０が選択された場合、ステップＳ２２０が実行された後では、レギュレート回路１５０には、ｉ番目のトリミング値記憶領域１３０に記憶された、ｉ番目の消去単位領域１２０についてのトリミング値Ｔi が与えられる。
次に、フラッシュＥＥＰＲＯＭ１００は、メモリセルアレイ１１０に供給される電圧を初期設定する（ステップＳ２３０）。より詳細には、ステップＳ２３０では、制御回路１８０が、昇圧回路１４０を動作状態に制御する。これにより、ステップＳ２３０が実行された後では、昇圧回路１４０は、電源電圧を消去／書き込み電圧に昇圧し、レギュレート回路１５０は、入力されたトリミング値に基づき消去／書き込み電圧のレベルを調整し、レベル調整後の消去／書き込み電圧は、選択された消去単位領域１２０に対してデコーダ回路１６０経由で供給される。
例えば、ステップＳ２１０でｉ番目の消去単位領域１２０が選択された場合、ステップＳ２３０が実行された後では、ｉ番目のトリミング値記憶領域１３０に記憶されたトリミング値Ｔi を用いてレベル調整された消去／書き込み電圧が、ｉ番目の消去単位領域１２０に供給される。以下、レギュレート回路１５０でレベル調整された消去電圧および書き込み電圧を、それぞれ、調整後消去電圧および調整後書き込み電圧といい、両者を合わせて調整後消去／書き込み電圧をいう。
次に、フラッシュＥＥＰＲＯＭ１００は、ステップＳ２１０等で選択された消去単位領域１２０に対する消去を行う（ステップＳ２４０）。より詳細には、ステップＳ２４０では、ステップＳ２１０等で選択された消去単位領域１２０に対して、調整後消去電圧が印加される。これにより、選択された消去単位領域に含まれる各メモリセルトランジスタでは、フローティングゲートに蓄積されていた電荷が放出され、閾値電圧Ｖｔが低下する。このため、選択された消去単位領域に含まれる、全てのメモリセルトランジスタは、消去状態（データ「１」を記憶した状態）となる。
次に、フラッシュＥＥＰＲＯＭ１００は、ステップＳ２１０等で選択された消去単位領域１２０に対する書き込みを行う（ステップＳ２４１）。より詳細には、ステップＳ２４０では、ステップＳ２１０等で選択された消去単位領域１２０に対して、調整後書き込み電圧が印加され、データ「０」を書き込むべきメモリセルトランジスタが順次選択される。これにより、選択された消去単位領域に含まれるメモリセルトランジスタのうち、データ「０」を書き込むべきメモリセルトランジスタでは、外部からフローティングゲートに電荷が注入され、閾値電圧Ｖｔが上昇する。このため、選択された消去単位領域に含まれる一部のメモリセルトランジスタは、書き込み状態（データ「０」を記憶した状態）となる。ステップＳ２４０およびＳ２４１が実行された後、選択された消去単位領域は、０と１とを任意に含むデータを記憶した状態となる。
次に、フラッシュＥＥＰＲＯＭ１００は、ステップＳ２１０等で選択された消去単位領域１２０に対する読み出し判定を行う（ステップＳ２５０）。より詳細には、ステップＳ２５０では、読み出し判定回路１７０が、ステップＳ２１０等で選択された消去単位領域１２０について、消去状態にあるメモリセルトランジスタの閾値電圧（以下、消去後の閾値電圧Ｖ１という）、または、書き込み状態にあるメモリセルトランジスタの閾値電圧（以下、書き込み後の閾値電圧Ｖ０という）が所定の基準を満たすか否かを調べる。読み出し判定回路１７０は、上記基準が満たされる場合には正常と判定し、上記基準が満たされない場合には異常と判定する。
例えば、読み出し判定回路１７０は、消去後の閾値電圧Ｖ１についての基準電圧Ｖｘを有し、消去後の閾値電圧Ｖ１の実際の値が基準電圧Ｖｘを上回ったときに、異常と判定してもよい。あるいは、読み出し判定回路１７０は、書き込み後の閾値電圧Ｖ０についての基準電圧Ｖｙを有し、消去後の閾値電圧Ｖ０の実際の値が基準電圧Ｖｙを下回ったときに、異常と判定してもよい。あるいは、読み出し判定回路１７０は、上記基準電圧ＶｘおよびＶｙを有し、消去後の閾値電圧Ｖ１の実際の値が基準電圧Ｖｘを上回るか、あるいは、書き込み後の閾値電圧Ｖ０の実際の値が基準電圧Ｖｙを下回ったときに、異常と判定してもよい。
また、読み出し判定回路１７０は、選択された消去単位領域に含まれる全てのメモリセルトランジスタについて上記基準を満たすか否かを調べてもよく、あるいは、選択された消去単位領域に含まれる一部のメモリセルトランジスタについて上記基準を満たすか否かを調べてもよい。
読み出し判定で異常と判定した場合（ステップＳ２５０のＮＧ）、フラッシュＥＥＰＲＯＭ１００は、ステップＳ２１０等で選択された消去単位領域１２０についてのトリミング値を消去し（ステップＳ２６０）、当該消去単位領域についての新たなトリミング値を書き込む（ステップＳ２６１）。より詳細には、ステップＳ２１０等でｉ番目の消去単位領域１２０が選択された場合、ステップＳ２６０では、ｉ番目のトリミング値記憶領域１３０に調整後消去電圧が印加される。これにより、このトリミング値記憶領域は、全てのビットが１であるトリミング値を記憶した状態となる。次に、ステップＳ２６１では、ｉ番目のトリミング値記憶領域１３０に調整後書き込み電圧が印加され、データ「０」を書き込むべきメモリセルトランジスタが適宜選択される。これにより、このトリミング値記憶領域は、０と１とを任意に含む新たなトリミング値を記憶した状態となる。
ステップＳ２６１では、新たなトリミング値として、調整後消去／書き込み電圧が従前よりも高くなるトリミング値が設定される。例えば、レギュレート回路１５０が、入力されたトリミング値が大きいほど高い電圧を出力するように構成されている場合には、ステップＳ２６１では、新たなトリミング値として、従前よりも大きな値が設定される。逆に、レギュレート回路１５０が、入力されたトリミング値が大きいほど低い電圧を出力するように構成されている場合には、ステップＳ２６１では、新たなトリミング値として、従前よりも小さな値が設定される。これにより、ステップＳ２６１が実行された後では、ステップＳ２１０等で選択された消去単位領域には、従前よりも高い調整後消去／書き込み電圧が印加される。
ステップＳ２６１の後、書き込み処理の制御は、ステップＳ２４０に進む。その後、フラッシュＥＥＰＲＯＭ１００は、ステップＳ２５０において正常と判定するまで、トリミング値の消去、トリミング値の書き込み、消去単位領域に対する消去、および、消去単位領域に対する書き込みの各処理を繰り返し行う。
ステップＳ２５０において正常と判定した時点で（ステップＳ２５０のＯＫ）、フラッシュＥＥＰＲＯＭ１００は、ステップＳ２１０等で選択された消去単位領域１２０に対する書き換えと、当該消去単位領域に対応したトリミング値記憶領域１３０に記憶されたトリミング値の更新とを終了する。次に、フラッシュＥＥＰＲＯＭ１００は、処理を終了するか否かを判定する（ステップＳ２７０）。より詳細には、ステップＳ２７０では、制御回路１８０が、書き換え対象となる消去単位領域が残っているか否かを調べ、消去単位領域が残っている場合は処理継続と判定し、消去単位領域が残っていない場合は処理終了と判定する。
処理継続と判定した場合（ステップＳ２７０のＮＯ）、フラッシュＥＥＰＲＯＭ１００は、次のアドレスを選択する（ステップＳ２７１）。より詳細には、ステップＳ２７１では、デコーダ回路１６０が、入力された次のアドレスに基づき、ビット線およびワード線を選択する。これにより、書き換え対象となる次の消去単位領域１２０が選択され、これと共に、選択された消去単位領域に対応したトリミング値記憶領域１３０が選択される。
ステップＳ２７１の後、書き込み処理の制御は、ステップＳ２２０に進む。その後、フラッシュＥＥＰＲＯＭ１００は、ステップＳ２７０において処理終了と判定するまで、次のアドレスを選択する処理と、選択されたアドレスについてステップＳ２２０〜Ｓ２６１を施す処理とを繰り返し行う。ステップＳ２７０において処理終了と判定した場合（ステップＳ２７０のＹＥＳ）、フラッシュＥＥＰＲＯＭ１００は、書き換え処理を終了する。
図２に示す処理を行った場合、トリミング値記憶領域１３０に記憶されたトリミング値は、更新されることもあるし、更新されないこともある。いずれの場合も、トリミング値記憶領域１３０はトリミング値を不揮発的に記憶するので、ある消去単位領域１２０についてのトリミング値は、当該消去単位領域に対する次回の書き換え時まで更新されない。次回の書き換えでは、トリミング値記憶領域１３０に記憶されたトリミング値は、ステップＳ２２０において、トリミング値の初期値として使用される。このように、以前に求めたトリミング値を初期値として書き換えを行うことにより、トリミング値の消去および書き込みに要する時間を短縮することができる。
以上に示すように、本実施形態に係るフラッシュＥＥＰＲＯＭは、トリミング値を記憶するトリミング値記憶領域を消去単位領域ごとに備え、ある消去単位領域に対して書き換えを行うときには、当該消去単位領域についてのトリミング値を用いてレベル調整された消去／書き込み電圧を印加する。これにより、書き換え回数が多い消去単位領域に対しては、トリミング値の更新により、メモリセルトランジスタの見かけ上の特性を良好な状態に維持するとともに、書き換え回数が少ない消去単位領域に対しては、トリミング値の更新を抑制することができる。したがって、消去単位領域ごとに書き換え回数が異なる場合でも、書き換え回数が少ない消去単位領域に対して不要な電気的ストレスを与えることを防止し、全ての消去単位領域について書き換え回数を向上させることができる。
なお、以上の説明では、ステップＳ２５０において、読み出し判定回路１７０は、消去後の閾値電圧Ｖ１についての基準電圧Ｖｘ等を用いて読み出し判定を行うこととしたが、これ以外の判定基準を用いてもよい。特に、読み出し判定回路１７０が通常の読み出し動作時よりも厳しい判定基準に従って読み出し判定を行うこととすれば、メモリセルトランジスタの特性劣化を早めに検出し、消去単位領域に対する書き換えをより確実に行うことができる。
例えば、フラッシュＥＥＰＲＯＭは、読み出し判定回路１７０に含まれる電流検知型のセンスアンプ回路に対して通常の読み出し動作時より大きな判定基準電流を与えた上で、消去後の閾値電圧Ｖ１について判定することとしてもよい。この場合、読み出し判定時の読み出し電流は、通常の読み出し動作時よりも減少する。したがって、通常の読み出し動作時よりも厳しい判定基準に従って、消去後の閾値電圧Ｖ１が十分に低下しないというメモリセルトランジスタの特性劣化を早めに検出することができる。
あるいは、フラッシュＥＥＰＲＯＭは、読み出し対象となるメモリセルトランジスタのゲート端子に対して通常の読み出し動作時よりも高いゲート電圧を印加した上で、書き込み後の閾値電圧Ｖ０について判定することとしてもよい。この場合、読み出し判定時の読み出し電流は、通常の読み出し動作時よりも増加する。したがって、通常の読み出し動作時よりも厳しい判定基準に従って、書き込み後の閾値電圧Ｖ０が十分に上昇しないというメモリセルトランジスタの特性劣化を早めに検出することができる。
（第２の実施形態）
本発明の第２の実施形態に係るフラッシュＥＥＰＲＯＭの構成は、第１の実施形態と同じである（図１を参照）。図３は、本実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャートである。このフローチャートは、図２に示すフローチャートにおいて、ステップＳ２６０をステップＳ３６０に置換したものである。
第１の実施形態に係るフラッシュＥＥＰＲＯＭと本実施形態に係るフラッシュＥＥＰＲＯＭとの相違点は、以下のとおりである。本実施形態に係るフラッシュＥＥＰＲＯＭでは、レギュレート回路１５０は、入力されたトリミング値に含まれる０の個数が多いほど、高いレベルの調整後消去／書き込み電圧を出力する。
また、第１の実施形態に係るフラッシュＥＥＰＲＯＭは、ステップＳ２６０においてトリミング値を消去するのに対して、本実施形態に係るフラッシュＥＥＰＲＯＭは、図３に示すように、ステップＳ３６０において初回のみ（すなわち、選択されたトリミング値について初めてステップＳ３６０を実行するときに限り）トリミング値を消去する。このため、ある消去単位領域に対する書き換えにおいて、書き換え処理の制御が初めてステップＳ３６０に到達した場合には、トリミング値を消去する処理が行われるが、書き換え処理の制御が２回目以降にステップＳ３６０に到達した場合には、何の処理も行われない。これにより、トリミング値は、初期状態において全てのビットが１の状態に設定され、その後は各ビットが１から０に変化する方向にだけ変化する。例えば、トリミング値のサイズが８ビットである場合、トリミング値に含まれる０の個数は、最初は０個、その後は１個、２個、３個…のように単調に増加する。
フラッシュＥＥＰＲＯＭにおける消去処理は消去単位領域ごとに行われるので、消去処理には書き込み処理よりも時間がかかる。例えば、典型的なフラッシュＥＥＰＲＯＭでは、１個の消去単位領域の消去に要する時間は、数ミリ秒にも及ぶ。したがって、第１の実施形態に係るフラッシュＥＥＰＲＯＭのように、トリミング値を更新するときに毎回トリミング値を消去すると、消去単位領域に対する書き換え処理に要する時間が長くなる。
そこで、本実施形態に係るフラッシュＥＥＰＲＯＭは、トリミング値を更新するときに、初回はトリミング値を消去するが、２回目以降はトリミング値を消去せずに、トリミング値に含まれる１を０に変化させる書き込みだけを行う。ここで、上述したように、レギュレート回路１５０は、入力されたトリミング値に含まれる０の個数が多いほど、高いレベルの調整後消去／書き込み電圧を出力する。したがって、ステップＳ２６１を実行することによりトリミング値に含まれる０の個数が増えると、レギュレート回路１５０から出力される調整後消去／書き込み電圧は従前よりも高くなる。
以上に示すように、本実施形態に係るフラッシュＥＥＰＲＯＭによれば、２回目以降にトリミング値を更新するときには、トリミング値の消去は行われない。したがって、全ての消去単位領域について書き換え回数を向上させる効果に加えて、トリミング値の消去に要する時間（例えば、数ミリ秒）を不要とし、書き換え時間を短縮することができる。
なお、本実施形態に係るフラッシュＥＥＰＲＯＭでは、トリミング値に含まれる０の個数が１個増加した場合の調整後消去／書き込み電圧の上昇幅（以下、単に上昇幅という）は、以下の理由により、約０．１〜０．４Ｖの範囲内から選択することが好ましい。上昇幅を０．１Ｖよりも小さな値（例えば、数１０ｍＶ）とした場合、トリミング値を記憶するために必要なビット数は増加する。ところが、読み出し判定回路１７０における読み出し判定時の誤差等により、調整後消去／書き込み電圧を数１０ｍＶの単位で制御することは、現実には困難である。このようにトリミング値を記憶するために必要なビット数の増加に見合うだけの効果を期待できないので、上昇幅は約０．１Ｖ以上とすることが好ましい。一方、上昇幅を０．４Ｖよりも大きな値（例えば、０．５Ｖ）とした場合、調整後消去／書き込み電圧を段階的に上昇させて、全ての消去単位領域に対する書き換え回数を十分に向上させるには、段階の数が十分でない。このため、上昇幅は約０．４Ｖ以上とすることが好ましい。
また、レギュレート回路１５０は、出力電圧を高耐圧トランジスタの耐圧規格以内に制限するリミッタ回路を含んでいてもよい。このようなリミッタ回路を備えることにより、調整後消去／書き込み電圧が高くなったときでも、消去単位領域に含まれるメモリセルトランジスタの破壊を防止することができる。
（第３の実施形態）
図４は、本発明の第３の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図である。図４に示すフラッシュＥＥＰＲＯＭ４００は、第２の実施形態に係るフラッシュＥＥＰＲＯＭに、トリミング値一時保持回路４０５を追加したものである。図５は、本実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャートである。このフローチャートは、図３に示すフローチャートにおいて、ステップＳ２６０およびＳ３６１を移動させてステップＳ５６０およびＳ５６１とし、ステップＳ２６０およびＳ３６１の位置にステップＳ５５１を追加したものである。
第２の実施形態に係るフラッシュＥＥＰＲＯＭと本実施形態に係るフラッシュＥＥＰＲＯＭとの相違点は、以下のとおりである。本実施形態に係るフラッシュＥＥＰＲＯＭ４００は、第２の実施形態に係るフラッシュＥＥＰＲＯＭの構成要素に加えて、トリミング値一時保持回路４０５を備えている。トリミング値一時保持回路４０５は、揮発性の記憶部であり、例えば、ＣＭＯＳ回路等で構成される。トリミング値一時保持回路４０５は、読み出し判定で異常と判定されたときに、仮に設定されるトリミング値（以下、仮のトリミング値という）を一時的に記憶する。
また、第２の実施形態に係るフラッシュＥＥＰＲＯＭは、読み出し判定で異常と判定した場合には、初回のみトリミング値を消去し（ステップＳ３６０）、新たなトリミング値を書き込む（ステップＳ２６１）。これに対して、本実施形態に係るフラッシュＥＥＰＲＯＭ４００は、図５に示すように、読み出し判定で異常と判定した場合には、トリミング値一時保持回路４０５に保持された仮のトリミング値を変更し（ステップＳ５５１）、読み出し判定で正常と判定した後に、初回のみトリミング値を消去し（ステップＳ５６０）、新たなトリミング値を書き込む（ステップＳ５６１）。
より詳細には、制御回路１８０は、ステップＳ２１０等で選択された消去単位領域１２０について初めてステップＳ５５１を実行するときには、トリミング値一時保持回路４０５に仮のトリミング値の初期値を設定した上で、トリミング値一時保持回路４０５に保持された仮のトリミング値がレギュレート回路１５０に供給されるように制御する。仮のトリミング値の初期値には、ステップＳ２１０等で選択された消去単位領域１２０についてのトリミング値（この値は、トリミング値記憶領域１３０に記憶されている）を使用することが好ましいが、これ以外の値（例えば、全てのビットが１である値）を使用してもよい。
制御回路１８０は、ステップＳ２１０等で選択された消去単位領域１２０について２回目以降にステップＳ５５１を実行するときには、トリミング値一時保持回路４０５に保持された仮のトリミング値を読み出し、その値よりも調整後消去／書き込み電圧が高くなる仮のトリミング値をトリミング値一時保持回路４０５に設定する。
これにより、ステップＳ２１０等で選択された消去単位領域１２０について初めてステップＳ５５１が行われた後は、トリミング値一時保持回路４０５に保持された仮のトリミング値を用いてレベル調整された消去／書き込み電圧が、選択された消去単位領域１２０に供給される。その後、フラッシュＥＥＰＲＯＭ４００は、読み出し判定で正常と判定するまで、仮のトリミング値の更新、消去単位領域に対する消去、消去単位領域に対する書き込みを繰り返し行う。
フラッシュＥＥＰＲＯＭ４００は、読み出し判定で正常と判定した場合には（ステップＳ２５０のＯＫ）、初回のみトリミング値を消去する処理（ステップＳ５６０）と、新たなトリミング値を書き込む処理（ステップＳ５６１）とを行う。ステップＳ５６０およびＳ５６１の詳細は、図３に示すフローチャートのステップＳ３６０およびＳ２６１と同じである。
以上に示すように、本実施形態に係るフラッシュＥＥＰＲＯＭは、トリミング値記憶領域よりも高速にアクセスできるトリミング値一時保持回路に仮のトリミング値を保持し、書き換えを正常に終了したときの仮のトリミング値をトリミング値記憶領域に書き込む。これにより、全ての消去単位領域について書き換え回数を向上させる効果に加えて、トリミング値の消去に要する時間（例えば、数ミリ秒）を不要とし、書き換え時間を短縮することができる。
（第４の実施形態）
図６は、本発明の第４の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図である。図６に示すフラッシュＥＥＰＲＯＭ６００は、第３の実施形態に係るフラッシュＥＥＰＲＯＭ４００に、エラーフラグ回路６０５を追加したものである。図７は、本実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャートである。このフローチャートは、図５に示すフローチャートにおいて、ステップＳ７３０、Ｓ７５１およびＳ７８０を追加し、ステップＳ５６０をステップＳ７８１に置換したものである。
第３の実施形態に係るフラッシュＥＥＰＲＯＭと本実施形態に係るフラッシュＥＥＰＲＯＭとの相違点は、以下のとおりである。本実施形態に係るフラッシュＥＥＰＲＯＭ６００は、第３の実施形態に係るフラッシュＥＥＰＲＯＭの構成要素に加えて、エラーフラグ回路６０５を備えている。エラーフラグ回路６０５は、エラーフラグを記憶する揮発性の記憶部であり、例えば、ＣＭＯＳ回路等で構成される。
また、フラッシュＥＥＰＲＯＭ６００は、図７に示すように、消去単位領域に対して消去および書き込みを行う前に、エラーフラグ回路６０５に記憶されたエラーフラグをクリアし（ステップＳ７３０）、読み出し判定で異常と判定したときに（ステップＳ２５０のＮＧ）、仮のトリミング値を変更するとともに（ステップＳ５５１）、エラーフラグ回路６０５に記憶されたエラーフラグをセットする（ステップＳ７５１）。
読み出し判定で正常と判定したときには（ステップＳ２５０のＯＫ）、書き込み処理の制御は、ステップＳ７８０に進む。フラッシュＥＥＰＲＯＭ６００は、エラーフラグ回路６０５に記憶されたエラーフラグがセットされている場合には（ステップＳ７８０のＹＥＳ）、ステップＳ２１０等で選択された消去単位領域１２０についてのトリミング値を消去し（ステップＳ７８１）、当該消去単位領域についての新たなトリミング値を書き込む（ステップＳ５６１）。ステップＳ７８１およびＳ５６１の詳細は、図２に示すフローチャートのステップＳ２６０およびＳ２６１と同じである。
以上に示すように、本実施形態に係るフラッシュＥＥＰＲＯＭは、読み出し判定結果をエラーフラグ回路に保持し、エラーフラグ回路に異常が記憶されている場合に限りトリミング値を更新する。したがって、このフラッシュＥＥＰＲＯＭは、読み出し判定において正常と判定したときには、トリミング値を更新しない。よって、本実施形態に係るフラッシュＥＥＰＲＯＭによれば、第３の実施形態に係るフラッシュＥＥＰＲＯＭの効果に加えて、トリミング値を更新しない場合の書き換え時間をさらに短縮することができる。
（第５の実施形態）
図８は、本発明の第５の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図である。図８に示すフラッシュＥＥＰＲＯＭ８００は、第４の実施形態に係るフラッシュＥＥＰＲＯＭ６００において、メモリセルアレイ１１０をメモリセルアレイ８０５に置換したものである。メモリセルアレイ８０５は、メモリセルアレイ１１０に対して、Ｎ個のモニタービット８１１〜８１Ｎを追加したものである。図９は、本実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換えの処理を示すフローチャートである。このフローチャートは、図７に示すフローチャートにおいて、ステップＳ２４０、Ｓ２４１およびＳ２５０を、それぞれ、ステップＳ９４０、Ｓ９４１およびＳ９５０に置換したものである。
第４の実施形態に係るフラッシュＥＥＰＲＯＭと本実施形態に係るフラッシュＥＥＰＲＯＭとの相違点は、以下のとおりである。本実施形態に係るフラッシュＥＥＰＲＯＭ８００は、第４の実施形態に係るフラッシュＥＥＰＲＯＭの構成要素に加えて、不揮発性の記憶部であるＮ個のモニタービット８１１〜８１Ｎを備えている。モニタービット８１１〜８１Ｎは、それぞれ、消去単位領域１２１〜１２Ｎに対応して、メモリセルアレイ８０５内に設けられる。モニタービット８１１〜８１Ｎは、いずれも、消去単位領域１２０に含まれるメモリセルトランジスタと同種のメモリセルトランジスタを用いて構成される。
フラッシュＥＥＰＲＯＭ８００は、図９に示すように、ステップＳ２１０等で選択された消去単位領域１２０に対して消去を行うときには、対応したモニタービット８１０に対しても消去を行う（ステップＳ９４０）。また、フラッシュＥＥＰＲＯＭ８００は、ステップＳ２１０等で選択された消去単位領域１２０に対して書き込みを行うときには、対応したモニタービット８１０に必ず０を書き込む（ステップＳ９４１）。また、フラッシュＥＥＰＲＯＭ８００は、読み出し判定を行うときには、モニタービット８１０を用いた読み出し判定を行う（ステップＳ９５０）。
図１０を参照して、フラッシュＥＥＰＲＯＭ８００におけるモニタービット８１０の使用方法を説明する。図１０（ａ）は、フラッシュＥＥＰＲＯＭ８００における、書き換え回数と、ある消去単位領域１２０（以下、消去単位領域Ａとする）に含まれる、あるメモリセルトランジスタの閾値電圧との関係を示している。図１０（ｂ）は、フラッシュＥＥＰＲＯＭ８００における、書き換え回数と、消去単位領域Ａに対応したモニタービット８１０（以下、モニタービットＭとする）を記憶するメモリセルトランジスタの閾値電圧との関係を示している。図１０において、三角印は、消去単位領域ＡまたはモニタービットＭに対する消去（データ「１」による消去）を、黒丸印は、消去単位領域ＡまたはモニタービットＭに対するデータ「０」の書き込みを、白丸印は、消去単位領域Ａに対するデータ「１」の書き込みを、バツ印は、消去単位領域Ａが選択されていないことを表す。
図１０（ａ）に示すように、消去単位領域Ａが選択されているときには、消去単位領域Ａに対して、消去処理とデータ「０」または「１」の書き込み処理とが行われる。これと同時に、モニタービットＭに対しても、図１０（ｂ）に示すように、消去処理とデータ「０」の書き込み処理とが行われる。また、消去単位領域Ａが選択されていないときには、消去単位領域ＡにもモニタービットＭにも、何も処理は行われない。
フラッシュＥＥＰＲＯＭ８００に含まれるメモリセルトランジスタは、データ「０」の書き込み回数の増加に伴い劣化する。したがって、フラッシュＥＥＰＲＯＭ８００に対して書き換えを繰り返し行うと、モニタービット８１０を記憶するメモリセルトランジスタの特性は、消去単位領域１２０に含まれる全てのメモリセルトランジスタの特性よりも早く（あるいは、同じ速度で）劣化する。よって、モニタービット８１０を用いて読み出し判定を行えば、消去単位領域１２０を用いて読み出し判定を行うよりも、早く（あるいは、同じ時に）異常と判定される。
以上に示すように、本実施形態に係るフラッシュＥＥＰＲＯＭは、消去単位領域よりも特性が早く劣化するモニタービットを消去単位領域ごとに備え、モニタービットを用いて読み出し判定を行う。したがって、このフラッシュＥＥＰＲＯＭでは、消去単位領域について読み出し判定を行う場合よりも早く異常と判定され、調整後消去／書き込み電圧は早めに高いレベルに調整される。したがって、本実施形態に係るフラッシュＥＥＰＲＯＭによれば、メモリセルトランジスタに対する書き換えをより確実に行うことができる。
（第６の実施形態）
図１１は、本発明の第６の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図である。図１１に示すフラッシュＥＥＰＲＯＭ１１００は、第５の実施形態に係るフラッシュＥＥＰＲＯＭ８００において、メモリセルアレイ８０５をメモリセルアレイ１１１０に置換し、データラッチ回路１１０５を追加したものである。メモリセルアレイ１１１０は、メモリセルアレイ８０５と同様に、Ｎ個の消去単位領域１２１〜１２Ｎ、Ｎ個のトリミング値記憶領域１３１〜１３Ｎ、およびＮ個のモニタービット８１１〜８１Ｎを含んでいる。ただし、メモリセルアレイ１１１０では、Ｎ個のトリミング値記憶領域１３１〜１３Ｎは、同時に選択し消去できるように構成される。図１２は、本実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャートである。このフローチャートは、図９に示すフローチャートにおいて、ステップＳ７８１およびＳ５６１をステップＳ１２０５に置換し、ステップＳ１２１５およびＳ１２１６を追加したものである。
第５の実施形態に係るフラッシュＥＥＰＲＯＭと本実施形態に係るフラッシュＥＥＰＲＯＭとの相違点は、以下のとおりである。本実施形態に係るフラッシュＥＥＰＲＯＭ１１００は、第５の実施形態に係るフラッシュＥＥＰＲＯＭの構成要素に加えて、データラッチ回路１１０５を備えている。データラッチ回路１１０５は、揮発性の記憶部であり、例えば、ＣＭＯＳ回路等で構成される。データラッチ回路１１０５は、トリミング値記憶領域１３１〜１３Ｎに設定されるＮ個のトリミング値を一時的に記憶する。
また、フラッシュＥＥＰＲＯＭ１１００は、図１２に示すように、ある消去単位領域１２０に対する消去および書き込みを完了した時点で、エラーフラグ回路６０５に記憶されたエラーフラグがセットされている場合には（ステップＳ７８０のＹＥＳ）、トリミング値一時保持回路４０５に記憶された仮のトリミング値をデータラッチ回路１１０５に書き込む（ステップＳ１２０５）。このように、フラッシュＥＥＰＲＯＭ１１００は、１個の消去単位領域１２０に対する書き換えを完了した時点では、トリミング値記憶領域１３０に記憶されたトリミング値を更新しない。このため、データラッチ回路１１０５には、消去単位領域１２１〜１２Ｎについてのトリミング値Ｔ1 〜ＴN が順次設定される。
上述したように、フラッシュＥＥＰＲＯＭ１１００に含まれるトリミング値記憶領域１３１〜１３Ｎは、同時に選択し消去できるように構成されている。フラッシュＥＥＰＲＯＭ１１００は、全ての消去単位領域についての書き込みを終了する前に、トリミング値記憶領域１３１〜１３Ｎに記憶されたＮ個のトリミング値Ｔ1 〜ＴN を一括して消去し（ステップＳ１２１５）、データラッチ回路１１０５に記憶されたＮ個のトリミング値をトリミング値記憶領域１３１〜１３Ｎに書き込む（ステップＳ１２１６）。
より詳細には、ステップＳ１２１５では、トリミング値記憶領域１３１〜１３Ｎに対して、同時に調整後消去電圧が印加される。これにより、トリミング値記憶領域１３１〜１３Ｎに記憶されたＮ個のトリミング値は、一括して消去される。ステップＳ１２１６では、トリミング値記憶領域１３１〜１３Ｎに対して調整後書き込み電圧が印加された状態で、各トリミング値記憶領域に含まれるメモリセルトランジスタのうち、データラッチ回路１１０５に記憶されたトリミング値において値が０であるビットに対応したメモリセルトランジスタが順次選択される。これにより、トリミング値記憶領域１３１〜１３Ｎに記憶されたＮ個のトリミング値は、データラッチ回路１１０５に記憶された値に更新される。
なお、図１２に示すフローチャートに従って正しく書き込みを行うために、フラッシュＥＥＰＲＯＭ１１００は、例えば、ステップＳ２２０でトリミング値を初期設定したときに、設定したトリミング値をデータラッチ回路１１０５に書き込む等の処理を行う。
以上に示すように、本実施形態に係るフラッシュＥＥＰＲＯＭは、ある消去単位領域に対する書き込みを終了するときに、書き込みに使用したトリミング値をデータラッチ回路に保持し、全ての消去単位領域についての書き込みを終了する前に、各消去単位領域についてのトリミング値をデータラッチ回路に保持した値に更新する。これにより、トリミング値記憶領域に対する書き込み回数を削減し、トリミング値の更新に要する時間をさらに短縮するとともに、トリミング値記憶領域に含まれるメモリセルトランジスタの劣化を抑制し、その書き換え回数を向上させることができる。
（第７の実施形態）
図１３は、本発明の第７の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図である。図１３に示すフラッシュＥＥＰＲＯＭ１３００は、第５の実施形態に係るフラッシュＥＥＰＲＯＭ８００において、メモリセルアレイ８０５をメモリセルアレイ１３１０に置換したものである。メモリセルアレイ１３１０は、メモリセルアレイ８０５に固定トリミング値記憶領域１３０５を追加したものである。
第５の実施形態に係るフラッシュＥＥＰＲＯＭと本実施形態に係るフラッシュＥＥＰＲＯＭとの相違点は、以下のとおりである。本実施形態に係るフラッシュＥＥＰＲＯＭ１３００は、第５の実施形態に係るフラッシュＥＥＰＲＯＭの構成要素に加えて、固定トリミング値記憶領域１３０５を備えている。固定トリミング値記憶領域１３０５は、メモリセルアレイ１３１０内に設けられた不揮発性の記憶部である。固定トリミング値記憶領域１３０５は、消去単位領域１２０やモニタービット８１０の書き換え回数に影響されないトリミング値を固定的に記憶する。以下、固定トリミング値記憶領域１３０５に記憶されたトリミング値を固定トリミング値という。
また、フラッシュＥＥＰＲＯＭ１３００は、フラッシュＥＥＰＲＯＭ８００と同様に、図９に示すフローチャートに従って書き換え処理を行う。ただし、フラッシュＥＥＰＲＯＭ１３００は、ステップＳ９４１において消去単位領域１２０とモニタービット８１０に対して書き込みを行うときには、固定トリミング値を使用する。このため、書き込み時には、固定トリミング値を用いてレベル調整された固定の書き込み電圧が、選択された消去単位領域１２０に供給される。
以下、図１４および図１５を参照して、固定の調整後書き込み電圧を供給することによる効果を説明する。図１４および図１５は、それぞれ、フラッシュＥＥＰＲＯＭにおける書き換え回数と閾値電圧との関係を示す図である。図１４および図１５において、横軸は書き換え回数を表し、縦軸はメモリセルトランジスタの閾値電圧を表す。図１４および図１５には、書き換え回数の増加に伴い、書き込み後の閾値電圧Ｖ０と消去後の閾値電圧Ｖ１が変化する様子が示されている。
図１４に示す特性では、書き換え回数の増加に伴い、消去後の閾値電圧Ｖ１は上昇し、これとほぼ同じ速度で書き込み後の閾値電圧Ｖ０が低下する。このような特性は、例えば、フラッシュＥＥＰＲＯＭに対してドレインエッジによるＦＮ（Fowler Nordheim ）消去および書き込みを行ったときに観測される。ドレインエッジによるＦＮ消去および書き込みを行った場合、トンネル酸化膜のドレインエッジを介して、フローティングゲートとチャネルとの間を電子が通過することにより、確率的にトンネル酸化膜のドレインエッジに電子が捕獲される。電子を捕獲したドレインエッジはトンネル酸化膜の一部となるので、実効的な閾値電圧の上昇効果は小さくなる。一方、書き換えによるｇｍ（相互コンダクタ）特性劣化により閾値電圧は上昇し、書き込み時のＦＮ電流の低下により、閾値振幅（消去後の閾値電圧Ｖ１と書き込み後の閾値電圧Ｖ０との差：ウィンドウ幅とも呼ばれる）は小さくなる。したがって、書き換え回数の増加に伴い、消去後の閾値電圧Ｖ１は上昇し、書き込み後の閾値電圧Ｖ０はこれとほぼ同じ速度で低下する。
メモリセルトランジスタの特性が上記のように劣化する場合には、第１〜第６の実施形態で既に説明したように、書き換え回数の増加に伴い、調整後消去／書き込み電圧を上昇させることにより、書き換え回数を向上させることができる。
ところが、メモリセルトランジスタの特性は、例えば図１５に示すように、上記以外の態様で劣化する場合がある。図１５に示す特性では、書き換え回数の増加に伴い、消去後の閾値電圧Ｖ１は上昇し、これよりも緩慢に書き込み後の閾値電圧Ｖ０が上昇する。このような特性は、例えば、フラッシュＥＥＰＲＯＭに対してチャネル全面によるＦＮ消去および書き込みを行った場合に観測される。チャネル全面によるＦＮ消去および書き込みを行った場合、トンネル酸化膜の全面を介して、フローティングゲートとチャネルとの間を電子が通過することにより、確率的にトンネル酸化膜の全面で電子が捕獲される。閾値電圧を測定するときや読み出しを行うときには、メモリセルトランジスタのゲート端子に印加される電圧とフローティングゲートに蓄積された電荷量とによって定まる閾値電圧に応じてドレイン電流が流れるが、トンネル酸化膜の全面に電子が捕獲されているために、実効的な閾値電圧は上昇する。また、書き換えによるｇｍ特性劣化により、閾値電圧はさらに上昇する。また、これと同時に、書き換え時のＦＮ電流が低下するために、閾値振幅が狭くなる。したがって、書き換え回数の増加に伴い、消去後の閾値電圧Ｖ１は上昇し、書き込み後の閾値電圧Ｖ０はこれよりも緩慢に上昇する。
この場合でも、第１〜第６の実施形態で説明したように、書き換え回数の増加に伴い、調整後消去電圧と調整後書き込み電圧の両方を上昇させることにより、書き換え回数を向上させることも可能である。しかしながら、この場合には、書き換え回数の増加に伴い、消去電圧を上昇させる一方で、書き込み電圧を固定することにより、書き換え回数を向上させることも可能である。このように固定の書き込み電圧を使用することにより、書き込み後の閾値電圧Ｖ０が必要以上に上昇することを防止できるので、トンネル酸化膜への通過電荷量の低減や電界緩和等の効果が得られる。
以上に示すように、本実施形態に係るフラッシュＥＥＰＲＯＭは、固定トリミング値を記憶する固定トリミング値を備え、固定トリミング値を用いてレベル調整された電圧を使用して書き換えを行う。これにより、書き換え回数が増加しても、書き込み後の閾値電圧があまり変化しないメモリセルトランジスタを含むフラッシュＥＥＰＲＯＭについて、全ての消去単位領域における書き換え回数を増加させることができる。なお、書き換え回数の増加に伴い、消去後の閾値電圧が書き込み後の閾値電圧よりも緩慢に変化するフラッシュＥＥＰＲＯＭでは、固定トリミング値を用いてレベル調整された電圧を使用して消去を行えばよい。
（第８の実施形態）
本発明の第８の実施形態に係るフラッシュＥＥＰＲＯＭの構成は、第５の実施形態と同じである（図８を参照）。図１６は、本実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャートである。本実施形態に係るフラッシュＥＥＰＲＯＭは、図１６に示すように、各消去単位領域１２０に対して初めて書き換えを行うときにはステップＳ１６０５を実行し、各消去単位領域１２０について２回目以降に書き換えを行うときにはステップＳ１６１５を実行する。典型的には、ステップＳ１６０５は、フラッシュＥＥＰＲＯＭの出荷前に出荷検査工程等で行われ、ステップＳ１６１５は、フラッシュＥＥＰＲＯＭの出荷後に実使用環境下で繰り返し行われる。以下、ステップＳ１６０５における処理を出荷前書き換え処理、ステップＳ１６１５における処理を出荷後書き換え処理という。
出荷前書き換え処理は、図２に示す書き換え処理と同じである。ただし、ステップＳ２５０ａでは、ステップＳ２１０ａ等で選択された消去単位領域に含まれる全てのメモリセルトランジスタについて、読み出し判定が行われる。これにより、出荷前書き換え処理が完了した時点では、トリミング値記憶領域１３１〜１３Ｎには、それぞれ、各消去単位領域１２１〜１２Ｎについて正しく書き換えできることが保証されたトリミング値（すなわち、各消去単位領域に含まれる最悪の特性を有するメモリセルトランジスタについて、正しく書き換えできるトリミング値）が設定されている。このように、本実施形態に係るフラッシュＥＥＰＲＯＭは、初期値として与えられたトリミング値を使用すれば、正しく書き換えできることが保証された状態で出荷される。
出荷後書き換え処理は、図９に示すフローチャートにおいてステップＳ５５１を削除し、ステップＳ７５１ｂの次にステップＳ７８０ｂを実行することとしたものである。出荷後書き換え処理では、モニタービットを用いた読み出し判定において異常と判定されたときには（ステップＳ９５０ｂのＹＥＳ）、エラーフラグ回路６０５に記憶されたエラーフラグがセットされる（ステップＳ７５１ｂ）。また、エラーフラグがセットされている場合には（ステップＳ７８０ｂのＹＥＳ）、トリミング値を消去する処理（ステップＳ７８１ｂ）とトリミング値を書き込む処理（ステップＳ５６１ｂ）とが行われる。このように、出荷後書き換え処理では、モニタービットを用いた読み出し判定が行われ、ある消去単位領域に対応したモニタービットについて異常と判定されたときに、当該消去単位領域についてのトリミング値が更新される。
したがって、出荷後書き換え処理では、消去単位領域を用いて読み出し判定を行う場合よりも早めに異常と判定され、調整後消去／書き込み電圧は早めに高いレベルに調整される。これにより、メモリセルトランジスタに対する書き換えを確実に行うことができる。
以上に示すように、本実施形態に係るフラッシュＥＥＰＲＯＭは、出荷前書き換え処理を実行した後は、書き換え動作が保証された状態になり、その後の出荷後書き換え処理を実行した後でも、引き続き確実に正しく書き換えを行うことができる。したがって、メモリセルトランジスタの特性にビット単位でばらつきがある場合でも、その影響を受けることなく、全ての消去単位領域について書き換え回数を向上させることができる。
（第９の実施形態）
本発明の第９の実施形態に係るフラッシュＥＥＰＲＯＭの構成は、第５の実施形態と同じである（図８を参照）。図１７は、本実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャートである。図１７に示すフローチャートは、図１６に示すフローチャートにおいて、ステップＳ１６１５をステップＳ１７１５に置換したものである。ステップＳ１７１５は、ステップＳ１６１５にステップＳ９４０ｃおよびＳ９４１ｃを追加したものである。本実施形態においても、ステップＳ１７１５における処理を出荷後書き換え処理という。
本実施形態に係るフラッシュＥＥＰＲＯＭは、出荷後書き換え処理では、１個の消去単位領域１２０について処理を完了する前に、ステップＳ９４０ｃおよびＳ９４１ｃを行う。より詳細には、このフラッシュＥＥＰＲＯＭは、書き換え動作を保証するトリミング値が確定した後で、再び、そのトリミング値を用いて、消去単位領域１２０およびモニタービット８１０に対する消去（ステップＳ９４０ｃ）と、消去単位領域１２０およびモニタービット８１０に対する書き込み（ステップＳ９４１ｃ）とを行う。なお、ステップＳ９４１ｃでは、モニタービット８１０には、必ずデータ「０」が書き込まれる。このように、書き換え動作を保証するトリミング値が確定した後に再び書き換えを行うことにより、メモリセルトランジスタに対する書き換えをより確実に行うことができる。
（第１０の実施形態）
図１８は、本発明の第１０の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図である。図１８に示すフラッシュＥＥＰＲＯＭ１８００は、第７の実施形態に係るフラッシュＥＥＰＲＯＭ１３００に、ビジー回路１８０５を追加したものである。また、フラッシュＥＥＰＲＯＭ１８００は、フラッシュＥＥＰＲＯＭ１３００と同様に、図９に示すフローチャートに従って書き換え処理を行う。
第７の実施形態に係るフラッシュＥＥＰＲＯＭと本実施形態に係るフラッシュＥＥＰＲＯＭとは、以下の点で相違する。本実施形態に係るフラッシュＥＥＰＲＯＭ１８００は、第７の実施形態に係るフラッシュＥＥＰＲＯＭの構成要素に加えて、ビジー回路１８０５を備えている。ビジー回路１８０５は、フラッシュＥＥＰＲＯＭ１８００が動作中であることを示すビジー信号を出力する。例えば、ビジー回路１８０５は、ステップＳ９５０の読み出し判定で異常と判定された場合において、消去単位領域１２０に対して消去または書き込みが行われている間にビジー信号を出力してもよい。あるいは、ビジー回路１８０５は、ステップＳ９５０の読み出し判定で異常と判定された場合において、トリミング値記憶領域１３０に対して消去または書き込みが行われている間にビジー信号を出力してもよい。あるいは、ビジー回路１８０５は、ステップＳ９５０の読み出し判定で異常と判定された場合において、消去単位領域１２０およびトリミング値記憶領域１３０のいずれかに対して消去または書き込みが行われている間にビジー信号を出力してもよい。
以上に示すように、本実施形態に係るフラッシュＥＥＰＲＯＭは、ビジー信号を出力するビジー回路を備えている。したがって、全ての消去単位領域の書き換え回数を向上させるという効果に加えて、フラッシュＥＥＰＲＯＭの外部からの制御性を高めることができる。
以上、第１〜第１０の実施形態に係るフラッシュＥＥＰＲＯＭについて説明してきたが、各実施形態に係るフラッシュＥＥＰＲＯＭの特徴を、その性質に反しない限り任意に組み合わせて、各種のフラッシュＥＥＰＲＯＭを構成できることは言うまでもない。
また、上記各実施形態では、不揮発性記憶装置としてフラッシュＥＥＰＲＯＭを例に挙げて説明したが、本発明は、ＥＥＰＲＯＭ、ＦｅＲＡＭ（強誘電体メモリ）、ＭＲＡＭ（磁気不揮発性メモリ）等にも適用できる。
本発明の不揮発性記憶装置は、消去単位領域ごとに書き換え回数が異なる場合でも、全ての消去単位領域の書き換え回数を向上できるという効果を奏するので、ＥＥＰＲＯＭやフラッシュＥＥＰＲＯＭ等に適用でき、頻繁な書き換えを必要とするＩＣカード用メモリ等に特に有用である。
本発明の第１の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図 本発明の第１の実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャート 本発明の第２の実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャート 本発明の第３の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図 本発明の第３の実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャート 本発明の第４の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図 本発明の第４の実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャート 本発明の第５の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図 本発明の第５の実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャート 本発明の第５の実施形態に係るフラッシュＥＥＰＲＯＭにおけるモニタービットの使用方法を説明するための図 本発明の第６の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図 本発明の第６の実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャート 本発明の第７の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図 フラッシュＥＥＰＲＯＭにおける書き換え回数と閾値電圧との関係（第１の例）を示す図 フラッシュＥＥＰＲＯＭにおける書き換え回数と閾値電圧との関係（第２の例）を示す図 本発明の第８の実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャート 本発明の第９の実施形態に係るフラッシュＥＥＰＲＯＭにおける書き換え処理を示すフローチャート 本発明の第１０の実施形態に係るフラッシュＥＥＰＲＯＭの構成を示す図 従来のフラッシュＥＥＰＲＯＭの構成を示す図 従来のフラッシュＥＥＰＲＯＭにおける書き換え回数と閾値電圧との関係を示す図
符号の説明
１００、４００、６００、８００、１１００、１３００、１８００…フラッシュＥＥＰＲＯＭ
１１０、８０５、１１１０、１３１０…メモリセルアレイ
１２０、１２１〜１２Ｎ…消去単位領域
１３０、１３１〜１３Ｎ…トリミング値記憶領域
１４０…昇圧回路
１５０…レギュレート回路
１６０…デコーダ回路
１７０…読み出し判定回路
１８０…制御回路
４０５…トリミング値一時保持回路
６０５…エラーフラグ回路
８１０、８１１〜８１Ｎ…モニタービット
１１０５…データラッチ回路
１３０５…固定トリミング値記憶領域
１８０５…ビジー回路

Claims (23)

  1. 電気的にデータの消去および書き込みが可能な不揮発性記憶装置であって、
    消去時に同時に選択される複数の不揮発性メモリセルトランジスタによって構成される複数の消去単位領域と、
    前記消去単位領域のそれぞれに対応して設けられ、各前記消去単位領域についての出力調整値を不揮発的に記憶する複数の出力調整値記憶部と、
    前記消去単位領域に対する消去時および書き込み時に必要とされるレベルの電圧を発生させられる電圧発生回路と、
    与えられた出力調整値に基づき、前記電圧発生回路で発生した電圧のレベルを調整する電圧調整回路と、
    前記消去単位領域に対する消去後および書き込み後のデータについて判定を行う読み出し判定回路と、
    前記消去単位領域に対する消去時および書き込み時に動作する制御回路とを備えた、不揮発性記憶装置。
  2. 前記読み出し判定回路は、読み出し動作時よりも厳しい判定基準に従って前記判定処理を行うことを特徴とする、請求項１に記載の不揮発性記憶装置。
  3. 前記読み出し判定回路は、前記判定処理を行う場合には、電流検知型のセンスアンプ回路に対して、読み出し動作時よりも厳しい条件となる判定基準電流を与えることを特徴とする、請求項２に記載の不揮発性記憶装置。
  4. 前記読み出し判定回路は、前記判定処理を行う場合には、前記メモリセルトランジスタに対して、読み出し動作時よりも厳しい条件となるゲート電圧を印加することを特徴とする、請求項２に記載の不揮発性記憶装置。
  5. 前記電圧調整回路は、出力電圧を前記メモリセルトランジスタの耐圧規格以内に制限するリミッタ回路を含むことを特徴とする、請求項１に記載の不揮発性記憶装置。
  6. 前記制御回路は、
    前記消去単位領域の中から一の消去単位領域を選択する工程と、
    選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を前記電圧調整回路に与える工程と、
    選択された消去単位領域について消去および書き込みが行われた後で、前記読み出し判定回路が前記判定処理により異常を検出した場合には、選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を出力電圧が従前よりも高くなる値に更新した上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程とを実行することを特徴とする、請求項１に記載の不揮発性記憶装置。
  7. 前記制御回路は、前記出力調整値記憶部に記憶された出力調整値を更新する場合には、毎回、前記出力調整値記憶部に対して消去を行った上で書き込みを行うことを特徴とする、請求項６に記載の不揮発性記憶装置。
  8. 前記制御回路は、前記出力調整値記憶部に記憶された出力調整値を初めて更新する場合には、前記出力調整値記憶部に対して消去を行った上で書き込みを行い、前記出力調整値記憶部に記憶された出力調整値を２回目以降に更新する場合には、前記出力調整値記憶部に対して消去を行うことなく書き込みを行うことを特徴とする、請求項６に記載の不揮発性記憶装置。
  9. 前記電圧調整回路は、与えられた出力調整値に含まれる所定値を取るビットの数に応じて、０．１〜０．４Ｖの範囲内で選択された値だけ互いに異なる電圧を出力することを特徴とする、請求項８に記載の不揮発性記憶装置。
  10. 前記電圧調整回路に与えられる出力調整値を一時的に記憶する出力調整値一時保持回路をさらに備えた、請求項１に記載の不揮発性記憶装置。
  11. 前記制御回路は、
    前記消去単位領域の中から一の消去単位領域を選択する工程と、
    選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を前記電圧調整回路に与える工程と、
    選択された消去単位領域について消去および書き込みが行われた後で、前記読み出し判定回路が前記判定処理により異常を検出した場合には、出力電圧が従前よりも高くなる出力調整値を前記出力調整値一時保持回路に設定し、設定した出力調整値を前記電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程と、
    選択された消去単位領域について消去および書き込みが正常に行われた後に、前記出力調整値一時保持回路に記憶された出力調整値を、選択された消去単位領域に対応した出力調整値記憶部に設定する工程とを実行することを特徴とする、請求項１０に記載の不揮発性記憶装置。
  12. 前記読み出し判定回路による前記判定処理の結果を一時的に記憶するエラーフラグ回路をさらに備えた、請求項１０に記載の不揮発性記憶装置。
  13. 前記制御回路は、
    前記消去単位領域の中から一の消去単位領域を選択する工程と、
    選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を前記電圧調整回路に与える工程と、
    選択された消去単位領域について消去および書き込みが行われた後で、前記読み出し判定回路が前記判定処理により異常を検出した場合には、出力電圧が従前よりも高くなる出力調整値を前記出力調整値一時保持回路に設定し、設定した出力調整値を前記電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程とを実行し、
    選択された消去単位領域について消去および書き込みが正常に行われた後に、前記エラーフラグ回路に異常が記憶されている場合に限り、前記出力調整値一時保持回路に記憶された出力調整値を、選択された消去単位領域に対応した出力調整値記憶部に設定する工程を実行することを特徴とする、請求項１２に記載の不揮発性記憶装置。
  14. 前記消去単位領域のそれぞれに対応して設けられ、前記消去単位領域と同種のメモリセルトランジスタによって構成される複数のモニタービットをさらに備え、
    前記モニタービットに対しては、対応する消去単位領域に対して消去が行われるときに消去が行われ、対応する消去単位領域に含まれる全部または一部のメモリセルトランジスタに対して書き込みが行われるときに書き込みが行われることを特徴とする、請求項１に記載の不揮発性記憶装置。
  15. 前記制御回路は、
    前記消去単位領域の中から一の消去単位領域を選択する工程と、
    選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を前記電圧調整回路に与える工程と、
    選択された消去単位領域について消去および書き込みが行われた後で、前記読み出し判定回路が前記判定処理により異常を検出した場合には、出力電圧が従前よりも高くなる出力調整値を前記電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程とを実行し、
    前記読み出し判定回路は、選択された消去単位領域に対応したモニタービットについて前記判定処理を行うことを特徴とする、請求項１４に記載の不揮発性記憶装置。
  16. 前記出力調整値記憶部に設定される複数の出力調整値を一時的に記憶するデータラッチ回路をさらに備えた、請求項１に記載の不揮発性記憶装置。
  17. 前記制御回路は、
    前記消去単位領域の中から一の消去単位領域を選択する工程と、
    選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を前記電圧調整回路に与える工程と、
    選択された消去単位領域について消去および書き込みが行われた後で、前記読み出し判定回路が前記判定処理により異常を検出した場合には、出力電圧が従前よりも高くなる出力調整値を前記電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程と、
    選択された消去単位領域について消去および書き込みが正常に行われたときに前記電圧調整回路に与えられていた出力調整値を、前記データラッチ回路に設定する工程と、
    全ての消去単位領域について消去および書き込みが正常に行われた後に、前記データラッチ回路に記憶された複数の出力調整値を前記出力調整値記憶部に設定する工程とを実行することを特徴とする、請求項１６に記載の不揮発性記憶装置。
  18. 前記電圧調整回路に与えられる固定の出力調整値を記憶する固定出力調整値記憶部をさらに備えた、請求項１に記載の不揮発性記憶装置。
  19. 前記制御回路は、
    前記消去単位領域の中から一の消去単位領域を選択する工程と、
    選択された消去単位領域に対応した出力調整値記憶部に記憶された出力調整値を前記電圧調整回路に与える工程と、
    選択された消去単位領域について消去および書き込みが行われた後で、前記読み出し判定回路が前記判定処理により異常を検出した場合には、出力電圧が従前よりも高くなる出力調整値を前記電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御する工程とを実行し、
    前記消去単位領域に対する消去および書き込みの一方は、前記固定出力調整値記憶部に記憶された出力調整値が前記電圧調整回路に与えられた状態で行われることを特徴とする、請求項１８に記載の不揮発性記憶装置。
  20. 前記消去単位領域に対する消去および書き込みのうち、前記メモリセルトランジスタの特性変動に与える影響が小さいほうの処理が、前記固定出力調整値記憶部に記憶された出力調整値が前記電圧調整回路に与えられた状態で行われることを特徴とする、請求項１９に記載の不揮発性記憶装置。
  21. 前記制御回路は、選択された消去単位領域に対して初めて消去および書き込みを行う場合には、当該消去単位領域に含まれる全てのデータについての前記判定処理の結果に応じて、前記電圧調整回路に与える出力調整値を更新し、選択された消去単位領域に対して２回目以降に消去および書き込みを行う場合には、当該消去単位領域に対応したモニタービットについての前記判定処理の結果に応じて、前記電圧調整回路に与える出力調整値を更新することを特徴とする、請求項１５に記載の不揮発性記憶装置。
  22. 前記制御回路は、選択された消去単位領域に対して２回目以降に消去および書き込みを行う場合には、消去および書き込みが正常に行われたときの出力調整値を前記電圧調整回路に与えた上で、選択された消去単位領域に対して再び消去および書き込みが行われるように制御することを特徴とする、請求項２１に記載の不揮発性記憶装置。
  23. 前記消去単位領域および前記出力調整値記憶部のいずれかに対して、消去または書き込みが行われていることを示すビジー信号を出力するビジー回路をさらに備えた、請求項１に記載の不揮発性記憶装置。
JP2005106446A 2005-04-01 2005-04-01 閾値電圧制御機能を有する不揮発性記憶装置 Ceased JP2006286118A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005106446A JP2006286118A (ja) 2005-04-01 2005-04-01 閾値電圧制御機能を有する不揮発性記憶装置
US11/377,433 US7280409B2 (en) 2005-04-01 2006-03-17 Non-volatile memory device with threshold voltage control function
CNB2006100716680A CN100472655C (zh) 2005-04-01 2006-03-30 具有阈值电压控制功能的非易失性存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005106446A JP2006286118A (ja) 2005-04-01 2005-04-01 閾値電圧制御機能を有する不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP2006286118A true JP2006286118A (ja) 2006-10-19
JP2006286118A5 JP2006286118A5 (ja) 2008-04-10

Family

ID=37030529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005106446A Ceased JP2006286118A (ja) 2005-04-01 2005-04-01 閾値電圧制御機能を有する不揮発性記憶装置

Country Status (3)

Country Link
US (1) US7280409B2 (ja)
JP (1) JP2006286118A (ja)
CN (1) CN100472655C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146474A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 不揮発性半導体記憶装置
JP2009266349A (ja) * 2008-04-28 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置
JP2009301616A (ja) * 2008-06-11 2009-12-24 Toshiba Corp 不揮発性半導体記憶装置
JP2013073643A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 不揮発性半導体記憶装置

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432812B2 (en) * 2006-04-26 2008-10-07 Xerox Corporation Passive radio frequency device for monitoring wear in components
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
US8050086B2 (en) 2006-05-12 2011-11-01 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) * 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US8369141B2 (en) 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
JP2008270343A (ja) * 2007-04-17 2008-11-06 Renesas Technology Corp 不揮発性半導体記憶装置
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
JP5241148B2 (ja) * 2007-06-08 2013-07-17 スパンション エルエルシー 半導体装置及びその制御方法
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8000141B1 (en) * 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
WO2009090731A1 (ja) * 2008-01-16 2009-07-23 Fujitsu Limited 半導体記憶装置、制御装置、制御方法
US8159874B2 (en) 2008-01-22 2012-04-17 Micron Technology, Inc. Cell operation monitoring
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
KR101373751B1 (ko) * 2008-06-03 2014-03-13 삼성전자주식회사 칩 면적을 줄여 트리밍 작업의 확장성을 갖는 불휘발성메모리 장치
JP4505766B2 (ja) * 2008-06-30 2010-07-21 ルネサスエレクトロニクス株式会社 データ処理装置及びトリミングデータ読み出し方法
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
JP2011211767A (ja) * 2010-03-29 2011-10-20 Toshiba Corp 半導体集積回路装置
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
TWI514391B (zh) * 2013-07-23 2015-12-21 Winbond Electronics Corp 半導體記憶裝置及其抹除方法
US9589645B2 (en) * 2014-10-06 2017-03-07 Sandisk Technologies Llc Block refresh to adapt to new die trim settings
US9928126B1 (en) 2017-06-01 2018-03-27 Apple Inc. Recovery from cross-temperature read failures by programming neighbor word lines
TWI717749B (zh) * 2019-06-10 2021-02-01 慧榮科技股份有限公司 記憶體之資料清除方法及應用其之儲存裝置
JP2021174566A (ja) * 2020-04-27 2021-11-01 キオクシア株式会社 半導体記憶装置
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002133887A (ja) * 2000-10-31 2002-05-10 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ装置
JP2002208291A (ja) * 2001-01-15 2002-07-26 Matsushita Electric Ind Co Ltd 不揮発性記憶装置
JP2003178597A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320488A (ja) * 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
JP2000348493A (ja) 1999-06-03 2000-12-15 Fujitsu Ltd 不揮発性メモリ回路
US6452837B2 (en) * 1999-12-27 2002-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory and threshold voltage control method therefor
JP3653449B2 (ja) 2000-06-15 2005-05-25 シャープ株式会社 不揮発性半導体記憶装置
JP4663094B2 (ja) 2000-10-13 2011-03-30 株式会社半導体エネルギー研究所 半導体装置
JP2005228371A (ja) * 2004-02-10 2005-08-25 Toshiba Corp 半導体記憶装置及びその閾値電圧制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002133887A (ja) * 2000-10-31 2002-05-10 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ装置
JP2002208291A (ja) * 2001-01-15 2002-07-26 Matsushita Electric Ind Co Ltd 不揮発性記憶装置
JP2003178597A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 半導体記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146474A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 不揮発性半導体記憶装置
JP2009266349A (ja) * 2008-04-28 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置
US8310873B2 (en) 2008-04-28 2012-11-13 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
JP2009301616A (ja) * 2008-06-11 2009-12-24 Toshiba Corp 不揮発性半導体記憶装置
JP2013073643A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
CN100472655C (zh) 2009-03-25
US20060221681A1 (en) 2006-10-05
US7280409B2 (en) 2007-10-09
CN1841559A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
JP2006286118A (ja) 閾値電圧制御機能を有する不揮発性記憶装置
JP5583185B2 (ja) 不揮発性半導体メモリ
CN107785051B (zh) 半导体存储装置
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
KR101312887B1 (ko) 메모리 디바이스에서의 다중 레벨 프로그램 검증
US8897075B2 (en) Semiconductor memory device and method of programming the same
JP2007035214A (ja) 不揮発性半導体記憶装置
JP2007272952A (ja) 半導体記憶装置
KR20070003639A (ko) 임계치 전압의 상위를 이용하여 데이터를 기억하는 메모리셀을 포함한 반도체 기억 장치
KR100550789B1 (ko) 플래시 메모리 소자의 프로그램/소거 전압 공급 회로
KR101668340B1 (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
JP3974778B2 (ja) 不揮発性半導体メモリ装置およびそのデータ消去方法
KR100840562B1 (ko) 비휘발성 반도체 기억장치 및 기록방법
US8339866B2 (en) Semiconductor memory device
JP2007102923A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
WO2015155860A1 (ja) 情報記憶装置及び情報記憶装置の制御方法
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP5280027B2 (ja) 半導体装置及びその制御方法
JP2015109121A (ja) 半導体記憶装置
JP2013125575A (ja) 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法
JP2011065704A (ja) 不揮発性半導体記憶装置
JP3886481B2 (ja) 不揮発性半導体記憶装置及びその制御方法
JP2013125574A (ja) 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110202

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20110624