TW493231B - Improved etching methods for anisotropic profile - Google Patents

Improved etching methods for anisotropic profile Download PDF

Info

Publication number
TW493231B
TW493231B TW089102661A TW89102661A TW493231B TW 493231 B TW493231 B TW 493231B TW 089102661 A TW089102661 A TW 089102661A TW 89102661 A TW89102661 A TW 89102661A TW 493231 B TW493231 B TW 493231B
Authority
TW
Taiwan
Prior art keywords
layer
etching
iridium
electrode layer
gas
Prior art date
Application number
TW089102661A
Other languages
English (en)
Inventor
Jeng H Hwang
Chentsau Ying
Guangxiang Jin
Steve S Y Mak
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW493231B publication Critical patent/TW493231B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

493231 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明() 發明領 本發明係有關於鉑及銥之電漿蝕刻。更明確地說,本 發明提供一種方法使用電漿蝕刻鉑及銥以產生含銷電極 及銀電極之半導體積體電路。 1l5〇L3_L. 進行數位資訊之儲存及讀取是現代數位電子技術之 常見應用。記憶體尺寸及存取時間被視為電腦科技進步之 一種量測方法。儲存電容器經常被使用為記憶體陣列元 件。現行技術已經進步到,小特徵尺寸高密度之動態隨機 存取記憶體(DRAM)元件需要具有較高介電常數材料之大 電容值儲存電容。該高介電常數材料或鐵電材料主要係由 燒結氧化金屬作成並包含相當量之高活性氧。於以此鐵電 材料或薄膜形成電容器時,電極必須由最低反應性之材料 作成’以防止電極氧化,這將降低儲存電容器之電容值。 因此,貴金屬,例如鉑(鉑),鈀(Pd),銥(1〇等係使用以製 造高密度DRAM電容器之較佳金屬。 可能做為電容電極之貴金屬中,鉑及銥已經成為—具 吸引力之候選者,因為其對氧不具活性並已知有較其他電 極例如Ru〇2及Pd為低之漏電流(<1〇_9安培/平方公分)。 鉑及銥同時是一良導體。 於先前技藝中,鉑及銥蝕刻已可由例如王水之涯蚀^ 方式進行等向性蝕刻,或以氬離子磨銑或其他方式進行非 等向性蝕刻《因為等向蝕刻之特性,使用王水之濕餘刻方 第2頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -ϋ ϋ >i_i ϋ n i I n 1 n ϋ an · i ϋ ϋ ϋ n ϋ I ):eJ I I I I I —I n I < (請先閱讀背面之注意事項再填寫本頁) 4^3231 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 式造成製程準確度之劣化。等向性蚀刻之精密度對於細微 圖案之製程並不夠高。因此,以等向特性蚀刻進行鉑及銥 電極之次微米作圖(patterning)有困難。再者,離子磨銑(即 非等向性餘刻)之問題則是因為鉑及銥,用於行成電極其 姓刻速度對於大量生產而言太慢。 為了增加蝕刻銘及銥時之製程準確度,各種研究及開 發相當熱烈,特別是以乾蝕刻製程蝕刻鉑及銥之領域,其 中乾蚀刻係使用蝕刻氣體(例如Cl2,HBr,02等)。以下所 敘述之先前技藝代表了以蝕刻氣體電漿蝕刻鉑之目前最 先進技藝® 由松本等人領證之美國專利第5,492,855號中揭示, 半導體元件製造方法,其中有一絕緣層,一底電極鉑層, 一介電質膜及一上電極鉑層提供於具完成電路元件及接 線之基板上’然後,在選擇性乾蝕刻上電極鉑層及介電質 膜後’一電谷係藉由選擇性乾蚀刻底電極舶層所形成。該 製造方法使用一含硫成份之氣體作為用於鉑蝕刻之蝕刻 氣體,或者含硫成份作為添加氣體之蝕刻氣體;並且,於 乾蚀刻鉑之前以離子佈植方式使硫佈植入鉑層,以合成一 硫及鉑化合物,然後,乾蝕刻如此合成之鉑化合物。 由松本等人所領證之美國專利第5,527,729號揭示製 程步驟,以於已形成電路元件及接線等之基板形成一絕緣 層,一第一金屬層,一介電質膜及一第二金屬層。一上電 極及一電容膜係由乾蝕刻第二金屬層及介電膜所形成。一 底電極係由乾蚀刻第一金屬層所形成。用於乾蝕刻第二金 第3頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ------------ 4 - , (請先閱讀背面之注惫事項再填寫本頁) 訂---------線 A7 B7
493231 五、發明說明() 屬層之蚀刻氣體是含函化氫(例如ΗΒγ)及氧之;昆合氣體 該氣禮i有氧對總函化氫及氧組之比例設定約在1〇%: 35。/。。蚀刻氣體亦被告示為含烴類之I體,例如氯仿。私 本等人使用氧化碎層作為於基板1:之JI彖層,及一銷層^ 免層作為第一及弟一金屬層。第二金屬層及介電質膜之t 蝕刻係於不高於約5巴之低壓範圍進行,其中具有高蚀刻 速度。松本等人更揭示函化氫及氧之混合氣髏被作用為餘 刻氣體,於軋化聲上之姓刻速度可以較由鉑層或鈀層作成 之弟一金屬層相對足夠較低’以此方式,可以被避免在第 一金屬層下之罐声ft矽層之過量蝕刻,以及,可以防止對於 在氧化矽層下之"電路元件及接線等之傷害。再者”,依據松 本等人,銘^介^電質材料對光阻劑之蝕刻速度比可以藉由 降低光阻劑之:顧鐵速度而增加。因此,鉑及介電質材料之 蝕刻可以藉由使用一般厚度光阻劑(一般來說,約12至2 微米及更厚)之邊罩加以進行,而非使用傳統之厚層光阻 劑(約3微米厚或更厚些)。 蕭等人於1990车九月1日之J· App. Phy· 68(5)第 24 1 5-2423Ά文章"微波氧電漿中之鉑金屬蚀刻,,中,揭示 了在電漿及化學系統中對金屬蚀刻之研究。研究發現流動 型微波系二统所產生之氧電漿對鉑箔之蝕刻以及即使在低 功率輸入(200瓦)亦發生之快埤蝕刻(〜6埃每秒)。包含氧 原子濃度,離子濃度,及電子溫度之主要電漿參數被蕭等 人量測到為微波搞合器下成距離之函數。這些參數與於笛 之蚀刻速率相關,該速率於離搞合器距離增加時下降《基 第4頁 本紙張尺度適用中國國家標準(CNS〉A4規格X 297公_ ρ Γ I 1 I n I" ϋ H ϋ I- H ϋ i ϋ I I 麵 I I · I I i I I 遍 (锖先閱讀背面之注意事項再填寫本頁) 線: 經濟部智慧財產局員工消费合作社印製 493231 Α7 Β7
經濟部智慧財產局員工消費合作社印製 五、發明說明() 於這些相關性’蕭等人公式化出一簡單之機械模型。由蕭 等人之研究更發現蚀刻鉑於氧電漿喷氣中為氧原子及高 能量電子之伴隨作用。 西川等人於 1995 年 Jpn. J· Appl. Phys. Vol.34 第 767-7 70頁標題為"於RF磁控管及電子環繞共振式電漿中 之鉑蝕刻及電漿特性”文章中揭示一研究,其中,鉑蚀刻 之特性係使用RF磁控管及電子環繞共振式(ECr)電漿配 合電漿參數(中性濃度,電漿密度等)之量測加以調查。西 川等人於C12電漿中,以由0.4至50毫托耳進行實驗。於 RF磁控管電漿中,鉑之蝕刻率係於基板溫度20至1 60°C 時保持定值。當氣體壓力由5 0降低至5毫托耳時,蝕刻 速率及電漿電子密度增加。於3 00瓦RF功率之ECR電漿 中,西川等人發現,氣體壓力由5降低至0.4毫托耳,且 電漿電子密度隨氣體壓力降低逐漸增加,鉑之蝕刻速率幾 乎為定值(〜100奈米/分鐘)。西川等人之研究就蚀刻良率 與中性Cl2通量及入射於基板之離子流比例間之關係討論 了這些實驗結果。 橫山等人於 1 995 年 Jpn· J. Appl. Phys· ν〇1·34 第 767-770頁標題為,,以高密度ECR電漿於ΡΖΤ/鉑/TiN結構 之高溫蝕刻,,文章中揭示一研究,其中以旋塗式玻璃(S0G) 為蝕刻罩之PZT7鉑/TiN/Ti結構微米作圖技術係使用一高 密度電子環繞共振式(ECR)電漿及一高於300°C之基板溫 度加以實覌。一 30%-Cl2/Ar氣體被用以蝕刻一鉛錯献(PZT) 膜。沒有殘留沉積,而導致大於80度之蚀刻輪廓。一 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------- -------訂 i ml---線· *瓤| 蝎 ·- (請先閱讀背面之注意事項再填寫本頁) 493231 經濟部智慧財產局員工消費合作社印製 A7 ____B7 五、發明說明() 40%-〇2/C12氣體係用以蝕刻鉑膜。蝕刻完全於Ti層停止。 30奈米厚之沉積仍保留於側壁上。橫山等人將其浸入一氯 化氫酸後去除這些沉積。鉑膜之蝕刻輪廓係大於80度。 Ti/TiN/Ti層係以純氯氣加以蝕刻。由SOG罩導致之尺寸 偏差低於0.1微米。橫山等人以穿透式電子顯微鏡及能量 分散X射線頻譜(TEM-EDX)分析,並未檢測出SOG及PZT 間任何交互擴散。 優等人於 1996 年 Jpn. J. Appl. Phys· Vol.35 第 2501-2504頁標題為”於Ar/Cl2/02電漿中蝕刻鉑之蝕刻坡度控 制"文章中揭示在20°C之溫度下使用一磁控加強反應性離 子蝕刻機(MERIE)進行鉑圖案之〇·25微米設計規則蝕刻。 優等人發現有關於MERIE蝕刻之主要問題是蝕刻產物之 再沉積入圖案側壁中,使得其很難降低圖案尺寸。於分別 使用光阻罩及氧化物罩之兩個例子中,蝕刻產物之再沉積 入側壁中係被C12添加入Ar中所降低,雖然蝕刻出之坡度 降低至45度。再沉積物係被HC1清洗製程所去除。 柯特奇於1996年十一月之”半導體國際,,第109-116 頁中標題為”用於DRAM電容器之高κ介電材料”一文中, 說明加入高介電質材料至動態隨機存取記憶體(DRAM)儲 存電容之潜在優點’並評論對高介電質層之需求,以適用 於十億位元世代之簡單堆眷電容結構。柯特奇揭示當考量 使用堆疊電容結構之高介電材料時,以下重 ^ Α卜事件必須考量: 電極圖案,高介電質材料/阻障層相互你 , w傾立作用,電極/高介電 質材料相互作用,表面粗糙度(例如小π如玄、μ ^ Λ — 起+ ),階梯覆蓋, 第6頁 ----^----------------訂---------線一 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 493231 A7 ---—-----B7____ 五、發明說明() 高介電質材料均勻度(例如厚度,成份,晶粒尺寸/定向等) 及阻障層(例如氧及矽擴散,導電率,接觸阻抗及交互作 用等)。各種材料及材料組合被柯特奇所研究以與包含貴 金屬(即銷,銥,鈀)及導體金屬氧化物(即Ir〇2及Ru〇2) 之介電層一起使用。這些材料之功函數,其被乾蝕所作成 圖案之能力,有關於表面粗糙之表面穩定度及其於半導體 I程中之適用性被列於以下之表I中。
表I 合適用方 t鈣鈦礦介電質之各種電極材料之特性比赫 材料選擇 功函數 乾蝕 表面穩定度 沉積方法 舶 5.6-5.7 困難 潛在問題 ^ __ Ru 4.7 容易/危險 潛在問題 濺鍍 Ru〇2/Ru 容易/危險 良好 反應濺鍍 Ir 5.0-5.8 困難 良好 濺鍍 Ir02/Ir 困難 良好 反應濺鍍 Pd 5.1-5.6 困難 ? 濺鍍 柯特奇更於”用於dram電容器中之高K介電質材料 ”中揭示有關於製造dram晶片時需要克服之主要問題之 一為作出電極圖案。乾蝕刻貴金屬電極,例如鉑,Pu , Pd 及Ir時會產生之少量之揮發物種。因為蝕刻機制主要為物 體濺鍍,即使於RIE製程時,圍籬係典型地形成於光阻劑 之側邊。為了消除圍籬之問題,於蝕刻製程中,可能餘刻 -------------------訂---------線一 **•1·^ Μ ^ (請先閱讀背面之注意事項再填寫本頁) 第7頁
493231 A7
五、發明說明() 經濟部智慧財產局員工消費合作社印製 圍籬層並腐蚀纽劑之側邊,而造成,,清潔,,金屬結構,但 具有傾斜側壁角及喪失對於關鍵尺寸之控制。當特性尺寸 收縮小至〇· 1 8微米或更小時,只能容許有限之側壁角偏 斜。柯特奇呈現以下表II中一些高介電質材料,其已經被 考量以使用於一 DRAM電容中,各種可以被用以形成薄膜 之方法,及允許範圍:
表II 各采 1.. j?介料及形成方法及介電常數之比較 材料 沉積方法 ε τ(薄膜) SrTi03 MOCVE’ECR-CVD’S0l-gel, ί賤鍍, PLD 90-240 (Ba, Sr)Ti03 MOCVE’ ECR-CVD’ sol-gel,賤鍵, PLD 1 60-600 PLT MOCVD,sol-gel,>賤鍍,pld 400-900 PZT及 PLZT M0CVD,sol-gel,賤鍍,pld >1000 妙克夫等人於1996年美國賓州費城AVS第43屆座 談會中發表之’’無圍籬圖案鉑及銥結構中之反應離子蝕刻 ”中,報告於無圍籬圖案結構之反應離子蝕刻(RIE)時,鉑 蚀刻過程之時間進程調查。妙克夫之實驗包含同時製程具 有相同2500埃厚鉑膜層之兩氧化矽晶圓,但有不同厚度 之光阻(PR)罩。蝕刻係被暫停於完全蝕刻製程之20 , 40 , 第8頁 本紙張尺度適用中國國家標準(CNS)人4規格(210 X 297公釐) -----—— — ——夸—----- 丨訂--------•線j (請先閱讀背面之注意事項再填寫本頁) 493231
五、發明說明() 經濟部智慧財產局員工消費合作社印製 60及_,以便劈開小片晶„,用以作掃描式電子顯微鏡 (SEM)分析。使用已知對25〇〇埃厚膜層不會產生無圍籬蝕 刻之Ch系RIE條件,妙克夫等人發現嚴重圍籬實際地覆 蓋PR罩於蝕刻製程之前2〇%部份中。當蝕刻持續時,圍 籬結構逐漸發展,達到最大高度及寬度然後逐漸消退,到 於製程結束之前完全消失。由妙克夫之資料顯示一蝕刻鉑 結構之最終輪廓取決於p R罩之啟始厚度及斜率,以及銘 層之啟始厚度。妙克夫等人更於,,反應離子蝕刻產生無圍 籬圖案鉑結構之新發現”文章中報告,對暫態圍籬行為之 觀察提供到目前為止支持伴隨著鉑膜RIE於鹵素系電聚 時,存在化學協助物理濺鍍成份之強而有力證據。 凱等人於1996年電化學學會報第5 1 5-520頁標題為 MPZT系鐵電裝置之鉑電極蝕刻” 一文中揭示,使用鉑(pt) 蚀刻製造電容之技術困難大部份在於濺鍍製程。當氧及/ 或各種氣態氯或氟化物被用以化學加強蝕刻製程時,兩蝕 刻機制之產物經常為低揮發性並傾向於再沉積於晶圓 上。蝕刻後,大片壁狀結構由鉑區之邊緣向上延伸。這些 壁狀結構經常被稱為”面罩”,或”圍籬"或”兔耳”並可以到 達大於其所附著之鉑膜之厚度之兩倍。此結構之存在使得 PZT層之沉積成為不可能。凱等人更揭示即使可以降低再 沉積而只形成小”塊”形狀,形成此”小塊”之高電場加強了 介電崩潰之機率。雖然,可以找到低再沉積或不沉積之製 程條件,但經常造成無法接受之傾斜鉑輪廓角。凱等人觀 察當製程條件被調整增加側壁垂直性時,再沉積變得更嚴 第9頁 本紙張尺度適用中國國家標準(CNS)人4規格(210 x 297公釐) ^----------------^--------- (請先閱讀背面之注意事項再填寫本頁) 493231 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 重。雖然經常使用溶劑槽中之濕式清洗於蝕刻之後,但伴 隨想要之垂直側壁而來之重度再沉積使得此方法非常無 效率。 前述之先前技藝例顯示出,一般而言蝕刻輪廓具乾淨 垂直高密度區域輪廓及對CD(關鍵尺寸)之控制係成功電 漿蝕刻具有鉑電極之十億位元(及以上)DRam鐵電元件之 重要因素。再沉積及輪廓控制被發現有高度相關。輪廓角 及再 >儿積之最佳化需要於兩者中做一權衡。當劇烈之後餘 刻清洗(例如以酸濕清洗,機械研磨等)可以緩和達到無沉 積電漿蝕刻之部份需要,這些後蝕刻清洗並不具有所需之 準確度,因為鉑電極本身會被現行已知之後蝕刻清洗方法 所腐蚀及/或劣化。同樣情形發生於銥電極。 / 因此,所需要及發明的是一種用以姓刻銘層及銥層之 方法:以生產高密度積體電路半導體元件,其鉑及銥;極 具有高角度(L85度)之鉑及銥輪廓非等向性。更需要及 明的是一種半導體元件,其包含多數具有銘或銀輪廊等: 或大於85度(銘或銀電極,且其間距等於或低於約 微米,每一電極具有等於或低於〇 . 寬度)。 倣未 < 關鍵尺寸(例如 發明概要: 本發明廣泛地提供一種蝕刻佈 ^ 吓直於基板上《鉑電柅 層之方法,該方法包含步驟: 極 a)提供一支持一鉑層之基板; 第10頁 ‘紙張尺度適財關家標準(CNS)A4規格(2$_ X 297公釐) —·—丨.!—'#--------訂—一—線m (請先閱讀背面之注意事項再填寫本頁) 493231
五、發明說明( b) 加熱步騾之某柘 ^ ’丞板至一鬲於約1 5 01:之溫度;及 c) 蝕刻鉑電極層,分紅 ^ I括使用含有鹵素氣體(例如鹵素, 如氯)及惰性氣體(例如畜μ μ > (請先閱讀背面之注意事項再填寫本頁) U Μ風)〈蚀刻氣體之高密度電漿,以產 生支持至少一蝕刻鉑層之基板。 在本發明另-實施例中,本發明廣泛提供: a) 提供一支持一銥層之基板; b) 加熱步驟a)之基板至一高於約15〇1之溫度;及 c) 蝕刻銥電極層,包括使用含有函素氣體及惰性氣體 之蚀刻氣體之高密度電繁,以產±支持至少一餘刻銥層之 基板。蝕刻氣體另可包含由〇2及BCh群組所選出之氣 體。此外,蝕刻氣體另可包含由〇2,HC1 , HBr及其群組 所選出4氣體。步驟(a)之基板可以利用加熱支持基板之拖 架予以加熱,使基板達到高於約i5(rc之溫度。 經濟部智慧財產局員工消費合作社印製 在如述方法中’銘層及銀層較佳為鉑電極層及銀電極 層。咼密度電漿之蝕刻氣體是一種具有離子密度大於約 1 09每立方公分之蝕刻氣體,較佳係大於約丨〇 u每立方公 分。蝕刻氣體亦可以含有一由包括BC13,HBr及其混合之 群組所選出之氣體。鉑及銥層可以另外包含一佈置於特定 個別層部份之遮罩層以於蝕刻步驟選擇性地保護特定個 別層。於本發明蝕刻銥之具體實施例中,如果遮罩層為一 由Ti及/或TiN所組成之硬式遮罩層,含有Ar/Cl2/〇2化 學成分與高濃度〇2之蝕刻氣體於蝕刻銥時產生銥對Ti及 /或TiN大於8左右(較佳大於10)之選擇性。鉑及銥層個 別可以另外包含一佈置於特定個別層選擇部份之特別保 第11頁 本紙張尺度適用中國國家標準(CNS)人4規格(210 X 297公釐) 493231 A7 B7
五、發明說明() 護層位於遮罩層及特定個別層之間。遮罩層可於蝕刻步赞 之中或其後被去除。同樣地,保護層町於蝕刻步驟之中或 其後被去除。 銷層是部份或整個包含一銘晶圓中,蚀刻始層之方法 另外包含將含有鉑之鉑晶圓置於高密度電漿室中,該室具 有一線圈電感器及一晶圓托架;及在以下製程條件下,進 行蝕刻步驟(C)於高密度電漿室: 製程 參數 蝕刻氣體流 50 至 5OOsccm 鹵素氣體(例如氯) 體積之20至95% 惰性氣體(例如氬) 體積之5至80% 壓力,毫托耳 0.1至300毫托耳 線圈電感器之RF功率(瓦) 100 至 5000 瓦 晶圓托架之RF功率(瓦) 50至3000瓦 鉑晶圓之溫度(°C ) 150 至 500〇C 鉑蝕刻速率(埃/分鐘) 200至6000埃/分鐘 線圈電感器之RF頻率 100K 至 300MHz 晶圓托架之RF頻率 100K 至 300MHz · II---P--------訂-----— ! (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 被蚀刻之銷層包含一等於或大於85度,較佳等於或 大於87度,最好等於或大於約88.5度之鉑輪廓。所述製 程條件下所用之蝕刻氣體亦可選擇含有約10%至約90%體 積比之鹵素(例如氯),約5%至約80%體積比之惰性氣體 第12頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 493231 A7 ________B7___ 五、發明說明() (例如氬),以及約4%至約25%體積比之HBr或BC13。 銥層是部份或整個包含一銀晶圓中,蚀刻銀層之方法 另外包含將含有銥之銥晶圓置於高密度電漿室中,該室具 (請先閱讀背面之注意事項再填寫本頁) -·1111111 ·1111111! . 經濟部智慧財產局員工消費合作社印製 氣,約10%至約60%體積比之鹵素(例如氯),約30%至約 8 0%體積比之惰性氣體(例如氬),以及約5%至約20%體積 比之HBr及/或HC1。 第13頁 本紙張尺度適用中國國家標準(CNS)人4規格(210 X 297公釐) 有一線圈電感器及一晶圓托架; 行蝕刻步驟(C)於高密度電漿室: 及在以下製程條件下,進 製程 參數 蝕刻氣體流 50 至 5OOsccm 鹵素氣體(例如氯) 體積之10至60% 惰性氣體(例如氬) 體積之30至80% 氧氣 體積之5%至40% 壓力,毫托耳 0.1至300毫托耳 線圈電感器之RF功率(瓦) 100 至 5000 瓦 晶圓托架之RF功率(瓦) 50至3000瓦 銥蝕刻速率(埃/分鐘) 200至6000埃/分鐘 線圈電感器之RF頻率 100K 至 300MHz 晶圓托架之RF頻率 100K 至 300MHz 被蝕刻之銥層包含一等於或大於80度,較佳等於或 大於82度,最好等於或大於約 8 5度之銀輪廓。所述製程 條件下所用之蝕刻氣體亦可有約 5%至約20%體積比之氧 493231
經濟部智慧財產局員工消費合作社印製 本發明同時提供一種產生包含電極(即鉑或銥電極)之 電容結構之方法,該方法包含步驟: a) 提供一基板支持一薄膜層(即鉑電極層或銥電極層) 及至少一佈置於該層選定部份上遮罩層; b) 加熱步驟a)之基板至一高於約15(Γ(:之溫度;及 〇蚀刻薄膜層,包括使用含有㈣氣體(例㈣素,如 氯)及惰性氣體(例如氬)之蝕刻氣體之電漿,以生產具有至 y 电極(即銷電極或銀電極)之電容結構。 琢至少一遮罩層係於蝕刻步驟(〇)時或步驟之後被 去除。於步驟(a)之薄膜層可以另外包含一保護層佈置於遮 罩層及薄膜層間之選定部份上。由蝕刻步驟所產生之蝕 亥J層(即鉑%極層或銀電極層)包含一輪廓(即鉑輪廓或銀 輪廓)等於或大於80度,較佳等於或大於85度,更佳等 於或大於87度’最好等於或大於約88.5度。 在本發明蝕刻鉑一具體實施例,步驟(c)之電漿蝕刻氣 體明確地包含鹵素(例如氯),惰性氣體(例如氬),及由包 含HBr ’ BCh及其混合群組選出之氣體。鉑電極層是部份 或整個包含於一鉑電極晶圓中,產生包含一鉑電極層電容 結構之方法另外包含:於步驟(c)之前,佈置鉑電極晶圓於 高密度電漿室中,該室具有一線圈電感器及一晶圓托架; 及在以下列製程條件下,進行蝕刻步驟(c)於高密度電漿 室: 處理. 參數 蚀刻氣體流 50至50〇sccm 第14頁 本紙張尺度適用中國國家標準(CNS)人4規格(210 X 297公釐)
493231 A7 B7 經濟部智慧財產局員工消費合作社印製 體積比約10至90% 體積比約5至80% 體積比約4至2 5 °/〇 〇·1至300毫托耳 100 至 5000 瓦 50至3000瓦 約 150 至 500°C 200至6000埃/分鐘 100K 至 300MHz 100K 至 300MHz 五、發明說明( 鹵素氣體(例如氯) 惰性氣體(例如氬) HBr 及 /或 BC13 壓力,毫托耳 線圈電感器之RF功率(瓦) 晶圓托架之RF功率(瓦) 鉑電極晶圓之溫度(°C ) 銘蝕刻速率(埃/分鐘) 線圈電感器之RF頻率 晶圓托架之RF頻率 所產生之鉑電極係被分離開一距離或一間隔等於或 小於約0 · 3微米。每一鉑電極包括一尺寸等於或小於約〇. 6 微米,較佳等於或少於0.3微米。最好,每一鉑電極具有 寬度等於或小於0 · 3微米,長度等於或小於約0 · 6微米, 及一高度等於或小於約0.6微米。蝕刻鉑之蝕刻氣體電漿 包含高密度電感耦合式電漿。蝕刻氣體較佳包含惰性氣 體,其係由包含氦,氖,氬,氪,氙,氡及其混合之群組 中選出。最好惰性氣體係由氦,氖,氬及其混合之群組中 選出。最好,惰性氣體是氬。如同先前所指出,蝕刻鉑之 高密度電感耦合電漿之蝕刻氣體最好包含或基本上包含 氯,氬及HC1及/或HBr。 在本發明蝕刻銥一具體實施例,步驟(c)之電漿蝕刻氣 體明確地包含氧氣,齒素(例如氯),惰性氣體(例如氬), 第15頁 本紙張尺度適用中國國家標準(CNS)乂4規格(210 X 297公釐) ----------------------- (請先閱讀背面之注意事項再填寫本頁) 493231 A7 B7 五、發明說明( 及由包含HBr,HC1及其混合群組選出之氣體。銥電極層 是部份或整個包含於一銥電極晶圓中,產生包含一銥電極 層電谷結構之方法另外包含:於步驟(c)之前,佈置敏電極 晶圓於高密度電漿室中,該室具有一線圈電感器及一晶圓 托架,及在以下列製程條件下,進行蝕刻步驟(c)於高密度 電漿室: 經濟部智慧財產局員工消費合作社印製 處理 蝕刻氣體流 氧氣 鹵素氣體(例如氯) 惰性氣體(例如氯) HBr 及 /或 HC1 壓力,毫托耳 線圈電感器之RF功率(瓦) 晶圓托架之RF功率(瓦) 银電極晶圓之溫度(°C ) 銥蝕刻速率(埃/分鐘) 線圈電感器之RF頻率 晶圓托架之RF頻率 參數 50 至 5OOsccm 體積比約5至20% 體積比約10至60% 體積比約30至80% 體積比約5至20% 0.1至300毫托耳 100 至 5000 瓦 50至3000瓦 約 150 至 500°C 200至6000埃/分鐘 100K 至 300MHz 100K 至 300MHz 蝕刻銥之蝕刻氣體電漿包含高密度電感耦合式電 漿。蝕刻氣體較佳包含惰性氣體,其係由包含氦,氖,氬, 氪,氙,氡及其混合之群組中選出。最好惰性氣體係由氦, 第16頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 -----^---------------訂-------!線 j (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 493231 A7 —____B7 五、發明說明() 氖,氬及其混合之群組中選出。最好,惰性氣體是氬。如 同先前所指出,蝕刻銥之高密度電感耦合電漿之蝕刻氣體 最好包含或基本上包含氯,氬及氧氣或BC13;亦或,氧氣, 氯’亂及HC1及/或HBr。 本發明更廣泛提供一製造半導體元件之方法,該方法 包含步驟: a) 形成一圖案阻抗層,一遮罩層及一電極層(即銷電極 層或銀電極層)於具有電路元件形成於其上之基板上; b) 蚀刻遮罩層之一部份,包括使用蝕刻氣體之電聚, 以蚀穿並由電極層去除遮罩層之部份,以產生支持圖案阻 抗層,一殘留遮罩層及電極層之基板; c) 去除步驟b)中之阻抗層,以產生支持殘留遮罩層及 電極層之基板; d) 加熱步驟c)之基板至大於約15〇。(:之溫度;及 e) 钱刻步驟d)之電極層,包括使用一高密度電漿之蚀 刻氣體。本發明蝕刻鉑層之具體實施例中,蝕刻氣體較佳 包含函素(例如氯)及惰性氣體(例如氬),以產生具有至少 一銘電極之半導體元件。本發明蝕刻銥層之具體實施例 中’蚀刻氣體較佳包含氧氣,自素(例如氯)及惰性氣體(例 如氬),以產生具有至少一銥電極之半導體元件。 本發明同時更廣泛提供一種蚀刻佈置於基板上電極 層之方法,該方法包含步驟: a)提供一支持一電極層(即鉑電極層或銥電極層),一 保護層於電極層及一遮罩層於保護層,及一圖案阻抗層於 第17頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -------------*41^--------訂---------線- (請先閱讀背面之注意事項再填寫本頁) A7
4VJ231 五、發明說明() 遮罩層之基板; b)蝕刻遮罩層之一部份,包含使用蝕刻氣體之電漿, 、触穿並由保濩層上去除遮罩層之部份以暴露部份保護 層並產生支持電極層,一保護層於電極層,一殘留遮罩層 於包極層,及一圖案阻抗層於殘留遮罩層之基板; Ο由步驟b)中之殘留遮罩層上去除圖案阻抗層,以產 生支持電極層,及保護層於電極層,及殘留遮罩層於保護 層上基板; d) 加熱步驟c)之基板至大於約i5(rc之溫度;及 e) 蚀刻保護層之暴露部份以露出部份電極層,並產生 支持電極層’殘留於電極層之保護層,及殘留於殘留保護 層之遮罩層之基板;及 f) 蚀刻步驟e)之電極層之暴露部份,包括使用一高密 度電衆之蚀刻氣體。若蝕刻之電極層包含鉑,則蝕刻氣體 包含鹵素(例如氯)及惰性氣體(例如氬)以產生支持具有殘 留保護層於被蝕刻鉑電極層之鉑電極層,及殘留遮罩層於 殘留保護層之基板。若蚀刻之電極層包含银,則蚀刻氣體 包含氧氣,#素(例如氯)及惰性氣體(例如氬)以產生支持 具有殘留保護層於被蝕刻銥電極層之銥電極層,及殘留遮 罩層於殘留保護層之基板。 於加熱基板至高於約150 °C溫度之前,圖案阻抗層較 佳由殘留遮罩層去除,因為此高溫將損壞阻抗層。殘留遮 罩層可以自電極層去除,於加熱基板溫度至大於150 °C之 前或之後,及於蝕刻步驟時或之後進行。電極層(即鉑電 第18頁 本紙張尺度適用中國國家標準(CNS)人4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -售--------訂---------線j 經濟部智慧財產局員工消費合作社印製 493231
五、發明說明( 經濟部智慧財產局員工消費合作社印製 極層或銀電極層)係部份或完全包含於晶圓中(即麵 圓或銥電極晶圓)。保護層之目的係確保於遮罩層及粕 銥層間之附著力,同時保持鉑及銥電極層之鉑及短輪靡及 特別是於本發明所用之鉑及銥蝕刻製程進行時。最好 被蝕刻鉑及銥電極去除殘留保護層係由鉑及銥蝕刻步自 之後進行。 如同先前所述,鉑電極層之蝕刻以產生本發明之麵啦 極係於高密度電漿室中進行。鉑蝕刻步驟使用蝕刻氣體之 高密度電漿較佳地包含,h或基本上包含一鹵素氣體(例如 氯),一惰性氣體(即氬)及ΗΒι:及/或BCh。高密度電製室 擁有離子流之個別控制及離子能量之個別控制。如同先前 所述,高密度電漿室中之高密度電漿之離子密度大於1〇9 每立方公分。 製造一半導體元件方法及蚀刻佈置於基板上麵電植 層方法所用高密度電漿室包含一線圈電感器及一晶圓托 架;且兩方法之銷|虫刻步驟係於高密度電漿室中以下列之 前述條件下進行: 2清先閱讀背面之注意事項再填寫本頁} « 第19頁 製程 蝕刻氣體流 鹵素氣體(例如氯) 惰性氣體(例如氬) HBr 及 /或 BC13 壓力,毫托耳 春數 50 至 5OOsccm 體積比計10至90% 體積比5至80% 體積比4至25% 0.1至300毫托耳 本紙張尺度適用中國國家標準(CNS)人4規格(210 X 297公釐) 493231 A7 B7 五、發明說明() 線圈電感器之RF功率(瓦) 晶圓托架之RF功率(瓦) 鉑電極晶圓之溫度(°C ) 鉑蝕刻速率(埃/分鍾) 線圈電感器之RF頻率 晶圓托架之RF頻率 100 至 5000 瓦 50至3000瓦 約 150 至 500°C 200至6000埃/分鐘 100K 至 300MHz 100K 至 300MHz 經濟部智慧財產局員工消費合作社印製 如同先前所述,銥電極層之蝕刻以產生本發明之銥電 極係於高密度電漿室中進行。銥蝕刻步驟使用蝕刻氣體之 高密度電漿或低密度電漿較佳地包含,或基本上包含一鹵 素氣體(例如氯)及一惰性氣體(即氬),較佳為一画素氣體 (例如氯),一惰性氣體(即氬)及氧氣或BC13,或氧氣(〇2) ’ 一鹵素氣體(例如氯),一惰性氣體(即氬)及HC1及/或 HBr。高密度電漿室擁有離子流之個別控制及離子能量之 個別控制。如同先前所述,高密度電漿室中之高密度電漿 之離子密度大於1〇9每立方公分。 製造一半導體元件方法及蝕刻佈置於基板上銥電極 層方法所用高密度電漿室包含一線圈電感器及一晶圓托 架;且兩方法之銥蝕刻步驟係於高密度電漿室中以下列之 前述條件下進行: 製程 蝕刻氣體流 氧氣 參數 50 至 500sccm 體積比計5至20% (請先閱讀背面之注意事項再填寫本頁) 第20頁 本紐尺度適用中國國家標準(CNS)X4規格⑽χ 297公爱) 493231 A7 B7 五、發明說明( 鹵素氣體(例如氯) 惰性氣體(例如氬) HBr 及/或 HC1 壓力,毫托耳 線圈電感器之RF功率(瓦) 晶圓托架之RF功率(瓦) 銥電極晶圓之溫度(°C ) 銀蝕刻速率(埃/分鍾) 線圈電感器之RF頻率 晶圓托架之RF頻率 體積比計10至60% 體積比30至80% 體積比5至20% 0.1至300毫托耳 100 至 5000 瓦 50至3000瓦 約 150 至 500°C 200至6000埃/分鐘 100K 至 300MHz 100K 至 300MHz 經濟部智慧財產局員工消費合作社印製 本發明更提供一半導體元件,更明確地說,一電容結 構’該結構包含一基板,及由該基板所支持之至少兩電極 (即銘電極或銥電極)。電極具有輪廓角度等於或者大於約 85度,較佳等於或大於87度,最好等於或大於約88.5度。 所產生之電極係被分開一距離或一間隔,大約於等於或小 於約0.3微米。每一電極包含一尺寸等於或小於約〇6微 米,較佳等於或少於0.3微米。最好,每一電極具有寬度 等於或小於0 · 3微米,長度等於或小於約〇. 6微米,及一 高度等於或小於約〇. 6微米。 本發明之其他目的及特性對於熟習於本技藝者基於 以下之詳細說明而變得明顯,這些說明係以新方法,半導 體元件,及其較佳實施例配合例示用附圖加以完成。 第21頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----I I I illlln — — — — — — · . (請先閱讀背面之注意事項再填寫本頁) A7
經濟部智慧財產局員工消費合作社印製 凰^簡單說明: 罘1圖為一半導體晶圓之側視圖,該晶圓具有一半導體基 板,一阻障層佈置於半導體基板上,一電極層(即 鉑电極層或銥電極層)佈置於該阻障層上,一遮罩 層佈置於電極層上,及一圖案阻抗層佈置於絕緣層 上。 第2圖為第i圖之半導體晶圓之側視圖,另外包含一保護 層佈置於遮罩層及電極層間於電極層(即鉑電極層 或敏電極層)上。 第3圖為先前技藝電漿製程設備之垂直剖面圖,其包含一 具有用以加強電漿之電磁單元之電漿蝕刻反應 器。 第4圖為由磁場所產生之磁通圖並被示於繞著中心軸旋 轉。 第5圖為第1圖之半導體晶圓之側視圖,於由電極層(即 鉑電極層或銥電極層)之表面去除及蝕刻遮罩層之 一部份後,以外露電極層。 第6圖為第2圖之半導體晶圓之側面圖,於由保護層表面 去除及蝕刻遮罩層部份後,以外露保護層。 第7圖為第5圖之半導體晶圓之側面圖,於由遮罩層一部 份去除圖案阻抗層後,被去除之圖案阻抗層由虛線 代表。 第8圖為第6圖之半導體晶圓之側面圖,於由層表面(即 鉑電極層或餘電極層)去除及蚀刻遮罩層部份後, ---------------- - * 、 - (請先閱讀背面之注意事項再填寫本頁) ^^ ·111111- .線 第22頁
本紙張尺度適用_國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 493231 A7
五、發明說明() 並由遮罩層一部份去除圖案阻抗層後,被去除圖案 阻抗層以虛線作代表。 第9圖為第7圖之半導體晶圓之側面圖,於電極層(即鉑 電極層或銥電極層)被蝕刻後,以產生蝕刻過電極 層。 第1 0圖為第8圖之半導體晶圓之侧面圖,於電極層(即鉑 電極層或銥電極層)被蝕刻後,以產生蝕刻過電極 層。 弟11圖為弟7圖之半導體晶圓之側面圖’於電極層(即舶 電極層或銥電極層)被蝕刻後,以產生殘留遮罩層 留在其上方之蝕刻過電極層。 第1 2圖為弟8圖之半導體晶圓之側面圖,於電極層(即銘 電極層或銥電極層)被蝕刻後,以產生蝕刻過電極 層,殘留遮罩層在殘留保護層之上方。 第13圖為第11圖之半導體晶圓之側面圖,於殘留遮罩層 由蝕刻過電極層表面去除後。 第1 4圖為第1 2圖之半導體晶圓之側面圖,殘留遮罩層及 殘留保護層係由蝕刻電極層(即被蝕刻鉑電極層或 被蚀刻錶電極層)表面去除。 第15圖為第11圖之半導體晶圓之側面圖,殘留遮罩層被 由蝕刻電極層(即被蝕刻鉑電極層或被蝕刻銥電極 層)表面去除及阻障層已經被蝕刻。 第16圖為第12圖之半導體晶圓之側面圖,殘留遮罩層及 殘留保護層係由蝕刻(即被蝕刻鉑電極層或被蝕刻 第23頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------———--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 493231 五、發明說明( 銥电極層)電極層表面去除,及阻障層被蝕刻。 弟17圖為一電感耦合式RF電漿反應器之簡化剖面圖,其 係用以蝕刻電極(即鉑電極層或銥電極層),以產生 一半導體元件。 第18圖另一電感耦合式RF電漿反應器之簡化剖面圖,其 可以用於蝕刻電極層(即舶電極層或銥電極層),以 產生一半導體元件。 第19圖為用於實施例i之測試半導體晶圓之照片示出 始電極層已經依據於實施例丨之製程條件加以触 刻。 第20圖為第19圖之測試半導體晶圓之立體圖之照片,於 氧化物罩被去除後。 第21圖為第19圖之照片之代表圖,相關部份以一參考數 字表示。 第22圖為第20圖之照片之代表圖,相關部份以一參考數 字表示。 S 23圖為-照片示出用於實施例„之測試半導體晶圓之 立體圖’於依據實施例U之製程條件來蚀刻舶電極 層。 第24圖為第23圖之照片之立體圖’相關部份以參考數表 示。 第25圖為一照片示出用於實施例ΙΠ之測試半導體晶圓之 立禮圖’於依據實施例m之製程條件來蚀刻銀電 極層。 第24頁 --------I------------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 49323 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明Γ ) 第26圖為第25,圖之照片之立體圖,相關部份以參考數表 示。 第27圖為一照片示出用於實施例IV之測試半導體晶圓之 立體圖,於依據實施例IV之製程條件來蝕刻銥電 極層。 第28圖為第27圖之照片之立體圖,相關部份以一參考數 字表示。 圖號對照說明: 10 晶圓 12 半導體基板 14 阻障層 15 層 16 電極層 18 遮罩層 20 阻抗層 22 保護層 30 電漿製程設備 31 壁 32 反應室 33 電漿 34 入口 36 水冷陰極 38 RF電源供應 39 陽極 40 線 42 電磁線圈 43 電磁線圈 46 晶圓支持 50 路徑 52 胥密封 54 圓柱蓋 56 蓋 第25頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) r · ϋ II i tmm§ i a ϋ— ^ 4 · n n 1_1 In 11 n n I t (請先閱讀背面之注意事項再填冩本頁) 493231 A7 B7 五、發明說明() 60 接地導體圓柱側壁 62 介電質頂板 64 晶圓托架 68 線圈電感器 72 蝕刻氣體源 74 氣體入口 76 泵 78 RF產生器 80 RF匹配網路 82 内部導電部 84 偏壓RF電源供應 86 外部接地導體 90 電感耦式RF電漿反應器 92 反應器室 94 高密度電漿 (請先閱讀背面之注音?事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 發明詳細說明: 參考附圖,其中本發明之類似部份係以相同參考數加 以表示。如於第1圖中,一晶圓,大致表示為1〇,具有— 半導體基板,大致標示為12。半導體基板12包含電路元 件區域,這些元件未出現於圖中,但對於熟習於本技藏者 係為已知的。一阻障層1 4係佈置於半導體基板丨2 表示為15之層(即一導電性層,例如一鉑層或一銥層)係体 置於阻障層14上。該層15較佳是—電極層16,如於第ι 圖所示。因為電極層1 6較佳一層1 5,所以本發明之以 說明將使用”電極層1 6π,用以描述本發明。炊 χ ^ 菸而,應了解 的是以後所說明之"電極層16,,在本發明中亦相當於”層 1 5π。亦應了解的是,在本發明具體實施例中,丨丨和 电極層1 6 ’’ 可以為”鉑電極層16”或”銥電極層16”,除韭s τ 除非另外言明。因 此,當此後提及”鉑電極層1 6"時,應了觫斛、人丄 丁於本發明具體 第26頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -n I I I «ϋ n H 一:OJ. I I ϋ ϋ ϋ ί I I . 493231 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明() 實施例,電極層16包含鉑而H 士 & 匕"始而且本發明具體實施例乃關於 蝕刻銷以產生本發明所要達到之特徵。同樣,當此後提及 ”叙電極層16"時,應了解對於本發明具體實施例,電極層 16包純而且本發明具體實施例乃關於㈣缺以產生本 發明所要達到之特徵。 因為電極;I 16容易擴散或與半導體基板12内之某此 元素(例如多晶梦插栓)反應’所以阻障層14必須在電極層 16及半導體基板12之^阻障層14同時也作為—附著 劑,用以棋合半導體基板12至電極層16。一遮罩“係佈 置於電極層16上’及-以20表示之圖案阻抗層(例如光 阻劑)係選擇地定位於遮罩層18上,如於第i圖所示。如 於第1圖所示’圖案阻抗層2G包含多數阻抗構件2〇a, 20b’ 20c及20d。於第2圖所示之本發明之另一較佳實施 例中,保遵層2 2係佈置於電極層1 6及遮罩層1 8之間。 阻障層14可以是任何合適阻障層,具有適當地對電 極層16作為一附著劑及一擴散阻障層之雙重功能。阻障 層14可以任何合適厚度。較佳地,阻障層14包含鈦及/ 或鈦合金,例如TiN,並具有由約5〇埃至約6〇〇埃之厚度 範圍,更好是由約200埃至約400埃,最好是約3〇〇埃: 阻障層14較佳係以rf磁控管濺鍍方法,佈置於半導體基 板12上。 電極層16係含有鉑或銥作為電極材料,因為鉑及級 對於氧化不具活性,該氧化反應容易發生於隨後沉積高介 電常數鐵電材料之高溫製程中、電極層16同時也因為銷 第27頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 493231 A7 B7 五、發明說明( 及銥係良導電體而以鉑及銥作為電極材料^電極層16之 厚度係取決於半導體或包含有電極層16之電容裝置其最 終使用而定。一般而言’鉑電極層16之厚度範圍由約5〇〇 埃至約4000埃’更好是由約1000埃至約3000埃,最好 是約2000埃。電極層16較佳係以RF磁控管濺鍍方法佈 置於阻障層14上。 遮罩層1 8可以是任何合適之絕緣或金屬材料,能依 隨後所述程序所蝕刻,使得遮罩層1 8之所有痕跡基本上 自電極層16之表面去除,除了殘留於圖案阻抗層2〇下之 遮罩層18部份(被標示為18a,18b,18c及18d)以外。遮 罩層18可以是任何合適厚度。較佳地,遮罩層ι8包含二 氧化碎(SiΟ2)及/或氮化珍(Si〗N4)或任何其他合適之介電 材料。 在本發明另一具體實施例,遮罩層18包含Ti及/或 TiN,較佳為TiN。如下文將進一部解說,已發現蝕刻上 面有含TiN遮罩層18之銥電極層16,於含有高密度蝕刻 氣體電漿,蝕刻氣體包含氧氣,画素氣體(例如氯)及惰性 氣體(例如氬),所蝕刻之銥電極其銥輪廓其相對於水平之 側壁角等於或大於80度。當除去遮罩層18後產生無圍 籬或遮蔽物形成之乾淨之銥表面。更進一步發現當蝕刻銥 電極層16於高密度蝕刻氣體電漿,蝕刻氣體含氧氣/鹵素 氣體/惰性氣體,而銥電極層支撐含TiN遮罩層1 8,銥對 TiN之蝕刻選擇性大於8.0,較佳高於10·0。應了解本發 明之精神與範圍包含蝕刻支撐含TiN遮罩層18之鉑電極 第28頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線i 經濟部智慧財產局員工消費合作社印製
經濟部智慧財產局員工消費合作社印制π 五、發明說明() 16,鉑電極16蝕刻於高密度蝕刻氣體電漿,蝕刻氣體含 鹵素氣體(及氯)惰性氣體(及氬)。遮罩層18之較佳厚度範 圍由、.’勺5 0 0埃至約9 〇 〇 〇埃,較佳係由約2 〇 〇 〇埃至約7 〇 〇 〇 埃,最好是約3000埃。遮罩層18較佳係由化學氣相沉積 法所佈置於電極層16上。 圖案阻抗層20(即光阻層20,包含光阻構件2〇a,20b, 20c及20d)可以是任何合適材料,能保護任何下層材料(例 如遮罩層1 8)於本發明之蝕刻製程時不受蝕刻。用於圖案 阻抗層20之合適材料包含由酚醛清漆樹脂及一光反應溶 解抑制劑(均基於蘇西之發現)。用於阻抗層2 〇之其他合適 材料係列於由1996年七月由伊藤廣志所著於固態科技命 名為’’深uv樹脂:發展與狀態,,之文章中。圖案阻抗層2〇 可以具有任何合適厚度,較佳地,圖案阻抗層2〇之厚度 範圍由約0.3微米至約L40微米,較佳地,由約〇·5微米 至約1.2微米,最好是約〇 8微米。圖案阻抗層2〇係較佳 由旋塗法佈置於遮罩層18上。 第2圖所描述之本發明實施例中,保護層22係用以 於本發明之㈣刻製㈣,保護一蚀刻始及録電極廣(以 下被表示為16e)之角落(以下被表示為保護層以 另一目的是用以提供對遮罩層18及電極層16良好附著 力》保護層22可以包含任何合適之材料或化學物,例如 敛及/或氮化鈇等’並可以被方便地例如藉由^磁控管进 鍍法,佈置於電極層16之表面上。保護層22之厚度可以 是任何合適厚度,較佳範圍由約5〇埃至約ι〇〇〇埃較佳 第29頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) -----;------•裝--------訂--------- (請先閱讀背面之注意事項再填冩本頁) 493231 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 範圍由約100埃至约600埃,最好約300埃。 為了由第1圖或第2圖之多層結構中形成或產生一半 導體或電容裝置,多層結構開始被放置於一適當之電漿製 程設備中以蝕穿並去除或自電極層16表面去除或蝕刻掉 遮罩層18,除了在分別位於阻抗構件20a,20b,20c及 20d下之遮罩層18a,18b,18c及18d以外,如第5圖所 示,或者,若如第2圖中所描述之本發明之實施例被使用 如第6圖所示。 合適先前技藝電漿製程設備係示於第3圖中,並描述 於由巴比等人所領證之美國專利第5,1 88,704號中,於此 引述以作為隨後之參考。第3圖之電漿製程設備包含一電 漿反應器,大致被標示為3 0,並包含壁,大致被標示為 31,用以形成並包含一反應器室32,於其中發現有中性(η) 粒子’正(+ )粒子及負(-)粒子之電漿33。壁31包含圓柱壁 5 4及蓋部5 6。電漿製程氣體係經由入口 3 4被引入反應器 室32。電漿蝕刻氣體係經由入口 34-34引入室32。一水 冷陰極36係連接至13.56MHz之RF電源供應38。一陽極 39係連接至壁3 1,該壁係被線40所接地。氦氣係經由路 徑5 0,經陰極3 6供給至晶圓1 〇下之空間,晶圓1 〇係被 唇密封5 2所作周圍支持,使得氦氣可冷卻晶圓1 0。晶圓 10係被晶圓支持46所支持,該支持46包含多數夾(未示 出)以於其周邊夾持住晶圓1 〇之上表面,如熟悉本技藝 者所知。一對荷姆茲架構電之磁線圈42及43係被提供室 32之北及南極,並被安置於橫向壁54及壁31之相對端。 第30頁 本紙張尺度適用中國國家標準(CNS)A4規格⑽X 297公爱)"' (請先閱讀背面之注意事項再填寫本頁) .f 訂---------β A7 五、發明說明() 電磁線圈42及43提供橫 ^ ^ , r ^ ^ 门磁%,其北極及南極,位於左 及右万,假设水平磁場轴 m ^ ^ 卞仃於晶圓10之表面。橫向磁 %係被施加以降低電子移 + π, 明圓ίο而被磁場徑向加速之 电于棄罝逯度。因此,電 ^ ^ 33中之電子數量係被橫向磁 %所增加,且電漿33如孰采 坦# ……^本技藝者所知而被加強。 k供磁場之電磁線圈4 丄认a、 θ 及43係被個別地控制,以產 生均勻I%強度方向。磁場 ^ 精由依序地旋轉加至電磁 線圈42及43之激能,以角 巧度分段於晶圓1 〇之周圍。由 電磁線圈42及43所提供之户a ^ 每向礤場係被平行指向被電漿 3 3所處理之晶圓1 〇其表 , 、表面’而電漿反應器30之陰極36 增加電漿D中電子之離子化 丁化政奉。這提供了降低陰極36 鞘間之電位降,並增加出银 一 3加出現於晶圓10表面上之離子電流 量’藉以允許較高之蝕刻速率,㊉ 二 不靖要較南離子能量以完 成想要結果。 用於達到本發明所使用磁增強反應性離子蚀刻 _RIE)之較佳磁源為電磁線圏42及43所提供之可變旋 轉場’安排呈-荷姆兹架構。電#線圈42及43係被3相 交流電流所驅動。具有通量B之磁場係平行於晶圓1〇, 並垂直於示於第4圖中之電場。參考第4目產生通量B 之磁場Η向量係藉由改變流經電礤線圈42及43之電流相 位,圍繞電場中心軸旋轉,一般以〇 〇1至1Ηζ,特 0·5Ηζ之頻率旋轉。磁通量Β之強度一般由〇高斯改變2 約150高斯,由供給至電磁線圈42及43之電流量加以決 定。雖然第3圖描述出一合適去除遮罩層18(除遮罩層 第31頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線^p-· 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 經濟部智慧財產局員工消費合作社印製 五、發明說明( 18a,18b,18C 及 i8d 外、、& <電漿製程設備,應了解的是 其他電漿蝕刻機也可以 Λ使用,例如電子環繞共振器 (ECR),螺旋共振器戎啻说 "/電感轉式電漿(ICp),三極管式蝕刻 機等。 电桌3 3可以使用任何合適之蝕刻氣體以蚀穿(即清洗 及蝕刻掉)除了分別在阻抗構件2〇a,勘,,綱下之 遮罩層 18a,l8b,18cJJ5 1 W及I8d以外之遮罩層18,如第5及 6圖所示。例如,甚破、罝麻 右思卓層18含有氧化矽,合適蝕之刻氣 月豆了以由包含含氟氣體(例如CHF3,SF<s, C2F6,NF3等)’ 含溴氣體(例如HBr等),含氯氣體(例如CHCl3等),惰性 氣體(例如氬等)及其混合之群組中選出。較佳地,蝕刻劑 並不包含一氧化劑,例如氧,因為這步驟之目的係去除遮 罩層18(除了由阻抗構件2〇a,2〇b2〇c及2〇d所個別保護 之遮罩層18a,18b,18c及18d以外),但並不去除圖案阻 抗20 °較佳地,蝕刻氣體包含由體積比約2〇%至4〇%之 CHF3及按體積計由6〇。/。至8〇%之氬。合適以去除遮罩層 18(除了遮罩廣iga’ 18b’ 18c及18d外)之電漿製程設備(例 如第3圖之電漿製程設備)之較佳反應器條件係如下: (請先閱讀背面之注意事項再填寫本頁) --------訂---------線_ 第32頁 壓力 RF功率 旋轉磁場 晶圓溫度 遮罩層1 8蝕刻速率 10-150毫托耳 500-1500 瓦 2 5 - 7 0南斯 25-100〇C 2000-10000 埃 /分鐘 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4^3231 A7
五、發明說明() 遮罩層1 8對圖案阻抗20之選擇性係優於3 ·· i,取決 於用於遮罩層18及圖案阻抗層20之材料。 一般來說,於一合適之電漿製程設備(例如第3圖之 兒漿製私设備)中去除遮罩層1 8之製程參數係於以下表III所列t範圍中,且所根據之氣體cHF3及氬流速同時也列 於以下之表III中: 表III 製程 範圍 較佳 氣體流,seem chf3 10至50(20至40%體積計) 20 至 40 Ar 50至90(60至80%體積計) 60 至 80 壓力,mT 10 至 250 10 至 150 13.56MHzRF 功率 500 至 2500 500 至 1500 晶圓溫度(°C) 10 至 120 25 至 100 磁場高斯 10 至 120 25 至 70 (請先閱讀背面之注意事項再填寫本頁) 费 111111. 經濟部智慧財產局員工消費合作、社印製 再本發明另一具體實施例,當遮罩層18包含Ti及/ 或TiN(較佳為TiN),合適之蝕刻氣體以蝕穿(即清洗及蝕 刻掉)除了分別在阻抗構件20a,20b,20c,20d下之遮罩 層18a,18b,18c及18d以外之遮罩層18,如第5及6圖 所示,可以由惰性氣體(例如氬等),_素氣體(例如氯)及 選自HBr,BC13及其混合之群組中選出。較佳地,蝕刻氣 體包含由體積比約10%至30%之氬,體積比約20%至60% 之氯及按體積計由20%至60%之HBr及/或BC13。合適以 第33頁 &張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 4 493231 A7 B7 五、發明說明() 去除遮罩層18(除了遮罩層18a,18b,18c及18d外)之電 漿製程設備(例如第3圖之電漿製程設備)之較佳反應器條 件係如下: 壓力 10-150毫托耳 RF 功率 500-1500 瓦 旋轉磁場 25-70高斯
晶圓溫度 25-100QC 遮罩層18蝕刻速率 2000-10000埃/分鐘 含Ti/TiN之遮罩層18對圖案阻抗20之選擇性係優 於3 : 1,取決於用於圖案阻抗層20之材料。 一般來說,於一合適之電漿製程設備(例如第3圖之 電漿製程設備)中去除含Ti/TiN之遮罩層1 8^ 4 ^ ^ 〜灰往參數係 於以下表IV所列之範圍中,且所根據之氬裹 片产 叫礼,虱氣,及 ΗΒ\及/或IbC!3流速同時也列於以下之表IV中. (請先閱讀背面之注意事項再填寫本頁) t
訂---------線I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I. 493231 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明()
表IV 製程 範圍 較佳 氣體流,seem 氬 10至50(10至30%體積計) 30 至 40 氯 30至100(20至60%體積計) 60 至 80 HBr 及/ 或 BC13 30至100(20至60%體積計) 50 至 70 壓力,mT 10 至 250 10 至 150 13.56MHz RF 功率 500 至 2500 500 至 1500 晶圓溫度Ct) 10 至 120 25 至 100 磁場高斯 10 至 120 25 至 70 對於第2圖所描述之本發明之實施例,其中保護層22 係佈置於遮罩層1 8及電極層1 6間之電極層16上,於遮 罩層1 8去除後,保護層22必須被去除或蝕刻,以暴露出 電極層16。保護層22可以藉由合適方式及/或合適電漿製 程設備(例如第3圖所示之電漿製程設備)加以蝕刻或去 除,該設備包含使用合適蝕刻氣體之電漿3 3,以蝕穿並蝕 刻保護層22而不蝕刻掉分別在遮罩層18a,18b,18c及 18d以下之保護層22a,22b,22c及22 d(見第6及8圖)。 例如,若TiN係用作為保護層22,合適之蝕刻氣體可以包 含氯,ΗΒγ,BC13,惰性氣體(例如氬)及其混合之群組中 選出。較佳地及於本發明之實施例中,用以蝕穿並蝕刻保 護層22,而不蝕刻掉22a,22b,22c及22d之蝕刻氣體包 含按體積計約20%至60%之氯,及按體積計約20至60% 第35頁 本紙張尺度適用中國國家標準(CNS)人4規格(210 X 297公釐) ---------------------^--------- (請先閱讀背面之注意事項再填寫本頁) 493231 A7 __— B7____ 五、發明說明() 之HBr及/或BCI3,及按體積計約1〇至3〇%之例如氬之惰 性氣體。用於去除保護層22(除了保護層22a,22b , 22c 及22d)之合適電漿製程設備(例如第3圖之電漿製程設備) 其合適反應器條件可以相同於先前所述之用於去除遮罩 層18(除了遮罩層18a,18b,18c及18 d)之反應器條件。 應了解的是’其他電漿蝕刻機也可以用以去除保護層2 〇 , 例如ECR,ICP,海利康共振器等。如以下所細述的,保 護層2 2 a ’ 2 2 b ’ 2 2 c及2 2 d係用以於本發明之蚀刻製程時, 保護蝕刻電極層(大致被標示為1 6e)之角落(以下標示為 16g)。一般認為保護層22a,22b,22c及22d並不只於|虫 刻製程時,保護蝕刻電極層之角落,同時協助維持現存輪 廓及/或改良一輪廓(即一被蝕刻鉑或銥輪靡)。 於本發明另一 I虫刻舶電極1 6之實施例中,保護層 22(除了保護層22a ’ 22b,22c及22d外)可以藉由高溫及 本發明用於鉑蝕刻製程之蝕刻氣體加以去除並蝕刻。更明 白地說,因為鉑電極層1 6係較佳於含有高密度電感耦式 電漿之高密度電漿室中以下述製程條件加以蝕刻: (請先閱讀背面之注意事項再填寫本頁) t 訂---------線 經濟部智慧財產局員工消費合作社印製 製程 触刻氣體流 鹵素氣體(例如氯) 惰性氣體(例如氬) 壓力,毫托耳 線圈電感器之RF功率(瓦) 參數— 5〇 至 5OOsccm 體積比2 0至9 5 % 體積比5至80% 0·1至300毫托耳 WO至5000瓦 第36頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 2| 493231 A7 B7 五、發明說明( 晶圓托架之RF功率(瓦) 鉑電極晶圓之溫度(。(:) 鉑姓刻速率(埃/分) 線圈電感器之RF頻率 晶圓托架之RF頻率 50至3000瓦 約 150°C 至 500°C 200至6000(埃/分鐘) 100K 至 300MHz 100K 至 300MHz 該保護層2 2可以於前述相同條件下被蚀刻與去除。因此, 該相同設備與製程條件可被使用於蝕刻與去除保護層 22 之選定部份,以及蝕刻鉑電極層1 6。在以下會作更進一步 說明之本發明之另一實施例中,該保護層22以及鉑電極 層16可於含有高密度電感耦式電漿之高密度電漿室中, 以下列製程條件各別加以去除與蚀刻: 經濟部智慧財產局員工消費合作社印製 製程 蚀刻氣體流 鹵素氣體(例如氯) 惰性氣體(例如氬) HBr 及 /或 BC13 壓力,毫托耳 線圈電感器之RF功率(瓦) 晶圓托架之RF功率(瓦) 鉑電極晶圓之溫度(°C ) 鉑蝕刻速率(埃/分) 參數 50 至 5OOsccm 按體積計10至90% 按體積計5至80% 按體積計45至25% 0.1至300毫托耳 100 至 5000 瓦 50至3000瓦 約 150°C 至 500°C 200 至 6000(埃/分) ------—訂---------線 (請先閱讀背面之注意事項再填寫本頁) 第37頁 本紙張尺度適用中國國家標準(CNS)人4規格(210 X 297公釐) 493231 A7 B7 100K 至 300MHz 100K 至 300MHz 五、發明說明( 線圈電感器之RF頻率 晶圓托架之RF頻率 於本發明另一 I虫刻鍊電極1 6之實施例中,保護層 22(除了保護層22a,22b,22c及22d外)可以藉由高溫及 本發明用於銥蝕刻製程之蝕刻氣體加以去除並蝕刻。更明 白地說,因為銥電極層16係較佳於含有高密度電感耦式 電漿之高密度電蒙室中以下述製程條件加以蝕刻: (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 製程 1數 蚀刻氣體流 50 至 500sccm 氧氣 體積比5至40% 鹵素氣體(例如氯) 體積比10至60% 惰性氣體(例如氬) 體積比30至80% 壓力,毫托耳 〇·1至300毫托耳 線圈電感器之RF功率(瓦) 1〇〇 至 5000 瓦 晶圓托架之RF功率(瓦) 5〇至3000瓦 銥電極晶圓之溫度(°c ) 約 150°C 至 500°C 銥蝕刻速率(埃/分) 200至6000(埃/分鐘) 線圈電感器之RF頻率 100K 至 300MHz 晶圓托架之RF頻率 100K 至 300MHz 第38頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 A7 B7 五、發明說明() 該保護層22可以於前述相同條件下被蝕刻與去除。因此, 該相同汉備與製程條件可被使用於姓刻與去除保護層2 2 之選定部份,以及银刻銥電極層16。在以下會作更進一步 說明之本發明之另一實施例中,該保護層2 2以及銥電極 層16可於含有高密度電感耦式電漿之高密度電漿室中, 以下列製程條件各別加以去除與蝕刻: 經濟部智慧財產局員工消費合作社印製 製程 參數_ 蝕刻氣體流 50 至 5OOsccm 氧氣 體積比5至20% 鹵素氣體(例如氯) 體積比10至60% 惰性氣體(例如氬) 體積比30至80% HBr 及 /或 HC1 體積比5至20°/〇 壓力,毫托耳 0.1至300毫托耳 線圈電感器之RF功率(瓦) 100 至 5000 瓦 晶圓托架之RF功率(瓦) 50至3000瓦 銥電極晶圓之溫度(°C ) 約 150°C 至 500°C 銥蝕刻速率(埃/分) 200至6000(埃/分鐘) 線圈電感器之RF頻率 100K 至 300MHz 晶圓托架之RF頻率 100K 至 300MHz 遮罩層1 8之選定部份由電極層1 6之表面上被蝕刻去 第39貫 本紙張尺度適用中國國家標準(CNS)人4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
---------訂---------線I 493231 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 除以暴露出電極並且使遮罩層18上唯一之殘留物為在阻 抗構件20a,2 0b,20c及2Od下之遮罩層18a,18b,18c 及18d後,阻抗構件20a,20b,20c及20d將被去除。阻 柷構件2 0 a,2 0 b,2 0 c及2 0 d可以於任何適當時間去除, 較佳於電極層16去除之前及於加熱半導體基板12至大於 約1501之前。對於第2, 6及8圖中之本發明之實施例前 述事例亦成立,於保護層22之選定部份已經由電極層i 6 之表面蝕刻以暴露電極層,並使保護層22之唯一之殘留 邵份為位於遮罩層18a,18b,18c及18d下之遮罩層22a, 22b’ 22c及2 2d’而阻抗構件20a,20b,2 0c及20d將被 去除。然而,對於本發明之實施例,阻抗構件2〇a,2〇b, 2 0 c及2 0 d可以於蝕刻掉保護層2 2之選定部份前被去除。 或者,阻抗構件20a,20b,20c及20d可以於去除保護層 22後(或同時)於保護層22選定部份去除前,及在半導體 基板1 2被加熱至高於約1 50°C前被去除,以蝕刻電極層 16。一般而言,至少阻抗構件20a,20b,20c及2Od之一 部份將被去除,同時,保護層22之選定部份係被钱刻掉 以暴露出電極16中,未被保護層22a,22b,22c及22d 所重疊之部份。 阻抗構件20a,20b,20c及2〇d可以以任何適當方式 加以去除’例如熟習於本技藝者所熟知之使用氧電蒙沖 洗。阻抗構件20a,20b,20c及2〇d可以用任何適當之電 漿製程設備’例如顯示於第3圖之電漿製程設備,並使用 含氧蝕刻氣體之電漿分別由遮罩層18a,18b,18c , 18d — II---- — I — — -------- 訂--------J線j (請先閱讀背面之注意事項再填寫本頁) -l· . 第4Ό頁
231 μ 1 修正 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 剥離。阻抗構件20a,20b,20c及20d已在一先進剥離純 化(ASP)室中之電漿製程設備自遮罩層18a, 18b, 18c, 18d 被去除,該設備係由美國加州聖塔卡拉包耳街之應用材料 公司以金屬蚀刻MxP Centura商標加以販售。當分別由遮 罩層 18a’ 18b’ 18c 及 18d 剥離阻抗 20a,20b, 20c 及 20d 時,ASP室可以使用下列程序之微波下游式氧/氮電漿製 程:120 秒,250。(:,1400 瓦,300cc 氮及 2 托耳。 如第7圖所示,第5圖之電極16暴露出來後,或如 第8圖所示’當第6圖之電極層16暴露出來後,電極層 1 6會被蝕刻以發展出具有輪廓之次微米圖案。如以下所更 詳述,於電極層16被蝕刻之前,支持電極層16之半導體 基板1 2係被加熱至大於約1 5(rc之溫度,較佳地大於約 150C至500C,最好是由200°C至約400°C,最好是250 C至35 0°C。半導體基板12較佳被托架所加熱,該托架於 蝕刻製程時,支持晶圓1 〇。 電極層1 6可以用任何適當之電’漿製程設備加以蝕 刻’例如由美國加州聖塔卡拉包耳街3 〇 5 〇應用材料公司 以AME8100 Etch商標所販售之反應性離子蝕刻法(RIE) 電漿製程設備,或是 Precision Etch 5〇〇〇,或 precisi〇n Euh 83 00之商標所販售者,所有商標由美國加州聖塔卡拉包耳 街3050應用材料公司擁有。用以蝕刻電極層16之另一合 適电漿製和·設備是由應用材料公司以Metai Etch DPS Centura商標所販售之電漿製程設備。應了解的是,其他 電漿蝕刻機也可以使用,例如ECR , ICp ,海利康共振器 等。 第41頁 本紙張尺度綱巾關家標準(CNS)A4規格(210 X 297公t ) -----.--------------1 ^--------- (請先閱讀背面之注意事項再填冩本頁) 493231 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 一用以姓刻電極層1 6之合適電漿製程設備使用一蝕 刻氣體之電漿’該氣體能產生良好輪廓(例如鉑或銥輪廓) 等於或大於約85度,較佳等於或大於約87度,最好等於 或大於8 8 · 5度。蚀刻氣體廣泛地包括含函素氣體(例如 氟’氣’漠’破’及破)及惰性氣體例如氦,氛,氨,氣, 氙及氡。較佳為,蝕刻氣體包含或基本上包括一由函素氣 體(較佳為氯氣)以及一由氦,氖,氬群組選出之惰性氣體。 惰性氣體較佳為氬。蝕刻氣體更明確地包含體積比約20% 至95%之鹵素氣體(例如氯)及體積比約5%至約8〇%之惰 性氣體(例如氬);更較佳地約40%至約80%之鹵素氣體(例 如氯)及以體積算由約20%至60%之惰性氣體(即氬);最好 是按體積計由約55%至65%之鹵素氣體(即氯)及按體積計 由約35%至約45%之惰性氣體(例如氬)。 蝕刻氣體亦可廣泛地包括含氧氣,I#素氣體(例如 氟,氯,溴,碘,及碇)及惰性氣體例如氦,氖,氬,氪, 氤及氡。較佳為,蚀刻氣體包含或基本上包括一由南素氣 體(較佳為氯氣)以及一由氦,氖,氬群組選出之惰性氣體。 惰性氣體較佳為氬。蝕刻氣體更明確地包含體積比約5% 至40%之氧氣,體積比約10%至60%之鹵素氣體(例如氯) 及體積比約30%至約80%之惰性氣體(例如氬);更較佳地 約10%至30%之氧氣,約20%至約50%之鹵素氣體(例如 氯)及以體積算由約40%至70%之惰性氣體(即氬);最好是 按體積計由約10%至20%之氧氣,約20%至30%之函素氣 體(即氯)及按體積計由約50%至約70%之惰性氣體(例如 第42頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) !!----者 - ----- 丨訂---------線- (請先閱讀背面之注意事項再填寫本頁) 493231 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 氬)。 於本發明之另一較佳實施例中,蝕刻氣體包含,較佳 包含或基本上包含,函素(即氯),惰性氣體(即氬)及由包 含HBr,BC13及其混合之群組所選出之氣體。蝕刻氣體更 明確地包含或基本上包含體積比由10 %至9 〇 %之鹵素氣體 (即氯),及體積比由約5%至約80%之惰性氣體(即氬),及 體積比由約4%至25°/。之HBr及/或BC13 ;較佳地體積比由 約40%至70%之鹵素(即氯)及體積比由約25%至約55%之 惰性氣體(即氬)及體積比由約5%至約20%之HBr及/或 BC13。最好,體積比由約50%至60%之鹵素(即氯)及體積 比由約35%至約45%之惰性氣體(即氬)及體積比由約5% 至約15%之HBr及/或BC13。蚀刻氣體流速由約50sccm至 約5 00sccm。HBr及/或BC13係於蝕刻電極層16時,用以 去除殘留物(鉑或銥殘留物)。含氬之電漿被認為具有高能 離子濃度及係經常用於物理濺鍍。離子所造成之濺鍍作用 為電漿及樣品間加速電場之函數。 於本發明之另一較佳實施例中,蝕刻氣體包含,較佳 包含或基本上包含,氧氣,iS素(即氯),惰性氣體(即氬) 及由包含HBi:,HC1及其混合之群組所選出之氣體。蝕刻 氣體更明確地包含或基本上包含體積比由5%至20%之氧 氣,由10%至60%之鹵素氣體(即氯),及體積比由約30% 至約80%之惰性氣體(即氬),及體積比由約5%至20%之 HBr及/或HC1;較佳地體積比5%至15%之氧氣,由約20% 至50%之函素(即氯)及體積比由約40%至約70%之惰性氣 第43頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---— — — — — — —----I!--I ^------I I (請先閱讀背面之注意事項再填寫本頁) 493231 A7 五、發明說明( 體(即氬)及體積比由約5%至约15%之HBr及/或HC1。最 好,體積比由約5%至10%之氧氣,約20%至3 5%之鹵素(即 氯)及體積比由約40%至約60%之惰性氣體(即氬)及體積 比由約5%至約10%之HBr及/或HC1。蝕刻氣體流速由約 50sccm 至約 500sccm。 用於一合適電漿製程設備,例如於第3圖所示之電漿 製程設備中’以姓刻電極層1 6之反應器條件係如下: 壓力 〇·1至300毫托耳RF 功率 100-5000 瓦旋轉磁場 20-100高斯晶圓溫度 約1 5 0至5 0 0 °C 銷電極層16之姓刻速率 200至600埃/分鐘 電極層16對遮罩18之選擇性較佳應高於2: 取決於用於遮罩層18之材料而定。 -般說來’於例如第3圖所示之電漿製程設備中之適 合電聚製程設備中,用於蚀刻電極16之製程參數仍在以 下表V所列之範圍中,並基於同時列於矣v、 _ A、 丁 1於表V <蝕刻氣體流 速: 這係 ---------------- • 鱗 i f請先閱讀背面之注意事項再填寫本頁) 訂---------線 經濟部智慧財產局員工消費合作社印製 第44頁 經濟部智慧財產局員工消費合作社印製 493231 A7 _B7 五、發明說明()
表V 製程 範圍 較佳 最佳 氣體流,seem 蚀刻氣體 50 至 500 75 至 250 100 至 200 壓力,毫托耳 20 至 2000 30 至 300 50 至 150 13.56MHzRF 功率(瓦) 50-3000 500 至 2000 700 至 1200 晶圓溫度(°C) 150-500 200 至 400 250 至 350 磁場南斯 0-140 20 至 100 60 至 80 如先前一本發明具體實施例所指出,一用以蝕刻鉑電 極1 6之較佳蝕刻氣體是氯及氬之混合,或者氯,氬及HBr 及BC13之混合。另一用以蝕刻鉑電極1 6之較佳蝕刻氣體 是氧,氯及氬之混合,或者氧,氯,氬及ΗΒι:及HC1之混 合。若蝕刻氣體為氯及氬之混合(即由體積計約20%至約 95%之氯及由體積計由5%至約80°/。之氬),或者氧,氯, 氬(即由體積計由約5%至約40%之氧,約10%至約60% 之氯,及體積比由約30%至約80%之氬),或者氯,氬及 HBl:及/或BCl3(即由體積計由約10%至約90%之氯,體積 比由約5%至約80%之氬及約4%至約25%之HBr及/或BC13) 之混合,或者氧,氯,氬及ΗΒι:及/或HC1(即由體積計由 約5%至約20%之氧,約10%至約60%之氯,體積比由約 30%至約80%之氬及約5%至約20%之HBr及/或HC1)之混 合,若半導體基板12被加熱至大於約150°C之溫度,較佳 地至由約1 50至500°C之溫度範圍,則用以蝕刻電極層 第45頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------------------訂---------線. . * * (請先閱讀背面之注意事項再填寫本頁)
五、發明說明( 經濟部智慧財產局員工消費合作社印製 16(即鉑電極層16或銥電極層16)之電漿製程設備蝕刻電 極層1 6,於高密度之電漿蝕刻氣體中,以高蝕刻率(即銥 蝕刻率高於700埃/分鐘及鉑蝕刻率高於1〇〇〇埃/分鐘之蝕 刻率)並產生一蝕刻過之電極層,其大致被標示為16e(最 佳如第9及1 〇圖所示)。姓刻過電極層丨6 e (即鉑電極層1 6 e 或錶電極層16e)包含具有角落i6g及側壁i6s之蝕刻電極 層16a,16b,16c,及l6d(即蝕刻鉑或銥電極層16a,16b, 16c,及16d),並有一優良輪廓,即一輪廓,其中側壁i6s 相對水平面之角度α (最佳如第9及1〇圖所示)對於銥係等 於或大於80度,對於鉑係等於或大於85度,較佳等於或 大於87度,較佳係等於或大於88.5度。所產生之電極(即 產生之鉑電極)係被分開一距離或一空間,該距離具有尺 寸等於或小於〇·3微米。每一電極包含一尺寸具有等於或 少於約0.6微米,較佳地等於或少於約〇 · 3微米。較佳地, 每一電極具有一寬度等於或少於約0.6微米,及一高度等 於或少於約0 · 6微米。 可以發現,蝕刻過電極層16e(即蝕刻過電極層16a, 16b ’ 16c,及i6d)具有基本上沒有壁狀結構,由電極區域 (即銘區域或銀區域)之邊緣向上延伸。這些壁狀結構係經 常被稱為’•遮蔽物”或”圍籬”或”兔耳”。因此,本發明之方 法產生蝕刻電極層16a,16b,16c及16d,其基本上係無 遮蔽的。因為所產生之蝕刻電極層16a,16b,16c及16d 係基本上無遮蔽的且沒有"圍籬,,或,,兔耳",所以這些係理 想上適用於收納一介電層BST或PZT層並作為於半導體 第46頁 本紙張尺度適用T國國家標準(CNS)A4規格⑽x 297公釐) ' --— ------------,丨丨_丨丨丨—訂.丨丨丨丨_丨丨·線 (請先閱讀背面之注意事項再填寫本頁) 493231 Α7
五、發明說明() 經濟部智慧財產局員工消費合作社印製 疋件(即電容結構)中之電極。 本發明之高密度電漿可以被定義為本發明之蝕刻氣 體電聚具有大於約1〇9每立方公分之離子密度,較佳地大 於約1011每立方公分。高密度電聚源可以為任何適當之高 密度源’例如電子環繞共振(ECR),海利康共振或電感耦 式電漿(ICP)型源。這三種均用於今日之生產設備中。主要 差異是ECR及海利康源使用一外部磁場以整形並包含電 漿,而ICP則否。 用於本發明之高密度電漿係較佳地由電感耦合一電 漿於一解耦合電漿源蝕刻室中加以生產或提供,這蝕刻室 係例如由應用材料公司所擁有之商標DPS下販售,該蝕刻 室解耦合或分離離子流至晶圓1 〇及離子加速能量。蝕刻 室之設計提供對增大製程窗之離子密度完全獨立之控 制。這係藉由以電感源產生電漿所達成。雖然,蝕刻室中 之陰極仍偏壓於RF電場以決定離子加速能量,一第二RF 源(即電感源)決定離子流量。第二RF源並不是電容性 (即,它並不像陰極般使用電場),因為一大鞘電壓將被產 生,干擾陰極偏壓並有效地耦合離子能量及離子流。
電感電漿源經由一介電質窗,而非電極,耦合RF功 率。功率係經由RF磁場(不是電場)搞合自線圈中之RF 電流。這些RF磁場穿透至電漿並感應RF電場(因此,稱 為π感應源'’),該電場離子化並維持電漿。所感應電場並不 如電容電極會產生大鞘電壓,因此,感應源主要影響離子 流。陰極偏壓功率只能少部份決定離子流,因為大部份RF 第47頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^----------------訂---------線- (請先閱讀背面之注意事項再填寫本頁) A7
五、發明說明() 功率(一般其功率為源功率十分之一以下)係用以加速離 子。感應電漿源及電容晶圓偏壓之組合允許對於到達,例 (請先閱讀背面之注意事項再填寫本頁) 如DPS廠牌|虫刻室’蝕刻室中晶圓1 〇之離子流及離子能 量個別控制。 經濟部智慧財產局員工消費合作社印製 用以產生本發明之高密度漿所用以蝕刻鉑及銥電極 層16之DPS廠牌蚀刻室,以產生蝕刻電極層i6a,i6b, 16c及16d者可以是任何電感耦式電漿反應器之dps廠牌 姓刻室’其係揭示於美國專利案號第5,753,044號(發佈於 1 998年五月19日)命名為,,具混合電感器及多半徑圓頂頂 板之RF遠漿反應器’其也是由本案申請人所申請,並於 此併入為作參考。現在參考第17及18圖,為來自美國專 利案號第5,7 53,044號之兩個電感耦式電漿反應器實施 例,其中,具有一電感耦式RF電漿反應器大致被標示為 90’並具有大致被標示為92之反應室,其中高密度電漿 94有中性(η)粒子,正(+ )粒子,及負(_)粒子。反應室92 具有一接地導電圓柱側壁60及一介電頂板62 ,其可接受 晶圓1 0電漿製程所產生副產品之沉積。電感耦式RF電聚 反應器90更包含一晶圓托架64,用以支持(半導體)晶圓 10於室92之中心,一圓柱電感線圈68包含室92之上部 份,開始於接近晶圓10之上平面或晶圓托架64,並由該 處向上延伸向室92之上方,一蝕刻氣體源72及一氣體入 口 74,用以使一蚀刻氣體進入室92内部’及一栗76,用 以控制室92中之壓力。線圈電感器68係被一電漿源電源 供應或RF產生器78所經由一傳統主動RF匹配網路80 第48頁 本紙張尺度適用中國國家標準(CNS〉A4規格(210 χ 297公爱) 493231
五、發明說明() (請先閱讀背面之注意事項再填寫本頁) 而激能,線圈電感器68之上繞組係為,,火線”及底繞組為 接地。晶圓托架64包含一内部導體部82,連接至偏壓RF 電源或產生器84,及外部接地導體86(與内導體部82絕 緣)。因此’被RF產生器78所施加至線圈電感器68之電 漿源電力及被產生器84所施加至晶圓托架64之直流偏壓 RF功率係分別控制之RF供應。分離偏壓及源電源供應完 成了依據已知技術之離子密度及離子能量之獨立控制。為 了生產高密度電漿94成為電感耦式電漿,線圈電感器68 係接近室92,並被連接至rf源電源供應或RF產生器78。 線圈電感器68提供RF功率,其係激勵或維持高離子密度 之高密度電漿94。線圈電感器68之幾何可以大部份決定 反應室92内之高密度電漿94之電漿離子密度之空間分 配。 於晶圓1 0之高密度電漿94之電漿密度空間分配均勻 性係被改良(相對於圓錐或半圓頂板),藉由整形於多半徑 圓頂中之頂板62並個別地決定或調整頂板62之每一半 徑。於第17圖所示之多半徑圓頂形狀特別實施例中,略 微平坦了於頂板62之中心部份之頂板62之曲率半徑,頂 板62之周邊部份具有更陡之曲率。 經濟部智慧財產局員工消費合作社印製 如於第18圖所示,線圈電感器68可以被連接至RF 電源78 , 80中,呈一為熟習於本技藝者所知之鏡線圈架 構。於第18圖之鏡線圈架構中,RF源78,80係連接至 線圈電感器之中心繞組,而線圈電感器68之上及底端均 接地。鏡線圈架構具有降低於線圈電感器68之最大電位 第49頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 A7 五、發明說明( 之優點。 (請先閱讀背面之注意事項再填寫本頁) 已知使用一高密度電聚時,例如例示於第17及18圖 所例示之高密電漿94時,用以蝕刻電極層16(即始電極層 16或銥電極層16)並藉由加熱半導體基板12至一高於15〇 °C之溫度,於在下列之製程參數一進行蝕刻操作,一半導 體兀件係產生具輪廓之電極(即鉑電極層或銥電極層),對 於銥其角度值等於或大於約80度,對於鉑其角度值等於 或大於約85度,較佳具有等於或大於87度,最好是等於 或大於8 8 · 5度。電極係基本上無屏蔽,即,其沒有”圍籬,, 或兔耳”。電極係較佳地被分開一距離或一空間,具有等 於或少於0.3微米之尺寸。每一電極包含尺寸等於或少於 0. ό微米’較佳地等於或小於〇 · 3微米。較佳地,每一電 極具有寬度等於或小於0.3微米,長度等於或小於約〇.6 微米及一南度等於或小於〇·6微米。 姓刻電極層1 6於適當電感耦合式RF電漿反應器,例 如於第17及18圖中之電感耦合式RF電漿反應器90之較 佳反應器條件如下: 壓力 經濟部智慧財產局員工消費合作社印製 0.1至300毫托耳 100 至 5000 瓦 50至3000瓦 ΙΟΟΚΗζ 至 300MHz ΙΟΟΚΗζ 至 300MHz 150 至 500°C 200至6000埃/分鐘 至RF電感器之RF功率 至晶圓托架之RF功率 於線圈電感器中RF頻率 晶圓托架之RF頻率 晶片溫度 銘蚀刻速度 第50頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 493231 A7 _B7_ 五、發明說明() (請先閱讀背面之注意事項再填寫本頁) 一般來說,蝕刻電極層1 6於適當電感耦合式RF電漿 反應器,例如於第17及1 8圖中之電感耦合式RF電漿反 應器90之較佳製程參數係於以下所列之範圍中,基於氣 體之流速,包含函素氣體(即氯)及惰性氣體(即氬)如以下 表VI所列。
表VI 製程 範圍 較佳 最佳 氣體流速,seem 鼠 30 至 400 50 至 250 60 至 150 氬 20 至 300 30 至 200 40 至 100 壓力,毫托耳 0.1 至 300 10 至 100 10 至 40 線圈電感器RF 功率100至5000 650 至 2000 900 至 1500 (瓦) 晶圓托架之RF 功率50至3000 100 至 1000 150 至 400 (瓦) 晶圓溫度(°C) 約150至約500 200 至 400 250 至 350 蚀刻速率(埃/分) 200 至 6000 500 至 3000 1000 至 2000 經濟部智慧財產局員工消費合作社印製 線圈電感器之RF頻率100K至300MHz 400K至20MHz2至13·5ΜΗζ 晶圓托架之 RF 頻率 100K 至 300MHz 400k 至 20MHz 400K 至 13·5ΜΗζ 一般來說,蝕刻電極層1 6於適當電感耦合式RF電漿 反應器,例如於第17及1 8圖中之電感耦合式RF電漿反 應器90之較佳製程參數係於以下所列之範圍中,基於氣 第51頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 A7 _’·_B7_ 五、發明說明() 體之流速,包含氧氣,ii素氣體(即氯)及惰性氣體(即氬) 如以下表VII所列。 VII 製程 範圍 較佳 最佳 氣體流速,seem 氧 10 至 60 10 至 40 15 至 30 氯 30 至 100 30 至 70 50 至 70 氬 50 至 250 100 至 200 100 至 150 壓力,毫托耳 0.1 至 300 10 至 100 10 至 40 線圈電感器RF 功率100至5000 650 至 2000 900 至 1500 (瓦) 晶圓托架之RF 功率50至3000 100 至 1000 150 至 600 (瓦) 晶圓溫度(°C) 約150至約500 200 至 400 250 至 350 蝕刻速率(埃/分) 200 至 6000 500 至 3000 1000 至 2000 線圈電感器之RF頻率100K至300MHz 400K 至 20MHz 2 至 13.5MHz 晶圓托架之RF頻率 100K至300MHz 400k 至 20MHz 400K 至 13.5MHz --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 更一般來說,當蚀刻氣體為鹵素氣體(即氯),惰性氣 體(即氬),及HBR及/或BC13,之混合時,於一適當電感 耦式電漿反應器,例如示於第1 7及1 8圖中之電感耦式電 漿反應器90,用以蝕刻電極層1 6之製程參數落入以下所 列之範圍中,其包含函素氣體(即氯)及惰性氣體(即氬)及/ 第52頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 A7 B7 五、發明說明()
或HBr及/或BC13之氣體流率為基礎,此係如以下表VIII 所歹|J : 表 VIII 製程 範圍 較佳 最佳 氣體流速,seem 氯 30 至 400 50 至 250 60 至 150 氬 20 至 300 30 至 200 40 至 100 HBr 及/或 BC13 5至70 5至40 5至20 壓力,毫托耳 0.1 至 300 10 至 100 10 至 40 線圈電感器RF功率100至5000 650 至 2000 750 至 1000 (瓦) 晶圓托架之RF功率50至3000 100 至 1000 150 至 400 (瓦) 晶圓溫度(C) 約150至約500 200 至 400 250 至 350 蝕刻速率(埃/分) 200 至 6000 500 至 3000 1000 至 2000 線圈電感器之RF頻率100K至300MHz 400K至20MHz 2 至 13·5ΜΗζ 晶圓托架之RF頻率 100K 至 300MHz 400k 至 20MHz 400K 至 13·5ΜΗζ ----------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 更一般來說,當蝕刻氣體為氧氣,鹵素氣體(即氯), 惰性氣體(即氬),及HBR及/或BC13,之混合時,於一適 當電感耦式電漿反應器,例如示於第1 7及1 8圖中之電感 耦式電漿反應器90,用以蝕刻電極層16之製程參數落入 以下所列之範圍中,其包含氧氣,_素氣體(即氯)及惰性 第53頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 A7 B7 五、發明說明() 氣體(即氬)及/或HBr及/或HC1之氣體流率為基礎,此係 如以下表IX所列: 表IX 製程 範圍 較佳 最佳 氣體流速,seem 氧 10 至 60 10 至 40 15 至 30 氯 30 至 100 30 至 70 50 至 70 氬 50 至 250 100 至 200 100 至 150 HBr 及/或 HC1 10 至 60 10 至 40 15 至 30 壓力,毫托耳 0.1 至 300 10 至 100 10 至 40 線圈電感器RF功率100至5000 650 至 2000 750 至 1000 (瓦) 晶圓托架之RF功率50至3000 100 至 1000 150 至 600 (瓦) 晶圓溫度(°C) 約150至約500 200 至 400 250 至 350 蚀刻速率(埃/分) 200 至 6000 500 至 3000 500 至 2000 線圈電感器之RF頻率100K至300MHz 400K至20MHz 2 至 13.5MHz 晶圓托架之RF頻率 100K 至 300MHz 400k 至 20MHz 400K 至 13.5MHz (請先閱讀背面之注意事項再填寫本頁) 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 因此,前述製程條件較佳基於具有由流速範圍約5至 5 OOsccm之蚀刻氣體。熟悉相關技藝之人士可以了解,再 表V及表VI之製程參數,以及此處提及之其他製程參數, 可以隨著晶圓1 〇之大小而調整。如同先前述,蝕刻氣體 第54頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 A7 —---- B7 ____ 五、發明說明() (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 包含或基本上包含画素(較佳氯)及惰性氣體,其係選擇自 由包含氦,氖及氬之群組中。於本發明另一具體實施例, 蝕刻氣體包含或基本上包含氧,鹵素(較佳氯)及惰性氣 體,其係選擇自由包含氦,氖及氬之群組中。惰性氣體較 佳係氬。如同先前所述,蝕刻氣體更明確地說包含或基本 上包含體積比由20至95%之鹵素(即氯)及體積比由約5 至8 0%之惰性氣體(即氬);較佳地,體積比由約40%至80% 之_素(即氯)及體積比由約20%至60%之惰性氣體(即 氬);最好體積比由約55%至約65%之鹵素氣體(即氯),及 體積比由約35%至約45%之惰性氣體(即氬)。又如先前所 述,蚀刻氣體更明確地說包含或基本上包含體積比由約5 至4 0 %之氧,約1 0至6 0 %之南素(即氯)及體積比由約3 0 至8 0%之惰性氣體(即氬);較佳地,體積比由約1〇至30% 之氧,約20%至5 0%之1#素(即氯)及體積比由約40%至70% 之惰性氣體(即氬);最好體積比由約1 〇至20%之氧,約 2 0%至約30%之函素氣體(即氯),及體積比由約50%至約 70%之惰性氣體(即氬)。本發明之另一實施例中,並同先 前所述,蝕刻氣體包含,較佳包含或基本上包含鹵素(即 氯),惰性氣體(即氬)及包含HBr,BC13及其混合之群組中 選出之氣體。本發明之又一實施例中,並同先前所述,蝕 刻氣體包含,較佳包含或基本上包含氧,齒素(即氯),惰 性氣體(即氬)及包含HBr,BCh及其混合之群組中選出之 氣體。敍刻氣體更明確地包含,或基本上包含體積比由約 10%至90%之鹵素氣體(即氯氣)及體積比由約5%至約80% 第55頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 經濟部智慧財產局員工消費合作社印製 A7 B7_— 一 五、發明說明() 之惰性氣體(即氬)及體積比由約4%至約25 %之HBr及/或 BC13 ;較佳地體積比由約 40%至約 70%之鹵素氣體(即 氯),及體積比由約25%至約 5 5 %之惰性氣體(即氬),以 及,體積比由約5%至約20%之HBr及/或BC13;及最好體 積比由約50%至約60%之鹵素氣體(即氯),及體積比由約 3 5 %至約4 5 %之惰性氣體(即氬),及體積比由約5 %至約 1 5%之HBr及/或BC13。又如同先前所述,蝕刻氣體更明 確地包含,或基本上包含體積比由約5%至20%之氧,約 10°/。至60%之鹵素氣體(即氯氣)及體積比由約30%至約 8 0%之惰性氣體(即氬)及體積比由約5%至約20%之HBr及 /或HC1 ;較佳地體積比由約5%至15%之氧,約20%至約 50%之鹵素氣體(即氯),及體積比由約40%至約70%之惰 性氣體(即氬),以及,體積比由約5%至約15%之HBr及/ 或HC1 ;及最好體積比由約5%至10%之氧,約20%至約 35%之鹵素氣體(即氯),及體積比由約40%至約60%之惰 性氣體(即氬),及體積比由約5%至約10%之HBr及/或 HC1。因此,前述於表VI及IX之製程條件可以基於此蝕 刻氣體構成及體積值之百分比。 當本發明具體實施例其所用之遮罩層18a,18b,18c 及18d包含Ti及/或TiN,且電極層16為銀電極層16,於 適當電感耦合式電漿反應器蝕刻銥電極層16之製程參數 係於以下所列之範圍中,基於氣體之流速,包含氧氣,鹵 素氣體(即氣)及惰性氣體(即氬),如以下表X所列。 第56頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------I --------^--------- (請先閱讀背面之注意事項再填寫本頁) 493231 A7B7 五、發明說明()
表X 製程 範圍 較佳 最佳 氣體流速,seem 氧 10 至 60 10 至 40 15 至 30 氯 30 至 100 30 至 70 50 至 70 氬 50 至 250 100 至 200 100 至 150 壓力,毫托耳 0.1 至 300 10 至 100 10 至 40 線圈電感器RF 功率100至5000 650 至 2000 750 至 1000 (瓦) 晶圓托架之RF 功率50至3000 100 至 1000 150 至 600 (瓦) 晶圓溫度(°C) 約150至約500 200 至 400 250 至 350 銥蝕刻速率(埃/分) 200至6000 500 至 3000 500 至 2000 銥對Ti或TiN 0.2 至 50 1至20 6至10 遮罩層選擇性 線圈電感器之RF頻率100K至300MHz 400K至20MHz 2至13·5ΜΗζ 晶圓托架之 RF 頻率 100Κ 至 300MHz 400k 至 20MHz 400K 至 13·5ΜΗζ 當蝕刻氣體為氧氣,南素氣體(即氯),惰性氣體(即 氬),及HBR及/或HC1之混合時,於一適當電感耦式電漿 反應器蝕刻支持Ti/TiN遮罩之銥電極層16其製程參數落 入以下所列之範圍中,其包含氧氣,画素氣體(即氯)及惰 性氣體(即氬)及/或HBr及/或HC1之氣體流率為基礎,此 係如以下表XI所列: 第57頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
-a i n ϋ 1 ϋ a— 一eJ_ n n «I·· I ammmm ί I 經濟部智慧財產局員工消費合作社印製 493231 經濟部智慧財產局員工消費合作社印製 A7 __ B7 五、發明說明()
表XI 製程 範圍 較佳 最佳 氣體流速,seem 氧 10 至 60 10 至 40 15 至 30 氯 30 至 100 30 至 70 50 至 70 氬 50 至 250 100 至 200 100 至 150 HBr 及/ 或 HC1 10 至 60 10 至 40 15 至 30 壓力,毫托耳 0.1 至 300 10 至 100 10 至 40 線圈電感器RF 功率100至5000 650 至 2000 750 至 1000 (瓦) 晶圓托架之RF 功卑50至3000 100 至 1000 150 至 600 (瓦) 晶圓溫度(°C) 約150至約500 200 至 400 250 至 350 銥蝕刻速率(埃/分) 200至6000 500 至 3000 500 至 2000 銥對Ti或TiN 0.2 至 50 1至20 6至10 遮罩層選擇性 線圈電感器之RF頻率100K至300MHz 400K至20MHz 2至13.5MHz 晶圓托架之 RF 頻率 100K 至 300MHz 400k 至 20MHz 400K 至 13·5ΜΗζ 對於第2,6,8及10圖之實施例,保護層22a,22b, 22c及22d於蝕刻製程時,保護蝕刻電極層16a,16b,16c 及16d之角落。典型及最佳由第11及12圖所示,一些遮 罩層18a,18b,18c及18d之一部份將於蝕刻製程中被蝕 刻,留下殘餘遮罩層18τ於蝕刻電極層16a,16b,16c及 第58頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------------訂--------- (請先閱讀背面^/注意事項再填寫本頁) 493231 A7 _____ _____B7 ____ 五、發明說明() (請先閱讀背面之注意事項再填寫本頁) 16d之上方,或者於保護層22a,22b,22c及22d之上方。 保護層22a,22b,22c及22d分別地確保於蝕刻時,蝕刻 電極層16a,16b,16c及16d之角落16g,特別是於蝕刻 製程基本上除去所有遮罩層18a,18b,18c及18d時。維 持蝕刻電極層16a,16b,16c及16d之角落16g保護了形 成於電極層1 6蝕刻時所形成輪廓之品質,而生產蝕刻過 電極層 16a,16b,16c 及 16d。 經濟部智慧財產局員工消費合作社印製 於電極層16已經被蝕刻以產生電極層16a,16b,16c 及16d後,殘留遮罩層i8r(若於蝕刻製程中未完全去除時) 典型地係保持於無遮蔽蚀刻電極層lga, 16b,16c及16d 之上方,或者於保護層22a,22b,22c及22d之上方,其 係分力il由基本上無遮蔽之蚀刻電極層1 6 a,1 6 b,1 6 c及1 6 d 所支持,如同第1 1及12圖所示。殘留遮罩層丨8可以為 由他合適機構及/或任何其他合適方式,例如由CHF3/Ar 電漿所去除。如同於第1 2圖所描述之本發明之實施例, 保護層22a,22b,22c及22d係於由保護層22a,22b,22c 及22d去除殘留遮罩層l8r去除後,保護層22a,22b,22c 及22d被去除。保護層22a,22b,22c及22d可以由任何 合適機構及/或任何合適方法所去除。例如,當保護層 22a,2 2b,22c及22d包含由Ar/Cl2電漿去除TiN,於金 屬蝕刻DPS Centura牌電漿製程設備中之dps室中,於下 列之表XII之設備及製程條件下:
表XII 第59頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 493231 A7 B7 五、發明說明() 製程 範圍 較佳 最佳 氣體流速,seem 氯 20 至 150 30 至 120 40 至 100 氬 20 至 100 30 至 80 40 至 60 壓力,毫托耳 0.5 至 40 4至30 7至14 線圈電感器RF功率500至3000 500 至 2000 800 至 1200 (瓦) 晶圓托架之RF功率50至500 50 至 300 50 至 150 (瓦) 晶圓溫度(°C) 20 至 500 20 至 150 80 至 130 TiN蝕刻速率(埃/分) 500 至 5000 1000 至 3500 1500 至 2500 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 線圈電感器之RF頻率100K至300MHz 400K至20MHz 2至13·5ΜΗζ 晶圓電感器之RF頻率100K至300MHz 400k至20MHz 400K至13·5ΜΗζ 於去除多餘遮罩層18ι·,或殘留遮罩層18r及保護層 22a,22b,22c及22d用於例示於第12圖之本發明之實施 例後,第1 3或1 4圖之無遮蔽蝕刻電極層結構仍在。應注 意的是,如於第15及16圖分別示出,阻障層14可於殘 留遮罩層 18r(見第15圖)被去除後或去除時被同時蝕刻 掉,或於殘留遮罩層18r及保護層22a,22b,22c及22d 被去除時或去除後(見第1 6圖)被同時蝕刻掉。 應了解的是,用於描述於第1圖之本發明之實施例之 圖案化阻抗層(即阻抗構件20a,20b,20c及20d)或用於 描述於第2圖之本發明之實施例之圖案化阻抗層20(即阻 第60貫 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 A7 B7 五、發明說明() 抗構件20a,20b,20c及2 0d)及/或遮罩層18a,18b,18c 及1 8 d可以於任何適當時被去除,較佳地係於電極層i 6 蝕刻之前。同樣地,用於第2圖所述之本發明之實施例之 保護層22a,22b,22c及22d及/或遮罩層18a,18b,18c 及1 8 d可以於任何合適時間被去除,例如於蝕刻製程時或 於鉑及銥蝕刻製程後。 本發明將由以下之例子加以示範,該例子是以最佳模 式來說明及例示並不作為限制之用。所有於例子中所述之 參數,例如濃度,混合比例,溫度,壓力,速率,化合物 等並不用以限制本發明之範圍。
實施例I 測試半導體晶圓係被以以下薄膜堆疊加以進行:
0.8微米圖案PR(光阻層)/5000埃氧化物/1〇〇埃鈦 /1 000 埃鉑 /300 埃 TiN 圖案PR測試半導體晶圓之特性尺寸是0.3微米塊及 0.25微米間隔。氧化物遮罩(即遮罩層)係打開於由美國加 州聖塔卡拉包耳街3050號之應用材料公司所販售之商標 氧化物蝕刻MxP Centura之電漿製程設備之氧化物蝕刻室 中。用於打開氧化物遮罩之姓刻氣體是包含體積比6 8 %之 氬及體積比約32%之CHF3。反應器及製程條件係如了: 反應器條件 壓力 60毫托耳 RF功率 850瓦 第61頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------ * , -(請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
493231 A7 B7 五、發明說明( 旋轉磁場 測試晶圓溫 度
4 0南斯 100°C 經濟部智慧財產局員工消費合作社印製 氧化物遮罩蝕刻速率 3000埃/分 基於氬及CHF流速之製程條件 CHF3 5 0 seem 1 Ο 0 seem 壓力,毫托耳 60毫托耳 RF功率密度 850瓦
測試晶圓溫度 100°C 氧化物遮罩蝕刻速率 3000埃/分 磁場 40高斯 光阻層係於金屬蚀刻MxP Centura牌之電襞製程設備 之ASP室中自氧化物遮罩剝離,使用以下製程配方,微波 下游 02/N2 電漿:120 秒,250°C,1400 瓦,30〇〇sccm 氧, 300sccm氮及2托耳。 鈦保護層係以氬,氯,及BC13作為蝕刻氣體來蝕刻, 並以下列反應器及製程條件,於金屬蚀刻DPS Centura牌 電漿製程設備之DPS牌室中: 反應器條件 壓力 12毫托耳 至線圈電感器RF功率 900瓦 第62頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I-------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 493231 A7 B7_五、發明說明() 至晶圓托架之RF功率 100瓦 測試晶圓溫度 1 1 0 C 鈦蝕刻速率 2000埃/分 某於氤及氯及BC13流速之製程條件 氬 40sccm 氯 30sccm BC13 3 Osccm 壓力,毫托耳 12毫托耳 線圈電感器RF功率 900瓦 對晶圓托架RF功率 100瓦 測試晶圓溫度 Π 〇 °C 鈦蝕刻速率 2000埃/分 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 測試半導體晶圓之鉑層然後被以氬及氯作為蝕刻氣 體加以蝕刻,並於金屬蝕刻DPS Centura牌電漿製程設備 之DPS牌室中,以下列反應器及製程條件: 反應器條件 壓力 12毫托耳 至線圈電感器RF功率 900瓦 至晶圓托架之RF功率 1 5 0瓦 測試晶圓溫度 260°C 鈦蚀刻速率 1500埃/分 第63百 金------- —訂--------- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
A7 B7 五、發明說明() 基於氬及氧流速之製裎條# 氬 40sccm 氯 60sccm 壓力,亳托耳 12毫托耳 線圈電感器RF功率 900瓦 對晶圓托架RF功率 150瓦
測試晶圓溫度 260°C 鉑蝕刻速率 1 500埃/分 鉑/氧化物遮罩選擇性 1:1 測試半導體晶圓之所得蝕刻鉑層係示於第1 9圖中之 照片,並且在其對應的第21圖中以參考圖號加以標示, 其中所示為87度之鉑輪廓。 氧化物遮罩係然後於6 : 1HF溶液中去除,以提供示 於照片第2 0圖之無遮蔽測試半導體晶圓,並且在其對應 的第22圖中以參考圖號加以標示。剩餘鈦保護層可以藉 由任何合適機構及/或合適方法加以去除,例如藉由以 Ar,BCh及Ch作為蝕刻氣體加以蝕刻於金屬蝕刻Dps Centura牌電漿製程設備於DPS牌室中,以以下之反應器 及製程條件: (請先閱讀背面之;i意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 反應室條件 壓力 12毫托耳 至線圈電感器 RF功率 900瓦 至晶圓托架之 RF功率 100瓦 測試晶圓溫度 1 l〇t 鈦蝕刻速率 2000埃/分 第64貰 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 A7
----------I --------訂--- ▼ * t I (請先閲讀背面之注意事項再填寫本頁) 493231 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明() 測試晶圓溫度 1 0 0 °c 氧化物遮罩蝕刻速率 3000埃/分 基於氬及CHh流速之f趕蜂件 CHF3 5 Osccm lOOsccm 壓力,毫托耳 60毫托耳 RF功率密度 850瓦 測試晶圓溫度 100。(: 氧化物遮罩蝕刻速率 3 0 0 0埃/分 磁場 4 0高斯 光阻層係於金屬触刻MxP Centura牌之電漿製程設備 之ASP室中,自氧化物遮罩剥離’使用以下製程配方,微 波下游 〇2/N2 電漿:120 秒,250°C,1400 瓦,3000sccm 氧,300sccm氮及2托耳。
TiN保護層係以氬,氯,及BC13作為蝕刻氣體來蝕 刻’並以下列反應器及製程條件,於金屬蚀刻DPS Centura 牌電漿製程設備之DPS牌室中: 反應器條件 壓力 1 2毫托耳 至線圈電感器RF功率 9〇〇瓦 至晶圓托架之RF功率1 〇〇瓦 第66頁 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公釐了 --------------------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 493231 A7 B7 五、發明說明( 1 10°c 2000埃/分 測試晶圓溫度 T i N姓刻速率 基於氬及氣及BCh流速之製程條件 氬 氯 BCls 屋力,毫托耳 線圈電感器RF功率 對晶圓托架RF功率 測試晶圓溫度 TiN蝕刻速率 40sccm 3 Osccm 3 Osccm 12毫托耳 900瓦 100瓦 1 10°C 2000埃/分 測試半導體晶圓之鉑層然後被以氬及氯及BC13作為 蚀刻氣體加以蝕刻,並於金屬蝕刻DPS Centura牌電漿製 程設備之DPS牌室中,以以下反應器及製程條件: ---------------- (請先閱讀背面之注意事項再填寫本頁) 訂· -% 經濟部智慧財產局員工消費合作社印製 反應器條件 壓力 12毫托耳 至線圈電感器RF功率900瓦 至晶圓托架之RF功率150瓦 測試晶圓溫度 鉑蝕刻速率 260〇C 1 500埃/分 第67頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 A7 B7 五、發明說明( 基於氬及氯及BCh流速之製程條件 氬 氯 BC13 壓力,毫托耳 線圈電感器RF功率 對晶圓托架RF功率 測試晶圓溫度 銘蚀刻速率 鉑/氧化物遮罩選擇性 40sccm 60sccm 1 Osccm 12毫托耳 900瓦 150瓦 260〇C 1 500埃/分 ------------------- » · W - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 測試半導體晶圓之所得蝕刻鉑層係示於第23圖中, 其中所示為87度之鉑及銥輪廓。第24圖為第23圖之照 片之立體圖,相關部份以參考數表示。 氧化物遮罩係然後於6 : 1 HF溶液中去除,以產生類 以於第20圖所示之無遮蔽測試半導體晶圓。剩餘TiN保 護層可以藉由任何合適機構及/或合適方法加以去除,例如 藉由以Ar,BC13及Cl2作為蝕刻氣體加以蝕刻於金屬蝕刻 DPS Centura牌電漿製程設備於DPS牌室中,以以下之反 應器及製程條件: 反應室條件 壓力 12毫托耳 至線圈電感器RF功率 900瓦 第68頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 訂--- 493231 A7 B7 五、發明說明() 至晶圓托架之RF功率 100瓦 測試晶圓溫度 1 l〇°C TiN蝕刻速率 2000埃/分 基於氬及氯及BC13流速之製裎條件 氬 40sccm 氯 3 Osccm BCI3 3 Osccm 壓力,毫托耳 12毫托耳 線圈電感器RF功率 900瓦 對晶圓托架RF功率 100瓦 測試晶圓溫度 1 10°C TiN蝕刻速率 2000埃/分 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 實施例III 測試半導體晶圓係被以以下薄膜堆疊加以進行: 1.2微米圖案PR(光阻層)/4〇〇〇埃氧化物/100埃 Ti/2000 埃銥/1000 埃 TiN 測試半導體晶圓之特性尺寸是2 · 5微米塊及4 · 0微米 間隔。氧化物遮罩(即遮罩層)係打開於由美國加州聖塔卡 拉包耳街3050號之應用材料公司所販售之商標氧化物姓 刻MxP Centura之電漿製程設備之氧化物蝕刻室中。用於 打開氧化物遮罩之蚀刻氣體是包含體積比68%之氣及⑲ 積比約32。/。之CHF3。反應器及製程條件係如下: 把 第69頁 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公爱1 ---------—— -1AW----I---訂·-I------' 經濟部智慧財產局員工消費合作社印製 五、發明說明() 反應器條件 壓力 RF功率 旋轉磁場 測試晶圓溫度 氧化物遮罩蚀刻速率 3000埃/分 碁·於虱及CHF3流速之製程蜂件
60毫托耳 850瓦 40高斯 100°C 3 5Osccm lOOsccm 壓力,毫托耳 60毫托耳 RF功率密度 85〇瓦 測試晶圓溫度 1 0 0 氧化物遮罩蝕刻速率 3 0 0 0埃/分 磁場 4 0高斯 光阻層係於金屬蚀刻MxP Centura牌之電漿製程設備 之ASP室中,自氧化物遮罩剝離,使用以下製程配方,微 波下游 02/N2 電漿:120 秒,250°C,1400 瓦,3000sccm 氧,300sccm氮及2托耳。 Ti保護層係以氬,氣,及BC13作為蝕刻氣體來蝕刻, 並以下列反應器及製程條件,於金屬蝕刻DPS Centura牌 電漿製程設備之DPS牌室中: 第70頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) ---------------------訂— *··- (請先閱讀背面之注意事項再填寫本頁) 者· 493231 經濟部智慧財產局員工消費合作社印製 A7 __B7__ 五、發明說明() 反應器條件 壓力 12毫托耳 至線圈電感器RF功率900瓦 至晶圓托架之RF功率 1〇〇瓦 測試晶圓溫度 1 1 0 c
Ti蝕刻速率 2000埃/分 基於氬及氯及BC13流速之製程條件 氬 40sccm 氯 30sccm BC13 3 0sccm 壓力’愛托耳 12¾托耳 線圈電感器RF功率 900瓦 對晶圓托架RF功率 100瓦
測試晶圓溫度 1 1 0 C
Ti蝕刻速率 2000埃/分 測試半導體晶圓之銥層然後被以氧及氬及氯作為蝕 刻氣體加以蝕刻,並於金屬蝕刻DPS Centura牌電漿製程 設備之DPS牌室中,以以下反應器及製程條件: 反應器條件 壓力 12毫托耳 至線圈電感器RF功率 900瓦 第71頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----I----I---------訂-----I--- (請先閱讀背面之注意事項再填寫本頁) 493231 五、發明說明( 至晶圓托架之RF功率 450瓦 測試晶圓溫度 300°C 銥蝕刻速率 600埃/分 基於氧及氬及氪流速之製程條件 氧 1 5 seem ^ 1 OOseem CI2 5 Oseem 壓力,亳托耳 12毫托耳 線圈電感器RF功率 900瓦 對晶圓托架RF功率 450瓦 測試晶圓溫度 300°C 銥蝕刻速率 6 0 0埃/分 銥/氧化物遮罩選擇性 2:1 經濟部智慧財產局員工消費合作社印製 測試半導體晶圓之所得蝕刻銥層係示於第 其中所示為85度之銥輪廓。第26圖為代表第25 之圖示,各部份以參考數標示。 氧化物遮罩係然後於6 : 1HF溶液中去除,、 以產生無 遮蔽測試半導體晶圓。剩餘Ti保護層可以藉由任 …' 、 何合適 機構及/或合適方法加以去除,例如藉由以A r,B C1 % 3 及 C12 作為蚀刻氣體加以蚀刻於金屬蚀刻DPS Centura牌電4曼製 程設備於DPS牌室中,以以下之反應器及製程條件: 圖中, 圖相片 -------------------訂--------- Γ讀先閱讀背面之>i意事項再填寫本頁) 第72頁 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493231 A7 B7 五、發明說明( 反應室條件 壓力 1 2毫托耳 至線圈電感器RF功率 900瓦 至晶圓托架之RF功率 100瓦 測試晶圓溫度 1 1 〇 °C 鈦蝕刻速率 2000埃/分 蓋於氬及氣及BCh流速之製程條件 鼠 40sccm 氣 3 Osccm BCI3 3 Osccm 壓力,毫托耳 12毫托耳 線圈電感器RF功率 900瓦 對晶圓托架RF功率 100瓦 測試晶圓溫度 1 1 0 °c 鈥姓刻速率 2 0 0 〇埃/分 ---------------- 訂--- 《請先閱讀背面之注意事項再填寫本頁) # 經濟部智慧財產局員工消費合作社印製 實施例IV測試半導體晶圓係被以以下薄膜堆疊加以進行: 1.2微米圖案PR(光阻層)/ 1〇〇〇埃TiN/2〇〇〇埃銀/1000 埃TiN 測試半導體晶圓之特性尺寸是2·5微米塊及4 〇微米 間隔。TiN遮罩(即遮罩層)係打開於由美國加州聖塔卡拉 包耳街3050號之應用材料公司所膝隹、^ J听販售 < 商標金屬蝕刻 第73頁 本紐尺度適財國國家標準(CNS)A4規格(210 X 297公着了 493231 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( DPS Centura之電漿製程設備之金屬蝕刻室中。用於打開 TiN遮罩之蝕刻氣體是包含體積比68%之氬及體積比約 3 2%之氯。反應器及製程條件係如下: 反應器彳1条件 壓力 12毫托耳 至線圈電感器RF功率1200瓦 至晶圓托架之RF功率1 00瓦 測試晶圓溫度 1 1 0。<3
TiN遮罩蝕刻速率 2000埃/分 基於氬及氯流速乏劁孩彳辛件 ^ 1 OOsccm ^ 5 OOsccm 壓力,毫托耳 12毫托耳 至線圈電感器RF功率1200瓦 至晶圓托架之RF功率1〇〇瓦 測試晶圓溫度 1 1 0。〇
TiN遮罩蚀刻速率 2000埃/分 光阻層係於金屬蝕刻MxP Centura牌之電漿製程設備 之ASP室中,自氧化物遮罩剝離,使用以下製程配方,微 波下游 02/N2 電漿:120 秒,250°C,1400 瓦,3000 seem 氧,300sccm氮及2托耳。 第74頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------.----------- (請先閱讀背面之注意事項再填寫本頁) 訂·-- 線·— 493231 經濟部智慧財產局員工消費合作社印製 A7 — ___B7 五、發明說明() 測試半導體晶圓之銥層然後被以氧及氬及氯作為蚀 刻氣體加以蚀刻,並於金屬蚀刻DPS Centura牌電裝製程 設備之DPS牌室中,以以下反應器及製程條件: 反應器條件 壓力 12毫托耳 至線圈電感器RF功率 900瓦 至晶圓托架之RF功率 450瓦 測試晶圓溫度 320〇C 銥蝕刻速率 600埃/分 基於氧及氬及氯流速之製裎條侔 氧 1 5 seem 氬 1 OOseem Cl2 5 Oseem 壓力,毫托耳 1 2毫托耳 線圈電感器RF功率 900瓦 對晶圓托架RF功率 150瓦 測試晶圓溫度 320〇C 銥蝕刻速率 1 500埃/分 銥/氧化物遮罩選擇性 10:1 測試半導體晶圓之所得蝕刻銥層係示於第 Z /圖中 其中所示為80度之銥輪廓。第28圖為代矣當, 、双罘2 7圖相 第75頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) -— I- - - - - - I - - - I - .1^ ·丨丨丨i丨丨· f請先閱讀背面之注意事項再填寫本頁) T7 J厶J丄 A7 五、發明說明() 之圖示,各部份以參考數標示。 剩餘TiN保護層可以益 ... 乂精由任何合適機構及/或合適万 法加以去除,例如藉由以盏 舍 Μ 'λ. 却及乳作為蚀刻氣體加以#刻於 金屬I虫刻DPS Centura牌兩路制< ,. ” 畔%漿製程設備於DPS牌罜中,以 以下之反應器及製程條件: 反應室條件 壓力 Π毫托耳 至線圈電感器RF功率1200瓦 至晶圓托架之RF功率 1 〇Q瓦 測試晶圓溫度 1 1 0。(^ TiN蚀刻速率 2000埃/分 基於氬及氯流速之掣昶悴件 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 氬 氣 壓力,毫托耳 線圈電感器RF功率 對晶圓托架RF功率 測試晶圓溫度 鈦蝕刻速率 1 OOsccm 5 Osccm 12毫托耳 1200 瓦 100瓦 1 10°C 2000埃/分 結論 因此,本發明之實務提供一種用以蝕刻電極層j 6 第76頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
--------訂---------線I 493231 A7 ______B7 _ 五、發明說明() 方法。該被蝕刻電極層1 6包含具有一輪廓之多數蚀刻電 極層16a,16b,16c及16d ,其中側壁16s相對於水平面 之角度α具有等於或大於約80度。電極層16a,16b, 16e 及1 6d係被分離一距離或空間’具有等於或少於約〇·3微 米之尺寸。每一電極層16a,16b,16c及16d包含一等於 或少於約0.6微米之尺寸,較佳地等於或少於〇·3。更較 佳地,每一電極層16a,16b,16c及16d具有一寬度等於 或少於約0.3微米,長度等於或少於約0.6微米,及高度 等於或少於約0 · 6微米。因為所產生之蚀刻電極層1 6 a , 16b,16c及16d係基本上為無遮蔽,無,,圍籬,,或,,兔耳„, 理想上合適收納一介電質(例如B S T層)產生一半導體元 件。於實施例I中之蝕刻氣體包含體積計約4〇%之氬及體 積計約60%之氯,並產生具有約87度鉑輪廓之被蝕刻鉑 層。於實施例II,蝕刻氣體包含體積計54·5%(約體積計 5 5 %)之氯,及體積比3 6.4 % (體積計約3 6 %)之氬,及體積 計9· 1 °/。(體積計約9%)之BCI3,所得之被蝕刻鉑層具有約 8 7度之銘輪廓。實施例III中之蝕刻氣體包含體積計9 j % 之氧’體積計60.6%之氬及體積計30.3%之氯,並產生具 有約8 5度敏輪廓之被餘刻鉑層。於實施例I v,蚀刻氣體 包含積計約9.1 %之氧,體積計約60.6%之氬,及體積比約 3 0.3 %之氯,所得之被蝕刻鉑層具有約8〇度之銥輪廓 因此,雖然本發明已經參考特定較佳實施例加以說 明,但可以了解的是前述揭示中之修改,各種變化及替 換,及本發明之一些實施例中之特性將在不使用其他特性 第77頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) .f 訂---------· 經濟部智慧財產局員工消費合作社印製 五、發明說明() 下加以使用’而不脫離所揭示之本發明之範圍及精神。因 此,很多本發明揭示之修改可以採用以適用特定狀態或材 抖,而不脫離本發明之基本範圍及精神。本發明並不限於 斤述怎用以進仃本發明之最佳模式實施例,而本發明將包 含於隨附申請專利範圍中之所有實施例及等效實施。 --------------------訂--- (請先閱讀背面之注意事項再填寫本頁} 者 經濟部智慧財產局員工消費合作社印製 第78頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. Η叫Gg修正 補充 A8 B8 C8 D8 _____^ 申請專利範圍 1 · 一種触刻佈置於基板上之銥電極層之方法,彡少包含步 驟: (請先閱讀背面之注意事項再填寫本頁) a) 提供一支持一銀電極層之基板; b) 加熱步驟a)之基板至一高於大約i5〇°C之溫度;及 c) 使用含鹵素及惰性氣體之高密度蚀刻氣體電漿姓 刻所述銥電極層以產生支持至少一蝕刻銥電極層之基 板。 2 ·如申請專利範圍第1項所述之方法,其中所述之蚀刻氣 體另包含由氧氣及BC13所形成群組選出之/氣體。 3 ·如申請專利範圍第1項所述之方法,其中所述之蝕刻氣 體另包含由氧氣,HC1,HBr及其混合,所形成群組選 出之一氣體。 4 ·如申請專利範圍第1項所述之方法,其中所述之蝕刻銥 層包含等於或大於約80度之銥輪廓。 經濟部智慧財產局員工消費合作社印製 5 ·如申請專利範圍第1項所述之方法,其中所述之含有鹵 素氣體基本上由氯氣,所述惰性氣體基本上由氬所組 成。 6 ·如申請專利範圍第5項所述之方法,其中所述蝕刻氣體 基本上由氣,氬及氧所組成β 第79頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 <297 > 493231 經濟部智慧財產局員工消費合作社印製 A8 C8 _ 1)8 ______ t、申請專利範圍 7 ·如申請專利範圍第1項所述之方法’其中步驟(a)所述銀 層另包含佈置於所述銥層選擇部分之遮罩層以選擇性 保護所述餘層於所述蝕刻步驟(c) ° 8. 如申請專利範圍第1項所述之方法’其中步驟(a)所述銀 層另包含佈置於所述銥層選擇部分之TiN遮罩層以選 擇性保護所述銀層於所述蚀刻步驟(c)。 9. 如申請專利範圍第1項所述之方法’其中步驟(a)所述銥 層另包含佈置於所述銥層選擇部分之Ti遮罩層以選擇 性保護所述銥層於所述蝕刻步騾(c) ° 1 0·如申請專利範圍第7項所述之方法,其中步驟(a)所述 錶層另包含一佈置於所述敏層選擇部分之保護層介於 所述遮罩層與所述銥層之間。 1 1 ·如申請專利範圍第8項所述之方法,其中步驟(a)所述 銥層另包含一佈置於所述銥層選擇部分之保護層介於 所述TiN遮罩層與所述銥層之間。 12.如申請專利範圍第9項所述之方法,其中步驟(a)所述 銥層另包含一佈置於所述銥層選擇部分之保護層介於 所述T i遮罩層與所述銥層之間。 第80T 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) ^---------------線 (請先閱讀背面之注意事項再填寫本頁) 493231
    A8 B8 C8 D8 p—— ^Τίίί利範 圍 13. 如申請專利範圍第7項所述之方法,另包含於所述步驟 (c)後去除所述遮罩層。 14. 如申請專利範圍第1項所述之方法,其中所述高密度電 漿包括高密度電感搞合式電漿。 15. 如申請專利範圍第14項所述之方法,另包含佈置含有 所述步驟(a)銥電極層之基板於一包含線圈電感器及晶 圓托架之高密度電漿室中;並進行蝕刻步驟(勾於高密度 電漿室中,在以下製程條件下: (請先閱讀背面之注意事項再填寫本頁) 製程 姓刻氣體流 壓力,毫托耳 線圈電感器之RF功率(瓦) 晶圓托架之RF功率(瓦) 銥蝕刻速率(埃/分) 線圈電感器之RF頻率 晶圓托架之RF頻率 參數 50 至 5OOsccm 0.1至300毫托耳 100 至 5000 瓦 50至3000瓦 200至6000埃/分 100K 至 300MHz 100K 至 300MHz 經濟部智慧財產局員工消費合作社印製 1 6 ·如申凊專利範圍第8項所述之方法,其中所述高密度電 漿包括高密度電感耦合式電衆,且所述蝕刻氣體另包含 〇2。 第81頁 t紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) 49323^ b A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 γ、申請專利範圍 1 7 ·如申請專利輯圍第1 6項所述之方法,另包含佈置含有 所述步驟(a)銀電極層之基板於一包含線圈電感器及晶 圓托架之南密度電漿室中;並進行蝕刻步驟(幻於高密度 電漿室中,在以下製程條件下: 參數 〇2 體積比 5%至 40% Cl2 體積比 10% 至 60% Ar 體積比 30%至 80% 壓力,毫托耳 0·1至 300毫托耳 線圈電感器之RF功率(瓦) 100至 5000 瓦 晶圓托架之RF功率(瓦) 50至3000瓦 銥蝕刻速率(埃/分) 200至 6000埃/分 銥對TiN之選擇性 0·2比 50 線圈電感器之RF頻率 100Κ 至 300MHz 晶圓托架之RF頻率 100K 至 300MHz 18.—種產生包括一銥電極之電容構造之方法,包含步驟: a) 提供一支持一銀電極層之基板以及至少一層佈置 於所述銥電極層選擇部位之遮罩層; b) 加熱步驟(a)之基板至一高於大約150°C之溫度; 及 Ο包括使用含氯氣及惰性氣體之蝕刻氣體電漿蝕刻 第82頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂: . 經濟部智慧財產局員工消費合作社印製 t晴專利範圍 錶電極層以產生至少有一银電極之電容構造。 1 9 ·—種電容構造,其係以如申請專利範圍第1 8項所述之 方法所產生。 20 · 一種製造導體裝置之方法,至少包含步騾: a) 形成一圖案阻抗層,一 TiN遮罩層及一缺電極層 於具有電路元件形成於其上之基板上; b) 蝕刻所述TiN遮罩層之一部份,包括使用蝕刻氣 體之電梁,以穿過及由所述蘇電極層上去除TiN遮罩層 之部份,以產生支持所述阻抗層,一殘留遮罩層及所述 銥電極層之基板; c) 去除步驟(b)中之所述阻抗層,以產生支持殘留所 述TiN遮罩層及所述銥電極層之所述基板; d) 加熱步驟(c)所述之基板至大於約I50 C之溫度, 及 e) 蝕刻步驟(d)所述銥電極層,包含使用高密度蝕刻 氣體電漿,蝕刻氣體包含氯及氬以產生具有至少一銥私 極之半導體元件。 2 1 ·如申請專利範圍第2 〇項所述之方法,另包含於蝕刻步 驟(e)後’去除所述殘留TiN遮罩詹 22·如申請專利範圍第20項所述之方法,其中步驟(e)所述 第83頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 29/公釐) 3 2 3 9 4
    申請專利範圍 -A别氣體基本上包含氧’氯及 高密度蝕刻氣體電漿所用# 、 氬。 贫板上之銥電極層的方法,該方 2 3 . /種用以蝕刻佈置於一基私 法至少包含步驟: 。 A托廢,一保護層於所述銀電極 a) 提供一支持一銥電椏滑 *+·傻缚層上,及一圖案阻抗層 層上及一 Ti遮罩層於所述保卩又層上 於所述遮罩層上之基板; b) 蝕刻所述Ti遮罩層之-部份’包含使用蝕刻氣體 之電漿,以穿過及由所述銥電極層上去除所述Ti遮罩 層之部份,以外露所述保護磨之部份並產生支持所述銥 電極層’所述保護層於所述銀電極層,所述殘留Ti遮 罩層於銥電極層,及所述圖案阻抗層於所述殘留Ti遮 罩層上之所述基板; c) 由步驟(b)中所述之Ti殘留遮罩層上去除所述圖案 阻抗層,以產生支持所述銥電極層,及所述保護層於所 述銥電極層,及所述殘留遮罩層於所述保護層上之所述 基板, d) 加熱步驟(c)所述之基板至大於約15〇C之溫度’ e) 蚀刻所述保護層之外露邵份,以外露出所述银電 極層之部份,以產生支持所述鍊電極層,殘留於所述敏 電極層上之所述保護層,及殘留於所述殘留保護層上遮 罩層之所述基板;及 f) 蝕刻步驟(e)所述銥電極層之外露部份,包含使用 第84頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) i請先聞讀背面i涑意事頊存填窵本貪y
    經濟部智慧財產局員工消費合作社印製 493231 A8 B8 C8 D8 六、申請專利範圍 高密度兹刻氣禮電漿,蚀刻氣禮包含氧’氣及氫以產生 支持具有;保護層於戶斤述姓_電^之蚀刻 錄電極層,及所述殘留Tl遮罩廣於所述殘留保護層之 經濟部智慧財產局員工消費合作社印製 ^ λ ^ rn k—丨/65;曹於一基板上之銀電極層的方法,該方 2 4 · —種用以蚀刻佈置於 法至少包含步驟: a) 提供一支持一銥電極層’一保護層於所述銀電極 層上及一遮罩層於所述保護層上,及一圖案阻抗層於所 述遮罩層上之基板; b) 蚀刻所述遮罩層之一部份’包含使用餘刻氣體之 電漿,以穿過及由所述錄電極層上去除所述遮罩層之部 份,以外露所述保護層之部份並產生支持所述銀電極 層,所述保護層於所述銀電極層’殘留遮罩層於所述保 護層,及所述圖案阻抗層於所述殘留遮罩層上之所述基 板, c) 蝕刻所述保護層之外露部份,以外露出所述銀電 極層之部份,以產生支持所述銀電極層,殘留於所述嫁 電極層上之所述保護層,殘留於所述殘留保護層上之所 述遮罩層以及殘留於所述殘留遮罩層上所述圖案卩且抗 層之所述基板; d) 由步騾(Ο所述殘留遮罩層除去所述圖案阻抗層以 產生支持所述銥電極層,殘留於所述銀電極層上之所述 0 保護層,及殘留於所述殘留保護層上所述遮罩層之所述 第85頁 請先/«讀背面尤注意事頊專填寫本f > ϋ n n n n»-· 1 ^ J « n n flu ϋ «ϋ ϋ in _ 言 本紙張尺度適用+_家標準(CNS)A4規格⑽X 297公f〉 A8 B8 C8 D8 六、申請專利範圍 基板;及 e)加熱步驟(d)所述之基板至大於約150°C之溫度; 及 0蝕刻步驟(d)所述嫁電極層之外露部份,包含使用 高密度蝕刻氣體電漿,蝕刻氣體包含氯及惰性氣體以產 生支持具有所述殘留保護層於所述蝕刻銥電極層之蝕 刻銥電極層,及所述殘留遮罩層於所述殘留保護層之所 述基板。 25 ·如申請專利範圍第24項所述之方法,其中上述步驟(f)\ 之蝕刻氣體另包含由氧,HC1,HBr及其混合之群組所 選出之氣體。 (請先閱讀背面之注意事項再填寫本頁) _ He m n m n νϋ 一口1 < flu n_i n i n m - 經濟部智慧財產局員Η消費合作社印製 貫 6 8 第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW089102661A 1999-02-17 2000-02-16 Improved etching methods for anisotropic profile TW493231B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/251,633 US6265318B1 (en) 1998-01-13 1999-02-17 Iridium etchant methods for anisotropic profile

Publications (1)

Publication Number Publication Date
TW493231B true TW493231B (en) 2002-07-01

Family

ID=22952790

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102661A TW493231B (en) 1999-02-17 2000-02-16 Improved etching methods for anisotropic profile

Country Status (5)

Country Link
US (1) US6265318B1 (zh)
JP (1) JP2002537653A (zh)
KR (1) KR20010112271A (zh)
TW (1) TW493231B (zh)
WO (1) WO2000049650A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018065A (en) * 1997-11-10 2000-01-25 Advanced Technology Materials, Inc. Method of fabricating iridium-based materials and structures on substrates, iridium source reagents therefor
US6841203B2 (en) * 1997-12-24 2005-01-11 Tokyo Electron Limited Method of forming titanium film by CVD
US6362822B1 (en) * 1999-03-12 2002-03-26 Terminal Reality, Inc. Lighting and shadowing methods and arrangements for use in computer graphic simulations
US6436838B1 (en) * 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
FR2811316B1 (fr) * 2000-07-06 2003-01-10 Saint Gobain Substrat texture transparent et procedes pour l'obtenir
US6547979B1 (en) * 2000-08-31 2003-04-15 Micron Technology, Inc. Methods of enhancing selectivity of etching silicon dioxide relative to one or more organic substances; and plasma reaction chambers
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
US6541380B2 (en) 2001-07-24 2003-04-01 Applied Materials Inc. Plasma etching process for metals and metal oxides, including metals and metal oxides inert to oxidation
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US20030176073A1 (en) * 2002-03-12 2003-09-18 Chentsau Ying Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry
US20040053506A1 (en) * 2002-07-19 2004-03-18 Yao-Sheng Lee High temperature anisotropic etching of multi-layer structures
US6943039B2 (en) * 2003-02-11 2005-09-13 Applied Materials Inc. Method of etching ferroelectric layers
US7364665B2 (en) * 2004-10-21 2008-04-29 Sharp Laboratories Of America, Inc. Selective etching processes of SiO2 , Ti and In2 O3 thin films for FeRAM device applications
JP4598639B2 (ja) * 2005-09-27 2010-12-15 Okiセミコンダクタ株式会社 半導体装置の製造方法
JP5590906B2 (ja) * 2010-02-09 2014-09-17 キヤノン株式会社 液体吐出ヘッド用基板の製造方法
JP5766027B2 (ja) * 2011-05-20 2015-08-19 富士フイルム株式会社 ドライエッチング方法及びデバイス製造方法
US20130043559A1 (en) * 2011-08-17 2013-02-21 International Business Machines Corporation Trench formation in substrate
US10858727B2 (en) 2016-08-19 2020-12-08 Applied Materials, Inc. High density, low stress amorphous carbon film, and process and equipment for its deposition
US11322364B2 (en) * 2020-04-01 2022-05-03 Tokyo Electron Limited Method of patterning a metal film with improved sidewall roughness

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4351840A (en) 1981-09-18 1982-09-28 Pfizer Inc. Antibacterial esters of resorcinol with ampicillin and penicillanic acid 1,1-dioxide derivatives
JPS5916334A (ja) 1982-07-19 1984-01-27 Matsushita Electronics Corp ドライエツチング方法
JP2947818B2 (ja) 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US4889588A (en) 1989-05-01 1989-12-26 Tegal Corporation Plasma etch isotropy control
US4902377A (en) 1989-05-23 1990-02-20 Motorola, Inc. Sloped contact etch process
US5188704A (en) 1989-10-20 1993-02-23 International Business Machines Corporation Selective silicon nitride plasma etching
JPH0590224A (ja) 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
US5232747A (en) 1992-07-27 1993-08-03 Radiant Technologies Platinum-aluminum connection system
US5258093A (en) 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
JPH07130702A (ja) 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
KR0171060B1 (ko) 1993-12-28 1999-03-30 스기야마 카즈히코 반도체장치의 제조방법
US5565036A (en) 1994-01-19 1996-10-15 Tel America, Inc. Apparatus and method for igniting plasma in a process module
JP3460347B2 (ja) 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法
JP3122579B2 (ja) 1994-07-27 2001-01-09 シャープ株式会社 Pt膜のエッチング方法
US5622893A (en) 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5554564A (en) 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5753044A (en) 1995-02-15 1998-05-19 Applied Materials, Inc. RF plasma reactor with hybrid conductor and multi-radius dome ceiling
JP2953974B2 (ja) 1995-02-03 1999-09-27 松下電子工業株式会社 半導体装置の製造方法
JP3101685B2 (ja) * 1995-02-28 2000-10-23 マイクロン・テクノロジー・インコーポレイテッド 再蒸着を用いた構造体の形成方法
KR100322695B1 (ko) 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
US5705443A (en) * 1995-05-30 1998-01-06 Advanced Technology Materials, Inc. Etching method for refractory materials
KR100199094B1 (ko) 1995-10-18 1999-06-15 구본준 반도체 소자의 커패시터 제조방법
KR100413649B1 (ko) 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
JPH09251983A (ja) 1996-03-15 1997-09-22 Rohm Co Ltd ドライエッチング方法
US5907791A (en) 1996-04-25 1999-05-25 Lucent Technologies Inc. Method of making semiconductor devices by patterning a wafer having a non-planar surface
JP3388089B2 (ja) 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
WO1998000859A1 (en) 1996-07-03 1998-01-08 Tegal Corporation Method and apparatus for etching a semiconductor wafer
TW365691B (en) 1997-02-05 1999-08-01 Samsung Electronics Co Ltd Method for etching Pt film of semiconductor device
EP0865079A3 (en) 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
JPH10301614A (ja) 1997-04-28 1998-11-13 Fanuc Ltd 数値制御装置
JPH10340893A (ja) 1997-06-09 1998-12-22 Sony Corp 電子薄膜材料のエッチング方法
DE19728473A1 (de) 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
JPH1131682A (ja) 1997-07-11 1999-02-02 Oki Electric Ind Co Ltd ドライエッチング方法および強誘電体メモリ素子の製造方法
JPH11111695A (ja) 1997-10-07 1999-04-23 Fujitsu Ltd 白金薄膜パターンの形成方法及び半導体装置の製造方法
KR100252047B1 (ko) * 1997-11-13 2000-04-15 윤종용 하드마스크를 이용한 금속층 식각방법

Also Published As

Publication number Publication date
KR20010112271A (ko) 2001-12-20
WO2000049650A9 (en) 2001-09-20
JP2002537653A (ja) 2002-11-05
WO2000049650A1 (en) 2000-08-24
US6265318B1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
TW493231B (en) Improved etching methods for anisotropic profile
TW451356B (en) Method for removing redeposited veils from etched platinum
TW512447B (en) Method for preventing corrosion of a dielectric material
US6749770B2 (en) Method of etching an anisotropic profile in platinum
US6482745B1 (en) Etching methods for anisotropic platinum profile
TW506019B (en) A method of simultaneously etching a substrate and cleaning a chamber
KR19980080224A (ko) 에칭되는 백금으로부터 재증착된 베일을 제거하기 위한 방법
US6919168B2 (en) Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
TW550661B (en) Method of etching organic antireflection coating (ARC) layers
KR20020093049A (ko) 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법
US6492280B1 (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
TW201911406A (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
JP2003282844A (ja) ハードマスク及びCl2/N2/O2及びCl2/CHF3/O2の化学的性質を利用するIr及びPZTのプラズマエッチング
Wuu et al. Etching characteristics and mechanism of Ba0. 7Sr0. 3TiO3 thin films in an inductively coupled plasma
TW477040B (en) Improved masking methods and etching sequences for patterning electrodes of high density ram capacitors
KR100756742B1 (ko) 고밀도 ram 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정
TW582072B (en) Method for fabrication semiconductor device
JP3358179B2 (ja) ポリシリコン層のプラズマ・エッチング方法
JP2004342892A (ja) ドライエッチング方法
KR20010045959A (ko) 고유전체 캐패시터의 전하저장전극 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees