KR20010045959A - 고유전체 캐패시터의 전하저장전극 형성방법 - Google Patents
고유전체 캐패시터의 전하저장전극 형성방법 Download PDFInfo
- Publication number
- KR20010045959A KR20010045959A KR1019990049500A KR19990049500A KR20010045959A KR 20010045959 A KR20010045959 A KR 20010045959A KR 1019990049500 A KR1019990049500 A KR 1019990049500A KR 19990049500 A KR19990049500 A KR 19990049500A KR 20010045959 A KR20010045959 A KR 20010045959A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- charge storage
- storage electrode
- material layer
- photoresist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000003990 capacitor Substances 0.000 title claims abstract description 22
- 239000007769 metal material Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000004544 sputter deposition Methods 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 239000000654 additive Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 3
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000003989 dielectric material Substances 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- -1 IrO 2 and RuO 2 Chemical class 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 차세대 고집적 반도체 소자에 적용될 고유전체 물질의 전극 재료로 사용되는 Pt, Ir, IrO2, Ru, RuO2등과 같은 금속계 물질로 전하저장전극을 형성하기 위한 식각 공정을 개선하는 고유전체 캐패시터의 전하저장전극 형성 방법에 관하여 기술된다. 금속계 물질로 전하저장전극을 형성할 때 물리적 스퍼터링 방식으로 식각 공정을 진행하며, 이때 캐패시터의 전기적 특성 저하 요인인 사이드 월 펜스(side wall fence)가 발생되는 것을 방지하기 위하여, 본 발명은 금속계 물질로 층을 형성한 후에 금속계 물질층상에 형성하는 전하저장전극용 포토레지스트 패턴의 탑(top) 모양을 뾰족한 형태(tapered structure)로 하여 스퍼터링 식각 공정을 진행하면 사이드 월에 형성되는 펜스를 수직 방향으로 입사하는 이온 스퍼터링에 의해 효과적으로 제거할 수 있다.
Description
본 발명은 고유전체 캐패시터의 전하저장전극 형성 방법에 관한 것으로, 특히 차세대 고집적 반도체 소자에 적용될 고유전체 물질의 전극 재료로 사용되는 Pt, Ir, IrO2, Ru, RuO2등과 같은 금속계 물질로 전하저장전극을 형성하기 위한 식각 공정을 개선하는 고유전체 캐패시터의 전하저장전극 형성 방법에 관한 것이다.
일반적으로, 반도체 소자에서 캐패시터의 정전 용량은 C= εA/d (ε; 유전율, A;표면적, d;유전체 두께)와 같이 전하저장전극의 표면적과 유전체막의 유전율에 비례한다. 따라서, 현재 유전체막으로 널리 사용하고 있는 산화막/질화막/산화막(ONO) 구조를 이용한 반도체 소자의 제조 공정에서는 전하저장전극의 모양을 3차원 구조로 하여 전하저장전극의 표면적을 증가시키므로써 정전 용량을 확보하는 방법을 취하여 왔다.
그러나, 초고집적 소자에서 확보할 수 있는 전하저장전극의 크기 및 전하저장전극 간의 거리가 극히 작아지게 되어 현재와 같이 전하저장전극의 표면적을 넓히기 위해 단지 전하저장전극의 구조를 복잡하게 하는 방법으로는 소자 동작에 필요한 정전용량을 확보할 수 없으므로, 유전율이 큰 물질인 BST, PZT, SBT 등과 같은 고유전체 물질을 사용하는 방법이 연구 개발되고 있다. 이러한 경우에 있어서 Pt, Ir, Ru 등의 귀금속류 및 IrO2, RuO2등의 초전도 산화금속류와 같이 산화 저항성이 큰 물질이 전극 물질로 사용되어야 한다.
도 1a 내지 도 1c는 종래 고유전체 캐패시터의 전하저장전극 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(11) 상에 층간 절연막(12)을 형성한 후, Pt, Ir, IrO2, Ru, RuO2등과 같은 금속계 물질로 층(13)을 형성한다. 금속계 물질층(13) 상에 직사각형 모양의 포토레지스트 패턴(14)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(14)을 식각 마스크로 하여 물리적 스퍼터링 방식으로 식각 공정을 진행하여 금속계 물질층(13)을 식각 한다. 식각 공정을 계속 진행하여 도 1c에 도시된 바와 같이 금속계 물질층(13)으로 된 전하저장전극을 형성한다. 이후, 고유전체 물질로 캐패시터의 유전체막을 형성하고, 그 상부에 플레이트 전극을 형성하여 고유전체 캐패시터가 제조된다.
상기한 종래의 방법으로 전하저장전극을 형성함에 있어, 현재 Pt, Ir, IrO2, Ru, RuO2등과 같은 금속계 물질은 물리적 스퍼터링(Physical Sputtering)에 의하여 식각이 가능하므로 식각시 도 1b 및 도 1c에 도시된 바와 같이 사이드 월 펜스(side wall fence; 15)가 필연적으로 발생한다. 사이드 월 펜스(15)는 식각이 진행되면서 금속계 물질층(13)의 부산물(by-product)이 재증착(redeposition)되어 발생되는데, 발생된 사이드 월 펜스(15)는 포토레지스트 패턴(14)의 단면 모양이 직사각형을 이루고 있기 때문에 수직 방향으로 입사하는 이온 스퍼터링에 의해서는 사이드 월 펜스(15)를 제거하는데 어려움이 있다. 사이드 월 펜스(15)는 캐패시터의 전기적 특성을 열화 시키는 요인으로 작용하므로 금속계 물질층(13)으로 된 전하저장전극 패턴의 손상 없이 제거하는 것이 필수적이다.
따라서, 본 발명은 차세대 고집적 반도체 소자에 적용될 고유전체 물질의 전극 재료로 사용되는 Pt, Ir, IrO2, Ru, RuO2등과 같은 금속계 물질로 전하저장전극을 형성할 때, 식각 공정을 개선하여 사이드 월 펜스가 발생되지 않도록 하는 고유전체 캐패시터의 전하저장전극 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 고유전체 캐패시터의 전하저장전극 형성 방법은 층간 절연막이 형성된 반도체 기판 상에 금속계 물질층을 형성하는 단계; 상기 금속계 물질층 상에 탑 부분이 뾰족한 형태로 된 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 식각 마스크로 한 스퍼터링 식각 공정으로 상기 금속계 물질층을 식각 하여 전하저장전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1c는 종래 고유전체 캐패시터의 전하저장전극 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2c는 본 발명에 따른 고유전체 캐패시터의 전하저장전극 형성 방법을 설명하기 위한 소자의 단면도.
도 3a는 본 발명에 따른 포토레지스트 패턴의 사진.
도 3b는 본 발명에 따른 펜스-프리한 전하저장전극의 사진.
〈도면의 주요 부분에 대한 부호 설명〉
11, 21: 반도체 기판 12, 22: 층간 절연막
13, 23: 금속계 물질층 14, 24: 포토레지스트 패턴
15 : 사이드 월 펜스
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명에 따른 고유전체 캐패시터의 전하저장전극 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(21) 상에 층간 절연막(22)을 형성한 후, Pt, Ir, IrO2, Ru, RuO2등과 같은 금속계 물질로 층(23)을 형성한다. 금속계 물질층(23) 상에 포토레지스트 패턴(24)을 형성하는데, 포토레지스트 패턴(24)의 탑(top) 모양을 뾰족한 형태(tapered structure)가 되도록 한다.
상기에서, 포토레지스트 패턴(24)의 탑 부분을 뾰족하게 하기 위하여 Ar/O2혼합가스를 사용한다. 이러한 포토레지스트 패턴(24)의 모양을 조절하기 위한 건식 식각(dry etch)시 사이드(side)로의 임계치 손실(CD loss)을 방지하기 위하여 Ar/O2혼합가스에 CO, Cl2및 CHF3가스 중 어느 하나의 첨가 가스(additive gas)로 사용한다. Ar/O2혼합가스의 비율은 2 : 1 이상으로 하며, 첨가 가스를 5 내지 15sccm의 유량으로 공급한다. 이러한 조건으로 형성된 실제 포토레지스트 패턴(24)이 도 3a의 사진에 나타나있듯이 탑 부분만 뾰족한 형태임을 알 수 있다.
도 2b를 참조하면, 뾰족한 탑 모양을 갖는 포토레지스트 패턴(24)을 식각 마스크로 하여 물리적 스퍼터링 방식으로 식각 공정을 진행하여 금속계 물질층(23)을 식각 한다. 식각 공정을 계속 진행하여 도 2c에 도시된 바와 같이 금속계 물질층(23)으로 된 전하저장전극을 형성한다. 이후, 일반적인 공정을 통해 포토레지스트 패턴(24)을 제거하고, BST, PZT 및 SBT 등과 같은 고유전체 물질로 캐패시터의 유전체막을 형성하고, 그 상부에 플레이트 전극을 형성하여 고유전체 캐패시터가 제조된다. 실제 공정에서 포토레지스트 패턴(24)을 제거한 후에 펜스-프리한(fence-free) 금속계 물질층 전하저장전극이 도 3b에 나타나있다.
상기에서, 물리적 스퍼터링 식각 공정으로 스퍼터된 금속계 물질층의 신속한 펌핑-아웃(pumping-out)과 이온에 의한 스퍼터링 수율(sputtering yield)을 증가시키기 위하여 1 내지 10mT 이하의 저압(low pressure)에서 식각 공정을 진행한다. 식각 공정시 Cl2가스를 사용할 경우 금속계 물질층에 대한 화학적 물리적 식각(chemically assisted physical etching)도 기대할 수 있으므로 웨이퍼가 놓이는 버틈 전극(bottom electrode)의 온도를 상온 이상으로 유지한다. 또한, 식각 공정시 0.5 내지 1MHz 의 저주파 전력(RF power)을 사용하여 직류 바이어스(DC self-bias)를 크게 하여 이온에 의한 스퍼터링 수율을 증가시킨다.
상기한 본 발명은 차세대 고집적 반도체 소자에 적용될 BST, PZT 및 SBT 등과 같은 고유전체 물질의 전극 재료로 사용되는 Pt, Ir, IrO2, Ru, RuO2등과 같은 금속계 물질로 전하저장전극을 형성하기 위한 식각 공정을 개선하는 고유전체 캐패시터의 전하저장전극 형성 방법에 관한 것으로, 금속계 물질로 전하저장전극을 형성할 때 물리적 스퍼터링 방식으로 식각 공정을 진행하며, 이때 캐패시터의 전기적 특성 저하 요인인 사이드 월 펜스가 발생되는 것을 방지하기 위하여, 금속계 물질로 층을 형성한 후에 금속계 물질층상에 형성하는 전하저장전극용 포토레지스트 패턴의 탑 모양을 뾰족한 형태로 하여 스퍼터링 식각 공정을 진행하면 사이드 월에 형성되는 펜스를 수직 방향으로 입사하는 이온 스퍼터링에 의해 효과적으로 제거할 수 있다.
상술한 바와 같이, 본 발명은 식각 마스크층 역할을 하는 포토레지스트 패턴의 탑 부분의 모양을 삼각형의 뾰족한 형태로 형성하여 금속계 물질층을 식각 하므로, 식각 마스크층 역할을 충분히 수행하면서 사이드 월 펜스가 발생되지 않아 캐패시터의 전기적 특성을 향상 시킬 수 있다.
Claims (5)
- 층간 절연막이 형성된 반도체 기판 상에 금속계 물질층을 형성하는 단계;상기 금속계 물질층 상에 탑 부분이 뾰족한 형태로 된 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 식각 마스크로 한 스퍼터링 식각 공정으로 상기 금속계 물질층을 식각 하여 전하저장전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
- 제 1 항에 있어서,상기 금속계 물질층은 Pt, Ir, IrO2, Ru 및 RuO2중 어느 하나로 이루어지는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
- 제 1 항에 있어서,상기 포토레지스트 패턴은 Ar/O2혼합가스를 사용하여 탑 부분이 뾰족한 형태가 되도록 하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
- 제 1 항에 있어서,상기 포토레지스트 패턴은 Ar/O2혼합가스에 첨가 가스로 CO, Cl2및 CHF3가스 중 어느 하나를 5 내지 15sccm의 유량으로 공급하여 탑 부분이 뾰족한 형태가 되도록 하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
- 제 1 항에 있어서,상기 스퍼터링 식각 공정은 1 내지 10mT의 압력과 0.5 내지 1MHz 의 저주파 RF 파워를 사용하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049500A KR20010045959A (ko) | 1999-11-09 | 1999-11-09 | 고유전체 캐패시터의 전하저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049500A KR20010045959A (ko) | 1999-11-09 | 1999-11-09 | 고유전체 캐패시터의 전하저장전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010045959A true KR20010045959A (ko) | 2001-06-05 |
Family
ID=19619245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990049500A KR20010045959A (ko) | 1999-11-09 | 1999-11-09 | 고유전체 캐패시터의 전하저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010045959A (ko) |
-
1999
- 1999-11-09 KR KR1019990049500A patent/KR20010045959A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW405174B (en) | Process for manufacturing semiconductor integrated circuit device | |
| KR19980080224A (ko) | 에칭되는 백금으로부터 재증착된 베일을 제거하기 위한 방법 | |
| KR100271111B1 (ko) | 재피착을사용하여구조를형성하는방법 | |
| KR20010102192A (ko) | 유전체 물질의 부식을 방지하는 방법 | |
| KR20020093049A (ko) | 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법 | |
| US6296777B1 (en) | Structuring process | |
| JP2003282844A (ja) | ハードマスク及びＣｌ２／Ｎ２／Ｏ２及びＣｌ２／ＣＨＦ３／Ｏ２の化学的性質を利用するＩｒ及びＰＺＴのプラズマエッチング | |
| US6458648B1 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| KR100629021B1 (ko) | 반도체기판에서의층구조화방법 | |
| US6586816B2 (en) | Semiconductor structures formed using redeposition of an etchable layer | |
| JPH1022274A (ja) | エッチング方法及び半導体装置の製造方法 | |
| KR20010045959A (ko) | 고유전체 캐패시터의 전하저장전극 형성방법 | |
| US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
| KR100190055B1 (ko) | 반도체 장치의 백금전극 제조방법 | |
| JP3114640B2 (ja) | 半導体装置の製造方法 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100243283B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR100337926B1 (ko) | 반도체소자의저장전극형성방법 | |
| JPH1131682A (ja) | ドライエッチング方法および強誘電体メモリ素子の製造方法 | |
| JP2003282839A (ja) | 強誘電体メモリ装置の製造方法 | |
| KR100641923B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100414866B1 (ko) | 반도체 소자의 이너 캐패시터 형성방법 | |
| KR20020009696A (ko) | 포토레지스트 패턴 측벽에 증착되는 폴리머를 제거할 수있는 패턴 형성 방법 및 그를 이용한 강유전체 캐패시터형성 방법 | |
| KR100431820B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20010061630A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |