TW487917B - Semiconductor memory device - Google Patents

Semiconductor memory device Download PDF

Info

Publication number
TW487917B
TW487917B TW089126216A TW89126216A TW487917B TW 487917 B TW487917 B TW 487917B TW 089126216 A TW089126216 A TW 089126216A TW 89126216 A TW89126216 A TW 89126216A TW 487917 B TW487917 B TW 487917B
Authority
TW
Taiwan
Prior art keywords
bit line
sub
voltage
complementary
main bit
Prior art date
Application number
TW089126216A
Other languages
English (en)
Inventor
Makoto Kojima
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW487917B publication Critical patent/TW487917B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Read Only Memory (AREA)
  • Dram (AREA)

Description

487917 A7 _______ B7 ___ 五、發明說明（！） 技術領域 本發明係關於一種半導體記憶裝置，特別是一種容許資 訊以高速自記憶單元讀取之半導體記憶裝置。 背景技藝 近年來，需求具有操作速度超過100 MHz之快速微電腦 。由於微電腦在操作中變得更快，安裝在與微電腦相同晶 片上之ROMs及快閃記憶體亦被要求變得更快。該r0Ms& 快閃記憶體通常安裝在晶片上供定制晶片用。 所需$己憶谷量亦隨者近來微電腦功能之增強而增加。 針對該背景，將入研發活動已4試以實現可快速讀取操 作之大容量半導體記憶裝置。例如，提出以階層式位元線 法基礎之半導體記憶裝置。 M· Hiraki等人（ISSCC Digest of Technical Papers，116-117頁，453，1999年2月）揭示一種以階層式位元線法爲基 礎之半導體記憶裝置。 然而，根據上述類型之半導體記憶裝置，必需在完成主 位元線及次位元線之預充電後，對感應主位元線上之電壓 與互補主位元線上之電壓間之差動實施整合操作。因此， 爲了自記憶單元讀取資訊，需要一段時間（tPRC + tlnteg) ，其爲預充電主位元線與次位元線所需之時間（即，tPRC) 與感應電壓差動所需之時間（即，tlnteg)之總和，此在自記 憶單元快速讀取資訊操作之實現方面面臨困難。 因此，鑒於上述問題，本發明欲提供一種可用高速自記 憶單元讀取資訊之半導體記憶裝置。 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公楚） 請 先 閱 讀 背 面 之 注 意 事 項
Η 頁 I 訂 經濟部智慧財產局員工消費合作社印製 487917 A7 B7 五、發明說明（2 ) 發明之揭示 根據本發明之半導體記憶裝置包含：具有第一輸入部份 點與第二輸入部份點供感應第一輸入部份點上電壓與第二 輸入部份點上電壓間之差動之差動感應放大器；供應根據 自記憶單元讀取之資訊改變之電壓之資訊讀取部份，電壓 被供應至第一輸入部份點；供應參考電壓至第二輸入部份 點之參考部份；及控制差動感應放大器，資訊讀取部份及 參考部份之控制部份，其中資訊讀取部份包括：耦合至第 一輸入部份點之主位元線；選擇閘；藉由選擇閘耦合至主 位元線之次位元線；耦合至次位元線且根據字線上電壓選 擇性作動之記憶單元·，預充電第一輸入部份點及主位元線 至第一電壓之預充電部份；及重設次位元線至低於第一電 壓之第二電壓之重設部份，其中控制部份控制預充電部份 、重設部份及選擇閘，使預充電於第一輸入部份點及主位 元線之一部份電荷，在預充電第一輸入部份點及主位元線 至第一電壓並重設次位元線至第二電壓後，被再分佈至次 位元線。結果，上述目的得以達成。 資訊讀取部份可進一步包含：耦合至主位元線之第一電 容；及耦合至次位元線之第二電容。 在預充電於第一輸入部份點及主位元線之電荷被再分佈 後之次位元線上之電壓可等於或低於約1 v。 參考部份可包含：耦合至第二輸入部份點之互補主位元 線；及預充電第二輸入部份點及互補主位元線至第三電壓 之預充電部份，其中第三電壓相等於由第一電壓乘以預定 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ----訂---------線 經濟部智慧財產局員工消費合作社印製 487917
五、發明說明（3 ) 比所得之電壓。 參考部份可藉使用具有實質上爲記憶單元之電流性能一 半之電流性能之參考單元輸出參考電壓。 差動感應放大器可透過感應整合感應第一輸入部份點上 電壓與第二輸入部份點上電壓間之差動。 當預充電於第一輸入部份點及主位元線之一部份電荷被 再分佈至次位元線時，感應整合會開始。 經濟部智慧財產局員工消費合作社印製 另一根據本發明之半導體記憶裝置包含；具有第一輸入 邪份點及第二輸入邵份點供感應第一輸入部份點上電壓與 第二輸入部份點上電壓間之差動之差動感應放大器；耦合 至第一輸入部份點之主位元線；耦合至第二輸入部份點之 互補王位元線；預充電主位元線及互補主位元線至第一電 I之預充電部份；以主位元線及互補主位元線延伸之方向 配置之多個次陣列；及控制差動感應放大器、預充電部份 及多個次陣列之控制部份，其中多個次陣列各包括：選擇 性搞合主位元線至多條次位元線之一且選擇性耦合互補主 位元線至多條互補次位元線之一之選擇閘部份；重設多條 次位元線至低於第一電壓之第二電壓，選擇性釋放多條次 位元線之一重設，重設多條互補次位元線至第二電壓及選 擇性釋放多條互補次位元線之一之重設之重設部份；包括 多個έ己憶單元之記憶單元陣列；及包括多個參考單元之來 考單元陣列，其中：多個記憶單元各根據多條字線之對應 字線上電塵r被選擇性作動，及多個參考單元各根據參考字 線上電壓被選擇性作動；多個記憶單元中至少一個及多個 -6- 本紙張尺度剌㈣®家標準（CNS)A4規格（210 X 297公爱1 ---- 487917 A7 ------B7 五、發明說明（4 ) /考單元中至V自被李馬合至各多條次位元線；多個記憶 單元中至少―個及多個參考單元中至少-個㈣合至各多 個互補次位H及控制部份控制預充電部份及多個次陣 列，在預充電王位疋線及互補主位線至第一電壓及事先重 设多條次位元線及多條互補次位元線至第二電壓，及選擇 性釋放多條次位元線之一及多條互補次位元線之一之重設 後，使預充電於主位元線之一部份電荷被再分佈至已自重 没釋放心次位元線，及使預充電於互補主位元線之一部份 電荷被再分佈至已自重設釋放之互補次位元線。結果，上 述目的得以達成。 控制邵份可控制多個次陣列，俾可保持毗鄰電荷已自主 位7〇線再分佈之次位元線之至少一條次位元線之重設狀態 ，並保持毗鄰電荷已自互補主位元線再分佈之互補次位元 線之至少一條互補次位元線之重設狀態。 經濟部智慧財產局員工消費合作社印製 另一根據本發明之半導體記憶裝置包含：具有第一輸入 邪份點及弟一輸入邵份點供感應第一輸入部份點上電墨與 第二輸入部份點上電壓間之差動之差動感應放大器；耦合 至弟一知入邪份點之主位元線；_合至第二輸入部份點之 互補主位元線’預充電主位元線及互補主位元線至第一電 恩之預充電邵份；以主位元線及互補主位元線延伸之方向 配置之多個次陣列；及控制差動感應放大器、預充電部份 及多個次陣列之控制部份，其中多個次陣列各包括··選擇 性搞合主位元線至多條次位元線之一且選擇性搞合互補主 位元線至多條互補次位元線之一之選擇閘部份；重設多條 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 487917 A7 ----—------§L_____ 五、發明說明（5 ) 次位7G線至低於第一電壓之第二電壓，選擇性釋放多條次 位7G線（一之重設，重設多條互補次位元線至第二電壓及 選擇性釋放多條互補次位元線之一之重設之重設部份；及 包括多個記憶單元之記憶單元陣列；其中··多個記憶單元 各根據多條字線之對應字線上電壓被選擇性作動；多個記 憶單7G中至少一個被耦合至各多條次位元線；多個記憶單 元中至少一個被耦合至各多條互補次位元線；及控制部份 控制預充電部份及多個次陣列，在預充電主位元線及互補 主位元線至第一電壓及事先重設多條次位元線及多條互補 次位元線至第二電壓，及選擇性釋放多條次位元線之一及 多條互補次位元線之一之重設後，使預充電於主位元線之 一邵份電荷被再分佈至已自重設釋放之次位元線，及使預 充電於互補主位元線之一部份電荷被再分佈至已自重設釋 放之互補次位元線。結果，上述目的得以達成。 控制部份可控制多個次陣列，俾可保持毗鄰電荷已自主 位元線再分佈之次位元線之至少一條次位元線之重設狀態 ’並保持被鄰電荷已自互補主位元線再分佈之互補次位元 線之至少一條互補次位元線之重設狀態。 附圖之簡單説明 圖1爲例示根據本發明實例1之半導體記憶裝置1 00之結 構之圖表。 圖2爲例示半導體記憶裝置100之操作之時間安排圖表。 圖3爲概略例示半導體記憶裝置100之操作之圖表。 圖4爲概略例示傳統半導體記憶裝置之操作之圖表。 -8- 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公爱） ------------Μ (請先閱讀背面之注意事項 寫本頁) 訂---------線 經濟部智慧財產局員工消費合作社印製 / 7 丄 /
經濟部智慧財產局員工消費合作社印製 圖5爲概略例示根據本 、从此、 令&月貫例2心+導體記憶裝置200 (結構之圖表。 —圖6爲例示半導體記憶裝置細之操作之時間安排圖表。 貫施本發明之最佳模式 以下將參照附圖説明本發明之實例。 (實例1) 圖1例7F根據本發明實例i之半導體記憶裝置之結構 。半導體€憶裝g 100可爲例如非揮發性半導體記憶裝置。 半導體記憶裝置100包括具有輸入部份點9a形成之第一 輸入部份點及輸入部份點_式之第二輸入部份點之差動 感應放大器9。差動感應放大器9藉感應輸入部份點9a上電 壓與知入郅份點9b上電壓間之差動來測定自記憶單元i讀 取之;貝Λ之値。例如，若輸入部份點％上電壓與輸入部份 點9b上電壓間之差動大於預定定限電壓時，差動感應放大 态9測足自記憶單元丨讀取之資訊値爲，，丨，，，否則測定自記憶 單元1讀取之資訊値爲，，〇”。 半導體兒憶裝置1 〇〇包括：供應根據自記憶單元1讀取之 、W改k之電壓至輸入部份點9a之資訊讀取部份11 〇a ;供 應參考電壓至輸入部份點9b之參考部份丨1〇b ;及控制差動 感應放大器9。資訊讀取部份110a及參考部份丨丨肋之控制部 份 140 〇 貝訊項取邵份11 〇 a包括：_合至輸入部份點9 a之主位元 線MBL ;藉由選擇閘4a耦合至主位元線MBL之次位元線 SBL ;耦合至次位元線SBL且根據字線WL上電壓選擇性作 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^^農--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 487917 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明說明（7 ) 動之記憶單元1 ;預充電輸入部份點9a及主位元線MBL至界 定第一電壓之供應電壓Vdd之預充電部份120a ;及重設次位 元線SBL至界定第二電壓之接地電壓Vss之重設部份130a。 當選擇閘信號SG在高位準時，打開選擇閘4a，當選擇閘 信號SG在低位準時，則關閉之。選擇閘信號SG係自控制部 份140供應至選擇閘4a。 預充電部份120a包括Pch電晶體6a。Pch電晶體6a之一終 端耦合至供應電壓Vdd。Pch電晶體6a之另一終端則耦合至 主位元線MBL。當預充電信號/PRC在高位準時，關閉Pch 電晶體6a，當預充電信號/PRC在低位準時，則打開之。結 果，當預充電信號/PRC在低位準時，輸入部份點9a及主位 元線MBL被預充電至供應電壓Vdd。預充電信號/PRC係自控 制部份140供應至預充電部份120a。 重設部份130a包括Nch電晶體2a。Nch電晶體2a之一終端 耦合至次位元線SBL，Nch電晶體2a之另一終端則耦合至接 地電壓Vss。當重設信號RS在高位準時，打開Nch電晶體2a ，當重設信號RS在低位準時，則關閉之。結果，當重設信 號RS在高位準時，次位元線SBL被重設至接地電壓Vss。重 設信號RS係自控制部份140供應至重設部份130a。 電容5 a被耦合至主位元線MBL。此處，假設電容5 a包括 主位元線MBL本身之雜散電容。電容3 a被耦合至次位元線 SBL。此處，假設電容3a包括次位元線SBL本身之雜散電容。 參考部份110b包括··耦合至輸入部份點9b之互補主位元 線/MBL ;藉由選擇閘4b耦合至互補主位元線/MBL之互補 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項3寫本頁) 雜 裝 訂·· -線· 487917 A7 B7 _ 五、發明說明（8) 次位元線/SBL ;耦合至互補次位元線/SBL且根據參考字線 DWL上電壓選擇性作動之參考單元10 ;預充電輸入部份點 9b及互補主位元線/MBL至界定第一電壓之供應電壓Vddi 預充電部份120b ;及一重設部份13 Ob以重設互補次位元線 /SBL至界定第二電壓之接地電壓Vss。此處，接地電壓Vss 低於供應電壓Vdd。 選擇閘4b、預充電部份120b及重設部份130b之結構與選 擇閘4a、預充電部份120a及重設部份130a之結構相同。 調整參考單元10之電流性能，俾可實質上成爲記憶單元1 之電流性之一半。例如，參考單元1 〇可爲記憶單元，其包 括不含電子且其頻道寬度實質上爲記憶單元1者之一半。 取代使用參考單元1 〇，可配置預充電部份12 0 b，俾可預 充電輸入部份點9b及互補主位元線/MBL至由供應電壓Vdd 乘以預定比α(其中0<α<1)獲得之電壓。利用該結構，預充 電部份120b亦可供應參考電壓至輸入部份點9b。 電容5b耦合至互補主位元線/MBL。此處，假設電容5b包 括互補主位元線/MBL本身之雜散電容。電容3b辍合至互補 次位元線/SBL。此處，假設電容3b包括互補次位元線/SBL 本身之雜散電容。 圖2例示半導體記憶裝置100之操作。 在最初狀態中，重設信號RS在高位準；預充電信號/PRC 在低位準；選擇閘信號SG在低位準；及字線WL及參考字線 DWL在低位準。 結果，在資訊讀取部份ll〇a中，輸入部份點9a及主位元 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項 K裝—— 寫本頁) 訂---------線j 經濟部智慧財產局員工消費合作社印製 487917 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 線MBL被預充電至供應電壓vdd，而次位元線SBL被重設至 接地電壓Vss。同樣，在參考部份丨丨⑽中，輸入部份點扑及 互補王位兀線/MBL被預充電至供應電壓Vdd，而互補次位元 線/ S B L被重設至接地電壓v 。 土 SS 其次，重設信號RS自高位準移至低位準，而預充電信號 /PRC自低位準移至高位準。此外，根據輸入位址信號（未示 )選擇之選擇閘信號SG、字線WL及參考字線DWL被作動。 在此實例中，假設圖1所示之選擇閘信號SG、字線WL及參 考字線DWL係根據位址信號選擇。如圖2所示，選擇閘信號 SG、字線WL、及參考字線DWl皆自各低位準移至各高位 準〇 以下將説明在存入記憶單元1之資訊値爲” i，，之情況下半 導體記憶裝置100之操作。此處，無電流流入記憶單元i之 狀態被界定爲π 1 ’’。 在存入記憶單元1之資訊値爲”丨”之情況下，電流並未流 入記憶單元1内。若選擇閘牦被作動時，主位元線MBL與次 位元線SBL互相電耦合。結果，充電於耦合至主位元線]^1]61^ 之電容5a内之一部份電荷藉由選擇閘牦移至耦合至次位元 線SBL之電容3a(電荷再分佈）。結果，在次位元線sbl上之 電壓逐漸增加。 在次位元線SBL上之電壓VsBL在充電再分佈後可根據等 式1計算： VSBL ^ {Cm / (Cs + cm )} . Vdd ··.等式 1 -12 - 本紙張尺錢财目國家標準（CNS)A4規格（210 X 297公髮)—〜 ----—--- (請先閱讀背面之注意事項寫本頁)
I 裝 訂： --線· 487917 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明說明（10) 此處，cm表示電容5a之電容値；及(^表示電容3a之電容 値。 電壓VSw等於由根據電容値^及^將供應電壓Vdd施至電 容獲得之電壓。對在欲安定化之次位元線SBL上電壓對電 壓VSBI^所需之時間係根據時間常數決定，時間常數乃根據 電容5a及3 a之系列電容以及選擇閘4a之阻抗。 較佳的是，次位元線SBL上之電壓VSBt在充電再分佈後等 於或低於約1 V，因爲在共同NOR型快閃記憶體等之情況下 必須避免讀取干擾，但無讀取干擾並不眞實。 此處，假設電壓VSBI^爲約1 V ;選擇閘4a之高位準等於或 大於約2.5 V ;選擇閘4a之定限電壓爲約0.5 V，已充電於電 容5a之電荷可充分地通過選擇閘4a。結果，已充電於電容 5a之電荷完全在電容5a與電容3a之間被再分佈。 由等式1可見，電壓之値可藉調整電容値0^與（：5間之 比率而容易調整。替代地，電壓之値可藉改變供應電 暴Vdd之位準而調整。 參照圖2，在存入記憶單元1之資訊値爲’’ 1π之情況下，電 壓在主位元線MBL上之轉移被例示爲MBLn 1 ’’。在存入記憶 單元1之資訊値爲Π1Π之情況下，電壓在次位元線SBL上之轉 變被例示爲SBL”1”。 以下將説明在存入記憶單元1之資訊値爲’’〇π之情況下半 導體記憶裝置100之操作。 在存入記憶單元1之資訊値爲之情況下，當記憶單元1 被作動時，電流自記憶單元1流至接地電壓Vss。因爲選擇 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項3寫本頁) » :裝 訂： 線： 487917 A7 B7_ 五、發明說明（n) 閘4a及字線WL被實質上同時作動，已充電於電容3a之電荷 透過記憶單元1被放電，與上述充電再分佈同時發生。因此 ，由次位元線SBL上之電壓所達到之電壓在充電再分佈後 爲低於根據等式1所得之電壓VSBb。結果，由主位元線MBL 上之電壓所達到之電壓在充電再分佈後亦爲低於在存入記 憶單元1之資訊値爲” 1π之情況下者。 參照圖2，在存入記憶單元1之資訊値爲f’On之情況下電壓 在主位元線MBL上之轉變被例示爲MBL’’0’’。在存入記憶單 元1之資訊値爲之情況下電壓在次位元線SBL上之轉變 被例示爲SBL’’On。 電壓在互補主位元線/MBL上之轉變爲在存入記憶單元1 之資訊値爲π 1"之情況下電壓在主位元線MBL上之轉變與 在存入記憶單元1之資訊値爲n〇f’之情況下電壓在主位元線 MBL上之轉變間之中間。此乃因爲，如上所述，參考單元 10之電流性能被事先調整，俾可實質上成爲記憶單元1之電 流性能之一半。 差動感應放大器9因應賦能信號SAE作動。差動感應放大 器9輸出資訊，當主位元線MBL上電壓與互補主位元線 /MBL上電壓間之差動變成充分大時，其示出是否已自記憶 單元1讀取之資訊値爲Π1Π或。 在圖1所示之實例中，差動感應放大器9爲CMOS閂型差 動感應放大器。CMOS閂型差動感應放大器可適當地用作差 動感應放大器9，因爲其可於廣泛電壓範圍内以高速操作， 需要小型佈置區及具有高驅動性能。然而，差動感應放大 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） "" (請先閱讀背面之注音？事項寫本頁) 裝 -線- 經濟部智慧財產局員工消費合作社印製 487917 經濟部智慧財產局員工消費合作社印製 A7 B7___五、發明說明（12 ) 器9不限於此型差動感應放大器，而可爲任何型差動感應放 大器。例如，差動感應放大器9可爲電流驅動型之差動感應 放大器。 圖3概略例示半導體記憶裝置1 〇〇之操作。在下面説明中 ，將説明假設存入記憶單元1之資訊値爲n〇f’時，資訊讀取 部份110a之操作。參考部份11 Ob之操作類似於資訊讀取部 份110a之操作。 在圖3中，各桶代表資訊讀取部份11 〇a内之元件。各桶之 大小代表各元件之電容値。各桶内之水位代表該元件之電 壓。在圖3中，PR代表供應供應電壓Vdd之預充電源，GND 代表供應接地電壓V s s之接地源。 此處，假設預充電源PR之電容値及接地源GND爲無限， 而輸入部份點9a、主位元線MBL及次位元線SBL之電容値 爲有限。 等式1之電容値Cm對應於輸入部份點9a之電容値與主位 元線MBL之電容値之總和。 輸入部份點9a與主位元線MBL藉由預充電閘耦合至預充 電源PR。預充電閘對應於圖1所示之Pch電晶體6a。 次位元線SBL藉由SG閘耦合至主位元線MBL。SG閘對應 於圖1所示之選擇閘4a。 次位元線SBL藉由SBL重設閘耦合至接地源GND。SBL重 設閘對應於圖1所示之Nch電晶體2a。 WL閘耦合至次位元線SBL。WL閘對應於圖1所示之記憶 單元1。換言之，當存入記憶單元1之資訊値爲’’〇”且記憶單 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項讀填寫本頁) -裝 訂·
487917 經濟部智慧財產局員工消費合作社印製 A7 _B7_五、發明說明（13) 元1被作動時，WL閘會π打開π ;否則，以閘會”關閉π。 ① 最初狀態 預充電閘及SBL重設閘變成”打開π，而SG閘及WL閘變成 π關閉π。結果，輸入部份點9a及主位元線MBL係由預充電 源PR預充電，次位元線SBL由接地源GND重設。 ② 整合期間之充電再分佈及開始 預充電閘及SBL重設閘變成π關閉”，SG閘及WL閘，如根 據輸入位址信號所選擇，變成”打開”。結果，被充電於輸 入部份點9a及主位元線MBL之一部份電荷藉由SG閘移至 次位元線SBL(充電再分佈）。次位元線SBL由於充電再分佈 被充電。與次位元線SBL之充電同時，電流自WL閘流出。 因此，感應整合可在完成次位元線SBL之充電前開始。因 爲自WL閘流出之電流比較自主位元線MBL流至次位元線 SBL之電流充分少，所以次位元線SBL上電壓會很快增加。 ③ 整合期間 在整合期間②之開始後，整合期間繼續。當充電再分佈 發生及電流自WL閘流出時，主位元線MBL上之電壓會逐漸 減少。當主位元線MBL上電壓在預定位準以下時，差動感 應放大器9輸出資訊，示出己自記憶單元1讀取之資訊値。 除了在整合期間②及整合期間③之開始時電流未流入記 憶單元1(即，記憶單元1之WL閘變成”關閉π)以下，在存入 記憶單元1之資訊値爲π1η之情況下半導體記憶裝置1〇〇之 操作與圖3所示之操作相同。因此，其説明省略。 因此，根據半導體記憶裝置1 〇〇，次位元線SBL係利用充 請 先 閱 讀 背 面 之 注 意 事 項
頁 訂 線 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 487917 A7 B7 _ 五、發明說明（14) 電再分佈預充電。在存入記憶單元1之資訊値爲”〇”之情況 下，電流自記憶單元1流入接地電壓Vss。結果，次位元線 SBL被放電。該次位元線SBL之放電與次位元線SBL之預定 電同時發生，不必等待充電再分佈完成。結果，可減少次 位元線SBL之預充電及已自記憶單元1釋放之電荷之整合 所需之時間。 另外，亦可對充電再分佈所需之時間減至幾乎可忽視程 度，因爲其容易根據選擇閘4a及電容5a及3a之阻抗來設計 時間常數，俾可成爲充分少。例如，藉固定於用於選擇閘 4 a之電晶體内充分南電流驅動性質’其可設計時間常數成 爲充分少。此實質上歸因於自記憶單元1之資訊讀取速率之 增強。 此外，主位元線MBL之預充電可在確定位址前發生。在 位址確定前之期間，藉事先實施主位元線MBL之預充電， 資訊自記憶單元1之讀取可作成更快。例如，主位元線MBL 之預充電可在藉差動感應放大器9完成感應操作之期間實 施，直到接受次一位址爲止。結果，可假設對預充電主位 元線MBL顯然無預充電期間。 經濟部智慧財產局員工消費合作社印製 ------------1裝--- (請先閱讀背面之注意事項寫本頁) •線. 因此，根據本發明，可提供一種半導體記憶裝置1 〇〇，其 可以高速自記憶單元1讀取資訊。 圖4概略例示前述公告案所述之傳統半導體記憶裝置供 圖3之比較。在以下説明中，假設存入記憶單元之資訊値爲 ，，〇’，〇 在圖4中，各桶代表自記憶單元讀取資訊所需之元件。各 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 487917 A7 B7 五、發明說明（15) 桶之大小代表各元件之電容値。各桶内水位代表該元件之 電壓。 此處，假設預充電源PR及接地源GND之電容値爲無限， 差動感應放大器之輸入部份點（以下稱爲輸入部份點P0)， 主位元線MBL及次位元線SBL之電容値爲有限。 輸入部份點P0藉由預充電閘耦合至預充電源PR。主位元 線MBL藉由Y閘耦合至輸入部份點P0。次位元線SBL藉由 SG閘耦合至主位元線MBL。次位元線SBL藉由SBL重設閘 耦合至接地源GND。 一 WL閘係連接到次位元線SBL。該WL閘在記憶體單元中 所儲存之資訊値爲〇時爲’’打開π且該記憶體單元係致動的 •，否則該WL閘係"關閉’’的。 ① 最初狀態 SBL重設閘變成”打開’’，其他閘則關閉。結果，輸入部份 點Ρ0，主位元線MBL及次位元線SBL係藉接地源GND重設 。顯然主位元線MBL亦具有MBL重設閘，其未被顯示。 ② 預充電之開始 預充電閘變成’’打開”，SBL重設閘則變成”關閉”。此外， Υ閘、SG閘及WL閘，如根據輸入位址信號選擇，變成”打 開”。此處，假設選擇圖4所示之Υ閘、SG閘及WL閘。結果 ，輸入部份點Ρ0、主位元線MBL及次位元線SBL係由預充 電源PR預充電。此時時間常數係根據預充電閘、Υ閘及SG 閘之系列阻抗之系列電容以及主位元線MBL與次位元線 SBL之平行電容決定。另一方面，電流自WL閘流至接地電 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意 事 項 Ϊ裝 頁 訂 線 經濟部智慧財產局員工消費合作社印製 487917 經濟部智慧財產局員工消費合作社印製 A7 B7 _五、發明說明（16) 壓vss。然而，因爲自WL閘流出之電流量比較自主位元線 MBL流入次位元線SBL之電流量時小，所以輸入部份點P0 、主位元線MBL及次位元線SBL上之電壓逐漸增加。 ③ 預充電之完成 當輸入部份點P0、主位元線MBL及次位元線SBL上之電 壓增至預充電源PR上之電壓時，完成預充電。 ④ 整合期間之開始 預充電閘變成π關閉”。結果，預充電源PR自輸入部份點 Ρ0、主位元線MBL及次位元線SBL電隔離。感應整合可在 預充電閘變成π關閉”後才開始。因此，整合期間在預充電 閘變成π關閉’’時才開始。 ⑤ 整合期間 在整合期間④之開始後，整合期間繼續。當電流自WL閘 流出時，輸入部份點Ρ0、主位元線MBL及次位元線SBL上 之電壓逐漸減少。當主位元線MBL上之電壓在預定位準以 下時，差動感應放大器輸出資訊，示出已自記憶單元讀取 之資訊値。 在期間②至⑤時，除了電流未流入記憶單元（即，記憶單 元之WL閘變成”關閉’’）以外，在存入記憶單元1之資訊値爲 ” 1π之情況下傳統半導體記憶裝置之操作與圖4所示之操作 相同。因此，其説明省略。 因此，根據傳統半導體記憶裝置，預充電操作係在位址 確定後開始，整合操作則在預充電操作完成後開始。因此 ，對自記憶單元讀取資訊所需之時間等於預充電時間 -19 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項^填寫本頁) 嫌 :裝 ij 線」 487917 ^_I_ 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 發明說明（17) (tPRC)與整合時間（tlnteg)之總和（即，tPRC + tlnteg)。 另一方面，根據本發明之半導體記憶裝置100,感應整合 與次位元線SBL之充電同時發生。因此，自記憶單元1讀取 資訊所需之時間等於t(PRC + Integ)(參照圖2)。此處，t(PRC + Integ) < tPRC + tlnteg 〇 雖然實例1例示一實例，其中本發明係根據打開位元線法 應用至半導體記憶裝置，惟本發明之應用並、不限於此。例 如，本發明可根據摺疊位元線法應用至半導體記憶裝置。 (實例2) 圖5例示根據本發明實例2之半導體記憶裝置200之結構 。半導體記憶裝置200可爲，例如，非揮發性半導體記憶裝 置。 半導體記憶裝置200包括具有第一輸入部份點9a(P0)及 第二輸入部份點9b(N0)之差動感應放大器9。主位元線MBL 藉由主位元線隔離閘11 a耦合至輸入部份點9a。互補主位元 線/MBL藉由主位元線隔離閘1 lb耦合至輸入部份點9b。 半導體記憶裝置200進一步包括預充電部份6’G供預充電 輸入部份點9 a及9b至供應電塵Vdd，以及預充電部份6 G供預 充電主位元線MBL及互補主位元線/MBL至供應電壓Vdd。 預充電部份6’G包括Pch電晶體64及6fb，其根據預充電信號 /PRC打開或關閉。預充電部份6G包括Pch電晶體6a及6b係 根據預充電信號/PRG及等化電晶體12打開或關閉。 半導體記憶裝置200進一步包括多個次陣列210至240,其 係沿主位元線MBL及互補.主位元線/MBL延伸之方向配置 請 先 閱 讀 背 面 之 注 意 事 項
f裝 頁 I 訂
•20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 487917 五、發明說明（18) 。多個次陣列210至240各被構成，俾可包括圖i所示之資訊 讀取邵份110a及參考部份u〇b，資訊讀取部份n〇a及參考 部份110b被共同使用。 半導體屺憶裝置200進一步包括控制部份34〇，供控制差 動感應放大姦9、預充電部份6，G&6G，以及多個次陣列 至240。控制部份340輸出圖5所示之信號，例如，預充電信 號/ PRC，重設信號rSq(^RSgi，以及選擇閘信號sgy。。至 SGY03及 SGYl。至 SGY13。 〇 /入陣列2 1 0包括·包括多個記憶單元丨之記憶單元陣列工g ，包括多個參考單元1 〇之參考單元陣列丨〇G ;選擇性耦合 主位元線MBL至多個次位元線犯^至SBI^之一並選擇性 耦合互補主位元線/MBL至多個互補次位元線/SBLi至/SBI^ 之一之選擇閘部份4G ;及事先重設次位元線沾一至沾^ 及互補次位元線/SB、至/SBL2至電壓vss並選擇性釋放次位 το線SBLjSBL2之一及互補次位元線/SBLj/SBL2之一之 重設之重設閘部份2G。 經濟部智慧財產局員工消費合作社印製 次陣列220具有類似於次陣列21〇之結構。然而，包括於 次陣列210内之多個記憶單元i各被字線WLi至W]^中對應 字線上電壓選擇性作動，而包括於次陣列22〇内之多個記憶 單元1各被字線WIASWL·、*對應字線上電壓選擇性作動 包括於陣列210内之多個參考單元10各被參考字線DWL， 上電壓選擇性作動，而包括於陣列22〇内之多個參考單元i 〇 各被參考字線DWL上電壓選擇性作動。 在選擇次陣列210中多個記憶單元1之一之情沉丁，選擇 -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐 五、 經濟部智慧財產局員工消費合作社印製 發明說明（19) 次陣列220中多個參考單元10之一。另一方面，在選擇次陣 列220中多個記憶單元1之一的情況下，選擇次陣列2丨〇中多 個參考單元10之一。因此，次陣列21〇與次陣列22〇以互相 互補方式操作。即，雖然在圖5所示之半導體記憶裝置2 〇 〇 内差動感應放大器之輸入部份點9a被耦合至主位元線MBL 及差動感應放大器之輸入部份點9b被耦合至互補主位元線 /MBL，視各特殊選定記憶單元及選定參考單元而定，耦合 至差動感應放大器之輸入部份點9a之線會變成互補主位元 線/MBL，且耦合至差動感應放大器之輸入部份點9b之線會 變成主位元線MBL。 次陣列230及240之結構類似於次陣列2 1〇及220者。然而 ，次陣列230及240結構之概略例示被呈現以便簡明。次陣 列230及240亦以互相互補方式操作，如同次陣列21〇及22〇。 包括於記憶單元陣列1 G内多個記憶單元1之至少一個及 包括於參考單元陣列10G内多個參考單元1 〇之至少一個被 耦合至各次位元線包括於記憶單元陣列10内 多個記憶單元1之至少一個及包括於參考單元陣列丨〇G内 多個參考單元1 〇之至少一個被耦合至各互補次位元線 /SBLA/SBL2。 控制邵份3 4 0控制預充電部份6 G及多個次陣列2 1 0至2 4 0 ，在預充電主位元線MBL及互補主位元線/MBL至供應電 壓vdd及事先重設次位元線SB、至SBL2及互補次位元線 /SBI^i/SBI^至電壓Vss，及選擇性釋放次位元線SBLis SBL2之一與互補次位元線/SBLiS/SBL2之一的重設後，使 -22- 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ----訂---------線 翻 487917 經濟部智慧財產局員工消費合作社印製 A7 _B7_五、發明說明（20) 預充電於主位元線MBL之一部份電荷被再分佈至已自重設 選擇性釋放之次位元線，並使預充電於互補主位元線/MBL 之一部份電荷被再分佈至已自重設選擇性釋放之互補次位 元線。 雖然圖5所示實例中次陣列之數目爲4個，但次陣列之數 目不限於4個。半導體記憶裝置200可包括任何數目之次陣 列。雖然圖5所示實例中包括於一次陣列内之次位元線及互 補次位元線之數目爲2條，但此數目不限於2條。半導體記 憶裝置200可包括任何數目之次位元線及互補次位元線。 當具有上述次陣列結構之半導體記憶裝置200實施於眞 正半導體積體電路上時，主位元線MBL、次位元線861^至 SBL2、互補主位元線/MBL及互補次位元線/SBI^S /861^2各 具有雜散電容。藉放置主位元線MBL及互補主位元線/MBL 於對稱佈置中，其可實質上等化主位元線MBL之電容値Cm 及互補主位元線/MBL之電容値^'，即使罩不對準或加工變 易亦然（例如，層間膜厚度方面之變易）。同樣，藉放置次 位元線SB、至SBL2&互補次位元線/SB、至/SBL0>對稱佈 置中，其可實質上等化次位元線861^至86!^之電容値（：3及 互補次位元線/SBL^S/SBI^i電容値Csf，即使罩不對準或 加工變易亦然（例如，層間膜厚度方面之變易）。 N此外，藉實施三次元電容萃取，當設一佈置時，可精確 地評估電容値cm& cs。因此，如有必要，藉耦合電容器至 主位元線MBL或次位元線SBL，可調整電容値Cm&Cs至適 當値。此處，電容値Cm被設計成包括自感應放大器隔離電 請 先 閱 讀 背 © 之 注 意 項
裝 訂 線 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 487917 κι ___Β7____ 五、發明說明（21) 晶體Π a至輸入部份點9a之電容値之値。 圖6例示半導體記憶裝置200之操作。 在最初狀態中，輸入部份點9a及9b、主位元線MBL及互 補主位元線/MBL被預充電至供應電壓Vdd。另一方面，次位 元線SBL,至SBL2 &互補次位元線/SB、至/SBL2被重設至接 地電壓Vss。
在回應晶片賦能信號/CE之落下邊緣中，預充電信號 /PRC被鈍化。結果，完成輸入部份點9a及9b、主位元線MBL 及互補主位元線/MBL之預充電。 在回應位址信號ADD中，選擇互相爲互補關係之次陣列 210至240中二個。此處，假設已選擇次陣列210及220。此 外，假設選擇選擇閘信號SGYQQ、字線Wh及參考字線DWL 以回應位址信號ADD，並假設SBL重設信號RSQQ自高位準移 至低位準。SBL重設信號RSw仍在高位準。在此情況，選擇 圖5虛線劃圈之記憶單元1及參考單元10。 在對應於選擇記憶單元1之主位元線MBL及次位元線 861^上之電壓之轉變示於圖6。 、參考圖6，在存入記憶單元1之資訊値爲之情況下電壓
V 經濟部智慧財產局員工消費合作社印製 在主位元線MBL上之轉變被例示爲MBL'’0n。在存入記憶單 元1之資訊値爲之情況下電壓在次位元線861^上之轉變 被例示爲SBLf’0n。在存入記憶單元1之資訊値爲”1’’之情況 下電壓在主位元線MBL上之轉變被例示爲MBLnln。在存入 記憶單元1之資訊値爲π 1 ’’之情況下電壓在次位元線SB、上 之轉變被例示爲SBL’’ln。· -24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
487917 五、發明說明（22) A在對應於選擇參考單元10之互補主位元線/MBL及互補 久位元線/SBL!上之電壓之轉變被示於圖6。 參考圖6，電壓在互補主位元線/MBL上之轉變被例示爲 /MBL。電壓在互補次位元線/SBLi上之轉變被例示爲/sbl。 以根據實例1之半導體記憶裝置100獲得之類似功效亦可 用半導體記憶裝置200獲得。 根據實例2 ’因爲SBL重設信號自高位準移至低位準，即 使在釋放選擇次位元線（如次位元線SBLi)之重設狀態時， 亦不會釋放毗鄰該次位元線之次位元線（如次位元線SBl2) 之重設狀態。因此，藉保持毗鄰已自主位元線再分佈充電 之次位元線之次位元線的重設狀態，可避免自耦合至毗鄰 /入位元線之記憶單元丨内儲存含量之影響。同樣，藉保持田比 鄰已自互補主位元線再分佈充電之互補次位元線之互補次 位元線的重設狀態，可避免自耦合至毗鄰互補次位元線之 記憶單元1内儲存含量之影響。 田比鄰選擇次位元線且即使選擇次位元線之重設狀態被釋 放時亦不會自重設釋放之次位元線數目不限於一條。毗鄭 該選擇次位元線且不會自重設釋放之次位元線數目可爲任 何等於或大於2之整數。 同樣，毗鄰選擇互補次位元線且即使選擇互補次位元線 之重設狀態被釋放時亦不會自重設釋放之互補次位元線數 目不限於一條。w比鄰該選擇互補次位元線且不會自重設釋 放之互補次位元線數目可爲任何等於或大於2之整數。 例如，雖然僅一組感應系統示於圖5中，但亦可提供多組 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------訂·1丨！丨！ ·線 (請先閱讀背面之注意事項寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 ------B7___ — 五、發明說明（23) 感應系統’在該情況下，在二側上被鄰選擇次位元線之一 條次位元線之重設狀態會保持，及在二側上毗鄰選擇互補 冬位元線之二條互補次位元線之重設狀態會保持。 在所有上述實例中，記憶單元1可爲任何類型之記憶單元 。例如，記憶單元1可爲NOR型1TR快閃單元或Split型快閃 單元。本發明亦可應用於另一類型非揮發性記憶體如遮敝 ROM。結果’可得可以高速自記憶單元讀取資訊之非揮發 性記憶體。 在所有上述實例中，提供參考單元俾可與次位元線（或互 補次位元線）結合。然而，本發明不限於該配置。參考單元 可被提供，俾可與主位元線（或互補主位元線）結合。須知 以该配置亦可得上述者類似功效。 此外，記憶單元镇合之主位元線或次位元線可輕合至參 考單元，其可流動流入該記憶單元之電流的1/2之電流。須 知以該配置亦可得上述者類似功效。 工業應用性 根據本發明之半導體記憶裝置，在預充電第一輸入部份 點及主位元線至第一電壓並重設次位元線至第二電壓後， 預充電於第一輸入部份點及主位元線之一邵份電荷被再分 佈至次位元線。結果，可提供可以高速自記憶單元讀取資 訊之半導體記憶裝置。 _____-26- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） ------------裝--------訂---------線 (請先閱讀背面之注意事項再资寫本頁) _

Claims (1)

  1. A8 B8 ____ C8 ^^s--- ______ a、申請專利範圍 1·—種半導體記憶裝置，包含： (請先閱讀背面之注意事項再填寫本頁) 具有第一輸入部份點及第二輸入部份點供感應第一輸 入碍份點與第二輸入邵份點之電壓差之差動感應放大器； 供應根據自記憶單元讀取之資訊而改變之電壓之資訊 讀取部份，電壓被供應至第一輸入部份點； 供應參考電壓至第二輸入部份點之參考部份；及 控制差動感應放大器、資訊讀取部份及參考部份之控 制部份， 其中 資訊讀取部份包括： ♦馬合至第一輸入部份點之主位元線； 選擇閘； 藉由選擇閘耦合至主位元線之次位元線； 耦合至次位元線且根據字線上電壓選擇性作動之記憶 W 一 早; 預充電第一輸入部份點及主位元線至第一電壓之預充 電部份；及 經濟部智慧財產局員工消費合作社印製 重設次位元線至低於第一電壓之第二電壓之重設部份， 其中控制邵份控制預充電郅份、重設部份及選擇閘， 在預充電第一輸入部份點及主位元線至第一電恩及重設 次位元線至第二電壓後，使已充電於第一輸入部份點及 主位元線之一邵份電荷被再分佈至次位元線。 2.根據申請專利範圍第1項之半導體記憶裝置，其中資訊讀 取部份進一步包含： _____-27-_ 本紙張尺度適用中國國家標準（CNS)A4規格（21G χ 297公爱）' --- 487917 A8 B8 C8 D8 六、申請專利範圍 搞合至主位元線之弟一電容；及 韓合至次位元線之弟二電容。 3·根據申請專利範圍第1項之半導體記憶裝置，其中在預充 電於第-輸入部份點及主位元線之電荷被再分佈後，在 次位元線上之電壓等於或低於約1 V。 4.根據申請專利範圍第i項之半導體記憶裝置，其中參考部 份包含： 隸合至第二輸入部份點之互補主位元線；及 預充電第二輸入部份點及互補主位元線至第三電壓之 預充電部份， 其中第三電壓等於由第一電壓乘以預定比率所得之電 壓。 5·根據申請專利範圍第丨項之半導體記憶裝置，其中參考部 份藉使用具有實質上記憶單元之電流性能一半之電流性 能之參考單元輸出參考電壓。 6·根據申請專利範圍第丨項之半導體記憶裝置，其中差動感 應放大器透過感應整合感應第一輸入部份點與第二輸入 部份點間之電壓差。 經濟部智慧財產局員工消費合作社印製 7·根據申請專利範圍第6項之半導體記憶裝置，其中當預充 電於第一輸入部份點及主位元線之一部份電荷被再分佈 至：人位元線時’感應整合開始。 8. —種半導體記憶裝置，包含： 具有第一輸入部份點及第二輸入部份點供感應第一輸 入部份點與第二輸入部份點間之電壓差之差動感應放大器； 28 本紙張尺度週用中國國家標準（CNS)A4規格（210 X 297公釐） 487917 A8 § D8 六、申請專利範圍 耦合至第一輸入部份點之主位元線； 耦合至第二輸入部份點之互補主位元線； 預充電主位元線及互補主位元線至第一電壓之預充電 部份； 以沿主位元線及互補主位元線延伸之方向配置之多個 次陣列；及 控制差動感應放大器、預充電部份及多個次陣列之控 制部份， 其中多個次陣列各包括： 選擇閘部份，選擇性耦合主位元線至多條次位元線之 一且選擇性耦合互補主位元線至多條互補次位元線之一； 重設邵份，重設多條次位元線至低於第一電壓之第二 電蜃’選擇性釋放多條次位元線之一的重設，重設多條 互補次位元線至第二電壓，及選擇性釋放多條互補次位 元線之一的重設； 包括多個記憶單元之記憶單元陣列；及 包括多個參考單元之參考單元陣列， 其中： 經濟部智慧財產局員工消費合作社印製 多個記憶單元各根據在對應多條字線之一之電壓選擇 性作動’及多個參考單元各根據參考字線電㈣擇性作 動； 多個記憶單元中至少一個及多個參考單元中至少一個 被耦合至各多條次位元線； 多個記憶單元中至少一個及多個參考單元中至少一個 ----- ----" 29 -_ 本紙張尺度適財國國家標準（CNS)A4規格（210 X 297公爱)〜-~ --- A8 B8 C8 ---------_—— 六、申請專利範圍 被#禺合至各多條互補次位元線；及 k制α卩份控制預充電邪份及多個次陣列，在預充電主 位疋線及互補主位元線至第一電壓及事先重設多條次位 元、、泉及夕條互補次位元線至第二電壓，及選擇性釋放多 條次位元線之一及多條互補次位元線之一的重設後，使 充氧元主位元線之^一部份電何被再分佈至已自重設釋 放之次位元線，並使預充電於互補主位元線之一部份電 荷被再分佈至已自重設釋放之互補次位元線。 9·根據申請專利範圍第8項之半導體記憶裝置，其中控制部 份控制多個次陣列，俾可保持毗鄰電荷已自主位元線再 分佈之次位元線之至少一條次位元線之重設狀態，並保 持眺鄰電荷已自互補主位元線再分佈之互補次位元線之 至少一條互補次位元線之重設狀態。 10· —種半導體記憶裝置，包含： 具有第一輸入部份點及第二輸入部份點供感應第一輸 入部份點與第二輸入部份點間之電壓差之差動感應放大器； 鶴合至第一輸入部份點之主位元線； 李馬合至第二輸入部份點之互補主位元線； 預充電主位元線及互補主位元線至第一電壓之預充電 部份； 以沿主位元線及互補主位元線延伸之方向配置之多個 次陣列；及 控制差動感應放大器、預充電部份及多個次陣列之控 制部份’ ________^30-___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再_寫本頁} i^T --線· 經濟部智慧財產局員工消費合作社印製 487917 A8 B8 C8 D8 六、申請專利範圍 其中多個次陣列各包括： 選擇閘部份’選擇性搞合主位元線至多條次位元線之 -且選擇性耦合互社位元線至多條互補m線之〜 重設部份，重設多條次位元線至低於第一電壓之第二 電壓，選擇性釋放多條次位元線之一的重設，重設多= 互補次位元線至第二電壓，及選擇性釋放多條互補次位 元線之一的重設；及 包括多個s己憶早元之記憶單元陣列； 其中： 多個記憶單元各根據在對應多條字線之一上電壓選擇 性作動； 多個1己憶單元中至少一個被耦合至各多條次位元線； 多個記憶單元中至少一個被耦合至各多條互補次位元 線；及 控制部份控制預充電部份及多個次陣列，在預充電主 位元線及互補主位元線至第一電壓及事先重設多條次位 元線及多條互補次位元線至第二電壓，及選擇性釋放多 條次位元線之一及多條互補次位元線之一的重設後，使 預充電於主位元線之一部份電荷被再分佈至已自重設釋 放之次位元線，並使預充電於互補主位元線之一部份電 荷被再分佈至已自重設釋放之互補次位元線。 11·根據申請專利範圍第10項之半導體記憶裝置，其中控制 部份控制多個次陣列，俾可保持毗鄰電荷已自主位元線 再分佈之次位元線之至少一條次位元線之重設狀態，並 -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再Wk本頁) --霞 f --線· 經濟部智慧財產局員工消費合作社印製 487917 A8 B8 C8 D8 六、申請專利範圍 保持毗鄰電荷已自互補主位元線再分佈之互補次位元線 之至少一條互補次位元線之重設狀態。 (請先閱讀背面之注意事項再^€本頁) |裝： 奎 -線. 經濟部智慧財產局員工消費合作社印製 -32- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089126216A 1999-12-08 2000-12-08 Semiconductor memory device TW487917B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34930199A JP2001167591A (ja) 1999-12-08 1999-12-08 半導体記憶装置

Publications (1)

Publication Number Publication Date
TW487917B true TW487917B (en) 2002-05-21

Family

ID=18402850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089126216A TW487917B (en) 1999-12-08 2000-12-08 Semiconductor memory device

Country Status (7)

Country Link
US (1) US6449201B1 (zh)
EP (1) EP1152433A4 (zh)
JP (1) JP2001167591A (zh)
KR (1) KR100395582B1 (zh)
CN (1) CN1340198A (zh)
TW (1) TW487917B (zh)
WO (1) WO2001043140A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3573341B2 (ja) 2001-05-09 2004-10-06 松下電器産業株式会社 半導体記憶装置
JP2003157689A (ja) * 2001-11-20 2003-05-30 Hitachi Ltd 半導体装置及びデータプロセッサ
JP2003242793A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びそのデータ読み出し方法
US6788583B2 (en) * 2002-12-02 2004-09-07 Advanced Micro Devices, Inc. Pre-charge method for reading a non-volatile memory cell
JP2004281032A (ja) 2003-02-25 2004-10-07 Rohm Co Ltd 半導体記憶装置
JP2005116106A (ja) * 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100574489B1 (ko) * 2004-04-12 2006-04-27 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생회로
JP4836487B2 (ja) * 2005-04-28 2011-12-14 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP4458285B2 (ja) 2005-12-06 2010-04-28 セイコーエプソン株式会社 強誘電体記憶装置
US7561472B2 (en) 2006-09-11 2009-07-14 Micron Technology, Inc. NAND architecture memory with voltage sensing
JP2008130107A (ja) * 2006-11-16 2008-06-05 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7460423B2 (en) * 2007-01-05 2008-12-02 International Business Machines Corporation Hierarchical 2T-DRAM with self-timed sensing
US7460387B2 (en) * 2007-01-05 2008-12-02 International Business Machines Corporation eDRAM hierarchical differential sense amp
US7471546B2 (en) * 2007-01-05 2008-12-30 International Business Machines Corporation Hierarchical six-transistor SRAM
US7499312B2 (en) * 2007-01-05 2009-03-03 International Business Machines Corporation Fast, stable, SRAM cell using seven devices and hierarchical bit/sense line
JP2010123987A (ja) * 2010-01-14 2010-06-03 Hitachi Ltd 半導体装置
US8238168B2 (en) 2010-04-30 2012-08-07 International Business Machines Corporation VDD pre-set of direct sense DRAM
JP5679801B2 (ja) * 2010-12-22 2015-03-04 ラピスセミコンダクタ株式会社 不揮発性記憶装置
US8958256B2 (en) * 2012-04-10 2015-02-17 Micron Technology, Inc. Apparatuses and methods for improved memory operation times
KR102329066B1 (ko) * 2014-02-28 2021-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법, 및 전자 기기
JP2014142994A (ja) * 2014-04-02 2014-08-07 Ps4 Luxco S A R L センスアンプ回路及び半導体記憶装置
WO2018163252A1 (ja) * 2017-03-06 2018-09-13 ゼンテルジャパン株式会社 半導体記憶システム
JP7236574B2 (ja) * 2018-02-27 2023-03-09 ラピスセミコンダクタ株式会社 半導体装置及び半導体メモリのデータ読出方法
CN109493906A (zh) * 2018-12-19 2019-03-19 珠海博雅科技有限公司 一种差分快速读取电路、存储芯片及存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654831A (en) * 1985-04-11 1987-03-31 Advanced Micro Devices, Inc. High speed CMOS current sense amplifier
JPH0770235B2 (ja) 1988-06-24 1995-07-31 株式会社東芝 不揮発性メモリ回路装置
JP2637314B2 (ja) 1991-08-30 1997-08-06 株式会社東芝 不揮発性メモリ回路
KR100307602B1 (ko) * 1993-08-30 2001-12-15 가나이 쓰도무 반도체집적회로장치및그제조방법
ATE218003T1 (de) * 1995-02-10 2002-06-15 Micron Technology Inc Schneller leseverstärker für einen flash-speicher
JP3517489B2 (ja) * 1995-09-04 2004-04-12 株式会社日立製作所 不揮発性半導体記憶装置
JP3581207B2 (ja) 1996-02-13 2004-10-27 株式会社東芝 不揮発性半導体メモリ
JP3890647B2 (ja) * 1997-01-31 2007-03-07 ソニー株式会社 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20020136067A1 (en) 2002-09-26
EP1152433A1 (en) 2001-11-07
WO2001043140A1 (fr) 2001-06-14
KR20010108187A (ko) 2001-12-07
KR100395582B1 (ko) 2003-08-21
JP2001167591A (ja) 2001-06-22
CN1340198A (zh) 2002-03-13
US6449201B1 (en) 2002-09-10
EP1152433A4 (en) 2006-11-29

Similar Documents

Publication Publication Date Title
TW487917B (en) Semiconductor memory device
US7436722B2 (en) Semiconductor device
TWI440040B (zh) 記憶體裝置及在其中執行寫入作業之方法
US6310809B1 (en) Adjustable pre-charge in a memory
CN1767060B (zh) 半导体存储器装置及执行读写操作的方法
JP2003308698A (ja) 不揮発性半導体メモリ装置
JPWO2007000809A1 (ja) 半導体装置およびその制御方法
JP2007141399A (ja) 半導体装置
JPH0757466A (ja) 半導体集積回路
TW201546811A (zh) 用於在低功率奈米快閃記憶體裝置中使用之改良型感測電路
TW574708B (en) System and method for early write to memory by holding bitline at fixed potential
KR101317874B1 (ko) 불휘발성 기억장치 및 그 판독방법
JP2007073121A (ja) 半導体メモリ回路
US7894241B2 (en) Memory cell array and semiconductor memory device including the same
US20060233038A1 (en) Semiconductor memory device
KR100498218B1 (ko) 반도체 기억 장치
JP4374549B2 (ja) 強誘電体メモリ装置、電子機器および強誘電体メモリ装置の駆動方法
US8432762B2 (en) Bitline sense amplifier, memory core including the same and method of sensing charge from a memory cell
US6507525B1 (en) Differential sensing in a memory
JP4996422B2 (ja) 半導体装置
CN103930949A (zh) 具有双栅预充电和解码晶体管的读出放大器
JP4865121B2 (ja) 少なくとも一つのメモリーセルにカップリングされたシングルビットラインを有する強誘電体メモリ素子
US11087825B2 (en) Semiconductor memory device for reducing snapback current of non-volatile memory during read operation
KR20110099988A (ko) 비트라인 센스 앰프의 센싱 효율을 향상시키는 반도체 메모리 장치
US8194486B2 (en) Semiconductor memory devices having bit lines

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees