TW484101B - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
TW484101B
TW484101B TW088121011A TW88121011A TW484101B TW 484101 B TW484101 B TW 484101B TW 088121011 A TW088121011 A TW 088121011A TW 88121011 A TW88121011 A TW 88121011A TW 484101 B TW484101 B TW 484101B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor
antenna
semiconductor device
scope
Prior art date
Application number
TW088121011A
Other languages
English (en)
Inventor
Mitsuo Usami
Kazutaka Tsuji
Takeshi Saito
Akira Sato
Kenji Sameshima
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW484101B publication Critical patent/TW484101B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B42BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42DBOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/30Identification or security features, e.g. for preventing forgery
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • DTEXTILES; PAPER
    • D21PAPER-MAKING; PRODUCTION OF CELLULOSE
    • D21HPULP COMPOSITIONS; PREPARATION THEREOF NOT COVERED BY SUBCLASSES D21C OR D21D; IMPREGNATING OR COATING OF PAPER; TREATMENT OF FINISHED PAPER NOT COVERED BY CLASS B31 OR SUBCLASS D21G; PAPER NOT OTHERWISE PROVIDED FOR
    • D21H21/00Non-fibrous material added to the pulp, characterised by its function, form or properties; Paper-impregnating or coating material, characterised by its function, form or properties
    • D21H21/14Non-fibrous material added to the pulp, characterised by its function, form or properties; Paper-impregnating or coating material, characterised by its function, form or properties characterised by function or properties in or on the paper
    • D21H21/40Agents facilitating proof of genuineness or preventing fraudulent alteration, e.g. for security paper
    • D21H21/44Latent security elements, i.e. detectable or becoming apparent only by use of special verification or tampering devices or methods
    • D21H21/48Elements suited for physical verification, e.g. by irradiation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07728Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773Antenna details
    • G06K19/07777Antenna details the antenna being of the inductive type
    • G06K19/07779Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773Antenna details
    • G06K19/07777Antenna details the antenna being of the inductive type
    • G06K19/07779Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/576Protection from inspection, reverse engineering or tampering using active circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • B42D2033/46
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B42BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42DBOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/20Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof characterised by a particular use or purpose
    • B42D25/29Securities; Bank notes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2518Disposition being disposed on at least two different sides of the body, e.g. dual array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/29293Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/292 - H01L2224/29291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565Means for transporting the components to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Description

484101 A7 ___Β7_ 五、發明說明(1 ) (技術領域) 本發明係以防止紙或薄片之媒體,例如各種憑證設備 (token-device)媒體,有價證券,各種金券,重要文件, I C卡,預付卡等等之僞造爲主要目的,有關屬於應用了 半導體晶片之免電池非接觸認識方式之實現手段之技術。 (背景技術) 關於有關於本發明之技術,首先說明日本專利公報特 開平8 — 5 0 6 7 2號中所揭示之技術。此技術係有關於 各種憑證設備媒體之防僞線辨識裝置,在各種憑證設備媒 體中埋入文字等金屬圖樣,再以電氣方式檢測該圖樣是否 有金屬者。基本上對於只對紙而藉施予高度之影印技術來 僞造之目的者,藉由埋入某一種金屬圖樣使其難以僞造的 方式。 接著說明揭示於同公報特開平8 - 2 0 2 8 4 4號之 先前技術。 此技術乃由紙或由合成紙所成之底基材上,利用各向 異性導電性膏來接著半導體晶片之技術。 再者,於第4圖表示先前之技術例。顯示由晶片4 1 有龜裂4 2。在本圖中顯示墊4 3係在於半導體晶片4 4 之上面,而在於接著樹脂4 5中之導電粒子4 6之可能與 邊緣發生短路之可能性。又導電粒子4 8係由於天線配線 4 7在於電路板4 9之上面所以可擔任與該電極之連接之 作用。 表紙張瓦度適用中國國家標準(CNS)A4規格(210 x 297公釐) -----------裝 *-------訂------11 —^wi <請先閱讀背面之注意事項再填寫本頁) 484101 A7 B7 五、發明說明(2) 又第7圖表示另一先前之實施例。接著樹脂7 1乃於 設備矽層7 2之表面有鋁墊7 3及表面氧化膜7 4之半導 體晶片,而表示被分散了導電粒子7 5,捕獲於金墊7 7 之表面之導電粒子7 7乃貢獻於與天線配線7 8之導通之 狀態。絕緣物7 9係鈍化膜。在此圖係表示以以往之·各向 異性之導電性接著劑所連接之半導體晶片之斷面構造。 本發明認爲,做爲先前技術來揭示之特開平 8 — 5 0 6 7 2號有下述之問題,即如果欲對於各種憑證 設備媒體等之僞造上考慮對策時,應該在於僞造之方法是 否容易之點有技術的附加價値,本先前例揭示將金屬之圖 樣封入於各種憑證設備媒體,惟依此方法不但圖樣之製作 法容易且具有近乎獎勵僞造方法之危險性。因爲防止僞造 之技術係一方面可提高安全性,同時可提高可靠性,所以 如果封於筒度之僞造方面完全沒有防備之處之這種安易之 僞造防止技術即可能成爲增加僞造之作用。這一點應多加 考量。此案而言,由於其檢測出技術之關鍵爲有無金屬, 所以當然將它開封,精密的實施調查即不須有高度之技術 地當然可以解明。換言之,由於有無金屬之圖樣係它的必 要條件,所以選擇其實施(僞造)之手段乃以通常之技術 水平就可以達到者。 關於同公報特開平8 — 2 0 2 8 4 4號之問題乃,本 發明認爲此技術並非單純之技術問題,而是考量了紙等之 薄料之媒體者,所以對於使用紙等等之媒體而言須要進一 步考慮該機械強度及半導體晶片之強度,如果考慮到此先 -5- <請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 484101 A7 B7 五、發明說明(3 ) (請先閱讀背面之注意事項再填寫本頁) 前例之構造爲1 0 0微米以下之構成時,即由是否完全沒 有機械之應力來決定問題之想法。換言之,對於很薄之紙 狀之媒體實裝半導體晶片時須要考慮不同之限制條件。半 導體晶片之厚度,尺寸均必要檢討,例如1 m m之半導體 晶片實裝於1 〇 〇微米厚度之紙上時,該可耐於通常.之使 用水平與否,並不在於構造上能不能製作,而是在於是否 可耐使用之觀點。本發明人等認爲單依此習知例不足於製 作充分耐用於實用之1 0 0微米厚度以下之薄型媒體之實 裝形態者。 接著說明第4圖之先前例之問題,在半導體晶片之周 邊部加工係使用以鑽石刀來切割之半導體晶片,因此來自 外部之應力施加於半導體晶片而應力集中於半導體晶片之 周邊時就會發生龜裂等裂紋,由而半導體晶片之一部份或 全部之機能會喪失。而對於紙等之薄的媒體中封入半導體 晶片時很容易被施加彎曲力或集中負載,所以半導體晶片 之很微小之刀痕即龜裂時,也會有引起半導體晶片之破壞 之問題之存在。 經濟郭智锋)財產局S工消費合fIFfl印裝 下面說明第7圖之先前例之問題。此構造乃完全沒有 考量到,由於具有金墊,以及在半導體晶片之周邊部設置 各向異性導電接著劑或導電接著劑所構成之副作用,換言 之完全沒有考慮了由於金墊之存在所導致之縱向構造尺寸 之增加,以及於半導體周邊容易引起之短路之問題,又由 於包含有金墊之半導體個件全體地非常變厚而妨礙了獲得 抗彎性之構造等等問題之存在。 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 484101 A7 B7 五、發明說明(4 ) (發明之揭示) 解決上述問題之第1手段係做成爲: (請先閱讀背面之注意事項再填寫本頁) 一種半導體裝置,半導體晶片之平面尺寸爲長邊 0 · 5 m m以下,該半導體晶片係以備有天線狀態的.插入 於紙或薄片狀之媒體之中,而送出複數位元之資訊爲其特 徵者。 解決上述問題之第2手段係做成爲:半導體晶片之周 邊係以絕緣材料所形成,半導體上之端子乃以導電性接著 劑來連接於載置電路板之端子者之半導體裝置者。 解決上述問題之第3手段係做成爲:半導體晶片之平 面尺寸爲長邊0 · 5 m m以下,該半導體晶片係藉蝕刻所 分離,以備有天線狀態的插入於紙或薄片狀之媒體之中, 爲其特徵之半導體裝置者。 解決上述問題之第4手段爲做成爲一種半導體裝置, 半導體晶片之平面尺寸爲長邊0 · 5mm以下,以備有天 線狀態地插入於紙或薄片狀之媒體中,以資送出由電子線 直接描繪所形成之複數位元之資訊爲其特徵者。 上述問題之第5手段係做成爲一種半導體裝置,半導 體晶片之平面尺寸爲長邊0 · 5mm以下,半導體晶片之 墊係以鎢所形成,以備有天線狀態的插入於紙或薄片狀之 媒體之中,以資送出複數位元之資訊爲其特徵者。 解決上述問題之第6手段係做成爲:一種半導體裝置 ,半導體晶片之平面尺寸爲長邊0 · 5mm以下,半導體 本纸張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 484101 A7 B7 五、發明說明(5) 晶片之墊係在半導體主面上之設備上存在有一個或複數個 ’以備有天線狀態地插入於紙或薄片狀之媒體中,以送出 複數位元之資訊爲其特徵者。 解決上述問題之第7手段係做成爲:一種半導體裝置 ’半導體晶片之平面尺寸爲長邊〇 · 5mm以下,以.內藏 電容器備有天線狀態地插入於紙或薄.片狀之媒體之中,以 資送出複數位元之資訊爲其特徵者。 解決上述問題之第8手段係做成爲一種半導體裝置, 半導體晶片之平面尺寸爲長邊〇·5mm以下,以備有天 線狀態地插入於紙或薄片狀之媒體中,以資送出複數位元 之資訊,將該資訊予以編碼化印刷於媒體上,爲其特徵者 〇 解決上述問題之第9手段係做成爲:一種半導體裝置 ,半導體晶片之平面尺寸爲長邊0 · 5mm以下,在半導 體晶片上存有:於半導體晶片上發生隨機數之用的連接於 天線之複數個之較墊爲小之墊爲其特徵者。 解決上述問題之第1 0手段係做成爲:一種半導體裝 置,於半導體晶片內存在有可能寫入之記憶領域,該半導 體晶片內存在有可發生第1隨機數之領域而該第1隨機數 之被讀出被編碼化後寫入於該記憶領域之後,對於半導體 晶片被賦予與上述隨機數不同之另一第2隨機數而第1隨 機數乃被編碼化讀出,再讀出該記錄領域之內容後回至第 2編碼,由而確認該半導體晶片並非經僞造爲其特徵者。 解決上述問題之第1 1手段係做成爲:一種半導體裝 (請先閱讀背面之注意事項再填寫本頁) 裝 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -8 - 484101 A7 B7 五、發明說明(6) 置,以複數頻率單位,週期的將運送波予以振幅調製,賦 給備有天線之半導體晶片’將各週期前緣使用做時序脈衝 ,而在該週期內改變半導體晶片內之天線負載以送出該半 導體晶片內之資訊之1位元,爲其特徵者。 解決上述問題之第1 2手段係做成爲:一種半導體裝 置,以複數頻率單位,週期的將運送.波予以振幅調製,賦 給備有天線之半導體晶片,在該半導體晶片內備有計數器 ,使用各週期之前緣爲時序脈衝而輸入於計數器,再以計 數器之輸出來選擇記億之輸出,在該週期內改變半導體晶 片內之天線負載以資送出該半導體晶片內之資訊之1位元 ,爲其特徵者。 解決上述問題之第1 3手段係做成爲:一種半導體裝 置,該最大平面尺寸爲0·5mm以下之複數之半導體晶 片係共用一個天線,各半導體晶片乃視天線之負載狀態來 動作,爲其特徵者。 解決上述問題之第1 4手段係做成爲第8手段之半導 體裝置,其中將該備有天線狀態的插入於紙或薄片狀之媒 體中之資送出複數位元之資訊之半導體晶片之尺寸、厚度 、位置、度等之物理資訊之全部或一部份予以編碼印刷者 〇 解決上述問題之第1 5手段係做成爲:一種半導體裝 置,半導體晶片之平面尺寸爲長邊0 · 5mm以下,以備 有天線之狀態二枚以下之卷片之間地插入於紙或薄片狀之 媒體之中,以資送出複數位元之資訊爲其特徵者。 (請先閱讀背面之注意事項再填寫本頁) 裝 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -9- 484101 A7 B7 五、發明說明(7 ) 解決上述問題之第1 6手段係做成爲:一 置’在半導體晶片上載置較最大平面尺寸爲〇 下之半導體晶片之尺寸之天線,而將該複數個 插入於紙或薄片狀之媒體之中,以無干擾地送 之資訊爲其特徵者。 種半導體裝 • 5 m m 以 半導體晶片 出複數位元 解決上述問題之第1 7手段係做.成爲:一種半導體裝 置’半導體晶片之平面尺寸爲長邊〇 · 5mm 導體晶片係以備有天線狀態地插入於紙或薄片 ,以送出複數位元之資訊,各半導體晶片係不 體之整數倍之摺疊位置爲其特徵者。 解決上述問題之第1 8手段係做成爲:一 置’半導體晶片之平面尺寸爲長邊〇 · 5mm 導體晶片係以備有天線狀態的插入於紙或薄片 以送出複數位元之資訊,該半導體晶片之角落 邊長度之百分之一以上之傾斜切削爲其特徵者。 解決上述問題之第1 9手段係做成爲:一 置’半導體晶片之平面尺寸爲長邊〇·5mm 導體晶片係以備有天線狀態地插入於紙或薄片 ,以送出複數位元之資訊,該半導體晶片係存 凸部內,爲其特徵者。 解決上述問題之第2 0手段係做成爲:一 置’半導體晶片之平面尺寸爲長邊〇·5mm 導體晶片係以備有天線狀態地插入於紙或薄片 ,以送出複數位元之資訊,各半導體之資訊係 以下,該半 狀之媒體中 配置於該媒 種半導體裝 以下,該半 狀之媒體中 係被施予長 種半導體裝 以下,該半 狀之媒體中 在於點字用 種半導體裝 以下,該半 狀之媒體中 被編碼文樣 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) •10- 484101 峻濟部¾°¾財產苟員I.消費合咋fi印說 A7 B7 五、發明說明(8) 圖樣化地印刷於媒體上爲其特徵者。 解決上述問題之第2 1手段係做成爲:一種半導體裝 置,半導體晶片之平面尺寸係長邊0 · 5mm以下,該半 導體晶片乃以備有天線狀態地插入於紙或薄片狀之媒體中 ,以送出複數位元之資訊,而在較該半導體晶片更厚·之金 屬係接著於該半導體晶片爲其特徵者。. 解決上述問題之第2 2手段係做成爲:一種半導體裝 置,半導體晶片之平面尺寸係長邊0 · 5mm以下,該半 導體晶片係以備有天線之狀態地插入於和紙之媒體之中, 以送出複數位元之資訊,而該半導體晶片乃在於過濾和紙( Japanese paper)時做爲和紙纖維之一部份來處理,由而安裝 於和紙內部或表面爲其特徵者。 解決上述問題之第2 3手段係做成爲如申請專利範圍 第1手段或第2乃至第2 2手段之半導體裝置該半導體晶 片係由絕緣材外延伸矽片所製成者。 解決上述問題之第2 4手段係做成爲:第1手段或第 2〜2 2手段其中之一手段之半導體裝置,其中該半導體 晶片係以厚度5 0微米(micron)以下來製作。 解決上述問題之第2 5手段係做成爲一種半導體裝置 ’主要係至少備有,在沒有與讀取寫入器作電氣接觸的狀 態下實施資訊傳輸之天線及I C半導體晶片之半導體裝置 中’其特徵爲: 上述I C半導體晶片係其最大平面尺寸係0 · 5 mm 以下,上述天線係由一對之細長條狀之導電體所成,連接 本紙張尺度適用中國國家標準(CNS)A4規格(21〇x297公釐) -11 - (請先閱讀背面之注意事項再填寫本頁) —Μ— ϋ 1 I ϋ ϋ ali 一 ο-參 aw amt * < 484101 A7 B7 五、發明說明(9 ) 在上述I C半導體晶片之部份之寬度係較上述I c半導體 晶片之至少一方之邊之長度爲小者。 (請先閱讀背面之注意事項再填寫本頁) 解決上述問題之第2 6手段係做成爲一種半導體裝置 ,主要係至少備有,在沒有與讀取寫入器作電氣接觸的狀 態下實施資訊傳輸之天線及I C半導體晶片之半導體·裝置 及最大平面尺寸爲0 · 5mm以下之.半導體晶片之半導體 裝置中,其特徵爲: 在於上述I C半導體晶片之形成有設備之側及該相反 側備有由一條之細線狀導電體所成之上述天線,而在該天 線之連接於上述I C半導體晶片之部份之斷面係較上述 I C半導體晶片之面積爲小者。 經濟部智慧財查局員工清費合ilFfi-印製 解決上述問題之第2 7手段係做成爲一種半導體裝置 之製造方法,用於製造如申請專利範圍第2 5項或第2 6 項所述之半導體裝置之製造方法,其特徵爲:具有:至少在 上述半導體晶圓上形成上述I C半導體晶片之過程;將該 半導體晶圓接著於規定之支撐體之過程;將上述I C半導 體予以·互相分離之過程;以及將在上述支撐體上予以分離 之複數之上述IC半導體晶片及複數之上述天線同時地予 以連接之過程者。 解決上述問題之第2 8手段係做成爲第2 7手段所述 之半導體裝置之製造方法,其中具有,將在上述支撐體上 所分離之上述I C半導體晶片之中,該直線狀的並排之複 數之I C半導體晶片與複數之上述天線同時的予以連接之 過程者。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) -12· 484101 Α7 Β7 五、發明說明(10) 解決上述問題之第2 9手段係做成爲第2 7手段之半 導體裝置之製造方法中具有’將在上述支撐體上所分離之 上述I C半導體晶片之中,該二次元的排列之複數之I c 半導體晶片與複數之上述天線同時的予以連接之過程者。 解決上述問題之第3 0手段係做成爲一種半導體.裝置 ’主要係具有:至少與讀取寫入器沒有形成電氣接觸之狀態 下實施資訊之傳輸用之天線及IC半導體晶片之_導體裝 置中’其特徵者:在上述I c半導體之形成有設備之側及 其相反側備有一對上述天線,上述I C半導體晶片之主面 係對於上述天線之長軸呈傾斜者。 (實施發明之最佳形態) 第1圖表示本發明之實施例。半導體晶片側壁氧化膜 1 1係在於設備層矽1 2之側部,墊1 3係在於備有背面 氧化膜1 4與半導體晶片側壁氧化膜1 5之半導體晶片之 表面而以接著樹脂1 6連接於天線配線1 7。天線配線係 以銀膏等之材料而形成於電路板1 8之表面1 8上。導電 粒子1 9係在於直接墊與天線配線之間,雖對於縱方向之 導通有貢獻,惟導電粒子1 9 a卻在於半導體晶片之側部 糾Ά · 廿卞舌志拉勃甜ZH:姑^迪々道滿。椎力Π使^成 I — — — — — — — — — ·1111111 ^ ------II > AWI (請先閱讀背面之注意事項再填寫本頁) 484101 A7 B7 五、發明說明(11) 又不利用各向異性導電接著劑,而是利用通常之導電接著 劑時即效果更爲顯著。因爲導電接著劑接觸於半導體晶片 之周緣部也不會成爲電氣的短路之原因。 第2圖(a )乃至(f )係表示本發明之別的實施例 。第2圖之(a )表示半導體晶片之以晶片狀地被完.成之 直後之過程之剖面。預先在第1圖中.所示之側壁氧化膜乃 以晶片狀態地在於將被分離爲半導體晶片之位置施予氧化 ,而該處乃與主面藉氧化膜層2 3之氧化膜而連在一起。 墊2 1係形成於設備矽2 2之上面,氧化膜層2 3乃形成 以矽電路板2 4與設備層矽所夾之三明治構造。此構造係 絕緣物外延伸晶片(silicon oninsulation)者。 第2圖(b )係繼續將支撐膠帶粘貼於晶片主面之後 之過程之剖面圖。第2圖(b )之標號3 0係接著材層, 下面之標號3 0均指該接著劑層。 第2圖(c )表示,以氫氧化鉀,氨基某?( hydrazidine) ,··氨等對於砂電路板2 4施予鈾刻去除之過程 後之剖面圖。 (請先閱讀背面之注意事項再填寫本頁) · ·ϋ ·1 ϋ I ϋ I n 一-«»4I n n ϋ I ϋ an I . 6 離 剖刻 晶 2 分 之鈾 體 刻欲 程施 導 鈾上 過實 半 抗片 之來 而 電晶 後刻 8 光體 7 蝕 2 佈導 2 式 帶 塗半 溝乾 膠 後了 刻或 撐 背成 蝕液 支 片完 了合 之 晶示 成混 脹 在表。形其 膨 ’。製示或 以 示圖Φ表酸 示 表面 Μ 係氟 表 } 剖顯 } 用 } d 之之 cu 使 f 彳後樣彳係 C 圖像圖圖刻 圖 2 顯之 2 飽 。 2 第光份第。膜第 曝部 圖化 ,之 面氧 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -14· 484101 A7 B7 _ 五、發明說明(12) 片膨脹之剖面圖。如上述的方式很容易且經濟的可製作出 薄型且小型不發生周邊缺裂之半導體。此半導體晶片之平 面尺寸係長過0 · 5 m m以下,該半導體晶片乃如實施例 地藉由蝕刻來分離,以備有天線狀態的插入於紙或薄片狀 之媒體中,以由而成可送出複數位元之資訊者爲其特徵。 第3圖表示本發明之別的實施例.。墊3 1乃形成於記 億墊3 2或讀出電路3 3,選擇器電路3 6或電源電路 3 8等之主動設備之上面,如此構成時就可能形成,與天 線配線可靠性高且安定的連接用之面積大之墊也。在半導 體晶片之周邊存在有用於防止與導電接著劑短路用之半導 體晶片側壁氧化膜3 5。墊3 1乃以穿通孔3 7來連接於 電路。半導體晶片備有隨機取樣用小墊3 9。以此部份而 半導體晶片及天線乃藉由緯線間之與導電粒子之接觸電阻 或與強電介質體之容量之偏差而可獲得類比値所變化之値 ,所以藉由隨機取樣電路3 9 a來實施類比數値變換使之 資訊化。此値乃可做爲如人之指紋等沒有反複之固有資訊 來使用。而以此半導體晶片來貢獻於防止媒體之僞造。此 固有資訊係如將半導體晶片與天線配線予以分離時就會消 失,所以具有反抗竄改者也就是說對於反僞造有很強之特 徵。如所述,在半導體主面上之設備上存在有一個或複數 個,並附有天線之狀態下插入於紙或薄片狀的媒體之中’ 以送出複數位元之資訊爲其特徵之半導體裝置’又其半導 體晶片之平面尺寸乃長邊0·5mm以下而在半導體晶片 上存在著複數個用於隨機取樣地與天線連接之比墊更小之 -15- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 經濟部智慧財產局員工消費合作钍印裂 484101 A7 _B7_ 五、發明說明(13) 小墊爲其特徵之半導體裝置乃爲了防止僞造而成爲非常有 效也。再者記憶墊3 2即藉由電子線直接描繪而在晶片上 任意的將隨機數以微細面積地將圖樣印製於各半導體晶片 地予以實施也。 第5圖(a )乃至(c )表示本發明之別的實施例。 第5圖(a )表示半導體晶片5.1係存在於連接於天 線5 2之薄片狀媒體之中之狀態之表面圖。 第5圖(b)表示第5圖(a)之剖面之1 ,而從半 導體晶片之表面及背面引出電極2、5 6,以這些電極來 形成容量。由而不需要在半導體晶片側設置容量,形成爲 小的半導體晶片達到以經濟的,且在製品率上有利的製成 半導體晶片。 第5圖(c )表示,從半導體晶片表面取出複數之電 極,採取用於形成容量之天線電極3、 57及形成容量之 天線電極4、 58而以這些電極來形成容量。這些均以做 成爲,半導體晶片之平面尺寸爲長邊0 . 5mm以下,以 內藏電容器天線之狀態下插入於紙或薄片狀之媒體之中, 以送出複數位元之資訊爲特徵之半導體裝置由而可能做成 爲經濟且有效地防止僞造之辯識功能的設備。 第6圖表示本發明之別的實施例。接著樹脂6 1係備 有背面氧化膜6 2,而在設備矽層6 3之側部具有側壁氧 化膜6 6之半導體晶片中,藉由分散了導電粒子6 5之各 向異性導電接著劑而表面氧化膜6 6上之鎢墊6 8以導電 粒子6 7而可能將天線配線6 9電氣的連接。由於以鎢或 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -16- — — — — —--- I — I _! ^^!| (請先閱讀背面之注意事項再填寫本頁) 484101 A7 — _B7___ 五、發明說明(14) 不氧化之金屬來形成墊,以及採用了側壁氧化膜,而可形 成薄且不會短路之半導體晶片與天線之組合。如上所述地 形成半導體晶片之平面尺寸乃長邊爲0 . 5mm以下,半 導體晶片之墊係以鎢來形成,以備有天線狀態地插入於紙 或薄片狀之媒體之中,以送出複數位元之資訊爲特徵·之防 止僞造之各種憑證設備媒體。 . 第8圖表示本發明之別的實施例。媒體表面印刷圖樣 8 1係在於薄片狀媒體8 3之表面,其中存在有含有天線 之半導體晶片8 2。如果不只是半導體晶片之唯讀記憶之 資訊而直接原樣地被仿真時,即對於防止僞造會變爲無阻 抗力,所以將該資訊予以編碼而印刷成數値或圖樣時,即 更可以嚴格的實施是否僞造之確認(辨識)也。由於半導 體晶片這一方只是唯讀記憶就夠,所以以很小之尺寸就可 能製作半導體晶片也。 換言之,半導體晶片之平面尺寸爲長邊〇 . 5mm以 下,以備有天線之狀態地插入於紙或薄片狀之媒體之中而 送出複數位元之資訊,而將該資訊予以編號化而印刷於媒 體上爲特徵之半導體裝置而可形成爲對於反僞造性強之各 種憑證設備媒體。而該被編碼之印刷資訊係更可以使用特 殊油墨,磁性體之組合來進行。 第9 A圖,第9 B圖表示本發明之別的實施例。 第9 A圖表示半導體晶片9 1之平面圖,導電粒子 9 2乃分散於小墊9 3之上面地予以存在。又半導體晶片 內存在有可能寫入之記憶領域9各,第9 B圖係表示藉接 (請先閱讀背面之注意事項再填寫本頁) 裝 et n ϋ mmew t «ϋ If —Bi ϋ i_i I · ¾濟部智逢財4局員X璘費合泎a印糾代 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -17- 484101 A7 __ B7_ 五、發明說明(15) 著樹脂9 4將半導體晶片9 1連接於電路板9 6上面之天 線配線9 5之剖面圖。由於可以藉由半導體晶片之小墊之 部份,使半導體晶片與天線配線間之導電粒子之接觸電阻 或強電介質之容量之偏差而可獲得類比値有所變化之値, 因此以隨機取樣電路來實施類比數値變換執行資訊化。此 値乃可用於人之指紋或油墨之圖樣等.之沒有反複之固有資 訊,所以可以貢獻於使用該半導體晶片之媒體之防止僞造 之用。又由於此固有資訊係一旦將半導體晶片與天線配線 予以分離時立即消失且很困難再現,所以對於破壞上有阻 抗換言之具有有很強之防僞造性特徵。 % i〇 1 !才 ί 第1 0圖表示本發明之別的實施例。此圖係使用在本 發明之半導體晶片及在該片內之隨機取樣電路之防止僞造 之通訊協定(Protocol )實施例。大分之可分爲開放型及封 閉型。首先說明開放型之通訊協定之實施例。在開放型時 ,起初時從寫入讀取器等之訊問器(Inguider)而詢問卡內 之半導體晶片所發生之隨機數N。卡在回答了 N之後,藉 由本身或由詢問器之指令來封閉N讀出電路,使其不能讀 出。詢問器在接受N之後登錄於資料庫,接著在於運用時 ,首先詢問器乃詢問卡之I D。將卡之I D回至詢問器之 後,詢問器即再將隨機數送至卡,卡即以N爲鑰匙而將隨 機數改爲編碼而回至詢問器,詢問器乃比較由資料庫所獲 得之N及本次所解讀之數値,如果相同時,即認定爲正當 之卡,本實施例之卡係對於本發明之形成媒體即各種代幣 媒體,有價證券上都沒有特別限制的可以置換而使用。 18 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 484101 A7 _ _B7___ 五、發明說明(16) (請先閱讀背面之注意事項再填寫本頁) 關於封閉型時。即在半導體晶片內有可能寫入之記憶 領域,在開始時,從詢問對於卡之記億領域寫入被編碼之 N。此後卡側之N讀出電路被封閉。接著對該半導體晶片 內被賦予與隨機數N之另外之第2隨機數,而隨機數N被 編碼化而被讀出之後,又讀出該記億領域之內容,而·在詢 問器上回至第2隨機數,由而構成可.認定該半導體晶片並 非僞造品之卡爲特徵之卡及系統。由上述等而安全的校驗 N而確認該卡乃正當之卡者。 第1 1 A圖,第1 1 B圖係表示本發明之另一實施例 〇 經濟部智慧財產局員工消費合作社印製 第1 1 A圖表示,自本發明之詢問器送至包含半導體 晶片之紙或薄片狀媒體之電磁波波形。運送波之頻數雖係 任意,惟運送波係被振幅調製,被賦予第η序號之時序脈 衝1 1 1 ,即可以從半導體晶片送出唯讀記憶之第η序號 之地址之資訊,所以時序脈衝週期之後半乃第η序號之資 訊1 1 2之被送出之期間,同樣的將繼續η + 1序號之時 序脈衝113或第η+1序號之資訊114之期間。將這 些反複實施而將半導體晶片內之唯讀記憶之內容讀入於詢 問器。換言之本實例係將運送波以複數頻率單位予以週期 地振幅調製,賦予備有天線之半導體晶片’以各週期之前 緣用做時序脈衝,而在於該週期內改變半導體晶片內之天 .線負載以送出該半導體晶片內之資訊之1位元爲特徵之半 導體裝置。 第11Β圖係表示半導體晶片118內之電路方塊圖 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) . 484101 A7 ___B7_ 五、發明說明(17) 。天線1 1 5乃連接於整流器1 1 6而對於半導體晶片內 供給電壓,同時進入於計數器1 1 9,與唯讀記億體 1 1 7之輸出之選擇器1 1 9 a —齊每次1位元地送出資 訊者。以這些構成來構成小型之半導體晶片。換言之,本 實施例係形成,將運送波以複數週波單位予以週期地·振幅 調製賦予備有天線之半導體晶片,而.該半導體晶片內備有 計數器,以各週期之前緣做爲時序脈衝而使用,輸入於計 數器,又以計數器之輸出來選擇記憶之輸出,在該週期內 改變半導體晶片內之左線負載以送出該半導體晶片內之資 訊之1位元爲其特徵之半導體裝置。 第12圖係表示本發明之實施例。在薄片狀媒體 1 24之中,第1半導體晶片1 2 1與第2半導體1 2 3 係連接於天線1 2 2之兩端。通常將複數之半導體晶片共 有一個天線,而各半導體晶片係視天線之負載狀態來行動 作爲特徵之半導體裝置。如此構成之後,即在半導體晶片 內不須備有複雜之會聚電路之下將複數半導體晶片簡單的 予以實裝,作爲當損壞時以另一半導體晶片來可能輔助, 由而可以提高媒體之可靠性也,再者,令複數之半導體晶 片各備有固有之資訊,使互相之關係予以連絡,而如果複 數之條件達成時,可利用預先形成傳送資訊的方式,藉以 可構成安全性高的系統。 第1 3圖係表示本發明之別的實施例。 半導體晶片131係被封入在該表面備有編碼化物理 資訊記入欄1 3 2之薄片狀媒體1 3 3。爲了防止僞造’ -20- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 484101 A7 B7 五、發明說明(18) (請先閱讀背面之注意事項再填寫本頁) 以物理性地將同一物採高精度地製作係很困難,以及該鑑 視技術屬筒度爲其必要條件者。半導體本身乃如不隨伴以 高度之處理技術之製造技術來製作即很困難達成所謂仿真 品之半導體晶片之仿造品。半導體處理技術得以微細圖樣 之精度之水平來代表。所以雖可實現同一機能,如果.處理 技術愈高該半導體晶片之尺寸愈變小.,隨著時間之變遷技 術水平愈來愈高而機能同一時之物理形狀變小,物理形狀 同一者之機能即呈愈高。本發明將以備有天線狀態地插入 於紙或薄片狀之媒體中之半導體晶片而送出複數位元之資 訊之半導體晶片之尺寸、厚度、位置、度之物理資訊之全 部或一部份以編碼印刷爲其特徵之半導體裝置,由而很容 易鑒別該半導體晶片及實裝方法是否僞造品,由而很容易 做區別也。 涇濟部*0曰逢財產-¾員工浦費含作注印賢 第1 4圖表示本發明之別的實施例。備有第1蓋薄片 卷筒1 4 1及第2蓋薄片卷筒1 4 4,而在於第1蓋薄片 145與第2蓋薄片143之間插入半導體晶片142 , 而在捲取輥1 4 6捲取包含有半導體晶片之媒體。蓋薄片 係,紙、合成紙、塑膠、布、纖維布等並不特別的限定材 料。半導體晶片係自動地被檢取後被定位。此半導體晶片 有,預先附有天線之情形,及在第1或第2之薄片上有印 刷或電線,而在於插入之時點用導電性接著劑來予以接合 之情形。在於該供插入半導體晶片之中間接合薄片上有別 的接著劑,例如烏拉丹系或氰基系或U V硬化系等接著, 在低溫狀態下能確保媒體之平坦性、剛性地被形成。 -21 - 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 484101 A7 B7 五、發明說明(19) 第1 5 A圖,第1 5 B圖係表示本發明之別的實施例 。第1 5A圖乃表示複數之半導體晶片1 5 1係分散配置 於薄片狀媒體1 5 2之中之形態之一。第1 5 B圖表示在 第1 5A圖之半導體晶片1 5 1係載置有小的天線1 5 4 之一例。天線之形狀及特性係由所使用之無線頻數或·能量 而不同。天線之形成法之一例係使用.半導體配線處理技術 而將微細之配線做成線圈狀也是一策。又採用多層配線或 銅配線技術時就可以獲得小型化、低電阻、配線長之長線 。又以半導體晶片形成天線時,一方面可增加天線連接上 之可靠性及減低製造過程,可以經濟地製造出半導體晶片 。又將複數之半導體晶片分散地配置於媒體時,就可確保 非重複性,且對於半導體之故障也能做爲補償手段,可達 成防止僞造及可靠性之提高。將較半導體晶片之尺寸小之 天線載置於半導體晶片上,而將複數個該半導體晶片插入 紙或薄片狀之媒體中,形成不會發生干擾地送出複數位元 之資訊爲特徵的半導體裝置,便可輕易地實現可防止僞造 的各種憑證設備媒體。 第1 6圖表示別的實施例。第1天線用墊1 6 1及第 2天線用墊1 6 2係存在於半導體晶片之主動設備上,並 連接於天線線圈1 6 3之兩端,雖然本圖中設定爲線圈狀 之天線,亦可爲偶極子型(die pole type)天線之各天線端 子。第1天線墊係以第1穿通孔1 6 4來連接於半導體晶 片之送受訊電路,第2天線用墊即以第2穿通孔1 6 5來 連接於半導體晶片之送受訊電路如上述的,在主動設備上 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -22- •I ϋ n ϋ n I I ϋ I I · i I I I i·— ϋ ϋ 一so, · ·_1 ϋ— ϋ ϋ 1 ϋ— I (請先閱讀背面之注意事項再填寫本頁) 484101 I 讨 i f :p A7 __Β7___五、發明說明(2G) 設複數之墊並與天線或因應必要之外部容量做連接。墊與 天線端子之連接乃藉由壓著法或接著劑來實施,如使用各 向異性導電性接著劑時,藉由一次之接合加熱加壓處理能有 效率地實施複數的墊與電路板之配線圖樣的連接。 第1 7圖表示本發明之別的實施例。係表示在半·導體 晶片的角落設置傾斜狀倒角1 7 1之胄施例之平面圖。爲 了增加對集中負載及彎曲等之機械強度以及消除切刀之切 割寬度,並有效地增加使用半導體晶片面積起見,藉由蝕 刻技術來分離半導體晶片,此時藉由在半導體晶片角落將 分離溝之圖樣設計成傾斜或圓弧的方式,對成品之半導體 晶片的角落形狀之緩和集中應力進行最佳化。半導體晶片 的特徵係:平面尺寸爲長邊0 · 5mm以下,且半導體晶片 在以附有天線之狀態下被插入紙或薄片狀的媒體中,送出 複數位元之資訊,且該半導體晶片之角落係,形成長邊長度 1 /1 00的倒角爲其特徵之半導體裝置形態,其能防止僞造並形 成具有高度可靠性的各種憑證設備媒體。 第1 8圖係表示本發明之別的實施例。集中負載工具 181係壓接於薄片狀媒體182,半導體晶片183係 位於該媒體之中立面或靠近該中立面之處。薄片狀之媒體 係放置在位於鋼板1 8 5上的矽橡膠1 8 4處。矽橡膠係 模擬在實際生活空間中薄片狀媒體的週遭環境。集中負載 工具之直徑係1 mm以上。這是表示在實際生活空間之集 中負載地施加環境,如該第1 8圖所示之薄片狀媒體乃因 集中負載之程度而變形,成爲第1 8圖所示~之剖面狀態。 (請先IH讀背面之注意事項再填寫本頁) 裝 · 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 23 484101 A7 B7 五、發明說明(21) (請先閱讀背面之注意事項再填寫本頁) 第1 9圖係爲測試在此種狀態之下耐集中負載與厚度5 0 微米之半導體晶片的尺寸關係圖。在實際生活空間中人類 壓接原子筆之程度爲7 0 〇 g r ,而就集中負載是否能承 受1 kg作爲測試標準時,由第1 9圖發明人發現,可行成半 導體晶片尺寸爲〇 · 5 mm以下時對於集中負載強之.領域 、及0 · 5mm以上時對於集中負載弱之領域。依據上述 之事實’本發明係成爲:半導體晶片之平面尺寸爲長邊 0 · 5 m m以下,並將該半導體晶片在附有天線之狀態下 插入於紙或薄片狀媒體中,送出複數位元之資訊爲其特徵 之丰導體裝置,且該半導體晶片係製作成5 0微米以下爲 其特徵’並製成半導體裝置用於防止僞造各種憑證設備之 媒體係做爲技術的制約上之必要要件,而構成本發明之構 成部份者。 第2 0A圖,第2 0 B圖係表示本發明之別的實施例 〇 ¾鸯^皆^1讨i苟_11肖f->乍止卞沒· 在於薄片狀媒體2 0 4上之點字用突起2 0 1之內, 設有備有天線2 0 3之半導體晶片2 0 2。點字用突起部 份係添付於各種憑證設備媒體,倘若半導體晶片尺寸爲 〇 · 5 m m以下,則形成可收容於突起部份。藉由這種方 式可改善半導體晶片之實裝部份之構造的強度。換言之, ,將該半導體晶片以附有天線之狀態插入於紙或薄片之媒 體中,送出·複數位元之資訊爲特徵,且該半導體晶片係存 在於點字用凸部內爲其特徵之半導體裝置,可提高可靠性 地形成防止僞造各種憑證設備媒體。 •24- 本纸張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 經濟部智毪財產局員工消費合IIFfi印裝 484101 A7 B7__ 五、發明說明(22) 第2 1圖表示本發明之其他實施例,在薄片狀媒體 2 1 7中存有連接於第1天線2 1 2之第1半導體晶片 211 ,及連接於第2天線214之半導體晶片213。 此時在薄片狀媒體之表面設有第1編碼記載領域2 1 5, 及第2編碼記載領域2 1 6。由第1半導體晶片送出之資 訊係利用數値或特殊之圖樣印刷於第.1編碼記載領域,由 第2半導體晶片送出之資訊亦利用數値或特殊之圖樣印刷 於第2編碼記載領域上。藉此,即使其中一個半導體晶片被 破壞仍然可以做僞造與否之鑑定。藉由使複數之半導體晶 片之平面尺寸之長邊係0·5mm以下,該半導體晶片乃 以備有天線之狀態地插入於紙或薄片狀之媒體之中,以送 出複數位元之資訊爲特徵,且各半導體晶片之資訊係被編 碼化文樣圖樣化並印刷於媒體上爲其特徵之半導體裝置之 形成防止僞造之各種標記媒體,由而可以提供提高可靠性 之方法也。 第2 2圖表示本發明之別的實施例。在第1蓋薄片 2 2 1與第2蓋薄片2 2 4之間,設有將備有天線2 2 6 連接於天線墊2 2 5之構造之半導體晶片2 2 3 ,且該半 導體晶片乃藉由補強金屬2 2 2來補強之構造者。補強金 屬乃使用彈性係數大的材料來改善對於集中負載之耐性。 補強金屬之厚度則愈厚愈佳,惟薄片狀媒體之厚度有限制 ,所以補強·金屬之厚度也有限界,因此補強金屬之厚度係 具有半導體晶片之厚度以上爲宜,因此可獲得改善之效果 。補強金屬與半導體晶片之接著力乃以強勁爲宜。這是爲 (請先閱讀背面之注意事項再填寫本頁) · ϋ I an 1 ϋ ϋ ·1-i-r«»J I 1 ϋ ϋ i_i a— _1 I · 泰紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) •25- 484101 A7 B7 五、發明說明(23) 了緩和薄之半導體晶片之拉伸應力上所必要之事。本發明 乃做成爲’半導體晶片之平面尺寸係長邊〇 · 5 Π1ΠΊ以下 ,該半導體晶片係以備有天線狀態地插入於紙或薄片狀之 媒體之中,以送出複數位元之資訊爲其特徵,且做成將較 該半導體晶片厚度更厚之補強金屬接著於半導體晶片·上爲 其特徵之半導體裝置之防止僞造之各.種憑證設備媒體,由 而可能提供具有優異之可靠性之方法也。 第2 3圖表示本發明之別的實施例。和紙纖維2 3 1 係在和紙之濾製網2 3 5上多數地被整頓形狀地存於濾製 框2 3 4內,而與該和紙纖維一齊地令備有天線2 3 3之 半導體晶片2 3 2濾製於其中。如果使半導體晶片爲 0 . 5 m m以下就可做爲纖維狀之一部份地可插入於和紙 中,在此圖中乃以代表性的表示一半導體晶片,惟混合了 複數之半導體晶片也是屬於本發明之範圍也。換言之,本 發明係做成爲,半導體晶片之平面尺寸爲長過0.5mm 以下,而該半導體晶片乃以備有天線之狀態地插入於和紙 之媒體中,以送出複數位元之資訊爲特徵,且該半導體晶 片乃在於濾製和紙時,做爲和紙纖維之一部份地予以處理 ,實裝於和紙內部或和紙表面爲其特徵之半導體裝置之防 止僞造各憑證設備媒體,由而提供得以簡單之過程來實現 之手段也。 第2 4圖(a )至(g )表示本發明之別的實施例。 第2 4圖(a )表示在設備層2 4 1與電路板矽晶圓 2 4 3之間完成了備有氧化膜層2 4 2之絕緣物延伸矽晶 -26_ (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 484101 A7 B7_ 五、發明說明(24) 圓之設備之完成過程直後之剖面圖。 第24圖(b)表示,接著將第1支撐薄片2 2 4貼 合於晶圓之主面側之過程直後之剖面圖。 第2 4圖(c )表示,藉由只蝕刻矽之藥液(例如以 氫氧化鉀來去除矽電路板之過程直後之剖面圖。氧化膜層 2 4 2係做爲該藥液之蝕刻之停止器.之職務,在於獲得極 薄例如0·1乃至50微米之薄之半導體上很有效也。 第2 4圖(d )係表示接著以備有第2支撐薄片 2 4 6之補強金屬2 4 6而予以組合之過程直後之剖面圖 〇 第2 4圖(e )係表示接著去除了第1支撐薄片之過 程直後之剖面圖。 第2 4圖(f )係表示接著塗佈光電抗蝕劑2 4 7予 以曝光,顯像之過程直後之剖面圖。該遮蔽罩係用於分離 半導體晶片之線狀圖樣。 第2 4圖·( g )係表示接著藉由蝕刻技術來蝕刻補強 金屬,氧化膜層,設備層矽以資形成分離溝之剖面圖。由 這些過程而高效率的可靠性高的,安定的可製作出薄型且 附有補強金屬之小型之半導體晶片也。 第2 5圖表示本發明之別的實施例。整數倍之摺疊線 2 5 1乃沿著薄片狀媒體之平面圖之長邊及短邊乃存在者 。在此中載置天線2 5 3之半導體晶片2 5 2時就可以提 供一種,半導體晶片之平面尺寸爲長邊0 · 5mm以下, 而將該半導體晶片以備有天線之狀態的插入於紙或薄片狀 -27- (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 484101 A7 B7 五、發明說明(25) 之媒體之中而送出複數位元之資訊爲其特徵’且該各半導 體晶片即不配置於該媒體之整數倍之摺疊線位置爲特徵之 半導體裝置之防止僞造之各種憑證設備之媒體時,就可以 提供在整數倍之位置來摺彎時該處沒有半導體晶片’可以 減輕由折彎所改之破壞之或然率之可靠性良好之構造。· 使用第2 6A圖、第2 6 B圖,.說明本發明之別的實 施例。 . 本實施例係將本發明適用於依據I S 0 / I E C 14443之近接型之非接觸IC卡者。 第2 6 A圖係從I C半導體晶片之沒有形成設備側觀 視了該在形成有天線線圈9 0 0 2之卡狀配線電路板 9 0 0 3內藏了記億器及通訊控制機能之一個I C半導體 晶片9 0 0 1之被實裝之狀態之圖。 第2 6 B圖係該完成之卡之在於第2 6A圖之A - B 線之半導體晶片部份之剖面圖。 本實施例中,在形成有線圈9 0 0 2之配線電路板 9 0 0 3上,電極隆起電極9 0 0 4乃以面向於線圈之仰 頂方向地載置有I C半導體晶片9 0 0 1配線電路板 9003乃由PET (聚對苯二甲酸乙二醇酯)所製成。 而以導電性膏之網版印刷來形成線圈9 0 0 2。 在電極隆起電極9 0 0 4與線圈9 0 0 2之連接上使 用了各向異性導電性接著劑9 0 0 5 (異方導電性接著劑 )。各向異性導電性接著劑係在於接著劑層中分散了導電 性微粒子而成者。電極隆起接點9 0 0 4與線圈9 0 0 2 (請先閱讀背面之注意事項再填寫本頁) 訂·- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -28- 484101 A7 B7_ 五、發明說明(26) (請先閱讀背面之注意事項再填寫本頁) 之面向部份乃介著挾於兩者之間之導電性微粒子來電的被 連接,惟由於導電性微粒子係分散,所以沒有面向之電極 隆起接點或線圈配線之間不致於發生電氣的短路;^虞。 本例中,I c半導體晶片9 0 0 i之尺寸係〇 · 3 mm,厚度係3 0 ,而以機械的硏磨及化學的硏·磨之 倂用了硏磨了形成了設備之矽晶圓之.背面使之薄型化之後. ,施予切割而獲得了薄型I C半導體晶圓。在於I C半導 體晶片9 0 0 1之沒有形成設備之側,設有由P E T所成 之卡表面層9 0 0 6。以二層之PET來挾接I C半導體 晶片9 0 0 1及樹脂層9 0 0 7之形成之疊層構造來形成 了卡。 本實施乃由於半導體晶片面積小,及厚度薄,以及藉 由各向異性導電性接著劑而連接於印刷線圈,因此對於抗 彎曲性以及耐點壓性很強,可獲得可能薄型化且低成本之 非接觸I C卡也。 第27A圖、第27B圖乃表示依本發明之半導體裝 置之別的實施例,第2 7A爲平面圖,第2 7 B圖係半導 體晶片部份之剖面圖。 本實施例中,在I C半導體晶片9 0 1 1之形成了設 備之側及背面,各設一個藉由蒸著所形成之A u隆起接點 9 0 1 3。而隆起接點部9 0 1 3即連接於經S η電鍍之 由C u所成之細長條狀之天線9 0 1 2。 I C半導體晶片9 0 1 1乃其端部並沒有突出於天線 之兩面,而該主面係對於I C半導體晶片9 0 1 2之主面 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公发) 484101 A7 B7 五、發明說明(27) 成傾斜形狀地被連接。 在I C半導體晶片9 0 1 1之周圍塡充有樹脂 9 0 1 4,而於一對之天線之間埋入有I C半導體晶片之 形態地全體成爲平坦之細長條狀。 在本實施例所使用之I C半導體晶片9 0 1 1之·大小 係0 · 2 5111111厚度即包含了八11隆,起接點而約5 0#1^ 。天線9012之厚度係〇·15mm, 1C半導體晶片 9 0 1 1之主面與天線9 0 1 2所成之角度定爲約3 0度 ,由而可成爲I C半導體晶片之不突出於天線面之構造’ 天線9 0 1 2之寬即定爲大於半導體晶片9 01 1之寬。 在本實施例中,將I C半導體晶片全體的埋入於偶極 天線之厚度之中,由而可獲得平坦性非常良好之半導體裝 置。又由於I C半導體之尺寸小,所以在使用傾斜之構造 之下也可能使全體薄形也。 再者本實施例之半導體裝置雖然單體地使用亦可以。 惟將第2 7圖所示之細條狀之半導體裝置,埋入於別的基 材之中,而做成例如通常之信用卡也可能也。 第2 8 A圖乃至第2 8 E圖表示依本發明之半導體裝 置之別的實施例及其製造方法。本實施例中,如第2 8 A 圖之平面圖及第2 8 B圖之剖面圖所示,I C半導體晶片 9 0 2 1之形成有設備之側之面形成有二個隆起接點 9 0 2 3,分別以各向異性接著劑9 0 2 4來連接於 9 0 2 2。而以C u製成之細條狀之9 0 2 2之寬度係被 形成爲較I C半導體晶片9 0 2 1之寬度爲狹狀。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -30- (請先Μ讀背面之注意事項再填寫本頁)
峻杳邨知曰法材i ^sx.肖費合:ΐ:£:ρ.Μ 484101 A7 B7 五、發明說明(28) 依本實施例之半導體裝置之製造時,將天線構件如第 2 8 C圖所示地,以多數之天線9 0 2 2之並排在一起的 狀態的加工連接於天線框架9 0 2 5之引線框架之構造。 本例中之鄰接之天線之節距乃與形成於S i晶圓上之I C 半導體晶片9 0 2 1之節距相等,所面向之天線之間.隔乃 與欲連接於I C半導體晶片之狀態之一對之天線之間隔相 等。 第2 8 D圖表示,爲了連接天線9 0 2 2與I C半導 體晶片9 0 2 1起見疊合了上述引線框架狀之天線構件與 L S I晶圓9 0 2 6之狀態。L S I晶圓9 0 2 6乃以接 著於張貼規定之薄片框架9 0 2 8之支撐薄片之狀態地藉 切割被分離成爲各個之半導體晶片。而以此狀態天線構件 係在於支撐薄片上之規定之一列之I C半導體晶片上,將 各個之天線之先端部之得於配置於IC半導體晶片之隆起 接點部地實施定位。 第2 8 E圖表示連接天線9 0 2 2與I C半導體晶片 9 0 2 1之狀態之第2 8 D之A — B線之剖面構造之圖。 在接著於支撐薄片9 0 2 7上之I C半導體晶片9 0 2 1 之中,對於圖之左端之I C半導體晶片上,對合以天線框 架 9 0 2 5所支撐之天線9 0 2 2之先端部,而藉由加熱/ 加壓裝置9 0 2 9,以各向異性導電性接著劑9 0 2 4來 接著I C半導體晶片上之隆起接點9 0 2 3與天線 9 0 2 2。實施規定時間之加熱/加壓之後完成加壓之後 ----------裝 *—I—丨訂---------AWI (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) ^31 - 484101 A7 B7 五、發明說明(29) ,1C半導體晶片9021與支撐薄片9027即由熱所 剝離,而 I C半導體晶片乃由支撐薄片被分離而成爲連接於天線之 狀態。 本實施例中,加熱加壓裝置乃在圖之紙面之垂直·之方 向呈長狀之構造,在上面所述之連接.過程中,支撐薄片上 之一列之有效半導體晶片全部乃同時地連接於天線,而後 將天線9 0 2 2從天線框架9 0 2 5上,於圖之C — D及 C > 一 D >切斷就可以完成連接了偶極天線之I C半導體 晶片也。再者第2 8 E圖上之被連接之半導體晶片之左側 之半導體晶片乃已連接於天線且已完成分離者。繼續於本 過程,從圖之左側實施第2序號之I C半導體晶片與它成 列之複數之I C半導體晶片之天線之連接也。 如上所述本實施例中,因爲天線9 0 2 2之寬較I C 半導體晶片9 0 2 1之寬度狹,所以將形成於S i晶圓上 之列狀之複數之I C半導體晶片同時地可能連接於天線上 ,可獲得製造過程之生產量高,及低成本之利點。 又本實施例之第28A圖、第28B圖所示之構造者 也可以再埋入於樹脂或其他之基材來利用也。 第2 9 A圖乃至第2 9 D圖表示依本發明之別的實施 例,及其製造方法之圖。 本實施例係如第2 9 A圖所示’在於I C半導體晶片 9 0 3 1之形成了設備之側之面及沒有形成設備之背面分 別形成有隆起接點9 0 3 3,而各個均以焊錫9 0 3 4來 衣紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 • ϋ ϋ ·ϋ n tti ϋ —i tr---------Awl. 經濟部智慧財4局員X-消費合作吐印製 -32· 484101 A7 B7 五、發明說明(30) 連接於天線9 0 3 2。經C u被覆之鐵製之細線狀之天線 9032,雖然在其與1C半導體晶片902 1之連接部 而加粗其徑,惟其斷面積即使之小於I c半導體晶片 9 0 2 1之面積爲小。 依本實施例之半導體裝置之製造乃,如第2 9 C·圖所 示地,將天線構件以多數之天線9 0 .3 2之排列於二次元 狀之狀態地插入於設於天線支撐具9 0 3 8之孔中。本例 中,該天線之配置乃與形成於S i晶圓上之I C半導體晶 片9 0 3 1之配置排列相等。 第2 9 B圖係表示,形成了 I C半導體晶片9 0 2 1 之LS I晶圓9035 ,LS I晶圓9035係接著於張 貼於規定之薄片框架9 0 3 7之支撐薄片9 0 3 6之狀態 的,由切割而分離成爲各個之I C半導體晶片。 第29D圖表示將第29B圖之LSI晶圓與第 2 9 C圖之天線以面向之形態的予以配置之狀態之剖面圖 。天線9 0 3 2雖貫穿了設於天線支撐具9 0 3 8之孔, 惟將連接於I C半導體晶片之粗徑部份係其直徑大於孔, 所以天線不會從支撐具掉落之情形。在此狀態下各天線構 件乃分別能面向於被接著於支撐薄片9 0 3 6之I C半導 體晶片9 0 3 1地實施位置之對合(定位)° 接著,藉不圖示之加熱/加壓裝置,以焊錫9 0 3 4 來連接I C半導體晶片上之隆起接點9 0 3 3與天線 9 0 3 2。實施規定時間之加熱/加壓之後’終了加壓, IC半導體晶片乃由支撐薄片被分離而成爲連接於天線之 -33- (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 484101 A7 B7 五、發明說明(31) 狀態。在上述之連接過程中,支撐薄片上之有效半導體晶 片全部之一方之面乃同時地連接於天線,而後,同樣地將 配列於二次元狀之天線同時的連接於Ic半導體晶片之另 一面。在此過程時由於須要將天線以第2 9 D圖所示之倒 方向來實施定位,因此使用與該支撐體之磁鐵來防止·天線 之掉落。 . 如上面所述,本實施例乃由於天線9 0 3 2之斷面積 小於I C半導體晶片9 0 3 1之面積小,所以可以將形成 於S i晶圓上之面狀之複數之I C半導體晶片同時的連接 於天線,可獲得製造過程之生產量高且低成本之利點。再 者本實施例之第2 9 A圖所示之構造也可以再理入於樹脂 或其他基材而使用。 如果對於各種憑證設備媒體等之僞造欲考量其對策時 ,發明人認爲欲僞造它之方法之是否容易上也存在有技術 的附加價値。在先前例乃提出將金屬之圖樣封入於各種憑 證設備媒體,惟此方法時不但圖樣之製作法容易,具有近 似乎獎勵僞造方法之危險性。按防止僞造之技術乃一方面 具有可提高安全性之使用,同時有提高可靠性,所以對於 高度之僞造而成爲完全無防衛之虞。所以如能以簡單的防 止僞造技術將有增加僞造之作用乃値得深思之問題。 先前技術之金屬圖樣之製作之技術水平而言,由於檢 出技術之關鍵在於有無金屬,所以開封之後,精密之調查 時就不大需要高度之技術乃自明之道理,換言之由於金屬 之圖樣之有無係其必要條件,所以選擇該實現手段係在通 (請先閱讀背面之注意事項再填寫本頁) 裝
• ϋ 1 «I 1 ϋ ϋ ϋ 一sOJ· ϋ 1 n ammmm MaMmw n 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -34- 484101 A7 B7 五、發明說明(32) 常之技術水平就充分的可能者。 本發明乃爲了防止各種憑證設備之媒體之僞造,而使 用半導體晶片,又倂用編碼技術,又備有隨機取樣手法, 又現顯以經濟的可實現實用的構造由而可求出上述問題之 解決之效果。 又’關於紙,應再對於機械的強度及半導體晶片之強 度需要進一步深度之檢討才行,如果將先前例之構造設於 厚度1 0 0微米以下之構成而考量時,即在於完全沒有機 械應力與否之觀點來決定問題之所在。換言之如對於薄紙 狀之媒體實裝半導體晶片時,即須要明確的提出不同之限 制條件才行,這一點乃具有須要深思積慮後以意思的明言 之必要,惟在先前例中仍在意識上有所不足,須要檢討( 考量)半導體晶片之厚度及該大小尺寸。例如1 mm之半 導體晶片在安裝於1 0 0微米厚度之紙時,是否能夠耐於 使用,並非構造上可能製作與否,而是是否可耐於使用之 觀點更爲重要,依本發明即具有可解決這些問題之效果。 半導體晶片之周邊係藉鑽石刀刃來切割,使用此種通 常之半導體晶片所以當從外部之應力作用於半導體晶片時 ,應力集中於半導體晶片周邊時即會發生龜裂等之裂紋, 由而將喪失半導體晶片之一部份或全部之機能。當對於紙 等薄的媒體封入半導體晶片時即很容易被施加彎曲力或集 中應力,所以如在半導體晶片上有微小之缺口也有引起半 導體晶片之破壞之問題,先前技術之構造乃完全對此技術 沒有考慮到。依本發明時就具有可以解決此問題之效果。 <請先閱讀背面之注意ί項再填寫本頁)
本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) -35- 484101 A7 _B7 五、發明說明(33) (請先閱讀背面之注意事項再填寫本頁) 先前技術乃欠缺對於具有金之隆起接點及在半導體晶 片之周邊設置各向異性導電接者劑或導電接著劑之副作用 之考慮,換言之,由於縱構造尺寸之由於金隆起接點之存 在所致之增大,或在半導體晶片周邊之短路問題之考量。 所以由此包含有金隆起接點之半導體晶片之構成而有·妨礙 獲得對於彎曲力很強之構造之問題之.存在。而依本發明即 可獲得解決這些問題之效果。 (產業上之利用可能性) 本發明乃使用於薄片狀之媒體,例如各種憑證設備媒 體有價證券,各種金券、重要書類、1C卡、預付卡、等 之防止僞造上很有用。又可能實現應用了半導體晶片之無 電池非接觸認識方式也。 圖式之簡單說明 第1圖係表示本發明之實施例之圖。 第2圖係表示本發明之實施例之圖。 第3圖係表示本發明之實施例之圖。 第4圖係表示先前技術之實施例之圖。 第5圖係表示本發明之實施例之圖。 第6圖係表示本發明之實施例之圖。 第7圖係表示先前技術之實施例之圖。 第8圖係表示本發明之實施例之圖。 第9 A圖係表示本發明之實施例之圖。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -36- 484101 A7 B7_ 五、發明說明(34) 第9 B圖係表示本發明之實施例之圖。 第1 0圖係表示本發明之實施例之圖。 第1 1 A圖表示本發明之實施例之電磁波之波形之圖 〇 第11 B圖表示本發明之實施例之電路方塊圖。· 第1 2圖表示本發明之實施例之圖。 第1 3圖表示本發明之實施例之圖。 第1 4圖表示本發明之薄片卷筒狀態之例之圖。 第1 5 A圖表示半導體件之分散於薄片狀媒體之中之 狀態圖。 第1 5 B圖表示半導體件之載置有天線之狀態之圖。 第1 6圖表示本發明之實施例之圖。 第1 7圖表示本發明之實施例之圖。 第1 8圖表示本發明之實施例之圖。 第1 9圖表示本發明之根處之例之圖。 第2 0 A圖表示本發明之實施例之剖面圖。 第2 0 B圖係表示對應於第2 0A圖之剖面圖。 第2 1圖表示本發明之實施例之圖。 第2 2圖表示本發明之實施例之剖面圖。 第2 3圖表示本發明之實施例之平面圖。 第2 4圖表示本發明之實施例之圖。 第2 5圖表示本發明之實施例之平面圖。 第2 6 A圖表示本發明之實施例之平面圖。 第2 6 B圖係第2 6 A圖之實施例之剖面圖。 -37- (請先閲讀背面之注意事項再填寫本頁) 本紙張义度適用中國國家標準(CNS)A4規格(210 X 297公釐) 484101 A7 B7 五、發明說明(35) 第2 7 A圖表示本發明之實施例之平面圖。 第2 7 B圖係表示半導體晶片之一部份剖面圖。 (請先閱讀背面之注意事項再填寫本頁) 第2 8 A圖係本發明之實施例之平面圖。 第2 8 B圖係第2 8 A圖之實施例之剖面圖。 第28C圖係表示天線框架之平面圖。 第2 8 D圖係由上方觀視天線構.件與L S I晶圓之疊 合狀態圖。 . 第2 8 E圖係表示連接天線與半導體件狀態之剖面圖 〇 第2 9 A圖係說明本發明之實施例之剖面圖。 第2 9 B圖係表示L S I晶圓之平面圖。 第2 9 C圖係表示天線之配置狀態之平面圖。 第2 9 D圖係表不令L S I晶圓與天線互相面向狀態 之剖面圖。 標號說明 11 半導體晶片側壁氧化膜 12 設備層矽 13 墊 14 背面氧化膜 15 半導體晶片側壁氧化膜 16 接著樹脂 17 天線配線 18 電路板 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -38- 484101 A7 B7 五、發明說明(36) 2 2 2 2 2 2 2 2 3 4 3 3
經濟部智慧財產局員工消費合作杜印S 3 3 4 4 7 8 9 〇 1 2 3 4 5 6 7 8 9 9 1 2 導電粒子 導電粒子 墊 設備層矽 氧化膜層 矽電路板 . 支撐膠帶 光電抗蝕劑 蝕刻溝 擴張之支撐膠帶 間隙 接著層 墊 記憶器墊 讀出電路 選擇電路 半導體晶片側壁氧化膜 送受訊電路 穿通孔 電源電路 隨機取樣用小墊 隨機取樣電路 缺裂 龜裂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -39- 484101 A7 B7 五、發明說明(37) 4 3 墊 4 4 半導體 晶 片 4 5 接著樹 脂 4 6 導電粒 子 4 7 天線配 線 4 8 導電粒 子 4 9 電路板 5 1 半導體 晶 片 5 2 天線 5 3 薄片狀 媒 體 5 5 形成容 量 之 天 線 電 極 (1 5 6 形成容 量 之 天 線 電 極 (2 5 7 形成容 量 之 天 線 電 極 (3 5 8 形成容 量 之 天 線 電 極 (4 6 1 接著樹 脂 6 2 背面氧 化 膜 6 3 設備矽 層 6 4 側壁氧 化 膜 6 5 導電粒 子 6 6 表面氧 化 膜 6 7 導電粒 子 6 8 ^ 鎢墊 6 9 天線配 線 7 1 接著樹 脂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -40- 484101 A7 B7 發明說明( 38) 7 2 S/L 日又 備矽 層 7 3 鋁 墊 7 4 表 面氧 化 膜 7 5 導 電粒 子 7 6 金 墊 7 7 導 電粒 子 7 8 天 線配 線 7 9 絕 緣物 8 1 媒 體表 面 印 刷 圖 樣 8 2 半 導體 晶 片 8 3 薄 片狀 媒 體 9 1 半 導體 晶 片 9 2 導 電粒 子 9 3 小 墊 9 4 接 著樹 脂 9 5 天 線配 線 9 6 電 路板 9 7 可 能寫 入 之 記 憶 領 域 1 1 1 第 η序 Orfe 之 時 序 脈 衝 1 1 2 第 η序 號 之 資 訊 (請先閱讀背面之注意事項再填寫本頁) 113 第n + 1序號之時序脈衝 114 第n + 1序號之資訊 115 天線 116 整流器 -41 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 484101 五 1 1 1 發明說明(39) 17 18 19 19a 2 1 2 2 2 3 2 4 1 1 1 4 1 4 2 4 3 4 4 4 5 4 6 5 1 5 2 5 4 6 1 6 2 6 3 6 4 A7 _B7_ 唯讀記憶體 半導體晶片 計數器 選擇器 第1半導體晶片 天線 . 第2半導體晶片 薄片狀媒體 半導體晶片 編碼化物理資訊記入欄 薄片狀媒體 第1蓋藻片卷筒 半導體晶片 第2蓋薄片 第2蓋薄片卷筒 第1蓋薄片 捲取輥 半導體晶片 薄片狀媒體 天線 第1天線用墊 第2天線用墊 天線線圈 第1穿通孔 (請先閱讀背面之注意事項再填寫本頁) 衣紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -42- 484101 A7 _B7 五、發明說明(4〇) 1 6 5 第 2 穿 通 孔 1 7 1 傾 斜狀 倒 角 1 8 1 集 中 負 載 工 具 1 8 2 薄 片 狀 媒 體 1 8 3 半 導 體 晶 片 1 8 4 矽 橡 膠 1 8 5 鋼 板 2 0 1 點 字 用 突 起 部 2 0 2 半 導 體 晶 片 2 0 3 天 線 2 0 4 薄 片 狀 媒 體 2 1 1 第 1 半 導 體 Πϋ 晶 片 2 1 2 第 1 天 線 2 1 3 第 2 半 導 體 晶 片 2 1 4 第 2 天 線 2 1 5 第 1 編 碼 化 記 載 領 域 2 1 6 第 2 編 碼 化 記 載 領 域 2 1 7 薄 片 狀 媒 體 2 2 1 第 1 蓋 薄 片 2 2 2 補 強 金 屬 2 2 3 半 導 體 晶 片 2 2 4 第 2 蓋 薄 片 2 2 5 天 線 用 墊 2 2 6 天 線 (請先閱讀背面之注意事項再填寫本頁) 裝 訂: 衣紙張瓦度適用中國國家標準(CNS)A4規格(210 X 297公釐) .43 - 484101 A7 B7 五、發明說明(41) 2 2 2 2 2 2 2 2 2 2 2 2 2 2 9 9 9 9 9 9 3 2 3 3 3 4 3 5 4 1 4 2 4 3 4 4 4 5 4 6 4 7 4 8 5 1 5 2 5 3 0 0 1 0 0 2 0 0 3 0 0 4 0 0 5 0 0 6 0 0 7 0 11 和紙纖維 半導體晶片 天線 濾製用框 濾誕用網 設備層矽 . 氧化膜層 電路板矽晶圓 第1支撐片 補強金屬 第2支撐片 光電抗蝕劑 蝕刻溝 整數倍摺疊線 半導體晶片 天線 I C半導體晶片 線圈 配線電路板 電極隆起部 各向異性導電性接著劑 表面層 樹脂層 I C半導體晶片 -------1---裝·!——訂· —----- (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) -44- 484101 A7 B7 五、發明說明(42) 9 0 1 2 天 線 9 0 1 3 隆 起部 9 0 1 4 樹 脂 9 0 2 1 I C半導體晶 片 9 0 2 2 天 線 9 0 2 3 隆 起部 9 0 2 4 各 向異性導電 性接著劑 9 0 2 5 天 線框架 9 0 2 6 晶 圓 9 0 2 7 支 撐片 9 0 2 8 薄 片框架 9 〇 2 9 加 熱/加壓裝 置 9 0 3 1 I C半導體晶 片 9 0 3 2 天 線 9 0 3 3 隆 起部 9 0 3 4 - 焊 錫 9 0 3 5 晶 圓 9 0 3 6 支 撐片 9 0 3 7 薄 片框架 9 0 3 8 天線支撐體 --------—丨· I丨丨-丨丨丨訂----!丨丨- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -45-

Claims (1)

  1. 484101 經濟部智慧財產局員工消費合作社印製 修 隨 A8 B8 C8 D8 夂、申請專利範圍 X 第88121011號專利申請案 中文申請專利範圍修正本 民國90年9月修正 1 · 一種半導體裝置,半導體晶片之平面尺寸爲長邊 爲〇 . 5 m m以下,該半導體晶片係以備有天線狀態地插 入於紙或薄片狀之媒體之中,而送出複數位元之資訊爲其 特徵者。 2 .如申請專利範圍第1項所述之半導體裝置,其中 半導體晶片之周邊係以絕緣材料所形成,半導體上之端子 乃以導電性接著劑來連接於載置基板之端子者。 3 ·如申請專利範圍第1項所述之半導體裝置,其中 前述半導體晶片係藉蝕刻所分離。 4 ·如申請專利範圍第1項所述之半導體裝置,其中 則述複數位元之資訊係以發送由電子線直接描繪所形成。 5 .如申請專利範圍第1項所述之半導體裝置,其中 前述半導體晶片之墊係以鎢所形成。 6 ·如申請專利範圍第1項所述之半導體裝置,其中 前述半導體晶片之墊係在半導體主面上之設備上存在有一 個或複數個。 7 .如申請專利範圍第1項所述之半導體裝置,其中 前述半導體晶片係以內藏電容器備有天線狀態地插入。 8 .如申請專利範圍第1項所述之半導體裝置,其中 前述資訊係以編碼化印刷於媒體上。 (請先閱讀背面之注意事項再填寫本頁) *1T Ψ. 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 484101 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 9 ·如申請專利範圍第1項所述之半導體裝置,其中 於半導體晶片上發生隨機數之用的連接於天線之複數個之 較墊爲小之墊。 1 〇 . —種半導體裝置,於半導體晶片內存在有可能 寫入之記憶領域,該半導體晶片內存在有可發生第1隨機 數之領域而該第1隨機數之被讀出被編碼化後寫入於該記 憶領域之後,對於半導體晶片被賦予與前述隨機數不同之 另一第2隨機數而第1隨機數乃被編碼化讀出,再讀出該 記錄領域之內容後回至第2編碼,由而確認該半導體晶片 並非經僞造爲其特徵者。 1 1 · 一種半導體裝置,以複數頻率單位,週期地將 運送波予以振幅調製,賦給備有天線之半導體晶片,將各 週期前緣使用做時序脈衝,而在該週期內改變半導體晶片 內之天線負載以發送該半導體晶片內之資訊之1位元,爲 其特徵者。 1 2 · —種半導體裝置,以複數頻率單位,週期的將 運送波予以振幅調製,賦給備有天線之半導體晶片,在該 半導體晶片內備有計數器,使用各週期之前緣爲時序脈衝 而輸入於計數器,再以計數器之輸出來選擇記憶之輸出, 在該週期內改變半導體晶片內之天線負載以發送該半導體 晶片內之資訊之1位元,爲其特徵者。 1 3 ·如申請專利範圍第1項所述之半導體裝置,其 中該最大平面尺寸爲長邊〇 · 5 mm以下之複數之前述半 導體晶片係共用一個天線,各半導體晶片乃視天線之負載 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) M規格(21〇><297公釐) -2- 484101 A8 B8 C8 D8 夂、申請專利範圍 狀態來動作。 1 4 ·如申請專利範圍第8項所述之半導體裝置,其 中將該備有天線狀態地插入於紙或薄片狀之媒體中之發送 複數位元之資訊之半導體晶片之尺寸、厚度、位置、度等 之物理資訊之全部或一部份予以編碼印刷者。 1 5 .如申請專利範圍第1項所述之半導體裝置,其 中前述半導體晶片係於二枚以下之卷片之間地插入。 1 6 .如申請專利範圍第1項所述之半導體裝置,其 中在半導體晶片上載置較最大平面尺寸爲長邊〇.5mm 以下之半導體晶片之尺寸爲小之天線,以無干擾地送出複 數位元之資訊。 1 7 .如申請專利範圍第1項所述之半導體裝置,其 中前述各半導體晶片係不配置於該媒體之整數位之摺疊位 置。 1 8 .如申請專利範圍第1項所述之半導體裝置,其 中前述半導體晶片之角落係形成長邊長度之百分之一以上 之倒角。 1 9 .如申請專利範圍第1項所述之半導體裝置,其 中前述半導體晶片係存在於點字用凸部內。 2 〇 .如申請專利範圍第1項所述之半導.體裝置,其 中前述各半導體之資訊係被編碼文樣圖樣化地印刷於媒體 上。 2 1 .如申請專利範圍第1項所述之半導體'裝置,其 中在較前述半導體晶片厚之金屬係接著於該半導體晶片。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -3- 484101 A8 B8 C8 D8 六、申請專利範圍 2 2 ·如申請專利範圍第1項所述之半導體裝置,其 中則述半導體晶片乃在於濾製和紙時做爲和紙纖維之一部 份來處理’由而安裝於和紙內部或表面。 2 3 ·如申請專利範圍第1〜2 2項之其中一項所述 之半導體裝置,其中該半導體晶片係由絕緣材外延伸矽片 所製成者。 2 4 ·如申請專利範圍第1〜2 2項之其中一項所述 之半導體裝置,其中該半導體晶片係以厚度5 0微米( micron )以下來製作。 2 5 ·如申請專利範圍第1項所述之半導體裝置,其 中前述半導體晶片係I C半導體晶片,其最大平面尺寸爲 長邊爲0 · 5 m m以下,前述天線係在沒有與讀取寫入器 作電氣接觸的狀態下實施資訊傳輸者,前述天線係由一對 之細長條狀之導電體所成,連接在前述I C半導體晶片之 部份之寬度係較前述IC半導體晶片之至少一方之邊之長 度爲小者。 2 6 .如申請專利範圍第1項所述之半導體裝置,其 中前述天線係在沒有與讀取寫入器作電氣接觸的狀態下實 施資訊傳輸者,前述半導體晶片係I C半導體晶片,其最 大平面尺寸係0 . 5 m m以下,在於前述I c半導體晶片 之形成有設備之側及該相反側備有由一條之細線狀導電體 所成之前述天線,而在該天線之連接於前述I C半導體晶 片之部份之斷面係較前述I C半導體晶片之面積爲小者。 2 7 · —種半導體裝置之製造方法,係用來製造申請 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -4- 484101 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 專利範圍第1項的半導體裝置之方法,其特徵爲:具有: 至少在前述半導體晶圓上形成前述Ϊ C半導體晶片之過程 ;將該半導體晶圓接著於規定之支撐體之過程;將前述 IC半導體予以互相分離之過程;以及將前述支撐體上予 以分離之複數之前述I C半導體晶片及複數之前述天線同 時地予以連接之過程者。 2 8 .如申請專利範圍第2 7項所述之半導體裝置之 製造方法,其中具有,將在前述支撐體上所分離之前述 I C半導體晶片之中,該直線狀地並排之複數之I c半導 體晶片與複數之前述天線同時的予以連接之過程者。 2 9 ·如申請專利範圍第2 7項所述之半導體裝置之 製造方法,其中具有,將在前述支撐體上所分離之前述 I C半導體晶片之中,該二次元的排列之複數之I C半導 體晶片與複數之前述天線同時的予以連接之過程者。 30.—種半導體裝置,主要係具有,至少與讀取寫 入器沒有電氣接觸的狀態下實施資訊之傳輸用之天線及 I C半導體晶片之半導體裝置中,其特徵者:在前述re 半導體之形成有設備之側及其相反側備有一對前述天線, 前述I C半導體晶片之主面係對於前述天線之長軸呈傾斜 者0 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210χ297公釐) -5-
TW088121011A 1998-12-17 1999-12-01 Semiconductor device and its manufacturing method TW484101B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35867498 1998-12-17

Publications (1)

Publication Number Publication Date
TW484101B true TW484101B (en) 2002-04-21

Family

ID=18460542

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088121011A TW484101B (en) 1998-12-17 1999-12-01 Semiconductor device and its manufacturing method

Country Status (9)

Country Link
US (3) US7061083B1 (zh)
EP (1) EP1148440B1 (zh)
JP (1) JP4132675B2 (zh)
KR (3) KR100691593B1 (zh)
CN (4) CN1319009C (zh)
AU (1) AU1683800A (zh)
DE (1) DE69942509D1 (zh)
TW (1) TW484101B (zh)
WO (1) WO2000036555A1 (zh)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2001357377A (ja) 2000-06-15 2001-12-26 Hitachi Ltd シート状媒体,真贋判定方法,真贋判定装置及び証明書発行機
US7159241B1 (en) 2000-06-15 2007-01-02 Hitachi, Ltd. Method for the determination of soundness of a sheet-shaped medium, and method for the verification of data of a sheet-shaped medium
US7316934B2 (en) * 2000-12-18 2008-01-08 Zavitan Semiconductors, Inc. Personalized hardware
DE10064411A1 (de) * 2000-12-21 2002-06-27 Giesecke & Devrient Gmbh Elektrisch leitfähige Verbindung zwischen einem Chip und einem Koppelelement sowie Sicherheitselement, Sicherheitspapier und Wertdokument mit einer solchen Verbindung
JP4433629B2 (ja) 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
JP2002298118A (ja) * 2001-04-02 2002-10-11 Dainippon Printing Co Ltd 非接触方式のタグ部材が漉き込まれてなる用紙
US6778066B2 (en) * 2001-06-29 2004-08-17 Hewlett-Packard Development Company, L.P. Personal identification badge that resets on the removal of the badge from the wearer
DE10163266A1 (de) * 2001-12-21 2003-07-03 Giesecke & Devrient Gmbh Wertdokument und Vorrichtung zur Bearbeitung von Wertdokumenten
AU2002356666A1 (en) * 2002-01-10 2003-07-24 Bundesdruckerei Gmbh Valuable document or security document comprising a seebeck or peltier element
DE20200358U1 (de) * 2002-01-10 2003-05-22 Bundesdruckerei Gmbh Rechts Un Wert- oder Sicherheitsdokument mit LED-Elementen
EP1463637B1 (de) * 2002-01-10 2008-07-02 Bundesdruckerei GmbH Wert- oder sicherheitsdokument mit einem schalter
US7048194B2 (en) 2002-03-27 2006-05-23 Seiko Epson Corporation Printing paper with memory element mounted thereon and printing technique using such printing paper
ES2283502T3 (es) * 2002-12-20 2007-11-01 European Central Bank Documento de seguridad que comprende medios de seguridad electronicos.
GB2397272B (en) * 2003-01-15 2006-11-15 Hewlett Packard Co Secure physical documents and methods and apparatus for publishing and reading them
US7712675B2 (en) 2003-01-15 2010-05-11 Hewlett-Packard Development Company, L.P. Physical items for holding data securely, and methods and apparatus for publishing and reading them
DE10316771A1 (de) * 2003-04-10 2004-10-28 Giesecke & Devrient Gmbh Sicherheitslabel und Herstellungsverfahren für dasselbe
DE10325604A1 (de) * 2003-06-05 2004-12-23 Giesecke & Devrient Gmbh Datenträger und Herstellungsverfahren
AU2003254936B2 (en) 2003-08-11 2009-05-21 Hitachi, Ltd. Reading method, responder, and interrogator
US7508305B2 (en) 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
JP4896395B2 (ja) * 2003-12-26 2012-03-14 株式会社半導体エネルギー研究所 無線チップを有する物品
JP4529447B2 (ja) * 2004-01-15 2010-08-25 日立化成工業株式会社 半導体装置及びその製造方法
FR2865224B1 (fr) * 2004-01-19 2006-11-03 Banque De France Procede d'insertion de puces electroniques dans une feuille de matiere fibreuse
JP4567988B2 (ja) 2004-02-05 2010-10-27 株式会社日立製作所 紙状rfidタグおよびその製造方法
WO2005112195A1 (ja) * 2004-05-18 2005-11-24 Hitachi, Ltd. 無線icタグ及びその製造方法
WO2005122280A1 (en) * 2004-06-14 2005-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
JP4752369B2 (ja) * 2004-08-24 2011-08-17 ソニー株式会社 半導体装置および基板
FR2875612B1 (fr) * 2004-09-23 2007-08-31 Wiziway Sa Document imprime et systeme de commande
US20060065738A1 (en) * 2004-09-30 2006-03-30 Versic Ronald J Rfid device and method of manufacture
DE102005006231B4 (de) * 2005-02-10 2007-09-20 Ovd Kinegram Ag Verfahren zur Herstellung eines Mehrschichtkörpers
EP1886377A4 (en) * 2005-05-31 2014-10-29 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
KR100643934B1 (ko) * 2005-09-02 2006-11-10 삼성전기주식회사 인쇄회로기판의 회로패턴 형성방법
KR101229521B1 (ko) * 2005-12-28 2013-02-05 삼성전자주식회사 디바이스 메모리의 무결성 확인 방법 및 장치
EP1813440B1 (en) * 2006-01-27 2011-03-23 European Central Bank Electronic security means for security documents using a linear dynamo for power generation
JP2007295395A (ja) * 2006-04-26 2007-11-08 Fujitsu Ltd タグ用アンテナ及びそれを用いたタグ
KR101004901B1 (ko) * 2006-06-02 2010-12-28 가부시키가이샤 히타치세이사쿠쇼 Ic 태그용 인렛의 제조 방법
JP2008134695A (ja) * 2006-11-27 2008-06-12 Philtech Inc 基体データ管理システム
JP2008135446A (ja) * 2006-11-27 2008-06-12 Philtech Inc Rfパウダーの製造方法
JP2008134694A (ja) * 2006-11-27 2008-06-12 Philtech Inc Rfパウダーの付加方法およびrfパウダー付加基体シート
JP2008134816A (ja) 2006-11-28 2008-06-12 Philtech Inc Rfパウダー粒子、rfパウダー、およびrfパウダーの励起方法
JP2008135951A (ja) 2006-11-28 2008-06-12 Philtech Inc Rfパウダー粒子、rfパウダー、およびrfパウダー含有基体
JP2008134815A (ja) * 2006-11-28 2008-06-12 Philtech Inc Rfパウダーの提供方法およびrfパウダー含有液
JP2008136019A (ja) * 2006-11-29 2008-06-12 Philtech Inc 磁界結合装置および読取り装置
WO2008081699A1 (ja) * 2006-12-28 2008-07-10 Philtech Inc. 基体シート
US7683838B2 (en) 2007-02-09 2010-03-23 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US8816484B2 (en) * 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5248240B2 (ja) 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
CN101803008B (zh) 2007-09-07 2012-11-28 株式会社半导体能源研究所 半导体装置及其制造方法
JP5234576B2 (ja) * 2007-09-26 2013-07-10 庸美 徳原 多数の微少情報処理装置を内蔵した織物
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR101563138B1 (ko) * 2008-04-25 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101582503B1 (ko) 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8188924B2 (en) 2008-05-22 2012-05-29 Philtech Inc. RF powder and method for manufacturing the same
US8154456B2 (en) 2008-05-22 2012-04-10 Philtech Inc. RF powder-containing base
EP2297778A1 (en) * 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
US20100001862A1 (en) * 2008-07-03 2010-01-07 James Charles Wilson Method for authenticating radio frequency identification
US8563397B2 (en) * 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5470054B2 (ja) * 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
CN102460721B (zh) * 2009-06-05 2015-07-01 株式会社半导体能源研究所 光电转换装置及其制造方法
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
KR101318707B1 (ko) * 2009-11-20 2013-10-17 가부시키가이샤 무라타 세이사쿠쇼 안테나 장치 및 이동체 통신 단말
JP5519318B2 (ja) * 2010-02-19 2014-06-11 日立Geニュークリア・エナジー株式会社 芯線認識システムおよび芯線認識方法
FR2959842B1 (fr) 2010-05-05 2012-05-04 Honnorat Rech S & Services Document securise, testeur et methode d'authentification.
FR2959843B1 (fr) 2010-05-05 2013-01-25 Honnorat Rech S & Services Dispositif d'authentification discret.
KR102082451B1 (ko) * 2011-01-28 2020-04-14 서울반도체 주식회사 Led 구동회로
EP2665094A1 (en) * 2012-05-15 2013-11-20 Nxp B.V. Tamper resistant IC
DE102013105575A1 (de) * 2013-05-30 2014-12-04 Infineon Technologies Ag Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
CN105956651B (zh) * 2016-04-27 2019-02-19 江苏凯路威电子科技有限公司 防范腐蚀处理转移利用的rfid芯片
US20180226718A1 (en) * 2017-02-09 2018-08-09 Taoglas Group Holdings Limited Integrated antenna mounting
CN109214494B (zh) * 2018-10-25 2021-07-09 上海东方磁卡信息股份有限公司 非接触智能卡及其制造方法
FR3110735B1 (fr) * 2020-05-21 2022-04-29 Linxens Holding Procédé de métallisation électro-chimique d’un circuit électrique double-face pour carte à puce et circuit électrique obtenu par ce procédé.
US11977614B2 (en) 2021-09-20 2024-05-07 International Business Machines Corporation Circuit design watermarking

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE160089C (zh) *
JP2727539B2 (ja) 1982-02-22 1998-03-11 日本電気株式会社 集積回路チップ搭載用基板及びその製造方法
JPS63274156A (ja) 1987-05-02 1988-11-11 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0719855B2 (ja) 1987-07-30 1995-03-06 住友金属工業株式会社 集積回路容器の製造方法
JPS6446276A (en) 1987-08-14 1989-02-20 Nec Corp Disk cartridge
JPS6446276U (zh) * 1987-09-18 1989-03-22
JP2578443B2 (ja) 1987-10-13 1997-02-05 大日本印刷株式会社 Icカードおよびicカード用icモジュール
JPH01108095A (ja) * 1987-10-20 1989-04-25 Ryoden Kasei Co Ltd Icカード
JP2699517B2 (ja) * 1988-02-24 1998-01-19 モトローラ・インコーポレーテッド 丸形またはテーパ状エッジおよびコーナーを有する半導体デバイス
US4921160A (en) * 1988-02-29 1990-05-01 American Telephone And Telegraph Company Personal data card and method of constructing the same
JPH0444336A (ja) 1990-06-12 1992-02-14 Nec Kyushu Ltd 半導体装置の製造方法
US5166774A (en) * 1990-10-05 1992-11-24 Motorola, Inc. Selectively releasing conductive runner and substrate assembly having non-planar areas
JPH06508945A (ja) 1991-05-14 1994-10-06 スキーデータ・アクチェンゲゼルシャフト カード形のデータ記録媒体
US5323704A (en) 1992-07-30 1994-06-28 Heidelberg-Harris Gmbh Device for the identification of a flexible roller shell
JPH0696300A (ja) * 1992-09-14 1994-04-08 Masuo Ikeuchi 電磁誘導結合による非接触型icカードおよびリーダライタ
ZA941671B (en) 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
JP2970411B2 (ja) 1993-08-04 1999-11-02 株式会社日立製作所 半導体装置
US6035914A (en) * 1993-10-22 2000-03-14 Martin Marietta Energy Systems Inc. Counterfeit-resistant materials and a method and apparatus for authenticating materials
DE4337921C2 (de) 1993-11-06 1998-09-03 Ods Gmbh & Co Kg Kontaktlose Chipkarte mit Antennenspule
US5601931A (en) * 1993-12-02 1997-02-11 Nhk Spring Company, Ltd. Object to be checked for authenticity and a method for manufacturing the same
DE4403513A1 (de) * 1994-02-04 1995-08-10 Giesecke & Devrient Gmbh Chipkarte mit einem elektronischen Modul und Verfahren zur Herstellung einer solchen Chipkarte
US5419424A (en) 1994-04-28 1995-05-30 Authentication Technologies, Inc. Currency paper security thread verification device
US5682143A (en) 1994-09-09 1997-10-28 International Business Machines Corporation Radio frequency identification tag
JPH0890966A (ja) * 1994-09-22 1996-04-09 Rohm Co Ltd 非接触型icカードの構造
EP0786357A4 (en) * 1994-09-22 2000-04-05 Rohm Co Ltd CONTACTLESS CHIP CARD AND METHOD FOR PRODUCING THE SAME
JPH0962816A (ja) * 1994-10-06 1997-03-07 Mitsubishi Electric Corp 非接触icカードおよびこれを含む非接触icカードシステム
JP3324888B2 (ja) * 1994-11-02 2002-09-17 財務省印刷局長 安全保護紙とその真偽判定装置
JPH08139208A (ja) 1994-11-04 1996-05-31 Toyota Motor Corp 不揮発性メモリの製造システム及びその製造方法
JPH08156473A (ja) 1994-12-06 1996-06-18 Dainippon Printing Co Ltd 金券類およびその偽造防止方法
DE19601358C2 (de) * 1995-01-20 2000-01-27 Fraunhofer Ges Forschung Papier mit integrierter Schaltung
JPH08202844A (ja) 1995-01-25 1996-08-09 Nippon Retsuku Kk 電子機器及びその製造方法
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
US5802447A (en) * 1995-02-08 1998-09-01 Casio Computer Co., Ltd. Transmitter-receiver for a radio communication apparatus
JP2814477B2 (ja) 1995-04-13 1998-10-22 ソニーケミカル株式会社 非接触式icカード及びその製造方法
JPH08316411A (ja) * 1995-05-18 1996-11-29 Hitachi Ltd 半導体装置
JP3176251B2 (ja) * 1995-05-19 2001-06-11 京セラ株式会社 半導体素子収納用パッケージ
JPH0983241A (ja) 1995-09-13 1997-03-28 Toshiba Corp 半導体装置
JPH09131987A (ja) * 1995-11-10 1997-05-20 Toshiba Corp Icカードの製造方法および製造装置
JPH09142067A (ja) * 1995-11-17 1997-06-03 Rohm Co Ltd 半導体チップ内蔵カードおよび非接触型idカード
US5719071A (en) * 1995-12-22 1998-02-17 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad sturcture in an integrated circuit
JPH09197965A (ja) * 1996-01-17 1997-07-31 Toshiba Chem Corp 電子タグの製造方法
FR2743649B1 (fr) * 1996-01-17 1998-04-03 Gemplus Card Int Module electronique sans contact, carte etiquette electronique l'incorporant, et leurs procedes de fabrication
JPH09199517A (ja) * 1996-01-23 1997-07-31 Nec Corp 半導体装置
JP3756241B2 (ja) * 1996-03-07 2006-03-15 大日本印刷株式会社 メモリカード
DE19654902C2 (de) * 1996-03-15 2000-02-03 David Finn Chipkarte
US5786626A (en) 1996-03-25 1998-07-28 Ibm Corporation Thin radio frequency transponder with leadframe antenna structure
JPH09312367A (ja) * 1996-05-23 1997-12-02 Mitsubishi Electric Corp 高周波半導体装置
DE19639902C2 (de) * 1996-06-17 2001-03-01 Elke Zakel Verfahren zur Herstellung kontaktloser Chipkarten und kontaktlose Chipkarte
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
JPH1035940A (ja) * 1996-07-26 1998-02-10 Epuson Medical Kk 印刷装置および情報読取装置
DE19630648A1 (de) 1996-07-30 1998-02-05 Diehl Gmbh & Co Geldschein
JPH1099892A (ja) * 1996-09-26 1998-04-21 Joban Kaihatsu Kk 汚水処理方法及び装置
JPH10173301A (ja) * 1996-12-11 1998-06-26 Sony Corp 回路基板、配線基板及び回路基板の製造方法
WO1998029261A1 (fr) * 1996-12-26 1998-07-09 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production
JP3960645B2 (ja) * 1996-12-27 2007-08-15 ローム株式会社 回路チップ搭載カードおよび回路チップモジュール
JPH10193849A (ja) 1996-12-27 1998-07-28 Rohm Co Ltd 回路チップ搭載カードおよび回路チップモジュール
JPH10203059A (ja) * 1997-01-20 1998-08-04 Toshiba Corp 無線カード
DE19703029A1 (de) 1997-01-28 1998-07-30 Amatech Gmbh & Co Kg Übertragungsmodul für eine Transpondervorrichtung sowie Transpondervorrichtung und Verfahren zum Betrieb einer Transpondervorrichtung
KR100230451B1 (ko) * 1997-04-08 1999-11-15 윤종용 디지털 신호처리 프로세서의 비동기방식 직렬데이터 송수신 방법
JPH10287073A (ja) * 1997-04-16 1998-10-27 Tokin Corp 非接触icカード及びその製造方法
JPH10289922A (ja) 1997-04-16 1998-10-27 Seiko Epson Corp Icチップ
JPH10294249A (ja) * 1997-04-18 1998-11-04 Nec Corp 電子線直描データ作成方法
DE19716342C2 (de) * 1997-04-18 1999-02-25 Pav Card Gmbh Verfahren zur Herstellung einer Chipkarte
JPH10315669A (ja) * 1997-05-16 1998-12-02 Konica Corp 認証識別用icカード
FR2769389B1 (fr) * 1997-10-07 2000-01-28 Rue Cartes Et Systemes De Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d'une telle carte
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device

Also Published As

Publication number Publication date
US7298029B2 (en) 2007-11-20
US20080054427A1 (en) 2008-03-06
CN1330789A (zh) 2002-01-09
DE69942509D1 (de) 2010-07-29
CN1319009C (zh) 2007-05-30
CN1529275A (zh) 2004-09-15
CN1591475A (zh) 2005-03-09
KR20040097377A (ko) 2004-11-17
EP1148440B1 (en) 2010-06-16
KR20010101283A (ko) 2001-11-14
JP4132675B2 (ja) 2008-08-13
CN1529274A (zh) 2004-09-15
CN1331091C (zh) 2007-08-08
US20050194591A1 (en) 2005-09-08
KR100691595B1 (ko) 2007-03-09
EP1148440A4 (en) 2004-12-29
CN1319023C (zh) 2007-05-30
KR100753724B1 (ko) 2007-08-30
KR100691593B1 (ko) 2007-03-09
WO2000036555A1 (fr) 2000-06-22
AU1683800A (en) 2000-07-03
EP1148440A1 (en) 2001-10-24
KR20040097378A (ko) 2004-11-17
US7061083B1 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
TW484101B (en) Semiconductor device and its manufacturing method
EP1048483B1 (en) Card-like semiconductor device
KR101105626B1 (ko) 반도체장치, 반도체장치의 제조방법, 전자상거래방법 및트랜스폰더 독취장치
KR100766643B1 (ko) 섬유상 물질로 된 안테나 지지체를 이용한 무접촉 혼성스마트 카드의 제조방법
TWI238973B (en) Method for manufacturing a contactless smart card using transfer paper, and a smart card produced using this method
JP2004078991A (ja) 半導体装置およびその製造方法
WO2007034764A1 (ja) 非接触型情報記憶媒体とその製造方法
KR100846236B1 (ko) 스마트 카드 웹 및 그 제조 방법
JP2001034725A (ja) 非接触icモジュール及びその製造方法、並びに、非接触情報媒体
CA2432701C (en) Electrically conductive connection between a chip and a coupling element, and security element, security paper and document of value with such a connection
JP4306352B2 (ja) 接触型非接触型ハイブリットicモジュールとそれを使用した接触型非接触型ハイブリットicカード
JP4813160B2 (ja) Icモジュールおよび非接触icカード
JP4589375B2 (ja) 半導体装置
TW424204B (en) Semiconductor device
EP3543913A1 (en) Electromagnetic-coupling dual ic card and ic module
JP2004046903A (ja) 半導体装置およびその製造方法
JP5938942B2 (ja) 複合icカード
JP2000276567A (ja) 非接触icカード
JP2004157891A (ja) カード認識デバイス
JPH07251584A (ja) Icカード

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees