TW472330B - Semiconductor device and the manufacturing method thereof - Google Patents

Semiconductor device and the manufacturing method thereof Download PDF

Info

Publication number
TW472330B
TW472330B TW089116706A TW89116706A TW472330B TW 472330 B TW472330 B TW 472330B TW 089116706 A TW089116706 A TW 089116706A TW 89116706 A TW89116706 A TW 89116706A TW 472330 B TW472330 B TW 472330B
Authority
TW
Taiwan
Prior art keywords
wiring
conductive via
substrate
insulating substrate
printed
Prior art date
Application number
TW089116706A
Other languages
English (en)
Inventor
Takashi Imoto
Original Assignee
Toshiba Corp
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1999239033A external-priority patent/JP3934284B6/ja
Application filed by Toshiba Corp, Ibiden Co Ltd filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW472330B publication Critical patent/TW472330B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

4721330 1 A7 ____B7___ 五、發明説明（1 ) 【發明領域】 (請先閲讀背面之注意事項再填寫本頁) 本發明係關於具備疊層型封裝之半導體裝置及其製造 方法。 【發明背景】 【習知技藝之說明】 近年來，較多半導體裝置以高密度封裝化爲目的疊層 半導體元件來使用。習知所使用的疊層型封裝例如日本特 開平9 一 2 1 9 490號公報、日本特開平 10— 135267號公報、曰本特開平 1 0 - 1 6 3 4 1 4號公報所揭示的。這些公報所揭示的 習知疊層型封裝在組裝TSOP (纖薄小外型，Thin Small Outline Package ) 、T C P (捲帶載座封裝 '，Tape Carrier Package ) 、BGA (閘球陣列封裝，Ball Grid 經濟部智慧財1局員工消費合作社印製
Array )等的封裝後，各封裝的預先配設的外部端子爲了互 相整合藉由疊層複數層封裝來製造。即習知的疊層型封裝 ，加入各封裝的組裝工程，增加被組裝的各封裝的疊層工 程。因此，增加疊層個數的工程數。此工法因工程數的增 加，而且因使用插入於各封裝間的間隔物（Spacer )等的 構件，造成加工成本增加、構件成本增加之大問題。 此外，除了上述問題外還加入因堆叠別體的封裝，使 每一個封裝產生疊層界面，故有動作無法確保充分的可靠 度之問題。再者，對於機械強度也有無法確保充分的可靠 度之問題。此乃因疊層的封裝構造之機械強度僅依存於電 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 4721330 A7 ___B7 _ 五、發明説明（2 ) (請先閲讀背面之注意事項再坻寫本頁) 性連接部，故機械強度低。或者例如日本特開平 10 — 163414號公報、日本特開平 1 0 — 1 3 5 2 6 7號公報等所揭示的習知例，因半導體 元件爲浮置（Float )構造，故機械強度低。 再者，習知的方法薄型化隨著高密度化而往前邁進， 對於I C卡或行動電話等朝向增進用途擴大之半導體裝置 的開發，對於形成適合厚度爲3 0至2 0 0 //m左右的薄 型半導體晶片之薄疊層型封裝並不適合》再者，習知的疊 層型封裝對於使用於像IC卡般具有彈力性之媒體缺乏彈 力性，有適用性之問題。 【發明槪要】 本發明乃鑒於這種事情而進行，其目的爲提供使用薄 且密閉性、彈力性優良，此外容易製造的疊層型封裝之半 導體裝置及其製造方法。 經濟部智慧財產局員工消費合作社印製 本發明的半導體裝置中，具備疊層複數層搭載半導體 元件的配線印刷基板與導電性導孔（Via )絕緣基板之疊層 體的疊層構造，配線印刷基板具備分別埋入複數個貫穿孔 ( Via hole )所形成的複數個連接電極以及分別與此連接 電極電性連接的複數條配線，前述半導體元件與配線印刷 基板所具備的前述配線電性連接，前述絕緣基板具有比用 以收容搭載於前述配線印刷基板的半導體元件之半導體元 件的尺寸（Size )大的晶片固定腔（Chip cavity )，且具 備埋入複數個貫穿孔所形成的連接電極，前述導電導孔絕 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5- 472330 A7 ____B7_____ 五、發明説明（3 ) t誚先閲讀背面之注意事項再積寫本頁) 經濟部智慧財產局員工消費合作社印製 緣基板與前述配線印刷基板係疊層，使前述導電導孔絕緣 基板之前述連接電極與前述配線印刷基板之前述連^電極 電性連接，且使搭載於前述配線印刷基板之前述半導體元 件收容於前述導電導孔絕緣基板之前述晶片固定腔，構成 一個前述疊層體。前述半導體元件其厚度大約3 0至 2 0 O vm較佳。而且，較佳者爲此半導體裝置疊層於最 下層的疊層體之配線印刷基板上，更具備具有分別埋入複 數個貫穿孔所形成的複數個連接電極之外層下側的導電導 孔絕緣基板，前述下側的導電導孔絕緣基板之第一面與前 述疊層體之最下層的配線印刷基板接觸，使前述下側的導 電導孔絕緣基板之前述複數個連接電極與前述最下層的疊 層體之配線印刷基板之前述複數個連接電極電性連接，且 在前述下側的導電導孔絕緣基板之第二面，形成與埋入前 述下側的導電導孔絕緣基板之複數個貫穿孔所形成的前述 複數個連接電極電性連接的複數個外部端子。在各前述疊 層體的導電導孔絕緣基板之前述晶片固定腔與收納於此晶 片固定腔之前述半導體元件之間，形成吸收應力的空間較 佳。前述空間塡充軟性黏著劑較佳。 而且，本發明的半導體裝置中，具備疊層複數層搭載 半導體元件的配線印刷基板與導電導孔絕緣基板之疊層體 的疊層構造，與疊層於最上層的疊層體的導電導孔絕緣基 板上，具備分別埋入複數個貫穿孔所形成的複數個連接電 極之外層的上側導電導孔絕緣基板，前述配線印刷基板具 備分別埋入複數個貫穿孔所形成的複數個連接電極以及分 本紙張尺度適用中國國家標準（CNS ) A4規格.（210X297公釐） -6- 472830 i A7 B7__ 五、發明説明（4 ) 經濟部智慧財產局員工消費合作社印製 別與此連接電極電性連接的複數條配線，前述半導體元件 與配線印刷棊板所具備的前述配線電性連接，導電導孔絕 緣基板具有比用以收容搭載於前述配線印刷基板的半導體 元件之半導體元件的尺寸大的晶片固定腔，且具備埋入複 數個貫穿孔所形成的連接電極，前述導電導孔絕緣基板與 前述配線印刷基板係疊層，使前述導電導孔絕緣基板之前 述連接電極與前述配線印刷基板之前述連接電極電性連接 ，且使搭載於前述配線印刷基板之前述半導體元件收容於 前述導電導孔絕緣基板之前述晶片固定腔，構成一個前述 疊層體。前述半導體元件其厚度大約3 0至2 0 0 //m較 佳。而且，較佳者爲此半導體裝置疊層於最下層的疊層體 之配線印刷基板上，更具備具有分別埋入複數個貫穿孔所 形成的複數個連接電極之外層下側的導電導孔絕緣基板， 前述下側的導電導孔絕緣基板之第一面與前述疊層體之最 下層的配線印刷基板接觸，使前述下側的導電導孔絕緣基 板之前述複數個連接電極與前述最下層的疊層體之配線印 刷基板之前述複數個連接電極電性連接，且在前述下側的 導電導孔絕緣基板之第二面，形成與埋入前述下側的導電 導孔絕緣基板之複數個貫穿孔所形成的前述複數個連接電 極電性連接的複數個外部端子。在各前述疊層體的導電導 孔絕緣基板之前述晶片固定腔與收納於此晶片固定腔之前 述半導體元件之間，形成吸收應力的空間較佳。前述空間 塡充軟性黏著劑較佳。 本發明的半導體裝置之製造方法，具備：形成複數個 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公釐） 472330 A7 __B7_ 五、發明説明（5 )
(誚失閱誚背面之注意事項再頊寫本頁J 經濟部智慧財產局員工消費合作社印製 分別埋入複數個貫穿孔所形成的複數個連接電極以及具備 分別與此連接電極電性連接的複數條配線之配線印刷基板 之工程：搭載半導體元件於前述配線印刷基板之工程；電 性連接搭載於前述配線印刷基板的半導體元件與前述配線 印刷基板之前述配線之工程；搭載半導體元件於前述配線 印刷基板時，具有比收容搭載於前述配線印刷基板的半導 體元件之半導體元件的尺寸大的晶片固定腔，且具備埋入 複數個貫穿孔所形成的連接電極，更在背面形成複數個形 成黏著劑層之導電導孔絕緣基板之工程；疊層前述導電導 孔絕緣基板的一個與前述配線印刷基板的一個，與前述導 電導孔絕緣基板之前述連接配線，與此配線印刷基板的前 述連接電極電性連接，且使搭載於前述配線印刷基板之前 述半導體元件收容於前述導電導孔絕緣基板之前述晶片固 定腔，製作這些基板的一個疊層體之工程：前述疊層體之 前述導電導孔絕緣基板的一個，與前述配線印刷基板的一 個藉由前述黏著劑相互黏著，一體化這些基板之工程。在 前述一體化工程之後，具備在疊層方向切斷前述疊層體之 工程也可以。前述半導體元件其厚度大約3 0至2 0 0 M m較佳。 透過以上的構成，可獲得具有薄的疊層型封裝之半導 體裝置。而且，疊層型封裝的疊層構造係夾在未形成晶片 固定腔之上側導電導孔絕緣基板與未形成晶片固定腔之下 側導電導孔絕緣基板，因此，半導體元件被密閉，提高封 裝構造的可靠度。而且，雖然形成於各疊層體的導電導孔 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 472330 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（6 ) 絕緣基板之晶片固定腔收容半導體元件，但因晶片固定腔 的尺寸比半導體元件的尺寸小，故在晶片固定腔收容半導 體元件時，在半導體元件與晶片固定腔的內壁間形成空間 。此空間塡充由彈性體（Elastomer )等所構成的具柔軟性 的黏著劑，例如矽樹脂。藉由塡充具柔軟性的黏著劑，提 高密封性，提高半導體裝置的耐濕性。此外，因黏著劑具 有柔軟性，故可吸收應力。因此，例如因彎曲此半導體裝 置，即使半導體元件梢微伸展，具有柔軟性的黏著劑也能 吸收半導體元件的伸展。即，即使對半導體裝置施加外力 ，藉由具有柔軟性的黏著劑可吸收產生的應力。而空間未 塡充黏著劑即使殘留空間，也能吸收因空間所造成的半導 體元件的伸展。 本發明的半導體裝置之製造方法，具備：在主面形成 複數個形成配線的配線印刷基板之工程：搭載半導體元件 於前述配線印刷基板之工程；電性連接搭載於前述配線印 刷基板的半導體元件與配線印刷基板之前述配線之工程； 搭載半導體元件於前述配線印刷基板時，具有比收容搭 載於前述配線印刷基板的半導體元件之半導體元件體積大 的晶片固定腔，在背面形成複數個形成黏著劑層之導電導 孔絕緣基板之工程；前述複數個導電導孔絕緣基板的每一 個與前述複數個配線印刷基板的每一個交互疊層，使搭載 於前述配線印刷基板的前述半導體元件收容於前述.導電導 孔絕緣基板之前述晶片固定腔，構成這些基板的疊層構造 之工程；前述疊層構造之前述複數個導電導孔絕緣基板的 本紙張尺度逋用中國國家標準（CMS ) A4規格（210X297公釐） ---------装------、tr-------0 (請先閲讀背面之注意事項再>寫本頁) 472330 A7 _B7_ 1(7 ) (請先閲讀背面之注意事項再瑣寫本頁) 帘述複數個配線印刷基板的每一個藉由前述黏 ，一體化這些基板之工程；形成貫通前述疊 層構造之複數個導孔之工程：在前述複數個貫穿孔形成連 接電極之工程。在前述一體化工程之後，具備在疊層方向 切斷前述疊層體之工程也可以。前述半導體元件其厚度大 約3 0至2 0 0 /z m較佳。 疊層複數層搭載半導體元件之配線印刷基板與導電導 孔絕緣基板，藉由切斷其疊層構造，可用比製造習知的疊 層型封裝之技術還少的工程數來製造疊層型封裝。 【圖式之簡單說明】 圖1A係顯示與本發明之第一實施例有關的半導體裝 置之分解斜視圖。 圖1 B係顯示圖1 A的半導體裝置之外層的下側導電 導孔絕緣基板的斜視圖，係圖1 A所示的該下側導電導孔 絕緣基板的背面朝上側顯示的圖。特別是以實際的形狀顯 示該下側導電導孔絕緣基板的外部端子之斜視圖。 經濟部智慧財產局員工消资合作社印製 圖2 A係顯示與本發明之第一實施例有關的半導體裝 置之製造方法之一製造工程中的外層的上側或內層的導電 導孔絕緣基板的剖面圖。 圖2 B係顯示與本發明之第一實施例有關的半導體裝 置之製造方法之一製造工程中的內層的導電導孔絕緣基板 的剖面圖。 圖3 A係顯示與本發明之第一實施例有關的半導體裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10 - 472330 A7 __B7_ 五、發明説明（8 ) 置之製造方法之一製造工程中的配線印刷基板的剖面圖。 (請先閲讀背面之注意事項再填寫本頁) 圖3 B係顯示與本發明之第一實施例有關的半導體裝 置之製造方法之一製造工程中的配線印刷基板的剖面圖。 圖4係顯示與本發明之第一實施例有關的半導體裝置 之製造方法之疊層工程中的內層的導電導孔絕緣基板與配 線印刷基板的剖面圖。 圖5係顯示藉由與本發明之第一實施例有關的半導體 裝置之製造方法所製造的半導體裝置的剖面圖· 圖6係顯示藉由與本發明之第二實施例有關的半導體 裝置之製造方法所製造的半導體裝置的剖面圖。 圖7 A係顯示與本發明之第三實施例有關的半導體裝 置之製造方法之一製造工程中的外層的上側導電導孔絕緣 基板的剖面圖。 圖7 B係顯示與本發明之第三實施例有關的半導體裝 置之製造方法之一製造工程中的內層的導電導孔絕緣基板 的剖面圖。 經濟部智慧財產局員工消費合作社印製 圖7 C係顯示與本發明之第三實施例有關的半導體裝 置之製造方法之一製造工程中的配線印刷基板的剖面圖。 圖7 D係顯示與本發明之第三實施例有關的半導體裝 置之製造方法之一製造工程中的疊層構造的剖面圖。 圖7 E係顯示與本發明之第三實施例有關的半導體裝 置之製造方法之一製造工程中的疊層構造的剖面圖。 圖7 F係顯示藉由與本發明之第三實施例有關的半導 體裝置之製造方法所製造的半導體裝置的剖面圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 472330 A7 _B7_ 五、發明説明（9 ) 圖8係顯示藉由與本發明之第四實施例有關的半導體 裝置之製造方法所製造的半導體裝置的剖面圖。 _ (請先閲讀背面之注意事項再填寫本頁) 圖9 A係顯示藉由與本發明之第五實施例有關的半導 體裝置之製造方法所製造的半導體裝置的剖面圖。 •圖9B係顯示圖9A的半導體裝置的半導體元件部之 擴大且詳細剖面圖。 【符號說明】 1 :絕緣基板 2 :連接電極 4 :黏著劑 5 :半導體元件 6 :絕緣基板 7 :連接電極 經濟部智慧財產局員工消費合作社印製 8 :配線 1 0 :外部端子 1 2 :開口部 13:貫穿孔 1 4 :罩幕 1 6 :配線 1 7 :金屬銲點 2 0 :•導電導孔絕緣基板 2 0 a :上側導電導孔絕緣基板 2 0 b :下側導電導孔絕緣基板 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 1172330 Α7 Β7 五、發明説明（1〇 ) (請先閲讀背面之注意事項再填寫本頁) 2 1 :絕緣基板 2 3 :金屬銲點 2 4 :黏著劑 2 5 :半導體元件 25a、25b、25c、25d:矽晶片 2 6 :絕緣基板 ' 2 7 :金屬銲點 2 8 :配線圖案 2 9 :黏著劑 3 0 :配線印刷基板 31、31a、31b、31c:連接電極 3 2 :晶片固定腔 3 3 :金屬膜 3 4 :凸塊 3 7 :金屬銲點 4 0 :導電導孔絕緣基板 4 0 a :上側導電導孔絕緣基板 經濟部智慧財產局員工消費合作社印製 4 0 b :下側導電導孔絕緣基板 5 0 :配線印刷基板 【較佳實施例之詳細說明】 以下參照圖面說明發明的實施例。 首先，參照圖ΙΑ、1B、4、5說明第一實施例的 半導體裝置。 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0Χ297公釐） -13 - 472330 A7 B7 五、發明説明（11 ) (請先閲讀背面之注意事項再域寫本頁) 圖1A爲由疊層型封裝所構成的半導體裝置之分解斜 視圖，圖1 B係顯示圖1 A的半導體裝置之外層的下側導 電導孔絕緣基板的斜視圖，係圖1 A所示的該導電導孔絕 緣基板的背面朝上側顯示的圖。然後，特別是以實際的形 狀顯示該導電導孔絕緣基板的外部端子之斜視圖。圖4係 顯示內層的導電導孔絕緣基板與配線印刷基板的疊層工程 中的這些基板的剖面圖。圖5係半導體裝置的剖面圖。 本實施例雖然爲疊層四個半導體元件的例子，但本發 明並非限定疊層半導體元件的數目爲四個。.可疊層兩個以 上的必要的個數。疊層型封裝係由在中央部收容具有開口 1 2之半導體元件5之內層的導電導孔絕緣基板2 0、搭 載半導體元件5之配線印刷基板3 0、構成上側被覆板之 外層的上側導電導孔絕緣基板2 0 a、以及構成下側被覆 板，具有外部端子1 〇的外層的下側導電導孔絕緣基板 2 0 b所構成。即疊層型封裝在上側導電導孔絕緣基板 經濟部智慧財產局員工消費合作社印製 2 〇 a與下側導電導孔絕緣基板2 0 b之間，疊層複數層 內層的導電導孔絕緣基板2 0與配線印刷基板3 0之疊層 體，且一邊加熱一邊加壓構成一體（圖5)。 搭載半導體元件的配線印刷基板3 0如在表面形成當 作導電膜之厚度4 0 左右的銅箔之聚醯亞胺（
Polyimide )基板，使用在表面形成銅箔之絕緣基板1。此 外，導電膜並非限定於銅箔，可使用適合當作配線層的任 意導電性材料的膜。而且，4 0 左右的導電膜厚度也 僅是一般的値，並非限定於此値。配線印刷基板3 0使用 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- (172330 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明説明（12 ) 在表面疊層複數層形成銅箔的導電膜之聚醯亞胺基板的疊 層基板等也可以。絕緣基板1設有貫穿孔，貫穿孔埋入連 接電極（Contact electrode ) 7。絕緣基板1上的銅箔被形 成圖案，藉由被形成圖案的銅箔，在連接電極7上形成金 屬靜點（Land ) 1 7。藉由被形成圖案的銅箔，更形成與 半導體元件5電性連接的配線8。半導體元件5的厚度（ 實質上爲矽晶片的厚度）約3 0〜2 00 //m，較佳爲 50 〜150#m (圖 4)- 導電導孔絕緣基板2 0如在表面形成當作導電膜之厚 度7 5 左右的銅箔之聚醯亞胺基板，使用在表面形成 銅箔的導電膜之絕緣基板6。此外，導電膜並非限定於銅 箔，可使用適合當作配線層的任意導電性材料的膜。而且 ，7 5 Am左右的導電膜厚度也僅是一般的値，並非限定 於此値。導電導孔絕緣基板2 0使用在表面疊層複數層形 成銅箔的導電膜之聚醯亞胺基板的疊層基板等也可以。絕 緣基板6設有貫穿孔，貫穿孔埋入連接電極2。絕緣基板 6上的銅箔被形成圖案，藉由被形成圖案的銅箔，在連接 電極2上形成金屬銲點3。藉由被形成圖案的銅箔，更形 成配線1 6。絕緣基板6的中央部分形成收容半導體元件 的開口部（晶片固定腔）1 2。晶片固定腔的尺寸比半導 體元件的尺寸大，使半導體元件可收容於晶片固定腔。在 導電導孔絕緣基板2 0的表面塗佈環氧樹脂等的熱硬化型 黏著劑4 (圖4)。黏著劑4塗佈於導電導孔絕緣基板 2 0的兩面也可以。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------装---^---—1T------0 (請先閱讀背面之注意事項再填寫本頁) •15· 372330 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（13 ) 被疊層的導電導孔絕緣基板2 0與配線印刷基板3 〇 透過塡充於晶片固定腔1 2的黏著劑4 一體化。即爲了一 體化一邊加熱被疊層的導電導孔絕緣基板2 0與配線印刷 基板3 0 —邊在相互方向加壓（圖4)。一邊加熱一邊在 相互方向加壓的話，藉由塗佈於導電導孔絕緣基板2 0表 面的黏著劑4，導電導孔絕緣基板2 0與配線印刷基板 3 0被一體化。若在相互方向加壓，則配設於半導體元件 上的例如具有矽樹脂等的柔軟性之黏著劑的膜10之材料 ，被塡充於半導體元件與晶片固定腔12內壁之間的空間 0 上側導電導孔絕緣基板2 0 a設有貫穿孔，連接電極 2 (圖5)埋入貫穿孔。連接電極上形成金屬銲點3。上 側導電導孔絕緣基板2 0 a也能依照需要配設配線。 而且，下側導電導孔絕緣基板2 0 b也設有貫穿孔， 連接電極2 (圖5 ；)埋入貫穿孔。下側導電導孔絕緣基板 2 〇 b具有配線1 6與金屬銲點3，形成外部端子1 0 ( 圖1B) »下側導電導孔絕緣基板20b之一側的面其下 側導電導孔絕緣基板2 Ob的連接電極2，爲了與最下層 的疊·層體之配線印刷基板3 0的連接電極7電性連接，與 前述疊層體最下層的配線印刷基板3 0的背面接觸。而且 ，外部端子1 0形成於前述下側導電導孔絕緣基板2 0 b 之另一側的面，與埋入前述下側導電導孔絕緣基板.2 0 b 的貫穿孔所形成的前述連接電極2電性連接。此外，外部 端子1 0在圖5係省略圖示。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐)' •16- --------------—、1T-------0 (請先聞讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 472330 A7 B7 五、發明説明（14 ) 透過以上的構成，可獲得由薄的疊層型封裝所構成的 半導體裝置。而且，因由導電導孔絕緣基板2 0與配線印 刷基板3 0所構成的疊層體之複數層（本實施例爲四層） 的叠層構造被上側以及下側的導電導孔絕緣基板夾住，故 相對於半導體元件的密閉性提高。此外，在形成於各疊層 體之導電導孔絕緣基板之晶片固定腔收容半導體元件，惟 因晶片固定腔的尺寸比半導體元件的尺寸大，故當半導體 元件收容於晶片固定腔時，在半導體元件與晶片固定腔內 壁之間形成空間。此空間塡充由彈性體等所構成的具有柔 軟性之黏著劑，例如矽樹脂。藉由塡充具有柔軟性之黏著 劑，提高密封性，提高半導體裝置的耐濕性。此外，因黏 著劑具有柔軟性，故可吸收應力。因此，例如因彎曲此半 導體裝置，即使半導體元件稍微伸展，具有柔軟性的黏著 劑也能吸收半導體元件的伸展。即，即使對半導體裝置施 加外力，藉由具有柔軟性的黏著劑也能吸收產生的應力。 而空間未塡充黏著劑即使殘留空間，也能吸收因空間所造 成的半導體元件的伸展。 其次，參照圖2A、2B、3A、3B、4以及圖5 說明第一實施例的半導體裝置之製造方法。 圖2 A係顯示圖1以及圖5所示的半導體裝置之製造 方法之一製造工程中的外層的上側或內層的導電導孔絕緣 基板的剖面圖。圖2 B係顯示圖1以及圖5所示的.半導體 裝置之製造方法之一製造工程中的內層的導電導孔絕緣基 板的剖面圖。圖3A係顯示圖1以及圖5所示的半導體裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） •---------^------—1T------^ (請先閲讀背面之注意事項再填寫本頁) 472330 A7 __B7___ 五、發明説明（15) 置之製造方法之一製造工程中的配線印刷基板的剖面圖。 圖3 B係顯示圖1以及圖5所示的半導體裝置之製造方法 之一製造工程中的配線印刷基板的剖面圖。圖4係顯示與 本發明之第一實施例有關的半導體裝置之製造方法之疊層 工程中的內層的導電導孔絕緣基板與配線印刷基板的剖面 圖。圖5係顯示與本發明之第一實施例有關的半導體裝置 的剖面圖。 首先，導電導孔絕緣基板6的埋入連接電極2的部分 ，使用Y A G雷射（Laser )、二氧化碳雷射等形成複數個 貫穿孔1 3。接著，在絕緣基板6的對應導孔以及配線的 部分上形成罩幕（Ma s k )1 4後，蝕刻銅箔形成金屬 銲點3並且形成配線圖案1 6。然後，除去罩幕1 4。之 後，自絕緣基板6的背面藉由對貫穿孔13內網板印刷（ Screen printing )放入銀塡料（Filler )或放入銅塡料的導 電性樹脂漿劑（Paste )，在貫穿孔13內形成連接電極2 。連接電極2的形成方法有對貫穿孔內壁進行銅電鍍，或 可在施以金電鍍後，於貫穿孔內埋入導電性材料的方法。 然後，在絕緣基板6的背面塗佈環氧樹脂等的熱硬化型黏 著劑4。藉由以上的方法，可形成外側的上側導電導孔絕 緣基板（圖2A) 。對於形成內層的導電導孔絕緣基板， 更沖切收容絕緣基板6的半導體元件之區域，形成晶片固 定腔1 2 (，圖2 B )。 配線印刷基板3 0的絕緣基板1的埋入連接電極7的 部分，使用YAG雷射、二氧化碳雷射等形成複數個貫穿 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 請 先 閲 讀 背 面 之 注 意 事 項 再 填： I裝 頁 訂 % 經濟部智慧財產局員工消費合作社印製 18- .472330 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（16 ) 孔。接著，在絕緣基板1的對應導孔以及配線的部分上形 成罩幕（未圖示）後，蝕刻銅箔形成金屬銲點1 7並且形 成配線圖案8。然後藉由對貫穿孔內網板印刷放入銀塡料 或放入銅塡料的導電性樹脂漿劑，在貫穿孔內形成連接電 極7。連接電極7的形成方法有對貫穿孔內壁進行銅電鍍 ，或可在施以金電鍍後，於貫穿孔內埋入導電性材料的方 法。利用覆晶（Flip chip )工法等將半導體元件5 (半導 體晶片）黏晶（Die bond )搭載於此配線印刷基板3 0。 搭載半導體元件5於配線印刷基板3 0時，將錫球（
Solder ball )等的連接端子1 1連接於配線圖案8 (圖 3 A )。據此，半導體元件5經由配線圖案8與配線印刷 基板3 0的連接電極7電性連接。連接端子1 1被矽樹脂 等具有柔軟性的黏著劑9被覆保護。而且，在半導體元件 5的表面形成由矽樹脂等具有柔軟性的黏著劑所構成的膜 1 0 (圖3 B)。膜1 0用與9相同的材料，例如矽樹脂 也可以。樹脂膜1 0在圖3A、圖3 B爲了簡略化起見未 圖示。 配線印刷基板3 0與導電導孔絕緣基板2 0交互疊層 形成一個疊層體。當進行疊層時，對配線印刷基板3 0與 導電導孔絕緣基板20進行對位（圖4)，使搭載於配線 印刷基板3 0的半導體元件5配置於導電導孔絕緣基板 2 0的晶片固定腔1 2內，且使導電導孔絕緣基板.2 〇的 連接電極2與配線印刷基板3 0的連接電極7電性連接。 本實施例疊層體爲四層疊層。在四層的疊層構造之頂面以 本紙張尺变適用中國固家揉準（CNS ) A4規格（2】0X 297公釐） ---------裝-----Ί訂-------線 (請先閲讀背.面之注意事項再填寫本頁) -19 - 472330 A7 B7 五、發明説明（17 ) 及底面分別配設當作被覆板的上側導電導孔絕緣基板 4 0 a以及下側導電導孔絕緣基板4 0 b。如此所構成的 疊層構造藉由真空沖壓（Press )等的加熱壓縮機，以黏著 劑4的硬化溫度沖壓，形成由疊層型封裝所構成的半導體 裝置（圖5 )。 圖5所示的疊層構造其半導體元件5爲四層疊層。此 疊層構造被未形成晶片固定腔的上側導電導孔絕緣基板 2 0 a以及未形成晶片固定腔的下側導電導孔絕緣基板 2 0 b夾住，因此，半導體元件5被密閉，提高封裝構造 的可靠度。 此實施例疊層複數層搭載半導體元件5的配線印刷基 板3 0與導電導孔絕緣基板2 0，因切斷其疊層構造，故 可用比製造習知的疊層型封裝之技術還少的工程數來製造 請 先 閲 讀 背 Φ 之 注 意 事 項 再 i 裝 訂 經濟部智慧財產局員工消費合作社印製 涑 其次，參照圖6說明第 明之第二實施例有關的半導 程中的半導體裝置的剖面。 本實施例於各導電導孔 固定腔，而且，於各配線印 元件。此點與第一實施例不 數個晶片固定腔之各內層的 複數個半導體元件的各配線 層構造，疊層辯造以一個半 割，分離成複數個封裝》據 二實施例。圖6係顯示與本發 體裝置之製造方法之一製造工 絕緣基板2 0形成複數個晶片 刷基板3 0搭載複數個半導體 同。其他點則相同。即具有複 導電導孔絕緣基板2 0與具有 印刷基板3 0交互疊層形成疊 導體元件區域爲一單位進行切 此，可謀求形成疊層型封裝的 本紙張尺度適用中國國家標準（CNS 規格（210X297公釐） -20- |72330 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（18 ) 效率化。在圖6中’與圖5對應的部分附加相同的符號。 即此半導體裝置具備搭載各複數個半導體元件5 (本 實施例爲兩個）的複數個配線印刷基板3 0 (本實施例爲 四層）、與具有收容搭載於各配線印刷基板3 0的複數個 半導體元件5之複數個晶片固定腔（本實施例爲兩個） 12之複數個內層的導電導孔絕緣基板20。這些導電導 孔絕緣基板2 0與配線印刷基板3 0交互疊層，據此，可 實現半導體元件的四層疊層構造。在疊層構造之頂面以及 底面分別配設上側導電導孔絕緣基板2 0 a以及下側導電 導孔絕緣基板2 0 b。 詳述的話，圖6所示的半導體裝置係由：收容具有各 兩個開口 1 2的半導體元件5之內層的導電導孔絕緣基板 2 0、搭載各兩個半導體元件5之配線印刷基板3 0、構 成上側被覆板之上側導電導孔絕緣基板2 0 a、以及構成 下側被覆板之下側導電導孔絕緣基板2 0 b所構成。即疊 層型封裝在上側導電導孔絕緣基板2 0 a與下側導電導孔 絕緣基板2 0 b之間，疊層複數層導電導孔絕緣基板2 0 與配線印刷基板3 0之疊層體，且一邊加熱一邊加壓構成 一體。接著，沿著各封裝外形，即以一個半導體元件區域 爲一單位，利用刀片、起槽刀（Router )等切斷疊層構造 形成各個疊層型封裝。 如此，本實施例具有複數個晶片固定腔之各內.層的導 電導孔絕緣基板2 0與具有複數個半導體元件的各配線印 刷基板3 0交互疊層形成疊層構造，最終疊層構造以—個 本纸張尺度適用中國國家標準（CNS > A4規格（210X297公釐） I I I I I ―― I 裝 — — I I I 訂 I I I I __ 線 (請先閲讀背面之注意事項再C寫本頁) -21 - 472330 A7 _ B7_. 五、發明説明（19 ) 半導體元件區域爲一單位進行切割，分離成複數個封裝。 據此，可謀求形成疊層型封裝的效率化。 (諸先閲讀背面之注意事項再譽寫本頁) 此外，本實施例也能獲得與第一實施例相同的效果。 即因疊層構造體被上側以及下側的導電導孔絕緣基板夾住 ，故相對於半導體元件的密閉性提高。此外，在形成於各 疊層體之導電導孔絕緣基板之晶片固定腔收容半導體元件 ，惟因晶片固定腔的尺寸比半導體元件的尺寸大，故當半 導體元件收容於晶片固定腔時，在半導體元件與晶片固定 腔內壁之間形成空間。此空間塡充由彈性體等所構成的具 有柔軟性之黏著劑，例如矽樹脂。藉由塡充具有柔軟性之 黏著劑，提高密封性，提高半導體裝置的耐濕性。此外， 因黏著劑具有柔軟性，故可吸收應力》因此，例如因彎曲 此半導體裝置，即使半導體元件稍微伸展，具有柔軟性的 黏著劑也能吸收半導體元件的伸展。即，即使對半導體裝 置施加外力，藉由具有柔軟性的黏著劑也能吸收產生的應 力。而空間未塡充黏著劑即使殘留空間，也能吸收因空間 所造成的半導體元件的伸展。 經濟部智慧財產局員工消費合作社印製
其次，參照圖7A〜7F說明第三實施例》圖7A係 顯示與本發明之第三實施例有關的半導體裝置之製造方法 中的外層的上側導電導孔絕緣基板4 0 a的剖面圖。圖 7 B係顯示與本發明之第三實施例有關的半導體裝置之製 造方法中的內層的導電導孔絕緣基板4 0的剖面圖。圖 7 C係顯示與本發明之第三實施例有關的半導體裝置之製 造方法中的配線印刷基板50的剖面圖。圖7D、圖7E 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' 一~~ -22- 472330 A7 __ B7_ 五、發明説明（20) (請先閲讀背面之注意事項再#寫本頁) 係分別顯示與本發明之第三實施例有關的半導體裝置之製 造方法之一製造工程中的疊層構造的剖面圖。圖7 F係顯 示藉由與本發明之第三實施例有關的半導體裝置之製造方 法所製造的半導體裝置的剖面圖。 本實施例與第二實施例相同，在內層的各導電導孔絕 緣基板4 0形成複數個晶片固定腔，而且，各配線印刷基 板5 0搭載複數個半導體元件。 即此半導體裝置具備：搭載各複數個半導體元件2 5 (本實施例爲兩個）的複數個配線印刷基板50 (本實施 例爲四層）、與具有收容搭載於各配線印刷基板50的複 數個半導體元件2 5之複數個晶片固定腔（本實施例爲兩 個）32之複數個內層的導電導孔絕緣基板40。這些導 電導孔絕緣基板4 0與配線印刷基板5 0交互疊層，據此 ，可實現半導體元件的疊層構造。在疊層構造之頂面以及 底面分別配設當作被覆板的上側導電導孔絕緣基板4 0 a 以及下側導電導孔絕緣基板4 0 b。 經濟部智慧財產局員工消費合作社印製 導電導孔絕緣基板40a、40b以及導電導孔絕緣 基板4 0如在表面形成當作導電膜之銅箔之聚醯亞胺基板 ，使用在表面形成銅箔的導電膜之絕緣基板2 6。此外， 導電膜並非限定於銅箔，可使用適合當作配線層的任意導 電性材料的膜。導電導孔絕緣基板40a、40b以及導 電導孔絕緣基板4 0使用在表面疊層複數層形成銅.箔的導 電膜之聚醯亞胺基板的疊層基板等也可以。 上側導電導孔絕緣基板4 0 a在絕緣基板2 6的對應 本紙張尺度適用中國國家樣CNS ) A4規格（il0X297公^ )" * 23 - 472330 A7 B7 五、發明説明（21 ) 導孔以及配線的部分上形成罩幕（未圖示）後’鈾刻銅笛 形成金屬銲點2 3並且形成配線圖案（未圖示）。在絕緣 基板2 6的背面塗佈環氧樹脂等的熱硬化型黏著劑2 4 ( 圖7A)。同樣地，內層的導電導孔絕緣基板4〇在絕緣 基板2 6的對應導孔以及配線的部分上形成罩幕（未圖示 )後，蝕刻銅箔形成金屬銲點2 3並且形成配線圖案（未 圖示）。在絕緣基板26的背面塗佈環氧樹脂等的熱硬化 型黏著劑2 4。導電導孔絕緣基板4 0的絕緣基板2 6的 收容半導體元件之區域被沖切，當作晶片固定腔3 2來使 用（圖7 B )。本實施例具有兩個晶片固定腔。爲了謀求 製造工程的效率化，預先配設兩個以上的晶片固定腔較佳 0 經濟部智慧財產局員工消費合作社印製 搭載半導體元件2 5的配線印刷基板5 0如在表面形 成當作導電膜之銅箔之聚醯亞胺基板，使用在表面形成銅 箔的導電膜之絕緣基板2 1。此外，導電膜並非限定於銅 箔，可使用適合當作配線層的任意導電性材料的膜。配線 印刷基板3 0使用在表面疊層複數層形成銅箱的導電膜之 聚醯亞胺基板的疊層基板等也可以。首先，在絕緣基板 2 1的對應導孔以及配線的部分上形成罩幕（未圖示）後 ，餓刻銅范形成金屬鐸點37並且形成配線圖案28(圖 7 C )。半導體元件2 5的連接端子（未圖示）側的面被 矽樹脂等具有柔軟性的黏著劑2 9被覆保護。而且，在# 導體元件2 5的表面形成由矽樹脂等具有柔軟性的黏著劑 3 0。黏著劑3 0用與黏著劑2 9相同的材料，例如砂樹 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公羞) ----- • 24 - 472330 A7 B7 經濟部智慧財產局員工消費合作社印製 五、 發明説明（22 ) 1 I 脂 也可以 〇 1 1 1 利用 覆晶工法等將半 導體元 件 2 5 (半導體 晶 片 ) 黏 1 1 晶 搭 載於 此配線印刷基板 5 0 » 本 實 施 例於各配 線 印 刷 基 1 I 請 1 I 板 5 0搭 載兩個半導體元件2 5 (圖 7 C )。 先 *閱 1 I 1 然後 ，對此配線印刷: 基板5 〇與導電導孔絕緣基板 背 Φ 1 I 4 0 進行 對位疊層，使搭 載於配 線 印 刷 基板5 0 的 半 導 體 之 注 意 1 I 元 件 2 5 配置於導電導孔 絕緣基 板 4 0 的晶片固 定 腔 3 2 事 項 再 1 1 內 » 本實 施例係四層疊層 由配線 印 刷 基 板5 0與 導 電 導 孔 填 寫 裝 絕 緣 基板 4 0所構成的疊 層體。 再 者 在此四層 的 疊 層 構 頁 1 1 造 之 頂面 以及底面分別配 設當作被 覆 板 的上側導 電 導 孔 絕 1 I 緣 基 板4 0 a以及下側導 電導孔 絕 緣 基 板4 0 b 0 進 行 上 1 1 述 對 位後 ，疊層體藉由真 空沖壓 等 的 加 熱壓縮機 以 黏 著 劑 1 訂 2 4 的硬 化溫度沖壓，形 成由疊 層 型 封 裝所構成 的 半 導 體 1 裝 置 (圖 7 D )。 1 1 接著 ，使黏著劑2 4 硬化後 使 用 口徑0 . 2 5 m m 1 | 到 0 .4 m m左右的鑽頭 (Drill ) > 形成貫通金屬銲點 線 I 2 3 、2 7的貫穿孔3 3 。之後 對 貫 穿孔3 3 的 內 部 以 1 1 及 金 屬銲 點上施以銅、金等的電性電鍍， 形成連接電 極 1 1 3 1 (圖 7 E )。 1 I 接著 ，沿著各封裝外 形，即 以 — 個 半導體元 件 區 域 爲 1 I 一 單 位， 以刀片、起槽刀 等切斷 上 述 疊 層構造形 成 各 個 疊 1 1 I 層 型 封裝 (圖 7 F )。 1 本實 施例與第二實施 例相同 在 各 導電導孔 絕 緣 基 板 1 1 4 0 形成 複數個晶片固定 腔3 2 9 而 且 ，在各配 線 印 刷 基 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） -25 - 472330 A7 B7 五、發明説明（23 ) 板5 0搭載複數個半導體元件2 5 ’交互疊層這些疊層體 形成疊層構璋，最終以刀片切斷疊層構造分離成複數個封 裝。據此，可謀求形成疊層型封裝的效率化。 本實施例與第一實施例以及第二實施例相同’疊層構 造被未形成晶片固定腔的上側導電導孔絕緣基板4 0 a以 及未形成晶片固定腔的下側導電導孔絕緣基板4' 〇 b夾住 ，因此，半導體元件2 5被密閉，提高封裝構造的可靠度 。在下側導電導孔絕緣基板4 0 b形成適宜形狀的外部端 子（未圖示）β 疊層複數層搭載半導體元件2 5的配線印刷基板5 0 與導電導孔絕緣基板4 0，藉由切斷其疊層構造，分離成 複數個封裝，可用比製造習知的封裝之技術還少的工程數 來製造。 其次，參照圖8說明第四實施例。 圖8係顯示藉由與本發明之第四實施例有關的半導體 裝置之製造方法所製造的半導體裝置的剖面圖。 此半導體裝置具備：搭載半導體元件2 5的複數個配 線印刷基板5 0、與具有收容搭載於各配線印刷基板5 0 的半導體元件2 5之空間，即晶片固定腔3 2之複數個導 電導孔絕緣基板4 0。這些導電導孔絕緣基板4 0與配線 印刷基板5 0交互疊層，據此，可實現半導體元件的疊層 構造。本實施例的疊層構造，半導體元件2 5爲四層疊層 。此疊層構造被未形成晶片固定腔的上側導電導孔絕緣基 板4 0 a以及未形成晶片固定腔的下側導電導孔絕緣基板 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） ---------^-- (請先閲讀背面之注意事項再填寫本頁) 訂！ 經濟部智慧財產局員工消費合作社印製 -26 - 472330 A7 ____B7_____ 五、發明説明（24 ) 4 0 b夾住，因此，半導體元件2 5被密閉，提高封裝構 造的可靠度。 (請先閲讀背面之注意事項再填寫本頁) 即在此疊層構造中，經由配線連接於各半導體元件 2 5的連接電極形成於疊層構造的導孔部。連接電極由連 接於接地（GND)線之連接電極3 1 a、連接於訊號線 之連接電極3 1 b、3 1 c所構成。此外，在上側以及下 側導電導孔絕緣基板40a、40b形成由鋁或銅等所構 成的金屬膜3 3。金屬膜3 3例如由金屬箔形成。金屬膜 3 3或可利用濺鍍（Sputtering )鋁或銅所獲得的金屬層來 形成。此金屬膜3 3與連接於接地線之連接電極3 1 a電 性連接，但不與連接於訊號線之連接電極3 1 b、3 1 c 連接。如此一來，藉由連接金屬膜3 3於接地線，可產生 相對於疊層構造的遮蔽（Shield )效果。透過適宜調整金 屬膜33的材料或厚度、連接電極3 1 a、3 lb、 3 1 c的材料或寬度等，可提高此效果。 其次，參照圖9A、9 B說明第五實施例。 經濟部智慧財產局員工消«-合作社印製 圖9 A係顯示藉由與本發明之第五實施例有關的半導 體裝置之製造方法所製造的半導體裝置的剖面圖。圖9 B 係顯示ffl 9 A的半導體裝置的半導體元件部之擴大且詳細 剖面圖。 此半導體裝置具備：搭載半導體元件2 5的複數個配 線印刷基板5 0、與具有收容搭載於配線印刷基板5 0的 半導體元件2 5之空間，即晶片固定腔3 2之複數個導電 導孔絕緣基板4 0。這些導電導孔絕緣基板4 0與配線印 本紙張认適用巾關家鰣（CNS ) A4祕（210X297公釐)~ 1472330 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（25 ) 刷基板5 0交互疊層，據此，可實現半導體元件的疊層構 造。本實施例的疊層構造，半導體元件2 5爲四層疊層。 此疊層構造被未形成晶片固定腔的上側導電導孔絕緣基板 4 0 a以及未形成晶片固定腔的下側導電導孔絕緣基板 4 0 b夾住，因此，半導體元件2 5被密閉，提高封裝構 造的可靠度。 此疊層構造如圖9 B所示，半導體元件部2 5由矽晶 片25a、25b、25c、25d所構成，矽晶片 25a、25b、25c、25d夾隔著連接電極之凸塊 (Bump ) 3 4依次曼層。 本實施例比第一至第四實施例之半導體裝置，更可使 半導體元件多層，此外，也能獲得薄的疊層型封裝。 本發明透過以上的構成，可獲得具有薄的疊層型封裝 之半導體裝置。而且，疊層型封裝的疊層構造被未形成晶 片固定腔的外層之上側導電導孔絕緣基板以及未形成晶片 固定腔的外層之下側導電導孔絕緣基板夾住，因此’半導 體元件被密閉，提高封裝構造的可靠度。此外，雖然形成 於各疊層體的導電導孔絕緣基板之晶片固定腔收容半導胃 元件，但因晶片固定腔的尺寸比半導體元件的尺寸小，故 在晶片固定腔收容半導體元件時，在半導體元件與晶 定腔的內壁間形成空間。此空間塡充由彈性體等所構$ @ 具柔軟性的黏著劑，例如矽樹脂。藉由塡充具柔軟性的黏 著劑，提高密封性，提高半導體裝置的耐濕性。此外’因 黏著劑具有柔軟性，故可吸收應力。因此’因彎曲此1半導 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----------^-----------線 (請先閱讀背面之注意事項再填寫本頁) 472330 A7 _____B7_ 五、發明説明（26 ) 體裝置，即使半導體元件稍微伸展，具有柔軟性的黏著劑 也能吸收半導體元件的伸展。即，即使對半導體裝置施加 外力，藉由具有柔軟性的黏著劑可吸收產生的應力。而空 間未塡充黏著劑即使殘留空間，也能吸收因空間所造成的 半導體元件的伸展。而且，疊層複數層搭載半導體元件之 配線印刷基板與導電導孔絕緣基板，藉由切斷其疊層構造 ，可用比製造習知的疊層型封裝之技術還少的工程數來製 造疊層型封裝。 ---------裝-----—訂------束 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -29-

Claims (1)

  1. 472330 ABCD 經濟部智慧財產局^:工消費合作社印· 六、申請專利範圍 第89116706號專利申請案 中文申請專利範圍修正本 民國90年10月修正 1 ·—種半導體养西声備： 疊層複數層搭載半導體元4的配線印刷基板與導電性 導孔絕緣基板之疊層體的疊層構造， 具備配線印刷基板具備分別埋入複數個貫穿孔所形成 的複數個連接電極以及分別與此連接電極電性連接的複數 條配線，其中 該半導體元件與配線印刷基板所具備的該配線電性連 接， 該絕緣基板具有比用以收容搭載於該配線印刷基板的 半導體元件之半導體元件尺寸大的晶片固定腔，且具備埋· 入複數個貫穿孔所形成的連接電極， 該導電導孔絕緣基板與該配線印刷基板係疊層，使該 導電導孔絕緣基板之該連接電極與該配線印刷基板之該連 接電極電性連接，且使搭載於該配線印刷基板之該半導體 兀件收容於該導電導孔絕緣基板之該晶片固定腔，構成一 個該疊層體。 2 . —種半導體# 備： 疊層複數層搭載半導體元配線印刷基板與導電導 孔絕緣基板之疊層體的疊層構造；以及疊層於最上層的疊 層體的導電導孔絕緣基板上，具備分別埋入複數個貫穿孔 、紙張尺度適用中國國家梯準（CNS ) A4規格（2丨OX2Q7公釐） (請先閱讀背面之注意事項再填寫本頁) -裝- --、1τ------'絲---- 7 4 補充 Α8 Β8 C8 D8 所形 ;其 複數 配線 接， 導電導孔 基板的半導體 具備埋入複數 該導電導 導電導孔絕緣 連接電極電性 體元件收容於 一個該疊層體 3 ·如申 置，其中該半 申請專利範圍 成的複數個連接電極之外層的上側導電導孔絕緣基板 中 該配線印刷基板具備分別埋入複數個貫穿孔所形成的 個連接電極以及分別與此連接電極電性連接的複數條 7 該半導體元件與配線印刷基板所具備的該配線電性連 絕緣基板具有比用以收容搭載於該配線印刷 元件之半導體元件尺寸大的晶片固定腔，且 個貫穿孔所形成的連接電極， 孔絕緣基板與該配線印刷基板係疊層，使該 基板之該連接電極與前述配線印刷基板之該 連接，且使搭載於該配線印刷基板之該半導 該導電導孔絕緣基板之該晶片固定腔，構成 〇 請專利範圍第1項或第2項所述之半導體裝 導體元件其厚度大約3 〇至2 0 0 較佳 4 ·如申請專利範圍第1項或第2項所述之半導體裝 置，其中該半導體裝置係疊層於最下層的疊層體之配線印 刷基板上，更具備具有分別埋入複數個貫穿孔所形成的複 數個連接電極之外層下側的導電導孔絕緣基板，該下側的 導電導孔絕緣基板之第一面與該疊層體之最下層的配線印 刷基板接觸，使該下側的導電導孔絕緣基板之該複數個連 私紙張尺度適用中國國家棵準（CNS ) A4規格（210X297公釐） ----------藤------訂------絲、 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -2-
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 接電極與該最下層的疊層體之配線印刷基板之該複數個連 接電極電性連接，且在該下側的導電導孔絕緣基板之第二 面，形成與埋入該下側的導電導孔絕緣基板之複數個貫穿 孔所形成的該複數個連接電極電性連接的複數個外部端子 〇 5 .如申請專利範圍第3項所述之半導體裝置，其中 該半導體裝置係疊層於最下層的疊層體之配線印刷基板上 ’更具備具有分別埋入複數個貫穿孔所形成的複數個連接 電極之外層下側的導電導孔絕緣基板，該下側的導電導孔 絕緣基板之第一面與該疊層體之最下層的配線印刷基板接 觸，使該下側的導電導孔絕緣基板之該複數個連接電極與 該最下層的疊層體之配線印刷基板之該複數個連接電極電 性連接，且在該下側的導電導孔絕緣基板之第二面，形成 與埋入該下側的導電導孔絕緣基板之複數個貫穿孔所形成· 的該複數個連接電極電性連接的複數個外部端子。 6 ·如申請專利範圍第1項或第2項所述之半導體裝 置，其中在各該疊層體的導電導孔絕緣基板之該晶片固定 腔與收納於此晶片固定腔之該半導體元件之間，形成吸收 應力的空間。 7 ·如申請專利範圍第3項所述之半導體裝置，其中 在各該疊層體的導電導孔絕緣基板之該晶片固定腔與收納 於此晶片固定腔之該半導體元件之間，形成吸收應力的空 間。 8 .如申請專利範圍第4項所述之半導體裝置，其中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----------^------tT------ (請先閲讀背面之注意事項再填寫本頁) -3- 7 4 經濟部智慧財產局8工消費合作社印製 ο Α8 Βδ C8 D8 ^、申請專利範圍 在各該疊層體的導電導孔絕緣基板之該 於此晶片固定腔之該半導體元件之間， 間。 9 .如申請專利範圍第4項所述之 該空間塡充軟性黏著劑。 10.—種半導裝置的製造方法， 形成複數個分別埋入複數個貫穿孔 接電極以及具備分別與此連接電極電性 之配線印刷基板之工程： 搭載半導體元件於該配線印刷基板 電性連接搭載於該配線印刷基板的 線印刷基板之該配線之工程； 在搭載半導體元件於該配線印刷基 搭載於該配線印刷基板的半導體元件之 的晶片固定腔，且具備埋入複數個貫穿 極，更在背面形成複數層形成黏著劑層 板之工程； 疊層該導電導孔絕緣基板的一個與 一個，使該導電導孔絕緣基板之該連接 刷基板的該連接電極電性連接，且使搭 板之該半導體元件收容於該導電導孔絕 定腔，製作這些基板的一個疊層體之工 該疊層體之該導電導孔絕緣基板的 刷基板的一個藉由該黏著劑相互黏著’ 本紙張尺度適用中國國家摞準（CNS ) Α4规格（210X297公釐） 晶片固定腔與收納 形成吸收應力的空 半導體裝置，其中 具備： 所形成的複數個連 連接的複數條配線 之工程； 半導體元件與該配 板時，具有比收容 半導體元件尺寸大 孔所形成的連接電 之導電導孔絕緣基 該配線印刷基板的 配線，與此配線印 載於該配線印刷基 緣基板之該晶片固 程；以及 一個，與該配線印 一體化這些基板之 (請先閱讀背面之注意事項再填寫本页) -4 -
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 工程。 1 1 . 一種半導裝置的製造方法，具備： 在主面形成複數個形成配線的配線印刷基板之工程； 搭載半導體元件於該配線印刷基板之工程； 電性連接搭載於該配線印刷基板的半導體元件與配線 印刷基板之該配線； 搭載半導體元件於該配線印刷基板時，具有比收容搭 載於該配線印刷基板的半導體元件之半導體元件體積大的 晶片固定腔，在背面形成複數層形成黏著劑層之導電'導孔 絕緣基板之工程； 該複數個導電導孔絕緣基板的每一個與該複數個配線 印刷基板的每一個交互疊層，使搭載於該配線印刷基板的 該半導體元件收容於該導電導孔絕緣基板之該晶片固定腔 ，構成這些基板的疊層構造之工程； 該疊層構造之該複數個導電導孔絕緣基板的每一個， 與該複數個配線印刷基板的每一個藉由該黏著劑相互黏著 ，一體化這些基板之工程； 形成貫通該疊層構造之複數個導孔之工程；以及 在該複數個貫穿孔形成連接電極之工程。 1 2 .如申請專利範圍第1 0項所述之半導體裝置的 製造方法，其中在該一體化工程之後’具備在疊層方向切 斷該疊層體之工程。 工3 .如申請專利範圍第1 1項所述之半導體裝置的 製造方法，其中在該—體化工程之後’具備在疊層方向切 尺度適^中國國家標準（CNS ) Α4ίϊ格（210X297公釐） ----------Ί------tx------if (請先閲讀背面之注意事項再填寫本页) m 贫巧Ί正· ^*7 Α8 k s 、補香, D8 申請專利範圍 半 ο 之 3 述約 所大 項度 2 厚 1 其 第件 或元 項體 ο 導 1 半 第該 圍中 範.其 。 利 ， 程專法 工請方 之申造。 造如製m 構 .的 β 層 4 置 ο 疊 1 裝 ο 該體 2 斷導至 ----------^------訂—^-----# (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210X297公釐） -6-
TW089116706A 1999-08-26 2000-08-18 Semiconductor device and the manufacturing method thereof TW472330B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1999239033A JP3934284B6 (ja) 1999-08-26 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW472330B true TW472330B (en) 2002-01-11

Family

ID=17038891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089116706A TW472330B (en) 1999-08-26 2000-08-18 Semiconductor device and the manufacturing method thereof

Country Status (3)

Country Link
US (1) US6469374B1 (zh)
KR (1) KR100375118B1 (zh)
TW (1) TW472330B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652362B2 (en) 2006-03-29 2010-01-26 Hynix Semiconductor Inc. Semiconductor package stack with through-via connection

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
JP2002009236A (ja) * 2000-06-21 2002-01-11 Shinko Electric Ind Co Ltd 多層半導体装置及びその製造方法
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
MXPA02005829A (es) * 2001-06-13 2004-12-13 Denso Corp Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado.
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
JP2003110091A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及び半導体装置の製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
EP1489657A4 (en) * 2002-02-06 2011-06-29 Ibiden Co Ltd SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP4363823B2 (ja) * 2002-07-04 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の実装システム
US6768186B2 (en) 2002-10-15 2004-07-27 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
JP3908148B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
JP3740469B2 (ja) * 2003-01-31 2006-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100621437B1 (ko) * 2004-11-15 2006-09-08 삼성전자주식회사 수리가 쉬운 반도체 패키지의 기판 실장 구조, 적층 패키지및 반도체 모듈
JP2006324568A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 多層モジュールとその製造方法
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
DE102005043557B4 (de) * 2005-09-12 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
JP4528715B2 (ja) * 2005-11-25 2010-08-18 株式会社東芝 半導体装置及びその製造方法
US7737539B2 (en) * 2006-01-12 2010-06-15 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
US8409921B2 (en) * 2006-01-12 2013-04-02 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
TWI277190B (en) * 2006-03-07 2007-03-21 Ind Tech Res Inst Package structure for electronic device
US7385283B2 (en) * 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
TWI328865B (en) * 2006-10-31 2010-08-11 Ind Tech Res Inst Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof
US7656017B2 (en) * 2006-12-18 2010-02-02 Stats Chippac Ltd. Integrated circuit package system with thermo-mechanical interlocking substrates
JP2008166527A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法
SG146460A1 (en) 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
KR100874926B1 (ko) * 2007-06-07 2008-12-19 삼성전자주식회사 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템
JP2009252893A (ja) * 2008-04-03 2009-10-29 Elpida Memory Inc 半導体装置
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
FR2939963B1 (fr) * 2008-12-11 2011-08-05 St Microelectronics Grenoble Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
CN101681903B (zh) * 2009-03-30 2012-02-29 香港应用科技研究院有限公司 电子封装及其制作方法
US8194411B2 (en) * 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
US20150221570A1 (en) * 2014-02-04 2015-08-06 Amkor Technology, Inc. Thin sandwich embedded package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212127B2 (ja) 1992-04-07 2001-09-25 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
KR0184076B1 (ko) 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
JPH10163414A (ja) 1996-09-17 1998-06-19 Hitachi Ltd マルチチップ半導体装置
JPH10135267A (ja) 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd 実装基板の構造及びその製造方法
JPH11145381A (ja) 1997-11-12 1999-05-28 Denso Corp 半導体マルチチップモジュール
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6274929B1 (en) * 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JP3563604B2 (ja) * 1998-07-29 2004-09-08 株式会社東芝 マルチチップ半導体装置及びメモリカード
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652362B2 (en) 2006-03-29 2010-01-26 Hynix Semiconductor Inc. Semiconductor package stack with through-via connection

Also Published As

Publication number Publication date
KR100375118B1 (ko) 2003-03-08
KR20010067110A (ko) 2001-07-12
US6469374B1 (en) 2002-10-22
JP2001068624A (ja) 2001-03-16
JP3934284B2 (ja) 2007-06-20

Similar Documents

Publication Publication Date Title
TW472330B (en) Semiconductor device and the manufacturing method thereof
JP4424351B2 (ja) 立体的電子回路装置の製造方法
CN1812689B (zh) 多层电路基板及其制造方法
TW511409B (en) Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
CN103747616B (zh) 元器件内置模块
WO2000014802A1 (fr) Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique
JP2003522401A (ja) 積層型集積回路パッケージ
JP2008288298A (ja) 電子部品を内蔵したプリント配線板の製造方法
JPH1056099A (ja) 多層回路基板およびその製造方法
TW200532823A (en) Circuit device
EP0272046A2 (en) Circuit arrangement including a composite ceramic substrate
JP4074040B2 (ja) 半導体モジュール
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
TW440977B (en) Semiconductor device, connection for semiconductor chip, circuit board and electronic machine
JP2001085603A (ja) 半導体装置
JP4065125B2 (ja) 部品内蔵モジュール並びにその製造方法
JPH07106509A (ja) 多層構造半導体装置
JP2003031954A (ja) 電子部品内蔵型多層基板とその製造方法
JPH01183196A (ja) 多層印刷配線板装置の製造方法
JP3934284B6 (ja) 半導体装置及び半導体装置の製造方法
TW200539491A (en) Battery with embedded electronic circuit
TWI324385B (en) Multiple die integrated circuit package
JP4247623B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent