TW470983B - Multi-layer capacitor, wiring substrate, decoupling circuit, and high-frequency circuit - Google Patents

Multi-layer capacitor, wiring substrate, decoupling circuit, and high-frequency circuit Download PDF

Info

Publication number
TW470983B
TW470983B TW089103343A TW89103343A TW470983B TW 470983 B TW470983 B TW 470983B TW 089103343 A TW089103343 A TW 089103343A TW 89103343 A TW89103343 A TW 89103343A TW 470983 B TW470983 B TW 470983B
Authority
TW
Taiwan
Prior art keywords
external terminal
capacitor
multilayer capacitor
patent application
electrodes
Prior art date
Application number
TW089103343A
Other languages
English (en)
Inventor
Yoichi Kuroda
Masaaki Taniguchi
Yasuyuki Naito
Haruo Hori
Takanori Kondo
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18216633&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW470983(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Application granted granted Critical
Publication of TW470983B publication Critical patent/TW470983B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

470983 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（/ ) 本發明之背景 1. 本發明之領域 本發明係有關於多層電容器、接線基板、去親電路、 以及高頻電路。更特定的是，本發明係有關於零配於改善 .高頻電路之多層電容器以及藉由該多層電容器所界定之接 線基板、去耦電路、以及高頻電路。 2. 相關技術之說明 大多數習知的多層電容器係由陶瓷電介質或類似者所 構成。此種多層電容器係包含一種具有複數個疊層的介電 層、複數對相互面對的第一內部電極以及複數對相互面對 的第二內部電極交錯地設置在該些介電層被疊層的方向上 之電容器，該些電極對係透過介電層而相對著，以界定出 複數個電容器單元。一個第一外部端子電極係被設置在該 電容器的第一端面上，並且一個第二外部端子電極係被設 置在該電容器的第二端面上。該等第一內部電極係延伸出 到達該電容器的第一端面以電氣連接至該第一外部端子電 極。此外，該等第二內部電極係延伸出到達該電容器的第 二端面以電氣連接至該第二外部端子電極。 在上述的多層電容器中，例如說，電流係從該第二外 部端子電極流到該第一外部端子電極，並且更明確地說， 電流係從該第二外部端子電極流到該第二內部電極、從該 第二內部電極通過一個介電層而到達該第一內部電極、並 且接著在通過該第一內部電極之後、到達該第一外部端子 電極。 4 ---------------- (請先閱讀背面之注咅？事項再填寫本頁) 言 Γ 良 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公釐） 4709S3 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2 ) 當電容器的電容係由符號C所指示、等效串聯電感 (ESL)由符號L所指示、並且稱作爲等效串聯電阻(ESR)之 電極的電阻由符號R所指示時，電容器的等效電路係由一 個其中由符號C、L與R所分別指示的電容、等效串聯電 感、以及等效串聯電阻串聯連接之電路所表示。 在此等效電路中，諧振頻率f。係等於由式子1/[2ττ X (LXC)1/2]所獲得的値，並且該電路在頻率高於該諧振頻率 之下並不具有電容器的作用。換言之，當L的値，亦即， ESL的値爲小的之際，諧振頻率f。越高，因而該電路可被 用在更高的頻率之下。雖然銅利用於內部電極已經被思及 來降低ESR的値，但是當電容器是用於微波範圍內時，具 有減小的ESL値之電容器是所需要的。 此外，同樣必要的是降低在被用作爲連接到一個供應 電力給MPU晶片作爲一個內含在工作站、個人電腦、以及 其它含有微處理器的電子裝置中的微處理單元之電源供應 電路的去耦電容器之電容器中的ESL値。 圖8是描繪一種其中MPU 1與電源供應單元2連接在 一起之結構的例子之方塊圖。 在圖8中，該MPU 1具有一個MPU晶片3以及一個 記憶體單元4。該電源供應單元2係供應電力給該MPU晶 片3。一個去耦電容器5係連接至從該電源供應單元2到 該MPU晶片的電源供應電路。此外，一個信號電路係被 設置在從該MPU晶片3延伸之該記憶體單元4的側邊。 類似於典型的去親電容器，內含在上述的MPU 1中之 5 __________ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------I--------^---------^ (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（3 ) 去耦電容器5係被用於吸收雜訊並且平滑化電源的變動。 此外，生產具有操作頻率超過500 MHz並且高達1GHz的 MPU晶片3近來已經在規劃。有關此種MPU晶片3，爲 了達到高速的運作，當立即需要電源時，例如在啓動之際 ，具有快速電源供應跑功能以在數毫微(nano)秒之內從電 容器中所充電的電力提供電力是必要的。 因此，在該MPU 1中所用的去耦電容器5之內，具有 儘可能低的電感成分是必要的，例如，10 pH或是更低。 因此，一種具有如此低的電感之電容器是此種應用所需的 〇 更明確地說，在某一具有大約500 MHz的操作時脈頻 率的MPU晶片3中，大約2.0 V的直流電源係被供應，並 且功率消耗大約爲24 W，亦即，其係被設計使得大約I2 A的電流流動。爲了降低功率消耗，當MPU 1未運作時， 一種其中功率消耗降至1 W或以下的睡眠模式係被採用。 當從睡眠模式轉換到主動模式時，主動模式所需的電力必 須在該操作時脈期間被供應到該MPU晶片3。例如，在 500 MHz的操作頻率下，當從睡眠模式轉換到主動模式時 ，電力必須在大約4到7毫微秒之內被供應。 然而，由於從該電源供應單元2及時地供應上述的電 力是不可能的，因此在來自電源供應單元2的電力被供應 之前的期間中，電力係藉由釋放儲存在靠近該MPU晶片3 而設置的去耦電容器5中的電荷而被供應到該MPU晶片3 〇 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 29f公釐） -----------—裂--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 470983 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（f) 當操作時脈頻率是1 GHz時，爲了滿足此一功能，靠 近該MPU晶片3而設置的去耦電容器5之ESL値必須是 至少10 pH或更低。 由於前述習知的多層電容器之ESL値係處於大約500 pH至800 pH的範圍內，其係遠高於上述之1〇 pH的値。 一電感成分係產生在多層電容器中，因爲具有由流過該多 ，；.t. · .·. . .乂......_... .., ........ 層電容器的電流方向所決定之方向的磁通量係被感應，因 而一自身電感的成分係被產生。 有關於上述的背景，能夠達到在ESL上的降低之多層 電容器的結構係被提出於，例如是日本未審查專利公開第 2456216號案、美國專利第5,880,925號案、日本未審查 專利公開第2-159008號案、日本未審查專利公開第11-144996號案、以及日本未審查專利公開第7-201651號案 之中。 前述在ESL上的降低主要是藉由抵消在該多層電容器 …- .... . .. . ... .. 中所感應的磁通量來達成的。爲了產生此種磁通量的抵消 ，流過該多層電容器的電流方向係被多樣化。此外，爲了 多樣化電流的方向，配置在電容器的外部表面上之端子電 極的數目以及延伸坏電氣連接至該等端子電極之內部電極 的部分之數目係被增加，並且於是該些內部電極之延伸的 部分係被配置爲朝向不同的方向。 然而，在如上所述的多層電容器中用以獲得減小的 ESL値之上述的解決方案尙未足夠有效。例如，雖然一種 其中內部電極係延伸出電容器之兩個相對的側表面之結構 7 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公ϋ --------II----I 訂-丨-------線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 4 70f 983 五、發明說明（夕） 係描述於日本未審查專利公開第2_256216號案、美國專利 第5,880,925號案、以及日本未審查專利公開第2_159008 號案中，但是ESL値只能夠被降低至大約1〇〇 pH。 此外，在日本未審查專利公開第1卜144996號案中’ 雖然一種其中內部電極係延伸出電容器之四個側表面之結 構保被描述，但是在此例中最育HESL値並不低於4〇 pH 0 此外，在日本未審查專利公開第7-201651號案中，雖 然一種其中內部電極係延伸出電容器的上下主要表面之結 構係被描述，但是在此例中最有效的ESL値並不低於5〇 pH。 因此，習知地，在一種內含一條電源供應線路之高頻 電路虫，其係被用於MPU晶片而包含此種多層電容器，例 如，爲了要獲得10 pH或更低的ESL値，揮數個並聯地連 接之多層電容器必須被安裝到一個接線基板之上。於是， 安裝該些多層電容器所需的面積係大爲地增加，此係妨礙 到在界定此種高頻電路之電子裝置的成本與大小上的降低 〇 本發明之槪要 爲了克服上述的問題，本發明的較佳實施例係提供一 種大大地且有效地降低ESL値之多層電容器，並且提供內 3此種新頑的多層電谷益之一1種接線基板、一^種去親電路 以及一種高頻電路。 根據本發明之一較佳實施例，其係提供有一種多層電 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------I-------叙--------訂---------線 (請先閱讀背面之注咅P事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 470983 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明u ) 容器係具有一個內含複數個疊層的介電層之電容器主體。 在此電容器的內部，透過該些介電層中特定的介電層而相 互面對的至少一對大致矩形的第一內部電極以及至少一對 大致矩形的第二內部1電極係被設置。第一外部端子電極以 及第二外部端子電極係被設置在至少一大致平行於該電容 器的第一與第二內部電極而延伸之主要表面之上。 此外，複數個第一饋通導體以及複數個第二饋通導體 係被設置在該電容器的內部。該些第一饋通導體係穿過該 複數個介電層中特定的介電層以電氣連接該些第一內部電 極以及該些第一外部端子電極，使得該些第一饋通導體係 電氣絕緣於該些第二內部電極，並且該些第二饋通導體係 穿過特定的介電層以電氣連接該些第二內部電極以及該些 第二外部端子電極，使得該些第二饋通導體係電氣絕緣於 該些第一內部電極。 該些複數個第一與第二饋通導體係被分布在該些第一 與第二內部電極的整個區域之上。 該些第一與第二饋通導體係被配置使得該些第一與第 二饋通導體相互抵消由流經該些第一與第二內部電極之電 流所感應的磁場，並且該些第一與第二饋通導體係被彼此 相鄰地設置，以被分布大致在一個正方形的角落處。 爲了解決前述技術上的問題，當該些第一與第二饋通 導體之對準間距係由P所表示並且該些第一與第二饋通導 體的總數係由N所表示時，一種配置係被設定使得P/N的 比率大約是0.085 mm或是更小。 9 ------------I -- (請先閱讀背面之注意事項再填寫本頁) -V5
T 象 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 47〇a：i3 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（rj ) 甚至更佳的是，該比率P/N係不高於約0.04 mm。 較佳的是，在根據本發明之較佳實施例的多層電容器 中，該些第一與第二外部f子電極係以一種相對應於該些 第一與第二饋通導體之點狀配置來加以分布。 ............. ..... …· - --- 較佳的是，在此例中，一個焊錫凸塊係分別被設置在 每個第一與第二外部端子電極之處。 此外，在根據本發明之較佳實施例的多層電容器中， 較佳的是，該些第一與第二外部端子電極係僅被設置在該 電容器之一主要表面之上。 或者是，該些第一與第二外部端子電極可被設置在該 電容器的兩個主要表面之上、或者是該些第一外部端子電 極可被設置在該電容器之一主要表面之上並且該些第二外 部端子電極可被設置在該電容器之另一主要表面之上。 根據本發明之較佳實施例的多層電容器可被配置來界 定一個去耦電容器，其係連接到一個用於被結合在一微處 理單元中作爲一個MPU之MPU晶片的電源供應電路。 此外，根據本發明之另一較佳實施例，其係提供有— 種其上安裝有上述的多層電容器中之一種的接線基板。 如上所述，當根據本發明的較佳實施例之多層電容器 被應用到一接線基板作爲特定的較佳實施例中之一時，_ 個被納入微處理單兀中之MPU晶片可以被安裝到該接線基 板上。此外，在該接線基板之上係設置有一供應電源給該 MPU晶片之電源供應高壓端接線導體以及一接地接線導體 。其中該多層電容器之第一外部端子電極與第二外部端子 10 本紙張尺度適^中國國家標Ϊ (CNS)A4規袼（210 X 297公釐） "~ — ------------I I--I--I 訂·-------- (請先閱讀背面之注意事項再填寫本頁) 471)983 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明u ) 電極中之一種外部端子電極可被電氣連接至該電源供應高 壓端接線導體，而該些第一外部端子電極與第二外部端子 電極之另一種外部端子電極可被連接至該接地接線導體。 較佳的是，該些第一與第二外部端子電極可分別藉由 一凸塊連接到上轉的接線基板。 根據本發明之另一較佳實施例，其係提供有一種內含 上述新穎的多層電容器中之一種多層電容器的去耦電路。 根據本發明之另一較佳實施例，其係提供有一種內含 上述的多層電容器中之一種多層電容器的高頻電路。 本發明之其它的特徵、元件、優點以及特點將在以下 參考附圖的本發明之較佳實施例的詳細說明中加以描述， 其中相同的參考圖號係指示著相同的元件。 之簡要說明 圖W是描繪根據本發明之第一較佳實施例的多層電容 器11之內部結構的平面圖，其中圖(1A係爲其中第一內部 電極Η被設置的剖面表面，而圖係爲其中第二內部電 極15被設置的剖面表面； 圖是沿著在圖:1Α與1.Β中所顯示的線段ΙΙ-ΙΙ所取 之剖面圖； 圖 '心是描繪根據本發明之第二較佳實施例的多層電容 器26之平面圖； 圖4是描繪在一個界定其中第一與第二饋通導體2〇與 21被分布的一種狀態之方形27中、第一饋通導體2〇與第 二饋通導體21在分別沿著彼此相鄰的第一與第二側邊28 11 --------------- (請先閱讀背面之注意事項再填寫本頁)· 言
T i 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） 470983 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（？） 與29之方向上的對準間距P1與P2之間的差値相關的公 差之圖； 圖$是根據本發明之第三較佳實施例的多層電容器30 之剖面圖， 圖6是根據本發明之第四較佳實施例的多層電容器31 之剖面圖， 圖7是描繪內含根據本發明之第一較佳實施例的多層 電容器11以界定一去耦電容器的MPU 33之結構上實例的 剖面圖；並且 圖8是描繪其中ΜΡϋ 1與電源單元2被連接之結構的 方塊圖。
丰要部份代表符號之簡要說明 1 MPU 2電源供應單元 3MPU晶片 4記憶體單元 5去耦電容器 11多層電容器 12介電層 13電容器主體 14第一內部電極 15第二內部電極 16、17主要表面 18第一外部端子電極 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) -------------表--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 舍讳杳考—見J启員二7^費/口竹相印絮 r/o_3 A7 B7 五、發明說明（f。） 19第二外部端子電極 20第一饋通導體 21第二饋通導體 22、23導電焊墊 24、25焊錫凸塊 26多層電容器 27方形構件 28第一側邊 29第二側邊 30、31多層電容器 33 MPU 34腔室 35接線基板 36MPU晶片 37主機板 4〇、41、43電源供應高壓端通孔導體 42、47端子 44高壓端導電焊接區 45、46、48接地通孔導體 49接地側導電焊接區 較佳實施例之詳細說明 圖ΙΑ、1B、與2係分別顯示根據本發明之第一較佳 實施例的多層電容器Π。圖1A與1B是描繪該多層電容 器11的內部結構之平面圖，其中圖1A與1B係顯示不同 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------線 —1- (請先閱讀背面之注意事項再填寫本頁) 470983 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（（丨） 的剖面表面。此外，圖2是沿著分別在圖1A與1B中所示 的線段II-II所取的剖面圖。 該多層電容器11具有一個內含複數個疊層的介電層 12之主要的電容器主體13。該些介電層12較佳的是由例 如陶瓷電介質所製成。 在該電容器主體13的內部，至少一對第一大致矩形的 內部電極Η與至少一對第二大致矩形的內部電極1S係被 設置，每個該些電極對係分別透過一特定的介電層12而相 互面對的。在此較佳實施例中，該些第一與第二內部電極 14與15較佳的是具有大致方形的形狀。此外，複數對第 一內部電極14與複數對第二內部電極15係被設置。 此外，在該電容器13的大致平行於該些內部電極14 與15而延伸之至少一個主要表面16與17之上，第一外部 端子電極18與第二外部端子電極19係被設置。在此第一 較佳實施例中，這些外部端子電極18與19較佳的是被設 置在該主要表面17之上。 該些第一與第二外部端子電極18與19係分別被設置 在該主要表面Π之上，使得該些外部端子電極18與19係 以一種對應於第一饋通導體20與第二饋通導體21的位置 之點狀配置來加以設置。此外，在此較佳實施例中，該些 第一外部端子電極18較佳的是包含導電焊墊22以及設置 在焊墊22之上的焊錫凸塊24，並且該些第二外部端子電 極19較佳的是包含導電焊墊23以及設置在焊墊23之上的 焊錫凸塊25。 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------* .丨丨 I 1 I I I 訂·---I--1 (請先閱讀背面之注意事項再填寫本頁) 470983 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（θ) 此外，在該電容器主體13的內部，複數個第一饋通導 體20係穿過特定的介電層12以電氣連接該些第一內部電 極14與第一外部端子電極18，使得該些第一饋通導體20 電氣絕緣於該些蓽二內部電極.15。此外，複數個第二饋通 導體21係穿過特定的介電層12以電氣連接該些第二內部 電極15與第二外部端子電極19，使得the第二饋通導體 21電氣絕緣於該些第一內部電極14。 較佳的是，該些複數個第一與第二饋通導體20與21 係被分布在該些第一內部電極14與第二內部電極15的整 個區域之上。 在此較佳實施例中，該等複數個第一內部電極14與該 等複數個第二內部電極15係被設置，使得由介於該些第一 內部電極14與第二內部電極15之間所界定的電容是藉由 該等第一與第二饋通導體20.與21而並聯地連接。該等並 聯連接的電容係分別在該等第一與第二外部端子電極18與 19之間引出。 該等第一饋通導體20以及該等第二饋通導體21係被 定位使得該等饋通導體20與21相互抵消由流經該些內部 電極I4與15的電流所感應的磁場。此外，該等第一饋通 導體2〇以及第二饋通導體21係彼此相鄰地被定位，使得 S亥寺饋通導體係大致被分布在一大致正方形電極的角落處 〇 作爲根據本發明之較佳實施例的多層電容器之特徵結 構’當該等第一與第二饋通導體20與21之對準間距分別 15 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公釐） -------------裝--------訂------I--線 (請先閱讀背面之注音心事項再填寫本頁) 470983 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（G) 由符號p所指示，並且該等第一饋通導體2〇與第二饋通導 體21的總數由符號N所指示時，p/N的値較佳的是約 0.085 mm或是更低，並且較佳的是約0·〇4 mm或是更低。 例如’當圖1A與1B中所示之特定的多層電容器n 被說明時，由於分別在此多垦罵莖舉11中的第一與第二饋 通導體20與.21的轉數1是25(5\5)，爲了要獲得一個大 •. -…... 約0.085 mm或是更低的P/N値，該等第一與第二饋通導體 20與21的對準間距P大約是2.215 mm或更小(0.085 X25 mm)，並且較佳的是，爲了要獲得一個大約〇.04 mm或是 更低的P/N値’該對準間距P大約是imm或更小(0.04X 25 mm) 〇 因此，當該對準間距P大約是2.215 mm或更小，例 如，大約2 mm時，旨亥等具有25(5X5)的總數N的第一與 第二饋通導體20與21可以被定位在例如大致方形的內部 電極14與15之上，每個內部電極具有大約8 mm(2X(5-1))的長度之側邊。 當從另一種觀點說明時，例如，在其中每個第一與第 二內部電極14與15分別具有大致方形的結構(8 mmX8 mm)之情形中，當該等具有25(5X5)的總數N的第一與第 二饋通導體20與21被配置以如同圖1A與1B所示地加以 分布時，該等饋通導體20與21之對準間距p是2 mm(8 + 4)，並且P/N値大約是0.08 mm(2/25 mm)，其結果是該比 率Ρ/Ν=0·085 mm能夠滿足。 此種條件是藉由爲了估算降低ESL値之效果所進行的 16 —另^ (請先閱讀背面之注意事項再填寫本頁) i 言
T 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 ____B7_____ 五、發明說明（冲） 試驗而獲得的。以下將加以說明該些試驗的結果。 根據用以設置如圖(1八、丨1]8與圖2中所示的多層電容 器11之結構，ESL的値係針對根據內含在該電容器I3中 的主要表面16與17之大約2.5 mmX2.5 mm、4_5 mmX4_5 mm、以及10.0 mmXlO.O mm的尺寸之三種情形來獲得的 。相關於該三@晷..有不同的尺寸之主要表面的樣本，該等 饋通導體20與21之總數N係加以變化，並且根據N的値 ，該等饋通導體與21的對準間距犬也加以變化以獲得 一個ESL値。在此例中，每個ESL値是從藉由以網路分析 器來量測頻率特性所獲得的自諧振頻率而獲得的。 在以下的表1中，在具有大約2.5 mmX2.5 mm的尺寸 之主要表面以及具有大約2.0 mmX2.0 mm的尺寸之內部電 極的多層電容器中，當該些饋通導體的總數N以及該些饋 通導體的對準間距P被改變時，介於P/N値與ESL値之間 . ..... 的關係係被顯示。 -------------裝-------^訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 (表 1 樣本號碼 籲通導體 P/N(mm) ESL(pH)； Γ總數(N) ‘， 對準間距(Ρ) (mm) 1 5X5 0.5 0.020 9.30 2 4X4 0.67 0.042 23.4 *3 3X3 1.0 0.111 66.9 *4 2X2 2.0 0.500 300 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 47Π983 A7 B7 五、發明說明（（ί) 在以下的表2中，在具有大約4.5 mmX4.5 mm的尺寸 之主要表面以及具有大約4·0 mmX4.0 mm的尺寸之內部電 極的多層電容器中，當該些饋通導體的總數N以及該些饋 ....... . ., .... .-. ...... ··'"····. ..... ...... 通導體的對準間距P被改變時，介於P/N値與ESL値之間 ·.、 的關係係被顯示。 ...I . . 樣本號碼 饋通導體 P/N(mm) ESL(pH) 總數(N) 對準間距(P) (mm) 5 6X6 0.8 0,022 9.10 6 5X5 1.0 0.040 15.4 7 4X4 1.33 0.083 28.2 *8 3X3 2.0 0.222 81.4 *9 2X2 4.0 1.000 408 在以下所給的表3中，在具有大約1〇_〇 mmXIO.O mm 的尺寸之主要表面以及具有大約8.0 mm X 8.0 mm的尺寸之
內部電極的多層電容器中，當該些饋通導體的總數N以及 該些饋通導體的對準間距P被改變時，介於P/N値與ESL ---------------灰--- (請先閱讀背面之注意事項再填寫本頁) i線- 經濟部智慧財產局員工消費合作社印製 値之間的關係係被顯示。 . . . .. 表3 、.樣本號碼 ;饋通導體丨 / P/N(mm) ；ESL(pH) ί總數㈣r ........... (對準間距(P) (mm) '—ί; ........* r ...... 10 6X6 1.6 0.044 12.4 11 5X5 2.0 0.080 22.4 *12 4X4 2.67 0.167 49.2 *13 3X3 4.0 0.444 140 *14 2X2 8.0 2.000 643 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 五、發明說明（β) 在表1至3中，具有帶著*標記之號碼的樣本係顯示超 出本發明之較佳實施例的範圍之外的例子。 參考表1至3，無關於內部電極的尺寸，介於P/N値 與ESL値之間理相互關係係被確定。 換言之，30 pH或更低的ESL値能夠在樣本號碼1、2 、5至7、10、11、與15至17中獲得，其中P/N値大約是 0.085 mm或更低。特別是，在樣本號碼1、5與6的例子 中可見，當P/N値大約是0.04 mm或更低時，具有16 pH 或更低的ESL値可以獲得。 以此種方式，.P/N値越小，則ESL値越小。例如，如 樣本1與5中所示，P/N値大約是〇.〇22 mm或更低，因而 具有10 pH或更低的ESL値可以獲得。 在上述的較佳實施例中，雖然該些第一與第二內部電 極14與15，分別最好具有大致方形的構造，但是這些內 部電極的構造可加以改變，並且例如，該些內部電極可以 具有大致矩形的構造。 圖3係顯示根據本發明之第二較佳實施例的多層電容 器26之平面圖。在圖3中之圖式係等同於圖1A中所示的 圖式。在圖3中所示的多層電容器26中，如上所述，該些 第一與第二內部電極14與I5係分別蕞好具有大致矩形的 構造。在圖3中，相同的參考圖號係被用來指示如同在圖 1A與1B中所示之類似的元件，因而該些元件的解說係被 省略。 如上所述，根據具有分別大致爲矩形的第一與第二內 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------- (請先閱讀背面之注意事項再填寫本頁) J0
I 經濟部智慧財產局員工消費合作社印製 470983 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（β) 部電極Η與I5的多層電容器26之結構，當該等饋通導體 20與21的總數Ν與該等饋通導體2〇與21的對準間距被 改變之際所獲得的ESL値係藉由與表1至3中所用方法相 同之方法來加以獲得。在圖3中，該些第二內部電極15並 未示出。 在以下的表4中，在具有大約2.5 mm X4_5 mm的尺寸 之主要表面以及具有大約2.0 mm X4.0 mm的尺寸之內部電 極的多層電容器中，f該些饋通導體的總數N以及該些饋 通導體的對準間距P被改變時，介於P/N値與ESL値之間 的關係係被顯示。 表4 樣本號碼 饋通導體 P/N(mm) ESL(pH) 總數(N) 對準間距(P) (mm) ------ϋ-/ 15 5X9 0.5 0.011 5.72 16 4X7 0.67 0.024 12.7 17 3X5 1.0 0.067 29.4 *18 2X3 2.0 0.333 170 在表4中，具有*標記之樣本號碼係顯示超出本發明之 範圍之外的樣本。 如表4中所示，即使該些內部電極是矩形的，一種特 定的相互關係仍然出現在P/N與ESL的値之間。此外，類 似於表1至3的例子，當P/N値如樣本15至17 —般地爲 0.085 mm或更低時，30 pH或更低的ESL値能夠被獲得。 此外，當P/N値如樣本、15與16 —般地大約是0.04 mm或 更低時，16 pH或更低的ESL値，更明確地說爲大約12.7 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------I--------------丨訂---------線 (請先閱讀背面之注意事項再填寫本頁) 470983 A7 B7 五、發明說明（β ) PH或更低的ESL値能夠被獲得。 此外，即使該些內部電極大致是矩形的，P/N値越小 ，則ESL値越小。當P/N値大約是0.011 mm或更低時， 如樣本15中所示，一個具有大約5.72 pH之顯著低的ESL 値能夠被獲得。 如圖1A與1B或是圖3中所示，在這些較佳實施例中 ，該些第一饋通導體20係相鄰於該些第二饋通導體21而 被設置，其係以一種方式爲該些第一與第二饋通導體20與 21係分別被大致定位在大致方形的構件之每個角落處。分 別界定第一與第二饋通導體20與21的分布之正方形並不 . . . - 一定必須是幾何上精確地正方形。此將藉由參考圖4來加 以說明。 在圖4中，某些第一與第二饋通導體20與21係被描 繪，其中一個大致方形的構件27係界定其中饋通導體20 與21被分布的狀態。 在該大致方形的構件27中，分別有關於相鄰的第一與 第二側邊28與Μ之長度，亦即，有關於在第一側邊28的 方向上之對準間距P1與在第二側邊29的方向上之對準間 距P2，例如，當P1等於或大於P2時，一種滿足不等式 P1/P2<1.2的結構在此應用中也大致被認爲是一個大致方形 的構件。然而，當Pl/P2=1.2成立時，產生在內部電極之 中的磁通量無法被有效地抵消，其結果是在ESL値之上的 降低無法充分地被達成。 圖5係顯示一種根據本發明的第三較佳實施例之多層 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） (請先閱讀背面之注意事項再填寫本頁) 丁 經濟部智慧財產局員工消費合作社印製 470983 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明（d) 電容器30。此圖相當於圖2中所示的圖。在圖5中，相同 的參考圖號被用來指示類似於圖2中所示的元件，因而該 些元件的解說係被省略。 在圖5中所示的多層電容器30內，第一外部端子電極 18係被設置在電容器Π之一主要表面16之上，並且第二 外部端子電極19係被設置在電容器13之另一主要表面17 之上。 圖6係顯示一種根據本發明的第四較佳實施例之多層 ...... . ... . .. .. ；.... 電容器31。此圖相當於圖2中所示的圖。在圖6中，相同 的參考圖號被用來指示類似於圖2中所示的元件，因而該 些元件的解說係被省略。 在圖6中所示的多層電容器31內，第一與第二外部端 子電極18與19兩者都被設置在電容器13的兩個主要表面 16與17之上。 在圖2中所示的多層電容器11內，在圖2中所示的剖 面上、於第一饋通導體20以及第二饋通導體21中流動之 電流係爲彼此爲相反的。不同地，在圖5中所示的多層電 容器30與圖6中所示的多層電容器31中，流在第一饋通 導體20以及第二饋通導體21中之電流的方向是相同的。 於是，以相關於ESL値上的降低之優點的角度來看，明顯 地圖2中所示的多層電容器11比圖5中所示的多層電容器 30與圖6中所示的多層電容器31之例子提供更佳的優點 〇 如上所述，根據本發明的多層電容器係分別參照在該 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --I--------— -裝--------訂-------1— 線 (請先閱讀背面之注音？事項再填寫本頁) 470983 A7 五、發明說明（y ) (請先閱讀背面之注意事項再填寫本頁) 些圖中所示的較佳實施例來加以描繪的。然而，其它各種 的修改可以根據在本發明之各種較佳實施例中所用的內部 電極、外部端子電極以及饋通導體的個數與位置來加以應 用’只要該些內部電極、外部端子電極以及饋通導體的個 數與位置滿足上述的比率P/N之値的條件即可。此外，饋 . . — 通導體的剖面結構不應被限制於如圖中所示之大致圓形的 結構。例如，大致四角形或者是大致六角形的結構可被用 - .以取代之。 例如，根據本發明之較佳實施例的多層電容器可以有 利地被用作爲一個被設置在前述的圖8中所示之MPU1中 的去耦電容器5。在圖7中的結構上之實例係顯示一個利 用本發明的多層電容器作爲去耦電容器的MPU之結構。 經濟部智慧財產局員工消費合作社印製 參考圖7，一個MPU 33係包含一具有多層結構之接 線基板35，其中一腔室34係被設置在該接線基板35的下 表面之上。一個MPU晶片36係被表面安裝在該接線基板 35的上表面之上。此外，在該接線基板35的腔室34內部 ，被配置來界定一去耦電容器之本發明的各個較佳實施例 之多層電容器係內含於其中。例如，此種多層電容器是根 據第一較佳實施例所建構之多層電容器11。此外，該接線 ，基板3S係被表面安裝在一主機板37之上。 如圖中槪要地表示，在MPU 33中必要的接線導體係 被設置在該接線基板35之一表面上以及其中。在這些接線 導體之下，如圖8中所示的連線係被獲得。 作爲該些接線導體中代表性的接線導體，一電源供應 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 五、發明說明（/1 ) 高壓端電極38與一接地電極39係被設置在該接線基板35 的內部。 (請先閱讀背面之注意事項再填寫本頁) 該電源供應高壓端電極38係透過一電源供應高壓端通 孔導體40而電氣連接至多層電容器11的第一外部端子電 極18，並且透過一電源供應高壓端通孔導體41而電氣連 接至該MPU晶片36之一特定的端子42。此外，該電源供 應高壓端電極38係透過一電源供應高壓端通孔導體43而 電氣連接至主機板37的高壓端導電焊接區(land)44。 此外，一接地電極39係透過一接地通孔導體45而電 .......... - - 氣連接至該多層電容器11的第二外部端子電極19,並且 係透過一接地通孔導體46而電氣連接至該MPU晶片36之 一特定的端子47。此外，該接地電極39係透過一接地通 孔導體48而電氣連接至該主機板37的接地側導電焊接區 49 〇 在上述的多層電容器11中，該等第一與第二外部端子 電極18與19係藉由凸塊而連接至該等通孔導體40與45 ，儘管此並未詳細顯示於圖7之中。 經濟部智慧財產局員工消費合作社印製 在圖:7中，等同於圖8中所示的記憶體單元4之記憶 體單元係被省略。 如上所述，根據本發明之較佳實施例的多層電容器， 至少一對第一內部電極與至少一對第二內部電極係透過特 定的介電層而相互面對的，該等內部電極係被設置在電容 器主體的內部中，其係內含複數個疊層的介電層。該電容 器的主要表面係大致平行於該些內部電極而延伸，並且該 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 47C0S3 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（y>) 等第一外部端子電極與第二外部端子電極係被設置在該等 主要表面中之一表面之上。在該電容器內部，複數個電氣 連接該些第一內部電極與第一外部端子電極的第一饋通導 體、以及複數個電氣連接該些第二內部電極與第二外部端 子電極的第二饋通導體係被設置。在此情形中，由於該等 第一興第二饋通導體係被配置以一種方式爲該等饋通導體 相互抵涫由流經該些內部電極的電流所感應的磁場，因此 - - - - . · . - : . . .. - - 流經該多層電麥器的電流可以朝向不同的方向，因而電流 v " •….......... · 的長度可被縮短。因此，ESL値係非常小。 此外，該些複數個第一與第二饋通導體係被分布在該 些第一與第二內部電極的整個區域之上，其中該些第一饋 通導體係與第二饋通導體相鄰地被設置，其方式爲該些第 一與第二饋通導體被大致定位在大致方形的構件之每個角 落處。在此例中，賞該些第一與第二饋通導體之對準間距 係由符號P所表示並且該些第一與第二饋通導體的總數係 ...... .... · ......... .. .......... .......……' ..... '… 由符號N所表示時，P/N的値被設定大約是0.085 mm或焉 更小。於是...，...由於饋通導體的數目在對準間距變窄之下係 …... ... .............. 爲增加的，在ESL値上的進一步降低可實質地被達成。 以此種方式，由於本發明之較佳實施例界定了有效降 低ESL値之P/N値的範圍，因此對於降低ESL値之多層電 容器的適當設計可以輕易地加以達成。 此外，在本發明之較佳實施例中，由於ESL値能夠以 如上所述地加以降低，因此多層電容器的諧振頻率係更加 地高，並且該多層電容器有作用的頻帶係更加地高。於是 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------襄-------訂-------—-線 (請先閱讀背面之注音？事項再填寫本頁) 470!：! S3 A7 B7 五、發明說明（7^) ，本發明之較佳實施例的多層電容器在電子電路的頻率更 高時亦爲充分可適用的。例如，本發明之較佳實施例的多 層電容器能夠被用於內含在高頻電路中的旁通電容器或是 去耦電容器。 儘管快速的電源供應功能是被利用與MPU晶片或是 其它此種的裝置結合之去耦電容器中所必須的’但是根據 本發明之較佳實施例的多層電容器能夠充分地適用於針對 快速的電源供應功能而進行之高速的運作’因爲電容器的 ESL値是非常小的。 此外，當本發明的較佳實施例之多層電容器被安裝在 一個適當的接線基板之上時，該等被用於此多層電容器中 的外部端子電極能夠有利地藉由凸塊來加以連接。今日， 例如，在像是MPU晶片之半導體晶片中，因爲操作頻率變 高，因此有一種趨勢爲藉由凸塊來連接。設置主要表面的 端子電極係符合此種趨勢。此外，藉由凸塊之連接讓高密 度的安裝能夠被達成，因而在連接上的寄生電感之產生能 夠加以抑制。 在本發明之較佳實施例中，所述的特點係擁有其中前 述的磁場之抵消係大爲地增進並且電氣長度大爲地減少的 優點，此係導致在電容器的ESL値上更爲有效的降低。此 種特點係包含P/N的値係不大於約〇·〇4 mm，並且該些第 一與第二外部端子電極係僅被設置在該電容器之一主要表 面之上。 應瞭解的是，先前的說明只是本發明之較佳實施例之 26 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ---------------- (請先閱讀背面之注意事項再填寫本頁) Γ % 經濟部智慧財產局員工消費合作社印製 r/o_3 A7 _B7_ 五、發明說明（4) 例示性質。各種的替換與修改能夠由熟習此項技術者在不 脫離本發明之下加以思及。於是，本發明係欲涵蓋所有此 類的落入所附的申請專利範圍之範疇之內的替換、修改與 變化。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 47d丨 經濟部智慧財產局員工消費合作社印制农 fl 7 Θ年’ 17 ’以曰修正/ jt A摘意 D8 ^、申請專利範圍 1.一種多層電容器，其係包括： 一個內含複數個疊層的介電層之電容器主體； 至少一對第一內部電極以及至少一對第二內部電極， 該些對的第一內部電極與第二內部電極係透過被設置在該 電容器主體的內部之複數個介電層中之特定的介電層而相 互相對； 被設置在大致平行於該些內部電極而延伸的至少一主 要表面之上的第一外部端子電極以及第二外部端子電極； 以及 被設置在該電容器主體的內部之複數個第一饋通導體 以及複數個第二饋通導體，該些第一饋通導體係穿過該複 數個介電層中特定的介電層以電氣連接該些第一內部電極 以及該些第一外部端子電極，使得該些第一饋通導體係電 氣絕緣於該些第二內部電極，並且該些第二饋通導體係穿 過該複數個介電層中特定的介電層以電氣連接該些第二內 部電極以及該些第二外部端子電極，使得該些第二饋通導 體係電氣絕緣於該些第一內部電極； 其中該些複數個第一饋通導體與複數個第二饋通導體 係被分布在該些第一與第二內部電極的整個區域之上； 其中該些第一與第二饋通導體係被配置使得該些饋通 導體相互抵消由流經該些內部電極之電流所感應的磁場， 並且該些第一與第二饋通導體係被彼此相鄰地設置’以被 大致分布在一個大致正方形的輪廓之每個角落處；並且 其中，當該些第一與第二饋通導體之對準間距係由P 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) t r/0983 經濟部智慧財產局員工消費合作社印制衣 A8 題 D8 、申請專利範圍 所表示並且該些第一與第二饋通導體的總數係由N所表示 時，一種配置係被設定使得P/N的比率大約是0.085 mm或 是更小。 2. 根據申請專利範圍第1項之多層電容器，其中P/N 的値係等於或小於約0.04 mm。 3. 根據申請專利範圍第1項之多層電容器，其中該些 第一與第二外部端子電極係以一種相對應於該些第一與第 二饋通導體的位置之點狀配置來加以配置。 4. 根據申請專利範圍第3項之多層電容器，其中一個 焊錫凸塊係分別被設置在每個第一與第二外部端子電極之 處。 5. 根據申請專利範圍第1項之多層電容器，其中該些 第一與第二外部端子電極係僅被設置在該電容器之一主要 表面之上。 6. 根據申請專利範圍第1項之多層電容器，其中該些 第一與第二外部端子電極係被設置在該電容器的兩個主要 表面之上。 7. 根據申請專利範圍第1項之多層電容器，其中該些 第一外部端子電極係被設置在該電容器之一主要表面之上 ，並且該些第二外部端子電極係被設置在該電容器之另一 主要表面之上。 8·根據申請專利範圍第1項之多層電容器，其中該多 層電容器係被配置來界定一個去耦電容器，其係適合用於 連接到一個用於被結合在一微處理單元中之一 MPU晶片用 2 (請先閲讀背面之注意事項再填寫本頁) 言· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8 B8 C8 D8 六、申請專利範圍 的電源供應電路。 9.一種接線基板，係安裝有申請專利範圍第1項之多 層電容器者，該接線基板具有電極，該多層電容器之外部 端子電極係連接於該接線基板之電極。 10·根據申請專利範圍果9項之接線基板，其中一個被 納入一微處理單元中之MPU晶片係被安裝到該接線基板上 ，該接線基板具有一供應電源給該MPU晶片使用之電源供 應高壓端接線導體以及一接地接線導體，該些內含在該多 層電容器中的第一外部端子電極與第二外部端子電極中之 一種外部端子電極係電氣連接至該電源供應高壓端接線導 體，而該些第一外部端子電極與第二外部端子電極之另一 種外部端子電極係被連接至該接地接線導體。 11.根據申請專利範圍第10項之接線基板，其中該等 第一與第二外部端子電極係分別藉由一凸塊而連接至該接 線基板。 12·—種去耦電路，係使用申請專利範圍第1項之多層 電容器作爲去耦電容器者，該去耦電路包含一 MPU晶片， 一用來對MPU晶片供應電源之電源供應單元，以及一並聯 於MPU晶片和電源供應單元間之去耦電容器。 13. 根據申請專利範圍第1項之多層電容器，其中至少 一對第一內部電極與至少~對第二內部電極係具有一種實 質爲矩形的構造。 14, 根據申請專利範圍第1項之多層電容器，其中至少 一對第一內部電極與至少一對第二內部電極係具有一種實 3 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐〉 ----------------1 (請先閱讀背面之注意事項再填寫本頁) 訂！ --線· 經濟部智慧財產局員工消費合作社印製 輕0漏3 A8 B8 C8 D8 六、申請專利範圍 質爲正方形的構造。 (請先閱讀背面之注意事項再填寫本頁) 15. 根據申請專利範圍第1項之多層電容器，其中該些 饋通導體的剖面構造係實質爲圓形的。 16. 根據申請專利範圍第1項之多層電容器，其中該些 饋通導體的剖面構造係實質爲四角形以及實質爲六角形的 〇 17. —種多層電容器，其係包括： 一個內含複數個疊層的介電層並且具有四個側邊之電 容器主體； 至少一對第一內部電極以及至少一對第二內部電極， 該些對的第一內部電極與第二內部電極係透過被設置在該 電容器主體的內部並且被設置在該電容器主體內的各種位 置處之複數個介電層中之一而相互相對； 被設置在該電容器主體的至少一主要表面之上的第一 外部端子電極以及第二外部端子電極，該主要表面係大致 平行於該些內部電極而延伸； 經濟部智慧財產局員工消費合作社印制衣 被設置在該電容器主體的內部之複數個第一饋通導體 以及複數個第二饋通導體，該些第一饋通導體係穿過該複 數個介電層中特定的介電層以電氣連接該些第一內部電極 以及該些第一外部端子電極，成爲該些第一饋通導體係電 氣絕緣於該些第二內部電極之狀態，並且該些第二饋通導 體係穿過該複數個介電層中特定的介電層以電氣連接該些 第二內部電極以及該些第二外部端子電極，而處於該些第 二饋通導體係電氣絕緣於該些第一內部電極之狀態； 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4?09Β3 Α8 g D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 其中該些第一與第二饋通導體係分別從該些第一與第 二外部端子電極、沿著該複數個介電層之主要部分延伸， 並且該些第一與第二饋通導體係被配置使得該些第一與第 二饋通導體係相互抵消由流經該些內部電極的電流所感應 的磁場；並且 當該些第一與第二饋通導體之對準間距係由Ρ所表示 並且該些第一與第二饋通導體的總數係由Ν所表示時，一 種配置係被設定使得Ρ/Ν的比率大約是0.085 mm或是更小 〇 18. 根據申請專利範圍第17項之多層電容器，其中每 個該些第一外部端子係沿著該電容器主體之至少一主要表 面而位於相鄰該些第二外部端子中之一第二外部端子之處 〇 19. 根據申請專利範圍第17項之多層電容器，其中每 個該些第一饋通導體係在該電容器主體之中、位於相鄰該 些第二饋通導體中之一第二饋通導體之處。 經濟部智慧財產局員工消費合作社印制衣 20. 根據申請專利範圍第17項之多層電容器，其中該 些第一外部端子係具有一第一極性，並且該些第二外部端 子係具有一相反於該第一極性的第二極性。 21. 根據申請專利範圍第17項之多層電容器，其中 P/N的値係等於或小於約0.04 mm。 22. 根據申請專利範圍第17項之多層電容器，其中該 些第一與第二外部端子電極係以一種相對應於該些第一與 第二饋通導體的位置之點狀配置來加以配置。 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 23. 根據申請專利範圍第22項之多層電容器，其中一 個焊錫凸塊係分別被設置在每個第一與第二外部端子電極 之處。 24. 根據申請專利範圍第17項之多層電容器，其中該 些第一與第二外部端子電極係僅被設置在該電容器之一主 要表面之上。 25. 根據申請專利範圍第17項之多層電容器，其中該 些第一與第二外部端子電極係被設置在該電容器的兩個主 要表面之上。 26_根據申請專利範圍第17項之多層電容器，其中該 些第一外部端子電極係被設置在該電容器之一主要表面之 上，並且該些第二外部端子電極係被設置在該電容器之另 一主要表面之上。 27. 根據申請專利範圍第17項之多層電容器，其中該 多層電容器係被配置來界定一個去耦電容器，其係適合用 於連接到一個用於被結合在一微處理單元中之一 MPU晶片 用的電源供應電路。 經濟部智慧財產局員工消費合作社印製 28. —種接線基板，係安裝有申請專利範圍第17項之 多層電容器者，該接線基板具有電極，該多層電容器之外 部端子電極係連接於該接線基板之電極。 29. 根據申請專利範圍第28項之接線基板，其中一個 被納入一微處理單元中之MPU晶片係被安裝到該接線基板 上，該接線基板具有一供應電源給該MPU晶片使用之電源 供應高壓端接線導體以及一接地接線導體，該些內含在該 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 470983 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 多層電容器中的第一外部端子電極與第二外部端子電極中 之一種外部端子電極係電氣連接至該電源供應高壓端接線 導體，而該些第一外部端子電極與第二外部端子電極之另 一種外部端子電極係被連接至該接地接線導體。 30. 根據申請專利範圍第29項之接線基板，其中該等 第一與第二外部端子電極係分別藉由一凸塊而連接至該接 線基板。 31. —種去耦電路，係使用申請專利範圍第17項之多 層電容器作爲去耦電容器者，該去耦電路包含一 MPU晶片 ，一用來對MPU晶片供應電源之電源供應單元，以及一並 聯於MPU晶片和電源供應單元間之去耦電容器。 32. 根據申請專利範圍第17項之多層電容器，其中至 少一對第一內部電極與至少一對第二內部電極係具有一種 實質爲矩形的構造。 33. 根據申請專利範圍第17項之多層電容器，其中至 少一對第一內部電極與至少一對第二內部電極係具有一種 實質爲正方形的構造。 經濟部智慧財產局員工消費合作社印製 34. 根據申請專利範圍第17項之多層電容器，其中該 些饋通導體的剖面構造係實質爲圓形的。 35. 根據申請專利範圍第17項之多層電容器，其中該 些饋通導體的剖面構造係實質爲四角形以及實質爲六角形 的。 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089103343A 1999-11-19 2000-02-25 Multi-layer capacitor, wiring substrate, decoupling circuit, and high-frequency circuit TW470983B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32901399A JP3337018B2 (ja) 1999-11-19 1999-11-19 積層コンデンサ、配線基板、デカップリング回路および高周波回路

Publications (1)

Publication Number Publication Date
TW470983B true TW470983B (en) 2002-01-01

Family

ID=18216633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103343A TW470983B (en) 1999-11-19 2000-02-25 Multi-layer capacitor, wiring substrate, decoupling circuit, and high-frequency circuit

Country Status (5)

Country Link
US (1) US6351369B1 (zh)
JP (1) JP3337018B2 (zh)
KR (1) KR100364009B1 (zh)
DE (1) DE10019838B4 (zh)
TW (1) TW470983B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI397089B (zh) * 2007-03-30 2013-05-21 Ind Tech Res Inst 電容器、包含該電容器之電路板及積體電路承載基板

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
JP2001185442A (ja) 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
US6801422B2 (en) * 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
JP4604403B2 (ja) * 2001-06-25 2011-01-05 パナソニック株式会社 固体電解コンデンサの製造方法
US6606237B1 (en) 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
CN100354995C (zh) * 2002-09-27 2007-12-12 京瓷株式会社 电容器、布线基板、去耦电路及高频电路
CN100437850C (zh) * 2002-10-30 2008-11-26 京瓷株式会社 电容器，布线基板，退耦电路以及高频电路
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP4767013B2 (ja) * 2003-03-26 2011-09-07 株式会社半導体エネルギー研究所 光センサ
DE10313891A1 (de) * 2003-03-27 2004-10-14 Epcos Ag Elektrisches Vielschichtbauelement
JP2005033176A (ja) * 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd コンデンサ及びコンデンサの製造方法
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
JP4365166B2 (ja) * 2003-08-26 2009-11-18 新光電気工業株式会社 キャパシタ、多層配線基板及び半導体装置
US7218504B2 (en) * 2004-03-02 2007-05-15 Intel Corporation Capacitor device and method
JP4079120B2 (ja) * 2004-06-04 2008-04-23 株式会社村田製作所 積層型セラミックコンデンサの製造方法
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
KR100674830B1 (ko) * 2004-11-04 2007-01-25 삼성전기주식회사 적층형 캐패시터 어레이
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
WO2006104613A2 (en) 2005-03-01 2006-10-05 X2Y Attenuators, Llc Conditioner with coplanar conductors
WO2007010768A1 (ja) * 2005-07-15 2007-01-25 Murata Manufacturing Co., Ltd. コンデンサおよびその製造方法
JP4166235B2 (ja) 2005-07-29 2008-10-15 Ｔｄｋ株式会社 積層コンデンサ
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
WO2007149121A2 (en) * 2005-12-12 2007-12-27 Irina Puscasu Selective reflective and absorptive surfaces and method for resonantly coupling incident radiation
US8643532B1 (en) 2005-12-12 2014-02-04 Nomadics, Inc. Thin film emitter-absorber apparatus and methods
WO2007070540A2 (en) * 2005-12-12 2007-06-21 Irina Puscasu Thin film emitter-absorber apparatus and methods
US7692284B2 (en) * 2005-12-12 2010-04-06 Intel Corporation Package using array capacitor core
US7724498B2 (en) * 2006-06-30 2010-05-25 Intel Corporation Low inductance capacitors, methods of assembling same, and systems containing same
KR100910457B1 (ko) 2007-09-28 2009-08-04 삼성전기주식회사 내장형 박막 캐패시터
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
JP5013132B2 (ja) * 2009-03-25 2012-08-29 Ｔｄｋ株式会社 積層コンデンサ、及び、その製造方法
KR101042215B1 (ko) * 2009-07-01 2011-06-20 주식회사 하이닉스반도체 반도체 장치 및 이를 이용한 ｒｆｉｄ 장치
US9093295B2 (en) * 2013-11-13 2015-07-28 Qualcomm Incorporated Embedded sheet capacitor
JP6146584B2 (ja) * 2014-05-30 2017-06-14 Tdk株式会社 積層型電子部品およびその製造方法
KR101740951B1 (ko) 2016-01-13 2017-05-29 민규식 피드스루 장치
US11710726B2 (en) 2019-06-25 2023-07-25 Microsoft Technology Licensing, Llc Through-board power control arrangements for integrated circuit devices
CN111816443A (zh) * 2020-05-11 2020-10-23 北京七星飞行电子有限公司 一种高温陶瓷板式阵列电容器及其制备方法
CN112433097B (zh) * 2020-11-06 2021-09-28 浙江大学 一种基于开关瞬态频率信息的薄膜电容器esl提取方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8201481A (nl) * 1982-04-07 1983-11-01 Moban Bv Systeem voor het elektrisch voeden en schakelen van een aantal stroomverbruikende apparaten.
JPS60158612A (ja) 1984-01-27 1985-08-20 富士通株式会社 多層セラミツクコンデンサ
US4831494A (en) 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US4852227A (en) 1988-11-25 1989-08-01 Sprague Electric Company Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JPH05205966A (ja) 1992-01-24 1993-08-13 Murata Mfg Co Ltd 積層コンデンサ
JPH07201651A (ja) 1993-12-28 1995-08-04 Sumitomo Metal Ind Ltd 積層コンデンサ
JPH07307412A (ja) * 1994-05-10 1995-11-21 Sumitomo Metal Ind Ltd バイパス用コンデンサ搭載積層パッケージ
JPH07326536A (ja) 1994-05-31 1995-12-12 Kyocera Corp セラミックコンデンサ
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JPH11204372A (ja) 1997-11-14 1999-07-30 Murata Mfg Co Ltd 積層コンデンサ
DE69837516T2 (de) * 1997-11-14 2007-12-27 Murata Mfg. Co., Ltd., Nagaokakyo Vielschichtkondensator
US6191479B1 (en) * 1999-02-13 2001-02-20 Advanced Micro Devices, Inc. Decoupling capacitor configuration for integrated circuit chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI397089B (zh) * 2007-03-30 2013-05-21 Ind Tech Res Inst 電容器、包含該電容器之電路板及積體電路承載基板

Also Published As

Publication number Publication date
DE10019838A1 (de) 2001-06-13
JP2001148324A (ja) 2001-05-29
JP3337018B2 (ja) 2002-10-21
US6351369B1 (en) 2002-02-26
KR20010049268A (ko) 2001-06-15
DE10019838B4 (de) 2009-06-04
KR100364009B1 (ko) 2002-12-11

Similar Documents

Publication Publication Date Title
TW470983B (en) Multi-layer capacitor, wiring substrate, decoupling circuit, and high-frequency circuit
TW473751B (en) Multi-layer capacitor, wiring board, and high-frequency circuit
TW494417B (en) Multi-layer capacitor, wiring substrate decoupling circuit, and high frequency circuit
TW508601B (en) Multi-layer capacitor
KR100367859B1 (ko) 적층 커패시터와 감결합 커패시터의 배선접속구조, 및배선기판
US7292429B2 (en) Low inductance capacitor
US7742276B2 (en) Wiring structure of laminated capacitors
JP2734447B2 (ja) 多層プリント基板
JP2001053449A (ja) 多層プリント基板
JP2007515794A (ja) 内部で遮蔽されたエネルギー調節器
TW463190B (en) Monolithic capacitor, wiring substrate, decoupling circuit, and high frequency circuit
KR100747130B1 (ko) Ｂｇａ 패키지들에 대해 향상된 바이패스 디커플링을 갖는인쇄 회로 기판 조립체
US20020129974A1 (en) Method and apparatus for distributing power to integrated circuits
EP2728976B1 (en) Printed circuit board with reduced emission of electro-magnetic radiation
US10453705B2 (en) Multi-voltage apparatus for electronics package including magnetic inductor and capacitor and manufacturing thereof
US7268302B1 (en) Low inductance mount for decoupling capacitors
US11889616B2 (en) Circuit board
Stevenson et al. A capacitor's inductance: critical property for certain applications
JP2001332862A (ja) コンデンサ保持基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent