TW418395B - Reduced stand by power consumption in a dram - Google Patents

Reduced stand by power consumption in a dram Download PDF

Info

Publication number
TW418395B
TW418395B TW087117959A TW87117959A TW418395B TW 418395 B TW418395 B TW 418395B TW 087117959 A TW087117959 A TW 087117959A TW 87117959 A TW87117959 A TW 87117959A TW 418395 B TW418395 B TW 418395B
Authority
TW
Taiwan
Prior art keywords
dram
well
standby
standby mode
array
Prior art date
Application number
TW087117959A
Other languages
English (en)
Inventor
Heinz Hoenigschmid
Richard L Kleinhenz
Jack A Mandelman
Original Assignee
Siemens Ag
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag, Ibm filed Critical Siemens Ag
Application granted granted Critical
Publication of TW418395B publication Critical patent/TW418395B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141Battery and back-up supplies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

418395 Λ7 B7 五、發明説明(/ 經濟部中央標準局貝工消費合作社印製 链明^持術領域 本發明有關動態隨機存取記憶體(DRAM),且尤其有關 在待機模式之期間減少電力之消耗。 發1宽_[ 一種稱為隨機存取記憶體(RAM)之電腦之工作記憶體 提供目前有用於系統處理器之程式的儲存及欲處理之資 料的儲存,同時,該RAM提供了顯示於使用者之,資訊的 儲存。典型地,該工作記憶體含有動態随機存取記億體 ICs DRAMs,此係由於它們相當低之價格及相當高的性 能。 為了維持儲存於其內之資訊,DRAMs需要恆常地再新其 單元,此種再新係在記憶體控制器之控制下發生。用K 再新該等記憶體單元之種種技術係週知的。 該等DRAM單元之再新需乘會消耗相當大量的電力,此 種電力之消耗提出了 一個問題,特別是手提式電腦,因 為此電腦需要較大的電池容量。減少電力消耗之一種技 術係在於提供操作該電腦之"待機模式”。當在待機模式 中之時,在DRAMs中之電腦資料並不會再新,藉此減少 該条統所使用之電力,而可藉種種諸如活化,暫息,或 自動進人之技術來激活該待機模式。 DRAM單元之一種型式包含溝渠電容器,其係電氣地耦 合於電晶體。 溝渠電容器DRAM單元係描繪於例如,tfelf, Silicon Processing for the VLSI Era, V o 1 . 2, Lattice P r - -3 本紙張尺度適用申國國家標準(CNS ) Α4規格(210X297公釐) 請 先 聞 背 £ι 之 注 意 事 項 再 填ί( 頁 1Τ 線 418395五、發明説明( Λ7 137 經濟部中央標準局員工消費合作杜印製 ess(1995),其係结合於本文中供各種參考。在NMOSFET 型溝渠式DRAM單元中,ri通道電晶體之p型阱一般係偏 壓於負電壓以減少基片之靈敏度及擴散電容。進一步地 ,提供來電氣連接電容器之埋入板之η型阱則典型地偏 壓於大約VDD / 2處。然而,此等DRAM單元在待機模式之期 間會蒙受漏電電流流動之增加,而所增加之漏電電流的 流動會造成更大的電力消耗,此係不企望的,且在若干 情況中係無法接受的。 從上述說明,係企望於提供一種用於具有減少漏電電 流之DRAMs之操作的待機模式。 發明槪诚 本發明有關在待機模式期間減少D R A Μ中之待楗電流。 於一實施例中,當偵測出D R A Μ係於待機模式中之時,則 關閉到該D R AM之記憶體陣列之一第一電源,該第一電源 例如係連接至該陣列之η -阱,藉關閉至該η -阱之該電源 ,會在特機模式之期間達成減少之電流消耗。 第1圖顯示一習知之溝渠式DRAM單元; 第2圖顯示在待機橫式期間之漏電機構; 第3圖顯示根據本發明一實施例之操作的待機橫式; 第4圖顯示一用Μ確定待機模式之監看電路;以及 第5圖顯示一用以控制至陣列之電壓的調整電路。 菇明詳·細說明 本發明有關具有減少之電流消耗之操作的待機橫式之 -4- 本紙張尺度適用中國國家標準(CMS ) Α4規格(210Χ 297公漦) 請 閲 讀 背 之 注 3 頁 訂 線 經濟部中央標準局員工消費合作社印製 ί 418395 Λ7 . 五、發明説明(—) DRAMs。琨有多種型式之待機模式,若干型式會要求資 .料儲存於非揮發性記憶體中,且當再繼鑛正常之操作時 恢復至其預待機之模式,而在各型式中,DRAM並不會再 新。本發明係描繪關於DRAM積體電路(1C),其中記憶體 單元使用溝渠電容器。為了易於理解本發明,將提供習 知溝渠式D H A Μ單元之說明。 參閱第1圖,顯示一習知之溝渠電容器DRAM單元100, 此種習知溝渠電容器DRAM單元例如,係描繪於Nesbit等 人之”具有自行對齊之埋入帶(BEST)之0.6平方微米256 百萬位元(Mb)之溝渠式DRAM單元”,IEDM93-627,其將结 合於本文中供各種參考。典型地,單元之陣列係由字元 線及位元線互連而彤成DRAM晶片。 該DRAM單元100包含一彤成於基片101中之溝渠電容器 160,該基Η係微摻雜有諸如硼(B>之P型摻雜物(P—)。 典型地,該溝渠係充填以重摻雜有諸如砷Us)或磷(P) 之η摻雜物(η + )的多晶矽(p 1 〇 y )。該多晶矽稱為”儲存 電極”,其作為該電容器之一板。摻雜有例如As之埋入板 165係配置於基片中而包圍該溝渠之下方部分。該As係 從一接雜物源擴散進人該矽基片中,該摻雜物源可為一 形成在該溝渠之側壁上之As摻雜之矽酸鹽玻璃(ASG)。 同時,該DRAM單元包含一電晶體110,該電晶體含有 一閘極1 1 2 ,源極1 1 3 ,及汲極1 1 4。該電晶體之閛極代表 字元線,因為該.電晶體係連接於電容器,故稱為”活化 字元線”,該汲極及源極係藉佈植諸如磷(P)之η型摻雑 本紙張尺度適用中國國家標隼(CNS > Α4規格(210 X 297公浼) (請先閱讀背面之注意事項再填寫本頁) 丁 、-0· 線 Λ7 B7 418395 五、發明説明(4 物所彩成,該電晶體到電容器之連接係經由一擴散區1 2 5 所達成,稱為”節點擴散"之擴散區係藉外擴散摻雜物自 該溝渠之多晶矽透過埋入帶所形成的,該帶係藉提供外 擴散自該溝渠中之砷(As)或磷(P)摻雜之多晶矽之As或P 之摻雜物所形成。 軸環1 6 8係彤成於溝渠之上方部分,如本文中所使用 者,溝渠之上方部分稱為含有軸環之部分而下方部分含 有低於該軸環之部分,該軸環預防節點接茴至埋人板之 漏電,漏電係非企離的,例如它會劣化單元之保持時間 。如圖示,該軸環结合了埋人帶之底部及埋人'板之頂部。 含有諸如P (磷)或As (砷)之摻雜物的埋人阱170係配置 於基片的表面下方,在該埋入阱中之摻雑物的最高濃度 稍微地低於軸環之底部,同時,該埋入阱稱為” η -帶”, 作用為連接陣列中之諸DRAM單元之埋入板。 淺溝渠隔離物(STIU80偽配置Μ隔離DRAM單元與其他 單元或装置。如圖示,字元線120係形成在溝渠上方且藉 STI而與該處隔離,字元線120係稱為”通過字元線”,此種 架構係稱為折蠱位元線架構。 層間電介質層1 8 9係彤成於該等字元線上,該層間電介 質例如含有諸如硼磷矽酸鹽玻璃(B P S G )之摻雜的矽酸鹽 玻璃,其他諸如磷矽酸鹽玻璃(PSG)或硼矽酸鹽玻璃(BS G)亦係有效,替換性地,可使用諸如TE0S之未摻雜的矽 酸鹽玻璃。形成位元線之導電層係形成於層間電介質層 上。位元線接點開口 1 8 6則提供於層間電介質層之中Μ 本紙張尺度適用中國國家標準(CNS ) Α4规格(210 X 297公楚) 請 先 閱 讀 背 面 之 注 意 事 項 再 頁 線 經濟部中央標準局貝工消费合作社印製 Λ7 418395 B7 五、發明説明(r ) 連接源極η 3於位元線。 藉提供適當電壓於源極與閘極處之電晶體的激活使資 料能寫入或讓取自溝渠電容器。根據是否執行讀取或寫 入及資料之狀態,源極及汲極會變化於金元線與節點擴 散之間。 如前述,在待機橫式期間,該等DRAM單元在漏電流之 流動中會出現增加,我們已發現到此種漏電流之流動增 加係由該等D R A Μ單元之p阱相對於η阱間大的差動所造 成。 第2圖係一部分之溝渠式電容器DRAM單元之圖示,描 繪待機模式之期間造成漏電之機構。如圖示,該單元含 有一溝渠電容器,該溝渠電容器具有重摻雜之η型摻雜 物於其中且隔離該節點擴散於埋入板。軸環2 6 8係提供 於該溝渠之上方部分來隔離Ρ阱與儲存節點。在該Ρ阱 下方係一 η阱或η帶區,其連接該電容器之埋入板265與 該陣列中其他DRAM單元之埋入板。描繪性地,該Ρ阱係 偏壓於-1 . 0伏特而η阱則偏壓於0 . 7 5伏特。 經濟部中央標準局貝工消费合作社印策 中餅對 渠 Ρ 相 溝之點 在特節 ,伏存 時α儲 元-1故 單約, 等大特 該壓伏 新電75 再漏ο 未下約 當向於 ,地壓 間終偏 期最係 之矽帶 式晶 c 模多為 機之因 待雜。 在摻位 所電 流 電 機 待 致 導 D 增 快 對 .7配Μ洞 乡之 位中 電 1 的29 間區 之乏 帶空 面 於表 特 伏 成 造 會 一811^ 差 的 大 作 操 之 耗 消 流 電 少 減. 有 具 供 提 例 施 實 1 明 發 0 本 加據 增根 之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公浼) 418395 A7 R7 經濟部中央標準局貝工消費合作社印製 五、發明説明( b ) 1 1 I 的 待 機 模 式 * 待 t£H 假 電 流 之減少傜在待檄模 式 之 期 間 藉 關 1 1 I 閉 提 供 適 當 電 壓 至 η 阱 之 電 壓 產 生 器 或 泵 » 此 減 少 了 P 1 1 阱 與 η 阱 間 之 電 壓 差 動 Ο 對 於 上 述 情 況 r 關 閉 η 帶 之 電 η 先 ! 壓 產 生 Be 器 會 降 低 1 _ 75伏特至 1 . 0伏特之差動, 此- P阱與η 閱 讀 1 | 背 ί 帶 間 之 電 壓 差 動 中 之 降 低 會 減 少 漏 電 電 流 〇 典 型 地 i 根 之 據 表 面 狀 態 之 密 度 • 該 漏 電 電 流 會 減 少 1至2次方 \ 之 大 小 % 事 i 1 〇 一 旦 恢 復 正 常 之 操 作 模 式 7 則 會 重 新 開 啟 η 帶. 產 生 器。 項 再 在 另 一 實 施 例 中 * 待 機 漏 電 電 流 中 之 減 少 係 藉 關 閉 提 填 窝遽 本魘 供 適 當 電 壓 至 P 阱 之 心 阱 產 生 器 來 達 成 〇 同 時 » 在 待 機 頁 、- 1 漏 電 電 流 中 之 進 一 步 之 減 少 可 藉 關 閉 η 阱 及 Ρ 阱 產 生 器 1 I 二 者 來 達 成 Ο 1 1 監 看 器 電 路 係 提 供 來 偵 測 是 否 記 憶 體 係 操 作 於 待 4£H[ m 或 1 訂 正 常 操 作 模 式 中 > 若 該 記 憶 體 係 在 待 機 模 式 中 t 則 關 閉 1 | 該D R A Μ陣列之 η 帶 電 壓 泵 1 若 該 記 憶 體 並 不 在 待 機 模 式 1 1 中 « 則 維 持 該 η 帶 電 壓 泵 開 啟 〇 1 | 在 一 實 施 例 中 J 操 作 模 式 之 確 定 係 藉監看該記憶體 之 1 再 新 活 動 性 而 達 成 Ο 如 該 項 技 術 中 已 知 > 再 新 可 經 由 多 線 )! 種 技 術 來 發 生 i 例 如 9 再 新 可 藉 由 使 列 位 址 選 通 (R AS) I 信 5庶 設 定 於 其 活 化 狀 態 (其係活化低) 而 予 Μ 觸 發 〇 其 他 ! ! 再 新 之 觸 發 含 有 一 活 化 之 行 位 址 選 通 (CAS)信號(其 亦 為 1 » L 活 化 低 )於- -活化之R A S或 CBR再新之前, 其在R A S來到低 1 I 活 化 狀 態 之 前 置 該 行 位 址 選 通. 於 活 化 低 之 狀 態 9 然 後 1 觸 發 用 於 各 列 之 位 址 的 R A S再新。 該等多樣之技術採用 1 1 軍 獨 之 活 化 RAS信號或其他信號结合之RAS信 號 來 觸 發 再 1 1 j 8 - i 1 1 本j張^適用中國國家標準(CNS ) Α·4規格(210X297公漦) Λ7 Λ18395 B7 五'發明説明(7) 新。藉此,本發明之一實施例監看該RAS信號來確定是 否該糸统係於待機或非特機之模式中。 參閱第3圖,顯示根據本發明一實施例之用以操作記 憶體之方法。在步驟310中,係監看再新之活化性,在 一實施例中,係利用該R A S信號來監看該再新之活化性, 若在一預定時間之後,偵測出沒有再新之活化性時,則 在歩驟320處關閉到該DRAM陣列之η帶產生器。在一實 施例中,該預定之時間約係大於或等於(言)諸再新之間 之最大可允許的時間。在另一實施例中,該預定之時間 約係大於或等於(£)1.5倍之諸再新之間之最大可允許的 時間。若在步驟3 3 0處偵測出一再新係在該預定時間之內 時,則維持該η帶產生器於其正常之操作準.位處。 經濟部中央標準局員工消费合作社印製 參閱第4 _,一監看器電路401係根據本發明一實施例 而配置Κ偵測是否該系統係於待機或非待機楔式中,待 機或非待機模式則藉是否必須再新而確定。若必須再新 時,則該記憶體係於非待機模式中;而若不必再新時,則 該記憶體係於待機模式中。在一實拖例中,是否必須再 新係藉一在RAS之前之CAS(CBR)信號及一 RAS計數器(RAS conn ter)信號來確定。活化之RAScounter信號指示並沒 有再新之活化性已發生在該預定時間之内。 如第4圖中所示,該監看器電路401包含一接收CBR及 RAScounter信號作為輸人之ΝΟϋ (非或)閘。如圖示,該 C B R信號係一活化高之信號而R A S c 〇 u n t e r則係一活化低 信號。只有非活化之C B R信號及活化之R A S c o u ti t e r信號 ~ 9 ~ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 418395 Λ7 B7 五、發明説明(^ ) 經濟部中央標準局員工消费合作社印製 會指示該記憶體係於待機模式中。而響應於一活化之CBR 及非活化之RAScounter·信號,HOR閛會產生一活化(高)之 通過致能信號。 該通過致能信號係輸入至一調整電路之内,該調螫電 路控制至該η -阱之電壓產生器。若該通過致能信號係活 化時,則該調整電路關閉該η帶電壓產生器;相反地, 若該通過致能信號係非活化時,則維持該η帶電壓產生 器。 第5圖顯示一調整電路501之描繪性實施例。如圖示, 該調整電路501包含:一第一開關510,其控制至該記憶 體陣列550之η -阱之η帶產生器;以及一第二開關530, 其控制至該記憶體陣列之η -阱乏接地(0伏特)。例如,該 第一及第二開關包含通過電晶體,一反相器520連接於 該第一開關510,該通過致能信號係連接於該反相器及開 關530之輸人。一活化之通過致能信號從該記憶體陣列 斷接該η帶產生器而連接該η -阱至接地。一非活化之通 過致能信號則連接該η帶產生器於該陣列而從該陣列斷 接於接地。 當本發明已特別地參照種種賁施例予Μ顯示及說明時 ,該等热習於本項技術者將理解的是,諸修飾及改變可 實現於本發明而不會背雛其範嚼。因此,本發明之範嚼 不應參照上述說明予Μ確定而應參照附錄之申請専利範 園與其整個範赌之等效者予Κ確定。 10- 本紙張尺度適用中國國家標準(CNS ) A4規格(2[0X 297公t ) 請 先 閣 讀 背 ιδ 項 再 頁 訂 線 Λ7 418395 B1 五、發明説明(9 ) 參考符號說明 100·. .DRAM (動態随機存取記憶體)單元 101 ...基片 1 1 0 ...電晶體 I 12 ...閘極 II 3 ...源極 11 4 ...汲極 1 2 0 ...字元線 125,..擴散區 160 ...溝渠電容器 1 6 1 ...多晶矽(p 0 1 y ) 1 6 5 ...埋人板 168 ...軸環 1 7 0 ...埋入阱 180 ...淺溝渠隔離物 186 ...位元線接點開口 1 8 9 ...層間電介質層 2 6 5 ...埋入板 26 8 ...環管 經濟部中央標準局員工消费合作社印製 291 ...表面空乏區 401 ...監看器電路 5 0 1 ...調整電路 510 ...第一開關 52 0 ...反相器 5 3 0 ...第二開關 5 5 0 ...記憶體陣列 -η - 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ 297公釐)

Claims (1)

  1. ί'/ 418395 A8 B8 n$^g g8g 六、申請專利範圍 1.—種用M減少動態隨機存取記憶體(DRAM)中之待機電 流的方法,包含: 確定是否該DRAM係於操作之待機或正常模式中; 若該D R A Μ係於待機模式中,則關閉一到該D R AH中之 一陣列之第一電源;以及 若該D R AM係於正常模式中,則維持該第一電源至該 陣列。 (諳先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 -12- 本紙張尺度適用中國國家標準(CNS > Α4現格(2丨0Χ297公釐)
TW087117959A 1997-12-30 1998-10-29 Reduced stand by power consumption in a dram TW418395B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/000,625 US5970009A (en) 1997-12-30 1997-12-30 Reduced stand by power consumption in a DRAM

Publications (1)

Publication Number Publication Date
TW418395B true TW418395B (en) 2001-01-11

Family

ID=21692321

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087117959A TW418395B (en) 1997-12-30 1998-10-29 Reduced stand by power consumption in a dram

Country Status (7)

Country Link
US (1) US5970009A (zh)
EP (1) EP0928006B1 (zh)
JP (1) JPH11265574A (zh)
KR (1) KR100574243B1 (zh)
CN (1) CN1201334C (zh)
DE (1) DE69822775T2 (zh)
TW (1) TW418395B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560154B1 (en) * 1999-05-14 2003-05-06 Hitachi, Ltd. Semiconductor integrated circuit device
US6563746B2 (en) 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
US6807122B2 (en) * 2001-11-14 2004-10-19 Hitachi, Ltd. Semiconductor memory device requiring refresh
US7064984B2 (en) * 2002-01-16 2006-06-20 Micron Technology, Inc. Circuit and method for reducing leakage current in a row driver circuit in a flash memory during a standby mode of operation
JP4499982B2 (ja) * 2002-09-11 2010-07-14 株式会社日立製作所 メモリシステム
US7038523B2 (en) * 2003-10-08 2006-05-02 Infineon Technologies Ag Voltage trimming circuit
US7555659B2 (en) * 2006-02-28 2009-06-30 Mosaid Technologies Incorporated Low power memory architecture
US7598166B2 (en) * 2006-09-08 2009-10-06 International Business Machines Corporation Dielectric layers for metal lines in semiconductor chips
US8743647B2 (en) 2012-02-21 2014-06-03 Synopsys, Inc. Static read only memory device which consumes low stand-by leakage current
CN103426466B (zh) * 2012-05-25 2016-12-14 安凯(广州)微电子技术有限公司 一种动态随机存取存储器的控制方法、装置和设备
CN115078260B (zh) * 2022-08-23 2022-10-28 常州奥智高分子集团股份有限公司 一种扩散板aoi检测装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4381552A (en) * 1978-12-08 1983-04-26 Motorola Inc. Stanby mode controller utilizing microprocessor
JPS6199363A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 基板電位発生回路
JPH0426989A (ja) * 1990-05-18 1992-01-30 Toshiba Corp ダイナミックメモリ装置
US5262998A (en) * 1991-08-14 1993-11-16 Micron Technology, Inc. Dynamic random access memory with operational sleep mode
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
KR0169157B1 (ko) * 1993-11-29 1999-02-01 기다오까 다까시 반도체 회로 및 mos-dram
JPH0887881A (ja) * 1994-09-19 1996-04-02 Mitsubishi Electric Corp 半導体記憶装置
US5563839A (en) * 1995-03-30 1996-10-08 Simtek Corporation Semiconductor memory device having a sleep mode
US5687382A (en) * 1995-06-07 1997-11-11 Hitachi America, Ltd. High speed, reduced power memory system implemented according to access frequency
KR970029759A (ko) * 1995-11-08 1997-06-26 문정환 반도체 메모리 회로
JP3704188B2 (ja) * 1996-02-27 2005-10-05 株式会社ルネサステクノロジ 半導体記憶装置
KR100429862B1 (ko) * 1997-06-24 2004-07-19 삼성전자주식회사 반도체장치의 내부 전원 제어회로

Also Published As

Publication number Publication date
DE69822775D1 (de) 2004-05-06
KR100574243B1 (ko) 2006-07-21
EP0928006A2 (en) 1999-07-07
CN1221956A (zh) 1999-07-07
EP0928006B1 (en) 2004-03-31
DE69822775T2 (de) 2005-02-10
EP0928006A3 (en) 2000-08-09
US5970009A (en) 1999-10-19
JPH11265574A (ja) 1999-09-28
KR19990063544A (ko) 1999-07-26
CN1201334C (zh) 2005-05-11

Similar Documents

Publication Publication Date Title
US6445026B1 (en) Semiconductor device having a memory cell with a plurality of active elements and at least one passive element
US8350307B2 (en) Semiconductor memory device with power decoupling capacitors and method of fabrication
TW418395B (en) Reduced stand by power consumption in a dram
US6628551B2 (en) Reducing leakage current in memory cells
TW210402B (en) A semiconductor device with a memory cell array region
JP2000340679A (ja) ボディ・コンタクト式ダイナミック・メモリ
US6532167B2 (en) Voltage generator for semiconductor device
CN102214483A (zh) SeOI上的伪反相器电路
CN112289355B (zh) 具有垂直晶体管的存储器阵列及其形成
US6201730B1 (en) Sensing of memory cell via a plateline
US6207998B1 (en) Semiconductor device with well of different conductivity types
JP2004200598A (ja) 半導体記憶装置および半導体装置
KR100474609B1 (ko) 반도체 기억 장치
US20020085428A1 (en) Arrangement of bitline boosting capacitor in semiconductor memory device
GB2199695A (en) Dynamic random access memory with selective well biasing
US5003361A (en) Active dynamic memory cell
Braun et al. A robust 8F/sup 2/ferroelectric RAM cell with depletion device (DeFeRAM)
EP0306198B1 (en) An active dynamic memory cell
JPH08273373A (ja) 半導体記憶装置とその動作方法
JP3047605B2 (ja) ダイナミックram
US5424566A (en) DRAM cell capacitor
JP3001657B2 (ja) 半導体記憶装置
TW406407B (en) Integrated circuit structure for integrating logic circuit and embedded DRAM and the process thereof
KR100573837B1 (ko) 강유전체 메모리 장치
KR20030001242A (ko) 디커플링 커패시터를 구비하는 반도체 메모리 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees