CN1201334C - 在dram中减少维持功率消耗的方法 - Google Patents

在dram中减少维持功率消耗的方法 Download PDF

Info

Publication number
CN1201334C
CN1201334C CNB981230997A CN98123099A CN1201334C CN 1201334 C CN1201334 C CN 1201334C CN B981230997 A CNB981230997 A CN B981230997A CN 98123099 A CN98123099 A CN 98123099A CN 1201334 C CN1201334 C CN 1201334C
Authority
CN
China
Prior art keywords
dynamic ram
signal
standby mode
address strobe
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981230997A
Other languages
English (en)
Other versions
CN1221956A (zh
Inventor
海因茨·霍尼格施密德
理查德·L·克莱因亨兹
杰克·A·曼德尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Publication of CN1221956A publication Critical patent/CN1221956A/zh
Application granted granted Critical
Publication of CN1201334C publication Critical patent/CN1201334C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

通过切断连接到例如n阱的电源减少等待模式期间DRAM中的电流消耗。

Description

在DRAM中减少维持 功率消耗的方法
技术领域
本发明涉及动态随机存取存储器(DRAM)，特别涉及在等待模式期间减少电功率消耗的方法。
背景技术
称作随机存取存储器(RAM)的计算机的工作存储器存储系统处理器当前使用的程序并存储要处理的数据。此外，RAM存储显示给用户的信息。通常，工作存储器包括动态随机存取存储器IC DRAM，是由于它们相对成本低和高性能。
DRAM需要经常刷新它们的单元，以便保持存储其中的数据。这种刷新是由存储控制器控制的。刷新存储单元的各种技术已公知。
DRAM单元的刷新要求消耗了相对大量的功率。由于这要求较大的电池容量，因此特别是对于便携式计算机，这种功率消耗成为一个问题。一种减少功率消耗的技术是提供一种操作计算机的“等待模式”。当处于等待模式中时，DRAM中的计算数据不刷新，由此减少了系统使用的功率。等待模式可以通过有效、空闲或自动进入等的不同技术激活。
一种类型的DRAM单元包括电连接到晶体管的沟槽电容器。沟槽电容器DRAM单元介绍在例如Wolf的 Silicon Processing for the VLSI Era，Vol.2，Lattic Press(1995)，在这里引入仅作参考。在NMOSFET型沟槽DRAM单元中，n沟道晶体管的p型阱通常在负电压下偏置，以减少衬底灵敏度和扩散电容。此外，电连接到电容器掩埋极板的n型阱通常在约VDD/2下偏置。然而，这种DRAM单元引起等待模式期间漏电流增加。增加的漏电流导致更大的功率消耗，这是不希望的，并且在一些情况中是不能接受的。
从以上的讨论可以看出，需要提供一种能够减少漏电流的DRAM的操作等待模式。
发明内容
本发明涉及在等待模式期间减少DRAM中的维持电流的方法。在一个实施例中，当检测到DRAM处于等待模式中时，切断DRAM存储阵列的第一电源。第一电源连接到例如阵列的n阱。通过切断n阱的电源，在等待模式期间减少了电流消耗。
按照本发明的一个方面，提供了一种减少包括存储单元阵列的动态随机存取存储器中维持电流的方法，包括：确定动态随机存取存储器是否处于操作的等待模式或正常模式；如果动态随机存取存储器处于等待模式，那么切断对于动态随机存取存储器中的所述阵列的第一电源；如果动态随机存取存储器处于正常模式，那么维持对于所述阵列的第一电源；以及通过从一个或非门输出用于分别接通和关闭第一电源的第一和第二信号来检测所述等待模式，其中或非门的输入包括在行地址选通脉冲信号之前的列地址选通脉冲以及行地址选通脉冲计数信号。
按照本发明的第二方面，提供了一种具有等待模式和正常模式的动态随机存取存储器，包括：存储单元阵列，每个存储单元具有用于存储电荷的存储节点；第一电源，用于在位于存储节点之外的第一区域保持第一电势；用于确定是否动态随机存取存储器处于操作的等待模式或正常模式的装置；调节电路，用于如果动态随机存取存储器按照第一信号而处在等待模式则关闭对动态随机存取存储器中的所述阵列的第一电源，并且如果动态随机存取存储器按照第二信号而处于正常模式则保持第一电源，以便在等待模式期间降低来自存储节点的漏电；以及第一和第二信号，从或非门输出，其中或非门的输入包括在行地址选通脉冲信号之前的列地址选通脉冲以及行地址选通脉冲计数信号。
附图说明
图1示出了常规沟槽DRAM单元；
图2示出了等待模式期间漏电流的机理；
图3示出了根据本发明的第一实施例操作的等待模式；
图4示出了确定等待模式的监控电路；以及
图5示出了控制阵列电压的调节电路。
具体实施方式
本发明涉及在等待模式操作期间减少电流消耗的DRAM。存在不同类型的等待模式。一些类型要求当重新开始正常的操作时数据存储在非易失性存储器内并重新存储到预等待模式，而其它的状态没有。在任何一种类型中，DRAM不刷新。本发明介绍存储单元使用沟槽电容器的DRAM集成电路(IC)。为有助于理解本发明，提供常规沟槽DRAM单元的说明。
参考图1，显示出了常规沟槽电容器的DRAM单元100。这种常规沟槽电容器的DRAM单元介绍在例如Nesbit等人的 A0.6μm 2  256Mb Trench DRAM Cell With Self-Aligned Buried Strap(BEST)，IEDM93-627，在这里引入仅作参考。通常，单元的阵列通过字线和位线互连形成DRAM芯片。
DRAM单元100包括形成在衬底101内的沟槽电容器160。衬底由如硼(B)的p型掺杂剂(p-)轻掺杂。沟槽通常由如砷(As)或磷(P)等的n型掺杂剂(n+)重掺杂的多晶硅(poly)161填充。起电容器的一个极板作用的poly称作“存储节点”。由如As掺杂的掩埋极板165形成在衬底内，环绕在沟槽的下部。As从掺杂剂源扩散到硅衬底内。掺杂剂源可以是形成在沟槽的侧壁上掺杂As的硅酸盐玻璃(ASG)。
DRAM单元也包括晶体管110。晶体管包括栅极112、源区113和漏区114。晶体管的栅极代表字线。由于晶体管连接到电容器，因此称作“有源字线”。通过注入如磷(P)等的n型掺杂剂形成漏和源。通过扩散区125获得晶体管与电容器的连接。称作“节点扩散”的扩散区通过从沟槽poly通过掩埋的带向外扩散掺杂剂形成。通过提供As或P掺杂剂从沟槽内的As或P掺杂的poly向外扩散形成带。
在沟槽的上部形成轴环168。正如这里使用的，沟槽的上部分是指包括轴环的部分和包括轴环下面的下部分。轴环可以防止节点结到掩埋极板的漏电流。漏电流是不希望的，它降低了单元的保持时间。如图所示，轴环约束了掩埋带的底部和掩埋极板的顶部。
在衬底的表面下形成包括如P或As等的n型掺杂剂的掩埋阱170。掩埋的n阱内掺杂剂的峰值浓度稍低于轴环的底部。也称作“n带”的掩埋阱起在阵列中连接DRAM单元的掩埋极板的作用。
提供浅沟槽隔离(STI)180，将DRAM单元与其它单元或器件隔离。如图所示，字线120形成在沟槽上并通过STI由此隔离。字线120称作“贯通字线”。这种构形称作折叠位线结构。
层间介质层189形成在字线上。层间介质层包括如硼磷硅玻璃(BPSG)等的掺杂的硅酸盐玻璃。也可以使用如磷硅玻璃(PSG)或硼硅玻璃(BSG)等的其它掺杂的硅酸盐玻璃。此外，也可以使用如TEOS等的非掺杂的硅酸盐玻璃。导电层形成在层间介质层上，形成位线。位线接触开口186形成在层间介质层内，使源区113与位线接触。
通过向源区和栅极提供适当的电压激活晶体管能使数据写入沟槽电容器或从沟槽电容器读取。根据是否进行读取或写入以及数据的状态，位线和节点扩散之间的源区和漏区改变。
如上所述，这种DRAM单元显示出在等待模式期间漏电流增加。我们发现漏电流的这种增加是由DRAM单元的p阱与n阱之间较大的差异引起的。
图2为沟槽电容器DRAM单元的部分草图，示出了等待模式期间引起漏电流的机理。如图所示，单元包括重掺杂的n型掺杂剂于其中的沟槽电容器以形成存储节点并从掩埋极板隔离节点扩散。在沟槽的上部分内提供轴环268，将p阱与存储节点隔离。p阱下面是将电容器的掩埋极板165与阵列内另一DRAM单元的掩埋极板连接的n阱或n带区。在图示中，p阱偏置在-0.1V，n阱偏置在0.75V。
在等待模式期间当单元不刷新时，沟槽内掺杂的poly最终漏泄降低到p阱的电位，约-1.0V。由于n带偏置在约0.75V，由此存储节点与n带之间的电位约1.75V。这种大的差异导致在表面耗尽区291内快速产生电子-空穴对，导致维持电流增加。
根据本发明的一个实施例，提供了一种减少电流消耗的等待模式操作。通过在等待模式期间切断向n阱提供适当电压的电压发生器或泵获得维持电流的减少。这样减少了p阱和n阱之间的电压差。从以上情况可以看出，切断n带电压发生器将差异从1.75V减少到1.0V。p阱和n带之间电压差异的减少降低了漏电流。通常，漏电流减少1-2个数量级，这取决于表面状态密度。一旦重新开始正常的操作模式，那么n带发生器重新接通。
在另一实施例中，通过切断向p阱提供适当电压的p阱发生器减少维持漏电流的减少。此外，通过切断n阱和p阱发生器可以进一步减少维持漏电流。
提供监控电路检测存储器是否处于等待或正常操作模式。如果存储器处于等待模式，到DRAM阵列的n带电压泵被切断。如果存储器没有处于等待模式，n带电压泵保持接通。
在一个实施例中，通过监控存储器的刷新活动确定操作的模式。正如本领域已公知的，通过不同的技术进行刷新。例如，通过将行地址选通(RAS)信号设定在它的有效状态(低电平有效)触发刷新。其它刷新触发器包括有效的RAS或CBR刷新之前的有效列地址选通(CAS)信号(也是低电平有效)，在RAS变为低电平有效状态之前将列地址选通处于有效低电平状态，然后触发RAS用于要刷新的每行的地址。这些不同的技术使用了有效的RAS信号，单独使用或与其它信号组合使用，以触发刷新。由此，本发明的一个实施例监控RAS信号，确定是否系统处于等待或非等待模式。
参考图3，显示出了根据本发明的一个实施例存储器操作的过程。在步骤310中，监控刷新活动。在一个实施例中，使用RAS信号监控刷新活动。如果在预定时间后没有检测到刷新活动，那么在步骤320切断到DRAM阵列的n带发生器。在一个实施例中，预定时间≥刷新之间的最大允许时间。在另一实施例中，预定时间≥约1.5倍刷新之间的最大允许时间。如果在规定时间内检测到刷新，那么在步骤330n带发生器保持在它的正常操作电平。
参考图4，根据检测系统是否处于等待或非等待模式的本发明一个实施例提供的监控电路401。通过是否需要刷新确定等待或非等待模式。如果需要刷新，存储器处于非等待模式，如果不需要刷新，存储器处于等待模式。在一个实施例中，通过RAS之前的cas(CBR)信号和RAS计数器(RAS计数器)信号确定是否需要刷新。有效的RAS计数器信号表示在预定时间内没有发生刷新活动。
如图4所示，监控电路401包括接收CBR和RAS计数器信号作为输入的NOR门。如图所示，CBR信号为有效高电平信号，RAS计数器信号为有效低电平信号。只有无效CBR信号和有效RAS计数器信号表示存储器处于等待模式。响应于有效CBR信号和无效RAS计数器信号，NOR门产生有效的(高电平)允许通过信号。
允许通过信号输入到调节电路内。调节电路控制接n阱的电压发生器。如果允许通过信号有效，那么调节电路切断n带电压发生器。另一方面，如果允许通过信号无效，那么继续接通n带电压发生器。
图5示出了调节电路501的示意性实施例。如图所示，调节电路包括控制接存储器阵列550的n阱的n带发生器的第一开关510，和控制存储阵列n阱接地(0伏)的第二开关530。第一和第二开关包括例如旁路晶体管。反相器连接到第一开关520。允许通过信号连接到反相器和开关530的输入。有效允许通过信号将n带发生器与存储器阵列断开并将n阱接地。无效允许通过信号将n带发生器连接到阵列，并将阵列与地断开。
虽然参考不同的实施例具体地示出并介绍了本发明，但本领域的技术人员应该知道可以对本发明作出修改和变形而不脱离本发明的范围。因此本发明的范围不是参考以上说明而是以权利要求书及其等同物的全部范围来确定。

Claims (11)

1.一种减少包括存储单元阵列的动态随机存取存储器中维持电流的方法，包括：
确定动态随机存取存储器是否处于操作的等待模式或正常模式；
如果动态随机存取存储器处于等待模式，那么切断对于动态随机存取存储器中的所述阵列的第一电源；
如果动态随机存取存储器处于正常模式，那么维持对于所述阵列的第一电源；以及
通过从一个或非门输出用于分别接通和关闭第一电源的第一和第二信号来检测所述等待模式，其中或非门的输入包括在行地址选通脉冲信号之前的列地址选通脉冲以及行地址选通脉冲计数信号。
2.按照权利要求1的方法，还包括步骤：在已经过去一个时间间隔之后刷新动态随机存取存储器的单元以便保持存储在其中的数据。
3.按照权利要求1的方法，其中关闭第一电源的步骤包括步骤：监控在对动态随机存取存储器的刷新之间的时间间隔，以便如果大于或等于在刷新之间的最大时限的预定时间已经过去，则关闭第一电源。
4.按照权利要求3的方法，其中所述预定时间是最大时限的大约1.5倍。
5.按照权利要求3的方法，其中监控时间间隔的步骤包括步骤：监控行地址选通脉冲信号，其中行地址选通脉冲信号触发对动态随机存取存储器的单元的刷新。
6.按照权利要求3的方法，其中监控时间间隔的步骤包括步骤：监控在行地址选通脉冲信号之前的列地址选通脉冲信号，其中在行地址选通脉冲信号之前列地址选通脉冲信号触发对动态随机存取存储器的单元的刷新。
7.按照权利要求1的方法，其中动态随机存取存储器包括由第一电源驱动的第一电势和由第二电源驱动的第二电势，所述第一和第二电势累积提高了在存储单元的存储节点和存储节点外部区域之间的电势差，所述电势差驱动漏电电流，所述方法还包括步骤：关闭第一和第二电源以减少在等待模式下的漏电电流。
8.一种具有等待模式和正常模式的动态随机存取存储器，包括：
存储单元阵列，每个存储单元具有用于存储电荷的存储节点；
第一电源，用于在位于存储节点之外的第一区域保持第一电势；
用于确定是否动态随机存取存储器处于操作的等待模式或正常模式的装置；
调节电路，用于如果动态随机存取存储器按照第一信号而处在等待模式则关闭对动态随机存取存储器中的所述阵列的第一电源，并且如果动态随机存取存储器按照第二信号而处于正常模式则保持第一电源，以便在等待模式期间降低来自存储节点的漏电；以及
第一和第二信号，从或非门输出，其中或非门的输入包括在行地址选通脉冲信号之前的列地址选通脉冲以及行地址选通脉冲计数信号。
9.按照权利要求8的存储器，其中动态随机存取存储器包括由第二电源驱动的第二电势，第一和第二电势累积提高在阵列中的存储单元的存储节点和存储节点之外的区域之间的电势差，调节电路包括逻辑电路，用于关闭第一电源和第二电源，于是降低电势差和降低在等待模式中的漏电电流。
10.按照权利要求8的存储器，其中调节电路包括：第一开关，用于当由第一信号接通时将第一电源与阵列连接；第二开关，用于当由第二信号接通时将第一电源接地。
11.按照权利要求10的存储器，其中第一信号和第二信号是数字补码。
CNB981230997A 1997-12-30 1998-12-21 在dram中减少维持功率消耗的方法 Expired - Fee Related CN1201334C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US000625 1997-12-30
US09/000,625 US5970009A (en) 1997-12-30 1997-12-30 Reduced stand by power consumption in a DRAM

Publications (2)

Publication Number Publication Date
CN1221956A CN1221956A (zh) 1999-07-07
CN1201334C true CN1201334C (zh) 2005-05-11

Family

ID=21692321

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981230997A Expired - Fee Related CN1201334C (zh) 1997-12-30 1998-12-21 在dram中减少维持功率消耗的方法

Country Status (7)

Country Link
US (1) US5970009A (zh)
EP (1) EP0928006B1 (zh)
JP (1) JPH11265574A (zh)
KR (1) KR100574243B1 (zh)
CN (1) CN1201334C (zh)
DE (1) DE69822775T2 (zh)
TW (1) TW418395B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560154B1 (en) * 1999-05-14 2003-05-06 Hitachi, Ltd. Semiconductor integrated circuit device
US6563746B2 (en) 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
US6807122B2 (en) * 2001-11-14 2004-10-19 Hitachi, Ltd. Semiconductor memory device requiring refresh
US7064984B2 (en) * 2002-01-16 2006-06-20 Micron Technology, Inc. Circuit and method for reducing leakage current in a row driver circuit in a flash memory during a standby mode of operation
JP4499982B2 (ja) * 2002-09-11 2010-07-14 株式会社日立製作所 メモリシステム
US7038523B2 (en) * 2003-10-08 2006-05-02 Infineon Technologies Ag Voltage trimming circuit
US7555659B2 (en) * 2006-02-28 2009-06-30 Mosaid Technologies Incorporated Low power memory architecture
US7598166B2 (en) * 2006-09-08 2009-10-06 International Business Machines Corporation Dielectric layers for metal lines in semiconductor chips
US8743647B2 (en) 2012-02-21 2014-06-03 Synopsys, Inc. Static read only memory device which consumes low stand-by leakage current
CN103426466B (zh) * 2012-05-25 2016-12-14 安凯(广州)微电子技术有限公司 一种动态随机存取存储器的控制方法、装置和设备
CN115078260B (zh) * 2022-08-23 2022-10-28 常州奥智高分子集团股份有限公司 一种扩散板aoi检测装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4381552A (en) * 1978-12-08 1983-04-26 Motorola Inc. Stanby mode controller utilizing microprocessor
JPS6199363A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 基板電位発生回路
JPH0426989A (ja) * 1990-05-18 1992-01-30 Toshiba Corp ダイナミックメモリ装置
US5262998A (en) * 1991-08-14 1993-11-16 Micron Technology, Inc. Dynamic random access memory with operational sleep mode
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
KR0169157B1 (ko) * 1993-11-29 1999-02-01 기다오까 다까시 반도체 회로 및 mos-dram
JPH0887881A (ja) * 1994-09-19 1996-04-02 Mitsubishi Electric Corp 半導体記憶装置
US5563839A (en) * 1995-03-30 1996-10-08 Simtek Corporation Semiconductor memory device having a sleep mode
US5687382A (en) * 1995-06-07 1997-11-11 Hitachi America, Ltd. High speed, reduced power memory system implemented according to access frequency
KR970029759A (ko) * 1995-11-08 1997-06-26 문정환 반도체 메모리 회로
JP3704188B2 (ja) * 1996-02-27 2005-10-05 株式会社ルネサステクノロジ 半導体記憶装置
KR100429862B1 (ko) * 1997-06-24 2004-07-19 삼성전자주식회사 반도체장치의 내부 전원 제어회로

Also Published As

Publication number Publication date
DE69822775D1 (de) 2004-05-06
KR100574243B1 (ko) 2006-07-21
EP0928006A2 (en) 1999-07-07
CN1221956A (zh) 1999-07-07
EP0928006B1 (en) 2004-03-31
DE69822775T2 (de) 2005-02-10
EP0928006A3 (en) 2000-08-09
TW418395B (en) 2001-01-11
US5970009A (en) 1999-10-19
JPH11265574A (ja) 1999-09-28
KR19990063544A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
CN1201334C (zh) 在dram中减少维持功率消耗的方法
US6670234B2 (en) Method of integrating volatile and non-volatile memory cells on the same substrate and a semiconductor memory device thereof
US4164751A (en) High capacity dynamic ram cell
US6445026B1 (en) Semiconductor device having a memory cell with a plurality of active elements and at least one passive element
US6163045A (en) Reduced parasitic leakage in semiconductor devices
US4864374A (en) Two-transistor dram cell with high alpha particle immunity
US5066607A (en) Method of making a trench DRAM cell with dynamic gain
JP3089570B2 (ja) 共有電極を有する複数のトランジスタ構造から成る集積回路
CN102169882B (zh) 半导体存储器器件及其制造方法
JP3320339B2 (ja) トレンチ・セル・キャパシタ
US7589369B2 (en) Semiconductor constructions
US4999811A (en) Trench DRAM cell with dynamic gain
US20220131003A1 (en) Memory arrays with vertical transistors and the formation thereof
US6020609A (en) DRAM cell with a rugged stacked trench (RST) capacitor
JP2918284B2 (ja) メモリセル
US6211545B1 (en) Device fabricated by a method of controlling outdiffusion from a doped three-dimensional film
JP2003030981A (ja) 半導体記憶装置
CN1270373C (zh) 动态随机存取存储器单元的形成方法
US20040129965A1 (en) Trench capacitor process for preventing parasitic leakage
US5170372A (en) Memory device having bit lines over a field oxide
KR880009439A (ko) 함몰형 저장판 메모리 셀
Lin et al. A new 1T DRAM cell with enhanced floating body effect
JPH04256359A (ja) 集積回路メモリ装置
KR100232199B1 (ko) 반도체 소자의 제조방법
Tsukude et al. A 256Mb DRAM

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee