TW414896B - Semiconductor non-volatile programmable memory device preventing non-selected memory cells from disturb during programming operation - Google Patents

Description

414896 五、發明說明（1) ♦發明之領域 本發明是關於半導體非揮發性可程式記憶體，例如， 電-可程式唯讀記憶體裝置和電-可抹除、可程式唯讀記憶 體（以下稱為EE PROM)裝置，更特別地，是關於在程式操作 或抹除操作過程中防止非被選記憶單元受干擾的半導體非 揮發性可程式記憶體。 ♦相關技術之描述 EEPR0M裝皇累積電荷，然後釋放電荷從浮動閘極經由 一通道，並且消耗少量的寫入電流或抹除電流。圖1表示 一JEEPR0M裝置的典型例子。 習用之EEPR0M裝置包括一記憶單元矩陣1，一個行選 | 擇器2和一個列選擇器/介面3。複數個浮動閘型場效應電 | ί 晶體被排列成行和列，用作記憶單元矩陣1中的記憶單 元，如MOO-MOl ’ Ml Ο-Mln，...及ΜηΟ-Μηη。複數個的位元 線BO ’ B1，Bn ’…被對應連捿於記憶單元Μ〇〇_Μη〇， Μ01-Mnl，…及MOn-Μηη之各列，並且連接至相應列之浮動 閘型場效應電晶體之汲極節點。複數個的字元線w 〇，

Wi ’…Wn被對應連接於記憶單元㈣^^以’ ，…及 ΜηΟ-Μηη之各行，並且被連接至相應行之浮動閘型場效應 電晶體之控制閘極。行位址分別對應各個字元線㈣_Wn， 列位址分別對應各個位元線B〇 -Bn。因此每個記憶單元以 特定之行位址和列位址的組合來表示。

C:\Prograra F i1es\Patent\Pl201. ptd

第5頁 414896 五、發明說明（2) " ------ 習用之EEPROM裝置還包括一供電單元4。此供電單元4. ，接至行選擇器2和一個列選擇器/連接介面3，並且產生 同電壓位準VPP、中電壓VPP/2和接地電壓GND或零電壓。 以低電壓GND為參考位準，高電壓位準νρρ大約是壓 VPP/2 之二倍。 〇行選擇器2選擇性地提供能量給字元線WO-Wn以從記憶 單元矩陣1中選擇一行記憶單元。列選擇器3選擇性地連接 介面3至位元線BO-Bn，並且被選之字元線和被選之位元線 確定一個記憶單元。習用.之EEPRQ.M.裝置具有一個程式模 式、一個讀出模式和一個抹除模式。依據操作模式，供電 單元4選擇性地提供高電壓位準VPP，中電壓VPP/2和接地 電壓GND至行選擇器2和列選擇器/介面3。 在程式模式中，行選擇器2提供高電壓位準VPP至被選 之字元線，及中電壓VPP/2至非被選之字元線。列選擇器/ 介面3提供接地電壓至被選之位元線，及提供中電壓VPP/2 至非被選之位元線。V P P電位差加至被選記憶單元之；及極 和控制閘極之間’並且沒有任何電位差加至非被選記憶單 元。結果，通道電流流經被選之記憶單元之閘絕緣層，並 且電子注入浮動閘極中。沒有電流流經非被選之記憶單元 之閘絕緣層，並且一邏輯π 狀態之資料位元寫進被選之 記憶單元。然而，非被選之記憶單元保持抹除或邏輯"〇" 狀態。 當抹除被選之記憶單元時，行選擇器2提供接地電麼 GND至被選之字元線，及中電壓VPP/2至非被選之字元線。

•第6頁

4148W 五、發明說明（3) 列選擇器/介面3提供高電壓位準VPP至被選之位元線，及 中電壓VPP/2至非被選之位元線，由此，VPP電位差被加至 被選記憶單元之控制閘極和汲極節點之間，且釋放已累積 之電子作為從浮動閘極流至汲極節點的通道電流。 然而，干擾現象是不可避免的，並且電子非經意地累 積在與被選之字元線相連之非被選記憶單元之浮動閘極 +。現在假設將邏輯π 1”狀態的資料位元寫入至記憶單元 moo，字元線wo被加至升壓至高電壓位準ypp，且設定位元 線B0為接地狀態。高電壓位準VPP不僅加至記憶單元M00之 控制閘極，並且也加至記憶單元MO 1 -MOn之控制閘極。雖 然位元線B1至Bn處於中電壓VPP/2狀態，電位差VPP/2經由 非選擇記憶單元Μ 0 1之開絕緣層加至Μ 0 η，且弱電場產生於 非選擇記憶單元Μ 0 1 - Μ 0 η之閘絕緣層中。在記憶單元Μ 0 0 -Μηη之間，通常觀察到一種載流子注入之特有的擴散。如 杲非選擇記憶單元Μ 0 1 - Μπ η的其中一個對閘絕緣層中的電 場太靈敏，邏輯” 1”狀態資料位元將錯誤地寫進非選擇記 憶單元。

Q 在抹除模式中也觀察到干擾現象，因為高電壓VP P和 中電壓V Ρ Ρ / 2加至被選之位元線和非被選之字元線，由於 穿越閘絕緣層的弱電場，使已累積的電子非經意地從非選 擇記憶單元之浮動閘極中被釋放出。 ♦發明概要 因此，本發明之一個重要目的是提供一種半導體非揮

第7頁 414896 ___ 五、备明說明（4) 發性可程式記憶體裝置，以防止非被選記憶單元受干擾。 為達成此目的，本發明提案消除因為輕微的釋放而非經意 地注入至非選擇記憶單元的載流子。 依照本發明之一實施樣態，提供一用於經由程式操作 儲存資料位元的半導體非揮發性可程式記憶體裝.置’此裝 置包括一含有複數個.記憶單元之記憶單元矩陣。每個記憶 單元具有一可在代表其中一個資料位元之第一邏輯狀態的 第一臨界電壓與代表其中某個資料位元之第二邏輯狀態的 第二臨界電壓之間變彳b的限定電學.；一載流子積存層用以 累積載流子；一第一電流節點；具有一藉由通道區從第一 電流節點隔開而得到第二電流節點；及一個控制節點用以 產生一延伸且穿過載流子積存層和通道區之電場。此裝置 還包括複數個選擇性地連接至複數個記憶單元之控制節點 之字元線；複數個選擇性地連接至複數個記憶單元之第一 電流節點的資料線；及一連接至複數個字元線和複數個資 料線之電壓控制器，以便在程式操作之第一時間段和第二 時間段之間改變在被選之字元線上之第一電壓、在非被選 之字元線上的第二電壓、在被選之資料線上的第三電壓和 在非被選之資料線上的第四電壓。在第一時間段’第一電 壓至第四電壓引起電場輕微地加速載流子並且使之從非被 選之·記憶單元之載流子積存層流至非被選之資料線’此非 被選之記憶單元被連接至被選之字元線和非被選之資料 線；且引起電場輕微地加速載流子並且使之從非被選之位 元線流至非被選之記憶單元之載流子積存層；並且強烈地

第8頁 414896__ 五、發明說明（5) 加速載流子使之從被選之資料線流至被選之記憶單元之載 流子積存層，此被選之記憶單元被連接至被選之字元線和 被選之資料線。 ♦圖式之簡單說明 此半導體非揮發性可程式記憶體特色和優點由以下較 佳實施例之詳細說明中並參考所附的圖當可更加明白，其 中： 圖1是表示一習用EEPROM裝：置.之布局之方塊圖； 圖2是表示一依照本發明之EEPROM裝置之布局之方塊 圖； 圖3A和3B是分別表示EEPROM裝置之抹除操作和程式操 作之時間圖； 圖4A和4B.是表示在一抹除操作中表示在一被選之位元 線上的電位和在一非被選之字元線上的電位間部分地重疊 之圖示；及 圖5.是表示記憶單元之通道電流與被選之位元線和非 被選之字元線之重疊時間之間的關係之圖表。 ♦符號說明 ..1 、Ί 1 :‘記憶單元矩陣 2、1 2 :行選擇器 3 :列選擇器/介面 4、1 7 :供電單元

414806 五、發明說明（6) 1 0 :半導體晶片 1 3 :列選擇器/資料介面 1 4、1 5 :時間控制器 1 6 :時鐘產生器 ♦較佳實施例之詳細說明

參考圖2，一具體表現本發明之EEPROM裝置被整合成 一半導體晶片1 0。此EE PROM裝置包括一記憶單元矩陣1 1， 字元線WO-Wn及位元線B〇-Bn。複數個記憶單元MOO-Mnn以 行或列排列，且形成一記憶單元矩陣1 1。每個記憶單元 Μ 0 0 -Μη η藉由一浮動閘型η通道場效應電晶體起作用。熟知 此技術者都知道浮動閘型η通道場效應電晶體之結構，因 此下面不再作進一步說明。 EEPR0M裝置具有一個程式模式，一個讀出模式和一個 抹除模式。在程式模式中電子注入被選記憶單元之浮動閘 極，並且已累積之電子改變被選記憶單元之臨界電壓至一 高電壓值。此高臨界電壓對應邏輯"1 ”狀態之資料位元， 且被選記憶單元進入程式狀態。另一方面，當電子從浮動 閘極釋放，被選記憶單元進入抹除狀態，臨界電壓變換至 低壓狀態。 孛元線WO-Wn對應連接於記憶單元MOO-MOn，

Ml 0-ΜΙ η，…及Μη O-Mnn之各行，並且連接至記憶單元相應 行之控制閘極。位元線B 0 - Β η，…對應連接於記憶單元 Μ 0 0 - Μ η 0，Μ 0 1 - M n 1，…及Μ 0 η - Μ η η之各列，並且被連接至

第10頁 414806 五 '發明說明（7) ------ ί ί ΐ m l極/、點，雖然一源線被連接至記憶單 心即"，旦在圖2卡没有顯示。且行位址分別對應各 個對應指定字元線WO-Wn，列位址分別對應各個位元線 B 0 - Bn。因此每個記憶單元藉.由特定之行位址和列位址表 示。 參 —EEPR0M裝置還進一步包含一行選擇器12、一列選擇器 / =貝料面1 3、一時間控制器1 & / 1 5、一個時鐘產生器1 6及 一供電單元17 »雖然圖2沒有顯示，在EEpR〇M裝置中也包 括一模式控制器，它響應於外控制信號以產生内控制信 號。内控制信號的其中一個以"WRITE 11作標記，且被供至 時間控制器14/15。内控制信號WRITE代表程式模式。另一 個内控制信號以” ERASE"作標記，並且被供至時間控制器 14/15。内控制信號ERASE代表抹除模式。 此供電單元17產生高電壓位準VPP、中電壓VPP/2和接 地電壓GND。將此高電壓位準VPP、中電壓VPP/2和接地電 壓G MD加至時間控制器1 4 / 1 5。時鐘產生器1 6產生時鐘信號 CK1/CK2/CK3 ’並提供此時鐘信號CK1/CK2/CK3給時間控制 器14/15 β各個時鐘信號CK1/CK2/CK3有不同的脈衝寬度， 時間控制器14/15依據時鐘信號CK1 /CK2/CK3之前緣和後緣 產生一系列計時信號。時間控制器_ 1 4 / 1 5響應於内控制信 號WRiTE/ERASE以便選擇性地供應高電壓位準VPP、中電壓 VPP/2和接地電壓GND至行選擇器12和歹J選擇器/資料介面 13 〇 行選擇器12響應於代表行位址之位址信號以選擇字元

第11頁 4148分6 五、發明說明（8) 線WO-Wn的其中一個，並且改變被選的字元線和非被選的 字元線至適當的電壓值。另一方面，列選擇器/資料介面 1 3響應於代表列位址之另一個位址信號以選擇位元線 β〇-Βη中的一個位元線，且改變被選的位元線和非被選的 位元線至適當的電壓值。在讀出模式中，列選擇器/資料 介面1 3檢查被選的位元線之電位以確定是否被選之記憶單 元處於程式狀態或抹除狀態，並且產生一代表被選記憶單 元之狀態的輸出資料信號D〇ut。 行選擇器12和列選擇器/資料介面13依下面方式改變 在抹除操作和程式操作中被選記憶單元之字元線上的電位 ^位元線上的電位。現在假設記憶單元M0〇是被選之記憶 單元’行選擇器1 2和列選擇器/資料介面丨3選擇性地供應 接地電壓GND和高電壓位準VPP至字元線W0和位元線B0，並 且供應相等於VPP之電位差至控制閘和汲極節點。此相等 = VPP之電位差產生穿透記憶單元之問絕緣層的強電 Ϊ搔電場使電子在浮動閘極和汲極節點之間移動P行 ΐίί 擇器r資料介面13提供中電愿VPP/2至非被 ”之記憶單元釋放已累積…。雖： ，上之接地電編產生弱電場，或者在被選之子 Ϊ t之ί電塵位準V Ρ Ρ產生弱電場，且弱電場穿Ϊ ^接Ϊ 被選之字元線wo或被選之位电琢芽過連。接至 閘絕緣層，時間控制器/行 ^ η ^之記憶單兀之 列選擇器/ f料介面15/13使t時間控制器15/ 使¥間參差以改變字/位元線上

第12頁 414896 五、發明說明（9) 電歷值’從而防oh連接至被選之字元線和被 位元線的 非被選之記憶單元受干擾。 圖3A和3B表明，除操作和程式操作β.行位址信號和列 位址信號確定記憶早tlMOO。假設EEPR0M裝置進入抹除模 式，然後再進入程式模式》 、 抹除操作從時間"a"持續至時間” f ” q 時間產生時鐘信號CK3，並且對應於時鐘信JCK3之前 f 模式控制器（未。顯示）改變内控制信號ERase至活躍的 高狀態。時間巧制器14/15確認整個電路進入抹除模式。 時間控制器1 4在對應於時鐘信號CK3 ^刻 中電壓VPP/2至行選擇器12，日& 1 @ 緣時幻仏應+ H至時間"f "維持 ，並且沒有電場產生於 非被選之字元線至中2電m擇器=在時間"a"改變 選擇器/資料介面13維持：J f Ipp二2間控制器15和列 狀態」因此，相等於中電王题^^線^恤之電壓在接地 記憶單元，·〇-Μ1η/Μ[η7/2之電位差被供至非被選 Ml 0-Mln至“0^中之一 fnn。在非被選記憶單元 極。行選擇器1 2在抹除μ】％用於加速電子流向浮動閘 被選之字兀線W0之電壓在才 記憶單元MOO-MOn中。 & & &態 接著’時鐘產生 後時間控制器ί5開始;t ^在時間"b"產生時鐘信號CK2，然 介面13，並且列選擇器'/應^電壓位準VPP至列選擇器/資料 位元線B0至高電壓位料介面13在時間"b，，改變被選之 間11 b”至時間"e"的時°列選擇器/資料介面1 3在從時 a 2期間維持被選之位元線B 0在高電

第13頁 414896_____ 五、發明說明（ίο) 壓位準VPP ’且相等於VPP的電位差從被選之記憶單元M〇〇 之浮動閘極釋放已累積之電子。在被選之位元線㈣上之高 電壓位準VPP改變非被選之記憶單元们0至111{)中的弱電場 之方向’且弱電場用於加速電子流向被被選之位♦元線B 〇。 然而’列選擇器/資料介面丨3維持非被選之位元線B丨至βη 之電壓在接地狀態《因此沒有電場產生於非被選之記憶單 元MOl-MOn中，且非被選之記憶單元||11_1〇11至1|111卜111111仍 然處於巧先的已引導來加速電子流向浮動閘極之弱電場。 接著’時鐘產生器在.時間"c"產生時鐘信號cn，然後 時間控制器1 5開始供應中電壓vpp/ 2至列選擇器/資料介面 1 3 ’並且列選擇器/資料介面1 3在時間"c『I改變非被選之位 元線B1至Bn成為中電壓vpp/2。列選擇器/資料介面13在時® 間14期間維持非被選之位元線β丨_ Β η在中電壓v p p / 2。已引 導至位元線Β卜Βη之弱電場產生於非被選之記憶單元 ’且在非被選之位元線上之中電麼vpp/2 /肖除在非被選之記憶單元至MnO-Mnn中之弱電場。 接著’時鐘信號CK1在時間"<iM變低’時間控制電路ι5 截止命電壓VPP/2。然後，列選擇器/資料介面丨3覆蓋非被 選之位元線B1至Bn使之變為接地電壓GND。然後，非被選 之記憶單元M01 _Μ0η至Mnl-Mnn恢復至時間t3期間之原先狀 態。 接著’時鐘產生器1 6在時間” e ”政變時鐘信號c K 2使之 G 為低壓狀態，且時間控制器15截止高電壓位準VPP ^然 後’列選擇器/資料介面1 3覆蓋被選之位元線B0使之為低

第14頁 414896 ____ 五、發明說明（11) 壓狀態，且被選之記憶單元M0 0和非被選之記憶單元 Ml O-MnO恢復至時間11期間之原先狀態。 最後，時鐘產生器在時間"f "改變時鐘信號CK 3使之為 低壓狀態，時間控制器1 4截止中電壓VPP/ 2。結果，行選 擇器12覆蓋非被選之字元線wi -Wn使之為接地電壓GND。模 式控制器覆蓋内控制信號ERASE使成為低壓狀態，並且 EEPR0M裴置退出抹除狀態。 時鐘產生器1 6在時間"g"改變時鐘信號C K 3使之為高壓 狀態，且模式控制器改變内控制信號WR I TE使之成為高壓 狀態。然後，EEPROM裝置進入程式狀態。而且，時間控制 器1 5開始供應中電壓VPP/2至列選擇器/資料介面1 3，且列 選擇器/資料介面1 3改變非被選之位元線B1至Bn使之為中 電壓VPP/2。列選擇器/資料介面13在程式操作期間從時間 gM至時間"ιιΓ維持被選之位元線在接地電壓。行選擇器 12維持全部字元線WO-Wn在接地電壓，且相等於VPP/2的弱 電場產生於非被選之位元線MtH-Mnl至MOn-Mnn中，並且用 於加速電子流向位元線Bl-Bn。 重疊時間111之後，時鐘產生器1 6改變時鐘信號CK2使 之為高壓狀態，且時間控制器1 4在時間” h，，開始供應中電 壓VPP/2至行列選擇器12。然後行選擇器12改變被選之字 元線W0使之為高電壓位準VPP »相等於VPP之強電場產生於 被選之記憶單元Μ 0 0内。熱電子被加速流向被選之記憶單 元Μ 0 0之浮動閘極’且累積於浮動閘極中。被選之字元線 W0上的高電壓改變非被選之記憶單元Μ01_Μ〇Γ1内之弱電場

414896 五、發明說明（12) 方向。然而，行選擇器12仍然維持非被選之字元線wi -Wn 在接地狀態。因此’非被選之記憶單元Ml卜Min至Mnl-Μη η 仍然處於原先被引導至位元線Β 1 - Β π的弱電場中，且在非 被選之記憶單元ΜΙΟ-ΜηΟ中沒有電場產生。 重疊時間11 3之後’時鐘產生器1 6改變時鐘信號CK 1使 之為高壓狀態，且時間控制器1 4在時間"i n開始供應中電 壓VPP/2至非被選之字元線Wl-Wn。在非被選之記憶單元 Ml O-MnO内產生相等於VPP/2之弱電場，此弱電場用於加速 電子流向浮動閘極。故在.非被選冬字元線w 1 上之中電 MVPP/2 肖除在非被選之記憶單元Miinn至Mnl-Mnn中之 弱電場。 重疊時間tl4之後’時鐘產生器16改變時鐘信號cin成 為低壓狀態’時間控制器1 4在時間H j "截止中電壓VPP / 2。 行選擇器12覆蓋非被選之字元線W1 _Wn使之為接地電壓， 非被選之記憶單元Μ 1 0 - Μ 1 η至Μ η 0 -Μ η η恢復至時間11 3期間 之原先狀態。 接著’時鐘產生器16改變時鐘信號CK2使之為低壓狀 態’時間控制器14在時間” k"截止高電壓位準vpp。行選擇 器1 2覆蓋被選之字元線W〇使之為低壓狀態GND，且被選之 記憶單元心〇和非被選之記憶單元1^〇卜1〇11恢復至時間1:11 期間之原先狀態。 最後’時鐘產生器丨6改變時鐘信號CK3使之為低壓狀 態’時間控制器15在時間”m_，截止中電壓VPP/2。列選擇器 /資料介面1 3改變非被選之位元線B1_Bn使之成接地電壓

第〗6頁 414896__ 五、發明說明（13) GND，且非被選之記憶單元MOl-MOn至Μη卜Mnn恢復至時間 "gM之原先狀態。模式控制器改變内控制信號WRITE使之為 低壓狀態，並且EEPR0M裝置退出程式狀態。 這樣，時間控制器1 4/ 1 5使行選擇器1 2和列選擇器/資 料介面1 3連續改變被選之字元線、非被選之字元線、被選 之位元線及非被選之位元線至高/中/接地電壓，且連續電 壓控制消減了干擾° 干擾之消減將參考圖4A和4B詳細說明如下。如圖4A所 表明，在抹除操作期間處於高電靨饵準VPP的被選之位元 線B0和處於中電壓VPP/2之非被選之字元線1Π部分地重 疊，且非重疊時間（11 +11 )是重疊時間12的十分之一。如 圖4B所表明，在抹除操作期間，處於高電壓位準VPP之被 選之位元線B0和處於中電壓VPP/2之非被選之字元線W1也 部分地重疊，且非重疊時間（11 + 11 )是重疊時間12的百分 之一 0 本發明人研究干擾的影響和重疊時間t 2之間的關係。 本發明人改變在非被選之字元線W1上之電位和總重疊時間 t 2 ’且測量記憶單元之通道電流。圖5畫出此通道電流。 在圊5中’ ” L 〃表示程式狀態和抹除狀態之臨界值..。在這個 例子中臨界值是1 5微安。程式狀態和抹除狀態分別以 1 RITE”和"ERASE”表示。被選之位元線B0調整至1 1. 〇伏 特’非被選之字元線W1可以從4. 5伏特改變至5. 5伏特。曲 線VPA = 5. 5VC100)表示非被選之字元線wi被調至5_ 5伏特， 且2tl和t2之比率是1/100，如相關的圖4B所說明。曲線

第17頁 414896 五、發明說明+(14) 一 ----- VPA = 5, OV(IOO)表示非被選之字元線打調整至5. 〇伏 2tl和t2之比率是1/1〇〇。曲線vpA = 45v(1〇)表示非被^ 字兀線W1調整至4. 5伏特’且2tl和t2之比率是1/1〇 ,如 關的圖4A所說明。曲線VPA = 45V(1〇〇)表示非被選之 '目 線W1調整至4.5伏特，且2tl和t2之比率是ι/loo。曲線 VPA = 4, OV(IOO)表示非被選之字元線W1調整至4· 〇伏特， 2tl和t2之比率是1/1〇〇。 且 比較曲線VPA = 4.5V(10)和曲線VPA = 4.5V(100)，可以 明白：非被選之記憶單元在比率丨:丨0時不受干擾。 為何在非被選之字元線上的電位能在抹除操作中有效 防止干擾是因為非被選之字元線上的電位累積電子在非被 選之記憶單元之浮動閘極。已累積之電子部分地消除當被 選之位元線加上電壓後釋放電子的效應。這意味著電場強 度和重疊時間與非重疊時間之比率關係著干擾的消除β圖 5告訴我們：字元線上的電位在4,5伏特和5. 5伏特之間時 所產生的電場強度使2u*t2之比率從1/1〇〇被改變至 1/10 〇 當被選之記憶單元被改變至程式狀態時，在非被選之 位元線上的電位也消除非被選之記憶單元如Mi 0 /M〇 1之干 擾’因已引導至位元線的弱電場釋放部分已累積的電子。 時間段11 4不應短於總時間11 / t 3，亦即（11 +13 )。 在這個例子中，該泮動閘極、控制閘,極、汲極節點和 源節點分別用作載流子積存層、控制節點、汲極節點和源 節點。時間控制器！ 4/ ；! 5、時鐘產生器1 6、供電單元1 7、

第18頁 414896 五、發明說明飞15) 行選擇器1 2和一個列選擇器/資料介面1 3整體地組成一個 電壓控制器。第一時間段代表11 1之整段時間，且時刻k M 和時刻"m ”之間的時間段等於第一時間段，第二時間段對 應時間段11 2。 從前面說明中可以理解：時間控制器1 4/ 1 5使行選擇 器1 2和列選擇器/資料介面1 3消除或增加非經意地注入非 被選之記憶單元的電子或非經意地從非被選之記憶單元釋 放的電子。 雖然本發明之具體的·實施例已經被詳細說明，明顯 地，熟悉此方面技術者，在不超出本發明之精神及以下申 請專利範圍之情況下，可作種種變化實施° 例如，本發明可應用於電-可程式唯讀記憶體裝置， 因為干擾現象出現在其程式模式中。在這個例子中，資料 抹除可以經由照射紫外光來進行。記憶單元不限制為浮動 閘型場效應電晶體。目前可以應用於任何類型的電晶體， 只要其臨界電壓可以依據已累積於電晶體部分層間的載流 子而變化。 抹除操作可以經由源線選擇性地連接至浮動閘型場效 應電晶體之源節點來完成。在這個例子中，一時間控制器 使一源選擇器控制這些源線，且這些源線用作資料線，此 時間控制器類似時間控制器1 5。 一半導體非揮發性可程式唯讀記憶裝置可能有複數個 記憶單元矩陣。在這個例子中，一記憶單元被從每個記憶 單元矩陣中選擇出來，使到可以同時地寫入資料位元至被

Claims (1)

1. 六、申請專利範圍 ; 1. 一半導體非捧發性記憶體裝置，此裝置用於經由 丨程式操作儲存資料位元。它包括： 一記憶單元矩陣（1 1 )，此記憶單元矩陣包含複數個記 憶單元（MOO-Mnn)，每個記憶單元具有一可在代表該資料 位元中的其中之一的第一邏輯狀態之第一臨界電壓和代表 丨該資料位元的其中之一的第二邏輯狀態之第二臨界電壓之 I間變化的限定電壓，一載流子積存層用以累積載流子，一 :第一電流節點，一藉由一通道區從該第一電流節點隔開而 I得到的第二電流節點，.及一個控.制節點，用以產生一延伸 I且橫穿該載流子積存層和該通道區的電場； 複數個字元線（WO-Wn)，該字元線選擇性地連接至該 複數個記憶單元之控制節點； . ’ 複數個資料線（BO-Bn)，該資料線選擇性地連接至該 複數個記憶單元之第一電流節點；及 一個電壓控制器（12/13/14/15/M6/17)，它連接至該 複數個字元線和該複數個資料線，以便改變在被選之字元 線上之第一電壓、在非被選之字元線上的第二電壓、在被 選之資料線上的第三電壓和在非被選之資料線上的第四電 壓， 其特徵是： 該電壓控制器在該程式操作中設定第一時間段 ("g”-"hn和” k”」ra”r和第二時間段（tl2)， 在該第一時間段，該第一電壓至該第四電壓引，起該電 場輕微地加速該載流子使之從非被選之記憶單元之載流子

   414896_ 六、申請專利範圍 積存層流至該非被選之資料線，此非被選之記憶單元連接 至該被.選之字元線和该非被選之資料線’ 該第一電壓至該第四·電壓引起該電場輕微地加速該載 流子使之從該非被選之資料線流至該非被選之記憶單元之 載流子積存層，並且強烈地加速該载流子使之從該被選之 資料線流至被選之記憶單元之載流子積存層，此被選之記 憶單元連接至該被選之字元線和該被選之資料線。 2. 如申請專利範圍第1項之半導體非揮發性記憶體裝 置，其中，該第一時間段分成第一子時間段（11 1，亦即 "g” hH )和第二子時間段（"k" -” m”），且分別提供該第一 子時間段和該第二子時間段於該第二時間段之前和該第二 時間段之後。 3. 如申請專利範圍第2項之半導體非揮發性記憶體裝 置，其中該載流子是電子，且在該第一子時間段、該第二 時間段‘及該第二子時間段，該電壓控制器連續地設定該第 三電壓和該第四電壓至第一電壓值（GND)和第二電壓值 (VPP/2)，此第二電壓值高於該第一電壓值， 在該第一子時間段和該第二時間段之間，該電壓控制 器改變該第一電壓從該第一電壓值（GND)至第三電壓值 (VPP)，此第三電壓值高於該第二電壓值（VPP/2);且在該 第二時間段和該第二子時間段之間，該第一電壓又從該第 三電壓值改變至該第一電壓值， 該第二時間段分成位於該第一子時間段之後的第三子 時間段（11 3，亦即” h " - M i")、位於該第三子時間段之後的 414896 六、申諳專利範圍 第四子時間段（（11 4，亦即"i" - 11 j")及位於該第四子時間 段及該第二子時間段之間的第五子時間段（"Γ' -" k”）， 在該第三子時間段中，該電壓控制器維持該第二電壓 在該第一電壓值（GND);在該第三子時間段和該第四子時 間段之間，該第二電壓從該第一電壓值（G N D )改變至該第 二電壓值（VPP/2);且在該第四子時間段和該第五子時間 段之間，該第二電壓從該第二電壓值（VPP/2)改變至該第 一電歷值。 4. 如申請專利範圍第3項之半導體非揮發性記憶體裝 置，其中，該第四子時間段（tl4)等於或大於該第一子時 間段（11 1 ) 和該第三子時間段（11 3 )的總和。 5. 如申請專利範圍第3項之半導體非揮發性記憶體裝 置，其中，相對該第一電壓值（GND)，該第三電壓值（VPP) 是該第二電壓值（VPP/2)的兩倍。 6. 如申請專利範圍第5項之半導體非揮發性記憶體裝 置，其中，該第一電壓值是接地電壓GND。 | 7. 如申請專利範圍第1項之半導體非揮發性記憶體裝 I置，其中，在第三時間段（11 ，亦即"a" - ” bn / 11 ，亦即 "e " -" f π )和第四時間段（12，亦即” b ” " e ")之間，該電壓 控制器進一步改變該第一電壓、該第二電壓、該第三電壓 及該苐四電壓的值，用以在該被選之記憶單元上進行抹除 操作。 8.如申請專利範圍第7項之半導體非揮發性記憶體裝 置，其中，該第三時間段分成第一子時間段（11 )和第二子

   第23頁 414896 六、申請專利範圍 :時間段（” e" - " f ")，且該第一子時間段和該第二子時間段 I分別提供於該第四時間段之前和該第四時間段之後。 9. 如申請專利範圍第8項之半導體非揮發性記憶體裝 ：置，其中，該載流子是電子，且在該第一子時間段、該第 ：四時間段和該第二子時間段，該電壓控制器連續地設定該 ;第一電壓和該第二電壓至第一電壓值（GND)和第二電壓值 | (vpp/2)，此第二電壓值高於該第一電壓值， | 在該第一子時間段和該第四時間段之間，該電壓控制

   |器改變該第三電壓從該第電壓傳（GND)至第三電壓值 (VPP)，此第三電壓值高於該第二電壓值（VPP/2);且在該 第四時間段和該第二子時間段之間，該第三電壓從從該第 三電壓值改變至該第一電壓值， 該第四時間段分成位於該第一子時間段之後的第三子 時間段（t 3，亦即"bu c")、位於該第三子時間段之後的 第四子時間段（（14，亦即” c11 - ” dπ )及位於該第四子時間段 及該第二子時間段之間的第五子時間段（Τ - ” e 〃），

   在該第三子時間段中，該電壓控制器維持該第四電壓 在該第一電壓值（GND);在該第三子時間段和該第四子時 間段之間，該第四電壓從該第一電壓值（GND)改變至該第 二電壓值（VPP/2);且在該第四子時間段和該第五子時間 段之間，該第四電壓從該第二電壓值（VPP/2)改變至該第 一電壓值。 10. 如申請專利範圍第9項之半導體非揮發性記憶體 裝置，其中，以該第一電壓值作為基準，該第三電壓值

   第24頁 414896 六、申請專利範圍 (VPP)是該第二電壓值（VPP/2)的兩倍，且該第一子時間段 和該第二子時間段的總和是該第四時間段之十分之一。 1 1.如申請專利範圍第1 0項之半導體非揮發性記憶體 裝置，其中，該第一電壓值是接地電壓GND。 \ 1 2.如申請專利範圍第1項之半導體非揮發性記憶體裝 置，其中，該複數個資料線是選擇性地連接至分別用作為 該第一電流節點之汲極節點的位元線（B 0 - Β η ):且該電壓 控制器包括： .... 一行選擇器1 2，連接至該複數個字元線且響應第一位 址信號，用以改變該被選的字元線上的該第一電壓和該非 被選的字元線上的該第二電壓， 一列選擇器和資料介面（1 3 )，連接至該複數個位元 線，且響應第二位址信號以改變被選的該位元線上的該第 三電壓和非被選的位元線上的該第四電壓，及 一時間產生器（14/1 5/16/17)，連接至該行選擇器和 該列選擇器和資料介面，用以設定在該程式操作中該第一 時間段和該第二時間段。 13. 如申請專利範圍第1 2項之半導體非揮發性記憶體 裝置，其中，該時間產生器進一步設定在抹除操作中在該 非被選之記憶單元上的第三時間段和第四時間段，並且包 括： 一供電單元（17)，用以產生第一電壓值、高於該第一 電壓值之第二電壓值和第三電壓值，並且供應該第一電壓 值，其中，以該第一電壓值為基準時該第三電壓值是該第

   C:\Prograra F i1es\Patent\Pl 201. ptd 第25頁 414896 六、申請專利範圍 二電壓值的兩倍， 一時鐘產生器（1 6 )，用以產生複數個具有不同脈衝寬 度的時鐘信號（CK1/CK2/CK3)，俾設定該第一時間段、該 第二時間段、該第三時間段及該第四時間段， 一第一時間控制器（1 4 )，在該第一時間段和該第二時 間段中響應代表該程式操作和該抹除操作的其中之一的内 控制信號（WRITE/ERASE)，用以選擇性地供應該第一電壓 值、該第二電壓值及該第三電壓值至該行選擇器，及. 一第二時間產生器（1 5 )，用以在該第三時間段和該第 四時間段中響應於該内控制信號，選擇性地供應該第一電 壓值、該第二電壓值和該第三電壓值至該列選擇器和資料 介面。

   C:\Program Files\Patent\P1201. ptd 第26頁