經濟部智慧財產局員工消費合作社印製 412752 at B7 五、發明說明（l ) [發明所屬之技術領域] 本發明係關於一種具有在基板上之絶緣膜上所形成之接觸孔 (連接孔）的半導體裝置，尤.其係關於具備有半導體記憶體的半導 體裝置及其製造方法，該半導體記憶體包括：半導體元件和電容 元件介由高可靠性之:接觸孔内的插塞互相進行電連接之DRAM 或者強電介質記憶體等。 [習知技術] 近年來，隨著半導體記憶裝置之積集度之提高，爲了保證用於 記憶體單元之電容元件的儲存電荷量，將以相對介電常數爲30 以上之介電材料（以下稱爲，高電介質）爲電容絶緣膜的電容元件 積集於半導體基板之技術正引人注目。此外，作爲可進行低電壓 及高速動作之非揮發性記憶體，將強電介質用作電容絶緣膜之所 謂的強電介質記憶體亦引人注目》目前，作爲高電介質或者強電 介質之材料，一般使用由Ta2〇5、SrBi2Ta2〇9或者BaxSri-xTi〇3 (但， X爲0 S xs υ等的金屬氧化物構成之介電材料，而且f、妻實現 強電介質記憶體時，將這些介電材料積集並形成於半導體基板上 之技術之開發乃不可缺少。 以下，參照附圖説明習知之半導體記憶裝置。 圖9顯示習知之半導體記憶裝置之截面構造。如圖9所示，在 摻雜有III族元素的p型矽基板101上，在由元件隔離膜102劃 分之區域裏，中間夾著由二氧化矽（Si〇2)構成之閘極絶緣膜103, 形成由多晶矽構成之閘極1 04,並沿著基板1 0 1上方之閘極1 04 之閘長度方向，形成分別摻雜有V族元素的汲極區域105和源極 區域106。該閛極104、汲極區域105和源極區域106構成電晶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------^----^----*--- n I 1 I ^ ·1-11111 I (請先閱讀背面之注意事項再填寫本頁) 412752 A7 B7 五、發明說明（2 體 107。 在源極區域1 06上形成由多晶矽構成的位元線108,電晶體1 〇7 和位元線108係被Si〇2绝緣膜109所覆蓋者β在絶缘膜109中 位於汲極區域105之上側區域裏，形成有接觸孔109 a,該接觸孔 109a中填滿由多晶砂構成的插塞1*10。 在絶緣膜109的上面形成有電容元件114以覆蓋插塞該 電容元件114是由白金（Pt)组成的下部電極111、SrBi2Ta2〇9组成 的電容絶緣膜112以及白金組成的上部電極113所構成的。在下 部電極U1和插塞110之間設.置有阻障層115,用以阻止構成下 部電極111之白金會擄散到插塞〗10中。該阻障層115和插塞110 之間保持著歐姆式接觸。 通常，在形成半導體記憶裝置之後，爲了保持電容元件114之 良好特性，要在氧氣環境下對半導體記憶裝置進行回火處理。因 而，使用了由多晶矽構成之插塞110的表面不易因該回火處理而 遭受氧化且不與多晶矽及下部電極111之白金起反應$氦化鈦 (TiN)等的氮化物或氧化銥（Ir〇2)等的氧化物來構成阻障層115。 [發明欲解決之課題] 然而，在上述習知之半導體記憶裝置有如下所示之問題《在用 氮化鈦構成阻障層115之情況下，由於該氮化鈦會因上述回火處 理而遭受氧化，阻障層115的導電性變得容易失掉，因此電晶體 1 07和電容元件11 4之間的電氣連接變差。 再者，在用氧化銥等氧化物構成阻障層U5之情況下，由於在 形成阻障層115時，插塞110之上面被曬於氧電漿而被氧化，故 插塞110之導電性失掉，因此電晶體107和電容元件114之間的 -5- 本紙張尺度適用中國國家標準（CNS)A:1規格（210 X 297公釐） 請 先 閱 讀 背 S 之 注 意 事 項 再 填 ， 寫裝 頁 訂 線 經濟部智慧財產局員Η消費合作社印製 經濟部智慧財產局員工消費合作社印製 412752 __ B7 五、發明說明（3 ) 電氣連接又變差。於是，在上述兩個情況都有容易引起半導體記 憶裝置之動作不良之問題。 本發明的目的在於：解決上述從前的問題，並提高將形成在基 板上之一個半導體元件和形成在覆蓋該半導體元件之絶緣瞑上之 其他半導體元件電氣連接之接觸孔的可靠性》 [解決課題之手段] 爲了達到上述目的，在本發明所採用的構成係：用包含白金族 元素的導電膜來構成於接觸孔即連接孔之内部形成之插塞。並且， 在基板和插塞之間設置由金屬氮化物構成的阻障層。 具體而言，有關本發明之第1半導體裝置包括：形成有半導體 元件的基板；如覆蓋半導體元件般而形成在基板上之具有連接孔 的絶緣膜；至少形成在連接孔的下部，與半導體元件電氣連接並 包含白金族元素的底層導電膜；以及形成在連接孔的上部並包含 白金族元素的導電膜》 若依第1半導體裝置，由於至少在連接孔的下部形成;^底層導 電膜和在連接孔的上部形成之導電膜都包含白金族元素，因此， 在製造時，在氧氣環境下進行回火處理時，底層導電膜和導電膜 不遭受氧化，或即使遭受氧化，仍可保持導電性。其結果，底層 導電膜及導電膜與半導體元件之間亦可保持良好的電氣連接，故 可提高裝置之可靠性。 在第1半導體裝置，連接孔的深度最好是大於或是等於其開口 徑的最小值如此構成，連接孔的縱横比（aspect ratio)乃大於1, 故可提高半導體元件之積集度。 第1半導體裝置最好是更具備形成在導電膜上之介電膜》藉此， 本紙張尺度適用中S國家標準（CNSM4規格（210 X 297公釐） ------^----^ —裝--------^訂—-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工湞費合作社印製 412752 A7 __B7_____ 五、發明說明（4 ) 由於導電膜包含白金族元素，便可將爲插塞之該導電膜的上端部 直接當作電容元件之下部電極，因此不需要下部電極的形成製程。 此外，不僅可縮小所形成之電容元件之尺寸，若用強電介質構成 介電膜，便可實現非揮發性記憶裝置。 在第1半導體裝置1，最好是導電膜擴展到絶缘膜上之連接孔的 周緣部，並所形成之導電膜的上面能高出連接孔的上端部。若如 此，導電膜的上端部自從連接孔的上端部突出來，因此變成易於 將導電膜的上端部用作電容元件的下部電極。再者，若藉由以底 層導電膜作爲一個電極的電鍍法，便可在底層導電膜上迅速地填 充作爲插塞的導電膜。 在此情況下，第1半導體裝置最好是更具備形成在導電膜上之 介電膜。如此，若將導電膜的上端部用作電容元件的下部電極，將 形成在該導電膜上之介電膜用作電容絶緣膜，又在該電容絶缘膜 上形成上部電極，便可在連接孔上確切地形成電容元件。 在此情況下，第1半導體裝置最好更具備：形成在絶缘pl·，並 包含由導電瞋構成之下部電極和由介電膜構成之電容絶缘膜的電 容元件。藉此構成，若半導體元件爲電晶體，便可實現電晶體和 電容元件之間保持優良的電導通狀態的半導體記憶裝置^ 在第1半導體裝置，最好是形成可填塞到連接孔上部的導電膜。 藉此，導電膜的電阻減小，所以，裝置的動作特性得以提高0 在此情況下，導電膜最好是擴大到絶缘膜上之連接孔的周緣部， 並所形成之導電膜的上面能高出連接孔的上端部。 這種情況的第1半導體裝置最好更具備形成在導電膜上之介電 膜。 本紙張尺度適用中國國家標準 (CNS)A4規格（210x 297公釐） n υ 1 n n n n n HI ]^i n n I - n _n n _ 1^1 >n n t> I (請先閱讀背面之注意事項再填寫本頁) A7 412752 B7___ 五'發明說明（5 )
這種情况的第1半導體裝置最好更具備：形成在絶緣膜上，1 包含由導電膜構成之下部電極和由介電膜構成之電容絶緣膜的電 容元件。I 在此情況下，導電膜的上面最好是形成得大致平坦。藉此，要 在導電膜上形成介電膜時，亦可形成均匀厚度的介電膜，所以， 若將該介電膜用作電容絶缘膜，整個電容元件的電特性得以提高。 在第1半導體裝置，在連接孔的壁面上亦形成底層導電膜，並 底層導電膜的至少一部分端面大致上與導電膜的端面對齊爲宜。 如此一來，在要用介電膜來覆蓋導電膜的上端部（上面）時，可將 底層導電膜和導電膜一體地覆蓋起來，故易於將該介電膜用作電 容絶緣膜。 在此情況下，最好是彤成可填塞到連接孔上部的導電膜。 有關本發明之第2半導體裝置包括：形成有半導體元件的基板； 如覆蓋半導體元件般而形成在基板上之具有連接孔的絶緣膜；形 成在違接孔的上部並包含白金族元素的導電膜；以及形連接 孔的下部，具有導電性而與半導體元件電氣連接，並能防止導電 膜的搆成元素擴散到基板中的阻障層》 若依第2半導體裝置，由於使用包含白金族元素的導電膜作插 塞，因此能得到和第1半導體裝置一樣的效果。除此之外，由於 在連接孔的下部具備能防止導電膜的構成元素擴散到基板側之阻 障層，故能防止白金族元素和基板材料之間的反應，結果，可進 —步提高裝置之動作特性。 在第2半導體裝置，最好是由金屬氮化物構成阻障層。藉此， 可確切地防止白金族元素向基板側之擴散。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------一---^---I -------訂------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 412^52 A7 _____B7_ 五、發明說明（6 ) 第2半導體裝置最好更具備：形成在連接孔内之阻障層和導電 膜之間，包含白金族元素的底層導電膜。 在這種情況的第2半導體裝置，最好是導電膜擴展到絶緣膜上 之連接孔的周緣部，並且所形成之導電膜的上面能高出連接孔的 上端部。 1 這種情況的第2半導體裝置最好更具備形成在導電膜上之介電 膜。.‘ 這種情況的第2半導體裝置最好更具備：形成在絶緣膜上，並 包含由導電膜構成之下部電極和由介電膜構成之電容絶緣膜的電 容元件s 在這種情况的第2半導體裝置，導電膜的上面最好是形成得大 致平坦。 在第2半導體裝置，最好是在連接孔的壁面上亦形成底層導電 膜，並底層導電膜至少有一部分端面大致上與導電膜的端面對齊。 在此情況下，最好是形成可填塞到連接孔上部的導電膜I: 有闕本發明之第1半導體裝置之製造方法包括：在形成有半導 體元件的基板上，形成能覆蓋該半導體元件之絶緣膜的絶緣膜形 成製程；在絶缘膜上形成連接孔之後，至少在連接孔的下部形成 包含白金族元素驻與半導體元件電氣連接之底層導電膜的底層導 電膜形成製程；以及藉由以底層導電膜爲電極的電鍍法，來在連 接孔上部形成包含白金族元素之導電膜的導電膜形成製程。 依照第1半導體裝置之製造方法，若在底層導電膜形成製程裏 使用濺鍍法等方法，能在連接孔上部以外之包含連接孔下部及壁 面之絶缘膜的全面上形成底層導電膜。從而，在其次的使用電鍍 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公笼） ----Ι1-ΙΙΙΊ — — — *-------^ ·1111!1! C請先閱讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 412752 A7 ____B7___ 五、發明說明（7 ) 法的導電膜形成製程裏，若將底層導電膜用作陰極，由於縱横比 大於1，因此，即使在藉由濺鍍法等的物理沈積法難以將包含白 .金族元素之導電膜填塞連接孔的情況下，也可確切並迅速地填滿 連接孔。 在第1半導體裝置1之製造方法中之電鍍製程裏，最好對底層導 電膜間斷地施加電壓。如此一來，由於在不對底層導電膜施加電 壓之間，可恢復白金族元素之離子濃度，故可確實地形成導電膜。 在第1半導體裝置之製造方法，底層導電膜形成製程最好包括 在連接孔的壁面上亦形成底層導電膜的製程，而且，最好在導電 膜形成製程之後更包括：爲了形成使底層導電膜的至少一部分端 面和導電膜的至少一部分端面大致上對齊之圖案的圖案形成製程。 藉此> 在要用介電膜覆蓋導電膜的上端部（上面）時，便可將底層 導電膜和導電膜一體地覆蓋起來，所以容易將該介電膜用作電容 絶緣膜β · 第1半導體裝置之製造方法最好在圖案形成製程之後步包 括在導電膜上形成介電膜的製程。藉此，便可將包含白金族元素 之導電膜的上端部直接用作電容元件的下部電極，因此不需要再. 進行形成下部電極的製程。並且，不僅可減小所形成之電容元件 的尺寸，如果以強電介質來構成介電膜，也可實現非揮發性記憶 裝置。 有關本發明之第2半導體裝置之製造方怯包括；在形成有半導 體元件的基板上，形成能覆蓋該半導體元件之絶緣膜的絶缘膜形 成製程；在絶缘膜上形成連接孔之後，在連接孔的下部形成阻障 層的阻障層形成製程，該阻障層具有導電性，能防止形成在連接 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 -------..---J----裝---1-----訂--------- f請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 412752 A7 一 B7 五、發明說明（8 ) 孔内之導電膜的構成元素自從該導電膜中擴散到基板中，並與半 導體元件電氣連接；以及在連接孔上部形成包含白金族元素之導 電膜的導電膜形成製程。. 若依第2半導體裝置之製造方法，在連接孔的下部形成能防止 形成在連接孔内之導‘電膜的構成元素擴散到基板中的阻障層，因 此，可確實地製成有關本發明之第2半導體裝置。 在第2半導體裝置之製造方法，導電膜形成製程最好是包括： 撇開連接孔上部，在阻障層之上方形成包含白金族元素之底層導 電膜的製程；和藉由以底層導電膜爲電極的電鍍法，在連接孔的 上部形成導電膜的製程。如此，若撇開連接孔上部，預'先在包括 連接孔的壁面及阻障層的上面之絶緣膜的整個表面上形成底層導 電膜，並將該底層導電膜用作陰極，即使在藉由濺鍍法等的物理 沈積法不易將導電膜填塞至連接孔上部的情況下，也可由導電膜 確實並迅速地填滿連接孔。 有關本發明之第3半導體裝置之製造方法包括：在形@着半導 體元件的基板上，形成能覆蓋該半導體元件之絶缘膜的絶緣膜形 成製程；在絶緣膜上形成連接孔之後，至少在連接孔的下部形成· 包含白金族元素並與半導體元件電氣連接之底層導電膜的底層導 電膜形成製程；在絶缘膜上形成於絶缘膜的連接孔部分開著口的 掩模圖案的掩模圖案形成製程；藉由以底層導電瞋爲電極的電鍍 法，使用掩模圖案來在連接孔的上部形成包含白金族元素之導電 膜的導電膜形成製程；以及在去除掩模圖案之後，將底層導電膜 中曾經形成有掩模圖案之區域加以去除而形成底層導電膜的底層 導電膜圖案形成製程。 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） ------.---^----„-----•—訂------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智楚財產局員工消費合作社印製 412752 Α7 Β7 五、發明說明（9 ) 若依第3半導體裝置之製造方法，能得到和第1半導體裝置之 製造方法一樣的效果。除此之外，由於在形成底層導電膜之後， 再在絶緣膜上形成能掩蔽該绝緣膜中除連接孔之區域的掩模圖案， 因此，在下接的導電膜形成製程裏，藉由以底層導電膜爲陰極的 電鍍法，可只在連接孔的上部確切地填充包含白金族元素之導電 瞋，並且不用再進行導電膜之圖案形成。 第5半導體裝置之製造方法最好在連接孔形成製程和底層導電 膜形成製程之間，更包括：在違接孔的下部形成具有導電性並能 防止導電膜的構成元素自從該導電膜中擄散到基板中之阻障層的 製程。如此一來，藉由阻障層，可防止白金族元素和基'板材料的 構成元素之間發生反應，故可進一步提高裝置之動作特性。 第3半導體装置之製造方法最好在底層導電膜圖案形成製程之 後，更包括在導電膜上形成介電膜的製程》藉此，便可將包含白 金族元素之導電膜的上端部直接用作電容元件的下部電極，因此， 不需要再進行形成下部電極之形成製程。再者，可減小$形成之 電容元件的尺寸，並且，若以強電介質構成介電膜，便可實現非 揮發性記憶裝置。 第3半導體裝置之製造方法最好在底層導電膜圖案形成製程之 後，更包括：藉由在導電膜上形成由介電膜所構成之電容絶缘膜 和上部電極，來形成包含由導電膜構成之下部電極、電容絶緣膜 以及上部電極之電容元件的製程。藉此，可製成基板上的半導體 元件和覆蓋該半導體元件之絶缘膜上的電容元件之間保持良好的 電氣連接之半導體記憶裝置。 [發明之實施形態] -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------^-------r----:-訂·Ν------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 412752 A7 _ B7_ _ ™ - — - — 五、發明說明（) (第1實施形態） 以下，參照附圖對本發明之第1實施形態加以説明。 圖1顯示本發明之第實施形態有關之半導體記憶裝置之平 面構造，圖2顯示從圖1中之II - II線方向看起的截面構造。如 圖2所示，在摻雑了 ΠΙ族元素之p型矽基板11上，在被由LOCOS 膜等構成之元件隔離膜12劃分之區域裏，形成有電晶體17。該 電晶體17是由中間夾著Si〇2閘極絶緣膜13而在基板Π上形成 之，由多晶矽構成之作爲字元線的閘極14、沿著基板11上部之 閘極14之閛長度方向形成，分別摻雜有V族元素的汲極區域15 和源極區域10所構成的。 在源極區域16上形成有由多晶矽構成的位元線18,電晶體17 和位元線1 8係被膜厚大約0.8μιη之Si〇2絶緣膜19所覆蓋住。 在絶緣膜19中位於汲極區域15之上側區域裏形成有開口尺寸約 爲0.5 μιη X 0.左右的接觸孔19a。
在接觸孔19a中，除該接觸孔19a之内部和上部以外之壁面和 汲極區域ί5之上方形成有由白金族元素的銥（Ir)構成，膜厚约爲 Ο.ίμιη之底層導電膜20;在接觸孔19a之内部和上部填充有白金· (Pt)而形成了作爲導電膜的插塞2U 在絶緣膜19的接觸孔19a上形成有電容元件28。該電容元件 28是由與底層導電膜20及插塞21之上端面接觸並由白金構成 之膜厚約爲Ο.ίμιη之下部電極25、由SrBi2Ta2〇i)構成之膜厚约 爲0.2μτη之電容絶缘膜26以及由白金構成之膜厚約爲0.2μΐϋ之 上部電極27所構成的。 若依第1實施形態，由於插塞21是由不會被氧化的白金所構 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） ----I I- I--Ί I I I ---- I !—訂·1111 — 一 I - <請先閱讀背面之注意事項，再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 _ B7____ 五、發明說明（11 ) 成的，所以即使在氧氣環境下對電容元件28進行回火處理時，氧 氣擴散到插塞21中，也不會影響到電晶體17和電容元件28之 間的電導通狀態。並且1由於用即使被氧化也可保持導電.性，並被 氧化時能有效地抑制氧氣擴散之铱來構成底層導電膜20，因此能 防止由矽構成之汲極區域15因氧氣之擴散而被氧化之情形。結 果，不再發生電晶體1 7和電容元件28之間的導通不良，故即使 在如圖1所示般之將電晶體17和電容元件28高密度地積集成陣 列形狀之半導體記憶裝置，也可保證其動作。 以下，參照附圖説明按上述而構成之半導體記憶裝置之製造方 法。 圖3 (a)至圖3(c)顯示本發明之第1實施形態有闘之.半導體記憶 裝置依製程順序之截面構造。 首先，如圖3(a)所示，在由p型矽構成之基板11上形成所規定 之元件隔離膜12之後，在基板的全面上形成由熱氧化膜構成 之閘極絶缘膜13。繼而，在整個閘極絶缘膜13的表面上遍積多 晶矽膜，並對所堆積之多晶矽膜進行圖案化，以形成由多晶矽構 成之閘極14。然後，藉由以閘極14起阻擋作用之離子植入法，向 基板11上部之沿著閘長方向之區域分別植人碑（As)或者磷（P)而 形成汲極區域15和源極區域16,如此形成MOS型電晶體17。 接下來，如圖3 (b)所示，形成由多晶矽構成並與源極區域】6 連接之位元線18。在此，如圖1所示，設置有與閘極14交叉之 位元線18»其後，在基板11的整個表面上堆積膜厚大約Ο.Βμχη、 由TEOS膜等構成之絶緣膜19來覆蓋電晶體17及位元線18。 接著，藉由對所堆積之絶緣膜19當中位於汲極區域15上側之區 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------；---·-----裝 -----•—訂 --------t (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 412752 A7 _ B7_^____ 五、發明說明（12 ) 域進行乾蝕刻，在絶緣膜19中開個口，形成開口尺寸大約0.5 μπι Χ〇.5μιη左右，並可露出汲極區域15之接觸孔19a。 其次，如圖3(c)所示，使用濺鍍法，在包含接觸孔i9a的壁面. 和接觸孔19a内之汲極區域15上面之絶缘膜19的整個表面上堆 積膜厚大約0.1 μιη左右的銥膜2〇yU繼而，將基板11浸在含有白 金離子之電镀溶液裏，藉著以銥膜20A爲陰極的電鍍法，來將白 金膜21A填塞到銥膜20A内之接觸孔19a的上部。此時，如果間 斷地將電塱施加於電極，由於在不加電壓之間，接觸孔1 9a内之 白金離子濃度可恢復，因此，能對接觸孔19a内部可靠地進行電 沈積。 ’ 然後，使周化學機械研磨法（CMP)來除掉在絶緣膜ί9上形成之 銥膜20Α和白金膜21Α,藉此，在接觸孔19a内部形成由被填充 之銥膜20A所構成的底層導電膜20和由被填充之白金膜21A所 搆成的插塞21。接著，在接觸孔19a上依次堆積：用濺鍍法等形 成並與底層導電膜20及插塞21的上端面相接觸之由白学橇成之 下部電極25'用CVD (化學氣相沈積）法等形成之由SrBi2Ta2〇9 構成之電容絶缘膜26以及用濺鍍法等形成之由白金構成之上部· 電極其後；對所堆積之層疊膜進行規定之圖案化來形成電容 元件28。然後，在1個大氣壓的氧氣環境下，社在700"C之温度 下進行回火處理，如此一來，能獲得如圖1和圖2所不一般之半 導體記憶裝置。 有關第1實施形態之半導體記憶裝置，由於絶緣膜19的膜厚 爲0.8μτη、接觸孔19a的開口尺寸爲〇.5μηιΧ〇.5μιη,因此，其縱横 比大於1。在此情況下，藉由濺鍍法來將金燿填塞於接觸孔19a -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------;--1.-----------•—訂--------1 (請先閱讀背面之注意事項再填寫本頁) A7 412752 __B7___ 五、發明說明（13 ) 是極爲困難的。然而，在本實施形態，事先用艘鍍法來在接觸孔 19a的壁面和汲極區域15上面形成將成爲電鍍之底層的銥膜20 A， 從而藉著以該底層爲電極的電镀法，在接觸孔19a内形成白金膜 21A。因此，可在接觸孔19a内確切並迅速地填充白金膜21Α» 再者，由於用CMP法將絶緣膜19的上面平坦化，故可在無階 梯之狀態下形成電容元件28的下部電極25，從而該下部電極25 和插塞21之間可進行良好的接觸。結果，電容元件28之電特性 得以改善，並不易發生電容元件彼此間之參差了。並且，由於回 火處理時之氧氣擄散得以抑制，所以能够製造穩定動作的半導體 記憶裝置。 另外，在不形成底層導電膜20的情況下，在要形成插塞21時， 將基板11本身用作陰極即可。此時，由於白金膜21A不電沈積 在絶緣膜19上，故不要進行用CMP法之白金膜21A的去除製程， 因此簡化製造工程。 此外，在接觸孔19a的縱横比小於1的情況下，亦可竽角濺鍍 法來填充插塞21。 (第2實施形態） - 以下，參照附圖説明本發明之第2實施形態。 圖4顯示本發明之第2實施形態有關之半導體記憶裝置之截 面構造。在圖4中，對與圖2中所示之構件相同的構件使用同一 符號而不再加以説明。如圖4所示，在用以將電晶體17的汲極 區域15和電容元件28電氣連接之接觸孔19a中形成有由銥構成 之插塞31,並在該插塞Μ和汲極區域15之間形成有膜厚爲3 〇nm、 由氮化鈦（ΉΝ)構成之阻障層22。該阻障層22能防止構成插塞31 -16- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐] ------*---,,----裝--------Γ 訂 L-------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慈財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 412752 A7 ___B7______ 五、發明說明（14 ) 之銥向基板U側之擴散。 若依第2實施形態，由於構成插塞31之銥即使遭受氧化也可 保持導電性，因此即使在氧氣瓖境下進行回火處理而氧氣擴散到 插塞31中，也不會招致電晶體17和電容元件28之間的電導通 損傷。此外，由於在插塞3 1和汲極區域1 5之間設置有阻障層22、 故可防止構成插塞31之銥擴散到汲極區域15。因而，可防止在 汲極區域15和插塞31之界面上形成因銥和矽之反應而成之反應 層，故可確實得到動作特性優異之半導體記憶裝置。 另外，若要進一步減小阻障層22和汲極區域1 5之間的接觸電 阻，最好是由鈦構成阻障層22之下部（基板側），由氮化鈦構成阻 障層22之上部（插塞側）而將它們層疊起來。 以下，參照附圖説明按上述而構成之半導體記憶裝置之製造方 法。 圖S (a)至圖5(c)顯示本發明之第2實施形態有關之半導體記憶 裝置依製程順序之截面構造。 首先，如圖5(a)所示，在由p型矽構成之基板11上形成規定之 元件隔離膜12之後，在基板的整個表面上形成由熱氧化膜構成 之閘極絶緣膜13。接著，在閘極絶缘膜13的整個表面上堆積多 晶矽膜，並對所堆積之多晶矽膜進行圖案化，以形成由多晶矽構 成之閘極14。然後，藉由將閘極14用做掩蔽之離子植人法，在 基板11上部之沿閘長度方向之區域形成分別植人有砷等之汲極 區域15和源極區域16，如此形成MOS型電晶體17。 僅接著，如圖5 (b)所示，形成由多晶矽構成並與源極區域1 6 連接之位元線18。其後，在基板U的整個表面上堆積膜厚大約 -17- 本紙張尺度適用中國國家標準（CNS)A4規格mo X 297公釐） · I — 1 I I 1·— 訂— — —--- - *5^ <請先閱讀背面之注意事項再填寫本頁) 412752 A7 —-________B7____ 五、發明說明（15 ) (請先閱讀背面之注意事項再填寫本頁) 〇.8pm、由TE〇S膜等構成之绝缘膜19>以覆蓋電晶體17和位元 線18。繼而，藉由對所堆積之絶緣膜19當中位於汲極區域15上 側之區域進行乾蝕刻，而在絶緣膜1 9中開個口，形成開口尺寸 約爲0·5μίηΧ〇.5μιη，並可露出汲極區域15之接觸孔19a。 其次，如圖5(c)所示，使用濺鍍法，在汲極區域15上之露出於 接觸孔19a之區域，形成或者是由氮化鈦或者是由鈦和氮化鈦.之 層叠膜構成之膜厚爲30nm的阻障層22。接著，使用濺鍍法，’在 包含接觸孔19a的壁面和阻障層22的上面之絶緣膜19的整個表 面上堆積銥膜MA來填充接觸孔19a。然後，利用化學機械研磨 法（CMP)來去除在絶緣膜19上形成之銥膜31 A,以在接觸孔19a 内部形成由所填充之銥膜31A構成之插塞3U繼而，藉和第1 實施形態一樣的方法，在接觸孔19a上形成與插塞31的上端面 相接觸的，由下部電極25、電容絶緣膜26以及上部電極27構成 之電容元件2 8。其次，藉由進行在1個大氣壓的氧氣環境下，温 度爲700 °C的回火處理，便能製成圖4中所示之半導體記:瘡襄置。 經濟部智慧財產局員工消費合作社印製 如上所述，依照有關本實'施形態之製造方法，使用了即使被氧 化也不會失去導電性之銥來構成接觸孔19a中之插塞31,並且， 在插塞31和基板11之間設置了可避免構成插塞31之銥和構成 電晶體17之矽進行反應之阻障層22，因此可製成即使在充滿氧 的環境下進行回火處理也不造成動作不良的半導體記憶裝置，再 者，由於使用CMP法將絶緣膜19的上面平坦化，故可形成無階 梯之電容元件28的下部電極25，因而該下部電極25和插塞31 之接觸性得以改善。 另外，也可使用電鍍法來堆積銥膜31A。亦即，將基板u浸在 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 412752 A7 _B7 _ 五、發明說明（16 ) 含有銥離子之電鍍溶液裏，並利用以基板1〗爲陰極之電鍍法來 進行電沈積，以使銥膜31A填塞至接觸孔的上部。.若用電镀 法，更可靠地並迅速地將敏.膜31A填塞至接觸孔19a中《此夕卜， 由於絶缘膜19能起掩蔽作用，便可只在接觸孔19a之内部形成 銥膜31A,因此，不要進行藉CMP法的絶緣膜19上之銥膜31A 的去除製程，故可簡化製造工程。 (第2實施形態之一個變更例） 以下，參照附圖説明本發明之第2實施形態之一個變更例。
圖6顯示本發明之第2實施形態之一個變更例有關之半導體 記憶裝置之截面構造。在圖6中，對與圖4中所不之構件相同的 構件使用同一符號而不再加以説明。如圖6所示，有關本變更例 之半導體記憶裝置係：在接觸孔19a的壁面及阻障層22和插塞31 之間，具有由銥構成之膜厚約爲0.1 μω的底層導電膜2CU 按上述而構成之半導體記憶裝置係：在圖5所示之接觸孔形成 製程之後，使用濺鍍法，在包含接觸孔1 9a的壁面和阻障層：22的 上面之絶緣膜19的整個表面上堆積銥膜，然後藉由以在絶緣膜 19上所堆積之銥膜爲陰極並使用含有铱離子之電鍍液的電鍍法， 將銥膜MA填塞至接觸孔19a的上部，如此形成插塞31。 依照本變更例，在用電鍍法形成插塞31之際，由於事先在包 含接觸孔19a的絶緣膜19的整個表面上形成由銥構成之底層導 電膜20，因此可更容易並更迅速地將銥膜3 1A填塞至接觸孔内。 在此，還是最好在電鍍製程裏間斷地施加電壓。 (第3實施形態） 以下，參照附圖説明本發明之第3實施形態。 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I» I - .- —a I ϋ n n I .^1 I · n ϋ - I I -*T-°J l·— n I 11 n _1 I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 412753 A7 B7 五、發明說明（17 ) 圖7顯示本發明之第3實施形態有關之半導體記憶裝置之截 面構造。在圖7中，對與圖2中所示之構件相同的構件使用同一 符號而不再進行説明。如圖7所示，在用以將電晶體1 7的汲極 區域15和電容元件28電氣連接之深度約爲0.8 μιη之接觸孔19a 中形成有由白金構成1之插塞41，並在該插塞41和汲極區域15之 間 > 中間介著膜厚约爲〇. 1，、由銥構成之底層導電膜20，形成 有膜厚約爲30nm、由氮化鈦構成之阻障層22» 底層導電膜20不僅形成在阻障層22的上面，它又擄展至接觸 孔19a的壁面及絶緣膜19上之_接觸孔19a的周缘部。 如圖7所示，插塞41之上端部沈積在底層導電膜20之上，並 且進行圖案形成，使得絶緣膜19上之插塞41的端面和絶緣膜19 上之底層導電膜20的端面大致上對齊=因此，插塞41之上面比 接觸孔19a之上端部商出0.2μΐϊι左右。 於是，插塞_ 41具有和底層導電膜20 —同伸出至絶緣膜19上 之伸出部41a,有關本實施形態之電容元件28的特徴係無該伸 出部41a用作其下部電極。 如上所述，依照第3實施形態，由於插塞41是由不被氧化之白· 金所構成的，因此，在氧氣環境下對電容元件28進行回火處理 時，即使氧氣擴散到插塞41中，也不會損傷電晶體17和電容元 件28之間的電導通狀態。並且，由於底層導電膜20是由即使被 氧化也可保持導電性並可抑制氧氣擴散之銥所構成的，因此它能 防止由矽構成之汲極區域15因氧氣之擴散而被氧化之情形。其 結果，電晶體17和電容元件之間的導通不良解除了，從而也可 保證被細微化之半導體記憶裝置之動作。 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) ------.-----------裝·------Γ 訂·-!-------線· (請先閱讀背面之注意事項再填寫本頁) 412752 A7 B7 五、發明說明（18 ) f請先閱讀背面之注备？事項再填寫本頁〕 此外，由於電容元件28的下部電極和插塞41形成爲一體> 所 以能够防止如在用不同材料構成插塞和下部電極的情況下所發生 般之兩者間之反應。 . 另外，想要簡化製造工程時，亦可不形成阻障層22,但此時，不 免底層導電膜20之銥和基板11之矽之間會發生若千反應之虞。 以下，參照附圖説明按上述而構成之半導體記憶裝置之製造方 法。' 圖8 (a)至圖8(c)顯示本發明之第3實施形態有關之半導體記憶 裝置依製程順序之截面構造。 首先，如圖8(a)所示，在由p型矽構成之基板上形成規定之 元件隔離膜12之後，在基板的全面上形成由熱氧化膜構成之閘 極絶緣膜13。接著，在整個閘極絶缘膜13的表面上堆積多晶矽 膜，並對所堆積之多晶砂膜進行圖案化，以形成由多晶矽構成之 閘極14。然後，藉由將閘極14用做掩蔽之離子植入法，在基板U 上部之沿閘長度方向之區域裏形成分別植入有砷等之區域 15和源極區域16，如此形成MOS型電晶體17。 經濟部智慧財產局員Η消費合作杜印製 接下來，如圖8 (b)所示，形成由多晶矽構成並與源極區域16-連接之位元線18。其後，在基板11的整個表面上堆積膜厚大約 0.8μιη、由TE OS膜等構成之絶缘膜19來覆蓋電晶體17和位元 線18。繼而，藉由對所堆積之絶緣膜當中位於汲極區域15上 側之區域進行乾蝕刻，在絶缘膜19中開個口，形成開口尺寸大 約0.5μπιΧ〇.5μιη左右，並可露出汲極區域15之接觸孔19a» 其次，如圖8 (c)所示，使用濺鍍法，在汲極區域1 5上之露出 於接觸孔19a之區域，形成或者是由氮化鈦或者是由鈦和氮化鈦 -21 - 本紙張尺度適用中國國家標準（CNS>A4規格（210x297公釐） A7 4X2752 _B7___ 五、發明說明（19 ) (請先閱讀背面之注意事項再填寫本頁〕 之層疊膜構成之膜厚爲30nm之阻障層22。接著，用濺鍍法，在 包括接觸孔〗“的壁面和阻障層22的上面之絶緣膜19的整個表 面上，堆積膜厚大約0.1 μηι,左右之銥膜20A。然後，使用光刻法， 來形成於銥膜20Α上之接觸孔1!^及其周缘部具有開口部42a的 光阻圖案42。接著，1將基板11浸在含有白金離子之電鍍溶液裏， 藉由以銥膜20A爲陰極的電鍍法，將光阻圖案42用做掩蔽，在 接觸孔19a中之銥膜20A之内部和接觸孔19a上端之周缘部上形 成由白金構成之插塞41〇此時，如杲間斷地將電堅施加於電極， 由於在不加電Μ之間，接觸孔内之白金離子濃度可恢復，因 此，能對接觸孔19a的内部可靠地進行電沈積 其次，經去光阻圖案42之後，將銥膜20Α中曾經形成有光阻 圖案42之區域加以去除，使得可獲得大致上和絶缘膜1 9上之插 塞41的端面對齊的端面。繼而，在插塞41上形成與該插塞41 之上面接觸之電容絶缘膜26和上部電極27，藉此，可實現包含 由插塞的伸出部4U構成之下部電極、電容絶緣膜26以左上部 電極27的電容元件28。然後，藉由進行在1個大氣壓的氧氣環 境下，温度爲700°C的回火處理，便能得到圖7中所示之半導體 記憶裝置。 經濟部智慧財產局員工湞費合作社印製 另外，在接觸孔1 9 a的縱横比小於1的情況下，亦可不用電鍍 法而用濺鍍法形成插塞41。此時，只要去除光阻圖案42，就可一 同除掉在光阻圖案42上所堆積之白金膜a 如上所述，依照有關本實施形態之製造方法，由於藉由將在絶 緣膜19上之接觸孔19a及其周缘部具有開口部42a的光阻圖案42 用做掩蔽，便可限定由白金構成之插塞41之堆積位置，因此，可 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 經濟部智慧財產局員工消費合作社印製 A7 --------B7____ 五、發明說明（2〇 ) 同時形成填塞接觸孔19a之插塞41和電容元件28的下部電極，故 可簡化製造工程。 另外，在各實施形態及其變更例，使用白金或者銥來構成插塞 21、31和41,但代替此，亦可使用例如锇（〇s)、鈀（Pd)、铑（Rh)或 者釕（Ru)等其他的白*金族元素，或者非.白金族之铼（Re)。又，亦 •可使用其中兩種以上之兀素之合金。 此外，使用氮化鈦來構成阻障層22，但，亦可使用其它的金屬 氮化物來構成之。尤其係最好使用氮化鎢（WN)和氮化妲（TaN)等 之IV族、V族或者VI族的過渡金屬之氮化物。 另外，使用SrBhTuCH來構成電容元件28中之電容絶緣膜26, '但亦可使用Ta2〇s、Uri-xTi〇3 (但，X爲0SXS1)等的高電介 質或者PbZryTii-y〇3 (但，y爲Osysl)等的強電介質。 另外，介由插塞而被電氣連接之半導體元件並不僅限於電晶體 或者電容元件。例如，亦可不設電晶體17而設電阻元件等的半 導體元件。 ； 另外，使用p型矽來搆成基板11，但亦可使用η型矽來構成之。 此時，不言而喻，要分別摻雜III族元素而形成電晶體17的汲極 區域15和源極區域16。 [發明之效果] 綜上所述，若依有關本發明之第1半導體裝置，即使在氧氣環 境下進行回火處理，形成於連接孔内之、分別包含白金族元素之 底層導電膜及導電膜，與半導體元件之間仍可保持良好的電氣連 接，因此，可提高半導體裝置之可靠性。 若依有關本發明之第2半導體裝置，不僅可得到和第1半導體 -23· 本紙張尺度適用中國國家標準（CNS)A4規格（210 ^ 297公釐） -----·'---r---*' -------訂-------- (請先閱讀背面之注意事項再填寫本頁) 412753 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（21 ) 裝置一樣的效果，由於在連接孔之下部具備用以防止導電膜的構 成元素擴散到基板側之阻障層，所以，還可進一步提高動作特性。 若依有關本發明之半導體裝置之製造方法，藉由以在連接孔下 部形成並包含白金族元素之底層導電膜爲一個電極的電鍍法，可 在連接孔中確切地填1充包含白金族元素之導電膜，因此，半導體 裝置之可靠性得以提高。 [圖式之簡單説明] 圖1係表示本發明之第丨實施形態有關之半導體記憶裝置之平 面圖， 圖2係本發明之第1實施形態有關之半導體記憶裝置'沿圖]中 之II-II線切開後之截面圖。 圖3 (a)至圖3 (C)係本發明之第1實施形態有關之半導體記憶 裝置之截面圖，係表示依製程順序之製造方法。 圖4係表示本發明之第2實施形態有關之半導體記憶装置之截 面圖。 ； 圖5 (a)至圖5 (c)係本發明之第2實施形態有關之半導體記憶 裝置之截面圖，係表示依製程順序之製造方法。 圖6係表示本發明之第2實施形態之一個變更例有關之半導體 記憶裝置之平面圖β 圖7係表示本發明之第3實施形態有關之半導體記憶裝置之截 面圖。 圖8 (a)至圖8 (c)係本發明之第3實施形態有關之半導體記憶 裝置之截面圖，係表示依製程順序之製造方法。 圖9係表示習知之半導體記憶裝置之截面圖。 • 24- 本紙張反度適用中國國家標準（CNS)A4規格（210x297公釐） ---------,----裝--------I·訂!--------東 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 _B7 五、發明說明（22 ) [符號之説明] 11 基板 12 元件隔離膜 13 閘極絶緣膜 14 閘極 ' 15 汲極區域 16 源極區域 17 电B曰體 1 8 位元線 19 絶緣膜 19a 接觸孔（連接孔） 20 底層導電膜 20A 銥膜 21 插塞（導電膜） 21 A 白金膜 22 阻障層 25 下部電極 26 電容絶缘膜 27 上部電極 28 電容元伴 31 插塞（導電膜） 31A 铱膜 41 插塞（導電膜） 41a 伸出部（下部電極） -25 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）