CN114078858A - 集成组合件和形成集成组合件的方法 - Google Patents

集成组合件和形成集成组合件的方法 Download PDF

Info

Publication number
CN114078858A
CN114078858A CN202110952896.3A CN202110952896A CN114078858A CN 114078858 A CN114078858 A CN 114078858A CN 202110952896 A CN202110952896 A CN 202110952896A CN 114078858 A CN114078858 A CN 114078858A
Authority
CN
China
Prior art keywords
conductive
access device
metal
insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110952896.3A
Other languages
English (en)
Inventor
中村吉孝
李宜芳
J·A·伊莫尼吉
S·E·西里斯
A·M·洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114078858A publication Critical patent/CN114078858A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及集成组合件和形成集成组合件的方法。一些实施例包含具有存储元件与导电结构之间的存取装置的集成组合件。所述存取装置具有包含半导体材料的沟道材料。所述沟道材料具有第一端和相对的第二端，且具有从所述第一端延伸到所述第二端的侧面。所述第一端邻近所述导电结构，且所述第二端邻近所述存储元件。导电栅极材料邻近所述沟道材料的所述侧面。第一半球形含金属盖在所述导电结构上方且在所述沟道材料下方，和/或第二半球形含金属盖在所述沟道材料上方且在所述存储元件下方。一些实施例包含形成集成组合件的方法。

Description

集成组合件和形成集成组合件的方法
技术领域
集成组合件(例如，集成存储器)。形成集成组合件的方法。
背景技术
存储器可使用存储器单元，所述存储器单元个别地包括与存储元件(例如，电容器、电阻性存储器装置、相变存储器装置等)组合的存取装置(例如，存取晶体管)。
希望开发改进的晶体管和改良存储器架构。
发明内容
本申请的一方面是针对一种装置，其包括：半导体材料，包括选自元素周期表的第13族的至少一个元素以及选自元素周期表的第16族的至少一个元素；导电结构，在半导体材料之下且配置成在装置的至少一个操作模式中与半导体材料电耦合；和半球形含金属盖，其在导电结构上方且在半导体材料下方。
本申请的另一方面是针对一种集成组合件，其包括存储元件与导电结构之间的存取装置；存取装置包括：沟道材料，其包括半导体材料；沟道材料具有第一端和相对的第二端，且具有从第一端延伸到第二端的侧面；第一端邻近导电结构，且第二端邻近存储元件；半导体材料包括选自元素周期表的第13族的至少一个元素以及选自元素周期表的第16族的至少一个元素；导电栅极材料，其邻近沟道材料的侧面；和第一半球形含金属盖和第二半球形含金属盖中的至少一个，所述第一半球形含金属盖在导电结构上方且在沟道材料下方，所述第二半球形含金属盖在沟道材料上方且在存储元件下方。
本申请的另一方面是针对一种形成集成组合件的方法，其包括：在半导体基底上方形成导电特征，导电特征包括第一导电材料，导电特征通过介入绝缘区彼此间隔开，构造包括导电特征和绝缘区，构造的上部表面包含与导电特征的上部表面相对应的导电部分，且包含与介入绝缘区的上部表面相对应的绝缘部分；相对于绝缘部分在导电部分上方选择性地形成第二导电材料；在第二导电材料上方形成存取装置支柱，存取装置支柱包含沟道材料，所述沟道材料包括具有选自元素周期表的第13族的至少一个以及选自元素周期表的第16族的至少一个元素的半导体材料；沿存取装置支柱中的每一个的一或多个侧壁形成绝缘材料；邻近绝缘材料形成导电栅极；和在存取装置支柱上方形成存储元件，且通过存取装置支柱的沟道材料将所述存储元件门控地耦合到导电特征。
本申请的又另一方面是针对一种形成集成组合件的方法，其包括：在半导体基底上方形成第一线性延伸的导电结构，第一线性延伸的导电结构沿第一方向延伸；在第一线性延伸的导电结构上方形成存取装置支柱，存取装置支柱包含沟道材料，所述沟道材料包括具有选自元素周期表的第13族的至少一个元素以及选自元素周期表的第16族的至少一个元素的半导体材料；沿存取装置支柱的一或多个侧壁形成第一绝缘材料；邻近第一绝缘材料形成导电栅极；导电栅极沿着沿第二方向延伸的第二线性延伸特征，其中第二方向与第一方向交叉；在导电栅极上方且在存取装置支柱之间形成第二绝缘材料，构造包括存取装置支柱和第二绝缘材料，构造具有上部表面，所述上部表面具有与存取装置支柱的上部表面相对应的导电区，且具有在导电区之间且包括第二绝缘材料的绝缘区；相对于绝缘区在导电区上方选择性地形成导电覆盖材料；和形成与导电覆盖材料耦合的存储元件。
附图说明
图1至1B为包括实例晶体管的区的图解视图。图1A为沿图1的线A-A的横截面侧视图，且图1B为沿图1的线B-B的横截面侧视图。图1为沿图1A和1B的线C-C的自上向下的截面视图。
图2至2B为包括实例晶体管的区的图解视图。图2A为沿图2的线A-A的横截面侧视图，且图2B为沿图2的线B-B的横截面侧视图。图2为沿图2A和2B的线C-C的自上向下的截面视图。
图3至3B为包括实例晶体管的区的图解视图。图3A为沿图3的线A-A的横截面侧视图，且图3B为沿图3的线B-B的横截面侧视图。图3为沿图3A和3B的线C-C的自上向下的截面视图。
图4至4B为包括实例晶体管的区的图解视图。图4A为沿图4的线A-A的横截面侧视图，且图4B为沿图4的线B-B的横截面侧视图。图4为沿图4A和4B的线C-C的自上向下的截面视图。
图5至5B为区在实例方法的实例处理阶段的图解视图。图5A为沿图5的线A-A的横截面侧视图，且图5B为沿图5的线B-B的横截面侧视图。图5为俯视图。
图6至6B为图5至5B的区在图5至5B的实例处理阶段之后的实例处理阶段的图解视图。图6A为沿图6的线A-A的横截面侧视图，且图6B为沿图6的线B-B的横截面侧视图。图6为俯视图。
图7至7B为图5至5B的区在图6至6B的实例处理阶段之后的实例处理阶段的图解视图。图7A为沿图7的线A-A的横截面侧视图，且图7B为沿图7的线B-B的横截面侧视图。图7为俯视图。
图8至8B为图5至5B的区在图7至7B的实例处理阶段之后的实例处理阶段的图解视图。图8A为沿图8的线A-A的横截面侧视图，且图8B为沿图8的线B-B的横截面侧视图。图8为俯视图。
图9至9B为图5至5B的区在图8至8B的实例处理阶段之后的实例处理阶段的图解视图。图9A为沿图9的线A-A的横截面侧视图，且图9B为沿图9的线B-B的横截面侧视图。图9为俯视图。
图10为实例存储器阵列的区的图解示意图。
具体实施方式
一些实施例包含具有包括半导体材料(例如，半导体氧化物)的沟道材料的晶体管，且其具有在沟道材料下方的第一半球形含金属盖和/或在沟道材料上方的第二半球形含金属盖。晶体管可用作存储器单元的存取装置。一些实施例包含形成集成组合件的方法。参考图1至10描述实例实施例。
参考图1至1B，集成组合件10包含耦合在存储元件14与导电结构16之间的存取装置12。
存储元件14可为具有至少两个可检测状态的任何合适的装置；且在一些实施例中，可为例如电容器、电阻性存储器装置、导电桥接装置、相变存储器(PCM)装置、可编程金属化单元(PMC)等。
导电结构16可为线性延伸结构(如所展示)，且可例如与数字线(位线、感测线等)相对应。线性延伸结构16沿第一方向延伸，其中此第一方向指示为沿图1至1B的视图的y轴方向。尽管线性延伸结构16展示为笔直的，但在其它实施例中，其可为弯曲的、波状的等。结构16在图1中以短划线(虚线)展示以指示其在其它结构和材料下方。导电结构16包括导电材料58。导电材料58可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钼、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，导电结构16可包括钨和/或钼、主要由钨和/或钼组成或由钨和/或钼组成。
导电结构16可与感测电路系统(例如，感测放大器电路系统)18耦合，如图1A和1B中所展示。
导电结构16可由半导体基底(下文参考图5至5B描述)支撑。
导电结构16通过包括绝缘材料22的介入区20彼此间隔开。绝缘材料22可包括任何合适的组合物，例如二氧化硅。
存取装置12中的每一个包含包括半导体材料26和导电氧化物材料28的支柱24。支柱24在图1至1B的配置中竖直地延伸(即，沿所说明的z轴延伸)。在一些实施例中，支柱24可称为竖直延伸的支柱。支柱24可为大体上竖直的，其中术语“大体上竖直”意指在制造和测量的合理公差内竖直。在一些实施例中，竖直延伸的支柱可相对于所说明的x轴正交地延伸。在一些实施例中，竖直延伸的支柱可大约正交于所说明的x轴，其中术语“大约正交”意指在大约±15°内正交。
支柱24的半导体材料26可视为与沟道区30相对应，且支柱的导电氧化物材料28可视为与第一源极/漏极区32和第二源极/漏极区34相对应。所说明的沟道区30中的每一个具有下部端(第一端)31和上部端(第二端)33，其中上部端与下部端处于相对关系。第一源极/漏极区32直接抵靠下部端31，且第二源极/漏极区34直接抵靠上部端33。在一些实施例中，沟道区30的下部端31可视为邻近导电结构16，且沟道区30的上部端33可视为邻近存储元件14。在一些实施例中，下部源极/漏极区32可视为导电结构16与沟道区30之间的第一导电区，且上部源极/漏极区34可视为沟道区30与存储元件14之间的第二导电区。
支柱24内的半导体材料26与导电氧化物材料28之间的所说明边界可为突变界面、梯度或任何其它合适的边界。
在一些实施例中，半导体材料26可称为存取装置12内的沟道材料。这种沟道材料具有从第一端31延伸到第二端33的侧面(侧壁)35。
半导体材料26可包括任何合适的组合物；且在一些实施例中可包括以下各者、主要由以下各者组成或由以下各者组成：至少一种金属(例如，铝、镓、铟、铊、锡、镉、锌等中的一或多个)以及氧、硫、硒和碲中的一或多个。在一些实施例中，半导体材料26可包括来自元素周期表的第13族的至少一个元素(例如，镓)以及来自元素周期表的第16族的至少一个元素(例如，氧)。举例来说，半导体材料26可包括选自由镓、铟和其混合物组成的群的至少一个元素，以及选自由氧、硫、硒、碲和其混合物组成的群的至少一个元素。在一些实施例中，半导体材料26可包括半导体氧化物(即，包括氧的半导体材料)、主要由半导体氧化物组成或由半导体氧化物组成。举例来说，在一些实施例中，半导体材料26可包括InGaZnO、主要由InGaZnO组成或由InGaZnO组成(其中化学式指示主要成分而非特定化学计量)。
导电氧化物材料28可包括任何合适的组合物，且在一些实施例中，可包括以下各者、主要由以下各者组成或由以下各者组成：氧以及铟、锌和锡中的一或多个。在一些实施例中，导电氧化物材料28可包括氧以及锌，且可进一步包括铝和镓中的一个或两个。铝和镓可作为掺杂剂存在于氧化锌内。
存取装置12包含沿沟道材料26的侧壁35的绝缘材料36。在所展示的实施例中，绝缘材料36沿着支柱24的整个竖直尺寸延伸。在其它实施例中，绝缘材料36可仅沿支柱24的竖直尺寸的部分延伸。绝缘材料36可称为栅极电介质材料。绝缘材料36可包括任何合适的组合物，且在一些实施例中，可包括二氧化硅和/或一或多个高k组合物(其中术语“高k”意指大于二氧化硅的介电常数的介电常数)。实例高k组合物(材料)包含氧化铝、氧化锆、二氧化铪等。
导电栅极38邻近沟道材料26的侧面35。导电栅极38包括导电栅极材料40。导电栅极材料可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钼、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。导电栅极材料40被配置为线性结构42。线性结构42沿跨越第一方向(所说明的y轴方向)的第二方向(所说明的x轴方向)延伸。第二线性结构42的第二方向可与第一线性结构16的第一方向正交(或至少大体上正交)(如所展示)。尽管第二线性结构42展示为笔直的，但在其它实施例中，第二线性结构42可为弯曲的、波状的等。
第二线性结构可与字元线WL1、WL2和WL3(如所展示)相对应。这种字线可与驱动器电路系统44(例如，字线驱动器电路系统)耦合。
绝缘材料39在线性导电结构42(字线)上方，且在存取装置12之间。绝缘材料39可包括任何合适的组合物，且在一些实施例中，可包括二氧化硅、氮化硅等中的一或多个、主要由二氧化硅、氮化硅等中的一或多个组成或由二氧化硅、氮化硅等中的一或多个组成。
在一些实施例中，存取装置12可与存取晶体管相对应。这种晶体管的操作包括通过沟道区30将源极/漏极区32和34门控地彼此耦合。当本文中使用术语“门控耦合”时，这可指代可由字线WL1至WL3的电激活/去激活诱发的源极/漏极区32和34的受控耦合/解耦。在晶体管的一些操作模式中，通过沟道区30的电流由栅极38提供的电场诱发，且因此导电结构16通过沟道材料(半导体材料)26电耦合到存储元件14。在其它操作模式中，不产生电场，且因此导电结构16与存储元件14解耦。在一些实施例中，存取晶体管12中的每一个可视为具有至少一个操作模式，其中半导体材料26与导电结构16中的一个和存储元件14中的一个电耦合。
所说明的存取装置(存取晶体管)12包含导电结构16上方的含金属盖46。在所说明的实施例中，含金属盖为半球形(即，包括高于边缘区的中心区)。含金属盖可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钼、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，含金属盖可包括以下中的一或多个、主要由以下中的一或多个组成或由以下中的一或多个组成：Cu、Ru、Pt、Pd、Co、Ni、W、Mo和Ti。在一些实施例中，含金属盖可包含金属硅化物(例如，硅化钛、硅化钨、硅化钼等)和金属氮化物(例如，氮化钛、氮化钨、氮化钼等)中的一个或两个。
含金属盖46的优势可为这样可减轻可另外由导电氧化物28诱发的结构16的导电材料的氧化。举例来说，在一些实施例中，导电结构16包括钨、钼(或其它可氧化材料)。在这些实施例中，导电氧化物28直接接触导电结构16的可氧化导电材料可为有问题的，因为可诱发导电结构的可氧化材料的上部表面的氧化，这可在有问题地导致沿导电氧化物28与导电结构16的导电材料接合的界面的电阻增大。导电盖46可排除导电结构16的上部表面的这种有问题的氧化。
导电盖46的半球形形状可为有利的，因为这样可通过提供额外表面区域(与非半球形的导电盖相比)而减小沿导电盖46与导电氧化物28的界面的接触电阻。另外或替代地，半球形形状可减小导电盖46与导电氧化物28之间的界面应力，这可增强机械鲁棒性。
导电盖46的半球形形状可或可不传播穿过支柱24的材料，这视这种支柱的制造方法而定。在所展示的实施例中，导电盖的半球形形状传播穿过支柱24的材料中的一些(具体来说，下部导电氧化物材料28和沟道材料26)。
支柱24可配置成阵列，其中阵列的行沿所说明的x轴方向延伸，且阵列的列沿所说明的y轴方向延伸。因此，字线WL1至WL3可视为沿阵列的行延伸，且数字线16可视为沿阵列的列延伸。存取装置12中的每一个可视为由字线中的一个和数字线中的一个唯一地寻址。存取装置12和存储元件14可视为与阵列的存储器单元相对应。阵列可包括数百、数千、数百万等的这种存储器单元，其中存储器单元彼此大体上相同(其中术语“大体上相同”意指在制造和测量的合理公差内相同)。
图2至2B说明组合件10的另一实施例。图2至2B的组合件不含导电盖46(图1至1B)，且替代地具有在存取装置12的上部源极/漏极区34上方且直接抵靠所述上部源极/漏极区34的含金属盖48。含金属盖48可包括上文描述为适于含金属盖46的导电材料中的任一个。在一些实施例中，含金属盖48可包括以下中的一或多个、主要由以下中的一或多个组成或由以下中的一或多个组成：Cu、Ru、Pt、Pd、Co、Ni、W、Mo和Ti。在一些实施例中，含金属盖48可包含金属硅化物(例如，硅化钛、硅化钨、硅化钼等)和金属氮化物(例如，氮化钛、氮化钨、氮化钼等)中的一个或两个。
所说明的含金属盖48具有类似于图1至1B的盖46的半球形形状的半球形形状。
在所展示的实施例中，导电互连件50在导电盖48上方且直接抵靠所述导电盖48。
导电互连件50可包括任何合适的配置。所说明的导电互连件包括配置成向上开口的容器形状的第一导电材料52，且包括配置成向上开口的形状内的芯材料的第二导电材料54。
第一导电材料52可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钼、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，第一导电材料52可包括金属氮化物(例如，氮化钼、氮化钨和氮化钛中的一或多个)。
第二导电材料54可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钼、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，第二导电材料54可包括一或多种金属(例如，钼、钛和钨中的一或多个)、主要由一或多种金属组成或由一或多种金属组成。
在所说明的实施例中，存储元件14电耦合到导电互连件50，且通过导电互连件50和导电盖48电耦合到存取装置12的上部源极/漏极区34。
导电盖48可有利地改进互连件50与上部源极/漏极区34之间的电耦合。具体来说，在金属氮化物直接接触导电氧化物的实施例中，沿金属氮化物52(例如，氮化钛)与导电氧化物28(例如，氧化铟)之间的界面的势垒高度较大。导电盖可有利地提供从导电氧化物28到金属氮化物52的改进的导电界面。
导电盖48的半球形形状可提供一些优势。举例来说，与不具有半球形形状的类似盖相比，其可提供额外表面区域。然而，应注意，可存在其中材料48与52之间的界面足够导电使得额外表面区域具有极少益处的应用。
在一些实施例中，图1至1B的导电盖46可称为第一导电盖，且图2至2B的导电盖48可称为第二导电盖。如图1至1B和图2至2B中所展示，第一导电盖和第二导电盖可彼此替代使用。在一些实施例中，第一导电盖和第二导电盖可与彼此一起使用，如图3至3B中所展示。
在一些实施例中，导电氧化物28(图1至1B、图2至2B和图3至3B)可省略，且替代地半导体材料26的上部区和下部区可适当地经掺杂以用作源极/漏极区32和34，而材料26的中心区保持为沟道区30。这些实施例的实例展示在图4至4B中。所说明的实例具有下部(第一)半球形结构46和上部(第二)半球形结构48两者。其它实例可包含半球形结构46和半球形结构48中的一个或另一个，类似于图1至1B和图2至2B中所展示的配置。
上文所描述的组合件可通过任何合适的处理形成。参考图5至9描述实例处理。
参考图5至5B，在导电结构(特征)16和绝缘材料22形成在半导体基底56上方之后的处理阶段展示组合件10。基底56可包括半导体材料；且可例如包括单晶硅、主要由单晶硅组成或由单晶硅组成。基底56可称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含但不限于块体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，和(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”是指任何支撑结构，包含但不限于上文描述的半导体衬底。在一些应用中，基底56可与含有与集成电路制造相关联的一或多种材料的半导体衬底相对应。这种材料可包含，例如，耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。
导电特征16可在图5至5B的处理阶段或在任何其它合适的处理阶段选择性地与感测电路系统18(在图1至1B中展示，但未在图5至5B中展示)耦合。
导电特征16包括导电材料58。这种导电材料可包括上文参考图1至1B所描述的组合物中的任一个，且在一些实施例中可包括钨和/或钼。
导电特征16为线性延伸特征，且可与数字线相对应。
介入区20展示为在导电特征16之间，且展示为包括绝缘材料22。在一些实施例中，介入区20可称为介入绝缘区。
绝缘材料22和导电材料58可视为一起形成构造60。构造60具有跨越导电材料58和绝缘材料22延伸的平坦化上部表面61。平坦化表面61可用任何合适的处理形成，包含例如化学机械抛光(CMP)。上部表面61包含与导电特征16的上部表面相对应的导电部分(区)62，且包含与介入绝缘区22的上部表面(即，绝缘材料22的上部表面)相对应的绝缘部分(区)64。
参考图6至6B，导电材料66相对于此表面的绝缘部分64选择性地形成在表面61的导电部分62上方。导电材料66可称为第二导电材料，以将其与第一导电材料58区分开。导电材料66配置为上文相对于图1至1B所描述的导电盖46，且可包括上文所描述的适于这种导电盖的组合物中的任一个。举例来说，在一些实施例中，导电材料66可包括以下中的一或多个、主要由以下中的一或多个组成或由以下中的一或多个组成：Cu、Ru、Pt、Pd、Co、Ni、W、Mo和Ti。
材料66可使用任何合适的处理选择性地形成在导电区62上，所述处理包含例如镀覆、原子层沉积(ALD)和化学气相沉积(CVD)中的一或多个。如果使用镀覆，那么镀覆可包括电解镀覆或无电镀覆。电解镀覆可使用具有期望在导电盖46的材料66内的金属的离子形式的化学溶液，且可使用通过导电结构16施加的电流来诱发金属从化学溶液沉积到导电结构16上，以在这种导电结构上方形成导电盖46。无电镀覆可使用自动催化镀覆溶液来实现导电材料58上的选择性镀覆。
由于导电材料66沿导电结构16的中心区比沿边缘区沉积得更快，因此导电盖46可形成为所说明的半球形结构。在电解镀覆的情况下，由于导电结构16的中心区比边缘区具有更高的电流，因此可发生这种呈半球形凸起。在无电镀覆的情况下，CVD和ALD；由于材料66的沉积在特征的中心区起始且因此沿特征的中心区发生的持续时间比沿特征的边缘区发生的持续时间更长，因此可发生这种呈半球形凸起。
参考图7至7B，存取装置支柱24形成在导电盖46的第二导电材料66上方。存取装置支柱24包括上文参考图1至1B所描述的半导体材料26和导电氧化物28。在其它实施例中，存取装置支柱24可仅包括类似于上文参考图4至4B所描述的实施例的半导体材料26。
绝缘材料36沿支柱24的侧壁形成，且导电栅极材料40邻近绝缘材料36形成。绝缘材料39接着形成在导电栅极材料40上方。在一些实施例中，绝缘材料36和39可分别称为第一绝缘材料和第二绝缘材料。
导电栅极材料40配置为线性延伸结构42。在一些实施例中，这种结构可为字线，且可与驱动电路系统44(在图1至1B中展示，但未在图7至7B中展示)电耦合。字线42与驱动电路系统44的耦合可提供于任何合适的处理阶段，包含例如图7至7B的处理阶段或在图7至7B的处理阶段之后的处理阶段。
图7至7B的配置可视为包含存取装置支柱24和绝缘材料39的构造68。构造68具有平坦化上部表面69，所述平坦化上部表面69跨越上部源极/漏极区34的导电氧化物28延伸(即，其跨越存取装置支柱24的上部表面延伸)，且其跨越绝缘材料39延伸。在所说明的实施例中，平坦化表面69还跨越绝缘材料36的部分延伸。
平坦化表面69可用任何合适的处理形成，包含例如用CMP形成。上部表面69包含与存取装置支柱24的上部表面相对应的导电部分(区)70，且包含导电区70之间的绝缘部分(区)72。
参考图8至8B，导电材料74相对于此表面的绝缘部分72选择性地形成在表面69的导电部分70上方。导电材料74可称为第三导电材料，以将其与第一导电材料58和第二导电材料66区分开。导电材料74配置为上文相对于图2至2B所描述的导电盖48，且可包括上文所描述的适于这种导电盖的组合物中的任一个。举例来说，在一些实施例中，导电材料74可包括以下中的一或多个、主要由以下中的一或多个组成或由以下中的一或多个组成：Cu、Ru、Pt、Pd、Co、Ni、W、Mo和Ti。
材料74可使用任何合适的处理选择性地形成在导电区70上，所述处理包含例如镀覆、ALD和CVD中的一或多个；其中这种处理类似于上文参考图6至6B所描述的处理。
参考图9至9B，导电互连件50形成在导电盖48上方。在所说明的实施例中，跨越盖48提供绝缘材料76。开口可穿过这种绝缘材料形成以暴露盖的上部表面，且接着互连件50可形成在这种开口内。金属氮化物52可形成为内衬开口，且接着芯材料54可形成在内衬的开口内。随后，可使用CMP或其它合适的处理形成所说明的跨越互连件50和绝缘材料76延伸的平坦化表面77。在后续处理中，存储元件14(图2至2B)可于互连件54电耦合。
图5至9的处理形成底部导电盖46和顶部导电盖48两者。在其它实施例中，可使用处理形成仅具有底部导电盖46的组合件(类似于图1至1B的组合件)或仅具有上部导电盖48的组合件(类似于图2至2B的组合件)。
存取装置支柱24可配置成类似于上文参考图1至1B所描述的阵列的存储器阵列，其中存取装置支柱中的每一个由第一线性延伸结构16中的一个和第二线性延伸结构42中的一个唯一地寻址。
包括存取装置支柱24和存储元件14的存储器阵列可包括任何合适的配置。图10展示DRAM阵列80的实例配置。这种配置具有与感测电路系统18耦合且沿阵列的列延伸的数字线16(DL1至DL4)，且具有与驱动电路系统44耦合且沿阵列的行延伸的字线42(WL1至WL4)。存储器单元82包括存取晶体管12和存储元件14，其中所说明的存储元件配置为电容器。电容器中的每一个具有与相关联存取装置12耦合的第一电节点，和与参考电压源84(例如，共用板电压、例如接地、VCC/2等)耦合的第二电节点。存储器单元82中的每一个由数位线中的一个以及字线中的一个唯一地寻址。
上文所论述的组合件和结构可以在集成电路内使用(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；并且可并入到电子系统中。这种电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和专用模块中，且可包含多层、多芯片模块。电子系统可为以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
除非另外指定，否则本文中所描述的各种材料、物质、组合物等可以现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”和“绝缘”可用于描述具有绝缘电特性的材料。所述术语在本公开中视为同义的。在一些情况下术语“介电”和在其它情况下术语“绝缘”(或“电绝缘”)可用于在本公开内提供语言变化以简化所附权利要求书内的前提基础，而非用于指示任何显著化学或电差异。
术语“电连接”和“电耦合”均可用于本公开中。所述术语被视为同义。在一些情况下使用一个术语和在其它情况下使用另一术语可在此公开内提供语言变化以简化所附权利要求书内的前提基础。
图式中的各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所展示定向旋转。本文所提供的描述和所附权利要求书涉及各种特征之间具有所描述关系的任何结构，不管结构是处于图式的特定定向还是相对于此定向旋转。
除非另外规定，否则随附说明的横截面图仅展示横截面平面内的特征而不展示横截面平面后的材料，以便简化图式。
当结构在上文中被称为“在另一结构上”、“邻近另一结构”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在介入结构。相比之下，当结构被称为“直接在另一结构上”、“直接邻近另一结构”或“直接抵靠另一结构”时，不存在介入结构。术语“正下方”、“正上方”等并不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对准。
结构(例如，层、材料等)可被称为“竖直延伸”，以指示结构通常从下伏基底(例如，衬底)向上延伸。竖直延伸的结构可相对于或不相对于基底的上部表面大体上正交地延伸。
一些实施例包含具有半导体材料的装置，所述半导体材料包括选自元素周期表的第13族的至少一个元素以及选自元素周期表的第16族的至少一个元素。装置具有在半导体材料下方且配置成在装置的至少一个操作模式中与半导体材料电耦合的导电结构。装置具有在导电结构上方且在半导体材料下方的半球形含金属盖。
一些实施例包含具有存储元件与导电结构之间的存取装置的集成组合件。存取装置具有包含半导体材料的沟道材料。半导体材料包括选自元素周期表的第13族的至少一个元素以及选自元素周期表的第16族的至少一个元素。沟道材料具有第一端和相对的第二端，且具有从第一端延伸到第二端的侧面。第一端邻近导电结构，且第二端邻近存储元件。导电栅极材料邻近沟道材料的侧面。第一半球形含金属盖在导电结构上方且在沟道材料下方，和/或第二半球形含金属盖在沟道材料上方且在存储元件下方。
一些实施例包含形成集成组合件的方法。在半导体基底上形成导电特征。导电特征包括第一导电材料。导电特征通过介入绝缘区彼此间隔开。构造包括导电特征和绝缘区。构造的上部表面包含与导电特征的上部表面相对应的导电部分，且包含与介入绝缘区的上部表面相对应的绝缘部分。相对于绝缘部分在导电部分上方选择性地形成第二导电材料。在第二导电材料上方形成存取装置支柱。存取装置支柱包含沟道材料，所述沟道材料包括具有选自元素周期表的第13族的至少一个元素以及选自元素周期表的第16族的至少一个元素的半导体材料。沿存取装置支柱中的每一个的一或多个侧壁形成绝缘材料。邻近绝缘材料形成导电栅极。在存取装置支柱上方形成存储元件，且通过存取装置支柱的沟道材料将所述存储元件门控地耦合到导电特征。
一些实施例包含形成集成组合件的方法。在半导体基底上方形成第一线性延伸的导电结构。第一线性延伸的导电结构沿第一方向延伸。在第一线性延伸的导电结构上方形成存取装置支柱。存取装置支柱包含沟道材料，所述沟道材料包括具有选自元素周期表的第13族的至少一个元素以及选自元素周期表的第16族的至少一个元素的半导体材料。沿存取装置支柱的一或多个侧壁形成第一绝缘材料。邻近第一绝缘材料形成导电栅极。导电栅极沿着沿第二方向延伸的第二线性延伸特征，其中第二方向与第一方向交叉。在导电栅极上方且在存取装置支柱之间形成第二绝缘材料。构造包括存取装置支柱和第二绝缘材料。构造具有上部表面，所述上部表面具有与存取装置支柱的上部表面相对应的导电区，且具有在导电区之间且包括第二绝缘材料的绝缘区。相对于绝缘区在导电区上方选择性地形成导电覆盖材料。形成将与导电覆盖材料耦合的存储元件。
根据规定，已就结构和方法特征而言以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的构件包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (45)

1.一种装置，其包括：
半导体材料，其包括选自元素周期表的第13族的至少一个元素以及选自所述元素周期表的第16族的至少一个元素；
导电结构，其在所述半导体材料之下且配置成在所述装置的至少一个操作模式中与所述半导体材料电耦合；和
半球形含金属盖，其在所述导电结构上方且在所述半导体材料下方。
2.根据权利要求1所述的装置，其中所述半导体材料为半导体氧化物材料。
3.根据权利要求1所述的装置，其中所述含金属盖包含Cu、Ru、Pt、Pd、Co、Ni、W、Mo和Ti中的一或多个。
4.根据权利要求1所述的装置，其中所述含金属盖包含金属硅化物和金属氮化物中的一个或两个。
5.根据权利要求1所述的装置，其为晶体管且包括所述半导体材料作为沟道区。
6.根据权利要求1所述的装置，其中所述半导体材料直接抵靠所述半球形含金属盖。
7.根据权利要求1所述的装置，其包括所述半导体材料与所述半球形含金属盖之间的导电氧化物材料。
8.根据权利要求7所述的装置，其中所述导电氧化物材料包括氧以及铟、锌和锡中的一或多个。
9.根据权利要求8所述的装置，其中所述导电氧化物材料包括所述氧以及所述锌，且进一步包括铝和镓中的一个或两个。
10.根据权利要求1所述的装置，其中所述半导体材料包含InGaZnO，其中化学式指示主要成分而非特定化学计量。
11.一种集成组合件，其包括存储元件与导电结构之间的存取装置；所述存取装置包括：
沟道材料，其包括半导体材料；所述沟道材料具有第一端和相对的第二端，且具有从所述第一端延伸到所述第二端的侧面；所述第一端邻近所述导电结构，且所述第二端邻近所述存储元件；所述半导体材料包括选自所述元素周期表的第13族的至少一个元素以及选自所述元素周期表的第16族的至少一个元素；
导电栅极材料，其邻近所述沟道材料的所述侧面；和
第一半球形含金属盖和第二半球形含金属盖中的至少一个，所述第一半球形含金属盖在所述导电结构上方且在所述沟道材料下方，所述第二半球形含金属盖在所述沟道材料上方且在所述存储元件下方。
12.根据权利要求11所述的集成组合件，其中所述半导体材料为半导体氧化物。
13.根据权利要求11所述的集成组合件，其中所述导电结构为第一线性结构且与感测电路系统耦合，且其中所述导电栅极材料为与驱动器电路系统耦合的第二线性结构的部分。
14.根据权利要求11所述的集成组合件，其包括所述第一半球形含金属盖。
15.根据权利要求11所述的集成组合件，其包括所述第二半球形含金属盖。
16.根据权利要求11所述的集成组合件，其包括所述第一半球形含金属盖和所述第二半球形含金属盖两者。
17.根据权利要求11所述的集成组合件，其中所述存储元件和所述存取装置在存储器单元内，且其中所述存储器单元为存储器阵列的许多大体上相同的存储器单元中的一个。
18.根据权利要求11所述的集成组合件，其包括：
第一导电区，其在所述导电结构与所述沟道材料之间；和
第二导电区，其在所述沟道材料上方，其中所述第一导电区和所述第二导电区包括导电氧化物。
19.根据权利要求18所述的集成组合件，其包括：
所述第二半球形含金属盖，其在所述第二导电区的所述导电氧化物上方且直接抵靠所述导电氧化物；和
导电互连件，其在所述第二半球形含金属盖上方，所述导电互连件与所述存储元件电耦合。
20.根据权利要求19所述的集成组合件，其中所述导电互连件包括直接抵靠所述第二半球形含金属盖的金属氮化物。
21.根据权利要求20所述的集成组合件，其中所述金属氮化物配置为向上开口的容器形状，且包括所述向上开口的容器形状内的含金属芯材料；所述芯材料基本上由一或多种金属组成。
22.根据权利要求21所述的集成组合件，其中所述金属氮化物包括氮化钛、氮化钼和氮化钨中的一或多个，且其中所述芯材料包括钛、钼和钨中的一或多个。
23.根据权利要求11所述的集成组合件，其包括在所述导电栅极材料与所述沟道材料之间的绝缘材料。
24.根据权利要求23所述的集成组合件，其中所述绝缘材料包括二氧化硅和/或一或多个高k组合物。
25.一种形成集成组合件的方法，其包括：
在半导体基底上方形成导电特征，所述导电特征包括第一导电材料，所述导电特征通过介入绝缘区彼此间隔开，构造包括所述导电特征和所述绝缘区，所述构造的上部表面包含与所述导电特征的上部表面相对应的导电部分，且包含与所述介入绝缘区的上部表面相对应的绝缘部分；
相对于所述绝缘部分在所述导电部分上方选择性地形成第二导电材料；
在所述第二导电材料上方形成存取装置支柱，所述存取装置支柱包含沟道材料，所述沟道材料包括具有选自所述元素周期表的第13族的至少一个元素以及选自所述元素周期表的第16族的至少一个元素的半导体材料；
沿所述存取装置支柱中的每一个的一或多个侧壁形成绝缘材料；
邻近所述绝缘材料形成导电栅极；和
在所述存取装置支柱上方形成存储元件，且通过所述存取装置支柱的所述沟道材料将所述存储元件门控地耦合到所述导电特征。
26.根据权利要求25所述的方法，其中所述半导体材料为半导体氧化物材料。
27.根据权利要求25所述的方法，其中所述第二导电材料的所述选择性形成利用镀覆、ALD和CVD中的一或多个。
28.根据权利要求25所述的方法，其中所述存取装置支柱包括在所述沟道材料上方和下方的导电氧化物。
29.根据权利要求25所述的方法，其中所述导电特征为沿第一方向延伸的第一线性延伸特征。
30.根据权利要求29所述的方法，其中所述第二导电材料在所述第一线性延伸特征上方形成半球形盖。
31.根据权利要求29所述的方法，其中所述导电栅极沿着沿第二方向延伸的第二线性延伸特征，其中所述第二方向与所述第一方向交叉。
32.根据权利要求31所述的方法，其中所述第一线性延伸特征与感测电路系统电耦合，且其中所述第二线性延伸特征与驱动器电路系统电耦合。
33.根据权利要求32所述的方法，其中所述存取装置支柱布置成阵列，其中所述存取装置支柱中的每一个由所述第一线性延伸特征中的一个和所述第二线性延伸特征中的一个唯一地寻址。
34.根据权利要求25所述的方法，其中所述绝缘材料包括一或多个高k组合物。
35.根据权利要求25所述的方法，其进一步包括：
在所述导电栅极上方且在所述存取装置支柱之间形成第二绝缘材料，第二构造包括所述存取装置支柱和所述第二绝缘材料，所述第二构造具有上部表面，所述上部表面具有与所述存取装置支柱的上部表面相对应的第二导电部分，且具有在所述第二导电区之间且包括所述第二绝缘材料的第二绝缘部分；和
相对于所述第二绝缘部分在所述第二导电部分上方选择性地形成第三导电材料。
36.一种形成集成组合件的方法，其包括：
在半导体基底上方形成第一线性延伸的导电结构，所述第一线性延伸的导电结构沿第一方向延伸；
在所述第一线性延伸的导电结构上方形成存取装置支柱，所述存取装置支柱包含沟道材料，所述沟道材料包括具有选自所述元素周期表的第13族的至少一个元素以及选自所述元素周期表的第16族的至少一个元素的半导体材料；
沿所述存取装置支柱的一或多个侧壁形成第一绝缘材料；
邻近所述第一绝缘材料形成导电栅极，所述导电栅极沿着沿第二方向延伸的第二线性延伸特征，其中所述第二方向与所述第一方向交叉；
在所述导电栅极上方且在所述存取装置支柱之间形成第二绝缘材料，构造包括所述存取装置支柱和所述第二绝缘材料，所述构造具有上部表面，所述上部表面具有与所述存取装置支柱的上部表面相对应的导电区，且具有在所述导电区之间且包括所述第二绝缘材料的绝缘区；
相对于所述绝缘区在所述导电区上方选择性地形成导电覆盖材料；和
形成与所述导电覆盖材料耦合的存储元件。
37.根据权利要求36所述的方法，其中所述半导体材料为半导体氧化物材料。
38.根据权利要求36所述的方法，其中所述导电覆盖材料在所述导电区上方形成半球形盖。
39.根据权利要求36所述的方法，其中所述导电覆盖材料的所述选择性形成利用镀覆、ALD和CVD中的一或多个。
40.根据权利要求36所述的方法，其中所述存取装置支柱包括在所述沟道材料上方和下方的导电氧化物。
41.根据权利要求36所述的方法，其中所述第一线性延伸特征与感测电路系统电耦合，且其中所述第二线性延伸特征与驱动器电路系统电耦合。
42.根据权利要求41所述的方法，其中所述存取装置支柱布置成阵列，其中所述存取装置支柱中的每一个由所述第一线性延伸特征中的一个和所述第二线性延伸特征中的一个唯一地寻址。
43.根据权利要求36所述的方法，其中所述导电覆盖材料在所述导电区上方形成导电盖；且所述方法进一步包括在所述导电盖上方形成导电互连件，所述导电互连件与所述存储元件电耦合。
44.根据权利要求43所述的方法，其中所述导电互连件包括直接抵靠所述导电盖的金属氮化物，其中所述金属氮化物配置为向上开口的容器形状；且其中含金属芯材料在所述向上开口的容器形状内。
45.根据权利要求44所述的方法，其中所述金属氮化物包括氮化钛、氮化钼和氮化钨中的一或多个，且其中所述芯材料包括钛、钼和钨中的一或多个。
CN202110952896.3A 2020-08-20 2021-08-19 集成组合件和形成集成组合件的方法 Pending CN114078858A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/998,877 US12015080B2 (en) 2020-08-20 2020-08-20 Integrated assemblies and methods of forming integrated assemblies
US16/998,877 2020-08-20

Publications (1)

Publication Number Publication Date
CN114078858A true CN114078858A (zh) 2022-02-22

Family

ID=80271063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110952896.3A Pending CN114078858A (zh) 2020-08-20 2021-08-19 集成组合件和形成集成组合件的方法

Country Status (3)

Country Link
US (2) US12015080B2 (zh)
CN (1) CN114078858A (zh)
TW (1) TW202226535A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127899B2 (en) * 2019-04-11 2021-09-21 Micron Technology, Inc. Conductive interconnects suitable for utilization in integrated assemblies, and methods of forming conductive interconnects
US11769809B2 (en) * 2020-10-28 2023-09-26 Besang, Inc. Structures of gate contact formation for vertical transistors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP2008034822A (ja) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子
WO2009060717A1 (ja) * 2007-11-07 2009-05-14 Konica Minolta Holdings, Inc. 透明電極及び透明電極の製造方法
TWI415316B (zh) 2008-11-07 2013-11-11 Macronix Int Co Ltd 一記憶胞存取裝置具有多晶及單晶半導體區域的ｐｎ接面
TWI398974B (zh) 2009-01-07 2013-06-11 Macronix Int Co Ltd 具有單晶矽在矽化物上之積體電路元件及其製造方法
TWI379408B (en) 2009-06-17 2012-12-11 Ememory Technology Inc One time programmable read only memory and programming method thereof
JP6347704B2 (ja) * 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
US9337195B2 (en) * 2013-12-18 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
WO2017052619A1 (en) 2015-09-25 2017-03-30 Intel Corporation High mobility field effect transistors with a retrograded semiconductor source/drain
CN108028281B (zh) 2015-09-25 2022-04-15 英特尔公司 具有带偏移半导体源极/漏极衬垫的高迁移率场效应晶体管
US10658471B2 (en) 2015-12-24 2020-05-19 Intel Corporation Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers
TW201913329A (zh) 2017-09-12 2019-04-01 日商凸版印刷股份有限公司 顯示裝置及顯示裝置基板
US11239164B2 (en) * 2020-02-26 2022-02-01 Nanya Technology Corporation Semiconductor device with metal plug having rounded top surface

Also Published As

Publication number Publication date
TW202226535A (zh) 2022-07-01
US20220059693A1 (en) 2022-02-24
US20240282856A1 (en) 2024-08-22
US12015080B2 (en) 2024-06-18

Similar Documents

Publication Publication Date Title
US20240047428A1 (en) Memory devices and electronic systems
US20240282856A1 (en) Integrated Assemblies and Methods of Forming Integrated Assemblies
US11935960B2 (en) Integrated assemblies
US20210327883A1 (en) Integrated Assemblies Having Shield Lines Between Digit Lines, and Methods of Forming Integrated Assemblies
CN111108619A (zh) 电容器、包含电容器的集成组合件和形成集成组合件的方法
US11239242B2 (en) Integrated assemblies having dielectric regions along conductive structures, and methods of forming integrated assemblies
US20120012914A1 (en) Semiconductor Constructions, and Methods of Forming Semiconductor Constructions
US20240170427A1 (en) Memory devices and related electronic systems
US20240113224A1 (en) Integrated Transistors Having Gate Material Passing Through a Pillar of Semiconductor Material, and Methods of Forming Integrated Transistors
US10825484B2 (en) Integrated assemblies which include non-conductive-semiconductor-material and conductive-semiconductor-material, and methods of forming integrated assemblies
US6590246B1 (en) Structures and methods for improved capacitor cells in integrated circuits
CN113544814A (zh) 包括在两种或更多种不同半导体材料内扩散的氢的集成组合件及形成集成组合件的方法
US11728395B2 (en) Integrated assemblies and methods of forming integrated assemblies
JP2000323685A (ja) 半導体デバイスおよびメモリセルの製造方法
US11456299B2 (en) Integrated assemblies having voids along regions of gates, and methods of forming conductive structures
US20220320000A1 (en) Integrated Assemblies and Methods of Forming Integrated Assemblies
US11563010B2 (en) Integrated assemblies, and methods of forming integrated assemblies
CN115516630A (zh) 在电容器、包括电容器的集成组合件的制造期间利用蚀刻停止材料的方法
US11652108B2 (en) Integrated assemblies and methods of forming integrated assemblies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination