JPH0373549A - 金属突起形成基板の製造方法 - Google Patents

金属突起形成基板の製造方法

Info

Publication number
JPH0373549A
JPH0373549A JP1209645A JP20964589A JPH0373549A JP H0373549 A JPH0373549 A JP H0373549A JP 1209645 A JP1209645 A JP 1209645A JP 20964589 A JP20964589 A JP 20964589A JP H0373549 A JPH0373549 A JP H0373549A
Authority
JP
Japan
Prior art keywords
opening
conductor
film
bump
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1209645A
Other languages
English (en)
Inventor
Takayuki Yoshida
隆幸 吉田
Tetsuo Kawakita
哲郎 河北
Kenzo Hatada
畑田 賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1209645A priority Critical patent/JPH0373549A/ja
Publication of JPH0373549A publication Critical patent/JPH0373549A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体の実装方式である転写バンプ方式に用
いるバンプを形成する金属突起形成基板の製造方法に関
するものである。
(従来の技術) 従来の金属突起形成基板の製造方法および転写バンプに
よる実装方法について、第4図および第5図により説明
する。
第4図は、金属突起形成基板の要部拡大断面図で、まず
、セラミック、ガラス等の絶縁基板1の上に、Pt、 
I To(Indium Tin 0xide)等から
成る導電膜2を全面に形成する1次に、スパッタ法、化
学的気相成長(以下CVDと称す)法等により、上記の
導電膜2の全面にS ioz t S la N4等の
絶縁膜を形成した後、ホトリソグラフィ法により、後述
の半導体素子の電極に対応する位置に開口部を形成した
ホトレジスト(図示せず)をマスクとしてエツチングを
施し、開口部3aを設けためっき用マスク3を形成する
0次に、上記の導電膜2をめっき電極とした電解めっき
法により金(Au)めっきを施し開口部3aの導電膜2
上に金属突起(以下バンプと称す)4を形成する。
次に、上記の金属突起形成基板に形成されたバンプ4を
利用し、インナリードに半導体素子を実装する方法につ
いて、第5図(a)ないしくf)により説明する。
まず、上記の金属突起形成基板の上に形成されたバンブ
4と、フィルムキャリア5に保持されたインナリード6
とを位置合せ(第5図(a)) した後、加熱した加圧
工具7でインナリード6の上からプレスしバンブ4とイ
ンナリード6とを熱圧着する(第5図(b))、その後
、加圧工具7を引き上げると、バンプ4はインナリード
6に転写される(第5図(C))、次に、フィルムキャ
リア5ごと移動して、加熱!lI8を内蔵する定盤9上
に載せられて予熱された半導体素子10のAI電極11
と、インナリード6のバンプ4とを位置合せ(第5図(
d))した後、加圧工具12でプレスすると、バンプ4
が上記のAI電極11に熱圧着される(第5図(θ))
、この後加圧工具12を引き上げると、第5図(f)に
示すように半導体素子10のインナリード6への実装が
完了する。
(発明が解決しようとする課題) しかしながら、上記の転写方法では、インナリード6に
バンブ4を熱圧着する際に、バンプ4の熱膨脹により、
バンプ4底面の突出部4aが、開口部3aの側壁に押ル
付けられ、その摩擦抵抗によって転写が妨げられ、転写
不良(離脱)を発生するという問題があった。また、そ
の対策として、開口部3aの側壁を粗くしたり、傾斜角
を小さくすることも考えられるが、実施が難しいという
問題もあった。
本発明は上記の問題を解決するもので、転写不良の発生
しない金属突起形成基板の製造方法を提供するものであ
る。
(課題を解決するための手段) 上記の課題を解決するため、本発明は、電解めっき法に
より上記の開口部3aに導電体を埋設した後、導電体の
上にバンプ4を形成するものである。なお、埋設する導
電体にはPtを用いる。
(作 用) 上記の構成により、PtとAuの線膨張率の差により、
バンブ4が開口部3aに形成された導電体をくわえるこ
とがないので1円滑に転写が行われる。
(実施例) 本発明の一実施例を第1図ないし第3図により説明する
。まず、第1図は、本発明による金属突起形成基板の要
部拡大断面図で、まず、電子ビーム蒸着法、スパッタ法
等により、セラミック、ガラス等の絶縁基板1の全面に
、Ptからなる導電膜2を形成する0次に、上記の導電
膜2の表面に、液状のシラノール化合物から形成したs
io、膜と。
スパッタSin、膜の2層からなる絶縁膜か、あるいは
、プラズマ化学的気相成長(P−CVD)法等で形成し
たSL、N、膜を、全膜厚が300nmないし1100
0nになるように形成した後、ホトリソグラフィ法によ
り、半導体素子のAI電極11に対応する位置に開口部
を形成したホトレジスト(図示せず)をマスクとして、
フッ化水素(HF)系の溶液を用いたウェットエツチン
グか、ガス圧が10Paないし20Paの四フッ化炭素
(CF、)又は四フッ化炭素と酸素(02)の混合ガス
によるドライエツチングにより、開口部3aを設けため
っき用マスク3を形成する。
次に、このようにして形成しためっき用マスク3の開口
部3aに、電解めっき液として、日本エレクトロプレイ
ティングエンジニアース社製プラタネクスLSII[を
用い、めっき条件は、液温80℃。
電流密度3A/dボで20秒、さらに、 1.5A/d
ポで所定の高さになるまでPtをめっきし、導電体13
を埋設した。なお、導電体13は、上記の絶縁膜2の膜
厚に対し一50nmから、+10On鳳の間で堆積させ
た。最後に、電解めっき法により厚さ20〜30μのA
uからなるバンブ4を形成する。第3図は、バンプ4を
転写したときの転写率を示し、転写率は、導電体13の
厚さが絶縁膜2の厚さに対して、−50tB11. +
1100nを超えると、転写率が100%を切り。
また、±10nii以内でも100%を切った。
次に、転写バンプによる実装方法について、第2図によ
り説明する。まず、金属突起形成基板上に形成したバン
プ4と、フィルム・キャリア5に保持されたインナリー
ド6とを位置合せ(第2図(a))し、約280℃ない
し300℃の温度に加熱した加圧工具7でインナリード
6の上からプレスし、バンプ4にインナリード6を熱圧
着する(第2図(b))。
この熱圧着は、通常インナリード6の表面にめっきされ
た厚さが約0.44のSnA>Auとバンプ4のAuと
の共晶接合によって行われる。その後、加圧工具7を引
き上げると、バンプ4は、金属突起形成基板から離れ、
インナリード6へ転写される(第2図(C))。
次に、フィルムキャリア5ごと移動し、加熱器8を内蔵
する定盤9上に載せられ、温度180℃ないし200℃
位に予熱された半導体素子10のAa電極11と、イン
ナリード6のバンプ4とを位置合せ(第2図(d))し
た後、設定温度470℃に加熱した加圧工具12を用い
、インナリード6の上からプレスし、バンプ4のAuと
AI2電極11のAJを共晶接合させて熱圧着しく第2
図(e))た後、加圧工具12を引き上げると、半導体
素子lOがインナリード6に実装される(第2図(f)
)。
開口部3aが20−角の場合について、従来例と実施例
とを比較した結果、下の表に示すように、開口部3aと
バンプ4の間の剪断力を小さくすることができた。
表、開口部寸法が20戸角の時の剪断力このように、剪
断力が小さ(なったため、転写不良が皆無となった。
なお、導電体13にPtを用いたのは、Ptは空気中で
安定で1表面に酸化膜を形成せず、また、バンプ4との
合金も作らないので、安定した剥離条件が得られるため
である。
(発明の効果) 以上説明したように1本発明によれば、電解めっき法に
よりめっき用マスクの開口部に埋設した導電体により、
金属突起形成基板のバンプを確実に転写することが可能
となり、インナリードに半導体素子を実装する信頼性の
高い製造方法が得られる。
【図面の簡単な説明】
第1図は本発明による金属突起形成基板の要部拡大断面
図、第2図(8)ないしくf)は本発明によるバンプを
用いたインナリードに、半導体素子を実装する工程を示
す要部拡大断面図、第3図は本発明によるバンプの転写
率の分布図、第4図は従来の金属突起形成基板の要部拡
大断面図、第5図(a)ないしくf)は従来の実装方法
を工程順に示す要部拡大断面図である。 1 ・・・絶縁基板、 2・・・導電膜、 3・・・め
っき用マスク、 3a・・・開口部、4 ・・・金属突
起(バンプ〉、 5・・・フィルムキャリア、 6 ・
・・インナリード。 7.12・・・加圧工具、 8 ・・・加熱器、9 ・
・・定盤、10・・・半導体素子、11・・・Al電極
、13・・・導電体。

Claims (3)

    【特許請求の範囲】
  1. (1)絶縁基板上に導電膜を形成し、次に、前記導電膜
    上に開口部を設けた、絶縁膜のマスクを形成し、上記の
    マスクの前記開口部に導電体を埋設し、さらに、電解め
    っき法により上記の埋設部導電体上に金属突起を形成す
    ることを特徴とする金属突起形成基板の製造方法。
  2. (2)上記の導電体の埋設方法が、電解めっき法である
    ことを特徴とする請求項(1)記載の金属突起形成基板
    の製造方法。
  3. (3)上記の絶縁基板上の導電膜として、電子ビーム蒸
    着法、スパッタ法等により形成されるPt膜を、電解め
    っき法により上記の開口部に埋設される導電体としてP
    tをそれぞれ用いたことを特徴とする請求項(1)記載
    の金属突起形成基板の製造方法。
JP1209645A 1989-08-15 1989-08-15 金属突起形成基板の製造方法 Pending JPH0373549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1209645A JPH0373549A (ja) 1989-08-15 1989-08-15 金属突起形成基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1209645A JPH0373549A (ja) 1989-08-15 1989-08-15 金属突起形成基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0373549A true JPH0373549A (ja) 1991-03-28

Family

ID=16576227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1209645A Pending JPH0373549A (ja) 1989-08-15 1989-08-15 金属突起形成基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0373549A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498094B2 (en) * 1998-07-03 2002-12-24 Matsushita Electric Industrial Co., Ltd. Method for providing a contact hole formed in an insulating film
TWI451957B (zh) * 2009-12-18 2014-09-11 Fih Hong Kong Ltd 陶瓷塑膠複合製品及其製作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498094B2 (en) * 1998-07-03 2002-12-24 Matsushita Electric Industrial Co., Ltd. Method for providing a contact hole formed in an insulating film
TWI451957B (zh) * 2009-12-18 2014-09-11 Fih Hong Kong Ltd 陶瓷塑膠複合製品及其製作方法

Similar Documents

Publication Publication Date Title
JPH0373549A (ja) 金属突起形成基板の製造方法
JPH02253628A (ja) 半導体装置の製造方法
JPH03101234A (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JP2529442B2 (ja) 金属突起の形成方法及びその転写方法
JP2874184B2 (ja) 半導体装置の製造方法
JPH0377327A (ja) バンプ電極形半導体装置およびその製造方法
JPH0342837A (ja) 半導体装置の製造方法
JPH02139934A (ja) 集積回路の製造方法
JP3802211B2 (ja) 半導体装置の電極構造、および半導体装置における電極構造の製造方法
JPH04196434A (ja) 半導体装置の製造方法
JPH02140955A (ja) 半導体装置
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPS62281356A (ja) 半導体装置の製造方法
JPH03190240A (ja) 半導体装置の製造方法
JPH03129831A (ja) 半導体装置の製造方法
JPS5826659B2 (ja) 半導体装置の電極形成法
JPH0463434A (ja) 半導体装置
JP2785474B2 (ja) 金属突起形成基板への開口部の形成方法
JPH03211741A (ja) 金属突起の形成方法および転写方法
JPH047839A (ja) 集積回路の製造方法
JP2003273147A (ja) 半導体装置およびその製造方法
JPS61124128A (ja) 半導体装置の製造方法
JPS5841775B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH03205829A (ja) 半導体装置の製造方法