TW281796B - - Google Patents

Download PDF

Info

Publication number
TW281796B
TW281796B TW084111491A TW84111491A TW281796B TW 281796 B TW281796 B TW 281796B TW 084111491 A TW084111491 A TW 084111491A TW 84111491 A TW84111491 A TW 84111491A TW 281796 B TW281796 B TW 281796B
Authority
TW
Taiwan
Prior art keywords
electrode plate
electrode
semiconductor device
plate
wafer
Prior art date
Application number
TW084111491A
Other languages
English (en)
Original Assignee
Toshiba Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Co Ltd filed Critical Toshiba Co Ltd
Application granted granted Critical
Publication of TW281796B publication Critical patent/TW281796B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Thyristors (AREA)

Description

經濟部中央標準局員工消費合作社印製 28:79β A7 _______B7 五、發明説明（1 ) » <產業上之利用領域> 本發明係爲壓接型半導體裝置，尤指關於具有複數個 基板之IGBT等之MO S G/ A T 1驅動型交換（ switching)裝置者。 <先存技術> 就原來之壓接型半導體裝置而言，係如第2 9圖所示 ’只有將單一半導體基板（以下稱晶片）加以壓接之構造 。再者’晶片之終端部係呈傾斜構造，再以模塑方式把傾 斜面加以包裝起來。第2 9圖係爲陽極短絡型控制可關斷 矽控整流器之壓接型裝置之剖面圖，而圓板型之晶圓10 係備有P型射極層1 2，N型基極層1 4，P型基極層 1 6及N型射極層1 8。N型射極層1 8係以台形狀成在 P型基極層1 6之上面，而在N型射極層1 8上係形成有 由A 1製成之陰極2 0。在P型基極層1 6上係形成有由 A 1製成之閘極2 2，在N型基極層14之表面內係形成 有P型射極層1 2 »由A 1製成之陽極2 4，係特地使成 爲跨越P型射極層1 2及N型基極層1 4上面，用以構成 爲陽極短絡型G TO (Gate Turn Off)。晶圓1 0之側 面爲要絕緣保護，例如用矽樹脂2 5加以被覆。而晶圓 1 0之側面爲要維持陽極/陰極間之耐壓，有時候也會被 加工成傾斜狀。 在陰極2 0則經介由電極板2 8及C u而成之軟金屬 板3 0，把壓力施予陰極外部電極2 6壓接之。在陽極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' " ---------—裝------訂-----γ瘃 (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作杜印製 五、 發明説明 (2 ) 1 | 2 4 則 經 介 電 極 板 3 4 1 把 壓 力 施 予 陽 極 外 部 電 極 3 2 壓 1 1 接 之 〇 而 閘 極 2 2 則 利 用 閘 極 壓 接 用 彈 簧 3 8 把 閘 極 導 線 1 1 3 6 加 以 壓 接 之 〇 該 閘 導 線/ 3 6. ，之 一 ’端 > 係 插 穿 在 筒 狀 之 1 I 之 請 1 1 外 圍 器 4 0 之 側 壁 施 予 焊 鍍 金 屬 套 筒 4 2 > 拉 出 在 外 圍 先 Μ 1 r 有 讀 1 器 4 0 之 外 部 〇 在 套 筒 4 2 設 封 套 4 4 » 而 晶 圓 1 0 係 背 面 1 I 被 封 閉 在 外 圍 器 4 0 內 〇 電 極 板 2 8 3 4 則 均 由 Μ 0 製 之 注 意 1 1 I 成 〇 這 等 電 極 板 2 8 3 4 係 利 用 定 位 導 桿 4 6 來 加 以 引 事 項 再 1 導 然 後 各 插 入 陰 極 外 部 電 極 / 陰 極 電 極 間 及 陽 極 外 部 電 填 寫 本 1 ά 1 極 / 陽 極 電 極 間 〇 頁 1 1 就 做 爲 新 的 Μ 0 S 閘 極 驅 動 型 交 換 裝 置 而 言 雖 然 已 1 有 I G B T ( I η SU 1 a t e d Ga t e B i po 1 ar T r a n s it or ) 之 類 1 | 出 現 而 這 是 用 以 表 示 雙 極 性 電 晶 體 ( Bi P〇 1 a r Tr an si t- 訂 1 or ) 具 有 耐 高 壓 容 易 達 成 大 容 量 化 之 優 點 與 功 率 1 1 I Μ 〇 S F E 丁 之 高 速 交 換 又 容 易 驅 動 之 優 點 都 有 之 裝 置 1 1 1 在 ii. 種 使 用 I G B T 之 交 換 裝 置 中 則 有 裝 配 飛 輪 二 咸 1 極 Hitt 體 ( F R D ) 之 逆 導 通 型 交 換 裝 置 〇 該 裝 置 係 將 F R D 1 | 倒 並 聯 連 在 I G Β T 者 如 第 3 0 圖 所 示 乃 採 取 模 塊 ( 1 I mo du 1 e ) 構 造 方 式 〇 該 裝 置 係 將 如 同 A 1 N 等 之 絕 緣 基 板 1 1 I 1 0 1 安 裝 在 做 爲 散 熱 用 之 基 極 1 0 0 而 在 絕 緣 基 板 1 1 1 0 1 上 形 成 有 具 備 所 定 之 圖 案 之 集 極 電 極 C 及 射 極 電 極 1 1 Έ 、 射 極 控 制 電 極 S 、 閘 極 電 極 G 0 在 該 集 極 電 極 C 上 焊 1 1 接 複 數 個 I G Β Τ 晶 片 1 0 2 及 F R D 晶 片 1 0 3 〇 然 後 1 1 ♦ 以 焊 線 1 0 4 把 各 電 極 和 晶 片 適 當 地 連 接 起 來 〇 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（21 OX 297公釐） 一 5 - 經濟部中央橾苹局真工消費合作社印製 A7 ___B7_ 五、發明説明（3 ) 搭載在該模塊構造之交換裝置之I G B T晶片係如第 3 1圖及第3 2圖所示，除了射極之焊接墊以外，表面都 以聚醯亞胺等之鈍化膜加被....覆。圖中1所示都用以表示先存 技術之I G B T晶片之剖面圖。第3 1圖之左側係表示晶 片之左端部，並形成有終端部之狀態，右側卻未把晶片端 部表示出來。 第3 2圖卻未將左右兩側之晶片端部表示出來，只是 表示晶片內部之特定之剖面。然後，該角型之晶（矽半導 體基板）1係備有P型集極領域7、N -基極領域6、 P +基極領域8、P型基極領域9、N型射極領域5。P 型射極領域7係形成晶片1之背面，而在該背面之全面係 形成有V_N i - Au系多層膜之集極電極1 4。P +基 極領域8及P型基極領域9係於N -基極領域6內形成面 對晶片1之主面。N型射極領域5係於P型基極領域9內 形成面對晶片1之主面。在Ν型射極領域5上，形成有對 Ρ型基極領域9成短絡並由A 1形成之射極1 3。被Ρ型 .基極領域9與該P型基極領域9挾住之N -基極領域6之 上面，則形成有一經介閘氧化膜1 1之聚矽閘3。而聚矽 閘3係被矽氧化膜等之層間絕緣膜2覆住，並將射極電極 1 3配置在上面。 連接在聚矽閘3之閘極電極2 2係由A 1製成，並經 介層間絕緣膜2之開口部連接在該聚矽閘3 (參照第3 2 圖）。該晶片1之表面，除了閘極電極2 2及射極電極 1 3之焊接墊以外，都以聚醯亞胺等鈍化膜1 5加以覆住 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） " _ 6 - ---------^丨裝------訂------4旅 (請先閱讀背面之注意事項再填寫本頁) 2S：796 A7 B7 五、發明説明（4 ) 。這些電極係都以相同的工程同時形成。然後如第3 2圖 所示，在射極1 3之焊接墊則連接有焊接線1 0 4，同樣 地閘極2 2之焊接墊也配翼，在晶''片1 ’上之所定部分（未圖 示）。集極電極14爲要使成容易焊接起見，要用V— N i _Au系多層膜》 <擬解決之課題> 原來，例如由於G TO矽控整流器所構成之壓接型半 導體裝置，係只有壓接一個晶片之構造，所以會有如下之 問題發生；①素子（element )之大容量化有困難，亦即 ，爲要增大素子之額定電流，則必須加大晶片尺寸。可是 ，如果要把如I G B T等之MO S閘型交換裝置之高速功 率素子之晶片尺寸加大的話，對於微細加工則有困難，於 是包含無法修復的缺陷之可能性會偏高，而徒增不良率等 之問題也會發生。②對於半導體裝置之高機能化、高附加 價值化會有困難，例如，當要製造逆導電型I G B T的時 候，由於在1個晶片內必製成I GBT與FRD兩個不同 之裝置構造，所以製程不僅複雜而且製造亦變成困難。 再者，若要將原來之模塊（module)型半導體裝置搭 載在車輛來使用的時候，則有如下之問題。 ①關於搭接之功率循環之可靠性、車輛用半導體裝置 之場合，在溫度變化2 5 °C之狀態下，必須要有 6 0 0萬循環，可是在現行技術卻只有3 0 0萬循 墳。 本紙伕尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ^------、訂------^ ^ (請先閲讀背面之注意事項再填寫本頁) ' 經濟部中央標準局員工消費合作社印裝 經濟部中央標準扃貝工消费合作社印取 A7 ______ B7 五、發明説明（5 ) ② 焊接層對於熱疲勞之可靠性’也與上述搭接之功率 循環相同，在溫度變化7 0 °C之狀態下，必須要有 75000循環，可是在;現行我術卻只能維持 2 5 0 0 0循環。 ③ 對於素子冷卻之可靠性’就模塊型半導體裝置而言 係採取自集極側之單面冷卻’幾乎無法自射極側施 行冷卻。因此，素子之外形會變大；例如就 1 200A— 2 500V級之逆導通型I GBT模 塊，其大小則會變成1 30x260x40 mm。 ④ 對於耐熱性之可靠性，關於車輛用半導體裝置之在 使用中之動作溫度，則必須保證在—4 0〜1 5 0 °C之範圍，可是盒子樹脂材料卻無法承受這種溫度 〇 ⑤ 對於耐壓性之可靠性，由於盒子材料係以樹脂製成 ，是故容易發生漏電痕跡，不適耐高壓。 ⑥ 對於配線之可靠性，由於在模塊內之配線會變細且 複雜，因爲配線阻抗而引起之閘回路會產生雜訊， 二極體回恢復時，會有尖峰電壓產生之問題。 本發明係有鑑於這種事情而加以研究完成者，藉著使 成多晶片壓接構造，用以提供一種適用於車輛、產業之高 性能之平面型之MO S閘極驅動型交換裝置。 <解決課題之手段> 將以合成樹脂製成之晶片框，裝接在包括Μ 0 S閘極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------^ i装------•訂------^旅 (請先閲讀背面之注意事項再填寫本頁) 28 96 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（6 ) 驅動型晶片之複數個半導體晶片之各終端部，令各晶片互 相呈同一平面排列成可與晶片框接觸狀態，其特徵係以第 1電極板及第2電極板把這，些晶/片友·▲片框加以壓接固定 之。再者，令所排列之複數個半導體晶片之周圍，用插入 在第1電極板及第2電極板之外部框加以圍住，以便將各 晶片之位置加以限制。亦即，本發明之壓接型半導體裝置 ’係備有：用絕緣性樹脂製成之晶片框，把複數個半導體 基板包圍起來，與第1電極板，和第2電極板，其特徵係 :令上述半導體基板與上述晶片框可互成接觸配置在同一 平面狀態，又配置在同一平面之上述半導體基板，用上述 第1電極板和上述第2電極板，自上下方向施予壓接。在 上述第1電極板與上述第2電極板之間，也可以安設有由 絕緣性樹脂製成之外部框，該外部框係備有將上述第1及 第2電極板之側面加以圍住之環狀體，與突入在該環狀體 內部，並將配置在上述同一平面之複數個半導體基板加以 圍住之狀態下，被該第1及第2電極板挾住之突出部。 在上述第1電極板或第2電極板，或在第1及第2電 極，上述半導體基板之間，也可以插入熱緩衝板。在上述 第1電極板或第2電極板，或在第1及第2電極板之壓接 面’也可以插入由軟金屬片製成之厚度補正板。在上述第 1電極板或第2電極板，或在第1及第2電極板之壓接面 ，也可以在與上述複數個之半導體基板所定之半導體基板 成相對之部分，形成溝槽。在上述半導體基板之主面形成 有閘電極之接續部，而於上述半導體基板之內部，備有朝 本紙張尺度適用中國國家橾準（CNS ) /U規格（210X297公釐） ---------------IT------^ ^ (請先閲讀背面之注意事項再填寫本頁) 9 經濟部中央標準局員工消費合作社印製 A7 ___ B7 五、發明説明（7 ) 內部延伸之延伸部，也可以使該延伸部覆住上述閘極電極 之接續部》 - · .-· · <作用> 裝接在各晶片之終端部之合成樹脂之晶片框，係具有 終端部之絕緣保護功能，及具有定位引導之任務，用最小 限度之尺寸就能夠施行晶片之固定與壓接板之固定工作。 用以將晶片之外周加以包圍之外部框，係能夠使閘極電極 之位置關係變成正確，及使晶片達成高密度之排列。再者 ，插入於晶片與電極板間之A g等之具有輾性之金屬片所 製成之補正板，係能夠使不同厚度之晶片達成均勻壓接狀 態。熱緩衝板係用以緩和半導體裝置之熱應力。而形成在 電極板之壓接面的溝槽，係用以使朝晶片端部之集中應力 達到緩和。至於覆住閘電極之接續部之晶片框之延伸部， 係用以保護該接續部，並使閘極導線容易連接在接續部。 <實施例> 茲將本實施例參照圖面說明如下。 首先參照第1圖至第9圖把第1實施例說明之。第1 圖係壓接型逆導通型I GBT裝置之概略平面圖，第2圖 係第1圖之A — A —線之剖面圖，第3圖及第4圖係 I GBT晶片之部分剖面圖，第5圖係I GBT晶片之平 面圖與剖面圖，第6圖係第5圖之領域B之放大剖面圖， 第7圖至第9圖係本實施例之各部之變形例圖。如第1圖 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X 297公釐） ---------^ ------.玎------^ ^ (請先閲讀背面之注意事項再填寫本頁) 10 - 經濟部中央標準局員工消費合作杜印製 A7 ___B7 五、發明説明（8 ) 所示本裝置係由9晶片之IGBT素子17與12晶片之 二極體（F R D )所構成。各晶片係都呈角型，可是把他 集合後之集合體係壓接成馬.圓形^·。該‘晶片集合體係於周圍 以外框架2 1加以圍住，用以將各集合體之晶片施予定位 保護。因爲該實施例之裝置之平面形狀係呈圓形，所以也 要把圍住晶片集合體之外框2 1也製成圓形。因此該外框 係稱謂環形框。如第2圖所示，該晶片集合體係被壓接在 第1電極板之集極電極板2 3與第2電極板之射極電極板 2 7，可是在電極板與晶片之間，卻與原來之壓接型半導 體裝置相同，例如插入有由Mo製成之熱緩衝板2 9 、 3 1 。 因此，在I GBT晶片1 7及FRD晶片1 9與集極 電極板2 3之間插入集極側熱緩衝板2 9 (以下稱集極緩 衝板），而在該等晶片1 7、1 9與射極電極板2 7之間 ，插入射極側熱緩衝板3 1 (以下稱射極緩衝板）。晶片 1 7、1 9係配置固定於集極緩衝板2 9上。該等晶片係 緊靠著排列一片集極緩衝板Mo板上，並以環形框2 1自 外側把這些晶片加以圍住固定起來。在各晶片1 7、1 9 之外周係裝接有由矽樹脂或聚醚醯胺等之材料製成之晶片 框3 3。再者，爲要改善射極緩衝板3 1與晶片1 7、 1 9之間的接觸狀態，例如插入銅軟金靥箔3 5 »然後在 環形框2 1係備有朝內部突出之突出部3 7，以便把排列 之晶片集合體之周圍加以圍住，並將晶片定位之。環形框 2 1之突出部3 7之前端使成接在晶片周圍之晶片框3 3 本紙伕尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） I--------裝------訂-----γ線 (請先閲讀背面之注意事項再填寫本頁) 11 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (9 ) 1 I » 然 後 載 置 於 集 極 緩 衝 板 2 9 上 0 晶 片 框 3 3 除 了 用 以 強 1 1 化 晶 片 之 終 端 部 之 絕 緣 之 外 ? 也 具 有 在 形 成 晶 片 集 合 體 時 1 1 容 易 定 位 之 機 能 〇 - 1 | 中 係 請 1 I 在 本 實 施 例 > 將 I G B T 素 子 製 成 爲 9 晶 片 » 把 先 1 1 爲 有 讀 1 F R D 素 子 製 成 具 1 2 晶 片 之 逆 導 通 型 壓 接 型 背 1 I I G B Τ 可 是 都 用 相 同 的 晶 片 只 要 將 數 量 分 配 比 加 之 注 意 1 1 I 以 改 變 就 能 夠 提 供 各 種 額 定 的 素 子 〇 如 同 本 實 施 例 只 要 事 項 再 1 使 F R D 素 子 之 面 積 比 對 I G B T 素 子 作 成 1 2 將 填 寫 本 1 裝 F R D 素 子 的 長 邊 使 成 與 I G B T 素 子 相 同 又 令 短 邊 部 頁 1 1 設 計 成 爲 一 半 的 話 數 量 分 配 比 之 白 由 度 及 高 密 度 配 置 也 1 1 會 變 成 容 易 做 到 0 再 者 只 要 將 晶 片 框 3 3 之 內 壁 做 爲 引 1 | 導 就 容 易 把 軟 金 屬 箔 3 5 及 緩 衝 板 3 1 載 置 在 晶 片 1 7 訂 I 1 9 上 面 0 1 1 I 茲 參 照 第 3 1 ial 圖 及 第 4 圖 將 I G B T 晶 片 說 明 如 下 〇 1 1 在 I G B T 晶 片 之 主 面 除 了 與 做 爲 控 制 電 極 之 閘 極 1 Μ 電 極 的 電 源 供 給 領 域 及 射 極 電 極 之 射 極 緩 衝 板 相 接 之 領 域 旅 1 以 外 都 是 用 聚 醯 亞 胺 之 鈍 化 膜 1 5 加 以 被 覆 0 由 於 鈍 化 1 I 膜 1 5 係 要 形 成 在 晶 片 終 端 部 於 是 會 形 成 在 裝 接 於 晶 片 1 1 周 圍 之 晶 片 框 3 3. 之 下 面 〇 圖 中 所 示 都 是 I G B T 之 剖 面 1 | 国 圖 0 第 3 | e»,| 圖 之 佐 側 係 表 示 晶 片 之 左 rUXI 端 部 且 形 成 有 終 端 部 1 | 〇 而 右 側 卻 並 未 把 晶 片 端 部 表 示 出 來 0 至 於 第 4 圖 也 是 未 1 1 把 左 右 兩 側 之 晶 片 端 部 表 示 出 來 只 有 把 晶 片 內 部 之 所 定 1 1 的 剖 面 展 出 0 1 1 然 而 該 角 形 晶 片 ( 矽 半 導 體 基 板 ) 1 係 備 有 P 型 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12 - 經濟部中央標準局員工消費合作社印製 A7 ____B7 五、發明説明（10 ) 集極領域7、N-基極領域6、P +基極領域8、P型基 極領域9、N型射極領域5。而P型集極領域7係形成在 晶片1之背面，在該背面之全面/則形;成有例如A 1之集極 電極1 4。P +基極領域8及P型基極領域9，係於N-基極領域6內，面對晶片1之主面形成之。N型射極領域 5，係於P型基極領域9內，面對晶片1主面形成之。在 N型射極領域5上係形成有對P型基極領域9成短絡，且 由A 1製成之射極電極1 3。於P型基極領域9與該P型 基極領域9所挾持之N-基極領域6上，形成有經介閘極 氧化膜1 1之聚矽閘極3。而聚矽閘極3係被矽氧化膜等 之層間絕緣膜2覆住，然後把射極電極1 3配置在上面。 連接在聚矽閘極3之閘極電極2 2係由A 1等製成，先經 介層間絕緣膜2之開口部後連接於該聚矽閘極3 (參照第 4圖）。該晶片1之主面，除了閘極電極22之接續部4 及射極電極1 3之接續部以外，都用聚醯亞胺等之鈍化膜 1 5加以被覆。因此，除了閘極電極2 2之接續部之領域 ，係都以鈍化膜1 5加以被覆起來。而閘極電極2 2係以 矽氧膜4 1加以被覆保護，然後在上面形成鈍化膜1 5。 茲參照第5圖至第8圖，將晶片框要裝接在I GBT 晶片1 7之方法說明如下。該晶片1係爲一種平面壓壓構 造’例如呈正方形。其終端部係以聚醯亞胺之鈍化膜1 5 加以覆住。又於其終端部之聚醯亞胺樹脂之鈍化膜1 5上 ，利用矽樹脂及聚醯亞胺等之粘接劑3 9 ，將事先在其他 工程所形成之矽樹脂等之晶片框3 3加以粘接起來（參照 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — ~ ---------^ ------、訂------^ ^ (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央櫺準局員工消費合作社印製 五、 發明説明 (11 ) 第 3 圖 ) 〇 該 晶 片 框 3 3 及 粘 接 劑 3 9 係 將 晶 片 終 端 部 上 面 及 側 面 加 以 覆 住 9 且 不 可 以 鼓 出 集 極 側 0 再 者 晶 片 框 3 3 之 尺 寸 係 按 照 晶 片 1 之 顏 定/電 壓 必 需 滿 足 空 間 沿 面 距 離 0 就 刻 度 而 言 t 1 K V 之 電 壓 則 必 需 要 有 1 mm 以 上 之 距 請 先 閲 離 〇 爲 要 在 粘 接 晶 片 框 3 3 與 晶 片 1 時 有 空 位 > 最 好 是 如 讀 背 ίτ 第 6 圖 所 示 用 側 面 加 以 引 導 之 形 狀 爲 佳 P 再 者 爲 要 防 止 之 注 意 粘 接 劑 間 斷 也 可 以 使 成 如 第 8 1 1 圖 ( b ) 所 示 用 矽 樹 脂 本 項 再 等 以 模 塊 方 式 形 成 如 同 晶 片 框 3 3 之 形 狀 〇 填 寫 本 裝 晶 片 1 主 面 之 閘 極 電 極 之 接 續 部 4 之 位 置 係 形 成 在 頁 晶 片 之 四 個 角 落 之 中 之 — 個 位 置 〇 該 接 續 部 之 位 置 並 不 限 定 要 設 在 角 落 如 第 7 圖 所 示 也 可 以 設 在 晶 片 之 中 央 部 分 再 者 也 並 不 是 限 制 只 設 — 個 二 個 以 上 也 可 以 0 除 訂 了 晶 片 1 之 主 面 之 閘 電 極 之 接 續 部 4 及 周 邊 部 之 被 晶 片 框 3 3 覆 住 之 部 分 以 外 都 是 ft!. 做 爲 射 極 電 極 之 接 續 部 亦 即 成 爲 壓 接 部 0 一1 第 9 圖 所 示 係 本 實 施 例 之 環 形 框 之 變 形 例 0 其 外 框 旅 2 1 ( 指 環 形 框 ) 就 第 1 圖 所 示 之 實 施 例 而 言 係 由 構 成 外 周 之 環 部 與 白 環 部 向 內 部 突 出 之 突 出 部 3 7 所 構 成 » 可 是 也 可 以 如 本 發 明 在 內 部 形 成 :~~ 可 接 續 在 突 出 部 3 7 之 柵 格 4 3 0 如 果 晶 片 數 巨 加 多 » 容 許 各 尺 寸 公 差 之 和 若 有 偏 離 的 時 候 就 可 以 按 照 需 要 適 當 地 引 進. 柵 格 0 茲 參 照' 第 1 0 圖 及 第 1 1 圖 把 第 2 實 施 例 說 明 之 〇 第 1 0 「to.l 園 係 表 示 壓 接 型 逆 導 通 型 I G B T 裝 置 之 平 面 圖 » 第 1 1 圖 係 表 示 第 1 0 圖 之 A — A 〆 線 之 剖 面 圖 0 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ 14 - 經濟部中央標準局員工消費合作社印製 A7 __B7_ 五、發明説明（I2 ) 在該實施例中，有傾斜構造之晶片混在一起。如第1 〇圖 所示，於中央部配置有圓形之傾斜構造之FRD素子1 9 一個晶片，又於其周邊配髯，有角;形之‘ I G B T素子1 7八 個晶片》該晶片集合體，係以將外周圍堵之方式把集合體 之各晶片加以定位，再用圓型的環形框2 1加以包圍保護 之。晶片集合體係被第1電極板之集極電極板2 3，與第 2電極板之射極電極板2 7加以壓接，可是在電極板與晶 片之間，乃與原來之壓接型半導體裝置相同，例如插入有 以Mo製成之緩衝板29、31。因此，在IGBT素子 1 7及FRD素子1 9與集極電極板2 3之間插入集極緩 衝板2 9，又於該等素子1 7、1 9與射極電極板2 7之 間插入射極緩衝板3 1。而素子1 7、1 9係配置固定在 集極緩衝板2 9上。在上述之第1實施例中，這些晶片係 緊靠地排列在一片集極緩衝板上，可是在本實施例中，其 集極緩衝板2 9，係由支持FRD素子19之晶片的圓形 部分，與將八個晶片概括支持之花生狀之部分所構成，至 於射極緩衝板31，係由用以覆蓋FRD素子19之晶片 之圓形板與用以覆住I GBT素子1 7之各晶片的八個正 方形板所構成》 然後，用環形框2 1與突起部3 7，以自外側加以包 圍之形態將晶片集合體3 1包圍固定之。在各晶片1 7、 1 9之外周裝接有以矽樹脂等製成之晶片框3 3 ，再者， 又於射極緩衝板3 1與晶片1 7 ' 1 9之間，爲要改善接 觸狀態而插入如同銅之類的軟金屬箔3 5。使環形框2 1 本紙浪尺度適用中國國家棣準（CNS ) A4規格（210X297公釐) '~~ -15 - ----------^丨&------?τ------^ ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 ^81796 A7 ___B7 五、發明説明（l3 ) 之突出部3 7之前端連接在晶片周圍之晶片架框3 3，並 把他載置於集極緩衝板2 9之上。晶片框3 3不僅是爲強 化晶片之終端部之絕緣’同時在/形成‘晶片集合體時，也具 有使定位等之配置工作容易達成之機能。 在本實施例中，再以例如使用由A g薄片而成之厚度 補正板，來控制使晶片得到均勻之壓接工作。亦即，於射 極側則把A g薄片4 7插入射極電極板2 7與射極緩衝板 3 1之間，在集極側則將Ag薄片4 8插入集極電極板 23與集極緩衝板29之間。如斯，在緩衝板之外側插入 做爲厚度補正板用之軟金屬薄片，用以補正晶片、軟金屬 箔、緩衝板之微妙厚度之差，來達成均勻的壓接工作。 茲參照第12圖將第3實施例說明如下。 第1 2圖係爲逆導通型I GBT裝置之壓接裝置之剖 面圖。其複數個角型IGBT素子17及FRD素子19 ，係被各晶片框3 3加以保護。^片集合體係被第1電極 板之集極電極板2 3與第2電極板之射極電極板2 7壓接 起來，可是在電極板與晶片之間，乃與原來之壓接型半導 體裝置相同，把由Mo製成之緩衝板2 9、3 1插入於其 間。因此，將集極緩衝板2 9插入於I GB T素子1 7及 FRD素子1 9與集極電極板2 3之間，又把射極緩衝板 3 1插入於這些素子1 7、1 9與射極電極板之間。素子 1 7、1 9係被配置固定在集極緩衝板2 9上，這些晶片 係於一片集極緩衝板2 9上呈緊靠排列，而射極緩衝板 3 1係由將晶片各加以被覆之角型板製成。晶片集合體則 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ^ —^------,ΤΓ------^ # (請先閱讀背面之注意事項再填寫本頁) 16 - 經濟部中央標準局員工消費合作社印裝 A7 _ _B7_ 五、發明説明（i4 ) 被環形框2 1與其突起部3 7自外側加以包圍固定起來。 再者，於射極緩衝板31與晶片17、19之間’爲要改 善其接觸狀態，特地插入电，銅製;成之·'軟金靥箔3 5。又使 環形框2 1之突出部3 7之前端部接觸在晶片周圍之晶片 框3 3 ，然後載在集極緩衝板2 9上。晶片框3 3不僅是 爲強化晶片之終端部之絕緣，同時在形成晶片集合體時’ 也具有使定位等之配置工作容易達成之機能。 在本實施例中，尤其是利用以A g薄片製成之厚度補 助板，來控制晶片達成均勻之壓接工程，亦即，在射極側 係以A g薄片4 7插入於射極電極板2 7與射極緩衝板 3 1之間，又把Ag薄片4 8插入於集極電極板2 3與集 極緩衝板2 9之間。如斯，在緩衝板之外側以軟金屬薄片 做爲厚度補正板插入，用以補正晶片、軟金屬箔、緩衝板 之微妙的厚度差，來進行均勻之壓接工作。然而該緩衝板 多多少少也具備用以做爲補正晶片間之厚度差之作用。再 者，在面對射極電極板2 7及集極電極板2 3之晶片內表 面，各形成有溝槽50、49。溝槽係配合晶片之大小製 成，並形成在晶片間。藉著這些溝槽，來防止I GBT素 子1 7或FRD素子1 9之朝晶片周邊之荷重過於集中， 所以其朝端部之應力集中乙事則可被緩和。被該溝槽圍住 又面對晶片之電極板之部分，其特徵係小於介於該部分與 晶片之間之緩衝板之面積。 在閘極電極（未圇示），則有閘極導線3 6利用壓接 彈簧被壓接在閘極電極。該閘極導線3 6之一端，係穿通 本紙適用中國國家標準（CNS ) A4規格721〇x：297公釐) ~ -17 - - (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部中央標準局負工消費合作社印裝 A7 B7 五、發明説明（15 ) 在筒狀外圍器4 0之側壁施予焊錫之金屬套筒4 2，然後 引出在外周器4 0之外部。在金屬套筒4 2之外表設有遮 蔽層，而晶片17、19係...被封閉鉍f外圍器4 0內。 就該第3實施例而言，將設有溝槽4 9、5 0之電極 板23、27，重疊在晶片或緩衝板29、31 、Ag薄 片4 7加以壓接，於壓接型半導體裝置之完成工程中，要 事先把晶片、緩衝板、A g薄片、電極板重叠起來並施予 額定以上之沖壓。如斯，便能夠使A g薄片服貼在晶片段 差並達成均勻的壓接工作。再者，也可以做爲閘極氧化膜 之耐壓能力之考驗。 茲將第4實施例參照第1 3圖至第1 7圖、第2 7圖 說明如下。 第1 3圖係爲表示額定6 0 0V— 8 Ο 0A之螺椿型 逆導通型I GBT半導體裝置之剖面圖，第1 4圖係爲用 於該半導體裝置之基座的平面圖，第1 5圖係爲用以表示 晶片之配置之半導體裝置之平面圖，第1 6圖及第1 7圖 係表示用於半導體裝置之陶瓷蓋之內部之平面圖。該半導 體裝置係於基座1 0 0安設A 1 N等之絕緣基板1 0 1 ^ 在絕緣基板1 0 1上安設有做爲第1電極板之以C u做成 之厚度約爲0 · 5圓之集極電極板2 3 ，並於其上面載置 I GBT素子1 7與FRD素子1 9而成之晶片。各晶片 之周邊係藉著矽樹脂等之晶片框3 3來加以保護。在晶片 之上面載置有由Mo製成之緩衝板3 1 ，再於其上面，用 共同之大約爲0 . 5mm厚度之射極電極板2 7 i將全部晶 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -裝------訂-----γ線 - (请先閲讀背面之注意事項再填寫本頁) 18 - A7 __B7_ ___ 五、發明説明（ie ) 片之緩衝板3 1施予加壓。植設在基座1 〇 〇之筒狀之外 圍器4 0係用以把晶片圍住，再用陶瓷蓋5 3將外圍器 4 0封塞。該半導體裝置之，射極/外部'電極E，集極外部電 極C，閘極外部電極G、射極控制外部電極s，都藉著陶 瓷蓋5 3來加以支持。而射極外部電極E係經介I GBT 素子1 7或FRD素子1 9之中的安裝在一個晶片上之射 極電極柱5 4與絞股線5 5連接在射極電極板2 7。 經濟部中央標準局負工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 配置在晶片上之絕緣管5 6中之兩側探針或彈簧，係 將閘極外部電極G與IGBT素子17之表面所形成之閘 極電極連接起來。然而IGBT素子17之閘極間的連接 乙事，係以形成在陶瓷蓋5 3之內表面的金靥化圖案來做 爲配線之用》至於相同的各晶片之射極間，則以射極電極 板2 7連接在一起。集極外部電極C，係於共同之集極電 極板2 3形成電氣的接續》第1 3圖之中央之晶片係爲 F RD素子1 9 ，所以並未插入探針而呈空洞狀態。再者 ，關於藉著射極電極板2 7對於晶片之壓接工作，係於各 晶片上經由墊片5 8所安裝之碟形簧5 7來施予彈撥。而 射極控制外部電極S，係經介探針等之射極控制導線6 3 ，直接連接在晶片上之射極控制電路6 4，以便能夠減少 漂浮電阻（參照第2 7圖）。第2 7圖係爲晶片之平面圖 ，於其主面之晶片的周邊部分形成有閘極電極之接續部4 ，同時也形成該射極控制電極6 4。雖然射極控制電極 6 4，與主射極電極6 5之閘極是共同的，可是都分別加 以絕緣。射極控制電路6 4係爲檢測過載電流而設，亦即 本紙张尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） A7 - __B7 五、發明説明（1?) 對主射極6 5僅能通過微小的電流（1 OmA〜1 A之程 度）的面積比。在該圖中，集極外部電極C及射極外部電 極E，係將每一外部引出端.子施;予ΪΓ接或焊接之。然而這 些外部引出端子雖然都採取垂直安裝方式，可是也可以採 取橫臥安裝方式。 第1 4圖係表示基座1 00之平面圖。基座1 00設 有安裝孔，並由搭載各晶片之C u之支持部5 1，與用以 支持該支持部5 1之F e之柵格部5 2所構成。由於C u 容易變形，因爲內部壓接力會朝外側鼓出，於是壓接力會 削減，均勻性也會受損。所以就如同實施例所示，安設鐵 柵格以便增進基座的強度。C u之支持部係僅配置在晶片 下方，在基座1 0 0之周圍形成外圍器4 0。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 第1 5圖係用以表示外圍器4 0內部之半導體裝置之 平面圖。第1 3圖係爲表示該A — A >線之剖面圖，配置 在其中之晶片係由四個IGBT素子17 ，與中央部分之 兩個F RD素子1 9所構成，而·用以壓接晶片之碟簧墊 5 7係形成在每一個晶片上。射極外部電極E係形成在一 個FRD素子1 9之上面，而集極外部電極C則形成在所 定之空間內。 第1 6圖係爲表示陶瓷封件5 3之外圍器4 0內之內 表面之平面圖。在該內表面形成有閘電極之金屬化圖案 5 9。又於該金靥化圖案5 9之幾個部分，形成有爲要接 績；電阻、電容器、穩壓二極體等施予焊接所需之空白部 。如果沒有必要安裝上述這些元件的話，也可以將該部分 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐)—' " -20 - A7 B7 281796 五、發明説明（) (請先閲讀背面之注意事項再填寫本頁) 施予圖案化。該金屬化圖案5 9係用以連接I GBT素子 1 7之閘極間。在空白部F則配設電容器或穩壓二極體， 於空白部Η則配設電阻。第1 7/圖袜f將碟簧之構成加以放 大之圖面，因爲每一晶片都附有碟簧，所以在其衝程中很 容易捕正厚度之段差。 茲將第5實施例參照第1 8圖至第2 0圖說明如下。 每一圖都是由於本發明之半導體裝置之晶片的平面圖 及剖面圖。在圖中，I GBT素子1 7係由矽類樹脂等之 晶片1與將其周邊之終端部被覆保護起來之晶片框3 3所 構成。而晶片1之表面，係備有閘電極之接續部4與自晶 片框露出之射極電極之壓接部。在本實施例中，晶片框 經濟部中央標隼局員工消費合作社印製 3 3係備有延伸部6 0，其特徵係該延伸部6 0把晶片表 面之閘電極之接續部4加以覆住。藉著該延伸部6 0，使 晶片框3 3備有支持閘極導線3 6之任務。第1 8圖之閘 極導線3 6之前端之接續部係由承座和探針所構成，探針 係穿過延伸部6 0之圓孔並使前端接合在晶片1表面之閘 電極之接續部4。第1 9圖之閘極導線3 6之前端之接續 部，係由彈簧銷所構成，而閘極導線3 6係被嵌合在延伸 部6 0之溝槽，彈簧銷前端係接合在閘電極之接續部4。 第2 0圖之閘極導線3 6之前端之接績部，係由承座和埋 置式彈簧銷所形成，該彈簧銷係貫穿延伸部6 0之剖面長 方形之孔洞，使前端接合在晶片1表面之閘電極之接續部 4 〇 茲將本發明之半導體裝置內之電極板之構造參照第 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） A7 B7 五、發明説明（19) 2 1圖及第2 2圖說明如下。該等圖面係用以表示壓接型 半導體裝置之射極電極板之壓接側之‘平面的平面圖。第 2 2圖係爲在第3實施例所示苐''1 2 ΐ之射極電極板2 7 。在該內表面（壓接面）形成有縱橫溝槽5 0，以便使晶 片同志成接觸，並將閘極導線配置於該溝槽5 0內。有必 要的時候，也可以將射極控制導線等之其他導線或檢測用 熱敏電阻等埋設在溝槽內。如斯就第2 2圖之實施例而言 ，就事先把溝槽充分做好，關於導線之配設則僅使用有必 要之溝槽。在該溝槽5 0形成有與閘電極之接續部相對之 閘極電極部6 6，於第2 1圖卻相反地形成有對導線之配 線等有必要之溝槽61»如果有必要配置其他之導線或熱 敏電阻的時候，就要按照其需要形成溝槽6 1。由於在晶 片終端部形成晶片框，對於散熱乙事並無益處，所以像這 種溝槽50、6 1對於散熱作用是相當有效。 經濟部中央榡準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 第2 3圖係用以表示引出在半導體裝置之外部之閘極 端子與各I G Β Τ素子之閘極電極成連接之閘極導線3 6 之構造。閘極端子，係由複數個晶片連接之複數個閘極導 線3 6加以結合形成者。如圖所示，也可以將防止振盪用 電阻配接在閘極導線3 6，至於電阻，爲要減L成分最好 是盡量靠近晶片之位置爲佳，且電阻是用絕緣被覆套筒加 以被覆而成。再者，承座係嵌合在閘極電極之探針或彈簧 銷等。如果有必要的話，也可以將閘極過電壓防止用之 3 0V左右之稞壓二極體插入在閘極和射極之間，此外在 閘極和射極間，也可以插入電容器》 本紙浪尺度賴中關家料（〔叫44祕（2似297公董) ' ' 經濟部中央標準局員工消費合作社印製 A7 ， ______B7_ 五、發明説明（2〇) 如第2 4圖所示，用在射極緩衝板3 1或集極緩衝板 之Mo金屬板，其厚度爲1〜2mm左右，其四個角落都以 2〜1腿之曲率半徑尺施予_.加工''。這‘種加工法係於衝制後 繼續進行處理之筒形研磨工作，是爲要緩和荷重過分集中 在角落部。在該緩衝板3 1之中央部位形成有一閘極導線 孔6 2，由於該穿孔6 2是形成在緩衝板3 1之中央部位 ’所以，是用於閘極電極之接續部形成在中央之IGBT 晶片。上述之曲率半徑R也施予穿孔6 2之緣面部位。這 種處理方式，對於C u等之軟金靥箔也是有相同的功效。 茲將晶片框要安裝在晶片乙事，參照第2 5圖說明如 下。晶片框3 3是要粘接在晶片1之側面與主面上，可是 要和主面粘接部分的前端部分之角落，則要先施予0 . 2 關左右之倒角。之後把粘接劑3 9塗佈在晶片框3 3之接 觸面，再使兩者粘接起來。藉著這種處理工作，以便防止 粘接劑感染到晶片表面之圖案。 在上述之實施例所採用之作爲保護晶片集合體成爲一 體之外部框係呈圓盤狀，而稱爲環型框，可是本發明卻不 受這種限制。如第2 6圖所示，也有呈四角形之半導體裝 置，在這個時候，外部框也必須爲四角形。由於晶片集合 體係近乎角型，所以會比圓形更能夠小型化。 第2 8圖係如第2 1圖及第2 2圖所說明’將熱敏電 阻要安裝在電極板之溝槽中之方法加以說明之。熱敏電阻 係做爲素子溫度檢測回路之用。如果要採用如第2 1圖之 電極板的時候，則製成專用溝槽6 1 ’若要採用如第2 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----------^ I裝------訂-----一旅 (請先閲讀背面之注意事項再填寫本頁) 23 - A7 _______B7 _ 五、發明説明（2〗） 圖之電極板的時候，則須選擇必要的溝槽。第2 8圖係表 示第2 1圖之電極板2 7，爲了素子溫度檢測回路（熱敏 電阻），特地形成溝槽6 L·.，並;把熱k電阻埋設在溝內， 並以矽橡膠等加以固定。 如上述，本發明之將複數個不同種類之晶片，以高密 .度方式排列而成之多晶片壓接型高速功率裝置，係具有如 下之特性。 ① 容易達成素子之大容量化，在一個晶片內，就能夠 達成大容量化。 ② 容易達成素子之高技能以及高附加價值化。各式各 樣的晶片都可以裝配起來》 再者，藉著構成爲壓接型，就能夠達成原來之模塊型 高速功率裝置無法達成之高可靠性。 ① 由於無焊接所達成之功率循環，及對於熱疲勞之可 靠性都可以改進》例如在車輛用裝置，其功率循環 則能夠達到6 0 0萬循環，對於疲勞之可靠性也能 夠達到7萬5千循環。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) ② 兩面冷卻都可能達成。冷卻能力爲原來之加倍，可 以將素子外形大約縮小一半，就1200A— 2 5 0 0V級的逆導通型I GB T而言’素子外形 之直徑則可在1 2 0誦以下’亦即大約爲原來之模 塊型之一半。 ③ 配線感抗會減少，也就是藉著壓接方式，可以將晶 片間之電感抗抑制在最小限度。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 24 經濟部中央標準局員工消費合作社印製 A7 __B7_ 五、發明説明（22) ④可改進提昇耐熱、壓壓之可靠性，可以採用在車輛 用壓接型半導體已具有實績之陶瓷封裝。 再者.，在本案之申請專..利範;圍之*各構成要件，雖然標 註圖面之符號，可是其目的不過是用以增進對本發明之理 解，並非用以限制本發明之技術的範圍。 <功效> 就原來之壓接構造而言，根本就不可能對平面耐壓構 造之高速功率裝置施行壓接工作，可是在本發明卻只有在 其晶片之終端部，裝接合成樹脂之晶片框，便能夠達成壓 接工作。再者，藉著以外部框把晶片之集合體加以固定， 就能夠將I GBT素子、FRD素子等之不同種類之晶片 綜合起來施予壓接。再者，藉著將軟金屬片做爲厚度補正 板插入乙事，把因爲晶片或元件厚度之差異在綜合壓接時 所弓'丨起之偏異現象加以抑制，達成均勻的壓接工作。再者 ，，在射極或集極電極板之內面，形成有配合晶片之外徑尺 寸之溝槽，以便防止晶片受到彎曲力。再者，用以覆往晶 片之閘電極之接續部的晶片框之延伸部，除了用以保護該 接續部之外，也使閘極導線容易連接在接嫌部。 <圖面之簡單說明> 第1圖係本發明之第1實施例之半導體裝置之平面圖 〇 第2圖係爲第1圖之A - A >線之剖面圖。 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210 X 297公釐） I--------裝------訂-----γ線 (請先閱讀背面之注意事項再填寫本頁) -25 - 經濟部t·央梯準局員工消费合作杜印製 ^8.796 A7 B7 五、發明説明（23 ) 第3圖係爲用於第1實施例之半導體基板之剖面圖。 第4圖係爲用於第1實施例之半導體基板之剖面圖。 第5圖係爲用於第1實施例;之半^導體基板之平面圖及 剖面圖。 第6圖係爲第5圖之B領域之放大剖面圖》 第7圖係爲用於第1實施例之半導體基板之剖面圖。 第8圖係爲第5圖之B領域之放大剖面圖。 第9圖係爲第1實施例之半導體裝置之平面圖。 第1 0圖係爲第2實施例之半導體裝置之平面圖。 第1 1圖係爲第1 0圖之A_A —線之剖面圖。 第1 2圖係爲第3實施例之半導體裝置之剖面圖。 第1 3圖係爲第4實施例之半導體裝置之剖面圖。 第1 4圖係爲第1 3圖之半導體裝置之基座之平面圖 〇 第1 5圖係爲第1 3圖之半導體裝置之晶片之平面圖 〇 第1 6圖係爲第1 3圖之半導體裝置之陶瓷蓋之平面 圖。 第1 7圖係爲第1 3圖之半導體裝置之碟簧之剖面圖 〇 第1 8圖係爲第5實施例之半導體裝置之I GBT素 子之平面圖及剖面圖。 第1 9圖係爲第5實施例之半導體裝置之I GBT素 子之平面圖及剖面圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------^rl裝------訂-----J線. (請先閱讀背面之注意事項再填寫本頁) -26 - 經濟部中央標準局員工消費合作社印製 A7 __B7 五、發明説明（24) 第2 0圖係爲第5實施例之半導體裝置之I GBT素 子之平面圖及剖面圖。 第2 1圖係爲本發明之..電極;板之岸面圖。 第2 2圖係爲本發明之電極板之平面圖。 第2 3圖係爲連接在本發明之半導體裝置之閘極端子 之閘極導線之平面圖。 第2 4圖係爲用於本發明之半導體裝置之緩衝板之平 面圖及剖面圖。 第2 5圖係爲用以說明本發明之半導體裝置之晶片框 之裝接法之晶片剖面圖。 第2 6圖係爲本發明之半導體裝置之外部框之平面圖 〇 第2 7圖係爲本發明之晶片之平面圖。 第2 8圖係爲本發明之電極板之剖面圖，平面圖及熱 敏電阻之剖面圖》 第2 9圖係爲先存技術之半導體裝置之剖面圖。 第3 0圖係爲先存技術之半導體裝置之平面圖。 第3 1圖係爲用於先存技術之半導體裝置之半導體基 板之剖面圖。 第3 2圖係爲用於先存技術之半導體裝置之半導體基 板之剖面圖》 <符號之說明> 1 :半導體基板， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' ^ —^------1T------^ # (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（25) 2 :層間絕緣膜 經濟部中央標準局員工消費合作社印製 » , !§β 部，，，，， 子， ，-，.板 起 續域域域域域，， 素子 極板板衝 ，，突 , 接領領領領領膜極 ，Τ 素，電極極緩，箔線之，， 極之極極極極極化電膜 BD 框閘電電：框屬導框劑器 聞極射基集基基氧極化 GR 部1 極極 1 片金極部接圍 砂電型-型 + 型矽射鈍 IF 外 Α 集射 3 晶軟閘外粘外 聚聞 N N p p P : ................ ............. : : : :'、： ： ： 1 3 5 7 9 1 2 3 7 9 3 5 6 7 9 ο 34567891111122222333334 ---------_裝------訂------^旅 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 28 - 經濟部中央標準局員工消費合作社印製 A7 -B7 五、發明説明（26 ) 4 1 :氧化膜， 4 2 :金屬套管， 43:外部框之栅格， :‘ .45:晶片框之溝槽， 4 6 :定位導引， 47、48 :厚度補正板， 49、50 :電極板之溝槽， 51 ··基座之Fe柵， 5 2 :基座之支持部， 5 3 :陶瓷蓋， 5 4 :射極電極柱， 5. 5 :絞股線， 5 6 :絕緣體， 5 7 :碟形簧， 5 8 :墊片， 5 9 :陶瓷蓋之金屬化圖案， 6 0 :晶片柱之延伸部， 6 1 :配線溝槽， 6 2 :閘極導線孔 6 3 :射極控制線， 6 4 :射極控制電極， 6 5 :主射極電極， 66 :溝槽之閘電極部， 1 0 0 :基座， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------γ -裝------訂------jr成 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（27 ) 101:A1N絕緣基板 ^ I裝 訂 ^線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（21 ο X 297公釐） 30

Claims (1)

  1. 28^06 A8 B8 C8 D8 申請專利範圍 經濟部中央標準局貝工消费合作社印製 用 數個半 第 第 使 框達成 體基板 向施予2 中在上 緣性樹 將 與： 突 複數個 及第2 3 中在上 ，與上 .一種壓 絕緣性樹 導體基板 一電極板 2電極板 上述半導 接觸狀態 ，用上述 壓接之。 .如申請 述第1電 脂製成之 上述第1 進該環狀 半導體基 電極板之 .如申請 述第1電 述半導體 接型半導體裝置，係備有： 脂之晶片框（3 3 )將四周包圍起來之複 * » (1、1 7，1-;9 )，與； (23)，與； (27)，其特徵係： 體基板配置在同一平面上，並與上述晶片 ，且將該等配置在同一平面上之上述半導 第1電極板及上述第2電極板，自上下方 專利範圍第1項之壓接型半導體裝置，其 極板與上述第2電極板之間，安裝有以絕 外部框（21)，而該外部框係備有： 及第2電極板之側面加以包圍之環狀體， 體內部’並配置在上述同一平面上，且將 板加以包圍起來之狀態下，插入於該第1 間的突出部（3 7 )。 專利範圍第1項之壓接型半導體裝置，其 極板或第2電極板’或第丄及第2電極板 基板之間，介插有熱緩衝板（29 、31 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 4 .如申請專利範圍第2項之壓接型半導體裝置，其 中在上述第1電極板或第2電極板，或第1及第2電極板 ’與上述半導體基板之間’介插有熱緩衝板（2 9、3 1 本紙張尺度適用中國國家揉準（CNS > A4说格（210X297公着)' --- -31 A8 B8 C8 __D8 六、申請專利範圍 )0 5 .如申請專利範圍第1項之壓接型半導體裝置，在 上述第1電極板或第2電極·板，/或在k 1及第2電極板之 壓接面，介插有接觸在壓接面，由軟金屬片製成之厚度補 正板（47、48)。 6·如申請專利範圍第2項之壓接型半導體裝置，在 上述第1電極板或第2電極板，或在第1及第2電極板之 壓接面，介插有接觸在壓接面，由軟金屬片製成之厚度補 正板（4 7、4 8 )。 7 .如申請專利範圍第3項之壓接型半導體裝置，在 上述第1電極板或第2電極板，或在第1及第.2電極板之 壓接面，介插有接觸在壓接面，由軟金靥片製成之厚度補 正板（4 7、4 8 ) » 8 .如申請專利範圍第4項之壓接型半導體裝置，在 上述第1電極板或第2電極板，或在第1及第2電極板之 壓接面，介插有接觸在壓接面，而由軟金屬片製成之厚度 補正板（4 7、4 8 )。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 9·如申請專利範圍第1項之壓接型半導體裝置，在 上述第1電極板或第2電極板，或在第1及第2電極板之 壓接面，於與上述複數個半導體基板所定之半導體基板成 相對之部分的周圍，形成溝槽（49、50)。 1 0 .如申請專利範圍第2項之壓接型半導體裝置， 在上述第1電極板或第2電極板，或在第1及第2電極板 之壓接面，於與上述複數個半導體基板所定之半導體基板 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 一 " -32 - 28： 96 A8 B8 C8 D8 六' 申請專利範圍 成相對之部分的周圍，形成溝槽（49、50)。 11.如申請專利範圍第3項之壓接型半導體裝置， 在上述第1電極板或第2電眉板·'，或i第1及第2電極板 之壓接面，於與上述複數個半導體基板所定之半導體基板 成相對之部分的周圍，形成溝槽（49、50) 。 1 2 .如申請專利範圍第4項之壓接型半導體裝置， 在上述第1電極板或第2電極板，或在第1及第2電極板 之壓接面，於與上述複數個半導體基板所定之半導體基板 成相對之部分的周圍，形成溝槽（49、50)。 13·如申請專利範圍第5項之壓接型半導體裝置， 在上述第1電極板或第2電極板.，或在第1及第2電極板 之壓接面，於與上述複數個半導體基板所定之半導體基板 成相對之部分的周圍，形成溝槽（49、50)。 14. 如申請專利範圍第6項之壓接型半導體裝置， 在上述第1電極板或第2電極板，或在第1及第2電極板 之壓接面，於與上述複數個半導體基板所定之半導體基板 成相對之部分的周圍，形成溝槽（49、50)。 15. 如申請專利範圍第7項之壓接型半導體裝置， 在上述第1電極板或第2電極板，或在第1及第2電極板 之壓接面，於與上述複數個半導體基板所定之半導體基板 成相對之部分的周圍*形成溝槽（49、50)。 16. 如申請專利範圍第8項之壓接型半導體裝置， 在上述第1電極板或第2電極板，或在第1及第2電極板 之壓接面，於與上述複數個半導體基板所定之半導體基板 本紙張尺度逋用中國困家揉準（CNS ) A4規格（210X297公釐） --------{-裝-- (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局負工消费合作社印製 -33 - 8.796 A8 B8 C8 D8 Γ、申請專利範圍 成相對之部分的周圍，形成溝槽（49、5 0)。 1 7 .如申請專利範圍第1項或第2項……或第1 6 - ·· 項之壓接型半導體裝置，在上述;半導體基板之主面形成有 閘極電極之接續部（4)，而上述晶片框係備有朝上述半 導體基板之內延伸之延伸部（6 0)，且該延伸部係把上 述閘極電極之接續部加以覆住。 ^ 裝 訂 「線 (請先閱讀背面之注意事項再填寫本頁) ‘ 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4规格（210Χ297公釐） -34 -
TW084111491A 1994-09-15 1995-10-30 TW281796B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24692794A JP3256636B2 (ja) 1994-09-15 1994-09-15 圧接型半導体装置

Publications (1)

Publication Number Publication Date
TW281796B true TW281796B (zh) 1996-07-21

Family

ID=17155834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084111491A TW281796B (zh) 1994-09-15 1995-10-30

Country Status (7)

Country Link
US (1) US5610439A (zh)
EP (1) EP0702406B1 (zh)
JP (1) JP3256636B2 (zh)
KR (1) KR100219345B1 (zh)
DE (1) DE69534968T2 (zh)
MY (1) MY131127A (zh)
TW (1) TW281796B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
DE69321965T2 (de) * 1993-12-24 1999-06-02 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania MOS-Leistungs-Chip-Typ und Packungszusammenbau
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
US5726466A (en) * 1995-09-11 1998-03-10 Kabushiki Kaisha Toshiba Press pack power semiconductor device incorporating a plurality of semiconductor elements
JP3018971B2 (ja) * 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
JP3319569B2 (ja) * 1996-05-31 2002-09-03 株式会社東芝 圧接型半導体装置
US6125529A (en) * 1996-06-17 2000-10-03 Thermometrics, Inc. Method of making wafer based sensors and wafer chip sensors
JP3426101B2 (ja) * 1997-02-25 2003-07-14 三菱電機株式会社 整流装置
WO1998043301A1 (en) * 1997-03-26 1998-10-01 Hitachi, Ltd. Flat semiconductor device and power converter employing the same
JP3480811B2 (ja) * 1997-07-15 2003-12-22 株式会社東芝 電圧駆動型電力用半導体装置
JP3533317B2 (ja) * 1997-08-28 2004-05-31 株式会社東芝 圧接型半導体装置
JP3344552B2 (ja) * 1997-09-17 2002-11-11 株式会社東芝 圧接型半導体装置
GB9725960D0 (en) 1997-12-08 1998-02-04 Westinghouse Brake & Signal Encapsulating semiconductor chips
CN1236982A (zh) 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
JP2930074B1 (ja) * 1998-06-02 1999-08-03 富士電機株式会社 半導体装置
DE19843309A1 (de) * 1998-09-22 2000-03-23 Asea Brown Boveri Kurzschlussfestes IGBT Modul
JP3612226B2 (ja) * 1998-12-21 2005-01-19 株式会社東芝 半導体装置及び半導体モジュール
JP2001036002A (ja) * 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
US20020145188A1 (en) * 1999-09-07 2002-10-10 Hironori Kodama Flat semiconductor device and power converter employing the same
DE10048859B4 (de) * 2000-10-02 2005-12-15 Infineon Technologies Ag Druckkontaktanordnung sowie deren Verwendung
JP3954314B2 (ja) * 2001-01-23 2007-08-08 株式会社東芝 圧接型半導体装置
JP4230681B2 (ja) 2001-07-06 2009-02-25 株式会社東芝 高耐圧半導体装置
US6803667B2 (en) * 2001-08-09 2004-10-12 Denso Corporation Semiconductor device having a protective film
JP2004023083A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 圧接型半導体装置
CN100414690C (zh) * 2003-08-21 2008-08-27 株洲时代集团公司 一种大功率器件及其散热器件的压装方法
JP4157001B2 (ja) * 2003-08-28 2008-09-24 株式会社東芝 マルチチップ圧接型半導体装置
JP4764979B2 (ja) * 2004-06-08 2011-09-07 富士電機株式会社 半導体装置
JP6253409B2 (ja) * 2011-07-11 2017-12-27 三菱電機株式会社 電力用半導体モジュール
JP5662565B2 (ja) 2012-01-11 2015-02-04 パナソニックＩｐマネジメント株式会社 圧接型半導体装置及びその製造方法
CN103390642B (zh) 2013-08-01 2016-06-22 株洲南车时代电气股份有限公司 一种igbt器件及整晶圆igbt芯片的封装方法
US9177943B2 (en) * 2013-10-15 2015-11-03 Ixys Corporation Power device cassette with auxiliary emitter contact
CN104733518B (zh) * 2013-12-24 2019-03-19 南京励盛半导体科技有限公司 一种半导体功率器件的结构
DE102014102493A1 (de) * 2014-02-26 2015-08-27 Infineon Technologies Bipolar Gmbh & Co. Kg Verbesserte Scheibenzelle für mehrere druckkontaktierte Halbleiterbauelemente
DE102014104718B3 (de) * 2014-04-03 2015-08-20 Infineon Technologies Ag Halbleiterbaugruppe mit Chiparrays
EP2966681A1 (en) * 2014-07-09 2016-01-13 GE Energy Power Conversion Technology Ltd Power semiconductor devices
US10551165B2 (en) * 2015-05-01 2020-02-04 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
JP6407422B2 (ja) 2015-05-26 2018-10-17 三菱電機株式会社 圧接型半導体装置
CN107305886B (zh) * 2016-04-25 2024-04-05 华北电力大学 一种便于串联使用的大功率igbt模块
US11302592B2 (en) 2017-03-08 2022-04-12 Mediatek Inc. Semiconductor package having a stiffener ring
CN109801899B (zh) * 2018-12-27 2021-04-23 全球能源互联网研究院有限公司 一种功率半导体模块
EP4097753A4 (en) 2020-01-28 2023-07-19 Littelfuse, Inc. SEMICONDUCTOR CHIP PACKAGE AND METHOD OF ASSEMBLY
US11764209B2 (en) 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture
CN112687676B (zh) * 2020-12-14 2023-06-27 株洲中车时代半导体有限公司 压接式igbt子模组及压接式igbt模块
WO2022259503A1 (ja) 2021-06-11 2022-12-15 三菱電機株式会社 圧接型半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0064383A3 (en) * 1981-05-06 1984-06-27 LUCAS INDUSTRIES public limited company A semi-conductor package
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
JP3137375B2 (ja) * 1990-09-20 2001-02-19 株式会社東芝 圧接型半導体装置
JP3117215B2 (ja) * 1990-09-28 2000-12-11 株式会社東芝 圧接型半導体装置
EP0514615B1 (en) * 1991-05-23 1995-05-03 STMicroelectronics S.r.l. Electronic power device realized by a series of elementary semi-conductor components connected in parallel and related manufacturing process
US5267867A (en) * 1992-09-11 1993-12-07 Digital Equipment Corporation Package for multiple removable integrated circuits
JP3180863B2 (ja) * 1993-07-27 2001-06-25 富士電機株式会社 加圧接触形半導体装置およびその組立方法

Also Published As

Publication number Publication date
KR100219345B1 (ko) 1999-09-01
US5610439A (en) 1997-03-11
MY131127A (en) 2007-07-31
EP0702406B1 (en) 2006-05-03
EP0702406A3 (en) 1996-07-31
KR960012561A (ko) 1996-04-20
EP0702406A2 (en) 1996-03-20
JP3256636B2 (ja) 2002-02-12
JPH0888240A (ja) 1996-04-02
DE69534968D1 (de) 2006-06-08
DE69534968T2 (de) 2007-02-08

Similar Documents

Publication Publication Date Title
TW281796B (zh)
JP3180863B2 (ja) 加圧接触形半導体装置およびその組立方法
TW498550B (en) Semiconductor device
JP2801534B2 (ja) パワー半導体モジュールおよびそれに使用する絶縁金属基板
US7242078B2 (en) Surface mount multichip devices
US10319849B2 (en) Semiconductor device, and alternator and power conversion device which use same
JP4384279B2 (ja) 半導体装置
US11515228B2 (en) Double sided semiconductor package
JP2017098276A (ja) 半導体装置、およびそれを用いたオルタネータ
CN210837732U (zh) 氮化镓hemt的封装结构
JP3344552B2 (ja) 圧接型半導体装置
EP2120260B1 (en) Semiconductor unit with temperature sensor
EP0418891B1 (en) Moulded plastic power semiconductor device
JP2001036002A (ja) 半導体装置
JPH09172138A (ja) 半導体装置
CN112768427B (zh) 氮化镓hemt的封装结构及封装方法
CN112071816A (zh) 半导体封装和制造半导体封装的方法
JP3226088B2 (ja) 半導体装置
TWI351745B (en) Semiconductor package and heat slug thereof
JP2002151646A (ja) 圧接型半導体装置
US20240047289A1 (en) Molded power semiconductor module and method for fabricating the same
JP3264190B2 (ja) 半導体装置
JPH07335818A (ja) 半導体装置
JP3180868B2 (ja) 加圧接触形半導体装置の製造方法
JP2022123611A (ja) 半導体装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent