JP6407422B2 - 圧接型半導体装置 - Google Patents

圧接型半導体装置 Download PDF

Info

Publication number
JP6407422B2
JP6407422B2 JP2017520274A JP2017520274A JP6407422B2 JP 6407422 B2 JP6407422 B2 JP 6407422B2 JP 2017520274 A JP2017520274 A JP 2017520274A JP 2017520274 A JP2017520274 A JP 2017520274A JP 6407422 B2 JP6407422 B2 JP 6407422B2
Authority
JP
Japan
Prior art keywords
contact type
type semiconductor
semiconductor chip
holes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017520274A
Other languages
English (en)
Other versions
JPWO2016189953A1 (ja
Inventor
聡志 奥田
聡志 奥田
古川　彰彦
彰彦 古川
知弘 池田
知弘 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016189953A1 publication Critical patent/JPWO2016189953A1/ja
Application granted granted Critical
Publication of JP6407422B2 publication Critical patent/JP6407422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Led Devices (AREA)

Description

本発明は、圧接型半導体装置に関する。
大電力を変換または制御するための装置として、圧接型半導体素子を備える圧接型半導体装置が知られている（特許文献１を参照）。複数の圧接型半導体素子と複数の放熱部材とが交互に積層されたスタック構造を有する圧接型半導体装置もまた知られている（特許文献２、特許文献３を参照）。
圧接型半導体素子は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のような３端子型の第１の半導体チップと、フライホイールダイオードのような２端子型の第２の半導体チップとを含む。第２の半導体チップは、第１の半導体チップに電気的に並列接続される。第２の半導体チップは、例えば、第１の半導体チップを電気的に保護する。緩衝板である複数の中間電極が、第１の半導体チップのおもて面と第２の半導体チップのおもて面の上にそれぞれ配置される。第１の共通電極板が、複数の中間電極上に配置される。第１の半導体チップの裏面と第２の半導体チップの裏面との上に、第２の共通電極板が配置される。第１の共通電極板と第２の共通電極板とを第１の半導体チップ及び第２の半導体チップに向けて押圧することにより、第１の半導体チップ及び第２の半導体チップは、外部の電源に電気的に接続される。
特開平８−８８２４０号公報 特開平１０−９３０８５号公報 特開平１１−１８７６４２号公報
中間電極は、圧接型半導体装置の動作時に第２の半導体チップにおいて発生する熱を第１の共通電極板に伝達する。このため、中間電極に接しない第２の半導体チップの外縁部は、第２の半導体チップのうち中間電極に接する領域よりも高い温度を有する。第２の半導体チップに過電流が流れると、第２の半導体チップの外縁部の温度が非常に高くなるため、第２の半導体チップの外縁部が選択的に破損して、第２の半導体チップの破片が第２の半導体チップの周囲に飛び散ることがある。第２の半導体チップの破片は、第１の半導体チップと、第１の半導体チップ及び第２の半導体チップを収容するパッケージとに損傷を与える。圧接型半導体装置が電力を変換すること及び制御することができなくなるおそれがある。
本発明は、上記の課題を鑑みてなされたものであり、その目的は、高い信頼性を有する圧接型半導体装置を提供することである。
本発明の圧接型半導体装置において、第２の半導体チップ上の第２の中間電極は、１つ以上の第２の貫通孔を有する。１つ以上の第２の貫通孔は、筒体と第１の共通電極板と第２の共通電極板とによって気密封止される空間から流体的に分離されている。
本発明の圧接型半導体装置において、第２の中間電極は、１つ以上の第２の貫通孔を有する。１つ以上の第２の貫通孔は、筒体と第１の共通電極板と第２の共通電極板とによって気密封止される空間から流体的に分離されている。そのため、第２の半導体チップの破片は、１つ以上の第２の貫通孔内に閉じ込められる。第２の半導体チップの破片が、第１の半導体チップと、第１の半導体チップ及び第２の半導体チップを収容するパッケージとに損傷を与えることが防止される。本発明の圧接型半導体装置は、継続して、電力を変換及び制御することができ、高い信頼性を有する。
本発明の実施の形態１に係る圧接型半導体装置の概略平面図である。 本発明の実施の形態１に係る圧接型半導体装置の、図１に示す断面線ＩＩ−ＩＩにおける概略断面図である。 本発明の実施の形態１に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大斜視図である。 本発明の実施の形態１に係る圧接型半導体装置の、図３に示す断面線ＩＶ−ＩＶにおける概略部分拡大断面図である。 本発明の実施の形態１に係る圧接型半導体装置における、第１の半導体チップ及び第３の端子の概略部分拡大図である。 本発明の実施の形態１の変形例に係る圧接型半導体装置における、第１の半導体チップ及び第３の端子との概略部分拡大図である。 本発明の実施の形態１の変形例に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大斜視図である。 本発明の実施の形態２に係る圧接型半導体装置の概略断面図である。 本発明の実施の形態３に係る圧接型半導体装置の概略断面図である。 本発明の実施の形態３に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大斜視図である。 本発明の実施の形態３に係る圧接型半導体装置の、図１０に示す断面線ＸＩ−ＸＩにおける概略部分拡大断面図である。 本発明の実施の形態３の変形例に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大斜視図である。 本発明の実施の形態４に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大断面図である。 本発明の実施の形態４に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大断面図である。 本発明の実施の形態５に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大断面図である。 本発明の実施の形態５に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大断面図である。 本発明の実施の形態６に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大断面図である。 本発明の実施の形態６に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大断面図である。 本発明の実施の形態７に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大断面図である。 本発明の実施の形態７に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大断面図である。 本発明の実施の形態７の変形例に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大断面図である。 本発明の実施の形態７の変形例に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大断面図である。 本発明の実施の形態８に係る圧接型半導体装置の概略断面図である。 本発明の実施の形態８に係る圧接型半導体装置の、図２３に示す領域ＸＸＩＶの概略部分拡大断面図である。 本発明の実施の形態９に係る圧接型半導体装置の概略断面図である。 本発明の実施の形態９の変形例に係る圧接型半導体装置の概略断面図である。 本発明の実施の形態１０に係る圧接型半導体装置の概略断面図である。
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
（実施の形態１）
図１から図７を参照して、実施の形態１の圧接型半導体装置１を説明する。本実施の形態の圧接型半導体装置１は、圧接型半導体素子２と、押圧部６とを備える。
圧接型半導体素子２は、第１の半導体チップ１０と、第２の半導体チップ１５と、第１の共通電極板４０と、第１の中間電極２０と、第２の中間電極２５と、第２の共通電極板４５と、筒体５０とを主に含む。圧接型半導体素子２は、第１の接続部材３０と、第２の接続部材３５とをさらに含んでもよい。
第１の半導体チップ１０は、３端子型の半導体素子である。第１の半導体チップ１０は、半導体スイッチング素子であってもよい。半導体スイッチング素子として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などのトランジスタ、ゲートターンオフ（ＧＴＯ）サイリスタなどのサイリスタを例示することができる。本実施の形態では、第１の半導体チップ１０は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）である。第１の半導体チップ１０は、第１の電極１１と、第２の電極１２と、第３の電極１３とを有する。第１の電極１１は、第１の半導体チップ１０の表面上に設けられる。第１の電極１１は、エミッタ電極であってもよい。第２の電極１２は、第１の半導体チップ１０の表面と反対側の第１の半導体チップ１０の裏面上に設けられる。第２の電極１２は、コレクタ電極であってもよい。第３の電極１３は、第１の電極１１と電気的に分離されて、第１の半導体チップ１０の表面上に設けられる。第３の電極１３は、第１の中間電極２０の外側に配置される。第３の電極１３は、ゲート電極であってもよい。
第２の半導体チップ１５は、２端子型の半導体素子である。第２の半導体チップ１５は、整流作用を有する素子であってもよい。本実施の形態では、第２の半導体チップ１５は、フライホイールダイオードのようなダイオードである。第２の半導体チップ１５は、第４の電極１６と、第５の電極１７とを有する。第４の電極１６は、第２の半導体チップ１５の表面上に設けられる。第５の電極１７は、第２の半導体チップ１５の表面と反対側の第２の半導体チップ１５の裏面上に設けられる。第２の半導体チップ１５は、第１の半導体チップ１０に電気的に並列接続される。特定的には、第２の半導体チップ１５は、第１の半導体チップ１０に電気的に逆並列に接続される。第４の電極１６はカソード電極であり、第５の電極１７はアノード電極であってもよい。第２の半導体チップ１５は、第１の半導体チップ１０がターンオフする時に発生するサージ電流をバイパスして、第１の半導体チップ１０にサージ電流が流れることを防いでもよい。第２の半導体チップ１５は、第１の半導体チップ１０を電気的に保護してもよい。
図１を参照して、本実施の形態の圧接型半導体素子２は、２個の第１の半導体チップ１０と、２個の第２の半導体チップ１５とを含む。圧接型半導体素子２に含まれる第１の半導体チップ１０の数は、２個に限られない。圧接型半導体素子２に含まれる第２の半導体チップ１５の数は、２個に限られない。第１の半導体チップ１０及び第２の半導体チップ１５の基材として、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ2Ｏ3）、ダイヤモンドなどの半導体材料を例示することができる。
第１の中間電極２０は、第１の半導体チップ１０の第１の電極１１上に配置される。第１の中間電極２０は、導電性を有する金属ブロックであってもよい。第１の中間電極２０は、第１の半導体チップ１０の第１の電極１１に電気的に接続される。第１の中間電極２０は、第１の半導体チップ１０の第１の電極１１に対向する第１の表面２１と、第１の表面２１と反対側の第２の表面２２とを有する。第１の中間電極２０の第２の表面２２は、第１の接続部材３０に対向してもよい。第３の電極１３は、第１の中間電極２０の外側に配置されてもよい。
第２の中間電極２５は、第２の半導体チップ１５の第４の電極１６上に配置される。第２の中間電極２５は、導電性を有する金属ブロックであってもよい。第２の中間電極２５は、第２の半導体チップ１５の第４の電極１６に電気的に接続される。第２の中間電極２５は、第２の半導体チップ１５の第４の電極１６に対向する第３の表面２６と、第３の表面２６と反対側の第４の表面２７とを有する。第２の中間電極２５の第４の表面２７は、第２の接続部材３５に対向してもよい。第２の中間電極２５は、第３の表面２６と第４の表面２７との間を貫通する１つ以上の第２の貫通孔２８を有する。図２及び図３に示されるように、本実施の形態では、第２の中間電極２５は、１つの第２の貫通孔２８を有してもよい。図７に示されるように、本実施の形態の一変形例では、第２の中間電極２５は、複数の第２の貫通孔２８を有してもよい。１つ以上の第２の貫通孔２８は、円形（図３及び図７を参照）であってもよいし、四角形等の他の形状を有してもよい。
１つ以上の第２の貫通孔２８は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。１つ以上の第２の貫通孔２８は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８と連通していない。特定的には、第２の接続部材３５及び第２の半導体チップ１５は、１つ以上の第２の貫通孔２８を閉塞する。より特定的には、第２の接続部材３５及び第２の半導体チップ１５の第４の電極１６は、１つ以上の第２の貫通孔２８を閉塞する。
第１の中間電極２０の熱膨張係数と第１の半導体チップ１０の熱膨張係数との差が小さいことが好ましい。第２の中間電極２５の熱膨張係数と第２の半導体チップ１５の熱膨張係数との差が小さいことが好ましい。第１の半導体チップ１０及び第２の半導体チップ１５がシリコンから形成されている場合には、第１の中間電極２０及び第２の中間電極２５は、モリブデン（Ｍｏ）、または、タングステン（Ｗ）から形成されてもよい。
第１の接続部材３０は、第１の中間電極２０上に配置される。第１の接続部材３０は、第１の中間電極２０と第１の共通電極板４０との間に配置される。第１の接続部材３０は、導電性を有する金属ブロックであってもよい。第１の接続部材３０は、第１の中間電極２０及び第１の共通電極板４０に電気的に接続される。第１の接続部材３０は、良好な熱伝導性を有してもよい。第１の接続部材３０は、例えば、銅（Ｃｕ）から形成されてもよい。
第２の接続部材３５は、第２の中間電極２５上に配置される。第２の接続部材３５は、第２の中間電極２５と第１の共通電極板４０との間に配置される。第２の接続部材３５は、導電性を有する金属ブロックであってもよい。第２の接続部材３５は、第２の中間電極２５及び第１の共通電極板４０に電気的に接続されてもよい。第２の接続部材３５は、良好な熱伝導性を有してもよい。第２の接続部材３５は、例えば、銅（Ｃｕ）から形成されてもよい。
第１の共通電極板４０及び第２の共通電極板４５は、第１の半導体チップ１０と、第２の半導体チップ１５と、第１の中間電極２０と、第２の中間電極２５とを挟持する。第１の共通電極板４０及び第２の共通電極板４５は、第１の接続部材３０と、第２の接続部材３５とをさらに挟持してもよい。第１の共通電極板４０は、第１の接続部材３０及び第２の接続部材３５の上に配置されてもよい。第１の半導体チップ１０及び第２の半導体チップ１５は、第２の共通電極板４５上に載置される。第１の半導体チップ１０及び第２の半導体チップ１５は、はんだを用いて、第２の共通電極板４５上に固定されてもよい。第２の共通電極板４５は、第１の半導体チップ１０の第２の電極１２と第２の半導体チップ１５の第５の電極１７とに電気的に接続される。第１の共通電極板４０及び第２の共通電極板４５によって、第１の半導体チップ１０と第２の半導体チップ１５とは、互いに並列に電気的に接続される。
第１の共通電極板４０は第１の端子４１を有する。第２の共通電極板４５は第２の端子４６を有する。第１の端子４１及び第２の端子４６を通じて、圧接型半導体装置１の外部から第１の半導体チップ１０及び第２の半導体チップ１５に、電力が供給される。第１の共通電極板４０及び第２の共通電極板４５として、銅板を例示することができる。第１の共通電極板４０及び第２の共通電極板４５は、押圧部６によって第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧されながら、第１の半導体チップ１０及び第２の半導体チップ１５に電気的に接続される。
第２の共通電極板４５上に、ガイド１９が設けられてもよい。ガイド１９は、第１の半導体チップ１０と、第２の半導体チップ１５とを位置決めする。ガイド１９は、電気的に絶縁性を有してもよい。ガイド１９は、テフロン（登録商標）またはシリコーン樹脂から形成されてもよい。
本実施の形態の圧接型半導体素子２は、第１の半導体チップ１０の第３の電極１３に電流及び電圧の少なくとも１つを供給する第３の端子１４をさらに含んでもよい。第３の端子１４は、筒体５０に固定される。第３の端子１４は第３の電極１３に電気的に接続される。第３の端子１４は、導電性を有する第１の弾性部材（１８，１８ａ）を介して、第３の電極１３に電気的に接続されてもよい。図５に示されるように、導電性を有する第１の弾性部材１８は、導電性スプリングであってもよい。図６に示されるように、導電性を有する第１の弾性部材１８ａは、内部にスプリングを有する導電性スプリングピンであってもよい。第３の端子１４は、筒体５０の外部に設けられる駆動回路（図示せず）に接続される。
筒体５０は、封止部材５１を介して、第１の共通電極板４０及び第２の共通電極板４５に機械的に接続される。筒体５０と第１の共通電極板４０と第２の共通電極板４５とは、第１の半導体チップ１０と、第２の半導体チップ１５と、第１の中間電極２０と、第２の中間電極２５とを気密封止する。筒体５０と第１の共通電極板４０と第２の共通電極板４５とは、第１の接続部材３０と、第２の接続部材３５とをさらに気密封止してもよい。第１の半導体チップ１０と、第２の半導体チップ１５と、第１の中間電極２０と、第２の中間電極２５とは、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８内に配置される。第１の接続部材３０及び第２の接続部材３５もまた、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８内に配置されてもよい。筒体５０と第１の共通電極板４０と第２の共通電極板４５とは、圧接型半導体素子２のパッケージを構成する。筒体５０は、絶縁性を有する材料で形成されている。筒体５０に用いられる材料として、ポリフェニレンサルファイド（ＰＰＳ）樹脂などの樹脂、またはセラミックを例示することができる。
押圧部６は、ロッド６１と、ナット６２とを含む。第１の共通電極板４０に設けられた孔と第２の共通電極板４５に設けられた孔とにロッド６１が通される。ロッド６１の両端は、ねじ山を有するボルト（図示せず）である。押圧部６は、第１の共通電極板４０及び第２の共通電極板４５を、第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧する。具体的には、ロッド６１のボルトにナット６２を締め付けることによって、第１の共通電極板４０及び第２の共通電極板４５は、第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧される。こうして、第１の共通電極板４０及び第２の共通電極板４５は、第１の半導体チップ１０及び第２の半導体チップ１５に電気的に接続される。押圧部６は、他の押圧手段を含んでもよい。
本実施の形態の圧接型半導体装置１の効果を説明する。
本実施の形態の圧接型半導体装置１は、圧接型半導体素子２と、圧接型半導体素子２を押圧する押圧部６とを備える。圧接型半導体素子２は、３端子型の第１の半導体チップ１０と、２端子型の第２の半導体チップ１５と、第１の中間電極２０と、第２の中間電極２５と、第１の共通電極板４０と、第２の共通電極板４５と、筒体５０とを含む。第１の半導体チップ１０は、第１の電極１１と第２の電極１２と第３の電極１３とを有する。第２の半導体チップ１５は、第４の電極１６と第５の電極１７とを有する。第１の中間電極２０は、第１の半導体チップ１０の第１の電極１１上に配置される。第２の中間電極２５は、第２の半導体チップ１５の第４の電極１６上に配置される。第１の共通電極板４０及び第２の共通電極板４５は、第１の半導体チップ１０と第２の半導体チップ１５と第１の中間電極２０と第２の中間電極２５とを挟持する。筒体５０は、第１の共通電極板４０及び第２の共通電極板４５に機械的に接続される。筒体５０と第１の共通電極板４０と第２の共通電極板４５とは、第１の半導体チップ１０と、第２の半導体チップ１５と、第１の中間電極２０と、第２の中間電極２５とを気密封止する。第１の共通電極板４０及び第２の共通電極板４５は、押圧部６によって第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧されながら、第１の半導体チップ１０及び第２の半導体チップ１５に電気的に接続される。第２の半導体チップ１５は、第１の半導体チップ１０に電気的に並列接続される。第１の中間電極２０は、第１の半導体チップ１０の第１の電極１１に対向する第１の表面２１と、第１の表面２１と反対側の第２の表面２２とを有する。第２の中間電極２５は、第２の半導体チップ１５の第４の電極１６に対向する第３の表面２６と、第３の表面２６と反対側の第４の表面２７とを有する。第２の中間電極２５は、第３の表面２６と第４の表面２７との間を貫通する１つ以上の第２の貫通孔２８を有する。１つ以上の第２の貫通孔２８は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。
第２の中間電極２５は、第３の表面２６と第４の表面２７との間を貫通する１つ以上の第２の貫通孔２８を有する。第２の中間電極２５は、圧接型半導体装置１の動作時に第２の半導体チップ１５において発生する熱を、第１の共通電極板４０に伝達する。この熱により、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域は、第２の半導体チップ１５の他の領域よりも高い温度を有する。第２の半導体チップ１５に過電流が流れて第２の半導体チップ１５が破損しても、第２の半導体チップ１５の破損個所は、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域に限定される。本実施の形態では、１つ以上の第２の貫通孔２８は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。そのため、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域が破損しても、第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１は、継続して、電力を変換及び制御することができ、高い信頼性を有する。
本実施の形態の圧接型半導体装置１は、第２の中間電極２５と第１の共通電極板４０との間に第２の接続部材３５をさらに含む。第２の接続部材３５及び第２の半導体チップ１５は、１つ以上の第２の貫通孔２８を閉塞する。そのため、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域が破損しても、第２の半導体チップ１５の破片は、１つ以上の第２の貫通孔２８内に閉じ込められる。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１は、継続して、電力を変換及び制御することができ、高い信頼性を有する。
（実施の形態２）
図８を参照して、実施の形態２に係る圧接型半導体装置１ａを説明する。本実施の形態の圧接型半導体装置１ａは、基本的には、実施の形態１の圧接型半導体装置１と同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の圧接型半導体装置１ａは圧接型半導体素子２ａを備える。本実施の形態の圧接型半導体素子２ａは、第１の接続部材３０及び第２の接続部材３５（図２を参照）を含んでいない。第１の共通電極板４０及び第２の半導体チップ１５は、１つ以上の第２の貫通孔２８を閉塞する。特定的には、第１の共通電極板４０及び第２の半導体チップ１５の第４の電極１６は、１つ以上の第２の貫通孔２８を閉塞する。
本実施の形態の圧接型半導体装置１ａの効果を説明する。本実施の形態の圧接型半導体装置１ａは、実施の形態１の圧接型半導体装置１と同様の効果を奏するが、以下の点で異なる。
本実施の形態の圧接型半導体装置１ａは、第１の共通電極板４０及び第２の半導体チップ１５は、１つ以上の第２の貫通孔２８を閉塞する。そのため、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域が破損しても、第２の半導体チップ１５の破片は、１つ以上の第２の貫通孔２８内に閉じ込められる。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ａは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
本実施の形態の圧接型半導体装置１ａは、第１の接続部材３０及び第２の接続部材３５（図２を参照）を含んでいない。そのため、本実施の形態の圧接型半導体装置１ａは、実施の形態１の圧接型半導体装置１に比べて、より少ない部品点数とより簡素な構造を有する。
（実施の形態３）
図９から図１２を参照して、実施の形態３に係る圧接型半導体装置１ｂを説明する。本実施の形態の圧接型半導体装置１ｂは、基本的には、実施の形態１の圧接型半導体装置１と同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の圧接型半導体装置１ｂは圧接型半導体素子２ｂを備える。本実施の形態の圧接型半導体素子２ｂは、第１の中間電極２０ｂを含む。第１の中間電極２０ｂは、第１の表面２１と第２の表面２２との間を貫通する１つ以上の第１の貫通孔２３を有する。図９及び図１０に示されるように、本実施の形態では、第１の中間電極２０ｂは、１つの第１の貫通孔２３を有してもよい。図１２に示されるように、本実施の形態の一変形例では、第１の中間電極２０ｂは、複数の第１の貫通孔２３を有してもよい。１つ以上の第１の貫通孔２３は、円形（図１０及び図１２を参照）であってもよいし、四角形等の他の形状を有してもよい。１つ以上の第１の貫通孔２３は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。１つ以上の第１の貫通孔２３は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８と連通していない。
本実施の形態の圧接型半導体素子２ｂは、第１の中間電極２０ｂと第１の共通電極板４０との間に第１の接続部材３０をさらに含む。第１の接続部材３０及び第１の半導体チップ１０は、１つ以上の第１の貫通孔２３を閉塞する。特定的には、第１の接続部材３０及び第１の半導体チップ１０の第１の電極１１は、１つ以上の第１の貫通孔２３を閉塞する。
本実施の形態では、第１の半導体チップ１０の第３の電極１３は、第１の中間電極２０ｂ及び１つ以上の第１の貫通孔２３の外側に配置される。
本実施の形態の圧接型半導体装置１ｂの効果を説明する。本実施の形態の圧接型半導体装置１ｂは、実施の形態１の圧接型半導体装置１の効果に加えて、以下の効果を奏する。
本実施の形態の第１の中間電極２０ｂは、第１の表面２１と第２の表面２２との間を貫通する１つ以上の第１の貫通孔２３を有する。第１の中間電極２０ｂは、圧接型半導体装置１ｂの動作時に第１の半導体チップ１０において発生する熱を、第１の共通電極板４０に伝達する。この熱により、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域は、第１の半導体チップ１０の他の領域よりも高い温度を有する。第１の半導体チップ１０に過電流が流れて第１の半導体チップ１０が破損しても、第１の半導体チップ１０の破損個所は、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域に限定される。本実施の形態では、１つ以上の第１の貫通孔２３は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。そのため、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域が破損しても、第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｂは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
本実施の形態の圧接型半導体装置１ｂは、第１の中間電極２０ｂと第１の共通電極板４０との間に第１の接続部材３０をさらに含む。第１の接続部材３０及び第１の半導体チップ１０は、１つ以上の第１の貫通孔２３を閉塞する。そのため、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域が破損しても、第１の半導体チップ１０の破片は、１つ以上の第１の貫通孔２３内に閉じ込められる。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｂは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
本実施の形態の圧接型半導体装置１ｂでは、第３の電極１３は、第１の中間電極２０ｂ及び１つ以上の第１の貫通孔２３の外側に配置される。そのため、第１の貫通孔２３内において第１の電極１１が占める面積の割合が増加され得る。そのため、圧接型半導体装置１ｂの動作時に、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域は、第１の半導体チップ１０の他の領域よりも高い温度を有しやすい。第１の半導体チップ１０の外縁部が破損する可能性が低減される。第１の半導体チップ１０の破損個所は、より確実に、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域に限定され得る。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置１ｂは、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
本実施の形態の変形例の圧接型半導体装置では、実施の形態２のように、第１の接続部材３０が省略されて、第１の貫通孔２３が第１の共通電極板４０及び第１の半導体チップ１０によって閉塞されてもよい。本実施の形態の変形例の圧接型半導体装置では、実施の形態２のように、第２の接続部材３５が省略されて、第２の貫通孔２８が第１の共通電極板４０及び第２の半導体チップ１５によって閉塞されてもよい。
（実施の形態４）
図１３及び図１４を参照して、実施の形態４に係る圧接型半導体装置を説明する。本実施の形態の圧接型半導体装置は、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の第１の中間電極２０ｃは、１つ以上の第１の貫通孔２３ｃを有する。１つ以上の第１の貫通孔２３ｃが延在する方向５４ｃは、第１の電極１１の法線５３ｃに対して傾いている。本実施の形態の第２の中間電極２５ｃは、１つ以上の第２の貫通孔２８ｃを有する。１つ以上の第２の貫通孔２８ｃが延在する方向５９ｃは、第２の電極１２の法線５８ｃに対して傾いている。
本実施の形態の圧接型半導体装置の効果を説明する。本実施の形態の圧接型半導体装置は、実施の形態３の圧接型半導体装置１ｂの効果に加えて、以下の効果を奏する。
本実施の形態では、１つ以上の第１の貫通孔２３ｃが延在する方向５４ｃは、第１の電極１１の法線５３ｃに対して傾いている。第１の半導体チップ１０の破片が、１つ以上の第１の貫通孔２３ｃの外周を構成する第１の中間電極２０ｃの内壁に衝突する。第１の半導体チップ１０の破片のエネルギーが、第１の中間電極２０ｃの内壁によって、減衰される。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
本実施の形態では、１つ以上の第２の貫通孔２８ｃが延在する方向５９ｃは、第４の電極１６の法線５８ｃに対して傾いている。第２の半導体チップ１５の破片が、１つ以上の第２の貫通孔２８ｃの外周を構成する第２の中間電極２５ｃの内壁に衝突する。第２の半導体チップ１５の破片のエネルギーが、第２の中間電極２５ｃの内壁によって、減衰される。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
本実施の形態の第１の変形例の圧接型半導体装置では、実施の形態１の圧接型半導体装置１において、第２の中間電極２５が本実施の形態の第２の中間電極２５ｃに置き換えられてもよい。本実施の形態の第２の変形例の圧接型半導体装置では、実施の形態２の圧接型半導体装置１ａにおいて、第２の中間電極２５が本実施の形態の第２の中間電極２５ｃに置き換えられてもよい。本実施の形態の第３の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第１の中間電極２０ｂだけが本実施の形態の第１の中間電極２０ｃに置き換えられてもよい。本実施の形態の第４の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第２の中間電極２５だけが本実施の形態の第２の中間電極２５ｃに置き換えられてもよい。
（実施の形態５）
図１５及び図１６を参照して、実施の形態５に係る圧接型半導体装置を説明する。本実施の形態の圧接型半導体装置は、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の第１の接続部材３０ｄは、１つ以上の第１の貫通孔２３の少なくとも１つに挿入される第１の凸部３１ｄを有する。第１の凸部３１ｄは、１つ以上の第１の貫通孔２３の少なくとも１つに嵌合されてもよい。
本実施の形態の第２の接続部材３５ｄは、１つ以上の第２の貫通孔２８の少なくとも１つに挿入される第２の凸部３６ｄを有する。第２の凸部３６ｄは、１つ以上の第２の貫通孔２８の少なくとも１つに嵌合されてもよい。
本実施の形態の圧接型半導体装置の効果を説明する。本実施の形態の圧接型半導体装置は、実施の形態３の圧接型半導体装置１ｂの効果に加えて、以下の効果を奏する。
本実施の形態の第１の接続部材３０ｄは、１つ以上の第１の貫通孔２３の少なくとも１つに挿入される第１の凸部３１ｄを有する。本実施の形態の第１の接続部材３０ｄにおける第１の半導体チップ１０の破片が衝突する部分は、実施の形態３の第１の接続部材３０における第１の半導体チップ１０の破片が衝突する部分よりも厚い。第１の凸部３１ｄは、第１の半導体チップ１０の破片が第１の接続部材３０ｄに衝突することによって第１の接続部材３０ｄが破損することを防ぐことができる。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
本実施の形態の第２の接続部材３５ｄは、１つ以上の第２の貫通孔２８の少なくとも１つに挿入される第２の凸部３６ｄを有する。本実施の形態の第２の接続部材３５ｄにおける第２の半導体チップ１５の破片が衝突する部分は、実施の形態３の第２の接続部材３５における第２の半導体チップ１５の破片が衝突する部分よりも厚い。第２の凸部３６ｄは、第２の半導体チップ１５の破片が第２の接続部材３５ｄに衝突することによって第２の接続部材３５ｄが破損することを防ぐことができる。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
本実施の形態の第１の変形例の圧接型半導体装置では、実施の形態１の圧接型半導体装置１において、第２の接続部材３５が本実施の形態の第２の接続部材３５ｄに置き換えられてもよい。本実施の形態の第２の変形例の圧接型半導体装置では、実施の形態２の圧接型半導体装置１ａにおいて、第２の接続部材３５が本実施の形態の第２の接続部材３５ｄに置き換えられてもよい。本実施の形態の第３の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第１の接続部材３０だけが本実施の形態の第１の接続部材３０ｄに置き換えられてもよい。本実施の形態の第４の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第２の接続部材３５だけが本実施の形態の第２の接続部材３５ｄに置き換えられてもよい。
（実施の形態６）
図１７及び図１８を参照して、実施の形態６に係る圧接型半導体装置を説明する。本実施の形態の圧接型半導体装置は、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の第１の接続部材３０ｅは、１つ以上の第１の貫通孔２３の少なくとも１つに挿入される第１の弾性部３１ｅを有する。第１の弾性部３１ｅは、１つ以上の第１の貫通孔２３の少なくとも１つが延在する方向５４に伸縮可能である。第１の弾性部３１ｅは、図１７に示されるように、コイルばねであってもよい。第１の弾性部３１ｅは、ゴムのような中実体であってもよい。第１の弾性部３１ｅは、１つ以上の第１の貫通孔２３の少なくとも１つに嵌合されてもよい。
本実施の形態の第２の接続部材３５ｅは、１つ以上の第２の貫通孔２８の少なくとも１つに挿入される第２の弾性部３６ｅを有する。第２の弾性部３６ｅは、１つ以上の第２の貫通孔２８の少なくとも１つが延在する方向５９に伸縮可能である。第２の弾性部３６ｅは、図１８に示されるように、コイルばねであってもよい。第２の弾性部３６ｅは、ゴムのような中実体であってもよい。第２の弾性部３６ｅは、１つ以上の第１の貫通孔２３の少なくとも１つに嵌合されてもよい。
本実施の形態の圧接型半導体装置の効果を説明する。本実施の形態の圧接型半導体装置は、実施の形態３の圧接型半導体装置１ｂの効果に加えて、以下の効果を奏する。
本実施の形態の第１の接続部材３０ｅは、１つ以上の第１の貫通孔２３の少なくとも１つに挿入される第１の弾性部３１ｅを有する。第１の弾性部３１ｅは、第１の半導体チップ１０の破片のエネルギーの一部を吸収することができる。第１の弾性部３１ｅは、第１の半導体チップ１０の破片が第１の接続部材３０ｅに衝突することによって第１の接続部材３０ｅが破損することを防ぐことができる。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
本実施の形態の第２の接続部材３５ｅは、１つ以上の第２の貫通孔２８の少なくとも１つに挿入される第２の弾性部３６ｅを有する。第２の弾性部３６ｅは、第２の半導体チップ１５の破片のエネルギーの一部を吸収することができる。第２の弾性部３６ｅは、第２の半導体チップ１５の破片が第２の接続部材３５ｅに衝突することによって第２の接続部材３５ｅが破損することを防ぐことができる。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
本実施の形態の第１の変形例の圧接型半導体装置では、実施の形態１の圧接型半導体装置１において、第２の接続部材３５が本実施の形態の第２の接続部材３５ｅに置き換えられてもよい。本実施の形態の第２の変形例の圧接型半導体装置では、実施の形態２の圧接型半導体装置１ａにおいて、第２の接続部材３５が本実施の形態の第２の接続部材３５ｅに置き換えられてもよい。本実施の形態の第３の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第１の接続部材３０だけが本実施の形態の第１の接続部材３０ｅに置き換えられてもよい。本実施の形態の第４の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第２の接続部材３５だけが本実施の形態の第２の接続部材３５ｅに置き換えられてもよい。
（実施の形態７）
図１９から図２２を参照して、実施の形態７に係る圧接型半導体装置を説明する。本実施の形態の圧接型半導体装置は、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の第１の接続部材（３０ｆ，３０ｇ）は、押圧部６の押圧方向５５に伸縮可能である第３の弾性部（３３ｆ，３３ｇ）を含む。第３の弾性部（３３ｆ，３３ｇ）は、第１の中間電極２０ｂの上方に位置する。第３の弾性部（３３ｆ，３３ｇ）は、第１の中間電極２０ｂと第１の共通電極板４０との間に配置される。具体的には、第１の接続部材（３０ｆ，３０ｇ）は、第１の枠体３２ａ，３２ｂと第３の弾性部（３３ｆ，３３ｇ）とを含む。第１の枠体３２ａ，３２ｂは、導電性を有してもよい。第１の枠体３２ａ，３２ｂは、金属で形成されてもよい。第３の弾性部（３３ｆ，３３ｇ）は、第１の枠体３２ａ，３２ｂの内側に配置される。第３の弾性部（３３ｆ，３３ｇ）は、第１の枠体３２ｂに挟持されてもよい。第１の接続部材３０ｆの第３の弾性部３３ｆは、図１９に示されるように皿ばねであってもよい。第１の接続部材３０ｇの第３の弾性部３３ｇは、図２１に示されるようにコイルばねであってもよい。
本実施の形態の第２の接続部材（３５ｆ，３５ｇ）は、押圧部６の押圧方向５５に伸縮可能である第４の弾性部（３８ｆ，３８ｇ）を含む。第４の弾性部（３８ｆ，３８ｇ）は、第２の中間電極２５の上方に位置する。第４の弾性部（３８ｆ，３８ｇ）は、第２の中間電極２５と第１の共通電極板４０との間に配置される。具体的には、第２の接続部材（３５ｆ，３５ｇ）は、第２の枠体３７ａ，３７ｂと第４の弾性部（３８ｆ，３８ｇ）とを含む。第２の枠体３７ａ，３７ｂは、導電性を有してもよい。第２の枠体３７ａ，３７ｂは、金属で形成されてもよい。第４の弾性部（３８ｆ，３８ｇ）は、第２の枠体３７ｂの内側に配置される。第４の弾性部（３８ｆ，３８ｇ）は、第２の枠体３７ｂに挟持されてもよい。第２の接続部材３５ｆの第４の弾性部３８ｆは、図２０に示されるように皿ばねであってもよい。第２の接続部材３５ｇの第４の弾性部３８ｇは、図２２に示されるようにコイルばねであってもよい。
本実施の形態の圧接型半導体装置の効果を説明する。本実施の形態の圧接型半導体装置は、実施の形態３の圧接型半導体装置１ｂの効果に加えて、以下の効果を奏する。
本実施の形態の第１の接続部材（３０ｆ，３０ｇ）は、押圧部６の押圧方向５５に伸縮可能である第３の弾性部（３３ｆ，３３ｇ）を含む。第３の弾性部（３３ｆ，３３ｇ）は、第１の半導体チップ１０の破片のエネルギーの一部を吸収することができる。第３の弾性部（３３ｆ，３３ｇ）は、第１の半導体チップ１０の破片が第１の接続部材（３０ｆ，３０ｇ）に衝突することによって第１の接続部材（３０ｆ，３０ｇ）が破損することを防ぐことができる。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
第３の弾性部（３３ｆ，３３ｇ）は、第１の中間電極２０ｂの上方に位置する。第３の弾性部（３３ｆ，３３ｇ）は、第１の半導体チップ１０及び第１の中間電極２０ｂの高さと第２の半導体チップ１５及び第２の中間電極２５の高さとの差を補償し得る。こうして、第３の弾性部（３３ｆ，３３ｇ）は、第１の共通電極板４０及び第２の共通電極板４５によって複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）に均一な圧力が印加されることを可能にする。第３の弾性部（３３ｆ，３３ｇ）は、複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）の一部に高い圧力が印加されて、複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）の一部が破損することを防止することができる。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
本実施の形態の第２の接続部材（３５ｆ，３５ｇ）は、押圧部６の押圧方向５５に伸縮可能である第４の弾性部（３８ｆ，３８ｇ）を含む。第４の弾性部（３８ｆ，３８ｇ）は、第２の半導体チップ１５の破片のエネルギーの一部を吸収することができる。第４の弾性部（３８ｆ，３８ｇ）は、第２の半導体チップ１５の破片が第２の接続部材（３５ｆ，３５ｇ）に衝突することによって第２の接続部材（３５ｆ，３５ｇ）が破損することを防ぐことができる。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
第４の弾性部（３８ｆ，３８ｇ）は、第２の中間電極２５の上方に位置する。第４の弾性部（３８ｆ，３８ｇ）は、第１の半導体チップ１０及び第１の中間電極２０ｂの高さと第２の半導体チップ１５及び第２の中間電極２５の高さとの差を補償し得る。こうして、第４の弾性部（３８ｆ，３８ｇ）は、第１の共通電極板４０及び第２の共通電極板４５によって複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）に均一な圧力が印加されることを可能にする。第４の弾性部（３８ｆ，３８ｇ）は、複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）の一部に高い圧力が印加されて、複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）の一部が破損することを防止することができる。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
本実施の形態の第１の変形例の圧接型半導体装置では、実施の形態１の圧接型半導体装置１において、第２の接続部材３５が本実施の形態の第２の接続部材（３５ｆ，３５ｇ）に置き換えられてもよい。本実施の形態の第２の変形例の圧接型半導体装置では、実施の形態２の圧接型半導体装置１ａにおいて、第２の接続部材３５が本実施の形態の第２の接続部材（３５ｆ，３５ｇ）に置き換えられてもよい。本実施の形態の第３の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第１の接続部材３０だけが本実施の形態の第１の接続部材（３０ｆ，３０ｇ）に置き換えられてもよい。本実施の形態の第４の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第２の接続部材３５だけが本実施の形態の第２の接続部材（３５ｆ，３５ｇ）に置き換えられてもよい。
（実施の形態８）
図２３及び図２４を参照して、実施の形態８に係る圧接型半導体装置１ｈを説明する。本実施の形態の圧接型半導体装置１ｈは、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の１つ以上の第１の貫通孔２３は、圧接型半導体素子２ｈの外部に連通する。特定的には、本実施の形態の圧接型半導体装置１ｈは、圧接型半導体素子２ｈを備える。圧接型半導体素子２ｈは、第１の接続部材３０ｈを含む。第１の接続部材３０ｈは、１つ以上の第１の貫通孔２３に連通する第３の貫通孔３１ｈを有する。第１の共通電極板４０ｈは、第３の貫通孔３１ｈ及び圧接型半導体素子２ｈの外部に連通する第４の貫通孔４２ｈを有する。１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとは、空間４８から流体的に分離される。１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとは、空間４８に連通していない。
圧接型半導体素子２ｈは、第１の半導体チップ１０ｈを含む。本実施の形態の第１の半導体チップ１０ｈにおいて、第１の電極１１ｈは、第３の電極１３ｈの周囲に配置される。第１の電極１１ｈは、第３の電極１３ｈを囲むように、第３の電極１３ｈの周囲に配置されてもよい。第３の電極１３ｈは、第１の電極１１ｈの内側に配置される。第３の電極１３ｈは、１つ以上の第１の貫通孔２３の内側に位置する。
本実施の形態の圧接型半導体素子２ｈは、第３の電極１３ｈに電気的に接続される第３の端子１４をさらに含む。第３の端子１４は、導体１４ａと、導体１４ａの周囲の絶縁層１４ｂとを有する。導体１４ａを通って、圧接型半導体装置１ｈの外部から第１の半導体チップ１０ｈの第３の電極１３ｈに、電流又は電圧が供給される。絶縁層１４ｂは、導体１４ａを、第１の中間電極２０ｂ、第１の接続部材３０ｈ及び第１の共通電極板４０ｈから電気的に絶縁する。第３の端子１４は、１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとの内部を通って、圧接型半導体素子２ｈの外部に引き出される。第３の端子１４は、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈと第３の端子１４との間に外部に連通する隙間４４を空けて、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈ内に配置される。
本実施の形態の圧接型半導体装置１ｈの効果を説明する。本実施の形態の圧接型半導体装置１ｈは、実施の形態３の圧接型半導体装置１ｂの効果と同様であるが、以下の点で異なる。
本実施の形態の１つ以上の第１の貫通孔２３は、圧接型半導体素子２ｈの外部に連通する。１つ以上の第１の貫通孔２３は、筒体５０と第１の共通電極板４０ｈと第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。そのため、第１の半導体チップ１０ｈのうち１つ以上の第１の貫通孔２３に対応する領域が破損しても、第１の半導体チップ１０ｈの破片が、第２の半導体チップ１５と、第１の半導体チップ１０ｈ及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
圧接型半導体装置１ｈの動作時に第１の半導体チップ１０ｈにおいて発生する熱によって、１つ以上の第１の貫通孔２３内の空気などの流体が膨張する。１つ以上の第１の貫通孔２３は圧接型半導体装置１ｈの外部に連通するため、熱膨張した流体が圧接型半導体装置１ｈの外部に排出され得る。本実施の形態の圧接型半導体装置１ｈによれば、熱膨張した流体が圧接型半導体装置１ｈを破損することが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
本実施の形態の第１の接続部材３０ｈは、１つ以上の第１の貫通孔２３に連通する第３の貫通孔３１ｈを有する。第１の共通電極板４０ｈは、第３の貫通孔３１ｈ及び圧接型半導体素子２ｈの外部に連通する第４の貫通孔４２ｈを有する。１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとは、筒体５０と第１の共通電極板４０ｈと第２の共通電極板４５とによって気密封止される空間４８から流体的に分離される。そのため、第１の半導体チップ１０ｈのうち１つ以上の第１の貫通孔２３に対応する領域が破損しても、第１の半導体チップ１０ｈの破片は、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈを通して、圧接型半導体素子２ｈの外部に排出される。第１の半導体チップ１０ｈの破片が、第２の半導体チップ１５と、第１の半導体チップ１０ｈ及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
圧接型半導体装置１ｈの動作時に第１の半導体チップ１０ｈにおいて発生する熱によって膨張した１つ以上の第１の貫通孔２３内の空気などの流体は、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈを通して、圧接型半導体装置１ｈの外部に排出され得る。本実施の形態の圧接型半導体装置１ｈによれば、熱膨張した流体が圧接型半導体装置１ｈを破損することが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
本実施の形態の圧接型半導体素子２ｈは、第３の電極１３ｈに電気的に接続される端子（第３の端子１４）をさらに含む。第３の電極１３ｈは、１つ以上の第１の貫通孔２３の内側に位置する。第１の電極１１ｈは、第３の電極１３ｈを囲むように、第３の電極１３ｈの周囲に配置される。端子（第３の端子１４）は、１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとの内部を通って、圧接型半導体素子２ｈの外部に引き出される。端子（第３の端子１４）は、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈと端子（第３の端子１４）との間に、圧接型半導体素子２ｈの外部に連通する隙間４４を空けて、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈ内に配置される。そのため、第１の半導体チップ１０ｈのうち１つ以上の第１の貫通孔２３に対応する領域が破損しても、第１の半導体チップ１０ｈの破片は、隙間４４を通して、圧接型半導体素子２ｈの外部に排出される。第１の半導体チップ１０ｈの破片が、第２の半導体チップ１５と、第１の半導体チップ１０ｈ及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
圧接型半導体装置１ｈの動作時に第１の半導体チップ１０ｈにおいて発生する熱によって膨張した１つ以上の第１の貫通孔２３内の空気などの流体は、隙間４４を通して、圧接型半導体装置１ｈの外部に排出され得る。本実施の形態の圧接型半導体装置１ｈによれば、熱膨張した流体が圧接型半導体装置１ｈを破損することが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
本実施の形態では、第１の電極１１ｈは、第３の電極１３ｈを囲むように、第３の電極１３ｈの周囲に配置される。第１の電極１１ｈ上の第１の中間電極２０ｂは、第１の半導体チップ１０ｈの表面に偏りなく配置され得る。第１の中間電極２０ｂによって、第１の半導体チップ１０ｈは均一に押圧され得る。本実施の形態の圧接型半導体装置１ｈによれば、第１の中間電極２０ｂによって第１の半導体チップ１０ｈを不均一に押圧することによって生じ得る、第１の半導体チップ１０ｈの電気的特性が変動することと、第１の半導体チップ１０ｈが割れることとが抑制され得る。本実施の形態の圧接型半導体装置１ｈは、高い信頼性を有する。また、本実施の形態の圧接型半導体装置１ｈでは、第１の中間電極２０ｂは第１の半導体チップ１０ｈの表面に偏りなく配置され得るので、第１の電極１１ｈ上の第１の中間電極２０ｂは、第１の半導体チップ１０ｈを均一に冷却することができる。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
本実施の形態では、第３の電極１３ｈは、１つ以上の第１の貫通孔２３の内側に位置する。端子（第３の端子１４）は、１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとの内部に収容されている。そのため、１つ以上の第１の貫通孔２３の内側に位置する第３の電極１３ｈに電気的に接続される端子（第３の端子１４）は、圧接型半導体装置１ｈの外部に引き出され得る。また、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈによって、端子（第３の端子１４）は、１つ以上の第１の貫通孔２３の内側に位置する第３の電極１３ｈに対して高い精度で位置決めされ得る。端子（第３の端子１４）は、第１の中間電極２０ｂに対して第１の共通電極板４０ｈ及び第１の接続部材３０ｈをアライメントするガイド１９として機能し得る。そのため、第１の中間電極２０ｂに対する第１の共通電極板４０ｈ及び第１の接続部材３０ｈのアライメント精度が向上され得る。さらに、端子（第３の端子１４）は、１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈ内に収容されている。そのため、押圧部６によって圧接型半導体素子２ｈが押圧されても、端子（第３の端子１４）に大きな圧力が加わることが防止され得る。本実施の形態の圧接型半導体装置１ｈによれば、端子（第３の端子１４）が断線することが抑制され得る。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
（実施の形態９）
図２５を参照して、実施の形態９に係る圧接型半導体装置１ｉを説明する。本実施の形態の圧接型半導体装置１ｉは、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の１つ以上の第２の貫通孔２８は、圧接型半導体素子２ｉの外部に連通する。特定的には、本実施の形態の圧接型半導体装置１ｉは、圧接型半導体素子２ｉを備える。圧接型半導体素子２ｉは、第２の接続部材３５ｉを含む。第２の接続部材３５ｉは、１つ以上の第２の貫通孔２８に連通する第５の貫通孔３９ｉを有する。第１の共通電極板４０ｉは、第５の貫通孔３９ｉ及び圧接型半導体素子２ｉの外部に連通する第６の貫通孔４２ｉを有する。１つ以上の第２の貫通孔２８と第５の貫通孔３９ｉと第６の貫通孔４２ｉとは、空間４８から流体的に分離される。１つ以上の第２の貫通孔２８と第５の貫通孔３９ｉと第６の貫通孔４２ｉとは、空間４８に連通していない。
本実施の形態の圧接型半導体装置１ｉの効果を説明する。本実施の形態の圧接型半導体装置１ｉは、実施の形態３の圧接型半導体装置１ｂの効果と同様であるが、以下の点で異なる。
本実施の形態の１つ以上の第２の貫通孔２８は、圧接型半導体素子２ｉの外部に連通する。１つ以上の第２の貫通孔２８は、筒体５０と第１の共通電極板４０ｉと第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。そのため、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域が破損しても、第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｉは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
圧接型半導体装置１ｉの動作時に第２の半導体チップ１５において発生する熱によって、１つ以上の第２の貫通孔２８内の空気などの流体が膨張する。１つ以上の第２の貫通孔２８は圧接型半導体装置１ｉの外部に連通するため、熱膨張した流体が圧接型半導体装置１ｉの外部に排出され得る。本実施の形態の圧接型半導体装置１ｉによれば、熱膨張した流体が圧接型半導体装置１ｉを破損することが防止される。本実施の形態の圧接型半導体装置１ｉは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
本実施の形態の第２の接続部材３５ｉは、１つ以上の第２の貫通孔２８に連通する第５の貫通孔３９ｉを有する。第１の共通電極板４０ｉは、第５の貫通孔３９ｉ及び圧接型半導体素子２ｉの外部に連通する第６の貫通孔４２ｉを有する。１つ以上の第２の貫通孔２８と第５の貫通孔３９ｉと第６の貫通孔４２ｉとは、筒体５０と第１の共通電極板４０ｉと第２の共通電極板４５とによって気密封止される空間４８から流体的に分離される。そのため、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域が破損しても、第２の半導体チップ１５の破片は、１つ以上の第２の貫通孔２８、第５の貫通孔３９ｉ及び第６の貫通孔４２ｉを通して、圧接型半導体素子２ｉの外部に排出される。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｉは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
圧接型半導体装置１ｉの動作時に第２の半導体チップ１５において発生する熱によって膨張した１つ以上の第２の貫通孔２８内の空気などの流体は、１つ以上の第２の貫通孔２８、第５の貫通孔３９ｉ及び第６の貫通孔４２ｉを通して、圧接型半導体装置１ｉの外部に排出され得る。本実施の形態の圧接型半導体装置１ｉによれば、熱膨張した流体が圧接型半導体装置１ｉを破損することが防止される。本実施の形態の圧接型半導体装置１ｉは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
図２６を参照して、本実施の形態の変形例の圧接型半導体装置１ｊは、圧接型半導体素子２ｊを備えてもよい。特定的には、本実施の形態の変形例の圧接型半導体装置１ｊは、実施の形態８の圧接型半導体装置１ｉにおいて、第２の接続部材３５ｉは、１つ以上の第２の貫通孔２８に連通する第５の貫通孔３９ｉを有し、第１の共通電極板４０ｊは、第５の貫通孔３９ｉ及び圧接型半導体素子２ｉの外部に連通する第６の貫通孔４２ｉを有してもよい。本実施の形態の変形例の圧接型半導体装置１ｊは、実質的に、本実施の形態の圧接型半導体装置１ｊの効果と実施の形態８の圧接型半導体装置１ｈの効果とを有する。
（実施の形態１０）
図２７を参照して、実施の形態１０に係る圧接型半導体装置１ｋを説明する。本実施の形態の圧接型半導体装置１ｋは、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の圧接型半導体装置１ｋでは、押圧部６ｋの間に、複数の圧接型半導体素子２ｂがスタックされる。具体的には、押圧部６ｋの第１の板６３と第２の板６４との間に、複数の圧接型半導体素子２ｂがスタックされている。スタックされた複数の圧接型半導体素子２ｂは、互いに電気的に直列接続される。具体的には、複数の圧接型半導体素子２ｂの間に少なくとも１つの導電板６７が配置される。より特定的には、複数の圧接型半導体素子２ｂと複数の導電板６７とが交互にスタックされる。複数の圧接型半導体素子２ｂは、複数の導電板６７を介して、互いに電気的に直列接続される。導電板６７は、第１の半導体チップ１０及び第２の半導体チップ１５において発生した熱を圧接型半導体装置１ｋの外部に放散させる放熱板として機能してもよい。導電板６７は、例えば、金属板であってもよい。導電板６７による冷却効率を向上させるために、導電板６７はフィンを有してもよい。
第１の端子４１は、複数の圧接型半導体素子２ｂのうち第１の板６３に最も近い圧接型半導体素子２ｂの第１の共通電極板４０に設けられる。第２の端子４６は、複数の圧接型半導体素子２ｂのうち第２の板６４に最も近い圧接型半導体素子２ｂの第２の共通電極板４５に設けられる。
押圧部６ｋは、スタックされた複数の圧接型半導体素子２ｂを押圧する。具体的には、押圧部６ｋは、第１の板６３と、第２の板６４と、第２の弾性部材６５と、絶縁板６６とをさらに含んでもよい。第２の弾性部材６５は、第１の板６３と導電板６７との間、及び、第２の板６４と導電板６７との間に配置される。第２の弾性部材６５は、皿ばねまたは板ばねであってもよい。第２の弾性部材６５によって、第１の半導体チップ１０及び第２の半導体チップ１５は均一な力で押圧され得る。導電板６７と第２の弾性部材６５とを電気的に絶縁するために、導電板６７と第２の弾性部材６５との間に絶縁板６６が配置される。
押圧部６ｋは、第１の板６３と及び第２の板６４を、第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧する。例えば、ロッド６１のボルトにナット６２を締め付けることによって、第１の板６３と及び第２の板６４は、第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧されてもよい。こうして、第１の共通電極板４０及び第２の共通電極板４５は、第１の半導体チップ１０及び第２の半導体チップ１５に電気的に接続され、スタックされた複数の圧接型半導体素子２ｂは、互いに電気的に直列接続される。押圧部６ｋは、他の押圧手段を含んでもよい。
本実施の形態の圧接型半導体装置１ｋの効果を説明する。本実施の形態の圧接型半導体装置１ｋは、実施の形態３の圧接型半導体装置１ｂの効果に加えて、以下の効果を奏する。
本実施の形態の圧接型半導体装置１ｋでは、押圧部６ｋの間に複数の圧接型半導体素子２ｂがスタックされ、スタックされた複数の圧接型半導体素子２ｂは互いに電気的に直列接続される。複数の圧接型半導体素子２ｂの１つにおける第１の半導体チップ１０が短絡すると、複数の圧接型半導体素子２ｂの１つは短絡するものの、他の複数の圧接型半導体素子２ｂは正常に動作し得る。複数の圧接型半導体素子２ｂの１つにおける第１の半導体チップ１０が短絡しても、本実施の形態の圧接型半導体装置１ｋは、継続して、電力を変換及び制御することができる。本実施の形態の圧接型半導体装置１ｋは、高い信頼性及び優れた冗長性を有する。
本実施の形態の圧接型半導体装置１ｋでは、スタックされた複数の圧接型半導体素子２ｂは互いに電気的に直列接続される。そのため、圧接型半導体装置１ｋの第１の端子４１及び第２の端子４６の間に、大きな電圧を印加することができる。本実施の形態の圧接型半導体装置１ｋは、実施の形態３の圧接型半導体装置１ｂよりも、大きな耐圧（印加可能電圧）を有する。
本実施の形態の圧接型半導体装置１ｋは、複数の圧接型半導体素子２ｂの間に、放熱板である少なくとも１つの導電板６７をさらに備えてもよい。放熱板である少なくとも１つの導電板６７は、第１の半導体チップ１０及び第２の半導体チップ１５において発生する熱を、圧接型半導体装置１ｋの外部に効率的に放散させることができる。
本実施の形態の変形例の圧接型半導体装置では、スタックされる複数の圧接型半導体素子２ｂは、例えば、実施の形態１から実施の形態９及びこれらの変形例の圧接型半導体素子のいずれかであってもよい。
今回開示された実施の形態及びそれらの変形例はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１から実施の形態１０及びそれらの変形例の少なくとも２つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１，１ａ，１ｂ，１ｈ，１ｉ，１ｊ，１ｋ 圧接型半導体装置、２，２ａ，２ｂ，２ｈ，２ｉ，２ｊ 圧接型半導体素子、６，６ｋ 押圧部、１０，１０ｈ 第１の半導体チップ、１１，１１ｈ 第１の電極、１２ 第２の電極、１３，１３ｈ 第３の電極、１４ 第３の端子、１４ａ 導体、１４ｂ 絶縁層、１５ 第２の半導体チップ、１６ 第４の電極、１７ 第５の電極、１８，１８ａ 第１の弾性部材、１９ ガイド、２０，２０ｂ，２０ｃ 第１の中間電極、２１ 第１の表面、２２ 第２の表面、２３，２３ｃ 第１の貫通孔、２５，２５ｃ 第２の中間電極、２６ 第３の表面、２７ 第４の表面、２８，２８ｃ 第２の貫通孔、３０，３０ｄ，３０ｅ，３０ｆ，３０ｇ，３０ｈ 第１の接続部材、３１ｄ 第１の凸部、３１ｅ 第１の弾性部、３１ｈ 第３の貫通孔、３２ａ，３２ｂ 第１の枠体、３３ｆ，３３ｇ 第３の弾性部、３５，３５ｄ，３５ｅ，３５ｆ，３５ｇ，３５ｉ 第２の接続部材、３６ｄ 第２の凸部、３６ｅ 第２の弾性部、３７ａ，３７ｂ 第２の枠体、３８ｆ，３８ｇ 第４の弾性部、３９ｉ 第５の貫通孔、４０，４０ｈ，４０ｉ，４０ｊ 第１の共通電極板、４１ 第１の端子、４２ｈ 第４の貫通孔、４２ｉ 第６の貫通孔、４４ 隙間、４５ 第２の共通電極板、４６ 第２の端子、４８ 空間、５０ 筒体、５１ 封止部材、５３ｃ 第１の電極の法線、５４，５４ｃ 第１の貫通孔の延在方向、５５ 押圧方向、５８ｃ 第２の電極の法線、５９，５９ｃ 第２の貫通孔の延在方向、６１ ロッド、６２ ナット、６３ 第１の板、６４ 第２の板、６５ 第２の弾性部材、６６ 絶縁板、６７ 導電板。

Claims (19)

  1. 圧接型半導体素子と、前記圧接型半導体素子を押圧する押圧部とを備え、
    前記圧接型半導体素子は、
    第１の電極と第２の電極と第３の電極とを有する３端子型の第１の半導体チップと、
    第４の電極と第５の電極とを有する２端子型の第２の半導体チップと、
    前記第１の半導体チップの前記第１の電極上の第１の中間電極と、
    前記第２の半導体チップの前記第４の電極上の第２の中間電極と、
    前記第１の半導体チップと前記第２の半導体チップと前記第１の中間電極と前記第２の中間電極とを挟持する第１の共通電極板及び第２の共通電極板と、
    前記第１の共通電極板及び前記第２の共通電極板に機械的に接続される筒体とを含み、
    前記筒体と前記第１の共通電極板と前記第２の共通電極板とは、前記第１の半導体チップと、前記第２の半導体チップと、前記第１の中間電極と、前記第２の中間電極とを気密封止し、
    前記第１の共通電極板及び前記第２の共通電極板は、前記押圧部によって前記第１の半導体チップ及び前記第２の半導体チップの方に押圧されながら、前記第１の半導体チップ及び前記第２の半導体チップに電気的に接続され、
    前記第２の半導体チップは、前記第１の半導体チップに電気的に並列接続され、
    前記第１の中間電極は、前記第１の半導体チップの前記第１の電極に対向する第１の表面と、前記第１の表面と反対側の第２の表面とを有し、
    前記第２の中間電極は、前記第２の半導体チップの前記第４の電極に対向する第３の表面と、前記第３の表面と反対側の第４の表面とを有し、
    前記第２の中間電極は、前記第３の表面と前記第４の表面との間を貫通する１つ以上の第２の貫通孔を有し、
    前記１つ以上の第２の貫通孔は、前記筒体と前記第１の共通電極板と前記第２の共通電極板とによって気密封止される空間から流体的に分離されている、圧接型半導体装置。
  2. 前記１つ以上の第２の貫通孔が延在する方向は、前記第４の電極の法線に対して傾いている、請求項１に記載の圧接型半導体装置。
  3. 前記圧接型半導体素子は、前記第２の中間電極と前記第１の共通電極板との間に第２の接続部材をさらに含み、
    前記第２の接続部材及び前記第２の半導体チップは、前記１つ以上の第２の貫通孔を閉塞する、請求項１または請求項２に記載の圧接型半導体装置。
  4. 前記第２の接続部材は、前記１つ以上の第２の貫通孔の少なくとも１つに挿入される第２の凸部を有する、請求項３に記載の圧接型半導体装置。
  5. 前記第２の接続部材は、前記１つ以上の第２の貫通孔の少なくとも１つに挿入される第２の弾性部を有し、
    前記第２の弾性部は、前記１つ以上の第２の貫通孔の前記少なくとも１つが延在する方向に伸縮可能である、請求項３に記載の圧接型半導体装置。
  6. 前記第２の接続部材は、前記押圧部の押圧方向に伸縮可能である第４の弾性部を含み、
    前記第４の弾性部は、前記第２の中間電極の上方に位置する、請求項３に記載の圧接型半導体装置。
  7. 前記１つ以上の第２の貫通孔は、前記圧接型半導体素子の外部に連通する、請求項１または請求項２に記載の圧接型半導体装置。
  8. 前記圧接型半導体素子は、前記第２の中間電極と前記第１の共通電極板との間に第２の接続部材をさらに含み、
    前記第２の接続部材は、前記１つ以上の第２の貫通孔に連通する第５の貫通孔を有し、
    前記第１の共通電極板は、前記第５の貫通孔及び前記圧接型半導体素子の前記外部に連通する第６の貫通孔を有し、
    前記１つ以上の第２の貫通孔と前記第５の貫通孔と前記第６の貫通孔とは、前記空間から流体的に分離される、請求項７に記載の圧接型半導体装置。
  9. 前記第１の中間電極は、前記第１の表面と前記第２の表面との間を貫通する１つ以上の第１の貫通孔を有し、
    前記１つ以上の第１の貫通孔は、前記筒体と前記第１の共通電極板と前記第２の共通電極板とによって気密封止される前記空間から流体的に分離されている、請求項１から請求項８のいずれか１項に記載の圧接型半導体装置。
  10. 前記１つ以上の第１の貫通孔が延在する方向は、前記第１の電極の法線に対して傾いている、請求項９に記載の圧接型半導体装置。
  11. 前記第３の電極は、前記第１の中間電極及び前記１つ以上の第１の貫通孔の外側に配置される、請求項９または請求項１０に記載の圧接型半導体装置。
  12. 前記圧接型半導体素子は、前記第１の中間電極と前記第１の共通電極板との間に第１の接続部材をさらに含み、
    前記第１の接続部材及び前記第１の半導体チップは、前記１つ以上の第１の貫通孔を閉塞する、請求項９から請求項１１のいずれか１項に記載の圧接型半導体装置。
  13. 前記第１の接続部材は、前記１つ以上の第１の貫通孔の少なくとも１つに挿入される第１の凸部を有する、請求項１２に記載の圧接型半導体装置。
  14. 前記第１の接続部材は、前記１つ以上の第１の貫通孔の少なくとも１つに挿入される第１の弾性部を有し、
    前記第１の弾性部は、前記１つ以上の第１の貫通孔の前記少なくとも１つが延在する方向に伸縮可能である、請求項１２に記載の圧接型半導体装置。
  15. 前記第１の接続部材は、前記押圧部の押圧方向に伸縮可能である第３の弾性部を含み、
    前記第３の弾性部は、前記第１の中間電極の上方に位置する、請求項１２に記載の圧接型半導体装置。
  16. 前記１つ以上の第１の貫通孔は、前記圧接型半導体素子の外部に連通する、請求項９または請求項１０に記載の圧接型半導体装置。
  17. 前記圧接型半導体素子は、前記第１の中間電極と前記第１の共通電極板との間に第１の接続部材をさらに含み、
    前記第１の接続部材は、前記１つ以上の第１の貫通孔に連通する第３の貫通孔を有し、
    前記第１の共通電極板は、前記第３の貫通孔及び前記圧接型半導体素子の前記外部に連通する第４の貫通孔を有し、
    前記１つ以上の第１の貫通孔と前記第３の貫通孔と前記第４の貫通孔とは、前記空間から流体的に分離される、請求項１６に記載の圧接型半導体装置。
  18. 前記圧接型半導体素子は、前記第３の電極に電気的に接続される端子をさらに含み、
    前記第３の電極は、前記１つ以上の第１の貫通孔の内側に位置し、
    前記第１の電極は、前記第３の電極を囲むように、前記第３の電極の周囲に配置され、
    前記端子は、前記１つ以上の第１の貫通孔と前記第３の貫通孔と前記第４の貫通孔との内部を通って、前記圧接型半導体素子の前記外部に引き出され、
    前記端子は、前記１つ以上の第１の貫通孔、前記第３の貫通孔及び前記第４の貫通孔と前記端子との間に前記外部に連通する隙間を空けて、前記１つ以上の第１の貫通孔、前記第３の貫通孔及び前記第４の貫通孔内に配置される、請求項１７に記載の圧接型半導体装置。
  19. 前記押圧部の間に、複数の前記圧接型半導体素子がスタックされ、
    前記スタックされた前記複数の前記圧接型半導体素子は、互いに電気的に直列接続され、
    前記押圧部は、前記スタックされた前記複数の前記圧接型半導体素子を押圧する、請求項１から請求項１８のいずれか１項に記載の圧接型半導体装置。
JP2017520274A 2015-05-26 2016-03-25 圧接型半導体装置 Active JP6407422B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015106475 2015-05-26
JP2015106475 2015-05-26
PCT/JP2016/059693 WO2016189953A1 (ja) 2015-05-26 2016-03-25 圧接型半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016189953A1 JPWO2016189953A1 (ja) 2018-02-08
JP6407422B2 true JP6407422B2 (ja) 2018-10-17

Family

ID=57393155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017520274A Active JP6407422B2 (ja) 2015-05-26 2016-03-25 圧接型半導体装置

Country Status (5)

Country Link
US (1) US10147699B2 (ja)
EP (1) EP3306649A4 (ja)
JP (1) JP6407422B2 (ja)
CN (1) CN107533983B (ja)
WO (1) WO2016189953A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6877251B2 (ja) * 2017-06-09 2021-05-26 三菱電機株式会社 電力用半導体装置
WO2020152797A1 (ja) 2019-01-23 2020-07-30 三菱電機株式会社 圧接型半導体装置
US11742313B2 (en) * 2019-03-12 2023-08-29 Mitsubishi Electric Corporation Pressure-contact semiconductor device
DE212021000316U1 (de) * 2020-02-20 2022-11-16 Hitachi Energy Switzerland Ag Leistungshalbleitermodul
US11776874B2 (en) * 2020-03-24 2023-10-03 Solaredge Technologies Ltd. Apparatus and method for holding a heat generating device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3975758A (en) * 1975-05-27 1976-08-17 Westinghouse Electric Corporation Gate assist turn-off, amplifying gate thyristor and a package assembly therefor
JPH0693468B2 (ja) * 1988-08-09 1994-11-16 株式会社東芝 圧接平型半導体装置
JP3256636B2 (ja) 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
DE19530264A1 (de) * 1995-08-17 1997-02-20 Abb Management Ag Leistungshalbleitermodul
JPH1093085A (ja) 1996-09-19 1998-04-10 Hitachi Ltd 半導体デバイスのパッケージ及びそれを用いた電力変換装置
CN1254443A (zh) * 1997-03-26 2000-05-24 株式会社日立制作所 扁平型半导体装置和使用该装置的电力变换装置
JPH10335579A (ja) * 1997-05-27 1998-12-18 Toshiba Corp 大電力半導体モジュール装置
JPH11187642A (ja) 1997-12-17 1999-07-09 Toshiba Corp 電力変換装置
JP2930074B1 (ja) * 1998-06-02 1999-08-03 富士電機株式会社 半導体装置
DE19843309A1 (de) * 1998-09-22 2000-03-23 Asea Brown Boveri Kurzschlussfestes IGBT Modul
US20020145188A1 (en) * 1999-09-07 2002-10-10 Hironori Kodama Flat semiconductor device and power converter employing the same
JP2001230373A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 平型半導体装置及びこれを用いた電力変換器
EP1403923A1 (en) * 2002-09-27 2004-03-31 Abb Research Ltd. Press pack power semiconductor module
JP2004311699A (ja) 2003-04-07 2004-11-04 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
CA2715344C (en) 2008-02-14 2014-08-19 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same
JP5203032B2 (ja) * 2008-04-28 2013-06-05 本田技研工業株式会社 圧接型半導体装置
JP2013179231A (ja) * 2012-02-29 2013-09-09 Meidensha Corp 半導体モジュール
JP2015026667A (ja) * 2013-07-25 2015-02-05 株式会社明電舎 半導体モジュール
JP6314433B2 (ja) * 2013-11-12 2018-04-25 株式会社デンソー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20180277508A1 (en) 2018-09-27
US10147699B2 (en) 2018-12-04
JPWO2016189953A1 (ja) 2018-02-08
WO2016189953A1 (ja) 2016-12-01
EP3306649A1 (en) 2018-04-11
WO2016189953A9 (ja) 2017-09-28
EP3306649A4 (en) 2019-01-16
CN107533983B (zh) 2020-06-05
CN107533983A (zh) 2018-01-02

Similar Documents

Publication Publication Date Title
JP6407422B2 (ja) 圧接型半導体装置
US10522517B2 (en) Half-bridge power semiconductor module and manufacturing method therefor
JP2015135895A (ja) 半導体モジュール
US9622368B2 (en) Semiconductor device
US10325895B2 (en) Semiconductor module
US20140054751A1 (en) Semiconductor device
US10312213B2 (en) Power semiconductor device comprising a substrate and load current terminal elements
WO2017159029A1 (ja) 半導体モジュール
US10037978B2 (en) Semiconductor module and stack arrangement of semiconductor modules
EP2693473B1 (en) Electronic semiconductor device intended for mounting in a pressed stack assembly, and a pressed stack assembly comprising such a device
KR20150111851A (ko) 전력 반도체 장치
KR102224471B1 (ko) 전력 반도체 디바이스
US9209099B1 (en) Power semiconductor module
JP7070661B2 (ja) 半導体装置
JP6860453B2 (ja) パワー半導体モジュール
CN105702665A (zh) 半导体装置
US20240030096A1 (en) Power block based on top-side cool surface-mount discrete devices with double-sided heat sinking
JP7183354B1 (ja) 半導体モジュール
KR102413991B1 (ko) Pcb 일체형 고속 스위칭 전력변환 장치
JP6922002B2 (ja) 半導体装置
KR101754923B1 (ko) 고 전자이동도 트랜지스터 기반 전력 모듈
JP5970790B2 (ja) 半導体モジュール
CN116417419A (zh) 包括衬底、功率半导体部件和压力体的功率半导体模块
JP5975915B2 (ja) 半導体モジュール
CN112420681A (zh) 一种芯片封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6407422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250