JP6877251B2

JP6877251B2 - 電力用半導体装置

Info

Publication number: JP6877251B2
Application number: JP2017114543A
Authority: JP
Inventors: 万里子 ▲高▼原; 耕三原田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-06-09
Filing date: 2017-06-09
Publication date: 2021-05-26
Anticipated expiration: 2037-06-09
Also published as: JP2018207078A

Description

本発明は電力用半導体装置に関し、特に圧力接触型の電力用半導体コアモジュールを備える電力用半導体装置に関するものである。

近年、環境負荷の低減および高出力化の観点から、制御端子と制御回路基板との電気的接続がはんだの代わりに弾性力を用いた圧力接触によりなされた、様々な電力用半導体装置が提案されている。たとえば特表２００４−５２８７２４号公報（特許文献１）には、複数の半導体チップと、その真上のカバープレートとが、バネ状の接触要素により電気的に接続された高出力半導体モジュールが開示されている。特表２００４−５２８７２４号公報の高出力半導体モジュールでは、予備テストされた複数個のサブモジュールが１つのモジュールハウジング要素内に並列に配置される。半導体チップであるＩＧＢＴ（Insulated Gate Bipolar Transistor）のゲート電極が、ボンディングワイヤを介して、半導体チップの側方に配置されたゲートランナーに接続される。これにより、複数の半導体チップのそれぞれが、１本の共有のゲート信号導体に集められる。

しかしこのような構造においては、半導体チップのゲート電極は、ボンディングワイヤを介して、半導体チップの平面視における外側に配置されたゲートランナーに接続される。このためボンディングワイヤおよびゲートランナーの配置される領域分だけ、高出力半導体モジュール全体の平面積が増加する。したがってこのような構成は、高出力半導体モジュール全体の小型化には適さないと考えられる。

一方、たとえば特開平１１−３９９５号公報（特許文献２）の半導体装置においては、半導体チップのゲート電極が、半導体チップの真上に延びるコンタクトプローブを介してゲート端子に接続された構成を有している。このため半導体チップからゲート端子への接続経路が半導体チップの平面視における外側に配置されることはなく、半導体装置の小型化がなされている。

特表２００４−５２８７２４号公報特開平１１−３９９５号公報

しかし特開平１１−３９９５号公報の半導体装置においては、複数のコンタクトプローブの先端が直接半導体チップの表面に接触するため、これが半導体チップの表面を損傷する恐れがある。つまり、半導体チップの表面の損傷を減らす観点から、ゲート電極に繋がるコンタクトプローブ以外の配線については、当該半導体チップの表面以外の導電性材料の部材に接続されることが好ましい。

また特開平１１−３９９５号公報のように複数のコンタクトプローブが直接半導体チップの表面に接続されそこから電気信号を出力する構成は、半導体チップの表面上のうちコンタクトプローブを接触させ外部との通電が可能な範囲を狭めることとなる。このためコンタクトプローブによる電気信号の入出力の電気的安定性に乏しくなる可能性がある。

本発明は以上の問題に鑑みなされたものであり、その目的は、半導体チップに直接接続される配線の数を減少させ半導体チップの表面の保護効果および電気的安定性向上効果が確保され、かつ小型化された電力用半導体装置を提供することである。

本発明の電力用半導体装置は、自己消弧型半導体素子領域と、ダイオード領域とが、平面視にて複数並ぶ電力用半導体装置である。自己消弧型半導体素子領域は、平面視における電力用半導体装置の最外部に、ダイオード領域を囲むように配置されている。自己消弧型半導体素子領域は、導電性ベースプレートと、その上の下側金属板と、その上の電力用半導体チップと、その上の上側金属板と、その上の支持部材と、その上の導電性カバープレートと、導電性部材および信号端子とを備える。導電性部材および信号端子は支持部材内を上側金属板側から導電性カバープレート側まで貫通するように配置される。信号端子は支持部材および上側金属板の双方を貫通する。信号端子は自己消弧型半導体素子領域に含まれる電力用半導体チップのゲートと接続する。
本発明の電力用半導体装置は、導電性ベースプレートと、その上の下側金属板と、その上の電力用半導体チップと、その上の上側金属板と、その上の支持部材と、その上の導電性カバープレートと、導電性部材および信号端子とを備える。導電性部材および信号端子は支持部材内を上側金属板側から導電性カバープレート側まで貫通するように配置される。信号端子は支持部材および上側金属板の双方を貫通する。

本発明によれば、導電性部材が上側金属板に接するように配置されるため、電力用半導体チップの表面に直接接触する導電性部材の数を減らすことにより、半導体チップの表面の保護効果および電気的安定性向上効果が得られる。また信号端子は半導体チップ上の部材を貫通するように真上へ延びるため、電力用半導体装置が小型化される。

本発明に係る電力用半導体装置の一部の領域の概略平面図である。実施の形態１の第１例に係る、図１中のＡ−Ａ線に沿う、１つの自己消弧型半導体素子領域の概略断面図である。図２中のＩＩＩ−ＩＩＩ線に沿う、自己消弧型半導体素子の部分の構成を示す概略平面図である。図２中のＩＶ−ＩＶ線に沿う、上側金属板の部分の構成を示す概略平面図である。図２中のＶ−Ｖ線に沿う、実施の形態１の第１例に係る支持部材の構成を示す概略平面図である。実施の形態１の第２例に係る、図１中のＡ−Ａ線に沿う、１つの自己消弧型半導体素子領域の概略断面図である。実施の形態１の第３例に係る、図１中のＡ−Ａ線に沿う、１つの自己消弧型半導体素子領域の概略断面図である。図２中のＶＩＩＩ−ＶＩＩＩ線に沿う、エミッタ用基板の平面視における態様を示す概略平面図である。図２中のＩＸ−ＩＸ線に沿う、ゲート用基板の平面視における態様を示す概略平面図である。実施の形態１の第４例に係る、図１中のＡ−Ａ線に沿う、１つの自己消弧型半導体素子の領域の概略断面図である。図１０中のＸＩ−ＸＩ線に沿う、実施の形態１の第４例に係る支持部材の構成を示す概略平面図である。実施の形態１の第５例に係る支持部材の構成を示す概略平面図である。実施の形態２に係る支持部材の構成を示す概略平面図である。図１３中のＸＩＶ−ＸＩＶ線に沿う、実施の形態２の自己消弧型半導体素子領域に含まれる一の信号端子の領域の構成を示す概略断面図である。図１３中のＸＶ−ＸＶ線に沿う、実施の形態２の自己消弧型半導体素子領域に含まれる他の信号端子の領域の構成を示す概略断面図である。実施の形態３に係る、図１中のＡ−Ａ線に沿う、１つの自己消弧型半導体素子の領域の概略断面図である。図１６中の点線で囲まれた領域ＸＶＩＩ内の信号端子の構成を示す概略図である。

以下、本発明の実施の形態について図に基づいて説明する。
実施の形態１．
まず本実施の形態の第１例の電力用半導体装置の構成について、図１〜図９（図６，図７を除く）を用いて説明する。なお、説明の便宜のため、Ｘ方向、Ｙ方向、Ｚ方向が導入されている。図１の電力用半導体装置１０１の概略平面図において、Ｘ方向は図の左右方向に相当し、Ｙ方向は図の上下方向に相当し、Ｚ方向は図の紙面に垂直な方向に相当する。図１は電力用半導体装置１０１の一部の領域の平面態様を示している。

図１を参照して、本発明に係る電力用半導体装置１０１は、電力用半導体コアモジュール１０２を有している。電力用半導体装置１０１においては、たとえば４つの電力用半導体コアモジュール１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄが集まった構成を電力用半導体コアモジュール１０２の１つの単位とした平面態様を有している。電力用半導体コアモジュール１０２Ａは、電力用半導体コアモジュール１０２において図１のＸ方向負側およびＹ方向正側（左上側）に配置される。電力用半導体コアモジュール１０２Ｂは、電力用半導体コアモジュール１０２において図１のＸ方向正側およびＹ方向正側（右上側）に配置される。電力用半導体コアモジュール１０２Ｃは、電力用半導体コアモジュール１０２において図１のＸ方向負側およびＹ方向負側（左下側）に配置される。電力用半導体コアモジュール１０２Ｄは、電力用半導体コアモジュール１０２において図１のＸ方向正側およびＹ方向負側（右下側）に配置される。なお当該電力用半導体装置１０１は、図１が示す平面態様の４つの電力用半導体コアモジュール１０２Ａ〜１０２Ｄが集まった１つの単位が、互いに間隔をあけて、Ｘ方向およびＹ方向の双方に複数ずつ、互いに間隔をあけて行列状に配置されるよう繰り返された構成を有することが好ましい。

電力用半導体コアモジュール１０２Ａ〜１０２Ｄのそれぞれは、複数の自己消弧型半導体素子領域ＭＴと、複数のダイオード領域ＤＩとを有している。すなわち図１に示すように、電力用半導体コアモジュール１０２Ａ〜１０２Ｄのそれぞれは、たとえば５つの自己消弧型半導体素子領域ＭＴと、４つのダイオード領域ＤＩとを有している。電力用半導体コアモジュール１０２Ａ〜１０２Ｄのそれぞれにおいて、自己消弧型半導体素子領域ＭＴは、電力用半導体コアモジュール１０２の単位全体の最外部を囲むように配置されている。すなわち電力用半導体コアモジュール１０２Ａにおいては図１の左側および上側に、電力用半導体コアモジュール１０２Ｂにおいては右側および上側に、電力用半導体コアモジュール１０２Ｃにおいては左側および下側に、電力用半導体コアモジュール１０２Ｄにおいては右側および下側に、自己消弧型半導体素子領域ＭＴが配置される。一方、電力用半導体コアモジュール１０２Ａ〜１０２Ｄのそれぞれにおいて、ダイオード領域ＤＩは、自己消弧型半導体素子領域ＭＴに囲まれるよう、その内側に集まるように４つずつ配置されている。

図１が示す電力用半導体装置１０１および電力用半導体コアモジュール１０２の平面態様は一例であり、これに限られない。たとえば図１においては４つの電力用半導体コアモジュール１０２Ａ〜１０２Ｄが行列状に配置されている。しかしこれに限らず、電力用半導体装置１０１において電力用半導体コアモジュールの配置される数は２以上の任意である。また図１において電力用半導体コアモジュール１０２Ａ〜１０２Ｄのそれぞれは四角形状の平面形状を有し、これらが行列状に並んだ電力用半導体装置１０１も四角形状の平面形状を有している。ただしこれに限らず、たとえば電力用半導体コアモジュール１０２Ａ〜１０２Ｄのそれぞれは円形または楕円形の平面形状を有していてもよい。さらに自己消弧型半導体素子領域ＭＴおよびダイオード領域ＤＩについても、図１においては矩形状を有するが、円形または楕円形の平面形状を有してもよい。さらに図１においては電力用半導体コアモジュール１０２Ａ〜１０２Ｄのそれぞれは、５つの自己消弧型半導体素子領域ＭＴと、４つのダイオード領域ＤＩとの合計９つがＸ方向、Ｙ方向のそれぞれに３列ずつ行列状に並ぶように配置される。しかしこれに限らず、電力用半導体コアモジュール１０２Ａ〜１０２Ｄのそれぞれに配置される自己消弧型半導体素子領域ＭＴおよびダイオード領域ＤＩの数は任意である。

なお自己消弧型半導体素子領域ＭＴには、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）およびＩＧＢＴなどの半導体素子が搭載されている。またダイオード領域ＤＩにはたとえばＳＢＤ（Schottky Barrier Diode）およびＰＮダイオードが搭載されている。

図２は、本実施の形態の第１例に係る、図１中に複数並ぶ自己消弧型半導体素子領域ＭＴの１つとしての自己消弧型半導体素子領域ＭＴ１の断面態様を示している。図２を参照して、本実施の形態の第１例の自己消弧型半導体素子領域ＭＴ１は、ベースプレート１と、下側金属板３と、電力用半導体チップ４と、上側金属板６と、支持部材７と、カバープレート８と、導電性部材９と、信号端子１０とを主に備えている。

ベースプレート１は、自己消弧型半導体素子領域ＭＴ１全体の土台となるＺ方向最下部に配置された平板形状の部材である。ベースプレート１は、たとえばモリブデンなどの熱膨張率が比較的低い導電性材料により形成されることが好ましい。ただしこれに限らず、銅、ＳＵＳ、アルミニウムからなる群から選択されるいずれかなどの一般公知の金属材料であってもよい。このようにベースプレート１を導電性材料により構成すれば、電力用半導体チップ４のＺ方向下部に接している下側金属板３からの接続端子を電力用半導体コアモジュール１０２の外部に取り出す配線を不要とすることができる。

下側金属板３は、ベースプレート１の上に、すなわちベースプレート１のＺ方向上側の主表面に接するように配置される部材である。下側金属板３は、図２においては概ね平板形状を有しているが、これに限らず、たとえば角柱形状を有するものであってもよい。ここで平板形状とは、ＸＹ平面に沿うように矩形の主表面が配置され、それに交差するＺ方向の厚みがＸ方向およびＹ方向の寸法よりも小さい直方体状をいうこととする。またここで角柱形状とは、ＸＹ平面に沿うように矩形の主表面が配置され、それに交差するＺ方向の厚みがＸ方向およびＹ方向の寸法よりも大きい直方体状をいうこととする。

電力用半導体チップ４は、下側金属板３の上に、すなわち下側金属板３のＺ方向上側の主表面に接するように配置される部材である。電力用半導体チップ４は自己消弧型半導体素子としての半導体チップであり、たとえばシリコンにより形成されている。電力用半導体チップ４には上記のようにＭＯＳＦＥＴおよびＩＧＢＴなどの半導体素子が搭載されている。

図３は図２中のＩＩＩ−ＩＩＩ線に沿うように、電力用４の平面視における態様を示している。図３を参照して、電力用半導体チップ４は、矩形、特に正方形の平面形状を有するチップの上に、すなわち当該チップのＺ方向上側の主表面に接するように、電極４Ｅが配置され、さらにその内側にゲートパッド４Ｐが形成されている。電極４Ｅおよびゲートパッド４Ｐを介して、電力用半導体チップ４に搭載されるＭＯＳＦＥＴなどから電気信号を入出力することが可能な構成を有している。電極４Ｅおよびゲートパッド４Ｐはアルミニウムまたは銅などの一般公知の金属材料からなる薄膜であることが好ましい。

再度図２を参照して、上側金属板６は、電力用半導体チップ４の上に、すなわち電力用半導体チップ４のＺ方向上側の主表面に接するように配置される部材である。したがって上側金属板６は、そのＺ方向下側の主表面が電極４Ｅと接触するように配置される。上側金属板６は、図２においては概ね平板形状を有しているが、これに限らず、たとえば角柱形状を有するものであってもよい。下側金属板３および上側金属板６は、銅などの金属材料により形成されることが好ましい。

図４は図２中のＩＶ−ＩＶ線に沿うように、上側金属板６の平面視における態様を示している。図２および図４を参照して、上側金属板６は、その一方の主表面すなわちＺ方向下側の主表面からその他方の主表面すなわちＺ方向上側の主表面までこれを貫通する貫通孔１１が形成されている。図４においては貫通孔１１は円形（または楕円形）の平面形状を有するように形成されているが、これに限らず、たとえば貫通孔１１は矩形（正方形）の平面形状を有していてもよい。この貫通孔１１は、その内部を後述する信号端子１０が貫通するための孔部である。したがって貫通孔１１の平面視におけるサイズは、信号端子１０が挿入可能なサイズである。また貫通孔１１の壁面、すなわちＺ方向に沿って延びる孔部としての貫通孔１１内部の壁面には絶縁被覆膜１２が形成されている。この絶縁被覆膜１２は、信号端子１０と上側金属板６との短絡を抑制するために設けられている。

絶縁被覆膜１２は、電気的な絶縁性が高く、かつ貫通孔１１の壁面への供給の容易性を考慮し、シリコーン樹脂、エポキシ樹脂、イミド系樹脂からなる群から選択されるいずれか１つが用いられることが好ましい。また絶縁被覆膜１２の厚みは、５μｍ以上２ｍｍ以下であることが好ましいがこれに限られない。

再度図２を参照して、支持部材７は、上側金属板６の上に、すなわち上側金属板６のＺ方向上側の主表面に接するように配置される、たとえば平板形状の部材である。ただし支持部材７は角柱形状であっても円柱形状であってもよい。

支持部材７は、銅、アルミニウム、モリブデンからなる群から選択されるいずれか１つの金属材料からなることが好ましい。ただし支持部材７としてはこれに限らず、熱硬化性樹脂、熱可塑性樹脂成型物、セラミックからなる群から選択されるいずれか１つの絶縁性材料からなっていてもよい。支持部材７として金属を用いることにより、上側金属板６との一体成型も可能となり、低コスト化が可能となる。また支持部材７として熱硬化性樹脂または熱可塑性樹脂成型物を用いることにより、低コスト化が可能になる。さらに支持部材７としてセラミック板加工物を用いることにより、温度に対する寸法精度が、熱硬化性樹脂、熱可塑性樹脂成型物より優れているために、電力用半導体チップ４に対する導電性部材９及び信号端子１０の位置精度が向上する。

図５は図２中のＶ−Ｖ線に沿うように、本実施の形態の第１例における支持部材７の平面視における態様を示している。図５を参照して、支持部材７は、上側金属板６と同様に、その一方の主表面すなわちＺ方向下側の主表面からその他方の主表面すなわちＺ方向上側の主表面までこれを貫通する貫通孔１１が形成されている。この貫通孔１１も、その内部を後述する信号端子１０が貫通するための孔部である。したがって貫通孔１１は、上側金属板６のＺ方向下側の主表面から支持部材７のＺ方向上側の主表面まで、上側金属板６および支持部材７の双方を貫通するように延びている。

支持部材７が金属材料からなる場合、支持部材７の貫通孔１１内を貫通する信号端子１０と支持部材７との短絡を抑制する観点から、図５に示すように、支持部材７の貫通孔１１の壁面、すなわちＺ方向に沿って延びる孔部としての貫通孔１１内部の壁面には絶縁被覆膜１２が形成されている。この絶縁被覆膜１２により、支持部材７と信号端子１０とは互いに電気的に絶縁されている。この絶縁被覆膜１２は、上側金属板６の貫通孔１１の内壁面の絶縁被覆膜１２と同様である。一方、支持部材７が熱硬化性樹脂、熱可塑性樹脂成型物、セラミックからなる群から選択されるいずれか１つの絶縁性材料からなる場合、図５とは異なり、支持部材７の貫通孔１１内部の壁面には絶縁被覆膜１２が形成されなくてもよい。つまり絶縁被覆膜１２は、支持部材７および上側金属板６の双方を貫通する孔部である貫通孔１１の壁面に配置されている。

再度図２を参照して、ここでは下側金属板３および上側金属板６のＺ方向に関する寸法すなわち厚みが、電力用半導体チップ４に比べて非常に大きく示されている。しかしこれに限らず、たとえば下側金属板３および上側金属板６が電力用半導体チップ４と同じ厚みであってもよく、電力用半導体チップ４より薄くてもよい。また図２においては下側金属板３、上側金属板６および支持部材７の厚みが等しくなっているが、これに限らず、たとえば下側金属板３および上側金属板６よりも支持部材７が厚くなっても薄くなってもよい。また下側金属板３は上側金属板６よりも厚くてもよいが薄くてもよい。

また図２においては上側金属板６よりも下側金属板３が平面視において大きく、かつ上側金属板６よりも支持部材７が平面視において大きく形成されている。しかしこれに限らず、たとえば下側金属板３、上側金属板６および支持部材７のサイズがすべて等しくてもよいし、下側金属板３が上側金属板６より小さくなってもよく、上側金属板６が支持部材７より大きくなってもよい。さらに、図２においては下側金属板３が支持部材７よりも平面視において大きいが、逆に支持部材７が下側金属板３よりも大きくなってもよい。

カバープレート８は、支持部材７の上、すなわち支持部材７のＺ方向上側の主表面に接するように配置される部材である。カバープレート８は、自己消弧型半導体素子領域ＭＴ１全体のＺ方向最上部に配置された平板形状の部材である。カバープレート８は、絶縁性の材料により形成されることが好ましい。

図６は、本実施の形態の第２例に係る、図１中に複数並ぶ自己消弧型半導体素子領域ＭＴの１つとしての自己消弧型半導体素子領域の断面態様を示している。また図７は、本実施の形態の第３例に係る、図１中に複数並ぶ自己消弧型半導体素子領域ＭＴの１つとしての自己消弧型半導体素子領域の断面態様を示している。図６を参照して、ここに図示される自己消弧型半導体素子領域は、図２に示す自己消弧型半導体素子領域と基本的に同様である。しかし図６の自己消弧型半導体素子領域は、図２の自己消弧型半導体素子領域に対し、後述するエミッタ用基板２１と電気的に接続された導電材１５を有する点において異なっている。導電材１５は、カバープレート８の上、すなわちカバープレート８のＺ方向上側の主表面に接するように配置される。導電材１５は、導電性材料からなる平板状の部材である。

図７は図６の自己消弧型半導体素子領域がＺ方向に２つ以上積層、すなわち多段積層されている点において図６と異なっているが他は基本的に図６と同様である。図７を参照して、電力用半導体コアモジュール１０２Ａ〜１０２Ｄが複数（たとえば２つ）の自己消弧型半導体素子領域ＭＴ１の積層により構成される場合には、個々の自己消弧型半導体素子領域ＭＴ１のカバープレート８の最上面に図６のような導電材１５が配置されることが好ましい。このようにすれば、積層された個々の自己消弧型半導体素子領域ＭＴ１同士を容易に電気的に接続することができる。

導電性部材９は、支持部材７内を上側金属板６側すなわちＺ方向最下部の主表面からカバープレート８側すなわちＺ方向最上部の主表面まで貫通するように配置される部材である。言い換えれば導電性部材９は、Ｚ方向に関して上側金属板６と、カバープレート８との間に配置されている。すなわち図２および図５を参照して、支持部材７にはそのＺ方向最下部の主表面からＺ方向最上部の主表面までこれを貫通するように複数の円筒形の孔部が互いに間隔をあけて形成されている。当該円筒形の孔部のそれぞれの内部を挿通するように導電性部材９が配置される。したがって自己消弧型半導体素子領域ＭＴ１において導電性部材９は複数設置される。図５に示すように、たとえば支持部材７にはＸ方向およびＹ方向のそれぞれに７列ずつの円筒形の孔部が形成される（中央を除く）がこれに限られず、当該孔部の形成される列の数は任意である。

信号端子１０は、支持部材７内を上側金属板６側すなわちＺ方向最下部の主表面からカバープレート８側すなわちＺ方向最上部の主表面まで貫通するように配置される部材である。言い換えれば導電性部材９は、Ｚ方向に関して上側金属板６と、カバープレート８との間に配置されている。この点においては信号端子１０は導電性部材９と同様である。ただし信号端子１０は支持部材７および上側金属板６の双方を貫通している。すなわち信号端子１０は、上記のように支持部材７および上側金属板６の双方に形成された貫通孔１１の内部を挿通するように配置されている。このため信号端子１０は、支持部材７のＺ方向最上部から、上側金属板６のＺ方向最下部まで延びている。信号端子１０は、互いに平面的に重なるように繋がった支持部材７の貫通孔１１内および上側金属板６の貫通孔１１内の双方を貫通している。この点においては信号端子１０は、支持部材７のみを貫通する導電性部材９と異なっている。

支持部材７および上側金属板６の双方に貫通孔１１が形成されその内部を信号端子１０が貫通する構成であることにより、電力用半導体装置１０１の製造時において、貫通孔１１は信号端子１０の配置場所および延在方向のガイドとして用いることができる。このため信号端子１０の位置決めを容易に行なうことができる。

導電性部材９および信号端子１０を構成する材料は特に限定されず、任意の導電性材料とすることができる。また導電性部材９および信号端子１０の形状は特に限定されず、弾性を有する形状であれば、バネ形状および棒形状など様々な形状とすることができる。図２においては一例としてバネ形状を有する導電性部材９および信号端子１０が示されている。導電性部材９および信号端子１０としてコイルバネまたは輪バネを用いた場合、導電性部材９および信号端子１０の、そのＺ方向上側および下側に接する部材（電力用半導体チップ４、カバープレート８など）に対して接触する圧力を均一にすることができる。その結果、導電性部材９および信号端子１０は、これらが接触する部材との間の電気信号の入出力を電気的に安定させることができる。

再度図２を参照して、これらの他、自己消弧型半導体素子領域ＭＴ１には、エミッタ用基板２１およびゲート用基板２２が配置されている。エミッタ用基板２１は、カバープレート８の下、すなわちカバープレート８のＺ方向下側の主表面に接するように配置される平板状の部材である。すなわちエミッタ用基板２１は、支持部材７とカバープレート８との間に配置されており、支持部材７およびカバープレート８と同様にＸＹ平面に沿う主表面を有し、支持部材７およびカバープレート８と平面的に重なる領域を含むように配置されている。

図８は図２中のＶＩＩＩ−ＶＩＩＩ線に沿うように、エミッタ用基板２１の平面視における態様を示している。図８を参照して、エミッタ用基板２１は電力用半導体コアモジュール１０２Ａ〜１０２Ｄのそれぞれの平面視における全体と重なるように、ＸＹ平面に沿って拡がる、電力用半導体チップ４などよりも平面サイズの大きな部材である。図８においては一例として電力用半導体コアモジュール１０２Ｄに含まれるエミッタ用基板２１を示しているが、他の電力用半導体コアモジュール１０２Ａ〜１０２Ｃにも同様のエミッタ用基板２１が配置される。エミッタ用基板２１は、その全体がエミッタ端子に電気的に接続される導電性材料により構成された、平面視においてプレート状の部材である。

エミッタ用基板２１は、その下側の主表面から上側の主表面までこれを貫通するエミッタ用基板ホール２１Ｈを有している。エミッタ用基板ホール２１Ｈは、電力用半導体コアモジュール１０２Ｄに含まれる複数の自己消弧型半導体素子領域ＭＴ１のそれぞれにおいて、支持部材７の貫通孔１１および上側金属板６の貫通孔１１の双方と平面的に重なるように配置されることが好ましい。従ってエミッタ用基板ホール２１Ｈは貫通孔１１と同様にたとえば円形の平面形状を有している。図８においては代表として自己消弧型半導体素子領域ＭＴ１に含まれる支持部材７（図１に示すようにＸ方向、Ｙ方向のそれぞれに３列ずつ配置される）を点線の矩形状で示している。支持部材７は自己消弧型半導体素子領域ＭＴと同数だけ配置されるため、図８においては図１の自己消弧型半導体素子領域ＭＴと同様の位置に配置されている。

電力用半導体コアモジュール１０２Ｄに含まれる複数（５つ）の自己消弧型半導体素子領域ＭＴのうち図の右上の自己消弧型半導体素子領域ＭＴの支持部材７としての支持部材７Ａに隣接する領域からは、エミッタ用基板２１の端子としてのエミッタ用基板端子２１Ｔが、図８のＸ方向右方に延びている。これは図２におけるカバープレート８よりも右方にエミッタ用基板２１が延びたエミッタ用基板端子２１Ｔに相当する。エミッタ用基板端子２１Ｔからは電力用半導体装置１０１の外部への電気信号の入出力が可能となっている。

導電性部材９のＺ方向下側の端部は上側金属板６の最上面と接しているが、上側金属板６の最下面は電力用半導体チップ４に含まれる半導体素子のエミッタ（電極４Ｅ）に接続されている。このため導電性部材９のＺ方向下側の端部は電力用半導体チップ４に含まれる半導体素子のエミッタ（電極４Ｅ）に接続されている。支持部材７内をＺ方向に延びるように貫通する導電性部材９は、そのＺ方向最上部が導電性のエミッタ用基板２１と接触することでこれと電気的に接続され、そのＺ方向最下部が上側金属板６と接触することでこれと電気的に接続されている。したがって複数の導電性部材９のそれぞれは、上下方向に延在した状態で、上側金属板６（電力用半導体チップ４に含まれる半導体素子のゲート）と、エミッタ用基板２１との双方に当接している。

ゲート用基板２２は、カバープレート８の主表面に沿うように、ＸＹ平面に沿う主表面を有し、カバープレート８の内部に部分的に埋もれるように配置されている、平板状の部材である。ゲート用基板２２の大部分は上記のようにＸＹ平面に沿う主表面を有する領域であるが、その他にゲート用基板信号配線部２２Ｌと、ゲート用基板端子２２Ｔとを含んでいる。ゲート用基板信号配線部２２Ｌは信号端子１０のＺ方向最上部から、エミッタ用基板２１のエミッタ用基板ホール２１Ｈを貫通してカバープレート８の内部までＺ方向に延びる部分であり、ゲート用基板２２のＸＹ平面に延びる領域と機械的および電気的に接続されている。これに対してゲート用基板端子２２Ｔは、カバープレート８内に埋もれたカバープレート８の主表面に沿うゲート用基板２２の領域から、カバープレート８の外側に露出した領域である。このためゲート用基板端子２２Ｔは、エミッタ用基板端子２１Ｔと同様に図８のＸ方向右方に延びている。なおゲート用基板端子２２Ｔもゲート用基板２２のＸＹ平面に延びる領域と機械的および電気的に接続されている。

図９は図２中のＩＸ−ＩＸ線に沿うように、ゲート用基板２２の平面視における態様を示している。図９を参照して、ゲート用基板２２は、ゲート用基板信号配線部２２Ｌおよびゲート用基板端子２２Ｔを含め、その全体がゲート端子に電気的に接続される導電性材料により構成されている。ゲート用基板２２はたとえば平面視においては電力用半導体コアモジュール１０２（１０２Ｄ）を構成する複数の自己消弧型半導体素子領域ＭＴ１の支持部材７を貫通する信号端子１０同士を繋ぐように接続された、図９に示すような直線状（折れ線状）の平面形状であってもよい。あるいは図示しないがゲート用基板２２もエミッタ用基板２１と同様にプレート状であってもよい。そしてそのゲート用基板２２の一部がカバープレート８からはみ出ることにより、電力用半導体コアモジュール１０２と平面的に重なる領域からはみ出たゲート用基板端子２２Ｔが形成される。

ただし、仮にゲート用基板端子２２Ｔが、エミッタ用基板端子２１Ｔと同様に図の右上の支持部材７Ａに隣接する領域から延びる場合、ゲート用基板２２Ｔがエミッタ用基板端子２１Ｔと短絡する恐れがある。ゲート用基板端子２２Ｔとエミッタ用基板端子２１Ｔとが互いに近接するためである。したがってこれを回避する観点からは、図９中に点線で示すように、たとえば支持部材７Ａに隣接する他の支持部材７Ｂに隣接する領域からゲート用基板端子２２Ｔが延びるように構成されてもよい。他の支持部材７Ｂに隣接する領域からゲート用基板端子２２Ｔが延びる場合には、図２の断面図にはゲート用基板端子２２Ｔは現れない。以上のように延びるゲート用基板端子２２Ｔからは電力用半導体装置１０１の外部への電気信号の入出力が可能となっている。

信号端子１０のＺ方向下側の端部は、電力用半導体チップ４に含まれる半導体素子のゲート（ゲートパッド４Ｐ）に直接接続されている。支持部材７内をＺ方向に延びるように貫通する信号端子１０は、そのＺ方向最上部がゲート用基板信号配線部２２Ｌと接触することでこれと電気的に接続され、そのＺ方向最下部が電力用半導体チップ４のゲート（ゲートパッド４Ｐ）と接触することでこれと電気的に接続されている。したがって信号端子１０は、上下方向に延在した状態で、電力用半導体チップ４のゲートパッド４Ｐと、ゲート用基板２２との双方に当接している。

以上の各部材を有する電力用半導体装置１０１の各自己消弧型半導体素子領域ＭＴは、樹脂ケース１３の内部に収納されている。すなわち樹脂ケース１３の本体部分は、ベースプレート１とカバープレート８とを繋ぐように配置されている。

以上に示す電力用半導体装置１０１、すなわち電力用半導体コアモジュール１０２の内部（樹脂ケース１３の内部）には、各部材間の電気的な絶縁を目的とするガスが封入されてもよい。ガスの種類としては、六フッ化硫黄（ＳＦ₆）、窒素（Ｎ₂）、二酸化炭素（ＣＯ₂）、乾燥空気からなる群から選択されるいずれか１種が用いられることが好ましい。特に六フッ化硫黄のガスは絶縁性能が良いため、高い絶縁性能が要求される場合は六フッ化硫黄のガスを使用するのが望ましい。また、電力用半導体コアモジュール１０２の樹脂ケース１３の内部の電気的な絶縁を目的として、ガスの代わりに封止樹脂が封入されてもよい。封止樹脂の種類としては、シリコーンゲルまたはエポキシ樹脂などが使用できる。

次に、本実施の形態の第１例の作用効果について説明する。
本実施の形態においては、信号端子１０は支持部材７および上側金属板６の双方を貫通しており、上側金属板６は電力用半導体チップ４の上に配置される。これにより、信号端子１０は電力用半導体チップ４のゲートパッド４Ｐと直接電気的に接続される。これに対し、導電性部材９は支持部材７内を上側金属板６側からカバープレート８側まで貫通しており、上側金属板６は電力用半導体チップ４の上に配置される。したがって導電性部材９が上側金属板６の最上面と接することにより導電性部材９は電力用半導体チップ４のエミッタ電極４Ｅと電気的に接続される。

このような構成を有することにより、本実施の形態においては、電極４Ｅおよびゲートパッド４Ｐを含む電力用半導体チップ４の表面上に接する端子が１本の信号端子１０とされる。エミッタ用基板２１に接続される導電性部材９は直接電力用半導体チップ４には接続されず、上側金属板６に接続されることにより、上側金属板６を介して電力用半導体チップ４と電気的に接続されている。このため、電力用半導体チップ４の表面上に接する端子の数を減少させることができ、電力用半導体チップ４の表面の保護効果を高めることができる。また導電性部材９は広い上側金属板６の主表面の任意の位置に接続可能であり、複数の導電性部材９間に必要な距離を保つことができる。このため、たとえば導電性部材９が電力用半導体チップ４の狭い電極上に接続される場合に比べて、電力用半導体チップ４と電気的に安定するように接続させることができる。

また本実施の形態においては、電力用半導体チップ４のゲートパッド４Ｐから真上に延びる信号端子１０によりゲートの電気信号が取り出される。このため、たとえば半導体チップのゲート電極が、当該半導体チップの平面視における外側に配置されたゲートランナーに、ボンディングワイヤを介して接続される場合に比べて、電力用半導体装置１０１全体の平面積を削減し、電力用半導体装置１０１を小型化することができる。

また信号端子１０は、支持部材７および上側金属板６の双方の貫通孔１１内に挿通されるため、その位置が貫通孔１１によりガイドされる。したがって信号端子１０の位置決めを容易に行なうことができる。

また再度図５を参照して、本実施の形態の第１例においては、支持部材７において、複数の導電性部材９が、平面視において信号端子１０に関して対称に配置される。すなわち支持部材７を平面視したときに信号端子１０がその中央に配置され、その周囲に複数の導電性部材９が、信号端子１０に対して互いに線対称および点対称の位置関係となるように配置されている。このように信号端子１０を取り囲むように複数の導電性部材９が均等に配置されている。一方、信号端子１０はカバープレート８内のゲート用基板２２と接触し電気的に接続され、導電性部材９はカバープレート８のＺ方向下側の主表面に接するエミッタ用基板２１と接触し電気的に接続される。このため信号端子１０がその弾性力によりゲート用基板２２を保持する力、および導電性部材９がその弾性力によりエミッタ用基板２１を保持する力が均一となる。このことからも、信号端子１０とゲート用基板２２との接続、および導電性部材９とエミッタ用基板２１との接続の電気的安定性を向上させることができる。

次に、図１０は、本実施の形態の第４例に係る、図１中に複数並ぶ自己消弧型半導体素子領域ＭＴの１つとしての自己消弧型半導体素子領域ＭＴ２の断面態様を示している。また図１１は図１０中のＸＩ−ＸＩ線に沿うように、本実施の形態の第４例における支持部材７の平面視における態様を示している。図１０および図１１を参照して、本実施の形態の第４例の自己消弧型半導体素子領域ＭＴ２は、基本的に自己消弧型半導体素子領域ＭＴ１と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし自己消弧型半導体素子領域ＭＴ２においては、信号端子１０と複数の導電性部材９との位置関係が自己消弧型半導体素子領域ＭＴ１とは異なっている。具体的には、自己消弧型半導体素子領域ＭＴ２においては、信号端子１０は導電性部材９のＸ方向に複数列（ここでは７列）並ぶうちの最もＸ方向右側の列に配置されており、これをＸ方向左側およびＹ方向上下側から囲むように複数の導電性部材９が配置されている。つまり自己消弧型半導体素子領域ＭＴ２においては、信号端子１０のＸ方向右側には導電性部材９が配置されていない。この点において自己消弧型半導体素子領域ＭＴ２は、信号端子１０がＸ方向およびＹ方向に関して複数の導電性部材９の中央部に配置される自己消弧型半導体素子領域ＭＴ１と異なっている。なお図１１に示すように、信号端子１０はＸ方向に関しては複数列並ぶ導電性部材９の最もＸ方向右側の列に配置されるが、Ｙ方向に関しては自己消弧型半導体素子領域ＭＴ１と同様に複数列並ぶ導電性部材９の中央の列に配置される。

図１０および図１１に示すように、信号端子１０は平面視において導電性部材９の行列状の配置の中央部（逆に言えば導電性部材９が平面視において信号端子１０に関して対称）となるように配置されなくてもよい。信号端子１０の導電性部材９に対する位置は、自己消弧型半導体素子領域ＭＴの構造などを考慮して適宜決定することができる。図示されないが、たとえば複数並ぶ導電性部材９の最もＸ方向左側の列に信号端子１０が配置されてもよいし、複数並ぶ導電性部材９の最もＹ方向手前側または奥側の列に信号端子１０が配置されてもよい。

図１２は、本実施の形態の第５例に係る、図１中に複数並ぶ自己消弧型半導体素子領域ＭＴの１つとしての自己消弧型半導体素子領域ＭＴ２の断面態様を示している。図１２を参照して、本実施の形態の第５例の自己消弧型半導体素子領域の支持部材７は、基本的に図５の支持部材７と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図１２においては貫通孔１１が矩形（正方形）の平面形状を有しており、この点において貫通孔１１が円形の平面形状を有する図５の支持部材７とは異なっている。このように貫通孔１１の平面形状は任意である。なお図１２の構成の場合、支持部材７の貫通孔１１が矩形状であることに伴い、その真下の上側金属板６の貫通孔１１も同様に矩形状となる。

実施の形態２．
本実施の形態の電力用半導体装置の構成について、図１３〜図１５を用いて説明する。図１３は本実施の形態における支持部材７の平面視における態様を示している。図１４は図１３のＸＩＶ−ＸＩＶ線に沿うように、本実施の形態の一の信号端子１０Ａを含む部分の断面態様を示している。図１５は図１３のＸＶ−ＸＶ線に沿うように、本実施の形態の他の信号端子１０Ｂを含む部分の断面態様を示している。

図１３〜図１５を参照して、本実施の形態の電力用半導体装置１０１（図１参照）においては、電力用半導体コアモジュール１０２に複数含まれる自己消弧型半導体素子領域ＭＴの１つとしての自己消弧型半導体素子領域ＭＴ３が配置されている。自己消弧型半導体素子領域ＭＴ３は、基本的に自己消弧型半導体素子領域ＭＴ１と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし自己消弧型半導体素子領域ＭＴ３においては、２つの信号端子１０としての一の信号端子１０Ａおよび他の信号端子１０Ｂを有している。このように本実施の形態の自己消弧型半導体素子領域ＭＴ３は、信号端子１０を複数有している点において、単一の信号端子１０のみを有する実施の形態１の自己消弧型半導体素子領域ＭＴ１，ＭＴ２とは異なっている。

図１３および図１４を参照して、自己消弧型半導体素子領域ＭＴ３における一の信号端子１０Ａは、そのＺ方向下側の端部が、自己消弧型半導体素子としての電力用半導体チップ４のゲートパッド４Ｐに直接接続されている。また一の信号端子１０Ａは、そのＺ方向上側の端部が、ゲート用基板信号配線部２２Ｌと接続されている。したがって一の信号端子１０Ａは、実施の形態１の信号端子１０と同様に、上下方向に延在した状態で、電力用半導体チップ４のゲートパッド４Ｐと、ゲート用基板２２との双方に当接している。また図１３および図１５を参照して、自己消弧型半導体素子領域ＭＴ３における他の信号端子１０Ｂは、そのＺ方向最上部がエミッタ用基板２１と接触することでこれと電気的に接続され、そのＺ方向最下部が電力用半導体チップ４のエミッタパッド４ＥＰに直接接続されている。したがって他の信号端子１０Ｂは、電力用半導体チップ４のエミッタパッド４ＥＰと、エミッタ用基板２１との双方に当接している。

すなわち本実施の形態においては、図１５に示すように、エミッタ端子をエミッタ用基板２１側へ取り出す部材として、導電性部材９に加え、他の信号端子１０Ｂが併用されている。このように信号端子１０を用いてエミッタ端子を取り出すことを可能としてもよい。自己消弧型半導体素子領域ＭＴを実施の形態１の自己消弧型半導体素子領域ＭＴ１，ＭＴ２のように１つのみの信号端子１０を有する構成とするか、本実施の形態の自己消弧型半導体素子領域ＭＴ３のように複数の信号端子１０を有する構成とするかは、自己消弧型半導体素子領域ＭＴの構造により適宜決めることができる。

このように本実施の形態においては複数（２つ）の信号端子１０を有するため、これを挿通させる貫通孔１１も、上側金属板６および支持部材７の双方に複数（２つ）形成されている。当該貫通孔１１は３つ以上形成されてもよい。

図１４および図１５においては信号端子１０Ａ，１０Ｂはともに支持部材７において複数の導電性部材９の行列状の配置の外縁部すなわちＸ方向右側に配置されている。しかしこれに限らず、たとえば一の信号端子１０Ａは複数の導電性部材９の行列状の配置の中央部に、他の信号端子１０Ｂは当該行列状の配置の外縁部に配置されてもよいし、その逆でもよい。もしくは信号端子１０Ａ，１０Ｂともに互いに間隔をあけて複数の導電性部材９の行列状の配置の比較的中央寄りの位置に配置されてもよい。これらの信号端子１０Ａの配置は自己消弧型半導体素子領域ＭＴの構造により適宜決めることができる。

本実施の形態の作用効果は実施の形態１の第１例の作用効果と同様であるため、その説明を繰り返さない。

実施の形態３．
図１６は、本実施の形態に係る、図１中に複数並ぶ自己消弧型半導体素子領域ＭＴの１つとしての自己消弧型半導体素子領域ＭＴ４の断面態様を示している。また図１７は図１６中の点線で囲まれた領域ＸＶＩＩ内に配置される信号端子の態様を示している。図１６および図１７を参照して、本実施の形態の自己消弧型半導体素子領域ＭＴ４は、基本的に自己消弧型半導体素子領域ＭＴ１と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし自己消弧型半導体素子領域ＭＴ４においては、信号端子１０の代わりに、絶縁被覆膜付き信号端子１７が配置されている点において、自己消弧型半導体素子領域ＭＴ１と異なっている。

図１７に示すように、絶縁被覆膜付き信号端子１７においては、実施の形態１などと同様の導電性材料の信号端子１０の表面が、絶縁被覆膜１２により被覆された構成を有している。つまり絶縁被覆膜付き信号端子１７は、信号端子１０の表面が絶縁被覆膜１２により覆われた構成を有している。ここでの絶縁被覆膜１２は、実施の形態１などにおいて信号端子１０が挿通する貫通孔１１の内壁面を覆う絶縁被覆膜１２と同様に、シリコーン樹脂、エポキシ樹脂、イミド系樹脂からなる群から選択されるいずれか１つが用いられることが好ましい。

本実施の形態の作用効果について説明する。本実施の形態においては絶縁被覆膜１２が、信号端子１０の表面を覆うように形成されている。この場合、あらかじめ信号端子１０の表面が絶縁被覆膜１２で覆われるため、上側金属板６および支持部材７の貫通孔１１の内壁面に絶縁被覆膜１２を設ける必要がなくなり、製造工程を簡素化することができる。

以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ベースプレート、３下側金属板、４電力用半導体チップ、４Ｅ電極、４Ｐゲートパッド、６上側金属板、７支持部材、８カバープレート、９導電性部材、１０信号端子、１０Ａ一の信号端子、１０Ｂ他の信号端子、１１貫通孔、１２絶縁被覆膜、１３樹脂ケース、１５導電材、１７絶縁被覆膜付き信号端子、２１エミッタ用基板、２１Ｈエミッタ用基板ホール、２１Ｔエミッタ用基板端子、２２ゲート用基板、２２Ｌゲート用基板信号配線部、２２Ｔゲート用基板端子、１０１電力用半導体装置、１０２，１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ電力用半導体コアモジュール、ＤＩダイオード領域、ＭＴ，ＭＴ１，ＭＴ２，ＭＴ３，ＭＴ４自己消弧型半導体素子領域。

Claims

自己消弧型半導体素子領域と、ダイオード領域とが、平面視にて複数並ぶ電力用半導体装置であって、
前記自己消弧型半導体素子領域は、平面視における前記電力用半導体装置の最外部に、前記ダイオード領域を囲むように配置されており、
前記自己消弧型半導体素子領域は、
ベースプレートと、
前記ベースプレート上に配置される下側金属板と、
前記下側金属板上に配置される電力用半導体チップと、
前記電力用半導体チップ上に配置される上側金属板と、
前記上側金属板上に配置される支持部材と、
前記支持部材上に配置されるカバープレートと、
前記支持部材内を前記上側金属板側から前記カバープレート側まで貫通するように配置される、導電性部材および信号端子とを備え、
前記信号端子は前記支持部材および前記上側金属板の双方を貫通し、
前記信号端子は前記自己消弧型半導体素子領域に含まれる前記電力用半導体チップのゲートと接続する、電力用半導体装置。
前記支持部材と前記信号端子とは絶縁被覆膜により互いに電気的に絶縁されている、請求項１に記載の電力用半導体装置。
前記絶縁被覆膜は、前記支持部材および前記上側金属板の双方を貫通する孔部の壁面に配置される、請求項２に記載の電力用半導体装置。
前記信号端子の表面は前記絶縁被覆膜により覆われている、請求項２に記載の電力用半導体装置。
前記絶縁被覆膜は、シリコーン樹脂、エポキシ樹脂、イミド系樹脂からなる群から選択されるいずれか１つである、請求項２〜４のいずれか１項に記載の電力用半導体装置。
前記導電性部材は、平面視において前記信号端子に関して対称に配置される、請求項１〜５のいずれか１項に記載の電力用半導体装置。
前記導電性部材および前記信号端子の少なくともいずれか１つはバネ構造を有する、請求項１〜６のいずれか１項に記載の電力用半導体装置。