JP5662565B2 - 圧接型半導体装置及びその製造方法 - Google Patents

圧接型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5662565B2
JP5662565B2 JP2013512044A JP2013512044A JP5662565B2 JP 5662565 B2 JP5662565 B2 JP 5662565B2 JP 2013512044 A JP2013512044 A JP 2013512044A JP 2013512044 A JP2013512044 A JP 2013512044A JP 5662565 B2 JP5662565 B2 JP 5662565B2
Authority
JP
Japan
Prior art keywords
electrode
pressure
semiconductor element
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013512044A
Other languages
English (en)
Other versions
JPWO2013105161A1 (ja
Inventor
塚原　法人
法人 塚原
小島　俊之
俊之 小島
貴之 廣瀬
貴之 廣瀬
敬子 生田
敬子 生田
耕一 反田
耕一 反田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013512044A priority Critical patent/JP5662565B2/ja
Application granted granted Critical
Publication of JP5662565B2 publication Critical patent/JP5662565B2/ja
Publication of JPWO2013105161A1 publication Critical patent/JPWO2013105161A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、圧接型半導体装置及びその製造方法に関するものである。
パワー半導体素子を用いて主回路電流を制御するパワーエレクトロニクスの技術が、白物家電、鉄道、電気自動車等、幅広い分野で応用されている。
パワー半導体素子としては、従来から用いられているＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）に加え、近年は、より効率が良いＳｉＣ（シリコンカーバイト）やＧａＮ（窒化ガリウム）といった材料を適用したものが注目されている。
それらパワー半導体素子には、主に上面にゲート電極及びエミッタ電極、下面にコレクタ電極が形成されている。
そのパワー半導体素子が組み込まれたパワー半導体装置の構造としては、一般的にパワー半導体素子をリードフレーム（電極）にはんだを用いて直接接合したものが知られている。
しかし、このような構造のパワー半導体装置では、リードフレーム（電極）の線膨張係数と、パワー半導体素子の線膨張係数が大きく相違していることから、パワー半導体装置を駆動させたときのパワーサイクルにより、はんだ接合部に大きな熱応力が繰り返し印加され、最終的に、はんだクラックが発生して、接合不良となってしまう問題があった。
最近、このような問題に対処し、高温のパワーサイクルに対する信頼性確保の要求に応えるため、パワー半導体素子の上面に形成されたゲート電極、エミッタ電極、及び下面に形成されたコレクタ電極とリードフレーム（電極）とを、はんだを介さず、直接、面接触させて、圧力を常時加えることで、電気的接点を得る圧接型のパワー半導体装置が注目されている。
この圧接型のパワー半導体装置を用いれば、パワーサイクルにおける熱応力は、パワー半導体素子の電極とリードフレーム（電極）の接続界面に発生するものの、接続部がはんだ接合のような金属の固定接続でなく、接触接続なので接続界面がすべることにより、熱応力を緩和し、接続部の破壊を回避することが出来るので、信頼性の高い接続が可能となる。
しかしながら、このような圧接型のパワー半導体装置においては、装置を構成するリードフレーム（電極）、放熱板等の各種部材の加工寸法バラツキ、反り、うねり等により、半導体素子の電極とリードフレーム（電極）とを均一な圧力で面接触させることが困難であり、その結果、接続抵抗値が安定せず、装置としての特性が不安定となる問題があった。
図９は、そのような圧接型のパワー半導体装置の問題点を示す模式断面図である。
図９は、例えば、リードフレーム（電極）１０２の厚みがＧ＞Ｈ、更にリードフレーム（電極）１０４の厚みもＪ＞Ｉとパワー半導体素子１０１の電極平面内で異なる為に、パワー半導体素子１０１の上面に形成された上面電極１０５とリードフレーム（電極）１０４間に隙間Ｋが生じ、パワー半導体素子１０１の下面に形成された下面電極１０６とリードフレーム（電極）１０２間に隙間Ｌが生じている事例を示している。その結果、例え加圧力Ａをパワー半導体素子１０１の厚み方向に対し常時、垂直に加えても、パワー半導体素子１０１の下面電極１０６及び上面電極１０５とリードフレーム（電極）１０２及びリードフレーム１０４との間で均一な面接触が行われることはなく、安定的な接続抵抗値を得ることは困難となる。
一般的な公差の部材を用いてパワー半導体装置を構成した場合、隙間Ｋ、Ｌは１０μｍ以上発生している事例が見られる。
各種構成部材の加工仕上がり寸法を厳密に揃えることで対処することも考えられるが、部材のコストアップ要因となり、現実的にはそのような方法で対処することは難しい。
このような問題に対し、各種構成部材の加工寸法バラツキを吸収する方法として、Ａｇ等の軟金属シートをバラツキ補正板として、パワー半導体素子の電極とリードフレーム（電極）との間に介在させる方法が提案されている（例えば、特許文献１参照）。
図１０は、軟金属シートをパワー半導体素子の電極とリードフレーム（電極）との間に介したパワー半導体装置の接合部断面構造を示している。
上面に少なくとも上面電極１０５、下面に下面電極１０６が形成されたパワー半導体素子１０１の下面電極１０６は、下面電極１０６と対向するリードフレーム（電極）１０２との間に軟金属シート１０３が配置され、加圧力Ａにより常時加圧され、軟金属シート１０３を介してリードフレーム（電極）１０２と電気的に接続されている。
尚、図１０に示した構成では、パワー半導体素子１０１の上面に形成されている上面電極１０５とリードフレーム１０４は、直接接触した構造となっているが、軟金属シート１０３を介した接触構造であっても構わない。
図１０の軟金属シート１０３は、圧力が掛かった際に厚さ方向に変形することで、部材バラツキによってパワー半導体素子１０１の下面電極１０６とリードフレーム（電極）１０２間に生じる隙間を補正する役割を果たす。
特開平８―８８２４０号公報
しかしながら、上記した軟金属シートを介在させる方法では、部材バラツキを吸収し、均一な面接触を得るほどの効果は得られないという課題があった。
この従来の軟金属シートを介在させた構成における課題について、以下に説明する。
一般的に、軟金属シートは、厚み１００μｍ程度のものが用いられ、そのサイズは５〜２０ｍｍ程度である。このように、軟金属シートは、圧力を受ける面積に比較して厚みが非常に薄い為、パワー半導体素子が破壊されない範囲内の圧力では、厚み方向の変形量は極わずかである。
図１１は、図１０の構成における従来の圧接型のパワー半導体装置において、加圧力Ａと、パワー半導体素子１０１の下面電極１０６とリードフレーム１０２間の接続抵抗値及び軟金属シート１０３の厚み方向の変形量との、それぞれの相関を示したものである。
加圧力Ａを１０ＭＰａまで増大させていった場合、接続抵抗値は、６．５ＭＰａ〜１０ＭＰａの圧力の範囲において安定する傾向がみられる。しかし、７ＭＰａ以上の圧力ではパワー半導体素子１０１の破壊がみられ、実際に製品として使用可能な、接続抵抗値の安定領域は６．５ＭＰａ付近に限られるため、安定した接合が得られる条件のマージンは狭い。
一方、軟金属シート１０３の厚み方向の変形量は、圧力の増加に伴い、増加する傾向にあるものの、パワー半導体素子１０１の破壊圧力７ＭＰａ付近でも６μｍ程度の変形量と小さい。その結果、部材バラツキを吸収し、均一な面接触を得る効果は薄く、軟金属シート１０３の厚み方向の変形量が小さいことが、安定した接合を得る条件マージンが狭い要因となっていた。
本発明は、上記課題を考慮して、圧接型半導体装置を構成する各種部材の寸法バラツキを吸収し、従来の圧接型半導体装置に比べて小さな圧力で安定的な接続抵抗値を得ることが出来る、圧接型半導体装置及びその製造方法を提供することを目的とする。
上述した課題を解決するために、第１の本発明は、
上面に少なくとも第一の電極及び下面に少なくとも第二の電極が形成された半導体素子と、前記半導体素子の前記第一の電極及び前記第二の電極にそれぞれ対向する一対のリードフレーム部材とを備えた圧接型半導体装置の製造方法であって、
前記半導体素子の前記第一の電極または前記第二の電極に対向する予定の、少なくともいずれか一方の前記リードフレーム部材の面に、金属のポーラスめっき層を形成するめっき形成工程と、
前記金属のポーラスめっき層と、前記金属のポーラスめっき層に対向させた前記半導体素子の前記第一の電極または前記第二の電極とを圧接接合する圧接接合工程とを備え、
前記金属のポーラスめっき層の空孔は、前記圧接接合工程における圧接方向の長さが前記圧接方向に垂直な方向の長さよりも大きい形状である、圧接型半導体装置の製造方法である。
また、第２の本発明は、
上面に少なくとも第一の電極及び下面に少なくとも第二の電極が形成された半導体素子と、前記半導体素子の前記第一の電極及び前記第二の電極にそれぞれ対向する一対のリードフレーム部材とを備えた圧接型半導体装置の製造方法であって、
前記半導体素子の前記第一の電極または前記第二の電極に対向する予定の、少なくともいずれか一方の前記リードフレーム部材の面に、金属のポーラスめっき層を形成するめっき形成工程と、
前記金属のポーラスめっき層と、前記金属のポーラスめっき層に対向させた前記半導体素子の前記第一の電極または前記第二の電極とを圧接接合する圧接接合工程とを備え、
前記めっき形成工程で形成された前記金属のポーラスめっき層は、厚さが１０〜２００μｍで、空孔率が２０〜７０％である、圧接型半導体装置の製造方法である。
また、第３の本発明は、
上面に少なくとも第一の電極及び下面に少なくとも第二の電極を有する半導体素子と、
前記半導体素子の前記第一の電極及び前記第二の電極にそれぞれ対向して配置された一対のリードフレーム部材と、
前記半導体素子を前記一対のリードフレーム部材で挟んだ状態で、前記一対のリードフレーム部材に圧力を印加する圧力印加部材とを備え、
少なくともいずれか一方の前記リードフレーム部材の、前記第一の電極または前記第二の電極に対向する面には、金属のポーラスめっき部が形成されており、
前記圧力印加部材が印加する前記圧力は、前記金属のポーラスめっき部を弾性領域から塑性領域に変化させる圧力よりも小さい、圧接型半導体装置である。
また、第４の本発明は、
前記圧力印加部材が印加する前記圧力は、前記半導体素子を破壊する圧力よりも小さい、第３の本発明の圧接型半導体装置である。
また、第５の本発明は、
前記金属のポーラスめっき部は、ニッケルのポーラスめっきで形成されている、第３の本発明の圧接型半導体装置である。
本発明により、圧接型半導体装置を構成する各種部材の寸法バラツキを吸収し、従来の圧接型半導体装置に比べて小さな圧力で安定的な接続抵抗値を得ることが出来る、圧接型半導体装置及びその製造方法を提供できる。
本発明の実施の形態の圧接型パワー半導体装置の構造を示す模式断面図 本発明の実施の形態のリードフレームに形成された金属のポーラスめっき層部分の模式断面図 本発明の実施の形態の、空孔の形状を説明するための金属のポーラスめっき層の模式断面図 本発明の実施の形態の、金属のポーラスめっき層の形成工程を示す模式図 （ａ）〜（ｄ）本発明の実施の形態の、他の構成の圧接型パワー半導体装置の構造を示す模式断面図 本発明の実施の形態の圧接型パワー半導体装置の模式断面図 （ａ）本発明の実施例の圧接型パワー半導体装置の模式断面図、（ｂ）比較例の圧接型パワー半導体装置の模式断面図 本発明の実施例の圧接型パワー半導体装置における、加圧力と、パワー半導体素子の電極とリードフレーム間の接続抵抗値及びポーラスニッケルめっき層の厚み方向の変形量との相関関係と、比較例の圧接型パワー半導体装置における、加圧力と、パワー半導体素子の電極とリードフレーム間の接続抵抗値及び軟金属シートの厚み方向の変形量との相関関係を示す図 従来の圧接型パワー半導体装置の問題点を示す模式断面図 従来の、軟金属シートをパワー半導体素子の電極とリードフレームとの間に介した構成の圧接型パワー半導体装置の模式断面図 従来の圧接型パワー半導体装置における、加圧力と、パワー半導体素子の電極とリードフレーム間の接続抵抗値及び軟金属シートの厚み方向の変形量との相関図
以下、本発明の圧接型半導体装置の一実施の形態について図面を参照しながら説明するとともに、本発明の圧接型半導体装置の製造方法の一実施の形態についても説明する。
（実施の形態）
図１は、本発明の一実施の形態における圧接型のパワー半導体装置の構造を示す模式断面図である。
図１に示す通り、パワー半導体素子１の上面電極１８の上には、金属のポーラスめっき層１３が下面に形成されたリードフレーム４が配置され、パワー半導体素子１の下面電極１９の下には、金属のポーラスめっき層３が上面に形成されたリードフレーム２が配置されている。リードフレーム２とリードフレーム４に対して互いに対向する向きに加圧力Ａが常時加わることにより、圧接接合され、パワー半導体素子１の上面電極１８とリードフレーム４間、及びパワー半導体素子１の下面電極１９とリードフレーム２間の電気的導通が得られる。
尚、上面電極１８が、本発明の第一の電極の一例にあたり、下面電極１９が、本発明の第二の電極の一例にあたる。また、リードフレーム２が、本発明の一対のリードフレーム部材の内の一方のリードフレーム部材の一例にあたり、リードフレーム４が、本発明の一対のリードフレーム部材の内の他方のリードフレーム部材の一例にあたる。
パワー半導体素子１の上面電極１８及び下面電極１９は、それぞれ、リードフレーム４及び２と金属のポーラスめっき層１３及び３を介して接触した構造となっており、図１には図示していないが、放熱板や、筐体などを介して（図６参照）、半導体装置の状態で加圧力Ａが常に加えられていることにより、圧接状態が保持されている。
図２は、リードフレーム２に形成された金属のポーラスめっき層３の部分を拡大した模式断面図である。
尚、リードフレーム４に形成された金属のポーラスめっき層１３の部分も金属のポーラスめっき層３の部分と同様の構成であり、ここでは金属のポーラスめっき層３の部分について説明するが、ここでの説明は金属のポーラスめっき層１３の部分についても同様である。
金属のポーラスめっき層３の厚みＰは、パワー半導体装置の各種部材の寸法バラツキ吸収性及びめっき形成工程の生産性を考慮すると、１０〜２００μｍの範囲で形成することが好ましい。
図９に示したように一般的な公差の部材を用い、パワー半導体装置を構成した場合、パワー半導体素子１０１とリードフレーム１０４及び１０２との間に隙間Ｋ、Ｌが１０μｍ以上発生していることを考慮すると、金属のポーラスめっき層３の厚みＰが１０μｍより小さいと、その隙間Ｋ、Ｌを吸収する効果が薄く、面内で均一な圧接力を得ることが出来ない。
また、金属のポーラスめっき層３の厚みＰを２００μｍより大きくすることは、めっき時間が長くなるために生産性が悪くなることやポーラスめっき層の熱抵抗が大きくなることから好ましくない。
金属のポーラスめっき層３には、空孔率２０〜７０％で、厚み方向（圧接方向）に縦長の針状の空孔５が形成されている。
金属のポーラスめっき層３の空効率が２０％よりも小さいと、単位体積あたりの空孔数に偏りが発生し、均一な空孔率で縦長の針状の空孔５を得ることが出来ない。
また、空効率が７０％より大きいと、空孔５は、隣接する空孔同士が重なり合ったいびつな形状で形成され、きれいな縦長の針状形状を得ることが出来ない。
これらより、金属のポーラスめっき層３の縦長の針状の空孔５の空孔率は２０％〜７０％であることが好ましい。
図３は、空孔５の形状を説明するための金属のポーラスめっき層の拡大断面図である。
空孔５は、厚み方向すなわち圧接方向の長さＱが、圧接方向と垂直な方向の長さＲより大きい針状形状または長楕円体形状を有している。空孔５がこのような形状を有していることにより、金属のポーラスめっき層３は、従来の圧接型半導体装置と比べてより小さな圧力での厚み方向への変形が容易となり、且つ厚み方向の変形量がより大となる効果がある。また、金属のポーラスめっき層３は、ポーラス構造であるが故に、変形後の弾性変形状態を維持することが可能となる。
図４は、リードフレーム２への金属のポーラスめっき層３の形成工程を示す模式図である。
金属のポーラスめっき層３は、例えば発泡剤を入れためっき槽１２に、リードフレーム２と、めっき用の金属板４０を浸けて、電気めっきを施すことで得られる。
図４では、リードフレーム２にマスク１１を付して、パワー半導体素子１の下面電極１９と接する側の面にのみ選択的に金属のポーラスめっき層３を施すようにしている。このとき、リードフレーム２に流す電流密度とめっき時間を調節することで、金属のポーラスめっき層３の厚みと空孔率（空孔サイズ）を制御することが出来る。
尚、図４において金属のポーラスめっき層３を施す、リードフレーム２の、パワー半導体素子１の下面電極１９と接する側の面が、本発明の、「第一の電極または第二の電極に対向する予定の、少なくともいずれか一方のリードフレーム部材の面」の一例にあたる。また、図４において、リードフレーム２に施した金属のポーラスめっき層３が、本発明の、金属のポーラスめっき層の一例にあたる。また、図４において、金属のポーラスめっき層３をリードフレーム２に施す工程が、本発明のめっき形成工程の一例にあたる。
尚、リードフレーム２の材質としては、一般的に銅が用いられるが、アルミニウムやニッケルであってもかまわない。
また、ポーラスめっき層３を形成する金属としては、一般的には、ニッケルを用いるがこれに限定されるものではない。ポーラスめっき層３を形成する金属として、例えば、銅やスズなども用いることができる。
図５（ａ）〜（ｄ）は、本実施の形態における他の構成の圧接型のパワー半導体装置の構造を示す模式断面図である。
図５（ａ）〜（ｄ）に示す圧接型パワー半導体装置は、それぞれ、図１に示す圧接型パワー半導体装置とは、リードフレーム２、４に金属のポーラスめっき層３、１３を形成している部分が異なる。
金属のポーラスめっき層３、１３は、リードフレーム２、４の各面に対し、図５（ａ）に示すように全面に形成しても良いし、図５（ｂ）に示すようにパワー半導体素子１の上面電極１８、下面電極１９と対向する側のリードフレーム２、４の面２ａ、４ａを基準として、リードフレーム２、４の反対側の面２ｂ、４ｂには形成しなくとも良い。すなわち、少なくともパワー半導体素子１の上面電極１８及び下面電極１９と対向する側の面に形成しておけばよい。例えば、リードフレーム２、４の各面の内、面２ｂ、４ｂを除く全面に、金属のポーラスめっき層３、１３を形成しても良い。
また、図５（ｃ）および図５（ｄ）に示すように、パワー半導体素子１の上面電極１８と接するリードフレーム４もしくは、パワー半導体素子１の下面電極１９と接するリードフレーム２のいずれかにのみ、金属のポーラスめっき層１３、３が形成されている構造であってもよい。
本実施の形態の金属のポーラスめっき層１３、３は、図１０に示した従来例の軟金属シート１０３と比較して、より小さな圧力で圧接方向により大きな変形が得られる為、リードフレーム４やリードフレーム２等の圧接型パワー半導体装置を構成する部材の厚みバラツキや反り、うねりを効果的に吸収し、安定した接続抵抗値を得ることが出来る。
次に、圧接型パワー半導体装置の代表的な例として、上面にエミッタ、ゲートの２つの電極、下面にソース電極を有する縦型パワーＭＯＳＦＥＴのパワー半導体素子に本実施の形態の構成を適用した圧接型パワー半導体装置の模式断面図を図６に示す。
図６において、６及び１６は、アルミニウムで形成された放熱板を示す。放熱板６、１６は、リードフレーム８、リードフレーム９、リードフレーム１０を圧接により保持する役割と、パワー半導体素子２１の発熱を効率良く放熱する役割と、電気的絶縁を保つ役割がある。
放熱板６、１６として用いる材料としては、アルミニウムや銅等の金属材料や、熱伝導率のよい絶縁性無機材料、具体的には、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、アルミナ（Ａｌ２Ｏ３）などからなるセラミックを用いることができる。
放熱板６、１６として、金属材料を用いる場合は、リードフレーム８、リードフレーム９、リードフレーム１０と接する面には、電気的絶縁を保つ為に絶縁層７、１７を形成しておく必要がある。絶縁層７、１７としては、アルミニウムの陽極酸化膜、ダイヤモンド薄膜、セラミック溶射により形成される膜、ダイヤモンドライクカーボンなどを用いることができる。
放熱板６上には、金属のポーラスめっき層２２が形成されたリードフレーム８、パワー半導体素子２１、金属のポーラスめっき層２３が形成されたリードフレーム９及び金属のポーラスめっき層２４が形成されたリードフレーム１０、放熱板１６が、この順に、パワー半導体素子２１の下面のソース電極２５と金属のポーラスめっき層２２が接し、パワー半導体素子２１の上面のエミッタ電極２６と金属のポーラスめっき層２３が接し、パワー半導体素子２１の上面のゲート電極２７と金属のポーラスめっき層２４が接する構造で配置され、一対のクリップ２８、２８が放熱板６及び放熱板１６を挟み込む加圧力Ａにより、パワー半導体素子２１の各電極２５、２６、２７とそれぞれに対向する各リードフレーム８、９、１０とが圧接接合されている。
例えば、図６に示すような放熱板６、１６同士を一対のクリップ２８、２８で挟む方法や、ネジで止める方法により、加圧力Ａは、半導体装置の状態で常に加えられている。
尚、エミッタ電極２６及びゲート電極２７が、本発明の第一の電極の一例にあたり、ソース電極２５が、本発明の第二の電極の一例にあたる。また、リードフレーム８が、本発明の一対のリードフレーム部材の内の一方のリードフレーム部材の一例にあたり、リードフレーム９及びリードフレーム１０が、本発明の一対のリードフレーム部材の内の他方のリードフレーム部材の一例にあたる。また、圧接された状態である金属のポーラスめっき層２２、２３及び２４が、それぞれ本発明の金属のポーラスめっき部の一例にあたる。また、一対のクリップ２８、２８が、本発明の圧力印加部材の一例にあたる。また、一対のクリップ２８、２８によって、パワー半導体素子２１の各電極２５、２６、２７とそれぞれに対向する各リードフレーム８、９、１０とを圧接接合する工程が、本発明の圧接接合工程の一例にあたる。
尚、ここでは、本発明のパワー半導体素子の上面に形成された第一の電極として、パワー半導体素子２１の上面にエミッタ電極２６及びゲート電極２７の２つの電極を有する構成としたが、本発明の第一の電極は、２つの電極に限らず、１つであってもよいし、３つ以上の電極が形成された構成であってもよい。
また、本発明のパワー半導体素子の下面に形成された第二の電極として、パワー半導体素子２１の下面にソース電極２５の１つの電極のみ有する構成としたが、本発明の第二の電極は、１つの電極に限らず、パワー半導体素子の下面に複数の電極が形成された構成であってもよい。
以上説明した様に、各リードフレームに金属のポーラスめっき層を形成することにより、均一な面圧力を得ることがより難しい、片面に複数の電極を有するパワー半導体素子構造であっても、各種部材バラツキを吸収し、均一な面圧力を得ることが可能となり、その結果、接続抵抗値の安定化を図ることが出来る。
（実施例）
次に、主として図７（ａ）、図７（ｂ）、図８を参照しながら、本発明の圧接型半導体装置の一実施例である圧接型パワー半導体装置について、更に具体的に説明する。
尚、上記実施の形態で説明した構成と同じものには、同じ符号を付した。
図７（ａ）は、本実施例の圧接型パワー半導体装置の模式断面図である。図７（ａ）の圧接型パワー半導体装置は、上記実施の形態で説明した図５（ｃ）の構成の一例である。
図７（ｂ）は、比較例としての従来の軟金属シート１０３を用いた構成の圧接型パワー半導体装置の模式断面図である。尚、図７（ｂ）の圧接型パワー半導体装置は、図１０を用いて説明した従来の圧接型パワー半導体装置の構成と基本的に同じであるので、同じ符号を付した。
本実施例の圧接型パワー半導体装置では、リードフレーム２及びリードフレーム４は、厚み１．５ｍｍの銅で構成されている。リードフレーム２の、パワー半導体素子１の下面電極１９と対向する側の面には、上記実施の形態で説明した金属のポーラスめっき層３の一例として、空効率５０％、厚み１００μｍのポーラスニッケルめっき層１５が施されている。
図７（ａ）に示す様に、パワー半導体素子１の厚み４００μｍの下面電極１９及び上面電極１８と、リードフレーム２及びリードフレーム４は、加圧力Ａを常時加える構成により、圧接接合されている。その際、パワー半導体素子１の下面電極１９と接するポーラスニッケルめっき層１５は、加圧力Ａにより、圧接方向にＺ１の量で変形している。
変形量Ｚ１は、圧接型のパワー半導体装置を構成する部材のバラツキ吸収性と接続抵抗値の安定化とを考慮すると、形成されたポーラスニッケルめっき層１５の変形前の厚みに対し、１０〜７０％であることが好ましい。
例えば、厚み１００μｍで形成したポーラスニッケルめっき層１５の変形量Ｚ１が１０％以下の場合、その絶対値は１０μｍ以下となるが、その変形量では、図９に示したように一般的な公差の部材を用い、パワー半導体装置を構成した場合、隙間Ｋ、Ｌが１０μｍ以上発生していることを考慮すると、その隙間Ｋ、Ｌを吸収する効果が薄く、面内で均一な圧接力を得ることが出来ない。
また、変形量Ｚ１が７０％を超える場合、加圧状態において、ポーラスニッケルめっき層１５の変形は、塑性変形領域となる為、パワー半導体素子の電極と金属のポーラスめっき層間の接触において、加圧方向に対し、十分な反力を得ることが出来なくなる。その結果、長期信頼性における接続抵抗値が不安定となる場合がある。
図８は、加圧力Ａと、パワー半導体素子１の下面電極１９とリードフレーム２間の接続抵抗値Ω１及びポーラスニッケルめっき層１５の厚み方向の変形量Ｚ１との相関関係を示している。また、図８において、実線８０１は本実施例の接続抵抗値Ω１の変化を示し、実線８０２はポーラスニッケルめっき層１５の厚み変形量（圧接方向）Ｚ１の変化を示す。
尚、図８には、図７（ｂ）に示す従来例の軟金属シート１０３で評価した結果（図１１参照）も同じグラフ上に記載している。即ち、図８において、実線８１１は、比較例としてのパワー半導体素子１０１の下面電極１０６とリードフレーム１０２間の接続抵抗値Ω２の変化を示し、実線８１２は軟金属シート１０３の厚み変形量（圧接方向）Ｚ２の変化を示す。
ここで、図７（ｂ）に示す軟金属シート１０３の厚みは、１００μｍであり、パワー半導体素子１０１の下面電極１０６及び上面電極１０５の厚みはそれぞれ４００μｍであり、リードフレーム１０２及び１０４の厚みはそれぞれ１．５ｍｍである。
また、比較例としての従来の圧接型パワー半導体素子１０１のサイズは、本実施例の圧接型パワー半導体素子１のサイズと同じである。
図８より、図７（ａ）に示す本実施例の圧接型パワー半導体装置では、０〜１．７ＭＰａの低荷重領域において、変形量Ｚ１の増大が顕著であるとともに（図８の符号８０２参照）、それに伴い接続抵抗値Ω１の低下が見られ（図８の符号８０１参照）、１．７〜１０ＭＰａの領域で安定することがわかる（図８の、実施例の抵抗値安定領域８０３参照）。
尚、７ＭＰａ以上の領域は、パワー半導体素子１の破壊が見られるので、製品としては使えない領域である（図８の、半導体素子破壊領域８２０参照）。よって、実際に製品として使用可能な、接続抵抗値Ω１の安定領域は１．７〜７ＭＰａであり、その範囲での変形量Ｚ１は、約３０μｍであり、初期の厚みに対し約３０％の変形量であった。
一方、比較例としての従来例の圧接型パワー半導体装置では、圧力の増加に伴う軟金属シート１０３の厚みの変形量Ｚ２が少なく（図８の符号８１２参照）、パワー半導体素子１０１の破壊領域（図８の、半導体素子破壊領域８２０参照）に程近い圧力６．５ＭＰａ付近でないと安定した接続抵抗値Ω２を得ることが出来なかった（図８の、比較例の抵抗値安定領域８１３参照）。
具体的には、圧力６．５ＭＰａで、軟金属シート１０３の厚みの変形量は６μｍ程度であった。この値は、一般的な公差の部材を用い、圧接型パワー半導体装置を構成した場合、パワー半導体素子１０１の下面電極１０６とリードフレーム１０２間に隙間が１０μｍ以上発生している事例が見られることを考慮すると、変形量としては不十分と言える。
図８に示す結果より、従来の圧接型半導体装置に比べて、より小さな圧力でより大きな変形が得られるポーラスニッケルめっき層１５は、圧接型パワー半導体装置の各種部材のバラツキを吸収し、接続抵抗値Ω１の安定化を図る効果が大であると言える。
また、図７（ｂ）に示す従来の軟金属シート１０３を用いた構成では、均一な面接触を得ようと過大な圧力を加えると、軟金属シート１０３は弾性変形領域から塑性変形領域へと変化してしまい、パワー半導体素子１０１の下面電極１０６と軟金属シート１０３間及びリードフレーム１０２と軟金属シート１０３間の接触において、加圧方向Ａに対し、軟金属シート１０３からの十分な反力を得ることが出来ず、そのことが、例え初期接続抵抗値が良好であっても、長期信頼性において、接続抵抗値が不安定となり、その結果、パワー半導体装置の特性が安定しない場合があるという課題を抱えていた。
これに対し、本実施例の図７（ａ）の構成の場合には、上述した通り、ポーラスニッケルめっき層１５の厚み方向の変形量Ｚ１が７０％以下では、その弾性変形領域が維持される。そして、図８に示すように、３０％程度の変形量Ｚ１で良好な接続抵抗値Ω１を得ることができるので、このとき、加圧方向に対し、十分な反力を得ることも出来る。その結果、長期信頼性においても安定した接続抵抗値を持続することができ、特性に優れた圧接型パワー半導体装置を得ることが可能となる。
尚、上記実施の形態では、圧接型半導体装置として、圧接型パワー半導体装置について説明したが、これに限らず例えば、通常の半導体素子を用いた圧接型半導体装置であっても良い。その場合でも、上記と同様の効果を発揮する。
以上に説明したように、本発明の一例である圧接型パワー半導体装置は、リードフレームの厚み、放熱板の厚み等、圧接型のパワー半導体装置を構成する各種部材の寸法バラツキを吸収し、小さな圧力で安定的な接続抵抗値を得ることが出来、本発明の一例である圧接型パワー半導体装置の製造方法により、特性の良い圧接型の半導体装置を作製することができる。
本発明にかかる圧接型半導体装置及びその製造方法は、圧接型半導体装置を構成する各種部材の寸法バラツキを吸収し、従来の圧接型半導体装置に比べて小さな圧力で安定した接続抵抗値を得る効果を有し、特性の良い電気自動車のモーター用インバーター基板や、屋内外で使用する発電システムのパワーコンディショナーなどの提供が可能となり、自動車、環境、住宅、インフラ分野へ利用することが出来る。
１ パワー半導体素子
２ リードフレーム
３ 金属のポーラスめっき層
４ リードフレーム
５ 空孔
６ 放熱板
７ 絶縁層
８ リードフレーム
９ リードフレーム
１０ リードフレーム
１１ マスク
１２ めっき槽
１３ 金属のポーラスめっき層
１５ ポーラスニッケルめっき層
１６ 放熱板
１７ 絶縁層
１８ 上面電極
１９ 下面電極
２１ パワー半導体素子
２２ 金属のポーラスめっき層
２３ 金属のポーラスめっき層
２４ 金属のポーラスめっき層
２５ ソース電極
２６ エミッタ電極
２７ ゲート電極
２８ クリップ
１０１ パワー半導体素子
１０２ リードフレーム
１０３ 軟金属シート
１０４ リードフレーム
１０５ 上面電極
１０６ 下面電極

Claims (5)

  1. 上面に少なくとも第一の電極及び下面に少なくとも第二の電極が形成された半導体素子と、前記半導体素子の前記第一の電極及び前記第二の電極にそれぞれ対向する一対のリードフレーム部材とを備えた圧接型半導体装置の製造方法であって、
    前記半導体素子の前記第一の電極または前記第二の電極に対向する予定の、少なくともいずれか一方の前記リードフレーム部材の面に、金属のポーラスめっき層を形成するめっき形成工程と、
    前記金属のポーラスめっき層と、前記金属のポーラスめっき層に対向させた前記半導体素子の前記第一の電極または前記第二の電極とを圧接接合する圧接接合工程とを備え、
    前記金属のポーラスめっき層の空孔は、前記圧接接合工程における圧接方向の長さが前記圧接方向に垂直な方向の長さよりも大きい形状である、圧接型半導体装置の製造方法。
  2. 上面に少なくとも第一の電極及び下面に少なくとも第二の電極が形成された半導体素子と、前記半導体素子の前記第一の電極及び前記第二の電極にそれぞれ対向する一対のリードフレーム部材とを備えた圧接型半導体装置の製造方法であって、
    前記半導体素子の前記第一の電極または前記第二の電極に対向する予定の、少なくともいずれか一方の前記リードフレーム部材の面に、金属のポーラスめっき層を形成するめっき形成工程と、
    前記金属のポーラスめっき層と、前記金属のポーラスめっき層に対向させた前記半導体素子の前記第一の電極または前記第二の電極とを圧接接合する圧接接合工程とを備え、
    前記めっき形成工程で形成された前記金属のポーラスめっき層は、厚さが１０〜２００μｍで、空孔率が２０〜７０％である、圧接型半導体装置の製造方法。
  3. 上面に少なくとも第一の電極及び下面に少なくとも第二の電極を有する半導体素子と、
    前記半導体素子の前記第一の電極及び前記第二の電極にそれぞれ対向して配置された一対のリードフレーム部材と、
    前記半導体素子を前記一対のリードフレーム部材で挟んだ状態で、前記一対のリードフレーム部材に圧力を印加する圧力印加部材とを備え、
    少なくともいずれか一方の前記リードフレーム部材の、前記第一の電極または前記第二の電極に対向する面には、金属のポーラスめっき部が形成されており、
    前記圧力印加部材が印加する前記圧力は、前記金属のポーラスめっき部を弾性領域から塑性領域に変化させる圧力よりも小さい、圧接型半導体装置。
  4. 前記圧力印加部材が印加する前記圧力は、前記半導体素子を破壊する圧力よりも小さい、請求項３に記載の圧接型半導体装置。
  5. 前記金属のポーラスめっき部は、ニッケルのポーラスめっきで形成されている、請求項３に記載の圧接型半導体装置。
JP2013512044A 2012-01-11 2012-10-19 圧接型半導体装置及びその製造方法 Active JP5662565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013512044A JP5662565B2 (ja) 2012-01-11 2012-10-19 圧接型半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012002878 2012-01-11
JP2012002878 2012-01-11
JP2013512044A JP5662565B2 (ja) 2012-01-11 2012-10-19 圧接型半導体装置及びその製造方法
PCT/JP2012/006712 WO2013105161A1 (ja) 2012-01-11 2012-10-19 圧接型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP5662565B2 true JP5662565B2 (ja) 2015-02-04
JPWO2013105161A1 JPWO2013105161A1 (ja) 2015-05-11

Family

ID=48781140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013512044A Active JP5662565B2 (ja) 2012-01-11 2012-10-19 圧接型半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9018035B2 (ja)
EP (1) EP2804208A4 (ja)
JP (1) JP5662565B2 (ja)
CN (1) CN103380495B (ja)
WO (1) WO2013105161A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
HUP0202568A3 (en) 1999-06-01 2009-11-30 Biogen Idec Inc A blocking monoclonal antibody to vla-1 and its use for the treatment of inflammatory disorders
CA2443903C (en) 2001-04-13 2018-03-20 Biogen, Inc. Antibodies to vla-1
AU2007267579B2 (en) 2006-05-25 2013-05-30 Biogen Ma Inc. Methods of treating stroke
ES2732243T3 (es) 2012-02-16 2019-11-21 Santarus Inc Composiciones farmacéuticas de anticuerpos ANTI-VLA1 (CD49A)
JP6414545B2 (ja) * 2013-02-28 2018-10-31 三洋電機株式会社 非水電解質二次電池
CN103579165B (zh) * 2013-11-04 2016-08-31 国家电网公司 一种全压接式功率器件
JP6860334B2 (ja) * 2016-12-06 2021-04-14 株式会社東芝 半導体装置
CN108520870B (zh) * 2018-04-16 2020-05-15 全球能源互联网研究院有限公司 一种功率器件封装结构
CN108376702B (zh) * 2018-01-07 2022-06-21 北京工业大学 一种用于压接式igbt模块的弹性多孔结构电极
CN108630649B (zh) * 2018-06-29 2024-08-06 全球能源互联网研究院有限公司 一种半导体器件封装结构及封装方法
EP4064345A1 (en) * 2021-03-22 2022-09-28 Hitachi Energy Switzerland AG Chip package with porous elastically deformable layer
CN113394189B (zh) * 2021-06-11 2022-04-08 广州市粤创芯科技有限公司 一种具有双排引脚的集成电路封装结构及其封装工艺
CN116090261B (zh) * 2023-04-07 2023-06-23 深圳平创半导体有限公司 一种压接型功率半导体器件应力场重构方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297929A (ja) * 1998-04-15 1999-10-29 Hitachi Ltd 加圧接触型半導体装置、及びこれを用いた変換器
JP2005209784A (ja) * 2004-01-21 2005-08-04 Hitachi Ltd 圧接型半導体装置、及びこれを用いた変換器
JP2008050673A (ja) * 2006-08-28 2008-03-06 Toyota Motor Corp めっき処理方法及びファインピッチ配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256636B2 (ja) 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
US5841111A (en) * 1996-12-19 1998-11-24 Eaton Corporation Low resistance electrical interface for current limiting polymers by plasma processing
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
JP2004207088A (ja) * 2002-12-26 2004-07-22 Nissan Motor Co Ltd ガス透過性基体及びこれを用いた固体酸化物形燃料電池
CN201725787U (zh) * 2010-05-31 2011-01-26 江阴市赛英电子有限公司 新型平板压接式双芯片封装陶瓷外壳

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297929A (ja) * 1998-04-15 1999-10-29 Hitachi Ltd 加圧接触型半導体装置、及びこれを用いた変換器
JP2005209784A (ja) * 2004-01-21 2005-08-04 Hitachi Ltd 圧接型半導体装置、及びこれを用いた変換器
JP2008050673A (ja) * 2006-08-28 2008-03-06 Toyota Motor Corp めっき処理方法及びファインピッチ配線基板の製造方法

Also Published As

Publication number Publication date
EP2804208A4 (en) 2015-07-29
US9018035B2 (en) 2015-04-28
US20140110827A1 (en) 2014-04-24
CN103380495A (zh) 2013-10-30
WO2013105161A1 (ja) 2013-07-18
JPWO2013105161A1 (ja) 2015-05-11
CN103380495B (zh) 2016-05-18
EP2804208A1 (en) 2014-11-19

Similar Documents

Publication Publication Date Title
JP5662565B2 (ja) 圧接型半導体装置及びその製造方法
JP4967447B2 (ja) パワー半導体モジュール
CN111357099B (zh) 电子器件的封装方法和接合技术
WO2018194153A1 (ja) 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法
JP6366723B2 (ja) 半導体装置およびその製造方法
JP2012028674A (ja) 半導体装置および半導体装置の製造方法
US20210359190A1 (en) Thermoelectric conversion substrate and thermoelectric conversion module
WO2013121691A1 (ja) 半導体装置及びその製造方法
JP2015220341A (ja) 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法
JP2018026370A (ja) パワー半導体モジュール
KR20140092774A (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP6643481B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
CN100385652C (zh) 半导体装置
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP2010232365A (ja) 半導体装置
JP5187148B2 (ja) 半導体装置及びその製造方法
JP4407509B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP2017135183A (ja) 半導体装置
JP2013033876A (ja) 半導体モジュール及びスペーサ
JP2007214492A (ja) 絶縁伝熱構造体及びパワーモジュール用基板並びに絶縁伝熱構造体の製造方法
JP2017139325A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2000307043A (ja) パワー半導体モジュール
JP4992302B2 (ja) パワー半導体モジュール
JP2012160639A (ja) 半導体モジュール及び応力緩衝部材
JP2002076259A (ja) パワーモジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141204

R150 Certificate of patent or registration of utility model

Ref document number: 5662565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150