TW201727614A - 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置 - Google Patents

液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置 Download PDF

Info

Publication number
TW201727614A
TW201727614A TW106107041A TW106107041A TW201727614A TW 201727614 A TW201727614 A TW 201727614A TW 106107041 A TW106107041 A TW 106107041A TW 106107041 A TW106107041 A TW 106107041A TW 201727614 A TW201727614 A TW 201727614A
Authority
TW
Taiwan
Prior art keywords
transistor
wiring
signal
circuit
drain
Prior art date
Application number
TW106107041A
Other languages
English (en)
Other versions
TWI612514B (zh
Inventor
木村肇
梅崎敦司
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201727614A publication Critical patent/TW201727614A/zh
Application granted granted Critical
Publication of TWI612514B publication Critical patent/TWI612514B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

本發明的目的是抑制驅動器電路中的電晶體特性的降級。其中包含用於藉由按照第一輸入信號而被接通和切斷來控制是否設置輸出信號的電位狀態的第一開關、以及用於藉由按照第二輸入信號而被接通和切斷來控制是否設置輸出信號的電位狀態的第二開關。藉由接通和切斷第一開關或第二開關，使第一佈線和第二佈線進入電連續性。

Description

液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
本發明係關於半導體裝置、顯示裝置、液晶顯示裝置、用於驅動這些裝置的方法以及用於製造這些裝置的方法。具體來說，本發明係關於包括在與像素部分相同的基板上形成的驅動器電路的半導體裝置、顯示裝置和液晶顯示裝置以及用於驅動這些裝置的方法。此外，本發明還關於包括該半導體裝置、顯示裝置或液晶顯示裝置的電子裝置。
近年來，隨著例如液晶電視等的大顯示裝置的增加，顯示裝置得到積極地發展。具體來說，一種用於藉由使用包括非單晶半導體的電晶體在與像素部分相同的基板之上形成例如閘極驅動器等驅動器電路的技術得到積極地發展，因為該技術在很大程度上有助於成本的降低和可靠性的提高。
在包括非單晶半導體的電晶體中，發生例如臨界值電 壓的變化或者遷移性降低等降級。隨著電晶體的這種降級的進行，變得難以操作驅動器電路並且無法顯示圖像。專利文獻1和2以及非專利文獻1分別公開一種移位暫存器，其中具有使來自正反器(flip flop)的輸出信號的位準成為L位準(L表示低)的功能的電晶體的降級(下文中又將這種電晶體稱作下拉電晶體)可被抑制。在這些文獻中，使用兩個下拉電晶體。這兩個下拉電晶體連接在正反器的輸出端子與對其供應VSS(又稱作負電源)的佈線之間。此外，一個下拉電晶體和另一個下拉電晶體交替導通(即，可以說，一個下拉電晶體和另一個下拉電晶體交替進入導通狀態)。相應地，減小了下拉電晶體的每個導通的時間，使得可抑制下拉電晶體特性的降級。
[參考文獻]
[專利文獻]
[專利文獻1]日本公開專利申請No.2005-050502
[專利文獻2]日本公開專利申請No.2006-024350
[非專利文獻]
[非專利文獻1]Yong Ho Jang等人，“Integrated Gate Driver Circuit Using a-Si TFT with Dual Pull-down Structure”, Proceedings of The 11th International Display Workshops 2004, pp. 333-336
在習知技術所採用的結構中，用於控制輸出信號以將 其位準設置為高位準的電晶體(下文中又稱作上拉電晶體)的閘極的電位高於正電源電壓或者一些情況下的高位準的時鐘信號的電位。因此，在一些情況下將高電壓施加到上拉電晶體。備選地，在其他情況下，將高電壓施加到與上拉電晶體的閘極連接的電晶體。備選地，在一些情況下，移位暫存器中包含的電晶體的通道寬度很大，以使移位暫存器甚至在電晶體降級時也進行操作。備選地，在電晶體的通道寬度很大的一些情況下，電晶體的閘極和源極或汲極可能短路。備選地，在一些情況下，當電晶體的通道寬度很大時，移位暫存器中包含的電晶體的寄生電容增加。
根據本發明的一個實施例，一個目的是抑制電晶體特性的降級。備選地，根據本發明的一個實施例，一個目的是減小電晶體的通道寬度。備選地，根據本發明的一個實施例，一個目的是抑制上拉電晶體特性的降級或者減小上拉電晶體的通道寬度。備選地，根據本發明的一個實施例，一個目的是增加輸出信號的幅度。備選地，根據本發明的一個實施例，一個目的是增加像素中包含的電晶體導通的時間。備選地，根據本發明的一個實施例，一個目的是改進信號到像素的不充分寫入。備選地，根據本發明的一個實施例，一個目的是縮短輸出信號的下降時間。備選地，根據本發明的一個實施例，一個目的是縮短輸出信號的上升時間。備選地，根據本發明的一個實施例，一個目的是防止一行中的像素的視頻信號寫入不同行的像素。備選地，根據本發明的一個實施例，一個目的是減少來自驅動 器電路的輸出信號的下降時間的變化。備選地，根據本發明的一個實施例，一個目的是使像素電晶體中的穿通(feedthrough)一致。備選地，根據本發明的一個實施例，一個目的是減小串擾。備選地，根據本發明的一個實施例，一個目的是減小佈局面積。備選地，一個目的是減小顯示裝置的幀的大小。備選地，根據本發明的一個實施例，一個目的是實現顯示裝置的更高清晰度。備選地，根據本發明的一個實施例，一個目的是提高產率。備選地，根據本發明的一個實施例，一個目的是降低製造成本。備選地，根據本發明的一個實施例，一個目的是減小輸出信號的失真。備選地，根據本發明的一個實施例，一個目的是減小輸出信號的延遲。備選地，根據本發明的一個實施例，一個目的是降低功率消耗。備選地，根據本發明的一個實施例，一個目的是降低外部電路的電流供應能力。備選地，根據本發明的一個實施例，一個目的是減小外部電路的大小或者包括外部電路的顯示裝置的大小。注意，這些目的的描述並不排除其他目的的存在。此外，本發明的一個實施例不一定實現上述全部目的。
本發明的一個實施例是液晶顯示裝置，其中包括：驅動器電路，對其中輸入第一輸入信號、第二輸入信號和第三輸入信號，並且從其中輸出輸出信號；以及像素，其中包括液晶元件，並且施加到液晶元件的電壓按照輸出信號來設置。驅動器電路包括第一開關、第二開關、第三開關和第四開關。第一開關和第二開關按照第三輸入信號來接 通和切斷。第三開關藉由按照第一輸入信號而被接通或切斷來控制是否設置輸出信號的電位狀態，第一輸入信號的輸入藉由第一開關的接通和切斷來控制。第四開關藉由按照第二輸入信號而被接通或切斷來控制是否設置輸出信號的電位狀態，第二輸入信號的輸入藉由第二開關的接通和切斷來控制。
本發明的一個實施例是液晶顯示裝置，其中包括：驅動器電路，對其中輸入第一輸入信號、第二輸入信號和第三輸入信號，並且從其中輸出輸出信號；以及像素，其中包括液晶元件，並且施加到液晶元件的電壓按照輸出信號來設置。驅動器電路包括：第一電晶體，具有閘極、源極和汲極；第二電晶體，具有閘極、源極和汲極；第三電晶體，具有閘極、源極和汲極；以及第四電晶體，具有閘極、源極和汲極。將第三輸入信號輸入到第一電晶體的閘極，並且將第一輸入信號輸入到第一電晶體的源極和汲極其中之一。將第三輸入信號輸入到第二電晶體的閘極，並且將第二輸入信號輸入到第二電晶體的源極和汲極其中之一。第三電晶體的閘極電連接到第一電晶體的源極和汲極中的另一個，並且輸出信號的電位狀態藉由第三電晶體的導通和截止來控制。第四電晶體的閘極電連接到第二電晶體的源極和汲極中的另一個，並且輸出信號的電位狀態藉由第四電晶體的導通和截止來控制。
本發明的一個實施例是液晶顯示裝置，其中包括：驅動器電路，對其中輸入第一輸入信號、第二輸入信號、第 三輸入信號和第四輸入信號，並且從其中輸出輸出信號；以及像素，其中包括液晶元件，並且施加到液晶元件的電壓按照輸出信號來設置。驅動器電路包括：對其中輸入第一輸入信號的第一佈線；第二佈線，對其中輸入第二輸入信號；第三佈線，對其中輸入第三輸入信號；第四佈線，對其中輸入第四輸入信號；第一電晶體，具有閘極、源極和汲極；第二電晶體，具有閘極、源極和汲極；第三電晶體，具有閘極、源極和汲極；第四電晶體，具有閘極、源極和汲極；以及第五佈線。第一電晶體的閘極電連接到第三佈線，並且第一電晶體的源極和汲極其中之一電連接到第一佈線。第二電晶體的閘極電連接到第三佈線，並且第二電晶體的源極和汲極其中之一電連接到第二佈線。第三電晶體的閘極電連接到第一電晶體的源極和汲極中的另一個，並且第三電晶體的源極和汲極其中之一電連接到第四佈線。第四電晶體的閘極電連接到第二電晶體的源極和汲極中的另一個，並且第四電晶體的源極和汲極其中之一電連接到第四佈線。第五佈線電連接到第三電晶體的源極和汲極中的另一個以及第四電晶體的源極和汲極中的另一個，並且施加到第五佈線的電位等於輸出信號的電位。
本發明的一個實施例是液晶顯示裝置，其中包括：驅動器電路，對其中輸入第一輸入信號、第二輸入信號、第三輸入信號和第四輸入信號，並且從其中輸出輸出信號；以及像素，其中包括液晶元件，並且施加到液晶元件的電壓按照輸出信號來設置。驅動器電路包括：對其中輸入第 一輸入信號的第一佈線；第二佈線，對其中輸入第二輸入信號；第三佈線，對其中輸入第三輸入信號；第四佈線，對其中輸入第四輸入信號；第一電晶體，具有閘極、源極和汲極；第二電晶體，具有閘極、源極和汲極；第三電晶體，具有閘極、源極和汲極；第四電晶體，具有閘極、源極和汲極；以及第五佈線。第一電晶體的源極和汲極其中之一以及閘極電連接到第一佈線。第二電晶體的源極和汲極其中之一以及閘極電連接到第二佈線。第三電晶體的閘極電連接到第一電晶體的源極和汲極中的另一個，並且第三電晶體的源極和汲極其中之一電連接到第三佈線。第四電晶體的閘極電連接到第二電晶體的源極和汲極中的另一個，並且第四電晶體的源極和汲極其中之一電連接到第四佈線。第五佈線電連接到第三電晶體的源極和汲極中的另一個以及第四電晶體的源極和汲極中的另一個，並且施加到第五佈線的電位等於輸出信號的電位。
本發明的一個實施例是液晶顯示裝置，其中包括：驅動器電路，對其中輸入第一輸入信號和第二輸入信號，並且從其中輸出輸出信號；以及像素，其中包括液晶元件，並且施加到液晶元件的電壓按照輸出信號來設置。驅動器電路包括：對其中輸入第一輸入信號的第一佈線；第二佈線，對其中輸入第二輸入信號；第一電晶體，具有閘極、源極和汲極；第二電晶體，具有閘極、源極和汲極；第三電晶體，具有閘極、源極和汲極；第四電晶體，具有閘極、源極和汲極；以及第三佈線。第一電晶體的源極和汲極 其中之一以及閘極電連接到第一佈線。第二電晶體的源極和汲極其中之一以及閘極電連接到第二佈線。第三電晶體的源極和汲極其中之一以及閘極電連接到第一電晶體的源極和汲極中的另一個。第四電晶體的源極和汲極其中之一以及閘極電連接到第二電晶體的源極和汲極中的另一個。第三佈線電連接到第三電晶體的源極和汲極中的另一個以及第四電晶體的源極和汲極中的另一個，並且施加到第三佈線的電位等於輸出信號的電位。
根據本發明的一個實施例，第三電晶體的通道寬度可等於第四電晶體的通道寬度。
根據本發明的一個實施例，第一電晶體的通道寬度可小於第三電晶體的通道寬度，並且第二電晶體的通道寬度可小於第四電晶體的通道寬度。
本發明的一個實施例是液晶顯示裝置，其中包括：驅動器電路，對其中輸入第一輸入信號和第二輸入信號，並且從其中輸出輸出信號；以及像素，其中包括液晶元件，並且施加到液晶元件的電壓按照輸出信號來設置。驅動器電路包括：對其中輸入第一輸入信號的第一佈線；第二佈線，對其中輸入第二輸入信號；第一電晶體，具有閘極、源極和汲極；第二電晶體，具有閘極、源極和汲極；第一二極體，具有正電極和負電極；第二二極體，具有正電極和負電極；以及第三佈線。第一電晶體的源極和汲極其中之一以及閘極電連接到第一佈線。第二電晶體的源極和汲極其中之一以及閘極電連接到第二佈線。第一二極體的正 電極電連接到第一電晶體的源極和汲極中的另一個。第二二極體的正電極電連接到第二電晶體的源極和汲極中的另一個。第三佈線電連接到第一二極體的負電極以及第二二極體的負電極，並且施加到第三佈線的電位等於輸出信號的電位。
根據本發明的一個實施例，第一電晶體的通道寬度可等於第二電晶體的通道寬度。
本發明的一個實施例是電子裝置，其中至少包括上述任一個中公開的液晶顯示裝置以及用於控制液晶顯示裝置的操作的操作開關。
注意，各種開關可用作開關。開關的示例是電開關、機械開關等等。也就是說，對於開關的種類沒有具體限制，只要它可控制電流的流動。
開關的示例包括電晶體(例如雙極電晶體或MOS電晶體)、二極體(例如PN二極體、PIN二極體、肖特基二極體、金屬-絕緣體-金屬(MIM)二極體、金屬-絕緣體-半導體(MIS)二極體或者二極體接法的電晶體)或者組合這類元件的邏輯電路。作為機械開關的示例，存在藉由與數位微鏡裝置(DMD)相似的微機電系統(MEMS)技術所形成的開關。這種開關包括可機械移動的電極，並且藉由電極的移動而控制電連接或者非電連接。
注意，藉由使用n通道和p通道兩種電晶體，CMOS開關可用作開關。
注意，顯示元件、作為具有顯示元件的裝置的顯示裝 置、發光元件以及作為具有發光元件的裝置的發光裝置可使用各種類型，並且可包括各種元件。例如，顯示元件、顯示裝置、發光元件和發光裝置可包括顯示介質，其中對比度、亮度、反射率、透射率等藉由電磁動作來改變，可使用例如EL(電致發光)元件(例如包括有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED(例如白LED、紅LED、綠LED或藍LED)、電晶體(例如發射與電流對應的光線的電晶體)、電子發射器、液晶元件、電子墨水、電泳元件、光柵光閥(GLV)、數位微鏡裝置(DMD)或碳奈米管。備選地，顯示裝置的示例可以是電漿顯示器和壓電陶瓷顯示器。注意，具有EL元件的顯示裝置的示例包括EL顯示器等等。具有電子發射器的顯示裝置的示例包括場致發射顯示器(FED)、SED類型平板顯示器(SED：表面傳導電子發射顯示器)等等。具有液晶元件的顯示裝置的示例包括液晶顯示器(例如透射式液晶顯示器、半透半反射式液晶顯示器、反射式液晶顯示器、直視式液晶顯示器或者投影液晶顯示器)等等。具有電子墨水或電泳元件的顯示裝置的示例包括電子紙。
液晶顯示元件的一個示例是藉由液晶的光學調制動作來控制光線的透射和不透射的元件。這種元件可使用一對電極和液晶層來形成。注意，液晶的光學調制動作藉由施加到液晶的電場(包括橫向電場、垂直電場和對角線電場)來控制。具體來說，下列液晶可用於液晶元件：向列型液晶、膽甾型液晶、近晶型液晶、盤狀液晶、熱致型液晶、 溶致液晶、低分子量液晶、高分子量液晶、PDLC(聚合物分散型液晶)、鐵電液晶、反鐵電液晶、主鏈類型液晶、側鏈類型聚合物液晶、電漿定址液晶(PALC)、香蕉形液晶。另外，可採用以下模式：TN(扭轉向列)模式、STN(超扭轉向列)模式、IPS(共面轉換)模式、FFS(邊緣場轉換)模式、MVA(多區域垂直排列)模式、PVA(構型垂直排列)模式、ASV(高級超視覺)模式、ASM(軸向對稱排列微單元)模式、OCB(光學補償雙折射)模式、ECB(電可控雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式、PDLC(聚合物分散型液晶)模式、客-主型模式和藍相模式等。注意，本發明並不局限於此，而是可使用各種液晶元件。
注意，可使用具有各種結構的電晶體。因此，對於將要使用的電晶體的種類沒有限制。例如，可使用包括以非晶矽、多晶矽、微晶(又稱作微晶體、奈米晶體或半非晶)矽等等為代表的非單晶半導體膜的薄膜電晶體(TFT)。
作為電晶體的一個示例，可給出包括例如ZnO、a-InGaZnO、SiGe、GaAs、IZO(氧化銦鋅)、ITO(氧化銦錫)、SnO、TiO或AlZnSnO(AZTO)等化合物半導體或氧化物半導體的電晶體、藉由薄化這種化合物半導體或氧化物半導體所得到的薄膜電晶體等等。
作為電晶體的一個示例，可給出藉由使用噴墨方法或印刷方法所形成的電晶體等。
此外，作為電晶體的一個示例，可給出包括有機半導體或碳奈米管的電晶體等。
注意，可使用具有各種結構的電晶體。例如，MOS電晶體、接面型電晶體、雙極電晶體等可用作電晶體。
備選地，作為電晶體的一個示例，可使用具有兩個或更多閘極電極的多閘極結構。
作為電晶體的另一個示例，可使用具有其中閘極電極在通道之上或之下形成的結構的電晶體。
備選地，作為電晶體的一個示例，可給出具有其中閘極電極在通道區之上形成的結構、其中閘極電極在通道區之下形成的結構、交錯結構、倒置交錯結構、其中通道區分為多個區域的結構或者其中通道區並行或串列連接的結構的電晶體。
又備選地，作為電晶體的一個示例，可給出具有其中源極電極或汲極電極可與通道區(或其中一部分)重疊的結構的電晶體。
又備選地，作為電晶體的一個示例，可應用具有其中提供LDD區域的結構的電晶體。
此外，對於用於形成電晶體的基板的種類沒有具體限制，並且電晶體可使用各種基板來形成。作為基板的一個示例，可給出半導體基板、單晶基板(例如矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不銹鋼基板、包括不銹鋼箔的基板、鎢基板、包括鎢箔的基板、柔性基板、貼合膜(attachment film)、包括纖維材料的紙張、基底材料膜等等。作為玻璃基板的一個示例，可給出鋇硼矽酸鹽玻璃基板、鋁硼矽酸鹽玻璃基板、堿石灰玻璃 基板等等。對於柔性基板，例如，可使用例如由聚對苯二甲酸乙二醇酯(PET)、聚鄰苯二甲酸乙二醇酯(PEN)和聚醚碸(PES)或丙烯酸所代表的塑膠等柔性合成樹脂。貼合膜的示例是使用聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等形成的貼合膜。基底膜的示例是使用聚酯、聚醯胺、聚醯亞胺、無機氣相沈積膜、紙等形成的基底膜。具體來說，當電晶體使用半導體基板、單晶基板、SOI基板等形成時，可形成具有特性、大小、形狀等的極少變化、高電流供應能力和小尺寸的電晶體。藉由使用這類電晶體來形成電路，電路的功率消耗可降低，或者電路可高度整合。
注意，電晶體可使用一個基板來形成，然後可將電晶體轉置到另一個基板。除了其上可形成電晶體的上述基板之外，要將電晶體轉置到其上的基板的示例是紙基板、玻璃紙(cellophane)基板、石料基板、木基板、布基板(包括天然纖維(例如絲綢、棉或大麻)、合成纖維(例如尼龍、聚氨酯或聚酯)、再生纖維(例如醋酸酯(acetate)、銅胺(cupra)、人造絲或再生聚酯)等)、皮革基板、橡膠基板等等。當使用這種基板時，可實現電晶體電特性的改進或者電晶體的功耗的降低。此外，可實現可靠性的改進、耐熱性的改進、重量的減小或者包括電晶體的裝置的厚度的減小。
注意，實現預期功能所需的所有電路可使用一個基板(例如玻璃基板、塑膠基板、單晶基板或SOI基板)來形成。這樣，成本可藉由組成部件的數量的減少而降低，或者可 靠性可藉由到電路元件的連接數量的減少而提高。
另外，並非需要實現預定功能所需的所有電路都使用一個基板來形成。也就是說，實現預定功能所需的部分電路可使用一個基板來形成，而實現預定功能所需的電路的另一部分可使用另一個基板來形成。例如，實現預定功能所需的部分電路可在玻璃基板之上形成，而實現預定功能所需的電路的另一部分可使用單晶基板來形成。然後，提供有實現預定功能所需的電路的另一部分的單晶基板可藉由COG(玻璃上晶片)連接到玻璃基板，以便為玻璃基板提供設置有電路(又稱作IC晶片)的單晶基板。備選地，IC晶片可藉由使用TAB(帶式自動接合)、COF(膜上晶片)、SMT(表面安裝技術)、印刷基板等連接到玻璃基板。當部分電路按照這種方式在形成像素部分的基板之上形成時，成本可藉由組成部件的數量的減少而降低，或者可靠性可藉由電路元件之間的連接數量的減少而提高。具體來說，驅動電壓很高的部分中的電路、驅動頻率很高的部分中的電路等在許多情況下消耗大量功率。因此，這種電路在與其上形成像素部分的基板不同的基板(例如單晶基板)之上形成，以便形成IC晶片。藉由使用這種IC晶片，可防止功耗的增加。
注意，電晶體可以是例如具有至少三個端子的元件：閘極、汲極和源極。元件在汲區與源區之間具有通道區。電流可流經汲區、通道區和源區。在這裏，由於源極和汲極可根據電晶體的結構、操作條件等進行改變，所以難以 定義哪一個是源極或汲極。因此，在一些情況下，用作源極或汲極的區域不稱作源極或汲極。作為一個示例，在一些情況下，源極和汲極其中之一稱作第一端子、第一電極或第一區域，而源極和汲極中的另一個稱作第二端子、第二電極或第二區域。另外，在一些情況下，閘極稱作第三端子或第三電極。
注意，電晶體可以是包括至少三個端子的元件：基極、射極和集極。同樣在那種情況下，在一些情況下，射極和集極之一稱作第一端子、第一電極或第一區域，而射極和集極中的另一個稱作第二端子、第二電極或第二區域。注意，在其中雙極電晶體用作電晶體的情況下，閘極可改述為基極。
注意，當明確描述A和B連接時，A和B電連接的情況、A和B功能連接的情況以及A和B直接連接的情況包含在其中。在這裏，A和B的每個是物件(例如裝置、元件、電路、佈線、電極、端子、導電膜或層)。相應地，另一個元件可設置在附圖和文本所示的連接中，而並不局限於預定連接(例如附圖和文本所示的連接)。
例如，當A和B電連接時，實現A與B之間的電連接的一個或多個元件(例如開關、電晶體、電容器、電感器、電阻器或二極體)可連接在A與B之間。
例如，當A和B功能連接時，實現A與B之間的功能連接的一個或多個電路(例如，諸如反相器、NAND電路或者NOR電路等邏輯電路；諸如DA轉換器電路、AD轉換 器電路或伽瑪修正電路等信號轉換器電路；諸如電源電路(例如升壓電路或降壓電路)或者用於改變信號的電位位準的位準移位電路等電位位準轉換器電路；電壓源；電流源；開關電路；或者例如可增加信號幅度、電流量等等的電路(例如運算放大器、差分放大器電路、源極跟隨器電路或緩衝器電路)的放大器電路、信號生成電路、記憶體電路或控制電路等)可連接在A與B之間。注意，例如，在將從A所輸出的信號傳送到B時，可以說，A和B功能連接(即使另一個電路設置在A與B之間)。
注意，當明確描述A和B電連接時，A和B電連接的情況(即，A和B與設置在它們之間的另一個元件或者另一個電路連接的情況)、A和B功能連接的情況(即，A和B與設置在它們之間的另一個電路功能連接的情況)以及A和B直接連接的情況(即，A和B之間沒有另一個元件或者另一個電路而進行連接的情況)均包含在其中。也就是說，當明確描述A和B電連接時，此描述與僅明確描述A和B連接的情況是相同的。
當明確描述B在A之上或上面形成時，並不一定表示B與A直接接觸而形成。此描述包括A和B沒有相互直接接觸的情況、另一個物件插入A與B之間的情況。在這裏，A和B的每個是物件(例如裝置、元件、電路、佈線、電極、端子、導電膜或層)。
相應地，例如，當明確描述層B在層A上面(之上)形成時，它包括層B與層A直接接觸而形成的情況以及另 一個層(例如層C或層D)與層A直接接觸而形成而層B與層C或D直接接觸而形成的情況。注意，另一個層(例如層C或層D)可以是單個層或者多個層。
類似地，當明確描述B在A之上形成時，並不一定表示B與A直接接觸而形成，以及是另一個物件可插入A與B之間。相應地，層B在層A之上形成的情況包括層B與層A直接接觸而形成的情況以及另一個層(例如層C和層D)與層A直接接觸而形成而層B與層C或D直接接觸而形成的情況。注意，另一個層(例如層C或層D)可以是單個層或者多個層。
注意，當明確描述B在A之上、上面或上方形成時，B可在A對角線上方形成。注意，當明確描述B在A之下或下面形成時，可以說情況也是如此。
注意，明確的單數形式優選地表示單數形式。但是，並不局限於此，這類單數形式可包括複數形式。類似地，明確的複數形式優選地表示複數形式。但是，並不局限於此，這類複數形式可包括單數形式。
注意，圖中層或區域的厚度有時為了簡潔起見而放大。因此，本發明的實施例不局限於這類比例。
注意，簡圖示意示出一個理想示例，但是本發明的實施例並不局限於圖中所示的形狀或值。例如，可包括以下各項：因製造技術或尺寸偏差而引起的形狀的變化；或者因雜訊或者時序差而引起的信號、電壓或電流的變化。
注意，在許多情況下使用技術術語，以便描述具體實 施例等，而對術語沒有限制。但是，本發明的一個實施例不應當理解為受到技術術語限制。
注意，沒有定義的術語(包括用於科學技術的術語，例如技術術語和學術用語)可用作具有與本領域的技術人員理解的一般含義等效的含義的術語。優選的是，詞典等所定義的術語可理解為與背景技術一致的含義。
例如第一、第二和第三等術語用於分區各種元件、構件、區域、層和範圍。因此，例如第一、第二和第三等術語並不局限於元件、構件、區域、層和範圍的數量。此外，例如，“第一”可用“第二”、“第三”等取代。
例如“之上”、“上方”、“之下”、“下方”、“橫向”、“右”、“左”、“傾斜”、“後”、“前”、“內部”、“外部”和“之中”等用於描述空間佈置的術語往往用於參照簡圖簡要示出一個元件與另一個元件之間或者某些特性與其他特性之間的關係。注意，本發明的實施例並不局限於此，用於描述空間佈置的這類術語可以不僅指明圖中所示的方向，而且還指明另一個方向。例如，當明確描述“B在A之上”時，不一定表示B放置於A之上，而是可包括B放置在A之下的情況，因為圖中的裝置可倒轉或旋轉180°。相應地，除了藉由“之上”所描述的方向之外，“之上”還可以指“之下”所描述的方向。注意，本發明的實施例並不局限於此，除了由“之上”和“之下”所描述的方向之外，“之上”還可以指由“橫向”、“右”、“左”、“傾斜”、“後”、“前”、“內部”、“外部”和“之中”所描述的其他方向，因為圖中的裝置可旋轉到各 種方向。也就是說，用於描述空間佈置的術語可根據情形充分地理解。
本發明的一個實施例包括連接第一佈線和第二佈線的第一開關以及連接第一佈線和第二佈線的第二開關。在第一周期，第一開關接通，而第二開關切斷。在第二周期，第一開關切斷，並且第二開關切斷。在第三周期，第一開關切斷，而第二開關接通。在第四周期，第一開關切斷，並且第二開關切斷。
本發明的一個實施例包括第一佈線與第二佈線之間的第一路徑和第二路徑。在第一周期，藉由第一路徑使第一佈線和第二佈線進行電接觸。在第二周期，第一佈線和第二佈線切斷電連接。在第三周期，藉由第二路徑，第一佈線和第二佈線電連接。在第四周期，第一佈線和第二佈線切斷電連接。
本發明的一個實施例包括第一電晶體和第二電晶體。第一電晶體的第一端子連接到第一佈線，第一電晶體的第二端子連接到第二佈線，並且第一電晶體的閘極連接到第三佈線。第二電晶體的第一端子連接到第一佈線，第二電晶體的第二端子連接到第二佈線，並且第二電晶體的閘極連接到第四佈線。
本發明的一個實施例包括第一電晶體和第二電晶體。在第一周期，第一電晶體導通，而第二電晶體截止。在第二周期，第一電晶體截止，而第二電晶體導通。在第三周期，第一電晶體截止，而第二電晶體導通。在第四周期， 第一電晶體截止，而第二電晶體導通。
本發明的一個實施例包括第一電晶體、第二電晶體和第三電晶體。第一電晶體的第一端子連接到第一佈線，第一電晶體的第二端子連接到第二佈線，並且第一電晶體的閘極連接到第三佈線。第二電晶體的第一端子連接到第一佈線，第二電晶體的第二端子連接到第二佈線，並且第二電晶體的閘極連接到第四佈線。第三電晶體的第一端子連接到第五佈線，第三電晶體的第二端子連接到第二佈線，並且第三電晶體的閘極連接到第六佈線。
根據本發明的一個實施例，可抑制電晶體特性的降級。備選地，根據本發明的一個實施例，可減小電晶體的通道寬度。具體來說，可實現上拉電晶體特性的降級的抑制或者上拉電晶體的通道寬度的減小。備選地，根據本發明的一個實施例，可減小佈局面積。備選地，根據本發明的一個實施例，可減小顯示裝置的幀的大小。備選地，根據本發明的一個實施例，可獲得高清晰度顯示裝置。備選地，根據本發明的一個實施例，可提高產量。備選地，根據本發明的一個實施例，可降低製造成本。備選地，根據本發明的一個實施例，可降低功耗。備選地，根據本發明的一個實施例，可降低外部電路的電流供應能力。備選地，根據本發明的一個實施例，可減小外部電路的大小或者包括外部電路的顯示裝置的大小。
下面將參照附圖來描述實施例。但是，實施例可採用不同模式來實現。本領域的技術人員易於理解，模式和細節可按照各種方式改變，而沒有背離本發明的精神和範圍。因此，本發明不是要理解為局限於以下實施例的描述。注意，在以下所述的本發明的結構中，相同部分或者具有相似功能的部分由相同的參考標號來表示，並且不再重復對其進行描述。
注意，在一個實施例中所描述的內容(或者其中一部分)可應用於同一個實施例中的另一個內容和/或另一個實施例或其他實施例中所描述的內容(或者其中一部分)、與它們進行組合或者與它們互換。
注意，在各實施例中，實施例中所述的內容是參照各個附圖所述的內容或者採用本說明書中公開的段落所述的內容。
另外，藉由將一個實施例中所述的簡圖(或者其中一部分)與簡圖的另一部分、同一個實施例中所述的不同簡圖(或者其中一部分)和/或一個或多個不同實施例中所述的簡圖(或者其中一部分)進行組合，可形成更多簡圖。
注意，在一個實施例中所述的簡圖或文本中，取出簡圖或文本的一部分，並且可構成本發明的一個實施例。因此，在描述與某個部分相關的簡圖或文本的情況下，還把從簡圖或文本的一部分所取出的上下文作為本發明的一個實施例進行公開，並且可構成本發明的一個實施例。因此，例如，在描述一個或多個有源元件(例如電晶體或二極體 )、佈線、無源元件(例如電容器或電阻器)、導電層、絕緣層、半導體層、有機材料、無機材料、元件、基板、模組、裝置、固體、液體、氣體、操作方法、製造方法等等的簡圖(例如截面圖、平面圖、電路圖、方塊圖、流程圖、過程圖、透視圖、立方圖、佈局圖、時序圖、結構圖、示意圖、圖表、列表、射線圖、向量圖、相圖、波形圖、照片或者化學式)或文本中，取出簡圖或文本的一部分，並且可構成本發明的一個實施例。
(實施例1)
在這個實施例中，將描述半導體裝置的一個示例。這個實施例中的半導體裝置可用於各種驅動器電路，例如移位暫存器、閘極驅動器或源極驅動器。注意，這個實施例中的半導體裝置又可稱作驅動器電路或電路。
首先，將參照圖1A來描述這個實施例的半導體裝置。圖1A中的半導體裝置包括多個開關：開關11_1和11_2。開關11_1和11_2連接佈線111和佈線112。但是，這個實施例並不局限於這個示例。半導體裝置可包括三個或更多開關。
接下來描述對每個佈線輸入或者從每個佈線輸出的信號、電壓等的一個示例。
作為一個示例，信號OUT從佈線111輸出。例如，信號OUT可具有第一電位狀態和第二電位狀態。例如，信號OUT是在許多情況下具有H位準(又稱作高位準)和L位準( 又稱作低位準)的兩種狀態的數位信號，並且可用作輸出信號。因此，佈線111可用作信號線。具體來說，佈線111可設置成以便延伸到像素部分。此外，佈線111可連接到像素。例如，在液晶顯示裝置的情況下，可採用其中佈線111連接到包括液晶元件的像素並且施加到液晶元件的電壓按照佈線111的電位來設置的結構。備選地，佈線111可連接到像素中包含的電晶體(例如選擇電晶體或開關電晶體)的閘極。在這種情況下，信號OUT可用作選擇信號、轉移信號、啟動信號、重定信號、閘極信號或者掃描信號。因此，佈線111可用作閘極信號線(閘極線)或掃描線。
例如，將信號CK1輸入到佈線112。例如，信號CK1可具有第一電位狀態和第二電位狀態。例如，信號CK1是許多情況下在H位準與L位準之間反復切換的數位信號，並且可用作時鐘信號。因此，佈線112可用作信號線或時鐘信號線。但是，這個實施例並不局限於這個示例。與以上所述不同，各種信號、電壓或電流可輸入到佈線111或佈線112。例如，將電壓提供給佈線111或佈線112，使得佈線111或佈線112可用作電源線。
例如，第一電位狀態、即L位準的信號的電位由V1表示，而第二電位狀態、即H位準的信號的電位由V2表示。此外，V2高於V1。注意，這個實施例並不局限於此，而是L位準的信號的電位可低於或高於V1。備選地，H位準的信號的電位可低於或高於V2。例如，雖然信號稱作H位準的信號，但是存在信號的電位低於V2的情況或者信號 高於V2的情況，這取決於電路配置。備選地，雖然信號稱作L位準的信號，但是存在信號的電位低於V1的情況或者信號高於V1的情況，這取決於電路配置。
注意，術語“近似地”表示值包括各種誤差，例如因雜訊引起的誤差、因過程變化引起的誤差、因製造元件的步驟的變化引起的誤差和/或測量誤差。
注意，一般來說，電壓表示兩個點電位之間的差(又稱作電位差)，而電位表示靜電場中的單位電荷在一個點具有的靜電能(電位能量)。但是，在電子電路中，甚至在只有一個點的情況下，一點的電位與用作參考(又稱作參考電位)的電位之間的差可用作值。另外，電壓的值和電位的值在電路圖中均由伏特(V)表示；因此，很難區分電壓和電位。因此，在本申請的文檔(說明書和權利要求書的範圍)中，電壓有時按值來對待(甚至在考慮只有一點的情況下)，除非另加說明。
注意，信號CK1可以是平衡信號或者不平衡信號。平衡信號是在一個迴圈中信號處於H位準的周期和信號處於L位準的周期具有近似相同長度的信號。不平衡信號是在一個迴圈中信號處於H位準的周期和信號處於L位準的周期具有不同長度的信號。注意，術語“不同”在這裏並不包括術語“近似相同”的範圍。
接下來描述開關11_1和11_2的功能。開關11_1和11_2具有控制佈線111與佈線112之間的電子連續性狀態的功能。相應地，如圖1B所示，在佈線111與112之間存 在路徑21_1和21_2的多個路徑。備選地，開關11_1和11_2具有控制是否設置信號OUT的電位狀態的功能。但是，這個實施例並不局限於這個示例。開關11_1和11_2可具有與以上所述不同的各種功能。
注意，術語“佈線A(例如佈線111)與佈線B(例如佈線112)之間的路徑”包括開關連接佈線A和佈線B的情況。但是，這個實施例並不局限於此，而是與開關不同的各種元件(例如電晶體、二極體、電阻器或電容器)或者各種電路(例如緩衝器電路、換流器電路或移位暫存器)可連接佈線A和B。相應地，例如，諸如電阻器或電晶體等元件可與開關11_1串聯或並聯。
接下來，將參照圖2A的時序圖來描述圖1A中的半導體裝置的操作。但是，這個實施例並不局限於這個示例。圖1A中的半導體裝置可在各種時序來控制。
圖2A中的時序圖示出信號CK1的波形、開關11_1的狀態(通或斷)的波形、開關11_2的狀態(通或斷)的波形以及信號OUT的波形。圖2A的時序圖包括多個周期，並且各周期具有多個子周期。例如，圖2A的時序圖包括多個周期(下文中，周期又稱作幀周期)T1和多個周期T2。周期T1包括多個子周期(下文中，子周期又稱作一個閘極選擇周期)A1、B1、C1、D1和E1。周期T2包括多個子周期A2、B2、C2、D2和E2。但是，這個實施例並不局限於這個示例。圖2A的時序圖可包括與周期T1和周期T2不同的周期，或者可以消除周期T1和周期T2其中之一。此外，周期 T1可包括與周期A1至E1不同的各種周期，或者可消除周期A1至E1中的任一個。此外，周期T2可包括與周期A2至E2不同的各種周期，或者可消除周期A2至E2中的任一個。
注意，例如，圖1A中的半導體裝置備選地執行周期T1的操作和周期T2的操作。但是，這個實施例並不局限於這個示例。圖1A中的半導體裝置可按照各種順序來執行周期T1的操作和周期T2的操作。
注意，例如，在周期T1，圖1A的半導體裝置重復進行周期D1的操作和周期E1的操作，直到開關11_1接通。然後，當開關11_1接通時，圖1A的半導體裝置依次執行周期A1的操作、周期B1的操作和周期C1的操作。此後，圖1A的半導體裝置重復進行周期D1的操作和周期E1的操作，直到開關11_1再次接通。但是，這個實施例並不局限於這個示例。圖1A中的半導體裝置可按照各種順序來執行周期A1至E1的操作。
注意，例如，在周期T2，圖1A的半導體裝置重復進行周期D2的操作和周期E2的操作，直到開關11_2接通。然後，當開關11_2接通時，圖1A的半導體裝置依次執行周期A2的操作、周期B2的操作和周期C2的操作。此後，圖1A的半導體裝置重復進行周期D2的操作和周期E2的操作，直到開關11_2再次接通。但是，這個實施例並不局限於這個示例。圖1A中的半導體裝置可按照各種順序來執行周期A2至E2的操作。
描述周期T1的操作。在周期T1，開關11_1接通或切斷，而開關11_2切斷。
如圖2D所示，在周期T1的周期A1，開關11_1接通，而開關11_2切斷。因此，如圖2E所示，路徑21_1處於導電，而路徑21_2沒有導電。然後，輸入到佈線112的信號(例如L位準的信號CK1)藉由開關11_1提供給佈線111。這樣，信號OUT進入L位準。
如圖2D所示，在周期T1的周期B1，開關11_1保持為接通，而開關11_2保持為切斷。因此，如圖2E所示，路徑21_1保持為導電，而路徑21_2保持為沒有導電。然後，輸入到佈線112的信號(例如H位準的信號CK1)藉由開關11_1提供給佈線111。這樣，信號OUT進入H位準。
如圖2B所示，在周期T1的周期C1，開關11_1切斷，並且開關11_2保持為切斷。因此，如圖2C所示，使路徑21_1沒有導電，並且路徑21_2保持為沒有導電。然後，由於佈線111和佈線112保持為沒有電連續性，所以沒有將輸入到佈線112的信號(例如L位準的信號CK1)提供給佈線111。
注意，在周期T1的周期C1，在許多情況下，開關11_1切斷時的時序跟隨在信號CK1進入L位準時的時序之後。因此，在開關11_1切斷之前，在許多情況下，輸入到佈線112的信號(例如L位準的信號CK1)藉由開關11_1提供給佈線111。這樣，信號OUT進入L位準。但是，這個 實施例並不局限於這個示例。可將L位準的信號或電壓V1提供給佈線111。
如圖2B所示，在周期T1的周期D1和周期E1，開關11_1和開關11_2保持為切斷。因此，如圖2C所示，路徑21_1和路徑21_2保持為沒有導電。因此，由於佈線111和佈線112沒有電連續性，所以沒有將輸入到佈線112的信號提供給佈線111。相應地，信號OUT保持在L位準。
接下來描述周期T2的操作。在周期T2，開關11_1切斷，而開關11_2接通或切斷。
如圖2F所示，在周期T2的周期A2，開關11_1切斷，而開關11_2接通。因此，如圖2G所示，路徑21_1沒有導電，而路徑21_2處於導電。然後，輸入到佈線112的信號(例如L位準的信號CK1)藉由開關11_2提供給佈線111。這樣，信號OUT進入L位準。
如圖2F所示，在周期T2的周期B2，開關11_1保持為切斷，而開關11_2保持為接通。因此，如圖2G所示，路徑21_1保持為沒有導電，而路徑21_2保持為導電。然後，輸入到佈線112的信號(例如H位準的信號CK1)藉由開關11_2提供給佈線111。這樣，信號OUT處於H位準。
如圖2B所示，在周期T2的周期C2，開關11_1保持為切斷，並且開關11_2切斷。因此，如圖2C所示，使路徑21_1保持為沒有導電，並且路徑21_2沒有導電。然後，由於佈線111和佈線112沒有電連續性，所以沒有將輸 入到佈線112的信號(例如L位準的信號CK1)提供給佈線111。
注意，在周期T2的周期C2，在許多情況下，開關11_2切斷時的時序跟隨在信號CK1進入L位準時的時序之後。因此，在開關11_2切斷之前，在許多情況下，輸入到佈線112的信號(例如L位準的信號CK1)藉由開關11_2提供給佈線111。這樣，信號OUT進入L位準。但是，這個實施例並不局限於這個示例。可將L位準的信號或電壓V1提供給佈線111。
如圖2B所示，在周期T2的周期D2和周期E2，開關11_1和開關11_2保持為切斷。因此，如圖2C所示，路徑21_1和路徑21_2保持為沒有導電。因此，由於佈線111和佈線112為沒有電連續性，所以沒有將輸入到佈線112的信號提供給佈線111。相應地，信號OUT保持在L位準。
藉由這樣來切換其中各開關接通的周期，開關接通的次數或者開關接通的時間長度可減小。相應地，可抑制用作開關的元件、電路等的特性的降級。
另外，藉由抑制用作開關的元件、電路等的特性的降級，可獲得各種優點。例如，在佈線111具有閘極信號線或掃描線的功能的情況下，或者在佈線111連接到像素的情況下，在許多情況下，像素中儲存的視頻信號受到信號OUT的波形不利影響。例如，在信號OUT的電位沒有增加到V2的情況下，像素中包含的電晶體(例如選擇電晶體或開關電晶體)導通的時間長度更短。因此，在許多情況下， 對像素的視頻信號的寫入變為不足，並且顯示品質降低。備選地，在信號OUT的下降時間或上升時間更長的情況下，在許多情況下，將所選行中的一個像素的視頻信號寫入另一行中的像素。因此，顯示品質降低。備選地，在信號OUT的上升時間改變的情況下，在許多情況下，對像素中儲存的視頻信號的穿通(feedthrough)的作用變化。因此引起顯示不均勻。
但是，在這個實施例的半導體裝置中，可抑制作為開關的元件、電路等的特性的降級。因此，由於信號OUT的電位可增加到V2，所以像素中包含的電晶體導通的時間長度可增加。因此，用於將視頻信號寫入像素的時間可得到充分保證，使得可實現顯示品質的提高。備選地，由於信號OUT的下降時間和上升時間可以縮短，所以可防止將所選行中的像素的視頻信號寫入另一行中的像素。因此，可實現顯示品質的提高。備選地，由於可抑制信號OUT的下降時間的變化，所以可抑制對像素中儲存的視頻信號的穿通的作用的變化。相應地，可抑制顯示不均勻。
注意，在周期T1，周期B1可稱作選擇周期，而周期A1、周期C1、周期D1和周期E1的每個可稱作非選擇周期。類似地，在周期T2，周期B2可稱作選擇周期，而周期A2、周期C2、周期D2和周期E2可稱作非選擇周期。
注意，在周期T1，開關11_1接通的周期(周期A1和周期A2)可稱作第一周期，而開關11_1切斷的周期(周期C1、周期D1和周期E1)可稱作第二周期。類似地，在周期 T2，周期A2和周期B2的每個可稱作第三周期，而周期C2、周期D2和周期E2的每個可稱作第四周期。
注意，周期T1和周期T2各可稱作幀周期，而周期A1至E1和周期A2至E2各可稱作子周期或者一個閘極選擇周期。
注意，周期或子周期可改述為步驟、過程或操作。
注意，在周期T1，周期D1和周期E1可設置成以便在周期A1之前按照這種順序重復進行。類似地，在周期T2，周期D2和周期E2可設置成以便在周期A2之前按照這種順序重復進行。在這種情況下，優選的是，從周期T1開始到周期A1開始的時間長度以及從周期T2開始到周期A2開始的時間長度近似相同。但是，這個實施例並不局限於這個示例。
注意，如圖1C所示，開關11_1和開關11_2可在同一個周期中接通。在那種情況下，如圖1D所示，路徑21_1和路徑21_2在同一個周期中導電。因此，輸入到佈線112的信號藉由開關11_1和開關11_2提供給佈線111。但是，這個實施例並不局限於這個示例。
注意，如圖1E所示，半導體裝置可包括多個開關11_1至11_N(N為2或更大的自然數)。開關11_1至11_N連接佈線111和佈線112。開關11_1至11_N具有與開關11_1或者開關11_2相似的功能。因此，如圖1F所示，在佈線111與佈線112之間存在路徑21_1至21_N。
注意，在半導體裝置包括N個開關的情況下，可存在 包括周期T1至TN的多個周期，如圖3所示。例如，在圖3的時序圖中，周期T1至TN依次排列。但是，這個實施例並不局限於這個示例。在這個實施例中，周期T1至TN可按照各種順序排列。備選地，可消除周期T1至TN中的任一個。周期T1至TN分別可包括多個子周期。例如，周期Ti(i是1至N中的任一個)可包括多個子周期Ai至Ei。在周期Ai至Ei，分別如同周期A1至E1或者分別如同A2至E2中那樣，除開關11_i外的開關11_1至11_N(例如，開關11_1至11_i-1和開關11_i+1至11_N)為切斷。另外，開關11_i在周期Ti的周期Ai和周期Bi接通，而開關11_i在周期Ti的周期Ci、周期Di和周期Ei切斷。
注意，當N為大數目時，每個開關接通的次數或者每個開關接通的時間長度可減小。但是，當N是太大的數目時，開關的數量過大增加，並且電路規模變得更大。因此，優選的是，N為6或更少。更優選的是，N為4或更少。進一步優選的是，N為3或2。但是，這個實施例並不局限於這個示例。
如圖1G所示，佈線112可分為多個佈線112A和112B。另外，開關11_1可連接佈線111和佈線112A，而開關11_2可連接佈線111和佈線112B。佈線112A和112B可連接到與以上所述不同的各種佈線或者各種元件。
注意，如圖1G所示，佈線112可分為圖1E中的多個佈線。
(實施例2)
在這個實施例中，描述半導體裝置的一個示例。這個實施例中的半導體裝置可包括實施例1中所述的半導體裝置。具體來說，描述例如電晶體用作實施例1的半導體裝置中包含的開關的情況下的結構。但是，這個實施例並不局限於這個示例。各種元件、各種電路等可用作開關。注意，省略實施例1中所述的內容的描述。注意，這個實施例中所述的內容可適當地與實施例中所述的內容組合。
首先，將參照圖4A來描述這個實施例的半導體裝置。圖4中的半導體裝置包括電路100。電路100具有與電晶體用作實施例1所述的結構中的開關的情況相似的結構。圖4A示出電晶體101_1用作圖1A中的開關11_1並且電晶體101_2用作圖1A中的開關11_2的情況下的結構。因此，電晶體101_1具有與開關11_1相似的功能，並且電晶體101_2具有與開關11_2相似的功能。注意，這個實施例並不局限於此，電晶體而是可用作實施例1所述的結構中的開關。此外，CMOS開關可用作開關。
注意，電晶體101_1和電晶體101_2是n通道電晶體。n通道電晶體在n通道電晶體的閘極與源極之間的電位差(Vgs)超過臨界值電壓(Vth)時導通。注意，這個實施例並不局限於此，電晶體101_1和/或電晶體101_2可以是p通道電晶體。p通道電晶體在p通道電晶體的閘極與源極之間的電位差(Vgs)變成小於臨界值電壓(Vth)時導通。
接下來將描述圖4A的半導體裝置的連接關係。電晶體 101_1的第一端子連接到佈線112，而電晶體101_1的第二端子連接到佈線111。電晶體101_2的第一端子連接到佈線112，而電晶體101_2的第二端子連接到佈線111。
注意，其中電晶體101_1的閘極和電路10相互連接的部分稱作節點n1，而電晶體101_2的閘極和電路10的連接部分稱作節點n2。注意，節點n1和n2又可稱作佈線。
接下來描述電晶體101_1和電晶體101_2的功能。
電晶體101_1具有按照節點n1的電位來控制向佈線111提供佈線112的電位的時序的功能。例如，在將電壓(例如電壓V1或電壓V2)提供給佈線112的情況下，電晶體101_1具有按照節點n1的電位來控制向佈線111提供被提供給佈線112的電壓的時序的功能。作為另一個示例，在將信號(例如信號CK1)輸入到佈線112的情況下，電晶體101_1具有按照節點n1的電位來控制向佈線111提供輸入到佈線112的信號的時序的功能。在這種情況下，當信號CK1具有L位準時，電晶體101_1具有控制向佈線111提供L位準的信號CK1的時序的功能。備選地，電晶體101_1具有控制信號OUT進入L位準時的時序的功能。備選地，當信號CK1具有H位準時，電晶體101_1具有控制向佈線111提供H位準的信號CK1的時序的功能。備選地，電晶體101_1具有控制信號OUT進入H位準時的時序的功能。在那時，節點n1可處於浮動狀態。在那種情況下，電晶體101_1具有按照佈線111的電位的升高來升高節點n1的電位的功能。備選地，電晶體101_1具有執行自舉( bootstrap)操作的功能。備選地，電晶體101_1具有按照輸入到其閘極的信號藉由導通或截止來控制是否設置信號OUT的電位狀態的功能。
電晶體101_2具有按照節點n2的電位來控制向佈線111提供佈線112的電位的時序的功能。例如，在將電壓(例如電壓V1或電壓V2)提供給佈線112的情況下，電晶體101_2具有按照節點n2的電位來控制向佈線111提供被提供給佈線112的電壓的時序的功能。作為另一個示例，在將信號(例如信號CK1)輸入到佈線112的情況下，電晶體101_2具有按照節點n2的電位來控制向佈線111提供輸入到佈線112的信號的時序的功能。在這種情況下，當信號CK1具有L位準時，電晶體101_2具有控制向佈線111提供L位準的信號CK1的時序的功能。備選地，電晶體101_2具有控制信號OUT進入L位準時的時序的功能。備選地，當信號CK1具有H位準時，電晶體101_2具有控制向佈線111提供H位準的信號CK1的時序的功能。備選地，電晶體101_2具有控制信號OUT進入H位準時的時序的功能。在那時，節點n2可處於浮動狀態。在那種情況下，電晶體101_2具有按照佈線111的電位的升高來升高節點n2的電位的功能。備選地，電晶體101_2具有執行自舉操作的功能。備選地，電晶體101_2具有按照輸入到其閘極的信號藉由導通或截止來控制是否設置信號OUT的電位狀態的功能。
如圖4B所示，這個實施例的半導體裝置可包括電路 10。例如，電路10連接到佈線113、佈線114、佈線115_1、佈線115_2、佈線116、佈線117、電晶體101_1的閘極、電晶體101_2的閘極和/或佈線111。但是，這個實施例並不局限於這個示例。電路10可連接到另一個佈線或另一個節點，這取決於電路10的配置。備選地，可接受的是，電路10沒有連接到佈線113、佈線114、佈線115_1、佈線115_2、佈線116、佈線117、電晶體101_1的閘極、電晶體101_2的閘極和/或佈線111。
在許多情況下，電路10包括一個或多個電晶體。在許多情況下，這些電晶體具有與電晶體101_1和101_2相同的極性，並且是n通道電晶體。但是，這個實施例並不局限於這個示例。電路10可包括p通道電晶體。備選地，電路10可包括n通道電晶體和p通道電晶體。也就是說，電路10可以是CMOS電路。
如同實施例1中那樣，信號OUT從佈線111輸出。如同實施例1中那樣，將信號CK1輸入到佈線112。注意，在許多情況下，術語“信號CK2”表示信號CK1的反信號或者是與信號CK1異相180°的信號。將電壓V2提供給佈線113。電壓V2可用作電源電壓、參考電壓或者正電源電壓。因此，佈線113可用作電源線。將信號SP輸入到佈線114。信號SP可用作啟動信號。因此，佈線114可用作信號線。例如，在包含多個半導體裝置並且佈線114連接到不同級(例如前一級)的半導體的佈線111的情況下，信號SP可用作選擇信號、轉移信號、啟動信號、重定信號、閘 極信號或掃描信號。在那種情況下，佈線114可用作閘極信號線或掃描線。將信號SEL1輸入到佈線115_1。信號SEL1每一個某種周期(例如每一個幀周期)反復進入H位準或L位準，並且可用作時鐘信號、選擇信號或控制信號。相應地，佈線115_1可用作信號線。將信號SEL2輸入到佈線115_2。在許多情況下，信號SEL2是信號SEL1的反信號或者是與信號SEL1異相180°的信號。相應地，佈線115_2可用作信號線。將信號RE輸入到佈線116。信號RE可用作重定信號。相應地，佈線116可用作信號線。具體來說，多個半導體裝置連接到佈線116。在那種情況下，在佈線116連接到不同級(例如下一級)的半導體裝置的佈線111的情況下，信號RE可用作選擇信號、轉移信號、啟動信號、重定信號、閘極信號或掃描信號。在那種情況下，佈線116可用作閘極信號線或掃描線。將電壓V1提供給佈線117。電壓V1可用作電源電壓、參考電壓、接地電壓或者負電源電壓。因此，佈線117可用作電源線。注意，這個實施例並不局限於此，而是可將各種信號、電流或電壓提供給佈線111、112、113、114、115_1、115_2、116和117。
注意，信號CK1或信號CK2可以是平衡信號或者不平衡信號。類似地，信號SEL1或信號SEL2可以是平衡信號或者不平衡信號。
電路10具有按照電壓V1、信號CK2、信號SP、信號SEL1、信號SEL2、信號RE、節點n1的電位、節點n2的 電位和/或信號OUT來控制向節點n1、節點n2和/或佈線111提供信號、電壓等的時序的功能。備選地，電路10具有按照電壓V1、信號CK2、信號SP、信號SEL1、信號SEL2、信號RE、節點n1的電位、節點n2的電位和/或信號OUT來控制節點n1的電位、節點n2的電位和/或佈線111的電位的功能。例如，電路10具有向節點n1和/或節點n2提供電壓V2或H位準的信號的功能。備選地，電路10具有向節點n1、節點n2和/或佈線111提供電壓V1或L位準的信號的功能。備選地，電路10具有停止向節點n1和/或節點n2提供信號、電壓等的功能。備選地，電路10具有增加節點n1的電位和/或節點n2的電位的功能。備選地，電路10具有降低或保持節點n1的電位、節點n2的電位和/或佈線111的電位的功能。備選地，電路10具有使節點n1和/或節點n2進入浮動狀態的功能。注意，這個實施例並不局限於此，電路10而是可具有各種其他功能。另外，電路10不一定具有以上所列出的全部功能。
接下來描述這個實施例中的操作的一個示例。在這裏，例如參照圖4C、圖5A至圖5E和圖6A至圖6E的時序圖來描述圖4B中的半導體裝置的操作。圖4C的時序圖示出信號CK1、信號CK2、信號SP、信號RE、節點n1的電位(Va1)、節點n2的電位(Va2)和信號OUT。注意，省略與圖2A的時序圖共同的描述。注意，圖4B中的半導體裝置的操作的內容可適用於這個實施例中所述的內容或者不同實施例中所述的內容。
首先，如圖5A所示，在周期A1，信號SP處於H位準，信號SEL1處於H位準，而信號SEL2處於L位準。相應地，電路10向節點n1提供H位準的信號SP或電壓V2。然後，電路10提高節點n1的電位。此後，電晶體101_1在節點n1的電位成為(V1+Vth101_1+Vx)(Vth101_1表示電晶體101_1的臨界值電壓)時導通。此時，Vx大於0。相應地，佈線112和111具有藉由電晶體101_1的電連續性，使得L位準的信號CK1藉由電晶體101_1從佈線112提供給佈線111。因此，信號OUT進入L位準。此後，節點n1的電位進一步提高。然後，當停止將電壓或信號從電路10提供給節點n1時，使電路10和節點n1沒有電連續性。因此，節點n1進入浮動狀態，並且節點n1的電位保持為(V1+Vth101_1+Vx)。
注意，在周期A1，電路10可向節點n2提供L位準的信號或電壓V2。
注意，在周期A1，電路10可向佈線111提供L位準的信號或電壓V2。
隨後，如圖5B所示，在周期B1，信號SP處於L位準，信號SEL1保持在H位準，而信號SEL2保持在L位準。因此，信號10沒有向節點n1提供電壓、信號等。因此，節點n1保持在浮動狀態，並且節點n1的電位保持為(V1+Vth101_1+Vx)。也就是說，由於電晶體101_1保持為導通，所以佈線112和佈線111藉由電晶體101_1保持電連續性。此時，信號CK1從L位準增加到H位準，使得佈 線111的電位開始升高。由於節點n1保持在浮動狀態，所以節點n1的電位藉由電晶體101_1的閘極與第二端子之間的寄生電容而增加。這是所謂的自舉。這樣，由於節點n1的電位增加到(V2+Vth101_1+Vx)，所以佈線111的電位可增加到V2。因此，信號OUT進入H位準。
注意，在周期B1，電路10可向節點n2提供L位準的信號或電壓V2。
另外，可接受的是，在周期B1，電路10沒有向佈線111提供信號、電壓等。
隨後，如圖5C所示，在周期C1，信號RE處於H位準。因此，電路10向節點n1、節點n2和/或佈線111提供L位準的信號或電壓V1。然後，節點n1的電位、節點n2的電位和/或佈線111的電位變為等於V1。因此，由於電晶體101_1和電晶體101_2截止，所以佈線112和佈線111沒有電連續性。因此，信號OUT處於L位準。
注意，在周期C1，信號CK1下降到L位準時的時序可設置成比節點n1的電位下降到L位準時的時序更早出現。然後，如圖5E所示，L位準的信號CK1可藉由電晶體101_1從佈線112提供給佈線111。在包含與電晶體101_1不同的電晶體的情況下，例如，在許多情況下，電晶體101_1的通道寬度比與電晶體101_1不同的電晶體要大。因此，佈線111的電位可迅速降低。也就是說，信號OUT的下降時間可縮短。因此，對於佈線111的電位的降低，以下三種情況會是可能的：電路10向佈線111提供L位準的 信號或電壓V1的情況；L位準的信號CK1藉由電晶體101_1從佈線112提供給佈線111的情況；以及電路10向佈線111提供L位準的信號或電壓V1並且L位準的信號CK1藉由電晶體101_1從佈線112提供給佈線111的情況。
隨後，如圖5D所示，在周期D1和周期E1，電路10向節點n1、節點n2和/或佈線111提供電壓V1或者L位準的信號。然後，節點n1的電位、節點n2的電位和/或佈線111的電位保持在V1。因此，由於電晶體101_1和電晶體101_2保持為截止，所以佈線112和佈線111保持為沒有電連續性。因此，信號OUT保持在L位準。
隨後，如圖6A所示，在周期A2，信號SP處於H位準，信號SEL1處於L位準，而信號SEL2處於H位準。相應地，電路10向節點n2提供H位準的信號SP或電壓V2。然後，電路10提高節點n2的電位。此後，電晶體101_2在節點n2的電位成為(V1+Vth101_2+Vx)(Vth101_2表示電晶體101_2的臨界值電壓)時導通。此時，Vx大於0。相應地，佈線112和111具有藉由電晶體101_2的電連續性，使得L位準的信號CK1藉由電晶體101_2從佈線112提供給佈線111。因此，信號OUT進入L位準。此後，節點n2的電位進一步提高。然後，當停止將電壓或信號從電路10提供給節點n2時，使電路10和節點n2沒有電連續性。因此，節點n2進入浮動狀態，並且節點n2的電位維持為(V1+Vth101_2+Vx)。
注意，在周期A2，電路10可向節點n1提供L位準的信號或電壓V2。
注意，在周期A2，電路10可向佈線111提供L位準的信號或電壓V2。
隨後，如圖6B所示，在周期B2，信號SP處於L位準，信號SEL1保持在L位準，而信號SEL2保持在H位準。因此，電路10仍然沒有向節點n2提供電壓、信號等。因此，節點n2保持在浮動狀態，並且節點n2的電位保持為(V1+Vth101_2+Vx)。也就是說，由於電晶體101_2保持為導通，所以佈線112和佈線111藉由電晶體101_2保持電連續性。此時，信號CK1從L位準增加到H位準，使得佈線111的電位開始升高。由於節點n2保持在浮動狀態，所以節點n2的電位藉由電晶體101_2的閘極與第二端子之間的寄生電容而增加。這是所謂的自舉。這樣，由於節點n2的電位增加到(V2+Vth101_2+Vx)，所以佈線111的電位可增加到V2。因此，信號OUT進入H位準。
注意，在周期B2，電路10可向節點n1提供L位準的信號或電壓V2。
注意，可接受的是，在周期B2，電路10沒有向佈線111提供信號、電壓等。
隨後，如圖6C所示，在周期C2，信號RE處於H位準。因此，電路10向節點n1、節點n2和/或佈線111提供L位準的信號或電壓V2。然後，節點n1的電位、節點n2的電位和/或佈線111的電位變為等於V1。因此，由於電晶 體101_1和電晶體101_2截止，所以佈線112和佈線111沒有電連續性。因此，信號OUT進入L位準。
注意，在周期C2，信號CK1下降到L位準時的時序可設置成比節點n2的電位降低時的時序更早出現。然後，如圖6E所示，L位準的信號CK1可藉由電晶體101_2從佈線112提供給佈線111。在包含另一個電晶體的情況下，例如，在許多情況下，電晶體101_2的通道寬度比另一個電晶體要大。因此，佈線111的電位可迅速降低。也就是說，信號OUT的下降時間可縮短。因此，對於佈線111的電位的降低，例如以下三種情況會是可能的：電路10向佈線111提供L位準的信號或電壓V1的情況；L位準的信號CK1藉由電晶體101_2從佈線112提供給佈線111的情況；以及電路10向佈線111提供L位準的信號或電壓V1並且L位準的信號CK1藉由電晶體101_2從佈線112提供給佈線111的情況。
隨後，如圖6D所示，在周期D2和周期E2，電路10向節點n1、節點n2和/或佈線111提供電壓V1或者L位準的信號。然後，節點n1的電位、節點n2的電位和/或佈線111的電位保持在V1。因此，由於電晶體101_1和電晶體101_2保持為截止，所以佈線112和佈線111保持為沒有電連續性。因此，信號OUT保持在L位準。
這樣，由於電晶體101_2在周期T1截止，並且電晶體101_1在周期T2截止，電晶體101_1和電晶體101_2的每個導通的次數或者電晶體101_1和電晶體101_2導通的時 間長度被減小。因此，可抑制電晶體101_1和電晶體101_2的特性的降級。
這樣，在這個實施例的半導體裝置中，可抑制電晶體特性的降級。另外，由於H位準的信號OUT的電位可增加到V2，所以像素中包含的電晶體導通的時間長度可增加。因此，用於將視頻信號寫入像素的時間可得到充分保證，使得可實現顯示品質的提高。備選地，由於信號OUT的下降時間和上升時間可以縮短，所以可防止將所選行中的像素的視頻信號寫入另一行中的像素。因此，可實現顯示品質的提高。備選地，由於可抑制信號OUT的下降時間的變化，所述可抑制對像素中儲存的視頻信號的穿通的作用的變化。相應地，可抑制顯示不均勻。
另外，這個實施例的半導體裝置中的所有電晶體可以是n通道電晶體，或者這個實施例的半導體裝置中的所有電晶體可以是p通道電晶體。相應地，與使用CMOS電路的情況相比，可以更有效地實現步驟數量的減少、產率的提高、可靠性的提高或者成本的降低。特別地，當所有電晶體(包括像素部分中的那些電晶體等)為n通道電晶體時，非單晶半導體、微晶半導體、有機半導體、氧化物半導體等可用於電晶體的半導體層。但是，在許多情況下，使用這種半導體所形成的電晶體易於降級。另一方面，可抑制這個實施例中的半導體裝置的電晶體的降級。
另外，不必增加電晶體的通道寬度，使得半導體裝置甚至在電晶體特性降級時也進行操作。相應地，可減小電 晶體的通道寬度。這是因為在這個實施例的半導體裝置中可抑制電晶體的降級。
注意，可接受的是，在周期C1、周期D1、周期E1、周期A2、周期B2、周期C2、周期D2和/或周期E2，電路10可向節點n1提供L位準的信號或電壓V1或者沒有向節點n1提供電壓、信號等。但是，這個實施例並不局限於這個示例。
注意，可接受的是，在周期A1、周期B1、周期C1、周期D1、周期E1、周期C2、周期D2和/或周期E2，電路10可向節點n2提供L位準的信號或電壓V1或者沒有向節點n2提供電壓、信號等。但是，這個實施例並不局限於這個示例。
注意，可接受的是，在周期A1、周期C1、周期D1、周期E1、周期A2、周期C2、周期D2和/或周期E2，電路10可向佈線111提供L位準的信號或電壓V1或者沒有向佈線111提供電壓、信號等。但是，這個實施例並不局限於這個示例。
注意，信號CK1和信號CK2可以是不平衡信號。圖7A示出例如在一個迴圈中信號處於H位準的周期比信號處於L位準的周期要短的情況的時序圖。因此，在周期C1或周期C2，由於將L位準的信號CK1提供給佈線111，所以信號OUT的下降時間可縮短。備選地，在提供佈線111以便延伸到像素部分的情況下，防止錯誤的視頻信號被寫入像素。但是，這個實施例並不局限於這個示例。在一個迴 圈中，信號處於H位準的周期可比信號處於L位準的周期要長。
注意，在這個實施例中，多相時鐘信號可用於半導體裝置。例如，在(n+1)相(n為自然數)時鐘信號的情況下，(n+1)相時鐘信號是它們的迴圈相差1/(n+1)迴圈的(n+1)個時鐘信號。備選地，可將多相時鐘信號的任何兩個輸入到相應佈線112和佈線113。圖7B示出將三相動時鐘信號輸入到半導體裝置的情況下的時序圖的一個示例。但是，這個實施例並不局限於這個示例。
注意，n變得越長，則時鐘頻率變得越低。因此可實現功耗的降低。但是，當n是太大的數目時，信號的數量增加；因此，在一些情況下，佈局面積變得更大或者外部電路的規模變得更大。因此，優選的是，n小於8。更優選的是，n小於6。進一步優選的是，n為4或3。但是，這個實施例並不局限於這個示例。
注意，由於電晶體101_1和電晶體101_2具有相似功能，所以優選的是，電晶體101_1的通道寬度和電晶體101_2的通道寬度可近似相同。藉由以這種方式使這些電晶體具有近似相同的大小，這些電晶體可具有近似相同的電流供應能力。此外，這些電晶體的降級的程度可近似相同。相應地，當多個電晶體切換到使用時，信號OUT的波形可近似相同。注意，這個實施例並不局限於此，而是電晶體101_1的通道寬度可與電晶體101_2的通道寬度不同。
注意，術語“電晶體的通道寬度”又可稱作電晶體的 W/L(W是通道寬度，L是通道長度)比。
注意，電晶體101_1和電晶體101_2可在同一個周期中導通。例如，當電晶體101_1和電晶體101_2在周期B1或周期B2導通時，佈線111的電位可比電晶體101_1和101_2中只有一個電晶體導通的情況更迅速地增加。因此，信號OUT的下降時間可縮短。
如圖8A所示，佈線112可分為佈線112A和112B的多個佈線。然後，電晶體101_1的第一端子可連接到佈線112A，而電晶體101_2的第一端子可連接到佈線112B。備選地，佈線112A和佈線112B可連接到另一個佈線、另一個節點等等。
注意，如圖8A中那樣，佈線112在圖4A和圖4B中可分為多個佈線(例如佈線112A和112B)。
注意，如圖8B所示，電容器121_1可連接在電晶體101_1的閘極與第二端子之間。電容器121_2可連接在電晶體101_2的閘極與第二端子之間。這樣，節點n1的電位或者節點n2的電位在自舉操作中易於增加。因此，由於電晶體101_1的Vgs和電晶體101_2的Vgs可增加，所以這些電晶體的通道寬度可減小。備選地，信號OUT的下降時間或上升時間可縮短。但是，這個實施例並不局限於這個示例。可消除電容器121_1和電容器121_2其中之一。備選地，電容器121_1或121_2可連接在電晶體101_1的閘極與第二端子之間(即，節點n1或節點n2與佈線112之間)。備選地，例如，MIS電容器可用作該電容器。
注意，用於電容器121_1和電容器121_2的每個的一個電極的材料優選地是例如與用於電晶體101_1和電晶體101_2的每個的閘極相似的材料。用於電容器121_1和電容器121_2的每個的另一個電極的材料優選地是與用於電晶體101_1和電晶體101_2的每個的源極和汲極相似的材料。因此可減小佈局面積。備選地，電容值可增加。但是，這個實施例並不局限於這個示例。作為用於電容器121_1和電容器121_2的每個的一個電極以及電容器121_1和電容器121_2的每個的另一個電極的材料，可使用各種材料。
注意，優選的是，電容器121_1的電容值和電容器121_2的電容值可近似相同。備選地，優選的是，其中電容器121_1的一個電極與其另一個電極重疊的面積近似等於其中電容器121_2的一個電極與其另一個電極重疊的面積。這樣，即使當電晶體切換到使用時，電晶體101_1的Vgs和電晶體101_2的Vgs也可近似相同；因此，信號OUT的波形可近似相同。但是，這個實施例並不局限於這個示例。電容器121_1的電容值和電容器121_2的電容值可以相互不同。備選地，其中電容器121_1的一個電極與其另一個電極重疊的面積可不同於其中電容器121_2的一個電極與其另一個電極重疊的面積。
注意，如圖8B中那樣，電容器121_1在圖4A、圖4B和圖8A中可連接在電晶體101_1的閘極與第二端子之間。備選地，電容器121_2可連接在電晶體101_2的閘極與第 二端子之間。
注意，如圖8C所示，電路100可包括電晶體101_1至101_N的多個電晶體。電晶體101_1至101_N的第一端子連接到佈線112。電晶體101_1至101_N的第二端子連接到佈線111。另外，電晶體101_1至101_N的閘極分別稱作節點n1至nN。圖8C所示的結構對應於電晶體用作實施例1的開關的情況下的結構。因此，電晶體101_1至101_N分別具有與開關11_1至11_N相似的功能。
注意，N越大，則每個電晶體導通的次數變得越小，或者每個電晶體導通的時間長度變得更短；因此可抑制電晶體特性的降級。但是，如果N是太大的數目，則電晶體的數量增加，並且電路規模變得更大。因此，優選的是，N小於6。更優選的是，N小於4。進一步優選的是，N為3或2。
注意，如圖8C中那樣，電路100在圖4A、圖4B、圖8A和圖8B中可包括電晶體101_1至101_N的多個電晶體。具體來說，在電路100包括圖8A中的電晶體101_1至101_N的多個電晶體的情況下，佈線112可分為N個佈線。具體來說，在電路100包括圖8B中的電晶體101_1至101_N的多個電晶體的情況下，電容器可連接在電晶體101_1至101_N的相應閘極與電晶體101_1至101_N的相應第二端子之間。
如圖8D所示，可用二極體101a_1替代電晶體101_1，二極體101a_1的一個端子(下文中又稱作陽極)連接到節 點n1，而其另一個端子(下文中又稱作陰極)連接到佈線111。類似地，可用二極體101a_2替代電晶體101_2，二極體101a_2的一個端子(又稱作陽極)連接到節點n2，而其另一個端子(又稱作陰極)連接到佈線111。但是，這個實施例並不局限於這個示例。如圖8E所示，電晶體101_1的第一端子可連接到節點n1，使得可獲得其中電晶體101_1為二極體接法的結構。類似地，如果電晶體101_2的第一端子連接到節點n2，則可獲得其中電晶體101_2為二極體接法的結構。
注意，如圖8D和圖8E中那樣，在圖4A和圖4B以及圖8A至圖8C中可採用二極體替代電晶體。備選地，可採用其中電晶體為二極體接法的結構。
注意，有可能得到如圖8F所示的兩個信號。為了實現這個，半導體裝置可包括電路120。電路120包括電晶體122_1和122_2的多個電晶體。電路120具有與電路100相似的功能。電晶體122_1和122_2分別具有與電晶體101_1和101_2相似的功能。電晶體122_1的第一端子連接到佈線112，電晶體122_1的第二端子連接到佈線211，並且電晶體122_1的閘極連接到節點n1。電晶體122_2的第一端子連接到佈線112，電晶體122_2的第二端子連接到佈線211，並且電晶體122_2的閘極連接到節點n2。這樣，以相同的時序來控制電晶體101_1和電晶體122_1，並且以相同的時序來控制電晶體101_2和電晶體122_2。相應地，從佈線211輸出的信號以與信號OUT近似相同的時序進入H位 準或L位準。
注意，在從佈線111輸出的信號用作閘極信號或選擇信號的情況下，從佈線211輸出的信號可用作轉移信號、重定信號、閘極信號等等。在這種情況下，佈線111的負載在許多情況下高於佈線211的負載；因此，電晶體101_1的通道寬度優選地大於電晶體122_1。類似地，電晶體102_2的通道寬度優選地大於電晶體122_2。但是，這個實施例並不局限於這個示例。
注意，如圖8F中那樣，當半導體裝置在圖4A和圖4B以及圖8A至圖8E中包括電路120時，可得到兩個輸出信號。另外，電路120可包括電晶體122_1和122_2的多個電晶體。具體來說，在電路100包括圖8C中的電晶體101_1至101_N的多個電晶體的情況下，電路120可包括N個電晶體。
接下來描述電路10的一個具體示例。首先參照圖9A來描述其中電路10包括電路200的結構。電路200是電路10的組成部分。電路200連接到佈線114、佈線115_1、佈線115_2、節點n1和/或節點n2。但是，這個實施例並不局限於這個示例。電路200可連接到另一個佈線或者另一個節點。
在許多情況下，電路200包括一個或多個電晶體。在許多情況下，這些電晶體具有與電晶體101_1和101_2相同的極性，並且是n通道電晶體。但是，這個實施例並不局限於這個示例。電路200可包括p通道電晶體。備選地 ，電路200可包括n通道電晶體和p通道電晶體。也就是說，電路200可以是CMOS電路。
電路200具有按照信號SP、信號SEL1、信號SEL2、節點n1的電位和/或節點n2的電位來控制向節點n1和/或節點n2提供信號或電壓的時序的功能。因此，電路200具有控制節點n1的電位和/或節點n2的電位的功能。例如，電路200具有向節點n1和/或節點n2提供H位準的信號或電壓V2的功能。備選地，電路200具有向節點n1和/或節點n2提供L位準的信號或電壓V1的功能。備選地，電路200具有停止向節點n1和/或節點n2提供信號、電壓等的功能。備選地，電路200具有增加節點n1的電位和/或節點n2的電位的功能。備選地，電路200具有降低或維持節點n1的電位和/或節點n2的電位的功能。備選地，電路200具有使節點n1和/或節點n2進入浮動狀態的功能。
在這裏，參照圖9B來描述電路200的一個示例。電路200包括電晶體201_1和201_2的多個電晶體。電晶體201_1的第一端子連接到佈線115_1，電晶體201_1的第二端子連接到電晶體101_1的閘極，並且電晶體201_1的閘極連接到佈線114。電晶體201_2的第一端子連接到佈線115_2，電晶體201_2的第二端子連接到電晶體101_2的閘極，並且電晶體201_2的閘極連接到佈線114。注意，這個實施例並不局限於此，而是各種結構可適用於電路200。
電晶體201_1和電晶體201_2優選地具有與電晶體101_1和電晶體101_2相同的極性，並且是n通道電晶體。 但是，這個實施例並不局限於此。電晶體201_1和/或電晶體201_2可以是p通道電晶體。
電晶體201_1具有按照佈線114的電位來控制佈線115_1和節點n1的電連續性的功能。備選地，電晶體201_1具有按照佈線114的電位向節點n1提供佈線115_1的電位的功能。備選地，電晶體201_1具有按照信號SP導通或截止的功能。備選地，電晶體201_1具有控制是否將信號SEL1輸入到電晶體101_1的功能。備選地，電晶體201_1具有藉由導通或截止來控制是否設置信號OUT的電位狀態的功能。電晶體201_2具有按照佈線114的電位來控制佈線115_2和節點n2的電連續性的功能。備選地，電晶體201_2具有按照佈線114的電位向節點n2提供佈線115_2的電位的功能。備選地，電晶體201_2具有按照信號SP來導通或截止的功能。備選地，電晶體201_2具有控制是否將信號SEL2輸入到電晶體101_2的功能。備選地，電晶體201_2具有藉由導通或截止來控制是否設置信號OUT的電位狀態的功能。
描述圖9A中的半導體裝置的操作。在這裏，例如，描述其中圖9B所示的電路配置應用於電路200的情況。在周期A1，如圖10A所示，由於信號SP處於H位準，所以電晶體201_1和電晶體201_2導通。因此，H位準的信號SEL1藉由電晶體201_1從佈線115_1提供給節點n1，而L位準的信號SEL2藉由電晶體201_2從佈線115_2提供給節點n2。這樣，節點n1的電位開始增加，並且節點n1的電 位變為等於V2。此後，當節點n1的電位升高到藉由從佈線114的電位(V2)中減去電晶體201_1的臨界值電壓(Vth201_1)所得到的值(V2-Vth201_1)時，電晶體201_1截止。因此，節點n1進入浮動狀態，同時電位維持為(V2-Vth201_1)。
在周期B1至E1，由於信號SP處於L位準，所以電晶體201_1和電晶體201_2截止。相應地，佈線115_1和節點n1沒有電連續性，並且佈線115_2和節點n2沒有電連續性。注意，圖10B示出在周期B1的半導體裝置的示意圖，圖10C示出在周期C1的半導體裝置的示意圖，而圖10D示出在周期D1和周期E1的半導體的示意圖。
隨後，在周期A2，如圖10E所示，由於信號SP處於H位準，所以電晶體201_1和電晶體201_2導通。因此，L位準的信號SEL1藉由電晶體201_1從佈線115_1提供給節點n1，而H位準的信號SEL2藉由電晶體201_2從佈線115_2提供給節點n2。這樣，節點n1的電位變為等於V1，而節點n2的電位開始增加。此後，當節點n2的電位升高到藉由從佈線114的電位(V2)中減去電晶體201_2的臨界值電壓(Vth201_2)所得到的值(V2-Vth201_2)時，電晶體201_2截止。因此，節點n2進入浮動狀態，同時其電位維持為(V2-Vth201_2)。
在周期B2至E2，由於信號SP處於L位準，所以電晶體201_1和電晶體201_2截止。相應地，佈線115_1和節點n1沒有電連續性，並且佈線115_2和節點n2沒有電連 續性。注意，圖10F示出在周期B2的半導體裝置的示意圖，圖10G示出在周期C2的半導體裝置的示意圖，而圖10H示出在周期D2和周期E2的半導體的示意圖。
藉由這樣形成電路10，電路100中的電晶體的任一個可選擇性地導通或截止。另外，甚至在其中使電路100中的電晶體截止的情況下，電路10也將電位施加到被截止的電晶體的閘極。因此，可防止該電晶體的閘極進入浮動狀態。
注意，由於電晶體201_1和電晶體201_2具有相似功能，所以優選的是，電晶體201_1的通道寬度和電晶體201_2的通道寬度可近似相同。藉由以這種方式使這些電晶體具有近似相同的大小，這些電晶體可具有近似相同的電流供應能力。此外，這些電晶體的降級的程度可近似相同。相應地，當電晶體切換到使用時，信號OUT的波形可近似相同，因為節點n1的電位和節點n2的電位可近似相同。注意，這個實施例並不局限於此，而是電晶體201_1的通道寬度可與電晶體201_2的通道寬度不同。
注意，由於在許多情況下，電晶體201_1的負載(例如節點n1)低於電晶體101_1的負載(例如佈線111)，所以電晶體201_1的通道寬度優選地比電晶體101_1要小。類似地，由於在許多情況下，電晶體201_2的負載(例如節點n2)低於電晶體101_2的負載(例如佈線111)，所以電晶體201_2的通道寬度優選地比電晶體101_2要小。但是，這個實施例並不局限於這個示例。電晶體201_1的通道寬度可 比電晶體101_1要大。另外，電晶體201_2的通道寬度可比電晶體101_2要大。
注意，如圖9C所示，在電路100如圖8C中那樣包括電晶體101_1至101_N的多個電晶體的情況下，電路200可包括電晶體201_1至201_N的多個電晶體。電晶體201_1至201_N的第一端子分別連接到佈線115_1至115_N。電晶體201_1至201_N的第二端子分別連接到節點n1至nN。電晶體201_1至201_N的閘極連接到佈線114。
如圖9D所示，佈線114可分為佈線114A和114B的多個佈線。因此，佈線114A和114B可具有與佈線114相似的功能。電晶體201_1的閘極連接到佈線114A。電晶體201_2的閘極連接到佈線114B。在那種情況下，可將具有近似相同波形的信號輸入到佈線114A和114B。備選地，可將具有不同波形的信號輸入到佈線114A和114B。
如圖9D中那樣，佈線114在圖9C中可分為多個佈線。
注意，如圖9E所示，電晶體201_1的第一端子和電晶體201_2的第一端子可連接到相同佈線。在圖9E的一個示例中，電晶體201_1和201_2的第一端子連接到佈線115_1。但是，這個實施例並不局限於這個示例。電晶體201_1和201_2的第一端子可連接到與以上所述不同的各種佈線。例如，電晶體201_1和201_2的第一端子可連接到佈線113或者向其中輸入信號CK2的佈線。
注意，如圖9E中那樣，電晶體201_1和201_2的第一端子在圖9C和圖9D中可連接到相同佈線。具體來說，在圖9C的情況下，電晶體201_1和201_N的第一端子可連接到相同佈線。
注意，如圖9F所示，電晶體201_1的第一端子連接到佈線114，電晶體201_1的第二端子可連接到節點n1，並且電晶體201_1的閘極可連接到佈線115_1。電晶體201_2的第一端子可連接到佈線114，電晶體201_2的第二端子可連接到節點n2，並且電晶體201_2的閘極可連接到佈線115_2。在那種情況下，在周期T1中當信號SEL1處於H位準而信號SEL2處於L位準時，電晶體201_1導通，而電晶體201_2截止。相應地，在周期A1，由於H位準的信號SP藉由電晶體201_1從佈線114提供給節點n1，所以節點n1的電位升高。另一方面，在周期T2中當信號SEL1處於L位準而信號SEL2處於H位準時，電晶體201_1截止，而電晶體201_2導通。相應地，在周期A2，由於H位準的信號SP藉由電晶體201_2從佈線114提供給節點n2，所以節點n2的電位升高。
注意，如圖11A所示，二極體接法的電晶體202_1可連接在電晶體201_1的第二端子與節點n1之間。類似地，二極體接法的電晶體202_2可連接在電晶體201_2的第二端子與節點n2之間。電晶體202_1的第一端子連接到電晶體201_1的第二端子，電晶體202_1的第二端子連接到節點n1，並且電晶體202_1的閘極連接到電晶體201_1的第 二端子。電晶體202_2的第一端子連接到電晶體201_2的第二端子，電晶體202_2的第二端子連接到節點n2，並且電晶體202_2的閘極連接到電晶體201_2的第二端子。電晶體201_1和電晶體201_2可分別用作二極體。當電晶體201_1沒有導電時，電晶體201_1具有防止節點n1的電位的降低的功能。類似地，當電晶體201_2沒有導電時，電晶體201_2具有防止節點n2的電位的降低的功能。但是，這個實施例並不局限於這個示例。各種元件或電路可連接在電晶體201_1的第二端子與節點n1之間和/或電晶體201_2的第二端子與節點n2之間。備選地，各種元件或電路可連接在電晶體201_1的第一端子與佈線115_1之間和/或電晶體201_2的第一端子與佈線115_2之間。例如，如圖11B所示，電晶體202_1可連接在電晶體201_1的第一端子與佈線115_1之間。備選地，電晶體202_2可連接在電晶體201_2的第一端子與佈線115_2之間。
注意，如圖11A和圖11B中那樣，各種元件或電路可連接在圖9C至圖9F中的電晶體201_1的第二端子與節點n1之間、在電晶體201_2的第二端子與節點n2之間、在電晶體201_1的第一端子與佈線115_1之間和/或在電晶體201_2的第一端子與佈線115_2之間。圖11C示出其中二極體接法的電晶體202_1連接在圖9F中的電晶體201_1的第二端子與節點n1之間並且二極體接法的電晶體202_2連接在電晶體201_2的第二端子與節點n2之間的結構的一個示例。圖11D示出其中二極體接法的電晶體202_1連接在 圖9F中的電晶體201_1的第一端子與佈線114之間並且二極體接法的電晶體202_2連接在電晶體201_2的第一端子與佈線114之間的結構的一個示例。
注意，如圖11E所示，電路200可包括電晶體203_1和203_2的多個電晶體。電晶體203_1和電晶體203_2優選地具有與電晶體201_1和電晶體201_2相同的極性，並且是n通道電晶體。但是，這個實施例並不局限於此。電晶體203_1和203_2可以是p通道電晶體。電晶體203_1的第一端子連接到佈線117，電晶體203_1的第二端子連接到節點n1，並且電晶體203_1的閘極連接到佈線115_2。電晶體203_2的第一端子連接到佈線117，電晶體203_2的第二端子連接到節點n2，並且電晶體203_2的閘極連接到佈線115_1。但是，這個實施例並不局限於這個示例。例如，電晶體203_1的第二端子可連接到節點n2。備選地，電晶體203_2的第二端子可連接到節點n1。
注意，電晶體203_1具有藉由按照信號SEL2控制佈線117和節點n1的電連續性的狀態來控制向節點n1提供電壓V1的時序的功能，並且可用作開關。電晶體203_2具有藉由按照信號SEL1控制佈線117和節點n2的電連續性的狀態來控制向節點n2提供電壓V1的時序的功能，並且可用作開關。這樣，在周期T1，電壓V1藉由電晶體203_2提供給節點n2。因此，甚至當電晶體201_2截止時，也可固定節點n2的電位。類似地，在周期T2，電壓V1藉由電晶體203_1提供給節點n1。因此，甚至當電晶體201_1截止 時，也可固定節點n1的電位。因此，可獲得具有高抗噪性的半導體裝置。
如圖11F所示，佈線117可分為佈線117A和117B的多個佈線。電晶體203_1的第一端子和203_2的第一端子可分別連接到佈線117A和117B。佈線117A和117B可連接到各種佈線、元件或節點。
注意，如圖12A所示，電晶體203_1的第二端子可連接到佈線115_1。電晶體203_2的第二端子可連接到節點115_2。這樣，H位準的信號在電晶體203_1截止的周期(例如周期T1)中輸入到電晶體203_1的第一端子。相應地，將逆向偏壓(backward bias)施加到電晶體203_1，以便可抑制降級。類似地，H位準的信號在電晶體203_2截止的周期(例如周期T2)中輸入到電晶體203_2的第一端子。相應地，將反偏壓(reverse bias)施加到電晶體203_2，以便可抑制降級。
注意，如圖12B所示，電晶體203_1和電晶體203_2可以是二極體接法的電晶體。例如，電晶體203_1的第一端子連接到佈線115_1，電晶體203_1的第二端子連接到節點n1，並且電晶體203_1的閘極連接到節點n1。類似地，電晶體203_2的第一端子連接到佈線115_2，電晶體203_2的第二端子連接到節點n2，並且電晶體203_2的閘極連接到節點n2。在那種情況下，在周期T1，當信號SEL2處於L位準時，L位準的信號SEL2藉由電晶體203_2從佈線115_2提供給節點n2。相應地，節點n2的電位可固定為近 似V1。另一方面，在周期T2，當信號SEL1處於L位準時，L位準的信號SEL1藉由電晶體203_1從佈線115_1提供給節點n1。相應地，節點n1的電位可固定為近似V1。但是，這個實施例並不局限於此。例如，電晶體203_1的閘極可連接到佈線115_1。備選地，電晶體203_2的閘極可連接到佈線115_2。
注意，如圖11E和圖11F以及圖12A和圖12B中那樣，電路200可包括圖9C至9F和圖11A至圖11D中的電晶體203_1和203_2。例如，圖12C示出其中電路200包括圖9F中的電晶體203_1和203_2的結構。圖12D和圖12E示出其中電路200包括圖11A中的電晶體203_1和203_2的結構。圖12F示出其中電路200包括圖11D中的電晶體203_1和203_2的結構。
注意，電晶體203_1的第二端子和電晶體203_2的第二端子可連接到各種佈線或節點。例如，如圖12E所示，電晶體203_1的第二端子可連接到電晶體201_1的第二端子。類似地，電晶體203_2的第二端子可連接到電晶體201_2的第二端子。備選地，如圖12F所示，電晶體203_1的第二端子可連接到電晶體201_1的第一端子。類似地，電晶體203_2的第二端子可連接到電晶體201_2的第一端子。
注意，如圖5F所示，除了電晶體201_1和201_2之外，電路200還可包括電晶體203_1和203_2的多個電晶體。電晶體203_1和電晶體203_2優選地具有與電晶體201_1 和電晶體201_2相同的極性，並且是n通道電晶體。但是，這個實施例並不局限於此。電晶體203_1和203_2可以是p通道電晶體。電晶體203_1的第一端子連接到佈線114，電晶體203_1的第二端子連接到節點n1，並且電晶體203_1的閘極連接到佈線118。電晶體203_2的第一端子連接到佈線114，電晶體203_2的第二端子連接到節點n2，並且電晶體203_2的閘極連接到佈線118。將信號CK2輸入到佈線118。相應地，佈線118可用作信號線或時鐘信號線。注意，這個實施例並不局限於此，而是可將各種信號、電壓或電流輸入到佈線118。電晶體203_1具有按照佈線118的電位來控制佈線114和節點n1的電連續性的狀態的功能。備選地，電晶體203_1具有按照佈線118的電位向節點n1提供佈線114的電位的功能。電晶體203_2具有按照佈線118的電位來控制佈線114和節點n2的電連續性的狀態的功能。此外，電晶體203_2具有按照佈線118的電位向節點n2提供佈線114的電位的功能。但是，這個實施例並不局限於這個示例。電晶體203_1和203_2可具有與以上所述不同的各種功能。
注意，電晶體203_1的第一端子和電晶體203_2的第一端子可連接到不同佈線。注意，電晶體203_1的閘極和電晶體203_2的閘極可連接到不同佈線。
注意，如圖5F中那樣，還可將具有與電晶體203_1和203_2相似功能的電晶體額外地提供在圖9C至圖9F、圖11A至圖11F以及圖12A至圖12F中。
注意，如圖13A所示，p通道電晶體可用作電晶體101_1、101_2和電晶體201_1、201_2。電晶體101p_1和101p_2對應於電晶體101_1和101_2，並且是p通道電晶體。電晶體102p_1和102p_2對應於電晶體102_1和102_2，並且是p通道電晶體。另外要注意，在電晶體為p通道電晶體的情況下，將電壓V1提供給佈線113；將電壓V2提供給佈線117；以及與圖4B的時序圖中那些相比，使信號CK1、信號SP、信號RE、節點n1的電位、節點n2的電位和信號OUT反相，如圖13B所示。
注意，如圖13A中那樣，p通道電晶體可用作圖9C至圖9F、圖11A至圖11F和圖12A至圖12F中的電晶體。
(實施例3)
在這個實施例中，描述與實施例2中所述的電路10不同的結構的示例。注意，省略實施例1和2中的內容的描述。注意，這個實施例中所述的內容可適當地與實施例1和2中所述的內容組合。
首先參照圖14來描述與實施例2不同的電路10的一個具體實施例。除了電路200之外，圖14中的電路10還包括電路300。電路300是電路10的組成部分。注意，電路300的一部分也可用作電路200的一部分。電路200的一部分也可用作電路300的一部分。電路300連接到佈線113、佈線116、佈線117、節點n1、節點n2和/或佈線111。但是，這個實施例並不局限於這個示例。電路200可 連接到各種佈線或節點。
在許多情況下，電路300包括一個或多個電晶體。在許多情況下，這些電晶體具有與電晶體101_1和101_2相同的極性，並且是n通道電晶體。但是，這個實施例並不局限於這個示例。電路300可包括p通道電晶體。備選地，電路300可包括n通道電晶體和p通道電晶體。也就是說，電路300可以是CMOS電路。
電路300具有按照信號RE的下降時間、節點n1的電位、節點n2的電位和/或信號OUT來控制向節點n1、節點n2和/或佈線111提供信號或電壓的時序的功能。這樣，電路200具有控制節點n1的電位、節點n2的電位和/或佈線111的電位的功能。例如，電路200具有向節點n1、節點n2和/或佈線111提供L位準的信號或電壓V1的功能。
接下來參照圖15A描述電路300的一個示例。在圖15A的示例中，電路300包括電晶體301_1和301_2的多個電晶體、電晶體302、電晶體303_1和303_2的多個電晶體、電晶體304、電路310_1和310_2的多個電路以及電路320。
注意，例如，電晶體301_1和301_2、電晶體302、電晶體303_1和303_2以及電晶體304是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體301_1和301_2、電晶體302、電晶體303_1和303_2和/或電晶體304可以是p通道電晶體。
注意，如圖15B所示，例如，反相器電路可用作電路 310_1、310_2和電路320。注意，這個實施例並不局限於此，而是各種電路可用作電路310_1、310_2和電路320。
接下來描述圖15A中的電路300的連接關係。電晶體301_1的第一端子連接到佈線117，而電晶體301_1的第二端子連接到節點n1。電晶體301_2的第一端子連接到佈線117，而電晶體301_2的第二端子連接到節點n2。電晶體302的第一端子連接到佈線117，而電晶體302的第二端子連接到佈線111。電晶體303_1的第一端子連接到佈線117，電晶體303_1的第二端子連接到節點n1，並且電晶體303_1的閘極連接到佈線116。電晶體303_2的第一端子連接到佈線117，電晶體303_2的第二端子連接到節點n2，並且電晶體303_2的閘極連接到佈線116。電晶體304的第一端子連接到佈線117，電晶體304的第二端子連接到佈線111，並且電晶體304的閘極連接到佈線116。電路310_1連接到佈線113、節點n1、佈線117和電晶體301_1的閘極。電路310_2連接到佈線113、節點n2、佈線117和電晶體301_2的閘極。電路320連接到佈線113、佈線111、佈線117和電晶體302的閘極。
接下來描述電路310_1、310_2和電路320的功能。電路310_1具有藉由按照節點n1的電位控制電晶體301_1的閘極的電位來控制電晶體301_1的導電狀態的功能，並且可用作控制電路。電路310_2具有藉由按照節點n2的電位控制電晶體301_2的閘極的電位來控制電晶體301_2的導電狀態的功能，並且可用作控制電路。電路320具有藉由 按照佈線111的電位控制電晶體302的閘極的電位來控制電晶體302的導電狀態的功能，並且可用作控制電路。注意，這個實施例並不局限於此，而是電路310_1、310_2和電路320可具有各種其他功能。
接下來描述電晶體301_1和301_2、電晶體302、電晶體303_1和303_2以及電晶體304的功能。電晶體301_1具有藉由按照電路310_1的輸出信號控制佈線117和節點n1的電連續性的狀態來控制向節點n1提供電壓V1的時序的功能，並且可用作開關。電晶體301_2具有藉由按照電路310_2的輸出信號控制佈線117和節點n2的電連續性的狀態來控制向節點n2提供電壓V1的時序的功能，並且可用作開關。電晶體302具有藉由按照電路320的輸出信號控制佈線117和佈線111的電連續性的狀態來控制向佈線111提供電壓V1的時序的功能，並且可用作開關。電晶體303_1具有藉由按照信號RE控制佈線117和節點n1的電連續性的狀態來控制向節點n1提供電壓V1的時序的功能，並且可用作開關。電晶體303_2具有藉由按照信號RE控制佈線117和節點n2的電連續性的狀態來控制向節點n2提供電壓V1的時序的功能，並且可用作開關。電晶體304具有藉由按照信號RE控制佈線117和佈線111的電連續性的狀態來控制向佈線111提供電壓V1的時序的功能，並且可用作開關。但是，這個實施例並不局限於這個示例。電晶體301_1和301_2、電晶體302、電晶體303_1和303_2以及電晶體304可具有與以上所述不同的各種功能。
接下來描述圖15A中的電路300的操作的一個示例。注意，圖15A中的半導體裝置的操作具有與圖4A中的半導體裝置的操作有共同之處的一部分。因此，參照圖4C的時序圖來描述圖15A中的半導體裝置的操作。注意，省略與實施例1和實施例2中的半導體裝置相同的操作的描述。
首先，在周期A1，由於信號RE處於L位準，所以電晶體303_1、303_2和電晶體304截止，如圖16A所示。例如，來自電路310_1的輸出信號處於L位準，因為節點n1的電位變為等於(V2+Vth101_1+Vx)。相應地，電晶體301_1截止。來自電路310_2的輸出信號處於H位準，因為節點n2的電位近似為V1。相應地，電晶體301_2導通。來自電路320的輸出信號處於H位準，因為佈線111的電位近似為V1。相應地，電晶體302導通。因此，使佈線117和節點n1沒有電連續性，藉由電晶體301_2使佈線117和節點n2進入電連續性，以及藉由電晶體302使佈線117和佈線111進入電連續性。相應地，電壓V1藉由電晶體301_2從佈線117提供給節點n2。電壓V1藉由電晶體302從佈線117提供給佈線111。
另一方面，如圖16B所示，周期A2與周期A1的不同之處在於，例如，來自電路310_1的輸出信號處於H位準，因為節點n1的電位近似為V1，而來自電路310_2的輸出信號處於L位準，因為節點n2的電位等於(V2+Vth101_2+Vx)。相應地，電晶體301_1導通，而電晶 體301_2截止。因此，藉由電晶體301_1使佈線117和節點n1進入電連續性，而使佈線117和節點n2沒有電連續性。相應地，電壓V1藉由佈線117提供給節點n1。
然後，在周期B1，由於信號RE保持在L位準，所以電晶體303_1、303_2和電晶體304保持為截止，如圖16C所示。例如，來自電路310_1的輸出信號保持在L位準，因為節點n1的電位保持為(V2+Vth101_1+Vx)。相應地，電晶體301_1保持為截止。來自電路310_2的輸出信號保持在H位準，因為節點n2的電位保持在近似為V1。相應地，電晶體301_2保持為導通。來自電路320的輸出信號進入L位準，因為佈線111的電位近似為V2。相應地，電晶體302截止。因此，佈線117和節點n1保持為沒有電連續性，佈線117和節點n2藉由電晶體301_2保持為電連續性，以及使佈線117和佈線111沒有電連續性。相應地，電壓V1藉由電晶體301_2從佈線117提供給節點n2。
另一方面，如圖17A所示，周期B2與周期B1的不同之處在於，例如，來自電路310_1的輸出信號保持在L位準，因為節點n1的電位保持在近似為V1，並且來自電路310_2的輸出信號保持在L位準，因為節點n2的電位保持在近似為(V2+Vth101_2+Vx)。相應地，電晶體301_1保持為導通，而電晶體301_2保持為截止。因此，佈線117和節點n1藉由電晶體301_1保持為電連續性，而佈線117和節點n2保持為沒有電連續性。相應地，電壓V1藉由佈線117提供給節點n1。
隨後，在周期C1和C2，由於信號RE處於H位準，所以電晶體303_1、303_2和電晶體304導通，如圖17B所示。來自電路310_1的輸出信號處於H位準，因為節點n1的電位近似為V1。相應地，電晶體301_1導通。來自電路310_2的輸出信號處於H位準，因為節點n2的電位近似為V1。相應地，電晶體301_2導通。來自電路320的輸出信號處於H位準，因為佈線111的電位近似為V1。相應地，電晶體302導通。因此，使佈線117和節點n1藉由電晶體301_1和303_1進入電連續性，佈線117和節點n2藉由電晶體301_2和303_2進入電連續性，並且佈線117和佈線111藉由電晶體302和電晶體304進入電連續性。相應地，電壓V1藉由電晶體301_1和電晶體303_1從佈線117提供給節點n1。電壓V1藉由電晶體301_2和電晶體303_2從佈線117提供給節點n2。電壓V1藉由電晶體302和304從佈線117提供給佈線111。
隨後，在周期D1、周期D2、周期E1和周期E2，由於信號RE處於L位準，所以電晶體303_1、303_2和電晶體304截止，如圖17C所示。來自電路310_1的輸出信號保持在H位準，因為節點n1的電位保持在近似為V1。相應地，電晶體301_1保持為導通。來自電路310_2的輸出信號保持在H位準，因為節點n2的電位保持在近似為V1。相應地，電晶體301_2保持為導通。來自電路320的輸出信號保持在H位準，因為佈線111的電位保持在近似為V1。相應地，電晶體302保持為導通。因此，佈線117和節 點n1藉由電晶體301_1保持電連續性，佈線117和節點n2藉由電晶體301_2保持電連續性，並且佈線117和佈線111藉由電晶體302保持電連續性。相應地，電壓V1藉由電晶體301_1從佈線117提供給節點n1。電壓V1藉由電晶體301_2從佈線117提供給節點n2。電壓V1藉由電晶體302從佈線117提供給佈線111。
注意，由於電晶體301_1和301_2的功能彼此相似，所以優選的是，電晶體301_1和301_2的通道寬度近似相同。類似地，由於電晶體303_1和303_2的功能彼此相似，所以優選的是，電晶體303_1和303_2的通道寬度近似相同。但是，這個實施例並不局限於這個示例。電晶體301_1和301_2可具有相互不同的通道寬度。另外，電晶體303_1和303_2可具有相互不同的通道寬度。
注意，電晶體301_1和301_2具有控制向節點n1和n2提供電壓V1的時序的功能，並且電晶體302具有控制向佈線111提供電壓V1的時序的功能。由於在許多情況下，節點n1和節點n2的每個的負載低於佈線111的負載，所以電晶體301_1和301_2的每個的通道寬度優選地比電晶體302要小。由於類似的原因，電晶體303_1和303_2的每個的通道寬度優選地比電晶體304要小。但是，這個實施例並不局限於這個示例。電晶體301_1和301_2的每個的通道寬度可比電晶體302要大或者近似相同。另外，電晶體303_1和303_2的每個的通道寬度可比電晶體304要大或者近似相同。
注意，如圖18A所示，佈線117可如同實施例1和2中那樣分為佈線117C至117K的多個佈線。佈線117C、佈線117D、佈線117E、佈線117F、佈線117G、佈線117H、佈線117I、佈線117J和佈線117K可分別連接到電晶體303_1的第一端子、電晶體303_2的第一端子、電晶體304的第一端子、電路310_1、電晶體301_1的第一端子、電路310_2、電晶體301_2的第一端子、電路320和電晶體302的第一端子。佈線117C至117K連接到諸如佈線111、佈線112、佈線113、佈線114、佈線115_1和115_2、佈線116、佈線118以及佈線211等各種佈線或者諸如節點n1和節點n2等各種節點。但是，這個實施例並不局限於這個示例。佈線113可按照相似方式分為多個佈線。
注意，如圖18B所示，電晶體301_1的第一端子、電晶體303_2的第一端子和電晶體304的第一端子可連接到佈線118。
注意，如圖18C所示，可消除電晶體304。但是，這個實施例並不局限於這個示例。可消除電晶體301_1和/或電晶體301_2。
注意，如圖18C中那樣，在圖18A和圖18B中可消除電晶體303_1、電晶體303_2和/或電晶體304。
注意，如圖19A所示，可消除電路320和電晶體302。但是，這個實施例並不局限於這個示例。可消除電路310_1和電晶體301_1，或者可消除電路310_1和電晶體301_2。
注意，如圖19A中那樣，在圖18A至圖18C中，可消除電路310_1和電晶體301_1，可消除電晶體310_1和電晶體301_2，或者可消除電路320和電晶體302。
注意，如圖19B所示，可用二極體301a_1替代電晶體301_1，二極體301a_1的一個端子(又稱作陽極)連接到節點n1，而其另一個端子(又稱作陰極)連接到電路310_1的輸出端子。另外，可用二極體301a_2替代電晶體301_2，二極體301a_2的一個端子(又稱作陽極)連接到節點n2，而其另一個端子(又稱作陰極)連接到電路310_2的輸出端子。另外，可用二極體302a替代電晶體302，二極體302a的一個端子(又稱作陽極)連接到佈線111，而其另一個端子(又稱作陰極)連接到電路320的輸出端子。另外，可用二極體303a_1替代電晶體303_1，二極體303a_1的一個端子(又稱作陽極)連接到節點n1，而其另一個端子(又稱作陰極)連接到佈線116。另外，可用二極體303a_2替代電晶體303_2，二極體303a_2的一個端子(又稱作陽極)連接到節點n2，而其另一個端子(又稱作陰極)連接到佈線116。另外，可用二極體304a替代電晶體304，二極體304a的一個端子(又稱作陽極)連接到佈線111，而其另一個端子(又稱作陰極)連接到佈線116。但是，這個實施例並不局限於這個示例。藉由將電晶體的閘極連接到這些電晶體的相應第二端子，這些電晶體可為二極體接法的。備選地，藉由將這些電晶體的閘極連接到這些電晶體的相應第一端子，這些電晶體可為二極體接法的。
注意，如圖19B中那樣，在圖18A至圖18C和圖19A中，可用二極體替代電晶體301_1、電晶體301_2、電晶體302、電晶體303_1、電晶體303_2和/或電晶體304。備選地，這些電晶體可為二極體接法的。
注意，如圖19C所示，電晶體301_1、301_2和電晶體302可共用用於控制電晶體301_1、301_2和電晶體302的每個的導電狀態的電路。電路330具有藉由按照節點n1或n2的電位控制電晶體301_1、301_2和電晶體302的每個的閘極的電位來控制電晶體301_1、301_2和電晶體302的每個的導電狀態的功能，並且可用作控制電路。在圖4C所示的周期A1、周期A2、周期B1和周期B2中，由於節點n1或節點n2的電位高於V1，所以來自電路330的輸出信號處於L位準。相應地，電晶體301_1、301_2和電晶體302截止。在周期C1、周期C2、周期D1、周期D2、周期E1和周期E2中，由於節點n1或節點n2的電位近似為V1，所以來自電路330的輸出信號處於H位準。相應地，電晶體301_1、301_2和電晶體302導通。
注意，如圖19C中那樣，在圖18A至圖18C以及圖19A和圖19B中，電晶體301_1、301_2和電晶體302可共用用於控制電晶體301_1、301_2和電晶體302的每個的導電狀態的電路。
注意，如圖20A所示，在電路100如圖10C中那樣包括電晶體101_1至101_N的多個電晶體的情況下，電路300可包括電晶體301_1至301_N的多個電晶體、電晶體 303_1至303_N的多個電晶體以及電路310_1至310_N的多個電路。電晶體301_1至301_N對應於電晶體301_1或電晶體301_2，並且具有與電晶體301_1或電晶體301_2相似的功能。電晶體303_1至303_N對應於電晶體303_1或電晶體303_2，並且具有與電晶體303_1或電晶體303_2相似的功能。電路310_1至310_N對應於電路310_1或電路310_2並且具有與其相似的功能。電晶體301_1至301_N的第一端子連接到佈線117。電晶體301_1至301_N的第二端子分別連接到節點n1至nN。電晶體301_1至301_N的閘極連接到電路310_1至310_N的相應輸出端子。電晶體303_1至303_N的第一端子連接到佈線117。電晶體303_1至303_N的第二端子分別連接到節點n1至nN。電晶體303_1至303_N的閘極連接到佈線116。
注意，如圖20A中那樣，在圖18A至18C和圖19A至19C中，電路300可包括電晶體301_1至301_N的多個電晶體、電晶體303_1至303_N的多個電晶體和/或電路310_1至310_N的多個電路。
注意，在半導體裝置包括如圖8F中那樣的電路120的情況下，電路300可包括電晶體342和電晶體344，如圖20B所示。電晶體342對應於電晶體302，並且具有與電晶體302相似的功能。電晶體344對應於電晶體304，並且具有與電晶體304相似的功能。電晶體342的第一端子連接到佈線117，電晶體342的第二端子連接到佈線211，並且電晶體342的閘極連接到電晶體302的閘極。電晶體344 的第一端子連接到佈線117，電晶體344的第二端子連接到佈線211，並且電晶體344的閘極連接到佈線116。
注意，如圖20B中那樣，在圖18A至18C、圖19A至19C和圖20A中，電路300可包括電晶體342和/或電晶體344。
注意，如圖21所示，p通道電晶體可用作電晶體301_1和301_2、電晶體302、電晶體303_1和303_2以及電晶體304。電晶體301p_1和301p_2、電晶體302p、電晶體303p_1和303p_2以及電晶體304p分別對應於電晶體301_1和301_2、電晶體302、電晶體303_1和303_2以及電晶體304，並且是p通道電晶體。注意，在電晶體為p通道電晶體的情況下，與電晶體為n通道電晶體的情況相比，將電壓V1提供給佈線113，將電壓V2提供給佈線117，將來自電路310_1的輸出信號、來自電路310_2的輸出信號、來自電路320的輸出信號、節點n1的電位、節點n2的電位和信號OUT反相。
注意，如圖21中那樣，在圖18A至18C、圖19A至19C、圖20A和圖20B中，p通道電晶體可用作電晶體。
接下來描述電路310_1、310_2和電路320的具體示例。
首先，圖22A示出電路310_1的一個示例。電路310_1包括電晶體311_1和電晶體312_1。電晶體311_1的第一端子連接到佈線113，電晶體311_1的第二端子連接到電晶體301_1的閘極，並且電晶體311_1的閘極連接到佈 線113。電晶體312_1的第一端子連接到佈線117，電晶體312_1的第二端子連接到電晶體301_1的閘極，並且電晶體312_1的閘極連接到節點n1。電晶體311_1和電晶體312_1是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體311_1和/或電晶體312_1可以是p通道電晶體。電晶體311_1具有在電晶體301_1的閘極的電位變為等於或近似為V1的情況下增加電晶體301_1的閘極的電位的功能，並且可用作二極體。電晶體312_1具有藉由按照節點n1的電位控制佈線117和電晶體301_1的電連續性的狀態來控制向電晶體301_1的閘極提供電壓V1的時序的功能，並且可用作開關。
描述圖22A中的電路310_1的操作。在周期A1和周期B1，由於節點n1的電位具有比電晶體312_1的臨界值電壓更大的值，所以電晶體312_1導通。因此，藉由將電晶體312_1的通道寬度設置成比電晶體311_1要大，電晶體301_1的閘極的電位近似為V1。例如，電晶體301_1的閘極的電位的值小於佈線117的電位(V1)和電晶體301_1的臨界值電壓(Vth301_1)的總和。在周期A2、周期B2、周期C1、周期C2、周期D1、周期D2、周期E1和周期E2，由於節點n1的電位近似為V1，所以電晶體312_1截止。因此，電晶體301_1的閘極的電位的值等於藉由從佈線113的電位(V2)中減去電晶體311_1的臨界值電壓(Vth311_1)所得到的值(V2-Vth311_1)。
注意，電晶體312_1的通道寬度優選地為電晶體311_1 的通道寬度的2倍或更多倍。更優選的是，電晶體312_1的通道寬度為電晶體311_1的通道寬度的4倍或更多倍。進一步優選的是，電晶體312_1的通道寬度為電晶體311_1的通道寬度的8倍或更多倍。但是，這個實施例並不局限於這個示例。
注意，電晶體311_1的閘極和第一端子可連接到各種佈線。例如，電晶體311_1的閘極和第一端子可連接到佈線112或佈線118。但是，這個實施例並不局限於這個示例。
注意，電晶體312_1的第一端子可連接到各種佈線。例如，電晶體312_1的第一端子可連接到佈線115_2。但是，這個實施例並不局限於這個示例。
注意，如圖22B所示，除了電晶體311_1和電晶體312_1之外，電路310_1還可包括電晶體313_1和314_1。電晶體313_1的第一端子連接到佈線113，電晶體313_1的第二端子連接到電晶體301_1的閘極，並且電晶體313_1的閘極連接到電晶體311_1的第二端子和電晶體312_1的第二端子。電晶體311_1和電晶體312_1是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體311_1和/或電晶體312_1可以是p通道電晶體。電晶體313_1具有控制向電晶體301_1提供被提供給佈線113的電壓的時序的功能，並且可用作自舉電晶體或開關。電晶體314_1的第一端子連接到佈線117，電晶體314_1的第二端子連接到電晶體313_1的第二端子，並且電晶體314_1的閘極連 接到節點n1。電晶體314_1具有藉由按照節點n1的電位控制佈線117和電晶體301_1的電連續性的狀態來控制向電晶體301_1的閘極提供電壓V1的時序的功能，並且可用作開關。
注意，電晶體313_1的第一端子可連接到各種佈線。例如，電晶體313_1的第一端子可連接到佈線112或佈線118。但是，這個實施例並不局限於這個示例。
注意，電晶體314_1的第一端子可連接到各種佈線。例如，電晶體314_1的第一端子可連接到佈線115_2。但是，這個實施例並不局限於這個示例。
注意，如圖22B中那樣，電容器315_1可連接在電晶體313_1的閘極與第二端子之間，如圖22C所示。
注意，如圖22D所示，電路300可包括電晶體316_1。電晶體316_1的第一端子連接到佈線117，電晶體316_1的第二端子連接到電晶體301_1的閘極，並且電晶體316_1的閘極連接到佈線114。電晶體316_1是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體316_1可以是p通道電晶體。電晶體316_1具有藉由按照信號SP控制佈線117和電晶體301_1的閘極的電連續性的狀態來控制向電晶體301_1提供電壓V1的時序的功能。
注意，如圖22D中那樣，在圖22B和圖22C中可額外提供電晶體316_1，其第一端子連接到佈線117、第二端子連接到電晶體301_1的閘極並且閘極連接到佈線114。
接下來，圖23A示出電路310_2的一個示例。電路 310_2包括電晶體311_2和電晶體312_2。電晶體311_2的第一端子連接到佈線113，電晶體311_2的第二端子連接到電晶體301_2的閘極，並且電晶體311_2的閘極連接到佈線113。電晶體312_2的第一端子連接到佈線117，電晶體312_2的第二端子連接到電晶體301_2的閘極，並且電晶體312_2的閘極連接到節點n2。電晶體311_2和電晶體312_2是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體311_2和/或電晶體312_2可以是p通道電晶體。電晶體311_2具有在電晶體301_2的閘極的電位近似為V1時增加電晶體301_2的閘極的電位的功能，並且可用作二極體。電晶體312_2具有藉由按照節點n2的電位控制佈線117和電晶體301_2的電連續性的狀態來控制向電晶體301_2的閘極提供電壓V1的時序的功能，並且可用作開關。
描述圖23A中的電路310_2的操作。在周期A1和周期B1，由於節點n2的電位具有比電晶體312_2的臨界值電壓更大的值，所以電晶體312_2導通。因此，藉由將電晶體312_2的通道寬度設置成比電晶體311_2要大，電晶體301_2的閘極的電位近似為V1。例如，電晶體301_2的閘極的電位的值小於佈線117的電位(V1)和電晶體301_2的臨界值電壓(Vth301_2)的總和。在周期A2、周期B2、周期C1、周期C2、周期D1、周期D2、周期E1和周期E2，由於節點n2的電位近似為V1，所以電晶體312_2截止。因此，電晶體301_2的閘極的電位的值等於藉由從佈線113 的電位(V2)中減去電晶體311_2的臨界值電壓(Vth311_2)所得到的值(V2-Vth311_2)。
注意，電晶體312_2的通道寬度優選地為電晶體311_2的通道寬度的2倍或更多倍。更優選的是，電晶體312_2的通道寬度為電晶體311_2的通道寬度的4倍或更多倍。進一步優選的是，電晶體312_2的通道寬度為電晶體311_2的通道寬度的8倍或更多倍。但是，這個實施例並不局限於這個示例。
注意，電晶體311_2的閘極和第一端子可連接到各種佈線。例如，電晶體311_2的閘極和第一端子可連接到佈線112或佈線118。但是，這個實施例並不局限於這個示例。
注意，電晶體312_2的第一端子可連接到各種佈線。例如，電晶體312_2的第一端子可連接到佈線115_1。但是，這個實施例並不局限於這個示例。
注意，如圖23B所示，除了電晶體311_2和電晶體312_2之外，電路310_2還可包括電晶體313_2和314_2。電晶體313_2的第一端子連接到佈線113，電晶體313_2的第二端子連接到電晶體301_2的閘極，並且電晶體313_2的閘極連接到電晶體311_2的第二端子和電晶體312_2的第二端子。電晶體311_2和電晶體312_2是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體311_2和/或電晶體312_2可以是p通道電晶體。電晶體313_2具有控制向電晶體301_2提供被提供給佈線113的電壓的時 序的功能，並且可用作自舉電晶體或開關。電晶體314_2具有藉由按照節點n2的電位控制佈線117和電晶體301_2的電連續性的狀態來控制向電晶體301_2的閘極提供電壓V1的時序的功能，並且可用作開關。
注意，電晶體313_2的第一端子可連接到各種佈線。例如，電晶體313_2的第一端子可連接到佈線112或佈線118。但是，這個實施例並不局限於這個示例。
注意，電晶體314_2的第一端子可連接到各種佈線。例如，電晶體314_2的第一端子可連接到佈線115_1。但是，這個實施例並不局限於這個示例。
注意，在23C中，電容器315_2可連接在電晶體313_2的閘極與第二端子之間，如圖23C所示。
注意，如圖23D所示，電路300可包括電晶體316_2。電晶體316_2的第一端子連接到佈線117，電晶體316_2的第二端子連接到電晶體301_2的閘極，並且電晶體316_2的閘極連接到佈線114。電晶體316_2是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體316_2可以是p通道電晶體。電晶體316_2具有藉由按照信號SP控制佈線117和電晶體301_2的閘極的電連續性的狀態來控制向電晶體301_2提供電壓V1的時序的功能。
注意，如圖23D中那樣，在圖23B和圖23C中可額外提供電晶體316_2，其第一端子連接到佈線117、第二端子連接到電晶體301_2的閘極並且閘極連接到佈線114。
接下來，圖24A示出電路320的一個示例。電路320 包括電晶體321和電晶體322。電晶體321的第一端子連接到佈線113，電晶體321的第二端子連接到電晶體302的閘極，並且電晶體321的閘極連接到佈線113。電晶體322的第一端子連接到佈線117，電晶體322的第二端子連接到電晶體302的閘極，並且電晶體322的閘極連接到佈線111。電晶體321和電晶體322是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體321和/或電晶體322可以是p通道電晶體。電晶體321具有在電晶體302的閘極的電位變為等於近似V1時增加電晶體302的閘極的電位的功能，並且可用作二極體。電晶體322具有藉由按照佈線111的電位控制佈線117和電晶體302的電連續性的狀態來控制向電晶體302的閘極提供電壓V1的時序的功能，並且可用作開關。
描述圖24A中的電路320的操作。在圖4C的周期B1和周期B2，由於佈線111的電位具有比電晶體322的臨界值電壓更大的值，所以電晶體322導通。因此，藉由將電晶體322的通道寬度設置成比電晶體321要大，電晶體302的閘極的電位近似為V1。例如，電晶體302的閘極的電位的值小於佈線117的電位(V1)和電晶體302的臨界值電壓(Vth302)的總和。在周期A1、周期A2、周期C1、周期C2、周期D1、周期D2、周期E1和周期E2，由於佈線111的電位近似為V1，所以電晶體322截止。因此，電晶體302的閘極的電位的值等於藉由從佈線113的電位(V2)中減去電晶體321的臨界值電壓(Vth321)所得到的值(V2-Vth321) 。
注意，電晶體322的通道寬度優選地為電晶體321的通道寬度的2倍或更多倍。更優選的是，電晶體322的通道寬度為電晶體321的通道寬度的4倍或更多倍。進一步優選的是，電晶體322的通道寬度為電晶體321的通道寬度的8倍或更多倍。但是，這個實施例並不局限於這個示例。
注意，電晶體321的閘極和第一端子可連接到各種佈線。例如，電晶體321的閘極和第一端子可連接到佈線112或佈線118。但是，這個實施例並不局限於這個示例。
注意，電晶體322的第一端子可連接到各種佈線。例如，電晶體322的第一端子可連接到佈線112。但是，這個實施例並不局限於這個示例。
注意，如圖24B所示，除了電晶體321和電晶體322之外，電路320還可包括電晶體323和324。電晶體323的第一端子連接到佈線113，電晶體323的第二端子連接到電晶體302的閘極，並且電晶體323的閘極連接到電晶體321的第二端子和電晶體322的第二端子。電晶體324的第一端子連接到電晶體323的第二端子，電晶體324的第二端子連接到佈線117，並且電晶體324的閘極連接到佈線111。電晶體323和電晶體324是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體323和/或電晶體324可以是p通道電晶體。電晶體323具有控制向電晶體302提供被提供給佈線113的電壓的時序的功能，並且可用作 自舉電晶體或開關。電晶體324具有藉由按照佈線111的電位控制佈線117和電晶體302的電連續性的狀態來控制向電晶體302的閘極提供電壓V1的時序的功能，並且可用作開關。
注意，電晶體323的第一端子可連接到各種佈線。例如，電晶體323的第一端子可連接到佈線112或佈線118。但是，這個實施例並不局限於這個示例。
注意，電晶體324的第一端子可連接到各種佈線。例如，電晶體324的第一端子可連接到佈線118。
注意，如圖24C所示，除了圖24B所示的結構之外，電容器325還可連接在電晶體323的閘極與第二端子之間。
注意，如圖24D所示，電路320可包括電晶體326。電晶體326的第一端子連接到佈線117，電晶體326的第二端子連接到電晶體302的閘極，並且電晶體326的閘極連接到佈線114。電晶體326是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體326可以是p通道電晶體。電晶體326具有藉由按照信號SP控制佈線117和電晶體302的閘極的電連續性的狀態來控制向電晶體302提供電壓V1的時序的功能。
注意，如圖24D中那樣，在圖24B和圖24C中可額外提供電晶體326，其第一端子連接到佈線117、第二端子連接到電晶體302的閘極並且閘極連接到佈線114。
接下來，圖25A示出電路330的一個示例。電路330 包括電晶體331、電晶體332和電晶體333。電晶體331的第一端子連接到佈線113，電晶體331的第二端子連接到電晶體301_1的閘極、電晶體301_2的閘極和電晶體302的閘極，並且電晶體331的閘極連接到佈線113。電晶體332的第一端子連接到佈線117，電晶體332的第二端子連接到電晶體331的第二端子，並且電晶體332的閘極連接到節點n1。電晶體333的第一端子連接到佈線117，電晶體333的第二端子連接到電晶體331的第二端子，並且電晶體333的閘極連接到節點n2。電晶體331、電晶體332和電晶體333是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體331、電晶體332和/或電晶體333可以是p通道電晶體。
描述圖25A中的電路330的操作。在周期A1、周期A2、周期B1和周期B2，由於節點n1的電位或者n2的電位具有比電晶體332或333的臨界值電壓更大的值，所以電晶體332或333導通。此時，藉由將電晶體332或333的通道寬度設置成比電晶體331要大，電晶體301_1、301_2和302的閘極的電位設置成近似為V1。在周期C1、周期C2、周期D1、周期D2、周期E1和周期E2，由於節點n1的電位和節點n2的電位近似為V1，所以電晶體332和電晶體333截止。因此，電晶體301_1的閘極、電晶體301_2的閘極和電晶體302的閘極的每個的電位的值等於藉由從佈線113的電位(V2)中減去電晶體331的臨界值電壓(Vth331)所得到的值(V2-Vth331+Vx)。此時，Vx大於0。
注意，電晶體332或333的通道寬度優選地為電晶體331的通道寬度的2倍或更多倍。更優選的是，電晶體332的通道寬度為電晶體331的通道寬度的4倍或更多倍。進一步優選的是，電晶體332的通道寬度為電晶體331的通道寬度的8倍或更多倍。但是，這個實施例並不局限於這個示例。
注意，電晶體331的閘極和第一端子可連接到各種佈線。例如，電晶體331的閘極和第一端子可連接到佈線112或佈線118。但是，這個實施例並不局限於這個示例。
注意，電晶體332的閘極和電晶體333的閘極可連接到各種佈線。例如，電晶體332的閘極可連接到佈線114，而電晶體333的閘極可連接到佈線111。但是，這個實施例並不局限於這個示例。
注意，電晶體332的第一端子和電晶體333的第一端子可連接到不同佈線。例如，電晶體332的第一端子可連接到佈線115_2，而電晶體333的第一端子可連接到不同佈線115_1。但是，這個實施例並不局限於這個示例。
注意，如圖25B所示，除了電晶體331、電晶體332和電晶體333之外，電路330還可包括電晶體334、電晶體335和電晶體336。電晶體334的第一端子連接到佈線113，電晶體334的第二端子連接到電晶體301_1的閘極、301_2的閘極和電晶體302的閘極，並且電晶體334的閘極連接到電晶體331的第二端子。電晶體335的第一端子連接到佈線117，電晶體335的第二端子連接到電晶體334的 第二端子，並且電晶體335的閘極連接到節點n1。電晶體336的第一端子連接到佈線117，電晶體336的第二端子連接到電晶體334的第二端子，並且電晶體336的閘極連接到節點n2。電晶體334、電晶體335和電晶體336是n通道電晶體。但是，這個實施例並不局限於這個示例。電晶體334、電晶體335和電晶體336可以是p通道電晶體。
注意，電容器可連接在電晶體334的閘極與第二端子之間。
注意，電晶體334的第一端子可連接到各種佈線。例如，電晶體334的第一端子可連接到佈線112或佈線118。但是，這個實施例並不局限於這個示例。
注意，電晶體335的閘極和電晶體336的閘極可連接到各種佈線。例如，電晶體335的閘極可連接到佈線114，而電晶體336的閘極可連接到佈線111。但是，這個實施例並不局限於這個示例。
注意，電晶體335的第一端子和電晶體336的第一端子可連接到不同佈線。例如，電晶體335的第一端子可連接到佈線115_2，而電晶體336的第一端子可連接到不同佈線115_1。但是，這個實施例並不局限於這個示例。
在這裏，圖41示出其中適當組合實施例1至3中所述的內容的情況下的半導體裝置的一個示例。但是，這個實施例並不局限於這個示例。半導體裝置可具有藉由組合實施例1至3中所述的內容的與以上所述不同的各種結構。
圖41中的半導體裝置包括電路100和電路10。電路 10包括電晶體200和電路300。電路300包括電路330。在圖41的半導體裝置中，圖4A所示的結構用於電路100，圖11E所示的結構用於電路200，圖19所示的結構用於電路300，並且圖25B所示的結構用於電路330。
此外還檢驗了圖41中的半導體裝置的操作。檢驗結果如圖42A和圖42B所示。圖42A和圖42B是示出這個實施例中的半導體裝置的檢驗結果的簡圖。注意，檢驗使用SPICE來執行。另外，對於比較示例，還對具有一種電路配置的半導體裝置的操作執行檢驗，該半導體裝置中沒有提供電晶體101_2、電晶體201_2、電晶體203_1、電晶體203_2、電晶體301_2、電晶體303_2、電晶體333和電晶體336。此外，在以下條件下執行檢驗：Vdd為30V；Vss為0V；時鐘頻率為25kHz(一個迴圈是20μsec)；各電晶體的遷移率為1cm2/VS；各電晶體的臨界值電壓為5V；以及輸出電容為50pF。
圖42A是用作比較示例的半導體裝置的檢驗結果的時序圖。如圖42A所示，在比較示例的半導體裝置中，在周期T1和周期T2二者中，電晶體101_1按照節點n1的電位而導通；佈線112和佈線111藉由電晶體101_1進入電連續性；以及信號CK1藉由電晶體101_1從佈線112提供給佈線111。
圖42B是圖41所示的半導體裝置的檢驗結果的時序圖。如圖42B所示，在圖41所示的半導體裝置中，在周期T1，電晶體101_1按照節點n1的電位而導通；佈線112和 佈線111藉由電晶體101_1進入電連續性；信號CK1藉由電晶體101_1從佈線112提供給佈線111；以及在周期T2，電晶體101_1按照節點n2的電位而導通；佈線112和佈線111藉由電晶體101_1進入電連續性；信號CK1藉由電晶體101_1從佈線112提供給佈線111。因此，如圖42A和圖42B所示，可以看到，由於導通並且進行操作的電晶體在這個實施例的半導體裝置的各周期是不同的，所以可減小每個電晶體導通的次數以及每個電晶體導通的時間長度。
(實施例4)
在這個實施例中，將描述移位暫存器的一個示例。這個實施例中的移位暫存器可包括實施例1至3中的半導體裝置的任一個。注意，移位暫存器可稱作半導體裝置或閘極驅動器。實施例1至3中所述的內容不再重復。此外，實施例1至3中所述的內容可適當地與這個實施例中所述的內容組合。
首先參照圖26來描述移位暫存器的一個示例。移位暫存器500包括多個正反器501_1至501_N(N為自然數)。
注意，正反器501_1至501_N的每個對應於實施例3中所述的半導體裝置的任一個。作為一個示例，圖26示出圖4A中的半導體裝置用於正反器501_1至501_N的每個的情況。注意，這個實施例並不局限於此，而是實施例3中所述的其他半導體裝置或電路可用於正反器501_1至 501_N。
接下來描述移位暫存器的連接關係。移位暫存器500連接到佈線511_1至511_N、佈線512、佈線513、佈線514、佈線515_1、佈線515_2、佈線516、佈線517和佈線518。此外，在正反器501_i(i是2至N中的任一個)中，佈線111、佈線112、佈線113、佈線114、佈線115_1、佈線115_2、佈線116和佈線117分別連接到佈線511_i、佈線512、佈線514、佈線511_i-1、佈線515_1、佈線515_2、佈線511_i+1和佈線516。注意，奇數級的正反器中的佈線112和偶數級的正反器中的佈線112往往連接到不同部分。例如，在第i級的正反器中的佈線112連接到佈線512的情況下，第(i+1)正反器或者第(i-1)級的正反器中的佈線112連接到佈線513。
在正反器501_1中，佈線114往往連接到佈線517。此外，在正反器501_N中，佈線116往往連接到佈線518。但是，這個實施例並不局限於此。
接下來描述對每個佈線輸入或者從每個佈線輸出的信號或電壓的一個示例。作為一個示例，信號GOUT_1至GOUT_N分別從佈線511_1至511_N輸出。信號GOUT_1至GOUT_N是分別來自正反器501_1至501_N的輸出信號。此外，信號GOUT_1至GOUT_N對應於信號OUT，並且可用作輸出信號、選擇信號、轉移信號、啟動信號、重定信號、閘極信號或者掃描信號。將信號GCK1輸入到佈線512。信號GCK1對應於信號CK1，並且可用作時鐘信號。 作為一個示例，將信號GCK2輸入到佈線513。信號GCK2對應於信號CK2，並且可用作反相時鐘信號。作為一個示例，將電壓V2提供給佈線514。作為一個示例，將信號SEL1和SEL2分別輸入到佈線515_1和515_2。例如，將電壓V1提供給佈線516。例如，將信號GSP輸入到佈線517。信號GSP對應於信號SP，並且可用作啟動信號或者垂直同步信號。作為一個示例，將信號GRE輸入到佈線518。信號GRE對應於信號RE，並且可用作重定信號。注意，這個實施例並不局限於此，而是可將各種其他信號、電壓或電流輸入到這些佈線。
佈線511_1至511_N可用作信號線、閘極信號線或掃描線。佈線512和513可用作信號線或時鐘信號線。佈線514可用作電源線。佈線515_1和515_2可用作信號線。佈線516可用作電源線或地線。佈線517可用作信號線。佈線518可用作信號線。注意，這個實施例並不局限於此，這些佈線而是可用作各種其他佈線。
注意，信號、電壓等從電路520輸入到佈線512、佈線513、佈線514、佈線515_1、佈線515_2、佈線516、佈線517和佈線518。電路520具有藉由向移位暫存器提供信號、電壓等等來控制移位暫存器的功能，並且可用作控制電路、控制器等。
作為一個示例，電路520包括電路521和電路522。電路521具有產生例如正電源電壓、負電源電壓、接地電壓或參考電壓等電源電壓的功能，並且可用作電源電路或調 節器。電路522具有產生例如時鐘信號、反相時鐘信號、啟動信號、重定信號和/或視頻信號等各種信號的功能，並且可用作時序發生器。注意，這個實施例並不局限於此，而是除了電路521和522之外，電路520還可包括各種電路或元件。例如，電路520可包括振盪器、位準移位電路、反相器電路、緩衝器電路、DA轉換電路、AD轉換電路、運算放大器、移位暫存器、檢索表、線圈、電晶體、電容器、電阻器和/或分壓器。
接下來，參照圖27的時序圖來描述圖26中的移位暫存器的操作。圖27是示出移位暫存器的操作的時序圖的示例。圖27示出信號GSP、GRE、GCK1、GCK2、SEL1、SEL2、GOUT_1、GOUT_i-1、GOUT_i、GOUT_i+1和GOUT_N的示例。注意，省略與實施例1至3中的半導體裝置的任一個相同的操作的描述。
描述第k(k為自然數)幀中的正反器501_i的操作。首先，信號GOUT_i-1設置在H位準。相應地，正反器501_i開始周期A1的操作，並且信號GOUT_i設置在L位準。此後，將信號GCK1和信號GCK2反相。相應地，正反器501_i開始周期B1的操作，並且信號GOUT_i設置在H位準。將信號GOUT_i作為重定信號輸入到正反器501_i-1並且作為啟動信號輸入到正反器501_i+1。因此，正反器501_i-1開始周期C1的操作，並且正反器501_i+1開始周期A1的操作。此後，再次將信號GCK1和信號GCK2反相。然後，正反器501_i+1開始周期B1的操作，並且信號 GOUT_i+1設置在H位準。將信號GOUT_i+1作為重定信號輸入到正反器501_i。因此，正反器501_i開始周期C1的操作，並且信號GOUT_i設置在L位準。此後，每當將信號GCK1和信號GCK2反相時，正反器501_i均重復進行周期D1的操作和周期E1的操作，直到信號GOUT_i-1被再次設置在H位準。
描述第(k+1)幀中的正反器501_i的操作。首先，信號GOUT_i-1進入H位準。相應地，正反器501_i開始周期A2的操作，並且信號GOUT_i進入L位準。此後，使信號GCK1和信號GCK2反相。相應地，正反器501_i開始周期B2的操作，並且信號GOUT_i進入H位準。將信號GOUT_i作為重定信號輸入到正反器501_i-1並且作為啟動信號輸入到正反器501_i+1。因此，正反器501_i-1開始周期C2的操作，並且正反器501_i+1開始周期A2的操作。此後，再次將信號GCK1和信號GCK2反相。然後，正反器501_i+1開始周期B1的操作，並且信號GOUT_i+1進入H位準。將信號GOUT_i+1作為重定信號輸入到正反器501_i。因此，正反器501_i開始周期C2的操作，並且信號GOUT_i進入L位準。此後，每當將信號GCK1和信號GCK2反相時，正反器501_i均重復進行周期D2的操作和周期E2的操作，直到信號GOUT_i-1再次進入H位準。
在正反器501_1中，代替前一級的正反器的輸出信號，信號GSP藉由佈線517從電路520輸入。相應地，當信號GSP設置在H位準時，正反器501_1開始周期A1或A2 的操作。
在正反器501_N中，代替下一級的正反器的輸出信號，信號GRE藉由佈線518從電路520輸入。相應地，當信號GRE設置在H位準時，正反器501_N開始周期C1或C2的操作。
這樣，藉由使用實施例1至3中的半導體裝置的任一個，這個實施例中的移位暫存器可獲得與該半導體裝置相似的優點。
注意，信號GCK1與信號GCK2之間的關係可以是不平衡的。例如，如圖28A的時序圖所示，信號GCK1和GCK2處於H位準的周期可比這些信號處於L位準的周期要短。相應地，甚至當發生信號GOUT_1至GOUT_N的延遲、失真等時，可防止這些信號同時設置在H位準的周期。因此，當這個實施例中的移位暫存器用於顯示裝置時，可防止一次選擇多個行。注意，這個實施例並不局限於此，而是有可能使信號GCK1和/或信號GCK2處於H位準的周期比信號GCK1和/或信號GCK2處於L位準的周期要長。
注意，可將多相時鐘信號輸入到移位暫存器。例如，如圖28B的時序圖所示，可使用M相時鐘信號(M為3或更大的自然數)。在那種情況下，對於信號GOUT_1至GOUT_N，在給定級該信號設置為H位準的周期可與在前一級和後一級該信號設置為H位準的周期重疊。相應地，當這個實施例用於顯示裝置時，同時可選擇多個行。因此 ，送往另一行中的像素的視頻信號可用作預充電電壓。
注意，在圖28B中，優選的是M8。更優選的是，M6。進一步優選的是，M4。這是因為，當移位暫存器用於顯示裝置的掃描線驅動器電路時，如果M過大，則將多種視頻信號寫入一像素。其原因還在於，由於將錯誤的視頻信號輸入到像素的周期變得更長，所以顯示品質有時降級。
注意，如圖28B中那樣，多相時鐘信號可用於圖28A的時序圖中。
注意，佈線518和另一個佈線(例如佈線512、佈線513、佈線515_1、佈線515_2、佈線516或佈線517)可以一起成為一個佈線，使得可消除佈線518。在那種情況下，在正反器501_N中，優選的是，佈線116可連接到佈線512、佈線513、佈線515_1、佈線515_2、佈線516或佈線517。備選地，藉由採用另一種結構，可消除佈線518。在那種情況下，在正反器501_N中，可消除電晶體303_1、電晶體303_2和電晶體304。
注意，如圖29所示，有可能得到多個輸出信號。作為圖29的一個示例，圖10E中的半導體裝置用於正反器501_1至501_N的每個。此外，在正反器501_i(i是2至N中的任一個)中，佈線111、佈線112、佈線113、佈線114、佈線115_1、佈線115_2、佈線116和佈線117分別連接到佈線511_i、佈線512、佈線514、佈線518_i-1、佈線515_1、佈線515_2、佈線511_i+1和佈線516。相應地， 甚至當例如像素或閘極信號線等負載連接到佈線511_1至511_N時，也不會使用於驅動下一級的正反器的轉移信號失真或延遲。因此，可降低延遲對移位暫存器的不利影響。注意，這個實施例並不局限於此，佈線114而是可連接到佈線511_i-1。備選地，佈線116可連接到佈線517_i+1。
(實施例5)
在這個實施例中，描述顯示裝置的一個示例。
首先參照圖30A來描述液晶顯示裝置的系統方塊的一個示例。液晶顯示裝置包括電路5361、電路5362、電路5363_1、電路5363_2、包含像素的像素部分5364、電路5365和照明裝置5366。從電路5362延伸的多個佈線5371以及從電路5363_1和電路5363_2延伸的多個佈線5372設置在像素部分5364中。另外，包括例如液晶元件等顯示元件的像素5367以矩陣形式設置在其中多個佈線5371和多個佈線5372彼此相交的相應區域。
電路5361具有回應視頻信號5360而向電路5362、電路5363_1、電路5363_2和電路5365提供信號、電壓、電流等的功能，並且可用作控制器、控制電路、時序發生器、電源電路、調節器等等。在這個實施例中，例如，電路5361向電路5362提供信號線驅動器電路啟動信號(SSP)、信號線驅動器電路時鐘信號(SCK)、反相信號線驅動器電路時鐘信號(SCKB)、視頻信號資料(DATA)或鎖存信號(LAT) 。備選地，例如，電路5361向電路5363_1和電路5363_2提供掃描線驅動器電路啟動信號(GSP)、掃描線驅動器電路時鐘信號(GCK)或者反相掃描線驅動器電路時鐘信號(GCKB)。備選地，電路5361向電路5365提供背光控制信號(BLC)。注意，這個實施例並不局限於這個示例。電路5361可向電路5362、電路5363_1、電路5363_2和電路5365提供各種信號、電壓、電流等等。
電路5362具有回應從電路5361所提供的信號(例如SSP、SCK、SCKB、DATA或LAT)而向多個佈線5371輸出視頻信號的功能，並且可用作信號線驅動器電路。電路5363_1和電路5363_2各具有回應從電路5361所提供的信號(例如GSP、GCK或GCKB)而向多個佈線5372輸出掃描信號的功能，並且可用作掃描線驅動器電路。電路5365具有藉由回應從電路5361所提供的信號(BLC)而控制提供給照明裝置5366的電力的量、向照明裝置5366提供電力的時間等等來控制照明裝置5366的亮度(或平均亮度)的功能，並且可用作電源電路。
注意，在將視頻信號輸入到多個佈線5371的情況下，多個佈線5371可用作信號線、視頻信號線、源極信號線等等。在將掃描信號輸入到多個佈線5372的情況下，多個佈線5372可用作信號線、掃描線、閘極信號線等等。注意，這個實施例的一個示例並不局限於這個示例。
注意，在同一個信號從電路5361輸入到電路5363_1和電路5363_2的情況下，在許多情況下，從電路5363_1 輸出到多個佈線5372的掃描信號以及從電路5363_2輸出到多個佈線5372的掃描信號具有近似相同的時序。因此，可減小藉由驅動該電路5363_1和電路5363_2所引起的負載。相應地，可使顯示裝置更大。備選地，顯示裝置可具有更高的清晰度。備選地，由於可減小電路5363_1和電路5363_2中包含的電晶體的通道寬度，所以可獲得具有更窄幀的顯示裝置。注意，這個實施例並不局限於這個示例。電路5361可向電路5363_1和電路5363_2提供不同的信號。
注意，可消除電路5363_1和電路5363_2其中之一。
注意，例如電容器線、電源線或掃描線等的佈線可額外設置在像素部分5364中。然後，電路5361可向這種佈線輸出信號、電壓等等。備選地，可額外提供與電路5363_1和電路5363_2相似的電路。額外提供的電路可向額外提供的佈線輸出例如掃描信號等信號。
注意，像素5367可包括作為顯示元件的例如EL元件等發光元件。在這種情況下，如圖30B所示，由於顯示元件可發光，所以可消除電路5365和照明裝置5366。另外，為了向顯示元件提供電力，可用作電源線的多個佈線5373可設置在像素部分5364中。電路5361可向佈線5373提供電源電壓(又稱作電壓ANO)。佈線5373可按照彩色元件分開地連接到像素或者連接到所有像素。
注意，圖30B示出其中電路5361向電路5363_1和電路5363_2提供不同信號的示例。電路5361向電路5363_1 提供例如掃描線驅動器電路啟動信號(GSP1)、掃描線驅動器電路時鐘信號(GCK1)或者反相掃描線驅動器電路時鐘信號(GCKB1)等信號。另外，電路5361向電路5363_2提供例如掃描線驅動器電路啟動信號(GSP2)、掃描線驅動器電路時鐘信號(GCK2)或者反相掃描線驅動器電路時鐘信號(GCKB2)等信號。在這種情況下，電路5363_1可以僅掃描多個佈線5372的奇數行中的佈線，而電路5363_2可以僅掃描多個佈線5372的偶數行中的佈線。因此，電路5363_1和電路5363_2的驅動頻率可降低，使得功耗可降低。備選地，可使其中可佈置一級的正反器的面積更大。因此，顯示裝置可具有更高的清晰度。備選地，可使顯示裝置更大。注意，這個實施例並不局限於這個示例。如圖30A中那樣，電路5361可向電路5363_1和電路5363_2提供同一個信號。
注意，如圖30B中那樣，在圖30A中，電路5361可向電路5363_1和電路5363_2提供不同的信號。
至此，描述了顯示裝置的系統框的示例。
接下來參照圖31A至圖31E來描述顯示裝置的結構的示例。
在圖31A中，具有向像素部分5364輸出信號的功能的電路(例如電路5362、電路5363_1和電路5363_2)在與像素部分5364相同的基板5380之上形成。另外，電路5361在與像素部分5364不同的基板之上形成。這樣，由於外部元件的數量減少，所以可實現成本的降低。備選地，由於 輸入到基板5380的信號或電壓的數量減少，所以基板5380與外部元件之間的連接數量可減少。因此，可實現可靠性的提高或者產率的增加。
注意，在其中電路在與像素部分5364不同的基板之上形成的情況下，基板可藉由TAB(帶式自動接合)安裝到FPC(撓性印刷電路)上。備選地，基板可藉由COG(玻璃上晶片)安裝到與像素部分5364相同的基板5380上。
注意，在其中電路在與像素部分5364不同的基板之上形成的情況下，使用單晶半導體所形成的電晶體可在基板上形成。因此，在基板之上形成的電路的驅動頻率從大範圍來設置。例如，藉由增加驅動頻率，為像素部分5364所提供的像素的數量可增加(即，解析度可提高)。藉由降低驅動電壓，功耗可降低。另外，由於在基板之上形成的電路的驅動電壓可以很高，所以具有高驅動電壓的顯示元件可用作顯示元件。此外，在基板之上形成的電路中，輸出信號的變化可減小。
注意，在許多情況下，信號、電壓、電流等藉由輸入端子5381從外部電路輸入。
在圖31B中，電路5363_1和電路5363_2在與像素部分5364相同的基板5380之上形成，因為電路5363_1和電路5363_2的每個的驅動頻率在許多情況下低於電路5361或電路5362的驅動頻率，並且在與像素部分中所形成的電晶體相同的步驟中形成的電晶體可用於電路5363_1和電路5363_2。另外，電路5361和電路5362在與像素部分5364 不同的基板之上形成。這樣，由於在基板5380之上形成的電路可使用具有低遷移率的電晶體來形成，所以非晶半導體、微晶半導體、有機半導體、氧化物半導體等等可用於電晶體的半導體層。相應地，可實現顯示裝置的大小的增加、步驟數量的減少、成本的降低、產率的提高等等。
注意，如圖31C所示，電路5362的一部分(電路5362a)可在與像素部分5364相同的基板5380之上形成，而電路5362的另一部分(電路5362b)可在與像素部分5364不同的基板之上形成。在許多情況下，電路5362a包括可使用具有低遷移率的電晶體來形成的電路(例如移位暫存器、選擇器或開關)。另外，在許多情況下，電路5362b包括優選地使用具有高遷移率和極少特性變化的電晶體來形成的電路(例如移位暫存器、鎖存電路、緩衝器電路、DA轉換器電路或者AD轉換器電路)。這樣，如圖31B中那樣，例如，非晶半導體、微晶半導體、有機半導體、氧化物半導體等等可用於電晶體的半導體層。此外，可實現外部元件的減少。
在圖31D中，具有向像素部分5364輸出信號的功能的電路(例如電路5362、電路5363_1和電路5363_2)以及具有控制這些電路的功能的電路(例如電路5361)在與像素部分5364不同的基板之上形成。這樣，由於像素部分及其週邊電路可在不同基板之上形成，所以可實現產率的提高。
注意，如31D中那樣，在圖31A至圖31C中，電路5363_1和電路5363_2可在與像素部分5364不同的基板之 上形成。
在圖31E中，電路5361的一部分(電路5361a)可在與像素部分5364相同的基板5380之上形成，而電路5361的另一部分(電路5361b)在與像素部分5364不同的基板之上形成。在許多情況下，電路5361a包括可使用具有低遷移率的電晶體來形成的電路(例如開關、選擇器或位準移位器)。另外，在許多情況下，電路5361b包括優選地使用具有高遷移率和極小變化的電晶體來形成的電路(例如移位暫存器、時序發生器、振盪器、調節器或者類比緩衝器)。
注意，還在圖31A至圖31D中，電路5361a可在與像素部分5364相同的基板之上形成，而電路5361b可在與像素部分5364不同的基板之上形成。
在這裏，作為電路5363_1和電路5363_2的每個，可使用實施例1至4中的半導體裝置或移位暫存器。在那種情況下，由於電路5363_1、電路5363_2和像素部分在一個基板之上形成，因此，在該基板之上形成的所有電晶體可以是n通道電晶體，或者在該基板之上形成的所有電晶體可以是p通道電晶體。相應地，可實現步驟數量的減少、產率的提高、可靠性的提高或者成本的降低。具體來說，如果所有電晶體都是n通道電晶體，則非晶半導體、微晶半導體、有機半導體、氧化物半導體等等可用於電晶體的半導體層。相應地，可實現顯示裝置的大小的增加、成本的降低、產率的提高等等。
備選地，在實施例1至4的半導體裝置或移位暫存器 中，電晶體的通道寬度可減小。相應地，佈局面積可減小，使得幀可減小。備選地，由於佈局面積可減小，所以解析度可增加。
備選地，在實施例1至4的半導體裝置或移位暫存器中，寄生電容可減小。因此功耗可降低。備選地，外部電路的電流容量可減小。備選地，可減小外部電路的大小或者包括外部電路的顯示裝置的大小。
注意，在許多情況下，在其中非單晶半導體、微晶半導體、有機半導體、氧化物半導體等等用作半導體層的電晶體中，引起例如臨界值電壓的增加或者遷移率的減小等特性的降級。但是，由於可抑制實施例1至4的半導體裝置或移位暫存器中的電晶體特性的降級，所以可使顯示裝置的使用壽命更長。
注意，作為電路5362的一部分，可使用實施例1至4中的半導體裝置或移位暫存器。例如，電路5362a可包括實施例1至4中的半導體裝置或移位暫存器。
(實施例6)
在這個實施例中，將描述信號線驅動器電路的一個示例。注意，信號線驅動器電路可稱作半導體裝置或信號生成電路。
參照圖32A來描述信號線驅動器電路的一個示例。信號線驅動器電路包括電路602_1至602_N(N為自然數)的多個電路、電路600和電路601。電路602_1至602_N各包 括電晶體603_1至603_k(k為2或更大的自然數)的多個電晶體。電晶體603_1至603_k是n通道電晶體。但是，這個實施例並不局限於此。例如，電晶體603_1和603_k可以是p通道電晶體或CMOS開關。
將藉由使用電路602_1作為示例來描述信號線驅動器電路的連接關係。電晶體603_1至603_k的第一端子連接到佈線605_1。電晶體603_1至603_k的第二端子分別連接到佈線S1至Sk。電晶體603_1至603_k的閘極分別連接到佈線604_1至604_k。例如，電晶體603_1的第一端子連接到佈線605_1，電晶體603_1的第二端子連接到佈線S1，並且電晶體603_1的閘極連接到佈線604_1。
電路600具有藉由佈線604_1至604_k向電路602_1至602_N提供信號的功能，並且可用作移位暫存器、解碼器等等。該信號往往是數位信號，並且可用作選擇信號。此外，佈線604_1至604_k可用作信號線。
電路601具有向電路602_1至602_N輸出信號的功能，並且可用作視頻信號生成電路等等。例如，電路601藉由佈線605_1向電路602_1提供信號。同時，電路601藉由佈線605_2向電路602_2提供信號。該信號往往是類比信號，並且可用作視頻信號。此外，佈線605_1至605_N可用作信號線。
電路602_1至602_N各具有選擇向其輸出來自電路601的輸出信號的佈線的功能，並且可用作選擇器電路。例如，電路602_1具有選擇佈線S1至Sk其中之一以便向佈 線605_1輸出從電路601所輸出的信號的功能。
電晶體603_1至603_k各具有按照來自電路600的輸出信號來控制佈線605_1和佈線S1至Sk的電連續性的狀態的功能，並且用作開關。
接下來，參照圖32B的時序圖來描述圖32A中的信號線驅動器電路的操作。圖32B示出輸入到佈線604_1的信號614_1、輸入到佈線604_2的信號614_2、輸入到佈線604_k的信號614_k、輸入到佈線605_1的信號615_1以及輸入到佈線605_2的信號615_2的示例。
注意，信號線驅動器電路的一個操作周期對應於顯示裝置中的一個閘極選擇周期。一個閘極選擇周期是其中選擇屬於一行的像素並且可將視頻信號寫入該像素的周期。
注意，一個閘極選擇周期分為周期T0和周期T1至周期Tk。周期T0是用於同時將預充電的電壓施加到屬於所選行的像素的周期，並且可用作預充電周期。周期T1至Tk的每個是用於將視頻信號寫入屬於所選行的像素的周期，並且可用作寫入周期。
為了簡潔起見，藉由使用電路602_1的操作作為示例來描述信號線驅動器電路的操作。
首先，在周期T0，電路600向佈線604_1至604_k輸出H位準的信號。相應地，電晶體603_1至603_k導通，由此使佈線605_1和佈線S1至Sk進入電連續性。此時，電路601向佈線605_1施加預充電電壓Vp，使得預充電電壓Vp分別藉由電晶體603_1至603_k輸出到佈線S1至Sk 。然後，將預充電電壓Vp寫入屬於所選行的像素，使得對屬於所選行的像素預充電。
隨後，在周期T1，電路600向佈線604_1輸出H位準的信號。相應地，電晶體603_1導通，由此使佈線605_1和佈線S1進入電連續性。此外，使佈線605_1和佈線S2至Sk沒有電連續性。此時，如果電路601向佈線605_1輸出信號Data(S1)，則信號Data(S1)藉由電晶體603_1輸出到佈線S1。這樣，將信號Data(S1)寫入連接到佈線S1的像素中屬於所選行的像素。
隨後，在周期T2，電路600向佈線604_2輸出H位準的信號。相應地，電晶體603_2導通，由此使佈線605_2和佈線S2進入電連續性。此外，使佈線605_1和佈線S1沒有電連續性，並且佈線605_1和佈線S3至Sk保持為沒有電連續性。此時，如果電路601向佈線605_1輸出信號Data(S2)，則信號Data(S2)藉由電晶體603_2輸出到佈線S2。這樣，將信號Data(S2)寫入連接到佈線S2的像素中屬於所選行的像素。
此後，電路600依次向佈線604_1至604_k輸出H位準的信號，直到周期Tk結束，使得電路600從周期T3至周期Tk依次向佈線604_3至604_k輸出H位準的信號，如同周期T1和周期T2中那樣。因此，由於電晶體603_3至603_k依次導通，所以電晶體603_1至603_k依次導通。相應地，把從電路601輸出的信號依次輸出到佈線S1至Sk。這樣，信號可依次寫入屬於所選行的像素。
以上是對信號線驅動器電路的示例的描述。由於這個實施例中的信號線驅動器電路包括用作選擇器的電路，所以信號的數量或者佈線的數量可減少。備選地，由於預充電的電壓在將視頻信號寫入像素(在周期T0期間)之前寫入像素，所以視頻信號的寫入時間可縮短。相應地，可實現顯示裝置的大小的增加和顯示裝置的更高解析度。但是，這個實施例並不局限於此，而是可消除周期T0，使得沒有對像素預充電。
注意，如果k是過大的數目，則對像素的寫入時間縮短，由此在一些情況下，將視頻信號寫入像素的操作在寫入時間中沒有完成。相應地，優選的是，k6。更優選的是，k3。進一步優選的是，k=2。
具體來說，在像素的彩色元件分為n的情況下，有可能設置k=n。例如，在像素的彩色元件分為紅色(R)、綠色(G)和藍色(B)的情況下，有可能設置k=3。在那種情況下，一個閘極選擇周期分為周期T0、周期T1、周期T2和周期T3。在周期T1、周期T2和周期T3，可將視頻信號分別寫入紅色(R)像素、綠色(G)像素和藍色(B)像素。但是，這個實施例並不局限於此，而是可適當地設置周期T1、周期T2和周期T3的順序。
具體來說，在像素分為n個子像素(n為自然數)的情況下，有可能設置k=n。例如，在像素分為2個子像素的情況下，有可能設置k=2。在那種情況下，一個閘極選擇周期分為周期T0、周期T1和周期T2。視頻信號可在周期T1 寫入兩個子像素其中之一，並且視頻信號可在周期T2寫入兩個子像素的另一個。
注意，由於與電路601相比，在許多情況下，電路600和電路602_1至602_N的驅動頻率很低，所以電路600和電路602_1至602_N可在與像素部分相同的基板之上形成。相應地，在其上形成像素部分的基板與外部電路之間的連接數量可減少；因此可實現產率的提高、可靠性的提高等等。此外，如圖31A至31E所示，藉由還在與像素部分相同的基板之上形成掃描線驅動器電路，在其上形成像素部分的基板與外部電路之間的連接數量可進一步減少。
注意，實施例1至4中所述的半導體裝置或移位暫存器的任一個可用作電路600。在那種情況下，電路600中的所有電晶體均可以是n通道電晶體，或者電路600中的所有電晶體均可以是p通道電晶體。相應地，可實現步驟數量的減少、產率的提高或者成本的降低。
注意，不僅電路600中包含的電晶體、而且電路602_1至602_N中的所有電晶體均可以是n通道電晶體。備選地，不僅電路600中包含的電晶體、而且電路602_1至602_N中的所有電晶體均可以是p通道電晶體。相應地，當電路600和電路602_1至602_N在與像素部分相同的基板之上形成時，可實現步驟數量的減少、產率的提高或者成本的降低。具體來說，藉由僅使用n通道電晶體作為電路600和602_1至602_N中的電晶體，例如非晶半導體、微晶半導體、有機半導體、氧化物半導體等等可用於電晶 體的半導體層。
(實施例7)
在這個實施例中，將描述可應用於液晶顯示裝置的像素的結構和操作。
圖33A示出像素的一個示例。像素3020包括電晶體3021、液晶元件3022和電容器3023。電晶體3021的第一端子連接到佈線3031。電晶體3021的第二端子連接到液晶元件3022的一個電極以及電容器3023的一個電極。電晶體3021的閘極連接到佈線3032。液晶元件3022的另一個電極連接到電極3034。電容器3023的另一個電極連接到佈線3033。
例如，可將視頻信號輸入到佈線3031。例如，可將掃描信號、選擇信號或閘極信號輸入到佈線3032。例如，可將恒定電壓施加到佈線3033。例如，可將恒定電壓施加到佈線3034。注意，這個實施例並不局限於這個示例。可藉由向佈線3031提供預充電電壓來縮短視頻信號的寫入時間。備選地，施加到液晶元件3022的電壓可藉由向佈線3033輸入信號來控制。備選地，幀反相驅動可藉由向電極3034輸入信號來實現。
注意，佈線3031可用作信號線、視頻信號線或者源極信號線。佈線3032可用作信號線、掃描線或閘極信號線。佈線3033可用作電源線或電容器線。電極3034可用作公共電極或者相對電極。但是，這個實施例並不局限於這個 示例。在向佈線3031和佈線3032提供電壓的情況下，這些佈線可用作電源線。備選地，在向佈線3033輸入信號的情況下，佈線3033可用作信號線。
電晶體3021具有藉由控制佈線3031和液晶元件3022的一個電極的電連續性的狀態來控制向像素寫入視頻信號的時序的功能，並且可用作開關。電容器3023具有藉由儲存液晶元件3022的一個電極與佈線3033之間的電位差來使施加到液晶元件3022的電壓保持穩定值的功能，並且用作儲存電容器。注意，這個實施例並不局限於這個示例。
圖33B示出用於說明圖33A中的像素的操作的時序圖的示例。圖33B示出信號3042_j(j為自然數)、信號3042_j+1、信號3041_i、信號3041_i+1和電壓3043。另外，圖33B示出第k(k為自然數)幀和第(k+1)幀。注意，信號3042_j、信號3042_j+1、信號3041_i、信號3041_i+1和電壓3043分別是輸入到第j行的佈線3032的信號、輸入到第(j+1)行的佈線3032的信號、輸入到第i列的佈線3031的信號、輸入到第(i+1)列的佈線3031的信號和提供給佈線3033的電壓的示例。
描述第j行和第i列的像素3020的操作。當信號3042_j設置在H位準時，電晶體3021導通。相應地，由於使第i列的佈線3031和液晶元件3022的一個電極進入電連續性，所以信號3041_j藉由電晶體3021輸入到液晶元件3022的一個電極。然後，電容器3023保持液晶元件3022的一個電極與佈線3033之間的電位差。因此，此後， 施加到顯示元件3022的電壓是恒定的，直到信號3042_j再次設置在H位準。然後，液晶元件3022顯示與所施加電壓對應的灰度級。
注意，圖33B示出其中正信號和負信號在每一個選擇周期交替輸入到佈線3031的情況的示例。正信號是電位高於參考值(例如電極3034的電位)的信號。負信號是電位低於參考值(例如電極3034的電位)的信號。但是，這個實施例並不局限於這個示例，而是可在一個幀周期將具有相同極性的信號輸入到佈線3031。
注意，圖33B示出其中信號3041_i的極性和信號3041_i+1的極性相互不同的情況的示例。但是，這個實施例並不局限於這個示例。信號3041_i的極性和信號3041_i+1的極性可以相同。
注意，圖33B示出信號3042_j處於H位準的周期以及信號3042_j+1處於H位準的周期沒有相互重疊的情況的示例。但是，這個實施例並不局限於這個示例。如圖33C所示，信號3042_j處於H位準的周期以及信號3042_j+1處於H位準的周期可相互重疊。在那種情況下，相同極性的信號優選地在一個幀周期提供給佈線3031。這樣，可藉由使用寫入第j行的像素的信號3041_j，對第(j+1)行中的像素預充電。相應地，視頻信號對像素的寫入時間可縮短。因此，可獲得高清晰度顯示裝置。備選地，可使顯示裝置的顯示部分很大。備選地，由於相同極性的信號在一個幀周期輸入到佈線3031，所以功耗可降低。
注意，藉由組合圖34A的像素結構和圖33C的時序圖，可實現點反轉驅動。在圖34A的像素結構中，像素3020(i,j)連接到佈線3031_i。另一方面，像素3020(i,j+1)連接到佈線3031_i+1。換言之，第i列中的像素備選地逐行連接到佈線3031_i和佈線3031_i+1。這樣，由於正信號和負信號交替地逐行寫入第i列的像素，所以可實現點反轉驅動。但是，這個實施例並不局限於這個示例。第i列中的每多行(例如兩行或三行)的像素可交替連接到佈線3031_i和佈線3031_i+1。
注意，子像素結構可用作像素結構。圖34B和圖34C各示出其中像素分為兩個子像素的情況的結構。圖34B示出稱作1S+2G的子像素結構(例如其中一個信號線和兩個掃描線用於一個子像素的結構)，而圖34C示出稱作2S+1G的子像素結構(例如其中兩個信號線和一個掃描線用於一個子像素的結構)。子像素3020A和子像素3020B對應於像素3020。電晶體3021A和電晶體3021B對應於電晶體3021。液晶元件3022A和液晶元件3022B對應於液晶元件3022。電容器3023A和電容器3023B對應於電容器3023。佈線3031A和佈線3031B對應於佈線3031。佈線3032A和佈線3032B對應於佈線3032。
在這裏，藉由組合這個實施例中的像素以及實施例1至6中所述的半導體裝置、移位暫存器、顯示裝置和信號線驅動器電路的任一個，可獲得各種優點。例如，在子像素結構用於像素的情況下，驅動顯示裝置所需的信號的數 量增加。因此，閘極信號線或源極信號線的數量增加。因此，在一些情況下，其上形成像素部分的基板與外部電路之間的連接數量極大地增加。但是，即使閘極信號線的數量增加，掃描線驅動器電路也可在其上形成像素部分的基板之上形成，如實施例7中所述。相應地，可使用具有子像素結構的像素，而無需極大地增加其上形成像素部分的基板與外部電路之間的連接數量。備選地，即使源極信號線的數量增加，實施例6中的信號線驅動器電路的使用也可減少源極信號線的數量。相應地，可使用具有子像素結構的像素，而無需極大地增加其上形成像素部分的基板與外部電路之間的連接數量。
備選地，在其中將信號輸入到電容器線的情況下，在一些情況下，其上形成像素部分的基板與外部電路之間的連接數量極大地增加。對於那種情況，可藉由使用實施例1至5中的半導體裝置和移位暫存器的任一個將信號提供給電容器線。另外，實施例1至5中的半導體裝置或移位暫存器可在其上形成像素部分的基板之上形成。相應地，可將信號輸入到電容器線，而無需極大地增加其上形成像素部分的基板與外部電路之間的連接數量。
備選地，在採用交流電驅動的情況下，用於將視頻信號寫入像素的時間很短。因此，在一些情況下引起用於將視頻信號寫入像素的時間變短。類似地，在使用具有子像素結構的像素的情況下，用於將視頻信號寫入像素的時間很短。因此，在一些情況下引起用於將視頻信號寫入像素 的時間變短。對於那種情況，可藉由使用實施例6中的信號線驅動器電路，將視頻信號寫入像素。在那種情況下，由於預充電的電壓在將視頻信號寫入像素之前被寫入像素，所以視頻信號可在短時間內寫入像素。備選地，當如圖28B所示選擇一行的周期與選擇不同行的周期重疊時，該不同行的視頻信號可用作預充電的電壓。
(實施例8)
在這個實施例中，參照圖35A至圖35C來描述顯示裝置的示例。注意，在這裏，作為一個示例描述液晶顯示裝置。
圖35A示出顯示裝置的頂視圖的一個示例。驅動器電路5392和像素部分5393在基板5391之上形成。驅動器電路5392的一個示例是掃描線驅動器電路、信號線驅動器電路等等。例如，在液晶顯示裝置的情況下，像素部分5393包括像素，並且按照來自驅動器電路5392的輸出信號而施加到液晶元件的電壓被設置到像素。
圖35B示出沿圖35A的線條A-B截取的截面的示例。圖35B示出基板5400、在基板5400之上形成的導電層5401、為了覆蓋導電層5401所形成的絕緣層5402、在導電層5401和絕緣層5402之上形成的半導體層5403a、在半導體層5403a之上形成的半導體層5403b、在半導體層5403b和絕緣層5402之上形成的導電層5404、在絕緣層5402和導電層5404之上形成並且提供有開口部分的絕緣層5405、 在絕緣層5405之上並且在絕緣層5405的開口部分中所形成的導電層5406、設置在絕緣層5405和導電層5406之上的絕緣層5408、在絕緣層5405之上形成的液晶層5407、在液晶層5407和絕緣層5408之上形成的導電層5409以及設置在導電層5409之上的基板5410。
導電層5401可用作閘極電極。絕緣層5402可用作柵絕緣膜。導電層5404可用作佈線、電晶體的電極、電容器的電極等等。絕緣層5405可用層間膜或平坦化膜。導電層5406可用作佈線、像素電極或反射電極。絕緣層5408可用作密封層。導電層5409可用作相對電極或公共電極。
在這裏，在一些情況下，寄生電容在驅動器電路5392與導電層5409之間生成。相應地，使來自驅動器電路5392的輸出信號或者各節點的電位失真或延遲，或者增加功耗。但是，當如圖24B所示可用作密封層的絕緣層5408在驅動器電路5392之上形成時，驅動器電路5392與導電層5409之間所生成的寄生電容可減小。這是因為密封層的介電常數往往低於液晶層的介電常數。因此，來自驅動器電路5392的輸出信號或者各節點的電位的失真或延遲可減小。備選地，驅動器電路5392的功耗可降低。
注意，如圖35C所示，可用作密封層的絕緣層5408可在驅動器電路5392的一部分之上形成。還在這種情況下，驅動器電路5392與導電層5409之間所生成寄生電容可減小。因此，來自驅動器電路5392的輸出信號或者各節點的電位的失真或延遲可減小。注意，這個實施例並不局限於 此。有可能不在驅動器電路5392之上形成可用作密封層的絕緣層5408。
注意，顯示元件並不局限於液晶元件，而是可使用例如EL元件或電泳元件等各種顯示元件。
如上所述，這個實施例描述顯示裝置的截面結構的一個示例。這種結構可與實施例1至4中的半導體裝置或移位暫存器進行組合。例如，在非晶半導體、微晶半導體、有機半導體、氧化物半導體等用於電晶體的半導體層的情況下，在許多情況下，電晶體的通道寬度增加。但是，藉由如這個實施例中那樣減小驅動器電路的寄生電容，電晶體的通道寬度可減小。因此，佈局面積可減小，使得顯示裝置的幀可減小。備選地，顯示裝置可具有更高的清晰度。
(實施例9)
在這個實施例中，參照圖36A至圖36C來描述電晶體的結構的示例。
圖36A示出顯示裝置的結構的示例或者頂閘極電晶體的結構的示例。圖36B示出顯示裝置的結構的示例或者底閘極電晶體的結構的示例。圖36C示出使用半導體基板所形成的電晶體的結構的示例。
圖36A的電晶體包括：半導體層5262，它隔著絕緣層5261在基板5260之上形成，並且提供有區域5262a、區域5262b、區域5262c、區域5262d和區域5262e；為了覆蓋 半導體層5262而形成的絕緣層5263；導電層5264，在半導體層5262和絕緣層5263之上形成；絕緣層5265，它在絕緣層5263和導電層5264之上形成，並且提供有開口；以及導電層5266，它在絕緣層5265之上並且在絕緣層5265中所形成的開口中形成。
圖36B中的電晶體的一個示例包括：導電層5301，在基板5300之上形成；為了覆蓋導電層5301而形成的絕緣層5302；半導體層5303a，在導電層5301和絕緣層5302之上形成；半導體層5303b，在半導體層5303a之上形成；導電層5304，在半導體層5305b和絕緣層5302之上形成；絕緣層5305，它在絕緣層5302和導電層5304之上形成並且提供有開口；以及導電層5306，它在絕緣層5305之上並且在絕緣層5305中所形成的開口中形成。
圖36C中的電晶體的一個示例包括：半導體基板5352，包括區域5353和區域5355；絕緣層5356，在半導體基板5352之上形成；絕緣層5354，在半導體基板5352之上形成；導電層5357，在絕緣層5356之上形成；絕緣層5358，它在絕緣層5354、絕緣層5356和導電層5357之上形成，並且提供有開口；以及導電層5359，它在絕緣層5358之上並且在絕緣層5358中所形成的開口中形成。因此，電晶體在區域5350和區域5351的每個中形成。
注意，在其中顯示裝置使用這個實施例中所示的電晶體來形成的情況下，如圖36A所示，有可能形成：絕緣層5267，它在導電層5266和絕緣層5265之上形成並且提供 有開口；導電層5268，它在絕緣層5267之上並且在絕緣層5267中所形成的開口中形成；絕緣層5269，它在絕緣層5267和導電層5268之上形成，並且提供有開口；發光層5270，它在絕緣層5269之上並且在絕緣層5269中所形成的開口中形成；以及導電層5271，在絕緣層5269和發光層5270之上形成。
注意，如圖36A所示，有可能形成：液晶層5307，它在絕緣層5305和導電層5306之上形成；以及導電層5308，它在液晶層5307之上形成。
絕緣層5261可用作基底膜。絕緣層5354用作元件隔離層(例如場氧化物膜)。絕緣層5263、絕緣層5302和絕緣層5356的每個可用作柵絕緣膜。導電層5264、導電層5301和導電層5357的每個可用作閘極電極。絕緣層5265、絕緣層5267、絕緣層5305和絕緣層5358的每個可用作層間膜或平坦化膜。導電層5266、導電層5304和導電層5359的每個可用作佈線、電晶體的電極、電容器的電極等等。導電層5268和導電層5306的每個可用作像素電極、反射電極等等。絕緣層5269可用作隔牆。導電層5271和導電層5308的每個可用作相對電極、公共電極等等。
例如，可使用基板5260和基板5300、玻璃基板、石英基板、半導體基板(例如，諸如矽基板等單晶基板)或單晶基板、SOI基板、塑膠基板、金屬基板、不銹鋼基板、包括不銹鋼箔的基板、鎢基板、包括鎢箔的基板、柔性基板等等的每個。作為玻璃基板，例如，可使用鋇硼矽酸鹽玻 璃基板、鋁硼矽酸鹽玻璃基板等等。對於撓性基板，例如，可使用例如由聚對苯二甲酸乙二醇酯(PET)、聚鄰苯二甲酸乙二醇酯(PEN)和聚醚碸(PES)或丙烯酸所代表的塑膠等柔性合成樹脂。備選地，可使用貼合膜(使用聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等等形成)、纖維材料紙、基底材料膜(使用聚酯、聚醯胺、聚醯亞胺、無機氣相沈積膜、紙等形成)等等。
作為半導體基板5352，例如，可使用具有n型或p型導電性的單晶矽基板。例如，區域5353是其中將雜質添加到半導體基板5352的區域，並且用作阱區。例如，在半導體基板5352具有p型導電性的情況下，區域5353具有n型導電性，並且用作n阱。另一方面，在半導體基板5352具有n型導電性的情況下，區域5353具有p型導電性，並且用作p阱。例如，區域5355是其中將雜質添加到半導體基板5352的區域，並且用作源區或汲區。注意，LDD區域可在半導體基板5352中形成。
對於絕緣層5261，例如，可使用包含氧或氮的絕緣膜，例如氧化矽(SiOx)、氮化矽(SiNx)、氧氮化矽(SiOxNy)(x>y>0)或者氮氧化矽(SiNxOy)(x>y>0)或者其分層結構。在絕緣膜5261具有兩層結構的情況的一個示例中，可形成氮化矽膜和氧化矽膜，分別作為第一絕緣層和第二絕緣層。在絕緣層5261具有三層結構的情況的一個示例中，可形成氧化矽膜、氮化矽膜和氧化矽膜，分別作為第一絕緣層、第二絕緣層和第三絕緣層。
對於半導體層5262、半導體層5303a和半導體層5303b的每個，例如，可使用非單晶半導體(例如非晶矽、多晶矽或微晶矽)、單晶半導體、化合物半導體或氧化物半導體(例如ZnO、InGaZnO、SiGe、GaAs、IZO、ITO、SnO、AZTO、有機半導體或碳奈米管)等等。
注意，例如，區域5262a是沒有將雜質添加到半導體基板5262的本徵區，並且用作通道區。但是，可將雜質添加到區域5262a。添加到區域5262a的雜質的濃度優選地低於添加到區域5262b、區域5262c、區域5262d或區域5262e的雜質的濃度。區域5262b和區域5262d的每個是以比區域5262c或區域5262e更低的濃度對其中添加雜質的區域，並且用作LDD區域。注意，可消除區域5262b和區域5262d。區域5262c和區域5262e的每個是以高濃度對其中添加雜質的區域，並且用作源區或汲區。
注意，半導體層5303b是對其中添加作為雜質元素的磷等的半導體層，並且具有n型導電性。
注意，在氧化物半導體或化合物半導體用於半導體層5303a的情況下，可消除半導體層5303b。
對於絕緣層5263、絕緣層5302和絕緣層5356的每個，例如，可使用包含氧或氮的膜，例如氧化矽(SiOx)、氮化矽(SiNx)、氧氮化矽(SiOxNy)(x>y>0)或者氮氧化矽(SiNxOy)(x>y>0)或者其分層結構。
作為導電層5264、導電層5266、導電層5268、導電層5271、導電層5301、導電層5304、導電層5306、導電層 5308、導電層5357和導電層5359的每個，可使用具有單層結構或分層結構的導電膜等等。例如，對於導電膜，可使用包含從下列元素所組成的組中選取的一種元素的單層膜或者包含從該組選取的一種或多種元素的化合物等：鋁(Al)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)、釹(Nd)、鉻(Cr)、鎳(Ni)、鉑(Pt)、金(Au)、銀(Ag)、銅(Cu)、錳(Mn)、鈷(Co)、鈮(Nb)、矽(Si)、鐵(Fe)、鈀(Pd)、碳(C)、鈧(Sc)、鋅(Zn)、鎵(Ga)、銦(In)、錫(Sn)、鋯(Zr)和鈰(Ce)。注意，單膜或化合物可包含磷(P)、硼(B)、砷(As)和/或氧(O)。 例如，該化合物是：包含從上述多種元素所選取的一種或多種元素的合金(例如，合金材料，諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、包含氧化矽的氧化銦錫(ITSO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化鎘錫(CTO)、鋁釹(Al-Nd)、鋁鎢(Al-W)、鋁鋯(Al-Zr)、鋁鈦(Al-Ti)、鋁鈰(Al-Ce)、鎂銀(Mg-Ag)、鉬鈮(Mo-Nb)、鉬鎢(Mo-W)或鉬鉭(Mo-Ta))；包含氮以及從上述多種元素所選取的一種或多種元素的化合物(例如，包含氮化鈦、氮化鉭、氮化鉬等的氮化物膜)；或者包含矽以及從上述多種元素所選取的一種或多種元素的化合物(例如包含矽化鎢、矽化鈦、矽化鎳、矽化鋁或矽化鉬的矽化物膜)；等等。備選地，例如，可使用諸如碳奈米管、有機奈米管、無機奈米管或金屬奈米管等奈米管材料。
對於絕緣層5265、絕緣層5267、絕緣層5269、絕緣層5305和絕緣層5358的每個，例如可使用具有單層結構或分 層結構的絕緣層等等。例如，作為絕緣層，可使用：例如氧化矽(SiOx)、氮化矽(SiNz)、氧氮化矽(SiOxNy)(x>y>0)或氧化氮化矽(SiNxOy)(x>y>0)等的包含氧或氮的膜；例如菱形碳(DLC)等包含碳的膜；例如矽氧烷樹脂、環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯苯酚、苯並環丁烯或丙烯酸等有機材料；等等。
對於發光層5270，例如可使用有機EL元件、無機EL元件等等。對於有機EL元件，例如，可使用採用電洞注入材料所形成的電洞注入層、採用電洞傳輸材料所形成的電洞傳輸層、採用發光材料所形成的發光層、採用電子傳輸材料所形成的電子傳輸層、採用電子注入材料所形成的電子注入層或者其中混合這多種材料的層的單層結構或分層結構。
作為液晶層5307的示例或者可施加到液晶層5307的材料的示例，可使用下列液晶：向列型液晶、膽甾型液晶、近晶型液晶、盤狀液晶、熱致型液晶、溶致液晶、低分子液晶、高分子液晶、PDLC(聚合物分散型液晶)、鐵電液晶、反鐵電液晶、主鏈類型液晶、側鏈類型聚合物液晶、電漿定址液晶(PALC)或香蕉形液晶。作為可應用於包括液晶層5307的液晶元件的液晶模式的示例，可採用下列液晶模式：TN(扭轉向列)模式、STN(超扭轉向列)模式、IPS(共面轉換)模式、FFS(邊緣場轉換)模式、MVA(多區域垂直排列)模式、PVA(圖案化垂直排列)模式、ASV(高級超視覺)模式、ASM(軸向對稱排列微單元)模式、OCB(光學補償雙折 射)模式、ECB(電可控雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式、PDLC(聚合物分散型液晶)模式、主-從模式和藍相模式等。
注意，用作取向膜的絕緣層、用作突出部分的絕緣層等等可在絕緣層5305和導電層5306之上形成。
注意，用作濾色件、黑矩陣或突出部分的絕緣層等可在導電層5308之上形成。用作取向膜的絕緣層可在導電層5308之下形成。
這個實施例中的電晶體可適用於實施例1至8。具體來說，在非晶半導體、微晶半導體、有機半導體、氧化物半導體等用於圖36B的半導體層的情況下，在一些情況下，電晶體降級。因此，如果這個實施例中的電晶體用於半導體裝置、移位暫存器或顯示裝置，則半導體裝置、移位暫存器或顯示裝置的使用壽命變得更短。但是可抑制實施例1至8的半導體裝置、移位暫存器或顯示裝置中的電晶體的降級。因此，藉由將這個實施例中的電晶體應用於實施例1至8中的半導體裝置、移位暫存器或顯示裝置，可使其使用壽命更長。
(實施例10)
在這個實施例中，描述電晶體和電容器的製造過程的一個示例。特別地，描述在氧化物半導體用於半導體層的情況下的製造過程。
參照圖37A至圖37C來描述電晶體和電容器的製造過 程的一個示例。圖37A至圖37C示出電晶體5441和電容器5442的製造過程的示例。電晶體5441是倒置交錯薄膜電晶體的示例，其中佈線隔著源極電極或汲極電極設置在氧化物半導體層之上。
首先，第一導電層藉由濺射在基板5420的整個表面之上形成。隨後，使用藉由採用第一光掩模的光微影過程所形成的抗蝕劑掩模而有選擇地蝕刻第一導電層，從而形成導電層5421和導電層5422。導電層5421可用作閘極電極。導電層5422可用作電容器的電極之一。注意，這個實施例並不局限於此，而是導電層5421和5422的每個可包括用作佈線、閘極電極或者電容器的電極的部分。此後，去除抗蝕劑掩模。
隨後，絕緣層5423藉由電漿增強CVD或濺射在整個表面之上形成。絕緣層5423可用作閘極絕緣層，並且被形成以便覆蓋導電層5421和5422。注意，絕緣層5423的厚度通常為50至250nm。
隨後，使用藉由採用第二光掩模的光微影過程所形成的抗蝕劑掩模有選擇地蝕刻絕緣層5423，從而形成到達導電層5421的接觸孔5424。然後，去除抗蝕劑掩模。注意，這個實施例並不局限於此，而是可消除接觸孔5424。備選地，接觸孔5424可在形成氧化物半導體層之後形成。到目前為止的步驟的截面圖對應於圖37A。
隨後，氧化物半導體層藉由濺射在整個表面之上形成。注意，這個實施例並不局限於此，而是有可能藉由濺射 來形成氧化物半導體層以及形成其上的緩衝器層(例如n+層)。注意，氧化物半導體層的厚度通常為5至200nm。
隨後，使用藉由採用第三光掩模的光微影過程所形成的抗蝕劑掩模有選擇地蝕刻氧化物半導體層。此後，去除抗蝕劑掩模。
隨後，第二導電層藉由濺射在整個表面之上形成。隨後，使用藉由採用第四光掩模的光微影過程所形成的抗蝕劑掩模有選擇地蝕刻第二導電層，從而形成導電層5429、導電層5430和導電層5431。導電層5429藉由接觸孔5424連接到導電層5421。導電層5429和5430可用作源極電極和汲極電極。導電層5431可用作電容器的電極中的另一個。注意，這個實施例並不局限於此，而是導電層5429、5430和5431的每個可包括用作佈線、源極電極、汲極電極或者電容器的電極的部分。
注意，如果熱處理(例如在200℃至600℃)在下一個步驟執行，則第二導電層優選地具有足夠高的耐熱性，以便耐受熱處理。相應地，對於第二導電層，優選地結合使用Al以及具有高耐熱性的導電材料(例如，諸如Ti、Ta、W、Mo、Cr、Nd、Sc、Zr或Ce等元素；其中組合這些元素的合金；或者包含這些元素的任一個的氮化物)。注意，這個實施例並不局限於此，而是藉由採用分層結構，第二導電層可具有高耐熱性。例如，有可能在Al膜之上或之下提供具有高耐熱性的例如Ti或Mo等導電材料。
注意，在蝕刻第二導電層時，也蝕刻氧化物半導體層 的一部分，從而形成氧化物半導體層5425。藉由這種蝕刻，在許多情況下，與導電層5421重疊的氧化物半導體層5425的部分、或者其上沒有形成第二導電層的氧化物半導體層5425的部分經過蝕刻以變薄。注意，這個實施例並不局限於此，而是有可能不蝕刻氧化物半導體層5425。但是，在氧化物半導體層5425之上形成n+層的情況下，通常蝕刻氧化物半導體層5425。然後，去除抗蝕劑掩模。當這種蝕刻完成時，電晶體5441和電容器5442完成。到目前為止的步驟的截面圖對應於圖37B。
隨後，熱處理在空氣氣氛或氮氣氛中以200至600℃執行。藉由這種熱處理，在氧化物半導體層5425中發生原子級的重新排列。這樣，藉由熱處理(包括光亮退火)，釋放抑制截流子移動的應變。注意，對於執行熱處理的時序沒有具體限制，熱處理而是可在形成氧化物半導體層之後的任何時間執行。
隨後，絕緣層5432在整個表面之上形成。絕緣層5432可具有單層結構或者分層結構。例如，在有機絕緣層用作絕緣層5432的情況下，有機絕緣層以如下方式來形成：作為有機絕緣層的材料的成分被施加並且在空氣氣氛或者氮氣氛中經過以200至600℃的熱處理。藉由這樣形成與氧化物半導體層5425接觸的有機絕緣層，可製造極為可靠的薄膜電晶體。注意，在有機絕緣層用作絕緣層5432的情況下，氮化矽膜或氧化矽膜可設置在有機絕緣層之下。
圖37C示出一種模式，其中絕緣層5432使用非光敏樹 脂來形成，使得絕緣層5432的端部分在形成接觸孔的區域的截面中是有棱角的。但是，當絕緣層5432使用光敏樹脂來形成時，絕緣層5432的端部分可在形成接觸孔的區域的截面中是弧形的(curved)。因此，絕緣層5432與稍後形成的第三導電層或像素電極的覆蓋範圍增加。
注意，代替該成分的應用，而是可根據材料來使用下列方法：浸漬塗敷、噴塗、噴墨方法、印刷方法、塗層刀(doctor knife)、輥塗機、幕塗機、刮刀式塗層機等等。
注意，在形成氧化物半導體層之後沒有執行熱處理的情況下，作為有機絕緣層的材料的成分的熱處理也可用於加熱氧化物半導體層5425。
注意，絕緣層5432可形成厚度為200nm至5μm、優選地為300nm至1μm。
隨後，第三導電層在整個表面之上形成。然後，使用藉由採用第五光掩模的光微影過程所形成的抗蝕劑掩模有選擇地蝕刻第三導電層，從而形成導電層5433和導電層5434。到目前為止的步驟的截面圖對應於圖37C。導電層5433和5434的每個可用作佈線、像素電極、反射電極、透光電極或者電容器的電極。具體來說，由於導電層5434連接到導電層5422，所以導電層5434可用作電容器5442的電極。注意，這個實施例並不局限於此，而是導電層5433和5434可具有將使用第一導電層所形成的導電層與使用第二導電層所形成的導電層相互連接的功能。例如，藉由將導電層5433和5434相互連接，導電層5422和導電層5430 可藉由第三導電層(導電層5433和5434)相互連接。
由於電容器5442具有其中導電層5431夾於導電層5422與5434之間的結構，所以電容器5442的電容值可增加。注意，這個實施例並不局限於此，而是可消除導電層5422和5434其中之一。
注意，在藉由濕式蝕刻去除抗蝕劑掩模之後，有可能在空氣氣氛或者氮氣氛中以200℃至600℃來執行熱處理。
藉由上述步驟，可製造電晶體5441和電容器5442。
注意，如圖37D所示，絕緣層5435可在氧化物半導體層5425之上形成。絕緣層5435具有防止氧化物半導體層5425在對第二導電層圖案化時被蝕刻，並且用作通道阻擋膜。相應地，氧化物半導體層5425的厚度可減小，使得可實現電晶體的驅動電壓的減小、截止狀態電流的減小、汲極電流的通/斷比的增加、亞臨界值擺幅(S值)的改進等。絕緣層5435可按照如下方式來形成：氧化物半導體層和絕緣層在整個表面之上連續地形成，然後，使用藉由採用光掩模的光微影過程所形成的抗蝕劑掩模有選擇地對絕緣層圖案化。此後，第二導電層在整個表面之上形成，並且在與第二導電層同時對氧化物半導體層圖案化。也就是說，可使用相同的掩模(中間掩模)對氧化物半導體層和第二導電層圖案化。在那種情況下，氧化物半導體層始終放置在第二導電層之下。這樣，可形成絕緣層5435，而無需步驟數量的增加。氧化物半導體層往往在這種製造過程中在第 二導電層之下形成。但是，這個實施例並不局限於此。絕緣層5435可按照如下方式來形成：在對氧化物半導體層圖案化之後，絕緣層在整個表面之上形成並且圖案化。
在圖37D，電容器5442具有一種結構，其中絕緣層5423和氧化物半導體層5436夾於導電層5422與5431之間。注意，可消除氧化物半導體層5436。此外，藉由經由對第三導電層圖案化而形成的導電層5437來連接導電層5430和5431。例如，這種結構可用於液晶顯示裝置的像素。例如，電晶體5441可用於開關電晶體，並且電容器5442可用作儲存電容器。此外，導電層5421、5422、5429和5437可分別用作閘極線、電容器線、源極線和像素電極。但是，這個實施例並不局限於此。另外，如圖37D中那樣，在圖37C中，導電層5430和導電層5431可藉由第三導電層連接。
注意，如圖37E所示，氧化物半導體層5425可在對第二導電層圖案化之後形成。相應地，在對第二導電層圖案化時，氧化物半導體層5425尚未形成，使得沒有蝕刻氧化物半導體層5425。相應地，氧化物半導體層5425的厚度可減小，使得可實現電晶體的驅動電壓的減小、截止狀態電流的減小、汲極電流的通/斷比的增加、亞臨界值擺幅(S值)的改進等。注意，氧化物半導體層5425可按照如下方式來形成：在對第二導電層圖案化之後，氧化物半導體層5425在整個表面之上形成並且使用藉由採用光掩模的光微影過程所形成的抗蝕劑掩模有選擇地圖案化。
在圖37E，電容器5442具有一種結構，其中絕緣層5423和5432夾於導電層5422與藉由對第三導電層圖案化而形成的導電層5439之間。此外，藉由經由對第三導電層圖案化而形成的導電層5438來連接導電層5422和5430。此外，導電層5439連接到藉由對第二導電層圖案化而形成的導電層5440。另外，如圖37E中那樣，在圖37C和圖37D中，導電層5430和5422可藉由導電層5438連接。
注意，可藉由使氧化物半導體層(或通道層)的厚度小於或等於電晶體截止的情況下所形成的耗盡層的厚度，來獲得完全耗盡狀態。相應地，截止狀態電路可減小。為了實現這個方面，氧化物半導體層5425的厚度優選地小於或等於20nm。更優選的是，氧化物半導體層5425的厚度小於或等於10nm。進一步優選的是，氧化物半導體層5425的厚度小於或等於6nm。
注意，為了實現電晶體的操作電壓的減小、截止狀態電流的減小、汲極電流的通/斷比的增加、S值的改進等，氧化物半導體層的厚度優選地是電晶體中包含的那些層的厚度之中最小的。例如，氧化物半導體層的厚度優選地比絕緣層5423要小。更優選的是，氧化物半導體層的厚度小於或等於絕緣層5423的厚度的1/2。進一步優選的是，氧化物半導體層的厚度小於或等於絕緣層5423的厚度的1/5。進一步優選的是，氧化物半導體層的厚度小於或等於絕緣層5423的厚度的1/10。注意，這個實施例並不局限於此，氧化物半導體層的厚度而是可比絕緣層5423要大，以便 提高可靠性。由於氧化物半導體層的厚度特別是在如圖37C中那樣蝕刻氧化物半導體層的情況下優選地更大，所以有可能使氧化物半導體層的厚度比絕緣層5423要大。
注意，絕緣層5423的厚度優選地比第一導電層要大，以便增加電晶體的耐受電壓。更優選的是，氧化物半導體層5423的厚度大於或等於絕緣層5423的厚度的5/4。更優選的是，氧化物半導體層5423的厚度大於或等於絕緣層5423的厚度的4/3。注意，這個實施例並不局限於此，絕緣層5423的厚度而是可比第一導電層要小，以便增加電晶體的遷移率。
注意，對於這個實施例中的基板、絕緣層、導電層和半導體層，可使用其他實施例中所述的材料或者與本說明書中所述材料相似的材料。
當這個實施例中的電晶體用於實施例1至8的半導體裝置、移位暫存器或顯示裝置的任一個時，顯示部分的大小可增加。備選地，顯示部分可具有更高的清晰度。
(實施例11)
在這個實施例中，將描述移位暫存器的佈局圖(下文中又稱作頂視圖)。在這個實施例中，作為一個示例，將描述實施例4中所述的移位暫存器的佈局圖。注意，除了實施例4中的移位暫存器之外，這個實施例中所述的內容還可適用於實施例1至7中的半導體裝置、移位暫存器或顯示裝置的任一個。注意，這個實施例中的佈局圖是一個示例 ，而不是限制這個實施例。
參照圖38來描述這個實施例中的佈局圖。圖38示出圖5A的佈局圖的一個示例。注意，圖38的右部的陰影圖案是賦予各陰影圖案的參考標號的組成元件的陰影圖案。
圖38中所示的電晶體、佈線等包括導電層701、半導體層702、導電層703、導電層704和接觸孔705。注意這個實施例並不局限於此。額外可形成不同的導電層、絕緣膜或接觸孔。例如，額外可提供將導電層701連接到導電層703的接觸孔。
導電層701可包括用作閘極電極或佈線的部分。半導體層702可包括用作電晶體的半導體層的部分。導電層703可包括用作佈線或者源極電極或汲極電極的部分。導電層704可包括用作具有透光性質的電極、像素電極或佈線的部分。接觸孔705具有連接導電層701和導電層704的功能或者連接導電層703和導電層704的功能。
在這個實施例中，在電晶體101_1、電晶體101_2、電晶體201_1和電晶體202_2的任一個中，其中用作第二端子的導電層703的部分和導電層701重疊的面積優選地小於其中用作第一端子的導電層703的部分和導電層701重疊的面積。這樣，由於可抑制第二端子上的電場的集中，所以可抑制電晶體的降級或者電晶體的擊穿。但是，這個實施例並不局限於這個示例。其中用作第二端子的導電層703的部分和導電層701重疊的面積可大於其中用作第一端子的導電層703的部分和導電層701重疊的面積。
注意，半導體層702可設置在導電層701和導電層703相互重疊的部分中。相應地，導電層701和導電層703之間的寄生電容可減小，由此可實現雜訊的降低。由於類似的原因，半導體層702可設置在導電層703和導電層704相互重疊的部分中。
注意，導電層704可在導電層701的一部分之上形成，並且可藉由接觸孔705連接到導電層701。相應地，佈線電阻可減小。備選地，導電層703和704可在導電層701的一部分之上形成，使得導電層701可藉由接觸孔705連接到導電層704，而導電層703可藉由不同的接觸孔705連接到導電層704。相應地，佈線電阻可減小。
注意，導電層704可在導電層703的一部分之上形成，使得導電層703可藉由接觸孔705連接到導電層704。相應地，佈線電阻可減小。
注意，導電層701或導電層703可在導電層704的一部分之下形成，使得導電層704可藉由接觸孔705連接到導電層701或導電層703。相應地，佈線電阻可減小。
注意，如以上所述，電晶體101_1的閘極與第二端子之間的寄生電容可高於電晶體101_1的閘極與第一端子之間的寄生電容。如圖38所示，可用作電晶體101_1的第一端子的導電層703的寬度稱作寬度731，而可用作電晶體101_1的第二端子的導電層703的寬度稱作寬度732。寬度731可大於寬度732。這樣，電晶體101_1的閘極與第二端子之間的寄生電容可高於電晶體101_2的閘極與第一端子 之間的寄生電容。但是，這個實施例並不局限於此。
注意，如以上所述，電晶體101_2的閘極與第二端子之間的寄生電容可高於電晶體101_2的閘極與第一端子之間的寄生電容。如圖38所示，可用作電晶體101_1的第一端子的導電層703的寬度稱作寬度741，而可用作電晶體101_2的第二端子的導電層703的寬度稱作寬度742。寬度741可大於寬度742。相應地，電晶體101_2的閘極與第二端子之間的寄生電容可高於電晶體101_2的閘極與第一端子之間的寄生電容。但是，這個實施例並不局限於此。
(實施例12)
在這個實施例中，將描述電子裝置的示例。
圖39A至圖39H和圖40A至圖40D示出電子裝置。這些電子裝置可包括殼體5000、顯示部分5001、揚聲器5003、LED燈5004、操作按鍵5005(包括控制顯示裝置的操作的電源開關或操作開關)、連接端子5006、感測器5007(具有測量力、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流率、濕度、梯度、振盪、氣味或紅外線的功能)、話筒5008等等。
圖39A示出移動電腦，它除了上述物件之外還可包括開關5009、紅外埠5010等等。圖39B示出提供有儲存媒體(例如DVD讀取裝置)的便攜圖像再現裝置，它除了上述物件之外還可包括第二顯示部分5002、儲存媒體讀取部分 5011等等。圖39C示出眼鏡式顯示器，它除了上述物件之外還可包括第二顯示部分5002、支承部分5012、耳機5013等等。圖39D示出便攜遊戲機，它除了上述物件之外還可包括儲存媒體讀取部分5011等等。圖39E示出投影儀，它除了上述物件之外還可包括光源5033、投影透鏡5034等等。圖39F示出便攜遊戲機，它除了上述物件之外還可包括第二顯示部分5002、儲存媒體讀取部分5011等等。圖39G示出電視接收器，它除了上述物件之外還可包括調諧器、圖像處理部分等等。圖39H示出便攜電視接收器，它除了上述物件之外還可包括能夠傳送和接收信號的載入裝置(charger)5017等等。圖40A示出顯示器，它除了上述物件之外還可包括支承底座5018等等。圖40B示出相機，它除了上述物件之外還可包括外部連接埠5019、快門按鈕5015、圖像接收部分5016等等。圖40C示出電腦，它除了上述物件之外還可包括指標裝置5020、外部連接埠5019、讀卡器/寫入器5021等等。圖40D示出行動電話，它除了上述物件之外還可包括天線5014、行動電話和行動終端的一段(1seg數位電視廣播)部分接收服務的調諧器等等。
圖39A至圖39H和圖40A至40D所示的電子裝置可具有各種功能，例如：在顯示部分顯示各種資訊(例如靜止圖像、運動圖像和文本圖像)的功能；觸摸螢幕功能；顯示日曆、日期、時間等的功能；採用多個軟體(程式)來控制處理的功能；無線通信功能；連接到具有無線通信功能的各種電腦網路的功能；採用無線通信功能來傳送和接收許多 資料的功能；讀取儲存媒體中儲存的程式或資料並且在顯示部分顯示程式或資料的功能。此外，包括多個顯示部分的電子裝置可具有主要在一個顯示部分顯示圖像資訊而同時在另一個顯示部分顯示文本資訊的功能、顯示三維圖像的功能(藉由在考慮視差的情況下顯示圖像在多個顯示部分上)等等。此外，包括圖像接收部分的電子裝置可具有拍攝靜止圖像的功能、拍攝運動圖像的功能、自動或手動校正拍攝圖像的功能、將拍攝圖像儲存在儲存媒體(外部儲存媒體或者相機中結合的儲存媒體)中的功能、在顯示部分顯示拍攝圖像的功能等等。注意，可為圖39A至39H和圖40A至40D所示的電子裝置提供的功能並不局限於以上所述，電子裝置而是可具有各種功能。
這個實施例中所述的電子裝置各包括用於顯示某種資訊的顯示部分。藉由組合這個實施例的電子裝置以及實施例1至9的半導體裝置、移位暫存器或顯示裝置，可實現可靠性提高、產率的提高、成本的降低、顯示部分大小的增加、顯示部分清晰度的增加等等。
接下來將描述半導體裝置的應用。
圖40E示出其中半導體裝置結合在建築物結構中的一個示例。圖40E示出殼體5022、顯示部分5023、作為操作部分的遙控器5024、揚聲器5025等等。半導體裝置作為壁挂式結合在建築物結構中，並且可被提供而無需大空間。
圖40F示出其中半導體裝置結合在建築物結構中的另一個示例。顯示面板5026結合在預製浴室間5027中，使 得洗浴者可觀看顯示面板5026。
注意，雖然這個實施例描述牆壁預製浴室間(作為建築物結構的示例而給出)，但這個實施例並不局限於此。半導體裝置可設置在各種建築物結構中。
接下來描述其中半導體裝置結合在運動物體中的示例。
圖40G示出其中半導體裝置結合在汽車中的一個示例。顯示面板5028結合在汽車的車體5029中，並且可按需求顯示與汽車的運行相關的資訊或者從汽車內部或外部輸入的資訊。注意，顯示面板5028可具有導航功能。
圖40H示出其中半導體裝置結合在客機中的一個示例。圖40H示出為客機座位上方的天花板5030提供顯示面板5031時的使用模式。顯示面板5031藉由鉸鏈部分5032結合在天花板5030中，並且乘客可藉由拉直鉸鏈部分5032來觀看顯示面板5031。顯示面板5031具有藉由乘客的操作來顯示資訊的功能。
注意，雖然在這個實施例中作為運動物體的示例示出汽車和飛機的主體，但這個實施例並不局限於此。可為例如兩輪車輛、四輪車輛(包括汽車、公共汽車等等)、火車(包括單軌、鐵路等等)和船隻等的各種物件提供半導體裝置。
11‧‧‧開關
111‧‧‧佈線
112‧‧‧佈線
21‧‧‧路徑
100‧‧‧電路
101‧‧‧電晶體
10‧‧‧電路
113‧‧‧佈線
114‧‧‧佈線
115‧‧‧佈線
116‧‧‧佈線
117‧‧‧佈線
121‧‧‧電容器
120‧‧‧電路
122‧‧‧電晶體
211‧‧‧佈線
200‧‧‧電路
201‧‧‧電晶體
202‧‧‧二極體連接電晶體
203‧‧‧電晶體
118‧‧‧佈線
300‧‧‧電路
301‧‧‧電晶體
302‧‧‧電晶體
303‧‧‧電晶體
304‧‧‧電晶體
310‧‧‧電路
320‧‧‧電路
211‧‧‧佈線
330‧‧‧電路
342‧‧‧電晶體
344‧‧‧電晶體
311‧‧‧電晶體
312‧‧‧電晶體
313‧‧‧電晶體
314‧‧‧電晶體
315‧‧‧電容器
316‧‧‧電晶體
321‧‧‧電晶體
322‧‧‧電晶體
323‧‧‧電晶體
324‧‧‧電晶體
325‧‧‧電容器
326‧‧‧電晶體
331‧‧‧電晶體
332‧‧‧電晶體
333‧‧‧電晶體
334‧‧‧電晶體
335‧‧‧電晶體
336‧‧‧電晶體
500‧‧‧移位寄存器暫存器
501‧‧‧正反器
511‧‧‧佈線
512‧‧‧佈線
513‧‧‧佈線
514‧‧‧佈線
515‧‧‧佈線
516‧‧‧佈線
517‧‧‧佈線
518‧‧‧佈線
520‧‧‧電路
521‧‧‧電路
522‧‧‧電路
5361‧‧‧電路
5362‧‧‧電路
5363‧‧‧電路
5364‧‧‧像素部
5365‧‧‧電路
5366‧‧‧照明裝置
5371‧‧‧佈線
5372‧‧‧佈線
5367‧‧‧像素
5373‧‧‧佈線
5380‧‧‧基板
602‧‧‧電路
600‧‧‧電路
601‧‧‧電路
603‧‧‧電晶體
604‧‧‧佈線
605‧‧‧佈線
3020‧‧‧像素
3021‧‧‧電晶體
3022‧‧‧液晶元件
3023‧‧‧電容器
3031‧‧‧佈線
3032‧‧‧佈線
3033‧‧‧佈線
3034‧‧‧電極
3041‧‧‧信號
3042‧‧‧信號
3043‧‧‧電壓
5391‧‧‧基板
5392‧‧‧驅動器電路
5393‧‧‧像素部
5400‧‧‧基板
5401‧‧‧導電層
5402‧‧‧絕緣層
5403‧‧‧半導體層
5404‧‧‧導電層
5405‧‧‧絕緣層
5406‧‧‧導電層
5407‧‧‧液晶層
5408‧‧‧絕緣層
5409‧‧‧導電層
5410‧‧‧基板
5260‧‧‧基板
5261‧‧‧絕緣層
5262‧‧‧半導體層
5262a~e‧‧‧區域
5263‧‧‧絕緣層
5264‧‧‧導電層
5265‧‧‧絕緣層
5266‧‧‧導電層
5300‧‧‧基板
5301‧‧‧導電層
5302‧‧‧絕緣層
5303‧‧‧半導體層
5304‧‧‧導電層
5305‧‧‧絕緣層
5306‧‧‧導電層
5352‧‧‧半導體基板
5353‧‧‧區域
5355‧‧‧區域
5354‧‧‧絕緣層
5356‧‧‧絕緣層
5357‧‧‧導電層
5358‧‧‧絕緣層
5359‧‧‧導電層
5350‧‧‧區域
5351‧‧‧區域
5267‧‧‧絕緣層
5368‧‧‧導電層
5369‧‧‧絕緣層
5270‧‧‧發光層
5271‧‧‧導電層
5421‧‧‧導電層
5422‧‧‧導電層
5423‧‧‧絕緣層
5424‧‧‧接觸孔
5429‧‧‧導電層
5430‧‧‧導電層
5431‧‧‧導電層
5425‧‧‧氧化物半導體層
5441‧‧‧電晶體
5442‧‧‧電容器
5432‧‧‧絕緣層
5434‧‧‧導電層
5433‧‧‧導電層
5435‧‧‧絕緣層
701‧‧‧導電層
702‧‧‧半導體層
703‧‧‧導電層
704‧‧‧導電層
705‧‧‧接觸孔
731‧‧‧寬度
732‧‧‧寬度
741‧‧‧寬度
742‧‧‧寬度
5000‧‧‧殼體
5001‧‧‧顯示部份
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作按鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧儲存媒體介質讀取部
5012‧‧‧支承部分
5013‧‧‧耳機
5033‧‧‧光源
5034‧‧‧投影透鏡
5017‧‧‧載入裝置
5018‧‧‧支承底座
5019‧‧‧外部連接埠
5015‧‧‧快門按鈕
5016‧‧‧圖像接收部分
5020‧‧‧指標裝置
5014‧‧‧天線
5021‧‧‧讀取器/寫入器
5022‧‧‧殼體
5023‧‧‧顯示部份
5024‧‧‧遙控器
5025‧‧‧揚聲器
5026‧‧‧顯示面板
5027‧‧‧預製浴室間
5028‧‧‧顯示面板
5029‧‧‧車體
5030‧‧‧天花板
5031‧‧‧顯示面板
5032‧‧‧鉸鏈部分
圖1A、圖1C、圖1E和圖1G是實施例1中的半導體 裝置的電路圖的示例，而圖1B、圖1D和圖1F是示出實施例1中的半導體裝置的操作的示意圖的示例。
圖2A是示出實施例1中的半導體裝置的操作的時序圖的示例，圖2B、圖2D和圖2F是實施例1中的半導體裝置的電路圖的示例，而圖2C、圖2E和圖2G是示出實施例1中的半導體裝置的操作的示意圖的示例。
圖3是示出實施例1中的半導體裝置的操作的時序圖的示例。
圖4A和圖4B是實施例2中的半導體裝置的電路圖的示例，而圖4C是示出實施例2中的半導體裝置的操作的時序圖的示例。
圖5A至圖5E是示出實施例2中的半導體裝置的操作的示意圖的示例，而圖5F是實施例2中的半導體裝置的電路圖的示例。
圖6A至圖6E是示出實施例2中的半導體裝置的操作的示意圖的示例。
圖7A和圖7B是示出實施例2中的半導體裝置的操作的時序圖的示例。
圖8A至圖8F是實施例2中的半導體裝置的電路圖的示例。
圖9A至圖9F是實施例2中的半導體裝置的電路圖的示例。
圖10A至圖10H是示出實施例2中的半導體裝置的操作的示意圖的示例。
圖11A至圖11F是實施例2中的半導體裝置的電路圖的示例。
圖12A至圖12F是實施例2中的半導體裝置的電路圖的示例。
圖13A是實施例2中的半導體裝置的電路圖的示例，而圖13B是示出實施例2中的半導體裝置的操作的時序圖的示例。
圖14是實施例3中的半導體裝置的電路圖的示例。
圖15A和圖15B是實施例3中的半導體裝置的電路圖的示例。
圖16A至圖16C是示出實施例3中的半導體裝置的操作的示意圖的示例。
圖17A至圖17C是示出實施例3中的半導體裝置的操作的示意圖的示例。
圖18A至圖18C是實施例3中的半導體裝置的電路圖的示例。
圖19A至圖19C是實施例3中的半導體裝置的電路圖的示例。
圖20A和圖20B是實施例3中的半導體裝置的電路圖的示例。
圖21是實施例3中的半導體裝置的電路圖的示例。
圖22A至圖22D是實施例3中的半導體裝置的電路圖的示例。
圖23A至圖23D是實施例3中的半導體裝置的電路圖 的示例。
圖24A至圖24D是實施例3中的半導體裝置的電路圖的示例。
圖25A和圖25B是實施例3中的半導體裝置的電路圖的示例。
圖26是實施例4中的移位暫存器的電路圖的示例。
圖27是示出實施例4中的移位暫存器的操作的時序圖的示例。
圖28A和圖28B是示出實施例4中的移位暫存器的操作的時序圖的示例。
圖29是實施例4中的移位暫存器的電路圖的示例。
圖30A和圖30B是實施例5中的顯示裝置的方塊圖的示例。
圖31A至圖31E是實施例5中的顯示裝置的方塊圖的示例。
圖32A是實施例6中的信號線驅動器電路的電路圖的示例，而圖32B是示出實施例6中的信號驅動器電路的操作的時序圖的示例。
圖33A是實施例7中的像素的電路圖的示例，而圖33B和圖33C是示出實施例7中的像素的操作的時序圖的示例。
圖34A至圖34C是實施例7中的像素的電路圖的示例。
圖35A是實施例8中的顯示裝置的截面圖的頂視圖的 示例，而圖35B和圖35C是實施例8中的顯示裝置的截面圖的示例。
圖36A至圖36C是實施例9中的電晶體的截面圖的示例。
圖37A至圖37E是示出實施例10中的電晶體的製造步驟的截面圖的示例。
圖38是實施例11中的半導體裝置的佈局視圖的示例。
圖39A至圖39H是示出實施例12中的電子裝置的簡圖的示例。
圖40A至圖40H是示出實施例12中的電子裝置的簡圖的示例。
圖41是實施例3中的半導體裝置的電路圖的示例。
圖42A和圖42B是分別示出實施例3中的半導體裝置的檢驗結果的簡圖。
100‧‧‧電路
101_1‧‧‧電晶體
101_2‧‧‧電晶體
111‧‧‧佈線
112‧‧‧佈線
121_1‧‧‧電容器
121_2‧‧‧電容器
n1‧‧‧節點
n2‧‧‧節點

Claims (8)

  1. 一種顯示裝置，具有：閘極驅動器、像素；其中，前述閘極驅動器具有：第一電晶體、第二電晶體、第三電晶體、第四電晶體；前述第一電晶體的源極或汲極之一者與第一佈線電性連接；前述第二電晶體的源極或汲極之一者與前述第一佈線電性連接；前述第三電晶體的源極或汲極之一者與第二佈線電性連接；前述第四電晶體的源極或汲極之一者與前述第二佈線電性連接；前述第一電晶體的源極或汲極之另一者與第三配線電性連接；前述第二電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第三電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第四電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第一電晶體的閘極與前述第三電晶體的閘極電性連接；前述第二電晶體的閘極與前述第四電晶體的閘極電性連接； 前述第一佈線與前述像素電性連接；時鐘信號被輸入到前述第三佈線。
  2. 一種顯示裝置，具有：閘極驅動器、像素；其中，前述閘極驅動器具有：第一電晶體、第二電晶體、第三電晶體、第四電晶體；前述第一電晶體的源極或汲極之一者與第一佈線電性連接；前述第二電晶體的源極或汲極之一者與前述第一佈線電性連接；前述第三電晶體的源極或汲極之一者與第二佈線電性連接；前述第四電晶體的源極或汲極之一者與前述第二佈線電性連接；前述第一電晶體的源極或汲極之另一者與第三配線電性連接；前述第二電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第三電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第四電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第一電晶體的閘極與前述第三電晶體的閘極電性連接； 前述第二電晶體的閘極與前述第四電晶體的閘極電性連接；前述第一電晶體的通道寬度與前述第二電晶體的通道寬度大致相等；前述第一佈線與前述像素電性連接；時鐘信號被輸入到前述第三佈線。
  3. 一種顯示裝置，具有：閘極驅動器、像素；其中，前述閘極驅動器具有：第一電晶體、第二電晶體、第三電晶體、第四電晶體；前述第一電晶體的源極或汲極之一者與第一佈線電性連接；前述第二電晶體的源極或汲極之一者與前述第一佈線電性連接；前述第三電晶體的源極或汲極之一者與第二佈線電性連接；前述第四電晶體的源極或汲極之一者與前述第二佈線電性連接；前述第一電晶體的源極或汲極之另一者與第三配線電性連接；前述第二電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第三電晶體的源極或汲極之另一者與前述第三配線電性連接； 前述第四電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第一電晶體的閘極與前述第三電晶體的閘極電性連接；前述第二電晶體的閘極與前述第四電晶體的閘極電性連接；前述閘極驅動器具有：第一導電層、第二導電層；前述第一導電層具有：作為前述第一電晶體的源極或汲極之一者作用的區域、作為前述第二電晶體的源極或汲極之一者作用的區域；前述第二導電層具有：作為前述第一電晶體的源極或汲極之另一者作用的區域、作為前述第二電晶體的源極或汲極之另一者作用的區域；前述第一佈線與前述像素電性連接；時鐘信號被輸入到前述第三佈線。
  4. 一種顯示裝置，具有：閘極驅動器、像素；其中，前述閘極驅動器具有：第一電晶體、第二電晶體、第三電晶體、第四電晶體；前述第一電晶體的源極或汲極之一者與第一佈線電性連接；前述第二電晶體的源極或汲極之一者與前述第一佈線電性連接；前述第三電晶體的源極或汲極之一者與第二佈線電性 連接；前述第四電晶體的源極或汲極之一者與前述第二佈線電性連接；前述第一電晶體的源極或汲極之另一者與第三配線電性連接；前述第二電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第三電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第四電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第一電晶體的閘極與前述第三電晶體的閘極電性連接；前述第二電晶體的閘極與前述第四電晶體的閘極電性連接；前述第一電晶體的通道寬度與前述第二電晶體的通道寬度大致相等；前述閘極驅動器具有：第一導電層、第二導電層；前述第一導電層具有：作為前述第一電晶體的源極或汲極之一者作用的區域、作為前述第二電晶體的源極或汲極之一者作用的區域；前述第二導電層具有：作為前述第一電晶體的源極或汲極之另一者作用的區域、作為前述第二電晶體的源極或汲極之另一者作用的區域； 前述第一佈線與前述像素電性連接；時鐘信號被輸入到前述第三佈線。
  5. 一種顯示裝置，具有：閘極驅動器、像素；其中，前述閘極驅動器具有：第一電晶體、第二電晶體、第三電晶體、第四電晶體；前述第一電晶體的源極或汲極之一者與第一佈線電性連接；前述第二電晶體的源極或汲極之一者與前述第一佈線電性連接；前述第三電晶體的源極或汲極之一者與第二佈線電性連接；前述第四電晶體的源極或汲極之一者與前述第二佈線電性連接；前述第一電晶體的源極或汲極之另一者與第三配線電性連接；前述第二電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第三電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第四電晶體的源極或汲極之另一者與前述第三配線電性連接；第一信號被輸入到前述第一電晶體的閘極；第二信號被輸入到前述第二電晶體的閘極； 前述第一信號被輸入到前述第三電晶體的閘極；前述第二信號被輸入到前述第四電晶體的閘極；前述第一佈線與前述像素電性連接；時鐘信號被輸入到前述第三佈線。
  6. 一種顯示裝置，具有：閘極驅動器、像素；其中，前述閘極驅動器具有：第一電晶體、第二電晶體、第三電晶體、第四電晶體；前述第一電晶體的源極或汲極之一者與第一佈線電性連接；前述第二電晶體的源極或汲極之一者與前述第一佈線電性連接；前述第三電晶體的源極或汲極之一者與第二佈線電性連接；前述第四電晶體的源極或汲極之一者與前述第二佈線電性連接；前述第一電晶體的源極或汲極之另一者與第三配線電性連接；前述第二電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第三電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第四電晶體的源極或汲極之另一者與前述第三配線電性連接； 第一信號被輸入到前述第一電晶體的閘極；第二信號被輸入到前述第二電晶體的閘極；前述第一信號被輸入到前述第三電晶體的閘極；前述第二信號被輸入到前述第四電晶體的閘極；前述第一電晶體的通道寬度與前述第二電晶體的通道寬度大致相等；前述第一佈線與前述像素電性連接；時鐘信號被輸入到前述第三佈線。
  7. 一種顯示裝置，具有：閘極驅動器、像素；其中，前述閘極驅動器具有：第一電晶體、第二電晶體、第三電晶體、第四電晶體；前述第一電晶體的源極或汲極之一者與第一佈線電性連接；前述第二電晶體的源極或汲極之一者與前述第一佈線電性連接；前述第三電晶體的源極或汲極之一者與第二佈線電性連接；前述第四電晶體的源極或汲極之一者與前述第二佈線電性連接；前述第一電晶體的源極或汲極之另一者與第三配線電性連接；前述第二電晶體的源極或汲極之另一者與前述第三配線電性連接； 前述第三電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第四電晶體的源極或汲極之另一者與前述第三配線電性連接；第一信號被輸入到前述第一電晶體的閘極；第二信號被輸入到前述第二電晶體的閘極；前述第一信號被輸入到前述第三電晶體的閘極；前述第二信號被輸入到前述第四電晶體的閘極；前述閘極驅動器具有：第一導電層、第二導電層；前述第一導電層具有：作為前述第一電晶體的源極或汲極之一者作用的區域、作為前述第二電晶體的源極或汲極之一者作用的區域；前述第二導電層具有：作為前述第一電晶體的源極或汲極之另一者作用的區域、作為前述第二電晶體的源極或汲極之另一者作用的區域；前述第一佈線與前述像素電性連接；時鐘信號被輸入到前述第三佈線。
  8. 一種顯示裝置，具有：閘極驅動器、像素；其中，前述閘極驅動器具有：第一電晶體、第二電晶體、第三電晶體、第四電晶體；前述第一電晶體的源極或汲極之一者與第一佈線電性連接；前述第二電晶體的源極或汲極之一者與前述第一佈線 電性連接；前述第三電晶體的源極或汲極之一者與第二佈線電性連接；前述第四電晶體的源極或汲極之一者與前述第二佈線電性連接；前述第一電晶體的源極或汲極之另一者與第三配線電性連接；前述第二電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第三電晶體的源極或汲極之另一者與前述第三配線電性連接；前述第四電晶體的源極或汲極之另一者與前述第三配線電性連接；第一信號被輸入到前述第一電晶體的閘極；第二信號被輸入到前述第二電晶體的閘極；前述第一信號被輸入到前述第三電晶體的閘極；前述第二信號被輸入到前述第四電晶體的閘極；前述第一電晶體的通道寬度與前述第二電晶體的通道寬度大致相等；前述閘極驅動器具有：第一導電層、第二導電層；前述第一導電層具有：作為前述第一電晶體的源極或汲極之一者作用的區域、作為前述第二電晶體的源極或汲極之一者作用的區域；前述第二導電層具有：作為前述第一電晶體的源極或 汲極之另一者作用的區域、作為前述第二電晶體的源極或汲極之另一者作用的區域；前述第一佈線與前述像素電性連接；時鐘信號被輸入到前述第三佈線。
TW106107041A 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置 TWI612514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-077200 2009-03-26
JP2009077200 2009-03-26

Publications (2)

Publication Number Publication Date
TW201727614A true TW201727614A (zh) 2017-08-01
TWI612514B TWI612514B (zh) 2018-01-21

Family

ID=42307900

Family Applications (8)

Application Number Title Priority Date Filing Date
TW106107041A TWI612514B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW106137803A TWI643178B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW108110043A TWI712028B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW109139569A TWI777293B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW104121481A TWI585740B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW099108713A TWI501217B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW107103663A TWI661417B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW111133217A TW202301315A (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置

Family Applications After (7)

Application Number Title Priority Date Filing Date
TW106137803A TWI643178B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW108110043A TWI712028B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW109139569A TWI777293B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW104121481A TWI585740B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW099108713A TWI501217B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW107103663A TWI661417B (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置
TW111133217A TW202301315A (zh) 2009-03-26 2010-03-24 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置

Country Status (6)

Country Link
US (4) US20100245335A1 (zh)
EP (1) EP2234100B1 (zh)
JP (14) JP5639775B2 (zh)
KR (10) KR101712385B1 (zh)
CN (2) CN101847388B (zh)
TW (8) TWI612514B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330702B2 (en) 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
US8319528B2 (en) * 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
US8872751B2 (en) 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9335870B2 (en) * 2010-06-07 2016-05-10 Apple Inc. Touch-display crosstalk
US8854220B1 (en) * 2010-08-30 2014-10-07 Exelis, Inc. Indicating desiccant in night vision goggles
KR20120046539A (ko) 2010-11-02 2012-05-10 삼성메디슨 주식회사 바디 마크를 제공하는 초음파 시스템 및 방법
KR101818567B1 (ko) * 2011-05-18 2018-02-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US9030837B2 (en) 2011-06-10 2015-05-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film that includes an internal connector
CN102708818B (zh) * 2012-04-24 2014-07-09 京东方科技集团股份有限公司 一种移位寄存器和显示器
TWI469119B (zh) 2012-08-06 2015-01-11 Au Optronics Corp 顯示器及其閘極驅動器
TWI459368B (zh) 2012-09-14 2014-11-01 Au Optronics Corp 顯示裝置及其閘極信號產生方法
CN103198866B (zh) * 2013-03-06 2015-08-05 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、阵列基板以及显示装置
TWI478132B (zh) 2013-06-14 2015-03-21 Au Optronics Corp 閘極驅動電路
US10199006B2 (en) * 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN104392701B (zh) * 2014-11-07 2016-09-14 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
US9680030B1 (en) * 2015-12-02 2017-06-13 Advanced Device Research Inc. Enhancement-mode field effect transistor having metal oxide channel layer
JP2018093483A (ja) * 2016-11-29 2018-06-14 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
TWI659254B (zh) * 2017-10-24 2019-05-11 元太科技工業股份有限公司 驅動基板及顯示裝置
CN109698204B (zh) * 2017-10-24 2021-09-07 元太科技工业股份有限公司 驱动基板及显示装置
US11394372B2 (en) * 2019-11-14 2022-07-19 Korea Electronics Technology Institute Wide band gap power semiconductor system and driving method thereof
CN111833803A (zh) * 2020-06-24 2020-10-27 杭州视芯科技有限公司 Led显示系统及其控制方法
CN117396943A (zh) * 2022-03-21 2024-01-12 京东方科技集团股份有限公司 显示基板和显示装置
CN116886087B (zh) * 2023-07-31 2024-02-02 北京中科格励微科技有限公司 一种降低负载辐射的开关电路

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102536A (ja) * 1992-09-22 1994-04-15 Hitachi Ltd 薄膜トランジスタアレイ
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
FR2743662B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
KR100235590B1 (ko) * 1997-01-08 1999-12-15 구본준 박막트랜지스터 액정표시장치의 구동방법
KR100242244B1 (ko) * 1997-08-09 2000-02-01 구본준 스캐닝 회로
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
KR100438525B1 (ko) * 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP2000150895A (ja) 1998-11-16 2000-05-30 Alps Electric Co Ltd 薄膜トランジスタ及び画像表示装置の駆動装置
JP3689003B2 (ja) 2000-03-30 2005-08-31 シャープ株式会社 アクティブマトリクス型液晶表示装置
JP2002133890A (ja) * 2000-10-24 2002-05-10 Alps Electric Co Ltd シフトレジスタ
TW525139B (en) 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP2001326365A (ja) * 2001-03-27 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4397555B2 (ja) * 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
US7020675B2 (en) * 2002-03-26 2006-03-28 Intel Corporation Multiplier using MOS channel widths for code weighting
KR100846464B1 (ko) 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
JP2004094058A (ja) * 2002-09-02 2004-03-25 Semiconductor Energy Lab Co Ltd 液晶表示装置および液晶表示装置の駆動方法
KR100898785B1 (ko) 2002-10-24 2009-05-20 엘지디스플레이 주식회사 액정표시장치
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR100487439B1 (ko) * 2002-12-31 2005-05-03 엘지.필립스 엘시디 주식회사 평판표시장치의 양방향 구동 회로 및 구동 방법
KR100918180B1 (ko) 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
US7319452B2 (en) * 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
KR100965176B1 (ko) * 2003-04-07 2010-06-24 삼성전자주식회사 디지털 엑스레이 디텍터용 어레이 패널 및 이의 제조 방법
US7486269B2 (en) 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
CN1890698B (zh) * 2003-12-02 2011-07-13 株式会社半导体能源研究所 显示器件及其制造方法和电视装置
KR100973822B1 (ko) 2003-12-19 2010-08-03 삼성전자주식회사 액정 표시 장치의 구동 장치
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
KR20050079718A (ko) * 2004-02-06 2005-08-11 삼성전자주식회사 시프트 레지스터와 이를 갖는 표시 장치
JP2005285168A (ja) * 2004-03-29 2005-10-13 Alps Electric Co Ltd シフトレジスタ及びそれを用いた液晶駆動回路
KR101023726B1 (ko) 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR101030528B1 (ko) * 2004-05-27 2011-04-26 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 사용한 액정표시장치
KR101016291B1 (ko) * 2004-06-30 2011-02-22 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
TWI393093B (zh) * 2004-06-30 2013-04-11 Samsung Display Co Ltd 移位暫存器，具有該移位暫存器之顯示裝置，及其驅動方法
TWI271682B (en) * 2004-08-03 2007-01-21 Au Optronics Corp Liquid crystal display and method for driving the same
KR101048365B1 (ko) 2004-09-09 2011-07-11 삼성전자주식회사 트랜지스터와 이를 갖는 표시장치
US7358789B2 (en) 2004-12-03 2008-04-15 Semiconductor Energy Laboratory Co., Ltd. Level shifter for display device
JP2006164477A (ja) * 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
KR101110133B1 (ko) * 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
KR101078454B1 (ko) * 2004-12-31 2011-10-31 엘지디스플레이 주식회사 잡음이 제거된 쉬프트레지스터구조 및 이를 구비한액정표시소자
KR101246023B1 (ko) 2005-01-06 2013-03-26 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
JP2006228312A (ja) * 2005-02-16 2006-08-31 Alps Electric Co Ltd シフトレジスタ及び液晶駆動回路
JP4993544B2 (ja) * 2005-03-30 2012-08-08 三菱電機株式会社 シフトレジスタ回路
JP5190722B2 (ja) * 2005-05-20 2013-04-24 Ｎｌｔテクノロジー株式会社 ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
JP2006344306A (ja) * 2005-06-09 2006-12-21 Mitsubishi Electric Corp シフトレジスタ
KR101143004B1 (ko) * 2005-06-13 2012-05-11 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
TWI259471B (en) * 2005-06-21 2006-08-01 Chi Mei Optoelectronics Corp Shift-register circuit
US9318053B2 (en) * 2005-07-04 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI321774B (en) 2005-08-08 2010-03-11 Innolux Display Corp Driving circuit of liquid crystal display device
CN100495576C (zh) * 2005-09-07 2009-06-03 友达光电股份有限公司 移位寄存器电路
KR101160836B1 (ko) * 2005-09-27 2012-06-29 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
US9153341B2 (en) * 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
EP2479604B1 (en) * 2005-12-05 2015-07-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101256663B1 (ko) * 2005-12-28 2013-04-19 엘지디스플레이 주식회사 액정표시장치와 그의 제조 및 구동방법
KR101183411B1 (ko) * 2005-12-30 2012-09-14 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101261450B1 (ko) * 2006-02-06 2013-05-10 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법
KR20070081016A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5128102B2 (ja) * 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912000B2 (ja) 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101240651B1 (ko) * 2006-04-12 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2007288080A (ja) * 2006-04-20 2007-11-01 Seiko Epson Corp フレキシブル電子デバイス
JP4912023B2 (ja) 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
KR101232153B1 (ko) 2006-05-11 2013-02-13 엘지디스플레이 주식회사 게이트 구동회로
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8154493B2 (en) * 2006-06-02 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device using the same
JP5386069B2 (ja) * 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
KR101300038B1 (ko) * 2006-08-08 2013-08-29 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
JP4919738B2 (ja) * 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI349906B (en) * 2006-09-01 2011-10-01 Au Optronics Corp Shift register, shift register array circuit, and display apparatus
KR20080026391A (ko) 2006-09-20 2008-03-25 삼성전자주식회사 쉬프트 레지스트용 박막 트랜지스터 및 이를 포함하는쉬프트 레지스터
US7732351B2 (en) * 2006-09-21 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and laser processing apparatus
KR20080028042A (ko) * 2006-09-26 2008-03-31 삼성전자주식회사 박막트랜지스터 기판 및 그 제조 방법
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI514348B (zh) * 2006-09-29 2015-12-21 Semiconductor Energy Lab 顯示裝置和電子裝置
TWI332645B (en) 2006-10-17 2010-11-01 Au Optronics Corp Driving circuit of liquid crystal display device
JP4970004B2 (ja) * 2006-11-20 2012-07-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路
JP5177999B2 (ja) * 2006-12-05 2013-04-10 株式会社半導体エネルギー研究所 液晶表示装置
TWI328880B (en) 2007-01-31 2010-08-11 Au Optronics Corp Method for fabricating a pixel structure of a liquid crystal display device
JP5090008B2 (ja) * 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
KR100894358B1 (ko) 2007-03-02 2009-04-22 삼성중공업 주식회사 단말기의 시각 동기화 방법
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101296645B1 (ko) 2007-03-12 2013-08-14 엘지디스플레이 주식회사 쉬프트 레지스터
TWI385624B (zh) 2007-04-11 2013-02-11 Wintek Corp 移位暫存器及其位準控制器
TWI360094B (en) * 2007-04-25 2012-03-11 Wintek Corp Shift register and liquid crystal display
CN100592425C (zh) * 2007-04-27 2010-02-24 群康科技(深圳)有限公司 移位寄存器及液晶显示器
US8610655B2 (en) * 2007-05-10 2013-12-17 Samsung Display Co., Ltd. Method for removing noise, switching circuit for performing the same and display device having the switching circuit
TWI362027B (en) * 2007-06-20 2012-04-11 Au Optronics Corp Liquid crystal display, gate driving circuit and driving circuit unit thereof
WO2009001578A1 (ja) * 2007-06-28 2008-12-31 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法
TWI343654B (en) 2007-07-25 2011-06-11 Au Optronics Corp Method for fabricating pixel structures
JP4410276B2 (ja) * 2007-07-31 2010-02-03 統▲宝▼光電股▲分▼有限公司 液晶表示装置
TWI338900B (en) * 2007-08-07 2011-03-11 Au Optronics Corp Shift register array
JP2009077200A (ja) 2007-09-21 2009-04-09 Yamaha Corp 音声通信装置
US7831010B2 (en) * 2007-11-12 2010-11-09 Mitsubishi Electric Corporation Shift register circuit
TWI374510B (en) 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
TWI382539B (zh) * 2008-07-18 2013-01-11 Chimei Innolux Corp 薄膜電晶體基板及其製程
JP5434007B2 (ja) * 2008-08-01 2014-03-05 カシオ計算機株式会社 フリップフロップ回路、シフトレジスタ及び電子機器
US9741309B2 (en) * 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
TWI407443B (zh) * 2009-03-05 2013-09-01 Au Optronics Corp 移位暫存器
US8068577B2 (en) * 2009-09-23 2011-11-29 Au Optronics Corporation Pull-down control circuit and shift register of using same
JP5457826B2 (ja) * 2009-12-28 2014-04-02 株式会社ジャパンディスプレイ レベルシフト回路、信号駆動回路、表示装置および電子機器
WO2012029871A1 (ja) * 2010-09-02 2012-03-08 シャープ株式会社 信号処理回路、ドライバ回路、表示装置
WO2022029871A1 (ja) 2020-08-04 2022-02-10 日本電信電話株式会社 光ファイバ

Also Published As

Publication number Publication date
JP2018032461A (ja) 2018-03-01
JP2017126395A (ja) 2017-07-20
JP7460841B2 (ja) 2024-04-02
CN104200788B (zh) 2017-06-27
JP2016184453A (ja) 2016-10-20
TWI661417B (zh) 2019-06-01
KR102300168B1 (ko) 2021-09-10
JP6585204B2 (ja) 2019-10-02
JP2016027520A (ja) 2016-02-18
CN101847388A (zh) 2010-09-29
TW202301315A (zh) 2023-01-01
TW201820308A (zh) 2018-06-01
JP2018097386A (ja) 2018-06-21
US11514871B2 (en) 2022-11-29
KR20170108931A (ko) 2017-09-27
US20210233485A1 (en) 2021-07-29
KR102628585B1 (ko) 2024-01-25
JP6069437B2 (ja) 2017-02-01
JP2022130455A (ja) 2022-09-06
JP2023178320A (ja) 2023-12-14
CN101847388B (zh) 2014-10-22
JP2022160439A (ja) 2022-10-19
KR20240013261A (ko) 2024-01-30
JP6894949B2 (ja) 2021-06-30
TW202109502A (zh) 2021-03-01
TW201040931A (en) 2010-11-16
KR101712385B1 (ko) 2017-03-06
CN104200788A (zh) 2014-12-10
KR102235733B1 (ko) 2021-04-05
TWI643178B (zh) 2018-12-01
KR20210111221A (ko) 2021-09-10
TW201941183A (zh) 2019-10-16
KR102377762B1 (ko) 2022-03-23
TWI777293B (zh) 2022-09-11
KR20190100137A (ko) 2019-08-28
JP2020030411A (ja) 2020-02-27
JP6291121B2 (ja) 2018-03-14
JP7480443B1 (ja) 2024-05-09
TWI712028B (zh) 2020-12-01
JP5617025B2 (ja) 2014-10-29
US10964281B2 (en) 2021-03-30
JP2015035248A (ja) 2015-02-19
JP2010250305A (ja) 2010-11-04
US20100245335A1 (en) 2010-09-30
KR101782328B1 (ko) 2017-09-27
TW201807696A (zh) 2018-03-01
TWI612514B (zh) 2018-01-21
JP5639775B2 (ja) 2014-12-10
TWI501217B (zh) 2015-09-21
KR102515892B1 (ko) 2023-03-31
JP7106029B1 (ja) 2022-07-25
TWI585740B (zh) 2017-06-01
JP2014067480A (ja) 2014-04-17
KR20100108249A (ko) 2010-10-06
KR20230047344A (ko) 2023-04-07
EP2234100A3 (en) 2011-06-01
EP2234100B1 (en) 2016-11-02
US20230090062A1 (en) 2023-03-23
TW201539421A (zh) 2015-10-16
KR20180120649A (ko) 2018-11-06
EP2234100A2 (en) 2010-09-29
KR20210037652A (ko) 2021-04-06
JP2021157185A (ja) 2021-10-07
KR101914925B1 (ko) 2018-11-05
JP7437352B2 (ja) 2024-02-22
KR102015761B1 (ko) 2019-08-29
KR20220039692A (ko) 2022-03-29
KR20170023913A (ko) 2017-03-06
JP5801460B2 (ja) 2015-10-28
US20180174544A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
TWI501217B (zh) 液晶顯示裝置、其驅動方法、和包括該液晶顯示裝置的電子裝置