TW201724284A - 顯示裝置及包含該裝置之電子裝置 - Google Patents

顯示裝置及包含該裝置之電子裝置 Download PDF

Info

Publication number
TW201724284A
TW201724284A TW106105944A TW106105944A TW201724284A TW 201724284 A TW201724284 A TW 201724284A TW 106105944 A TW106105944 A TW 106105944A TW 106105944 A TW106105944 A TW 106105944A TW 201724284 A TW201724284 A TW 201724284A
Authority
TW
Taiwan
Prior art keywords
layer
oxide
oxide semiconductor
substrate
semiconductor layer
Prior art date
Application number
TW106105944A
Other languages
English (en)
Other versions
TWI654688B (zh
Inventor
小山潤
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201724284A publication Critical patent/TW201724284A/zh
Application granted granted Critical
Publication of TWI654688B publication Critical patent/TWI654688B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

本發明之一實施例提供高可靠顯示裝置，其中在氧化物半導體中完成高遷移率。第一氧化物成份被形成在基礎成份之上。藉由第一熱處理，由表面向該第一氧化物成份的內側進行結晶成長，使得第一氧化物結晶成份被形成以接觸該基礎成份的至少一部份。第二氧化物成份係被形成在該第一氧化物結晶成份之上。結晶成長係藉由使用該第一氧化物結晶成份作為晶種的第二熱處理加以執行，使得第二氧化物結晶成份被形成。因此，形成一堆疊氧化物材料。具有高遷移率的電晶體係使用該堆疊氧化物材料形成及驅動電路係使用該電晶體形成。

Description

顯示裝置及包含該裝置之電子裝置
本發明關係於包含氧化物半導體的顯示裝置、其製造方法、與包含該顯示裝置的電子用品。
如同典型在液晶顯示裝置所見，形成在玻璃基板等之上的電晶體典型使用非晶矽、多結晶矽等加以製造。雖然包含非晶矽的電晶體具有低場效遷移率，但它們可以形成在較大玻璃基板之上。另一方面，雖然包含多結晶矽的電晶體具有高場效遷移率，但它們並不適合被形成在較大玻璃基板之上。
針對以上，已經注意到一種技術，其中電晶體係使用氧化物半導體製造，此電晶體被應用至電子用品或光學裝置上。例如，藉由使用氧化鋅或In-Ga-Zn-O為主之氧化物作為氧化物半導體以製造電晶體的技術，及使用該電晶體，用以切換一顯示裝置等之一像素的開關單元係被揭示於專利文獻1及專利文獻2。
[專利文獻]
[專利文獻1]日本公開專利申請第2007-123861號
[專利文獻2]日本公開專利申請第2007-096055號
具有通道區域形成在氧化物半導體的電晶體的場效遷移率係高於具有通道區域形成在非晶矽的電晶體的場效遷移率。使用非晶矽形成的電晶體的場效遷移率通常大約為0.5cm2/Vs，而使用氧化物半導體形成之電晶體的場效遷移率為10cm2/Vs至20cm2/Vs。另外，主動層可以藉由濺鍍法等使用氧化物半導體加以形成，其製造程序係較包含使用雷射裝置形成之多結晶矽的電晶體者簡單。
在玻璃基板或塑膠基板上使用此氧化物半導體製造的電晶體被期待地應用至液晶顯示裝置、有機EL顯示裝置、電子紙等之上。
同時，大型顯示裝置正流行。具有對角線40吋至50吋的顯示螢幕的電視機作成家用電視愈來愈常見並在未來預期更普遍。如上所述，使用氧化物半導體形成之電晶體具有場效遷移率，其係10或更多倍大於使用非晶矽形成之電晶體者；因此，使用氧化物半導體形成之電晶體可以具有足以被使用甚至作為在大尺寸顯示裝置的像素的開關單元的特性。
然而，當不只像素，同時驅動電路也使用利用氧化物半導體形成之電晶體時，使用傳統氧化物半導體形成之電晶體並未具有足夠特徵。明確地說，傳統氧化物半導體的 場效遷移率需要被增加幾倍，以改良電晶體的電流容量。當驅動器使用利用氧化物半導體形成之具有10cm2/Vs的電晶體加以形成時，顯示裝置的尺寸應小於20吋；因此，當大型顯示裝置被製造時，需要額外安裝一驅動器。
於此說明書中所揭示本發明之實施例為主動矩陣顯示裝置，包含多數像素、多數信號線、及多數掃描線，在絕緣基板之上。該顯示裝置包含使用氧化物半導體形成之具有至少50cm2/Vs或更高，較佳100cm2/Vs或更高之場效遷移率在絕緣基板上形成的電晶體。該顯示裝置也包含一閘極驅動器及類比開關，用以驅動源極線，各個包含電晶體作為其單元之一。
上述顯示裝置的尺寸至少20吋。
於此說明書中所揭示之本發明實施例係為主動矩陣顯示裝置，其包含多數像素、多數信號線、及多數掃描線在絕緣基板之上。該顯示裝置包含使用氧化物半導體形成之具有至少50cm2/Vs或更高，較佳100cm2/Vs或更高之場效遷移率在絕緣基板上形成的電晶體。該顯示裝置也包含一閘極驅動器及一源極驅動器，各個驅動器包含該電晶體作為其單元之一。
上述顯示裝置的尺寸至少20吋。
用以改良場效遷移率之方法為一種用以製造堆疊氧化物材料的方法，包含步驟：在基礎成份上形成一層氧化物成份；執行結晶成長，其係藉由熱處理，由一表面朝向該氧化物成份的內側進行，以形成第一氧化物結晶成份至少 部份與基礎成份接觸；及將第二氧化物結晶成份堆疊於該第一氧化物結晶成份上。尤其，該第一氧化物結晶成份及該第二氧化物結晶成份具有共同c-軸。注意的是，該第一氧化物結晶成份令其c-軸垂直對準於該第一氧化物結晶成份的表面。注意的是，在a-b平面上，彼此鄰近的單元為相同的。另外，第一氧化物結晶成份的c-軸方向對應於深度方向。
在上述製造法中，該第一氧化物結晶成份的底面的結晶對準之至少一部份或整個係被設置以接觸該基礎成份。藉由適當調整該氧化物成份的厚度、加熱條件、或類似物，其中對準有結晶的氧化物成份的底面被設置使得至少部份或整個底面與該基礎成份接觸。
在上述製造方法中，在沈積第一氧化物成份作為第一氧化物半導體層及第二氧化物成份係被沈積在第一氧化物結晶成份的頂面之上作為第二氧化物半導體層之後，執行退火。隨後，在第一氧化物半導體層與第二氧化物半導體層間之界面朝向第二氧化物半導體層的上層之表面結晶成長。第一氧化物結晶成份對應於用於第二氧化物成份的晶種。重要的是，在第一氧化物結晶成份之上，形成第二氧化物結晶成份作為多結晶層。
因為氧化物半導體層之結晶性較高，所以，可以實現具有高場效遷移率的電晶體。
因為氧化物半導體層的結晶性增加，所以，BT測試前後之電晶體的臨限電壓的變化量可以降低，以取得高可 靠度。
另外，因為氧化物半導體層的結晶性增加，所以與溫度有關的電晶體的電特徵，例如，在溫度由-30℃至120℃之導通電流或關斷電流的變化量可以減少。
上述結構的一特性為對準c-軸結晶與基礎成份接觸的氧化物結晶成份為多結晶成份。
本發明之一技術想法為雜質未被加至氧化物半導體，相反地，氧化物半導體本身係故意移除例如存在於其中之不想要的水或氫的雜質，而高度純化。換句話說，技術想法係藉由移除水或氫，以形成一施體位階；降低氧不足；及足夠供給氧化物半導體的主要成份之氧，而高度純化該氧化物半導體。
當沈積氧化物半導體時，使用二次離子質譜儀(SIMS)量測出密度1020cm-3的氫。氧化物半導體被高度純化並藉由故意移除水或氫形成施體位階並同時加入氧(氧化物半導體的成份之一)而作成i-型(本質)半導體。
再者，在本發明之技術想法中，較佳地，在氧化物半導體中之水與氫的數量儘可能地小，及也較佳地，在該氧化物半導體中之載子數量也儘可能地小。換句話說，載子密度少於1×1012cm-3，較佳地，少於1.45×1010cm-3，這為小於或等於所需的量測極限。另外，在本發明之技術想法中，理想載子密度為0或大約為0。尤其，當氧化物半導體在氧氣氛、氮氣氛或超乾空氣(空氣中之水含量少於或 等於20ppm，較佳，少於或等於1ppm，更好是少於或等於10ppb)中，以高於或等於450℃及低於或等於850℃、較佳高於或等於550℃及低於或等於750℃的溫度受到熱處理時，將形成n-型雜質的水或氫可以被移除，及氧化物半導體可以高度純化。另外，當氧化物半導體藉由移除例如水或氫的雜質而高度純化時，其載子密度可以低於1×1012cm-3，較佳低於1.45×1010cm-3，其係低於或等於量測極限。
另外，當熱處理以高溫執行時，即，溫度高於或等於450℃或低於或等於850℃，較佳高於或等於600℃及低於或等於700℃，則氧化物半導體可以高度純化並結晶，及結晶成長由該氧化物半導體的表面進行至其內側，使得氧化物半導體具有多結晶區域，其c-軸被對準。
至於，用於本發明中之氧化物半導體，具有多結晶區，其c-軸對準的氧化物半導體係被使用作為晶種，一第二氧化物半導體被形成於其之上，及熱處理係被執行於高於或等於450℃及低於或等於850℃的溫度，較佳高於或等於550℃及低於或等於750℃，使得第二氧化物半導體具有多結晶區，其c-軸係類似於晶種者的方式對準。也就是說，可以執行理想結晶成長或磊晶成長，其中晶種及第二氧化物半導體具有c-軸對準相同方向。
具有與晶種相同軸的第二氧化物半導體可以被堆疊同時其結晶可以不只藉由在沈積後藉由熱處理執行固態成長也可以在以高於或等於200℃及低於或等於600℃的溫度 執行加熱的狀態，典型使用濺鍍沈積加以成長。再者，當基板被以高於或等於200℃及低於或等於600℃加熱時，可以藉由執行濺鍍法、磊晶成長或軸向成長形成氧化物半導體膜。
另外，在氧化物半導體中之載子減少，較佳所有載子被移除，使得氧化物半導體作為一路徑，透過該路徑載子通過該電晶體。結果，氧化物半導體為高度純化i-型(本質)半導體，其沒有載子或有很少載子，使得在關斷狀態中之電晶體關斷電流可以極端低，這是為本發明之技術想法。
另外，當氧化物半導體作為路徑及氧化物半導體本身為高度純化i-型(本質)半導體，其沒有載子或有很少載子，載子係為源極電極及汲極電極所供給。當較佳對應於氧化物半導體中之本質費米階之電子親和性χ(費米階)及源極與汲極電極的功函數係被適當選擇時，載子可以由源極電極及汲極電極射出。因此，可以適當地製造n-通道電晶體及p-通道電晶體。
所有氧化物結晶成份及氧化物成份係使用金屬氧化物形成，以下任一金屬氧化物膜可以使用：四成份金屬氧化物膜，例如In-Sn-Ga-Zn-O為主膜；三成份金屬氧化物膜，例如In-Ga-Zn-O為主膜、In-Sn-Zn-O為主膜、In-Al-Zn-O為主膜、Sn-Ga-Zn-O為主膜、Al-Ga-Zn-O為主膜或Sn-Al-Zn-O為主膜；兩成份金屬氧化物膜，例如In-Zn-O為主膜、Sn-Zn-O為主膜、Al-Zn-O為主膜、Zn-Mg-O為 主膜、Sn-Mg-O為主膜、或In-Mg-O為主膜；或In-O為主膜、Sn-O為主膜、或Zn-O為主膜。此注意，例如，In-Sn-Ga-Zn-O為主膜表示包含銦(In)、錫(Sn)、鎵(Ga)、及鋅(Zn)的金屬氧化物膜，其中對化學計量比例並無特別限制。
作為氧化物結晶成份及氧化物成份，可以使用InMO3(ZnO)m(m>0，及m不是自然數)表示的薄膜。於此，M代表由Ga、Al、Mn及Co選出之一或更多金屬元素。例如，M可以為Ga、Ga及Al、Ga及Mn、Ga及Co、或類似物。
另外，也可以使用為In-A-B-O表示之氧化物半導體材料。於此，A代表由屬於族13、例如鎵(Ga)或鋁(Al)、屬於以矽(Si)或鍺(Ge)典型化的族14及類似物的元素所選出之一或多數類型元素。另外，B代表屬於由鋅(Zn)所典型化之族12的元素所選出之一或多數類型元素。注意，In含量、A含量及B含量被自由設定，其中也包含了A含量為0的情況。另一方面，In含量及B含量不為0。換句話說，上述表示法包含In-Ga-Zn-O、In-Zn-O及類似物。另外，在此說明書中以In-Ga-Zn-O表示之氧化物半導體材料為InGaO3(ZnO)m(m>0，及m不是自然數)，可以使用以ICP-MS或RBS分析加以確認m不是自然數。
另外，高度純化的一步驟，第一熱處理係在一氣氛中執行，其幾乎不包含氫及濕氣(例如氮氣氛，氧氣氛，或 乾空氣氣氛(例如，對於濕氣，露點低於或等於-40℃，較佳地低於或等於-50℃))。第一熱處理可以被稱為脫水或脫氫，用以自氧化物半導體層移除H、OH或類似物。當在惰性氣氛中之溫度上升時然後氣氛被切換至於熱處理的包含氧的氣氛時，或當使用氧氣氛時，第一熱處理也被稱為額外氧化處理。
對於用以脫水或脫氫的第一熱處理，使用電爐的加熱法、例如使用加熱氣體的氣體快速熱退火(GRTA)法或使用燈光的燈快速熱退火(LRTA)法或類似法之快速加熱法可以被使用。另外，對於第一熱處理，以具有波長低於或等於450nm的光照射加熱可以於同時加以執行。受到用以高度純化的第一熱處理的氧化物半導體層係在以下條件下受到加熱，其中當第一熱處理後的氧化物半導體層係以熱脫附頻譜儀(TDS)同時溫度增加至450℃時，兩峰值水之中在約300℃的一峰值並未被檢出。因此，即使對包含受到熱處理以高度純化的氧化物層之電晶體執行TDS至450℃，至少在約300℃的水的峰值並未檢出。
因為結晶成長係執行於沒有多結晶層作為結晶成長的晶種的狀態，所以，較佳地，第一熱處理可以被以高溫執行短時間，使得只有由一表面執行結晶成長。另外，當氧化物半導體層的表面為平坦時，可以取得想要的平板狀多結晶層。因此，較佳地，基礎成份，例如絕緣層或基板的平坦度儘可能地高。平坦度的增加係有效地，因為與基礎成份的整個表面接觸的多結晶層可以容易形成。例如，氧 化物半導體層的平坦度係大約相等於商用矽晶圓的平坦度，例如，在表面粗糙度的高度差，在1μm×1μm區域以AFM量測係低於或等於1nm，較佳0.2nm。
在多結晶層中，當包含在氧化物半導體中之In的電子雲彼此重疊並彼此連接時，導電率σ增加。因此，包含多結晶層的電晶體可以具有高場效遷移率。
使用以第一熱處理形成之板狀多結晶層作為晶種，以執行結晶成長的一方法係參考圖1A、1B及1C加以描述如下。
步驟的順序概述如下：第一氧化物半導體層係形成在基礎成份之上；用以高純化之第一熱處理被執行；其結晶方向對準之多結晶層係以與用以高度純化的第一熱處理相同的步驟被形成在第一氧化物半導體層的表面上；該第二氧化物半導體層係堆疊於其上；及再者，用以結晶化的第二熱處理係被執行，使得藉由使用多結晶層在第一氧化物半導體之表面上作為晶種而結晶化第二氧化物半導體層。
在第一熱處理中，結晶成長係由結晶層作為結晶成長的晶種並未出現的狀態時自表面執行；而在第二熱處理中，出現有作為晶種的板狀多結晶層。因此，較佳地，第二熱處理係以結晶成長可以執行之最低溫度執行長時間，因為可以取得有利結晶度。為第二熱處理所取得之結晶成長方向對應於由下部份的向上方向，即，由基板側至基板側(也稱為再結晶方向)並與第一熱處理不同的方向。另外，因為第一熱處理所取得之多結晶層係再次為第二熱處 理所加熱，所以，多結晶層的結晶性進一步增加。
圖1A顯示當用以結晶化的第一熱處理被執行於被形成在基礎成份500上之第一氧化物半導體層的狀態。第一熱處理係執行於氧氣氛中、氮氣氛中、或超級乾空氣氣氛中，以高於或等於450℃及低於或等於850℃，較佳高於或等於550℃及低於或等於750℃執行。再者，熱處理可以被執行，使得在惰性氣體氣氛中之溫度上升，然後，氣氛被切換至含氧的氣氛，或者，可以在氧氣氛中執行熱處理。在第一熱處理後，第一氧化物半導體層變成板形多結晶的第一氧化物結晶成份501，其c-軸垂直對準一表面。
圖1B為第二氧化物半導體層502的形成後的狀態的剖面圖。第二氧化物半導體層502係藉由濺鍍法形成，可以使用例如具有In：Ga：Zn=1：1：1[原子比]的金屬氧化物靶材的金屬氧化物靶材或具有In：Ga：Zn=1：1：2的金屬氧化物靶材。
圖1C顯示第二熱處理後的剖面圖。藉由第二熱處理，結晶成長在使用第一氧化物結晶成份501的結晶層作為晶種，朝向第二氧化物半導體層502的表面向上進行。結果，形成第二氧化物結晶成份503b，使得所有結晶成份為c-軸對準。
第二熱處理也可以被稱為脫水或脫氫，其係用以自氧化物半導體層移除H、OH或類似物。當在惰性氣氛中之溫度上升然後氣氛切換到包含氧的氣氛，或當使用氧氣氛時，第二熱處理也可以稱為額外氧化處理。
再者，在第一熱處理中取得之多結晶層係在第二熱處理中再次加熱；因此，取得第三氧化物結晶成份503a，其中，結晶性被進一步改良。
在氧化物半導體層中之氫濃度係低於或等於1×1018cm-3，較佳地低於或等於1×1016cm-3，更好實質為零。氧化物半導體層的載子密度係低於1×1012cm-3，較佳係低於1.45×1010cm-3，其係低於或等於量測限制。即，氧化物半導體層的載子密度係儘可能地接近零。再者，氧化物半導體的能帶隙係大或等於2eV，較佳大於或等於2.5eV，更好是大於或等於3eV。注意氧化物半導體層的氫濃度可以藉由二次離子質譜儀(SIMS)量測。載子密度可以藉由霍爾效應量測法加以量測。低載子密度Nd可以藉由使用電容電壓(CV)量測法的量測結果及公式1加以取得。
另外，可以認為圖1C顯示兩層結構，其中第三氧化物結晶成份503a係設在基礎成份500之上並與之接觸，及第二氧化物結晶成份503b係堆疊於其上。對於第一氧化物結晶成份501及第二氧化物結晶成份503b的材料並沒有特殊限定，只要是可以取得c-軸垂直對準於表面的多結晶即可。第一氧化物結晶成份501及第二氧化物結晶成份503b的材料可以不同或可以包含相同成份。“包含相同成份”表示相同元素包含於其中。
注意當使用包含相同成份的氧化物半導體材料時，於第三氧化物結晶成份503a及第二氧化物結晶成份503b間之邊界並不清楚，如同圖1C中之虛線所示，因此，取得一單層結構。
以此方式，由一堆疊第三氧化物結晶成份503a及第二氧化物結晶成份503b所形成之多結晶層可以藉由分開執行兩熱處理之結晶成長取得。
注意在圖1A中，結晶方向相對對準於第一氧化物半導體層的表面的板形結晶層的結晶成長以該表面的深度方向進行；因此，多結晶層可以被形成，而不會被基礎成份所影響。
所述的為一種機制例子，其中結晶層被形成在例如In-Ga-Zn-O膜的該第一氧化物半導體層的表面上，該結晶層的結晶方向係相對地對準。藉由熱處理，包含在In-Gz-Zn-O膜中之鋅被分散並集中在表面附近，並變成結晶成長的晶種。在結晶成長時，在水平方向(平行於表面的方向)中之結晶成長較在深度方向(垂直於表面的方向)之結晶成長更強；因此，形成板形多結晶層。即，第一氧化物半導體層在a-b面之方向較在c-軸方向似更易結晶。另外，在結晶中之a-b面並未彼此對應。另外，因為在In-Ga-Zn-O膜的表面上之空間係為自由空間，所以，在此自由空間中向上進行的結晶成長並不會發生。這些是假設當TDS量測係執行至450℃，In及Ga的峰值並不會被檢出，但鋅的峰值係在真空熱狀況中檢出，尤其在約300℃ 附近。注意，可以確認TDS量測係執行於真空中，及鋅的發射係由約200℃的溫度檢出。
可以認為具有大厚度的板狀可以以此一狀態加以形成，其中執行兩次沈積氧化物半導體膜，使得作為結晶成長的晶種的多結晶層係被形成然後沈積第二膜，然後，執行結晶成長。因此，於此說明書中所揭示之方法極端有效。
另外，該方法也有用，在於可以取得具有a-b面平行於一表面並為c-軸對準於垂直於該表面的結晶層，而不管基礎成份的材料。
使用金屬氧化物，典型In-Ga-Zn-O膜所形成之裝置係與使用單晶矽所形成之裝置、使用SiC形成之裝置、及使用GaN形成之裝置完全不同。
至於寬能帶隙半導體，SiC(3.26eV)及GaN(3.39eV)係為已知。然而，SiC及GaN為昂貴材料。再者，SiC及GaN需要1500℃或更高之處理溫度；因此，實際上不可能形成其薄膜在玻璃基板上。
再者，SiC或GaN結晶結構只有單晶。因此，需要以PN接面控制及需要更完整單結晶化。因此，因為不經意混合在製程中之少量雜質作為施體或授體，所以，載子濃度具有下限。相反地，金屬氧化物可以具有任何非晶結構、多結晶結構、及單結晶結構。金屬氧化物的一特點為等效於PN接面的能帶控制係為利用各個對χOS+1/2EgOS、對χOS+1/2EgOS、源極與汲極的功函 數、金屬氧化物的電子親和性、及能帶寬度之特性執行，而不使用PN接面作控制。
典型為In-Ga-Zn-O膜的金屬氧化物具有能帶隙，其係為三倍寬於該單結晶矽的能帶隙並因為相較於SiC有低製造成本，所以為較便宜材料。
In-Ga-Zn-O的能帶隙為3.05eV。本質載子密度係根據此值加以計算。已知在固態中之電子的能量分佈f(E)係根據由下式所代表的費米-狄瑞克統計。
當載子密度不很高(不會消失)的一般半導體時，滿足以下關係表示式。
[公式3]|E-E F |>kT
因此，公式(1)的費米狄瑞克分佈可以用以下公式代表的波滋曼分佈的公式所近似。
當半導體的本質載子密度(ni)係以公式(3)計算時，可以取得以下公式。
然後，Si及In-Ga-Zn-O的狀態(Nc及Nv)之有效 密度值及其能帶隙(Eg)係被代入公式(4)及本質載子密度被計算。結果係示於表1中。
可以發現，當相較於Si，In-Ga-Zn-O具有極端低本質載子密度。當選擇3.05eV值作為IGZO的能帶隙時，可以認為Si的載子密度大約1017倍於In-Ga-Zn-O者，假設費米-狄瑞克分佈原理可以應用至本質載子密度。
在氧化物半導體時，薄氧化物半導體膜可以藉由以由室溫至400℃的加熱溫度，藉由濺鍍法形成，及最大處理溫度可以被設定為高於或等於300℃及低於或等於800℃的一溫度。當最大處理溫度被設定為低於或等於玻璃的應變點的溫度時，薄氧化物半導體膜可以被形成於大區域玻璃基板之上。因此，由工業化觀點看來，重要的是製造能帶隙寬大的金屬氧化物，利用高於或等於300℃及低於或等於800℃的最大處理溫度。
現今已經報告的金屬氧化物具有非晶狀態、多結晶狀態、或單結晶狀態並透過大約1500℃的高溫的處理取得。然而，如上所述，c-軸對準的薄多結晶係以相對低溫度形成，該方法中，形成金屬氧化物的板形多結晶，然後，使用該金屬氧化物的板形結晶作為晶種，執行結晶成 長。再者，如果可能形成較厚多結晶，則工業應用進一步擴展。注意為了取得細微厚多結晶膜，基板的平坦度及平滑度較佳為高的。這是因為基板的少量不均造成c-軸的本地移位，在結晶成長進行時，由於相鄰結晶間之c-軸方向差，造成例如結晶轉移的缺陷。
注意，使用包含板形結晶層的氧化物半導體層，可以取得高場效遷移率電晶體。另外，可以取得具有低關斷電流的電晶體。另外，可以取得所謂常斷開關元件，使得可以提供具有低功率消耗的半導體裝置。
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣層
403‧‧‧第一氧化物半導體層
404‧‧‧第二氧化物半導體層
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧氧化物絕緣層
430‧‧‧氧化物半導體堆疊
431‧‧‧島狀氧化物半導體堆疊
432‧‧‧氧化物半導體堆疊
470‧‧‧電晶體
500‧‧‧基礎成份
501‧‧‧第一氧化物結晶成份
502‧‧‧氧化物半導體層
503a‧‧‧氧化物結晶成份
503b‧‧‧氧化物結晶成份
520‧‧‧基礎成份
531‧‧‧氧化物結晶成份
532‧‧‧氧化物成份
533a‧‧‧氧化物結晶成份
33b‧‧‧氧化物結晶成份
580‧‧‧基板
581‧‧‧電晶體
583‧‧‧絕緣層
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
590a‧‧‧黑區域
590b‧‧‧白區域
594‧‧‧空腔
595‧‧‧填料
596‧‧‧基板
1501‧‧‧玻璃基板
1502‧‧‧像素部份
1503‧‧‧閘極驅動器
1504‧‧‧閘極驅動器
1505‧‧‧類比開關
1506‧‧‧FPC
1507‧‧‧FPC
1508‧‧‧FPC
1509‧‧‧FPC
1701‧‧‧玻璃基板
1702‧‧‧像素部份
1703‧‧‧閘極驅動器
1704‧‧‧閘極驅動器
1705‧‧‧源極驅動器
1706‧‧‧FPC
1707‧‧‧FPC
1711‧‧‧玻璃基板
1712‧‧‧像素部份
1713‧‧‧閘極驅動器
1714‧‧‧閘極驅動器
1715‧‧‧閘極驅動器
1716‧‧‧閘極驅動器
1717‧‧‧源極驅動器
1718‧‧‧源極驅動器
1719‧‧‧源極驅動器
1720‧‧‧源極驅動器
1721‧‧‧FPC
1722‧‧‧FPC
1723‧‧‧FPC
1724‧‧‧FPC
2700‧‧‧e-book讀取器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部份
2707‧‧‧顯示部份
2711‧‧‧鉸鏈
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧喇叭
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧喇叭
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指示裝置
2807‧‧‧攝像鏡頭
2808‧‧‧外部連接終端
2810‧‧‧太陽電池
2811‧‧‧外部記憶體槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部份
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧針筆
3023‧‧‧顯示部份
3024‧‧‧操作鈕
3025‧‧‧外部界面
3051‧‧‧主體
3053‧‧‧接目鏡
3054‧‧‧操作開關
3055‧‧‧顯示部份(B)
3056‧‧‧電池
3057‧‧‧顯示部份(A)
4001‧‧‧基板
4002‧‧‧像素部份
4003‧‧‧信號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧密封劑
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶單元
4015‧‧‧連接終端電極
4016‧‧‧終端電極
4018‧‧‧FPC
4019‧‧‧非等向導電層
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧相對電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4035‧‧‧喇叭
4040‧‧‧導電層
4501‧‧‧基板
4502‧‧‧像素部份
4503a‧‧‧信號線驅動器電路
4503b‧‧‧信號線驅動器電路
4504a‧‧‧掃描線驅動器電路
4504b‧‧‧掃描線驅動器電路
4505‧‧‧密封劑
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧電晶體
4510‧‧‧電晶體
4511‧‧‧發光單元
4512‧‧‧電致發光層
4513‧‧‧電極層
4515‧‧‧連接終端電極
4516‧‧‧終端電極
4517‧‧‧電極層
4518a‧‧‧FPC
4518b‧‧‧FPC
4519‧‧‧非等向導電層
4520‧‧‧分隔壁
4540‧‧‧導電層
4541‧‧‧絕緣層
4544‧‧‧絕緣層
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部份
9605‧‧‧台座
9607‧‧‧顯示部份
9609‧‧‧操作鍵
9610‧‧‧遙控器
在附圖中：圖1A至1C為顯示本發明實施例之剖面圖；圖2A至2E為顯示本發明實施例之製造步驟的剖面圖；圖3A及3B為本發明實施例之俯視圖與剖面圖；圖4A及4B為本發明實施例之顯示裝置的視圖；圖5A及5B為本發明實施例之顯示裝置的時序圖；圖6A及6B為本發明實施例之顯示裝置的示意圖；圖7顯示於閘極的上升時間與顯示裝置的尺寸間之關係；圖8顯示源極線的等待；圖9為移位暫存器實施例示意圖；圖10A及10B顯示移位暫存器的時序； 圖11顯示源極線的寫入；圖12顯示源極線的寫入；圖13為包含氧化物半導體的底閘極電晶體的縱向剖面圖；圖14為沿著圖13的線A-A’之剖面的能帶圖(示意圖)；圖15A顯示正電位(+VG)被施加至閘極(GE)的狀態；及圖15B顯示負電位(-VG)被施加至閘極(GE)的狀態；圖16為真空位準與金屬的功函數(M)間之關係及真空位準與氧化物半導體的電子親和性(χ)間之關係示意圖；圖17A至17C為顯示本發明實施例之製造步驟的剖面圖；圖18A及18B為本發明實施例之俯視圖及剖面圖；圖19A及19B為本發明實施例之俯視圖及剖面圖；圖20為本發明實施例之剖面圖；圖21A至21E各個為電子裝置的例子；及圖22為電子裝置的例子。
以下，本發明實施例將參考附圖更詳細描述。然而，本發明並不限於以下說明，可以為熟習於本技藝者所了解，於此所揭示之模式及細節可以以各種方式加以修改。 因此，本發明並不建立為限制至實施例之說明。
(實施例1)
圖4A及4B顯示本發明之實施例。圖4A顯示一顯示裝置，設有像素部1502、閘極驅動器1503及1504、及類比開關1505，用以驅動源極線，這些被積集於玻璃基板1501上。類比開關1505被用以驅動源極線的理由如下。例如，當全高畫質顯示裝置時，有5760(1920×RGB)源極信號線。當源極驅動器未形成在與源極信號線相同的基板上時，源極信號線的終端各個連接至源極驅動器的終端。因此，有問題在於由於機械碰撞或類似情形，容易發生一終端的接觸故障。終端數量的減少係有效於更少之接觸故障。因此，一目的為藉由在與源極信號線相同的基板上形成類比開關陣列及以分時方式選擇地將RGB的各個終端連接至源極驅動器，來降低終端數量。
圖4B顯示類比開關1505的等效電路。在例示於圖4B的例子中，源極驅動器的1920輸出終端及類比開關陣列的3終端控制閘極將使連接至顯示裝置的外部的終端數量總數為1923，其大約為未使用驅動源極線的類比開關陣列時的此等終端數量的三分之一。這些終端係連接至FPC1506、1507、1508及1509。另一方面，相較於執行分時法，連接至類比開關的源極驅動器需要被操作三倍快及用以寫入源極信號線的時間需要被降低為三分之一。為了降低寫入源極信號線的時間，重要的是，改良用於類比 開關的電晶體的電流容量。
圖5A顯示執行分時法的時序。當未執行分時法時，源極線可以在一線週期被寫入。當執行分時法時，源極線需要在一線週期的三分之一或更少時間內寫入。再者，近年來，雙框率驅動法、四框率驅動法及類似法係被廣泛用於改良在顯示裝置中移動影像的特徵。這些驅動方法針對改良於電視裝置中之框間完成影像的影像之解析度，於電視廣播仍以一般速度進行時。
因此，顯示裝置需要操作於雙框率或四框率。圖5B顯示一般框率、雙框率、及四框率的週期。在圖5A中，閘極時脈的脈寬“a”對應於一水平線週期，其中，一源極線需要被寫入。如圖5B所示，在一般框率(60Hz的框率)之“a”的值為15.3μs、在雙框率(120Hz的框率)為7.63μs、及在四框率(240Hz的框率)為3.81μs。
顯示裝置需要在這些寫入週期內完成源極線的寫入。藉由改良包含氧化物半導體之電晶體的遷移率，這些可以被滿足。“顯示裝置”於此表示包含電晶體的顯示裝置，例如，液晶顯示裝置、有機EL顯示裝置或電子紙。
(實施例2)
圖6A及6B各個例示一顯示裝置實施例，其設有源極驅動器。圖6A顯示一例子，其中在玻璃基板1701上，設有像素部1702、閘極驅動器1703及1704、及源極驅動器1705。閘極驅動器1703及1704與源極驅動器1705被 供給有來自FPC1706及1707的信號。顯示裝置的左側及右側分別設有閘極驅動器1703及閘極驅動器1704，及一像素被驅動；因此，相較於閘極驅動器被只設在一側者，驅動可以以一半的驅動能力執行。
圖6B顯示一例子，其中在玻璃基板1711之上，在顯示裝置的上側及下側設有一像素部1712、閘極驅動器1713、1714、1715及1716，在顯示裝置的左側及右側，設有源極驅動器1717、1718、1719及1720。閘極驅動器及源極驅動器被供給以來自FPC1721、1722、1723及1724的信號。以此配置，顯示可以被執行，只要各個驅動器具有用以只驅動顯示裝置的四分之一的驅動能力即可。全高畫質顯示裝置時，顯示裝置可以被以驅動器驅動，各個驅動器具有驅動QHD(四分之一高解析度)顯示裝置的能力。因此，依據本發明，有可能全高畫質顯示裝置具有大約100吋的尺寸，被以包含氧化物半導體的電晶體，以雙框率驅動，氧化物半導體中之場效遷移率係被改良為高於或等於50cm2/Vs，較佳100cm2/Vs。
(實施例3)
當使用類比信號用以驅動源極線的計算結果係被顯示如下。計算係在具有240Hz(四框率)的框頻率之100吋液晶顯示裝置下完成。如上所述，源極線需要在四框率在0.7μs內被寫入。在此時，用於類比開關以取樣的電晶體具有L/W=3μm/1500μm，100cm2/Vs的場效遷移率、及1.5 伏的臨限電壓。源極信號線具有0.01歐姆/平方的片電阻，2.08千歐姆的電阻、18.5pF的電容、及6μm的線寬。一目標為執行寫入，直到源極線電位到達預期值的99.9%。
圖7顯示閘極線上升時間及顯示裝置的大小間之關係。當閘極配線的最大延遲時間被設定為0.5μs時，閘極線的延遲時間可以滿足甚至100吋顯示裝置的需求。在此計算中，閘極線的片電阻為0.1歐姆/平方，及電容為41.3pF、及線寬為23μm。
圖8顯示寫入源極線的計算結果。寫入係於取樣脈衝為高的同時被執行，及操作係被執行，使得輸入信號的電位及寫入源極線的電位接近。圖8顯示取樣脈衝的電位、輸入信號的電位、及源極線的點電位，其電位與輸入信號具有最大差異。如圖8所示，源極線寫入電位的99.9%可以在輸入信號上升後0.2μs內完成。因此，加入有類比開關，用以驅動源極線的100吋全高解析顯示裝置可以藉由改良包含氧化物半導體的電晶體的遷移率，而以四框率驅動。雖然於此計算係針對100吋顯示裝置，但顯示裝置的尺寸並不限於此。具有100吋或更小尺寸的顯示裝置可以接受。再者，具有100吋或更大尺寸的顯示裝置係可接受，以在場效遷移率的進一步改良及寫入電阻的進一步降低。
(實施例4)
當移位暫存器被使用作為源極驅動器，用以驅動源極線時，解釋計算結果。示於圖9的設定/重設移位暫存器係被使用。再者，計算係假設源極驅動器被安排如圖6B所示加以完成。取樣係一次執行960移位暫存器。全高解析度顯示裝置的區域的四分之一係為一源極驅動器所寫入，使得予以取樣的點為960×RGB=2880。一次取樣960移位暫存器所需之移位暫存器的級數量為30級。圖10A顯示此情形的時序圖。圖10B顯示依據圖10A設定的週期。源極驅動器的時脈頻率對應示於圖10B的時間週期B的兩倍的倒數。
驅動顯示裝置所需的時脈頻率係如下：當以一般框率驅動時為579kHz；當以雙框率驅動時為1.15MHz；及當以四框率驅動時為2.31MHz。移位暫存器只有在場效遷移率為100cm2/Vs時，才可以在上述條件下操作。在此時，寫入源極線的可允許時間如下：一般框率為0.43μs；雙框率為0.22μs；及在四框率為0.11μs。對於源極驅動器的容量為足夠，但源極驅動器的延遲時間為一問題。當100吋顯示裝置時，實際驅動對應於50吋顯示裝置；因此，在此時之源極線的條件如下：源極信號線的片電阻為0.01歐姆/平方；源極線的電阻為1.04千歐姆；源極線的電容為9.3pF；及線寬為20μm。
圖11顯示源極線的延遲時間。當為100吋顯示裝置時，配線延遲為30ns；因此，寫入需要在可允許時間的大約60%內完成。因此，100吋顯示裝置很難執行寫入。圖 11顯示具有四框率的框頻率的10吋顯示裝置的資料。於此，顯示取樣脈衝的電位、輸入信號的電位、及源極線點的電位，其電位具有與輸入線最大的差。當取樣脈衝為高時寫入被執行於一週期中，及操作係被執行使得輸入信號的電位等於源極線的電位。在輸入信號上升後，輸入信號的電位在大約0.07μs內到達其最大值的99.9%，這表示10吋顯示裝置可以操作於四框率。
圖12顯示框頻率為雙倍速之120Hz及顯示裝置大小為100吋時的計算結果。該頻率以外之條件與上述相同。於此，顯示取樣脈衝的電位、輸入信號的電位、及源極線點的電位，其電位與輸入信號具有最大差。當取樣脈衝為高時，寫入係被執行於一週期中，及操作係被執行，使得輸入信號的電位等於源極線的電位。在輸入信號上升後，輸入信號的電位於大約0.13μs內到達其最大值的99.9%。在此時，這表示即使在100吋顯示裝置中，寫入的99.9%可以在允許時間內被執行。因此，以100cm2/Vs的遷移率，即使在加入有源極驅動器的100吋的顯示尺寸的顯示裝置可以操作於雙框率。
(實施例5)
在此實施例中，將參考圖1A至1C、圖2A至2E及圖3A與3B，描述用以製造電晶體的製程例。
首先，一導電膜被形成在基板400之上，該基板為具有絕緣面，然後，使用利用光罩之光微影步驟，設置有一 閘極電極層401。
至於基板400，尤其，較佳使用完成大量生產的玻璃基板。至於，用於基板400的玻璃基板，當予以執行在後續步驟中的加熱處理的溫度為高時，可以使用應變點高於或等於730℃的玻璃基板。至於基板400，可以使用例如，鋁矽酸鹽玻璃、鋁硼酸鹽玻璃、或硼矽酸鋇玻璃之玻璃材料。注意，藉由包含較氧化硼為大量的氧化鋇(BaO)，可以使用由更實際用途作成之抗熱玻璃基板。因此，較佳使用包含BaO及B2O3，使得BaO的量係大於B2O3的玻璃基板。
作為基礎層的絕緣層可以設在基板400與閘極電極層401之間。基礎層具有防止雜質元素由基板400擴散的功能，並可以使用氮化矽層、矽氧化物層、氮氧化矽層、及氧氮化矽層之一或更多，以形成單層或堆疊層結構。
金屬導電層可以被使用作為閘極電極層401。至於金屬導電層的材料，較佳使用，由Al、Cr、Cu、Ta、Ti、Mo、及W選出之元素、包含任一這些元素作成成份之合金、包含任一這些元素的合金或類似物。例如，較佳為其中堆疊有鋁層於鈦層之上及一鈦層堆疊於該鋁層的三層結構、或其中一鋁層堆疊於鉬層之上及鉬層堆疊於鋁層之三層結構。不必說，金屬導電層可以具有單層結構、兩層結構、或其中堆疊有四層或更多層的結構。當隨後執行熱處理時，較選擇可以忍受熱處理的溫度的材料用於閘極電極層401。
再者，閘極絕緣層402係被形成在該閘極電極層401之上。閘極絕緣層402可以藉由電漿CVD法、濺鍍法或類似法，形成以具有氧化矽層、矽氮化物層、氧化鉿層、氧氮化矽層、或氮化氧化矽層的單層、或其堆疊層。例如，使用包含氮化矽膜及氧化矽膜的堆疊。閘極絕緣層402的厚度大於或等於50nm及少於或等於200nm。
在此實施例中，閘極絕緣層402係使用高密度電漿設備形成。於此，高密度電漿設備表示一設備，其可以實現具有高於或等於1×1011/cm3的電漿密度。例如，電漿係藉由施加高於或等於3kW及低於或等於6kW的微波功率而產生，使得形成絕緣膜。
單矽烷氣體(SiH4)、氧化亞氮(N2O)、及稀有氣體係被引入一室內作為來源氣體，以在高於或等於10Pa及低於或等於30Pa的壓力，產生高密度電漿，使得絕緣膜被形成在具有絕緣面的基板上，例如玻璃基板上。隨後，單矽烷氣體的供給被停止，及氧化亞氮(N2O)及稀有氣體被引入，而不曝露至空氣，使得電漿處理可以被執行於絕緣膜的表面上。至少在絕緣膜形成後，藉由引入氧化亞氮(N2O)及稀有氣體而在該絕緣膜表面上執行電漿處理。透過上述處理程序形成之絕緣膜具有小厚度並對應於一絕緣膜，其可靠度即使在例如具有少於100nm厚度時仍可以確保。
在形成閘極絕緣層402時，引入室內的單矽烷氣體(SiH4)至氧化亞氮(N2O)的流率係在1：10至1：200 的範圍內。另外，至於引入室內的稀有氣體，可以使用氦、氬、氪、氙、或類似物。尤其，較佳使用較便宜的氬。
另外，因為使用高密度電漿設備形成之絕緣膜可以具有一些厚度，所以，絕緣膜具有優良步階覆蓋。再者，至於使用高度電漿設備形成之絕緣膜，可以準確地控制薄膜的厚度。
透過上述處理程序所形成之絕緣膜係與使用傳統平行板PCVD設備形成之絕緣膜大大不同。透過上述處理程序形成之絕緣膜的蝕刻率係低於使用傳統平行板PCVD設備形成之絕緣膜的蝕刻率10%或更多，或當以相同蝕刻劑彼此比較蝕刻率時20%或更多。因此，可以認為使用高密度電漿設備形成之絕緣膜為密質膜。
在此實施例中，使用高密度電漿設備形成之具有100nm厚的氧氮化矽膜(也稱為SiOxNy，其中x>y>0)係被使用作為閘極絕緣膜402。
然後，具有厚度大於或等於2nm及小於或等於15nm的第一氧化物半導體層係形成在閘極絕緣層402之上。第一氧化物半導體層可以藉由濺鍍法在稀有氣體(典型，氬)氣氛、氧氣氛、或包含稀有氣體(典型，氬)及氧的混合氣氛中被形成。
另外，較佳地，在氧化物半導體膜沈積之前、之時或之後，較佳保持於濺鍍設備中之濕氣或類似物可以被移除。為了移除在濺鍍設備中之殘留濕氣，可以使用吸附型 真空泵。可以使用泵例子包含冷凍泵、離子泵、或鈦昇華泵。真空單元可以為設有冷阱的渦輪泵。在以冷凍泵抽真空的濺鍍設備中，氫原子、含氫原子的化合物，例如水(H2O)可以被移除，藉以可以減少在沈積室中所形成之氧化物半導體膜中之雜質濃度。
在此實施例中，具有5nm厚的第一氧化物半導體層係被形成在氧氣氛中、氬氣氛中、或氬及氧的混合氣氛中，在以下條件：使用氧化物半導體靶材(In-Ga-Zn-O為主氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：2[莫耳比]，即，In：Ga：Zn=1：1：1[原子比]，在基板與靶材間之距離為170mm，及壓力為0.4Pa、及直流(DC)功率源為0.5kW。或者，作為氧化物半導體靶材，可以使用具有In：Ga：Zn組成物比=1：1：0.5[原子比]或In：Ga：Zn=1：1：2[原子比]。在此實施例中，因為結晶化為藉由在隨後步驟執行熱處理而故意作成，較佳使用氧化物半導體靶材，其中容易造成結晶化。
另外，氧化物半導體的靶材中所包含的氧化物半導體具有80%或更多之相對密度，較佳95%或更多，更好是99.9%或更多。可以降低氧化物半導體膜中之雜質濃度，其中該氧化物半導體膜係使用具有相對高密度的靶材形成，及因此可以取得具有優良電特性或高可靠度的電晶體。
再者，預熱處理較佳在第一氧化物半導體層沈積前被執行，以移除殘留在濺鍍設備的內壁、在靶材的表面上或 在靶材材料的內部的濕氣或氫。至於預熱處理，在沈積室的內部被加熱的同時，重覆在降低壓力下，將沈積室內部被加熱至高於或等於200℃及低於或等於600℃的方法與氮或惰性氣體的引入及排氣的方法，及可以給定類似法。
再者，第一氧化物半導體層受到第一加熱處理，使得其至少部份被結晶化。在第一熱處理中，使用高於或等於450℃及低於或等於850℃的溫度。另外，加熱時間係長於或等於1分鐘及短於或等於24小時。藉由第一熱處理，形成第一氧化物半導體層403，其為由表面進行之結晶成長所取得之多結晶層(見圖2A)。再者，在表面上形成之結晶層具有一表面平行於a-b平面及c-軸垂直對準該結晶層的表面。在此實施例中，描述一例子，其中整個第一氧化物半導體膜係被作成，以藉由第一熱處理取得一結晶(也稱為共成長(CG)結晶)。
注意的是，在第一熱處理中，較佳地，水、氫、及類似物並未包含在氮、氧中，或者，例如氦、氖或氬的稀有氣體。另外，較佳地氮、氧或例如氦、氖、或氬的稀有氣體係被引入熱處理設備中，至6N或更多，更好為7N或更多。再者，第一熱處理可以在乾空氣氣氛中執行，以H2O濃度低於或等於20ppm。
在此實施例中，在乾空氣氣氛中之熱處理以700℃被執行1小時，作為第一熱處理。
另外，當溫度在第一熱處理中增加時，爐內可以被設定至氮氣氛，及當冷卻被執行時，爐內側可以被切換至氧 氣氛。藉由在氮氣氛中執行脫水或脫氫並切換氣氛至氧氣氛，氧可以供給入第一氧化物半導體層，使得可以取得i-型氧化物半導體層。
再者，厚度大於至少第一氧化物半導體層403小於或等於10μm的第二氧化物半導體層404係被形成在板形多結晶的第一氧化物半導體層403之上(圖2B)。注意，對於適用予以製造的裝置的第二氧化物半導體層404之厚度可以藉由實務者所適當決定。例如，當製造底閘極電晶體時，第一氧化物半導體層403及第二氧化物半導體層404的總厚度可以大於或等於10nm並小於或等於200nm。
至於第二氧化物半導體層404，可以使用例如In-Sn-Ga-Zn-O膜的四成份金屬氧化物膜、例如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、或Sn-Al-Zn-O膜的三成份金屬氧化物膜、例如In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜或In-Mg-O膜的兩成份金屬氧化物膜、或In-O膜、Sn-O膜、或Zn-O膜。
較佳地，第一氧化物半導體層403及第二氧化物半導體層404可以使用包含相同成份的材料所形成或具有結晶結構及彼此接近的結晶常數(失配小於或等於1%)。當使用包含相同成份的材料時，以第一氧化物半導體層403的多結晶層使用作為晶種以結晶成長，在後續結晶化步驟期間容易執行。另外，當使用包含相同成份的材料時，例 如黏著力或電特性的界面特性係較佳的。
再者，執行第二熱處理，使得結晶成長使用第一氧化物半導體層403的結晶層作為晶種而執行。第二熱處理係執行於高於或等於450℃的溫度及低於或等於850℃的溫度，較佳高於或等於550℃及低於或等於650℃。另外，加熱時間係長於或等於1分鐘及短於或等於24小時。藉由第二熱處理，第二氧化物半導體層結晶化。以此方式，可以取得板形結晶化氧化物半導體堆疊430(見圖2C)。
板形結晶係較佳為單結晶，其係c軸對準於垂直於氧化物半導體層表面的方向。如果板形結晶不是單結晶體，則板形結晶係較佳為多結晶，其中，各個結晶的a-軸及b軸係對準於通道形成區並c軸對準於垂直於氧化物半導體層表面的方向。注意的是，當氧化物半導體層的基礎的表面不均勻，則板形結晶為多結晶。
為了描述上層概念以容易了解圖2A、2B及2C的步驟，放大示意圖係被顯示於圖1A、1B及1C。
圖1A顯示第一氧化物結晶成份501，其已經受到第一熱處理，以在基礎成份500上結晶化。圖1A對應於圖2A，及基礎成份500對應於閘極絕緣層402。圖1B對應於圖2B並為在沈積第二氧化物半導體層502後之時之剖面圖。圖1C對應於圖2C並為在第二熱處理後時之剖面圖。藉由第二熱處理，取得由結晶層所形成之第三氧化物結晶成份503a，其結晶方向係高度對準。當如圖1C所示使用包含相同成份的氧化物半導體材料形成第一氧化物成 份及第二氧化物成份時，使用第三氧化物結晶成份503a的結晶成作為核心，結晶成長向上進行朝向第二氧化物成份的表面，及形成第二氧化物結晶體成份503b，使得所有結晶成份沿著其c-軸對準。因此，在第三氧化物結晶成份與第二氧化物結晶成份間之邊界並不清楚，如同於圖1C中之虛線所示。另外，藉由第二熱處理，在已經被沈積之第二氧化物成份內側係被高度純化為包含非晶氧化半導體的層。
再者，由第一氧化物半導體層及第二氧化物半導體層所形成之氧化物半導體堆疊430係使用光微影步驟被處理成為島狀氧化物半導體堆疊431(見圖2D)。再者，用以形成島狀氧化物半導體堆疊431的抗蝕罩可以使用噴墨法加以形成。以噴墨法形成之抗蝕罩並不需要光罩；因此，製造成本可以降低。
再者，在藉由濺鍍法或類似法在閘極絕緣層402及島形氧化物半導體堆疊431之上形成金屬導電膜之後，執行光微影步驟，使得形成抗蝕罩。然後，金屬導電膜係被選擇地蝕刻，使得金屬電極層被形成。
至於予以作為源極電極及汲極電極(包含使用相同層形成之配線)之金屬導電膜的材料，使用例如Al、Cu、Cr、Ta、Ti、Mo、或W之金屬材料；或其主成份的合金材料係為任一這些金屬材料。另外，可以使用一結構，其中一層高熔點金屬，例如Cr、Ta、Ti、Mo、或W係堆疊在Al、Cu或類似物之金屬層的下側及/或上側。另外，熱 阻可以藉由使用Al材料改良，該Al材料中加入例如Si、Ti、Ta、W、Mo、Cr、Nd、Sc或Y的元素，以防止在Al膜中產生小丘或鬚晶。
例如，金屬導電膜較佳具有三層結構，其中，鋁層係堆疊在鈦層之上及鈦層係堆疊在鋁層之上，或者，三層結構，其中鋁層係堆疊在鉬層之上及鉬層係堆疊在鋁層之上。或者，金屬導電膜可以具有兩層結構，其中鋁層及鎢層被堆疊、兩層結構，其中銅層及鎢層被堆疊、或兩層結構，其中鋁層及鉬層被堆疊。不必說，金屬導電膜可以具有單層結構或包含四或更多層之堆疊層結構。
然後，抗蝕罩被移除，及執行一光微影步驟。抗蝕罩被形成及執行選擇蝕刻，使得源極電極層405a及汲極電極層405b被形成。隨後，抗蝕罩被移除(見圖2E)。注意在此光微影步驟中，在部份例子中，島狀氧化物半導體堆疊431的部份被蝕刻，藉以形成具有凹槽(凹陷部)的氧化物半導體層。
如於圖2E所示，閘極電極層401包含與源極電極層405a(及汲極電極層405b)重疊的區域，這也是一特性。包含在源極電極層405a之緣部份與閘極絕緣層402之步階間之區域，換句話說，即剖面圖中之在源極電極層405a的緣部份與平坦面改變至閘極絕緣層的錐形面之一點間之區域(於此，在圖2E中之Lov區域)。Lov區是重要的，使得載子係被防止流入由於閘極電極層之緣部份的步驟所產生之結晶粒邊界。
另外，在氧化物半導體堆疊432的側面中，與源極電極層405a或汲極電極層405b接觸的結晶層在部份例子中為非晶狀態。
再者，用以形成源極電極層405a及汲極電極層405b的抗蝕罩可以以噴墨法形成。由噴墨法所形成之抗蝕罩並不需要光罩；因此，製造成本可以降低。
為了降低用於光微影步驟用之光罩的數量及降低光微影步驟的數量，蝕刻步驟可以被使用多調罩加以執行，該多調罩係為一曝光罩，光係透過該曝光罩透射，以具有多數強度。使用多調罩形成之光罩具有多數厚度並更可以藉由蝕刻在形狀上改變；因此，抗蝕罩可以在多數蝕刻步驟中使用，以處理為多數圖案。因此，對應於至少兩類型或更多不同圖案的抗蝕罩可以由一多調罩形成。因此，曝光罩的數量可以減少及相關光微影步驟數量也可以降低，藉以實現製程的簡化。
再者，作為保護絕緣膜的氧化物絕緣層407被形成以與氧化物半導體層的部份接觸。
藉由一方法，氧化物絕緣層407可以被形成至至少1nm的厚度，該方法例如適當之濺鍍法中，例如水及氫的雜質並不會進入氧化物絕緣層407中。在此實施例中，300nm厚的氧化矽膜係被一濺鍍法而沈積作為氧化物絕緣層407。在沈積中之基板溫度可以高於或等於室溫及低於或等於300℃。在此實施例中，基板溫度為100℃。藉由濺鍍法之氧化矽膜的沈積係可以執行於稀有氣體(典型為 氬)氣氛、氧氣氛、或稀有氣體(典型為氬)及氧的氣氛中。至於靶材，也可以使用氧化矽靶材或矽靶材。例如，使用矽靶材，氧化矽可以藉由在氧及氮的氣氛中之濺鍍法形成。至於被形成與其電阻降低之氧化物半導體接觸的氧化物絕緣層407，使用無機絕緣膜。典型，使用氧化矽膜、氮化氧化矽膜、氧化鋁膜、或氧氮化鋁膜。再者，例如氮化矽膜或氮化鋁膜之保護絕緣層可以被形成在氧化物絕緣層407之上。
再者，到達閘極電極層401的接觸孔係被形成在氧化物絕緣層407及閘極絕緣層402之中，及電連接至閘極電極層401並供給閘極電位至閘極電極層401的連接電極可以形成在氧化物絕緣層407之上。或者，可以使用如下：到達閘極電極層401的接觸孔係在閘極絕緣層402形成後被形成；連接電極係在其上使用與源極電極層及汲極電極層相同材料加以形成；氧化物絕緣層407係形成在該連接電極之上；到達連接電極之接觸孔係被形成在氧化物絕緣層407中；然後，電連接至連接電極與供給閘極電位至該連接電極的電極係形成在該氧化物絕緣層407之上。
透過上述處理，形成電晶體470(見圖3B)。圖3A顯示電晶體470的俯視圖例。注意圖3B對應於沿著圖3A之虛線C1-C2所取之剖面圖。
電晶體470的一特性為與通道形成區重疊的閘極電極層的頂面係為平坦，也包含有c-軸對準垂直於該平坦面的氧化物成份，及源極電極層或汲極電極層與由於該閘極電 極層的緣部份所產生之步階重疊。當在基板側上有突出部及凹陷部時，在氧化物成份(在此實施例中之氧化物半導體堆疊432)中，結晶成長遇到凹陷部的區域變成具有結晶邊界的多結晶。因此，藉由形成如圖3B所示之Lov區，載子可以防止流入產生於閘極電極層的緣部份中之不均勻的結晶邊界中。因此，在電晶體470中，源極電極層或汲極電極層係設在該閘極電極層的平坦部的部份之上，使得源極電極層或汲極電極層包含與閘極電極層重疊的區域。
不必說，此實施例並不特別限定於示於圖3B中之電晶體470的結構。也可以利用一頂閘極電晶體或底閘極電晶體。例如，為了防止於形成圖2E中之源極電極層及汲極電極層時的蝕刻損壞，其中與通道形成區重疊之氧化物絕緣層係被形成作為通道停止層的通道停止結構係被利用用於此電晶體。
另外，可以作為後閘極的電極層可以被設於氧化物絕緣層407之上。後閘極的電位可以為固定電位，例如0伏，或接地電位，並可以為實際使用者適當地決定。再者，藉由控制施加至後閘極的閘極電壓，可以控制臨限電壓。或者，當臨限電壓被設定為正時，電晶體可以被作動為加強型電晶體。再者，或者，當臨限電壓被設定為負時，電晶體可以操作為空乏型電晶體。例如，包含加強型電晶體與空乏型電晶體的反相器電路(以下，此電路被稱為EDMOS電路)可以被使用作為驅動器電路。驅動器電 路包含至少一邏輯電路部份，及開關部份或緩衝器部份。邏輯電路部份具有包含上述EDMOS電路的電路結構。
現將描述包含氧化物半導體的底閘極電晶體的操作原理。
圖13為包含氧化物半導體的電晶體的縱向剖面圖。氧化物半導體層(OS)係設在閘極電極(GE)之上，其間設有閘極絕緣膜(GI)，及源極電極(S)及汲極電極(D)係設在其上。另外，與氧化物半導體層(OS)的通道形成區域重疊的氧化物絕緣層係設有源極電極(S)及汲極電極(D)。
圖14A及14B為沿著圖13之剖面線A-A’所取之能帶圖(示意圖)。圖14A顯示當源極與汲極具有相同電位(VD=0V)時。圖14B顯示當相對於源極，正電位被施加至汲極(VD>0)時。在圖14B中，黑點(●)及白圈(○)分別代表具有電荷(-q，+q)的電子及電洞。
圖15A及15B為沿著圖13的剖面線B-B’所取之能帶圖(示意圖)，其中，閘極電壓為0伏。圖15A顯示一導通狀態，其中正電位(+VG)被施加至閘極(GE)及載子(電子)流動於源極與汲極之間。圖15B顯示負電位(-VG)被施加至閘極(GE)的狀態，其中，電晶體為關斷狀態(其中少數載子並未流動)。
當氧化物半導體的厚度大約50nm及施體濃度變成少於或等於1×1018/cm3時，藉由純化該氧化物半導體，空乏層散佈於整個氧化物半導體。換句話說，電晶體被視為全 空乏型電晶體。
圖16顯示於真空位準與金屬的功函數(M)間之關係及真空位準與氧化物半導體的電子親和性(χ)間之關係。
因為金屬消失，導電帶與費米階彼此對應。另一方面，傳統氧化物半導體為典型n-型半導體；在此時，費米階(Ef)係遠離位在帶隙之中間的本質費米階(Ei)，並位於更接近導電帶。注意，已知氫在氧化物半導體中為施體，並為造成氧化物半導體為n-型半導體的一因素。
另一方面，本發明之氧化物半導體為本質(i-型)或實質本質氧化物半導體，其係藉由自氧化物半導體中移除n-型雜質的氫並純化氧化物半導體加以取得，使得不是氧化物半導體的主要成份的雜質被儘可能地不包含於其中。換句話說，一特性，即純化i-型(本質)半導體，或接近其間之半導體係被取得，這不是藉由加入雜質，而是儘可能地移除例如氫或水的雜質取得。這使得費米階(Ef)與本質費米階(Ei)在相同位準。
氧化物半導體具有3.05eV至3.15eV的能帶隙。在氧化物半導體的能帶隙(Eg)為3.15eV時，電子親和性(χ)被認為是4.3eV。用以形成源極及汲極電極的鈦(Ti)的功函數係大致等於氧化物半導體的電子親和性(χ)。在此時，用於電子的蕭基能障並未在金屬與該氧化物半導體間之界面處形成。
換句話說，當金屬的功函數(M)及氧化物半導體 的電子親和性(χ)係彼此相等及金屬與氧化物半導體彼此接觸時，取得如圖14A所示之能帶圖(示意圖)。
在圖14B中，黑點(●)代表一電子，及當施加正電位至該汲極時，電子被射入氧化物半導體內阻障體(h)之上並流向汲極。在此時，阻障體(h)的高度取決於閘極電壓及汲極電壓而改變；當施加正汲極電壓時，阻障體(h)的高度係小於在圖14A中之阻障體的高度，圖14A中並未加電壓，即能帶隙(Eg)的1/2。
在此時，電子移動於底部，其在閘極絕緣膜與高度純化氧化物半導體間之界面處的氧化物半導體側上能量係穩定的，如圖15A所示。
另外，在圖15B中，當負電位(逆偏)係施加至閘極電極(GI)時，極端接近零的電流值變成零，因為是少數載子的電洞實質為零。
藉由增加氧化物半導體的純度，使得氧化物半導體包含其主成份以外的雜質儘可能地少，則取得本質(i-型)或實質本質氧化物半導體。因此，具有閘極絕緣膜的界面特性變得明顯。因此，界面特性需要與主體特性分開考慮。因此閘極絕緣膜需要與氧化物半導體形成一較佳界面。例如，較佳使用以CVD法形成之絕緣膜，或由濺鍍法形成之絕緣膜，該CVD法係使用以自VHF帶至微波帶之功率頻率產生之高密度電漿。
氧化物半導體被高度純化及氧化物半導體與閘極絕緣膜間之界面被作成有利的，藉以即使當該單元具有 1×104μm及通道長度3μm時，高度期待電晶體特徵的關斷電流小於或等於10-13安及次臨限擺動(S值)為0.1V/dec.(閘極絕緣膜的厚度：100nm)。
如上所述，氧化物半導體被高度純化，使得氧化物半導體主成份以外之雜質儘可能包含愈少，藉以可以形成具有高遷移率之電晶體及取得電晶體的有利操作。
(實施例6)
在此實施例中，描述當使用包含不同成份的氧化物半導體材料形成之第一氧化物成份及第二氧化物成份，其中使用包含相同於實施例5中所述之成份之氧化物半導體材料形成第一氧化物成份及第二氧化物成份。
在此實施例中，具有5nm厚的第一氧化物半導體層係使用金屬氧化物靶材形成，該靶材並不包含Ga但包含[原子比]1：1的In及Zn。在底閘極電晶體中，因為Ga氧化物為絕緣體，所以當In-Zn-O膜被使用為第一氧化物半導體層的較In-Ga-Zn-O膜使用為第一氧化物半導體層時取得較高之場效遷移率。
再者，執行第一熱處理。雖然取決於例如第一氧化物半導體層與基礎成份520的材料、加熱溫度、及加熱時間(見圖17A)的條件，藉由第一熱處理，由第一氧化物半導體層的表面執行結晶成長，藉以形成包含多結晶的第一氧化物結晶成份531，以到達在第一氧化物半導體層與基礎成份520間之界面。
至於基礎成份520，可以給定氧化物層、金屬層、氮化物層與類似物。藉由第一熱處理，第一氧化物結晶成份531的結晶成長係由第一氧化物半導體層的表面進行於深度方向，而不管基礎成份的材料，該結晶成份包含多結晶，其結晶方向係相當對準。第一氧化物結晶成份531係c-軸對準垂直於該表面。
圖17B為在第二氧化物成份532沈積於第一氧化物結晶成份531後時的剖面圖。在此實施例中，至於第二氧化物成份532，具有厚度50nm的In-Ga-Zn-O膜係使用用於In-Ga-Zn-O為主(In：Ga：Zn=1：1：1[原子比])氧化物半導體的靶材形成。
然後，在沈積第二氧化物成份532後，執行第二熱處理。藉由第二熱處理，結晶成長係被執行，如圖17C所示。如於圖17C所示，使用第一氧化物成份531的結晶層作為晶種，進行向第二氧化物成份表面的結晶成長，使得形成第二氧化物結晶成份533b。
藉由第一熱處理取得之第一氧化物成份531係為第二熱處理所再次加熱以成為第三氧化物結晶成份533a，其結晶性增加。
至於第二氧化物成份532，可以使用其成份與第一氧化物成份531不同的氧化物半導體材料。因此，如於圖17C所示，在第三氧化物結晶成份533a及第二氧化物結晶成份533b間形成邊界。另外，同時也藉由第二熱處理，幾乎包含與閘極絕緣層界面附近的整個第一氧化物半 導體層包含多結晶。
圖17C的結構可以被稱為二層結構，其中第一氧化物結晶成份533a堆疊於基礎成份520上並與之接觸，及第一氧化物結晶成份533b再堆疊於其上。藉由使用不同材料，可以增加電晶體的場效遷移率。另外，藉由使用較In-Ga-Zn-O膜容易結晶的In-Zn-O膜作為結晶成長的晶種，結晶成長係以高效率向上執行，使得In-Ga-zn-O膜可以包含多結晶。
另外，當其中執行有結晶成長及第一氧化物結晶成份作為基礎的第二氧化物結晶成份的材料為相同時被稱為同質磊晶。當其中執行有結晶成長及第一氧化物結晶份作為基礎的第二氧化物結晶成份的材料不同時被稱為異質磊晶。在此實施例中，同質磊晶及異質磊晶的任一可以藉由選擇個別材料而使用。
第一熱處理的條件與第二熱處理的條件係在實施例5所述之條件範圍內。
此實施例可以自由組合實施例5。
(實施例7)
在此實施例中，描述當具有結晶層c-軸對準的堆疊氧化物材料的電晶體被製造及具有顯示功能的半導體裝置(也稱為顯示裝置)，其在像素部份中包含電晶體及在驅動電路中被製造。再者，使用該電晶體的部份或整個驅動器電路可以被形成在與像素部份相同的基板之上，藉以取 得系統面板(system-on-panel)。
顯示裝置包含顯示單元。至於顯示單元，可以使用液晶單元(也稱為液晶顯示單元)或發光單元(也稱為發光顯示單元)。發光單元在其分類中包含一單元，其亮度係為電流或電壓所控制，在其分類中明確地包含無機電致發光(EL)單元、有機EL單元及類似物。再者，可以使用例如電子墨水之顯示媒體，其對比係為電效應所改變。
再者，顯示裝置包含面板，其中密封有顯示單元。顯示裝置關係於在顯示單元於顯示裝置的製程中完成前，單元基板的實施例，及單元基板被設有供給手段，用以供給電流至各個多數像素中之顯示單元。明確地說，單元基板可以為一狀態，其中，只有顯示單元的像素電極被形成，也可以是一狀態，其中予以為像素電極的導電層係被形成，但並未被蝕刻，以形成像素電極，或任何其他狀態。
在此說明書中之顯示裝置表示一影像顯示裝置或一顯示裝置。
在此實施例中，液晶顯示裝置的例子係被描述為本發明實施例之半導體裝置。首先，半導體裝置實施例之液晶顯示面板的外表與剖面將參考圖18A及18B描述。圖18A係為面板俯視圖，其中之電晶體4010及4011包含c-軸對準結晶層之堆疊氧化物材料的半導體層；液晶單元4013係形成在第一基板4001之上，電晶體4010及4011與液晶單元4013係被密封劑4005密封在第一基板4001與第二基板4006之間。圖18B對應於沿著圖18A的線 M-N所取之剖面圖。
密封劑4005係被提供以包圍像素部4002、信號線驅動器電路4003、及掃描線驅動器電路4004，這些係被設在第一基板4001之上。第二基板4006係設在像素部4002、信號線驅動器電路4003、及掃描線驅動器電路4004之上。因此，像素部4002、信號線驅動器部電路4003及掃描線驅動器電路4004係以第一基板4001、密封劑4005及第二基板4006與一液晶層4008密封在一起。
再者，設在第一基板4001之上的像素部4002、信號線驅動器電路4003、及掃描線驅動器電路4004各個包含多數電晶體。圖18B顯示包含在像素部4002中之電晶體4010及包含在掃描線驅動器電路4004中之電晶體4011。絕緣層4020及4021係設在電晶體4010及4011之上。
至於電晶體4010及4011，可以使用描述於實施例5中之包含有c-軸對準結晶層之堆疊氧化物材料的電晶體。在此實施例中，電晶體4010及4011為n通道電晶體。
導電層4040係設在絕緣層4021之與電晶體4011中之氧化物半導體層的用於驅動器電路的通道形成區域重疊的部份。導電層4040係設在與氧化物半導體層的通道形成區重疊的位置，藉以在BT測試前後之電晶體4011之臨限電壓的變化量可以降低。導電層4040可以具有與電晶體4011的閘極電極層相同電位或具有不同電位並操作為第二閘極電極層。或者，導電層4040的電位可以為GND或0伏，或者導電層4040可以為浮接狀態。
包含在液晶單元4013中之像素電極層4030係電連接至電晶體4010。液晶單元4013的相對電極層4031係設置用於第二基板4006。像素電極層4030、相對電極層4031及液晶層4008彼此重疊的部份對應於液晶單元4013。注意，像素電極層4030及相對電極層4031係分別設有絕緣層4032及絕緣層4033，其各個作為對準膜，及液晶層4008被包夾於像素電極層4030與相對電極層4031之間，其間有絕緣層4032及4033。
應注意至於第二基板4006，可以使用玻璃或塑膠。至於塑膠，可以使用強化玻璃纖維塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯類樹脂膜。另外，可以使用一片材，其結構為鋁箔係被包夾在PVF膜或聚酯膜之間。
提供有可以藉由絕緣層選擇地蝕刻以取得之柱狀間隔層4035，以控制於像素電極層4030與相對電極層4031間之距離(格間隙)。或者，也可以使用球狀間隔層。相對電極層4031被電連接至形成在形成有電晶體4010的基板之上的共同電位線。另外，使用共同連接部份，相對電極層4031及共同電位線可以透過安排在該對基板間之導電粒子彼此電連接。注意，導電粒子係包含在密封劑4005中。
或者，可以使用不必對準膜的展現藍相的液晶。藍相為液晶相之一，其出現在膽固醇液晶溫度增加時，在膽固醇相改變進入各相同性相之前所出現。因為藍相只出現在 窄範圍的溫度內，所以使用包含5wt%或更多之親手性分子的液晶組成物作為液晶層4008，以改良溫度範圍。包含展現藍相及親手性分子的液晶組合物具有1msec或更少的短反應時間，並具有光學各相同性，這使得對準處理不必要，並具有小的視角相關性。
當使用展現藍相的液晶時，不必在對準膜上之擦拭處理；因此，為擦拭處理所造成之靜電放電損壞可以被防止並可以降低在製程中之液晶顯示裝置的缺陷與損壞。因此，可以增加液晶顯示裝置的生產力。包含氧化物半導體層的電晶體特別具有電晶體的電特徵可以顯著改變並由於靜電力的影響與設計範圍偏離的可能性。因此，更有效使用展現藍相的液晶材料，用於包括有包含有氧化物半導體層的電晶體的液晶顯示裝置。
注意，於此實施例所描述之液晶顯示裝置係為透射型液晶顯示裝置；然而，液晶顯示裝置可以應用至反射型液晶顯示裝置或半透射型液晶顯示裝置。
描述於此實施例之液晶顯示裝置例係被顯示，其中，偏光板係設在基板的外表面上(在觀看者側)及用於顯示單元的著色層及電極層係以該順序設在基板的內面；然而，偏光板可以設在該基板的內面。偏光板與著色板的堆疊結構並不限於此實施例，並可以取決於偏光板與著色板的材料或製程條件而適當設定。當有需要時，作為黑色矩陣的阻光層可以設置。
在此實施例中，為了降低於電晶體的表面不均勻及改 良電晶體的可靠度，電晶體被覆蓋有絕緣層(絕緣層4020及絕緣層4021)，其作動為保護層或偏振絕緣層。注意，該保護層係被設置，以防止例如有機物質、金屬物質、或浮動於空氣中之濕氣的污染雜質進入，並較佳為密質膜。保護層係藉由濺鍍法，以氧化矽層、氮化矽層、氧氮化矽層、氮化氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、及/或氮化氧化鋁層之單層或堆疊層形成。在此實施例中，描述保護層被濺鍍法形成之例子。然而，可以使用之方法並沒有特殊限制並可以使用各種方法。
於此，具有堆疊結構的絕緣層4020被形成作為保護層。至於第一層的絕緣層4020，氧化矽層係藉由濺鍍法形成。使用氧化矽層作為保護層提供有防止用於源極電極層與汲極電極層的鋁層的小丘之有利效果。
絕緣層係被形成作為保護層的第二層。於此，至於第二層的絕緣層4020，氮化矽層係藉由濺鍍法形成。使用氮化矽層作為保護層可以防止例如鈉離子的離子進入半導體區，藉以抑制電晶體電特徵的變動。
絕緣層4021係被形成作為偏振絕緣層。至於絕緣層4021，可以使用具有熱阻之例如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧樹脂的有機材料。此有機材料以外者，有可能使用低介電常數材料(低-k材料)、矽氧烷為主樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、或類似物。注意，絕緣層4021可以藉由堆疊這些材料作成之多數絕緣層所形成。
注意，矽氧烷為主樹脂對應於包含Si-O-Si鍵形成的樹脂，其係使用矽氧烷為主材料作為起始材料。矽氧烷為主樹脂可以包含有機基(例如烷基基或烷氧基)或氟基作為取代基。另外，有機基可以包含氟基。
絕緣層4021的形成法並未特別限制，可以取決於材料而使用以下方法：濺鍍法、SOG法、旋塗法、浸漬法、噴塗法、微滴排放法(例如噴墨法、網印或平版印刷)、或類似法。再者，絕緣層4021可以以刮刀、滾塗佈器、網印器、刀塗佈器或類似物形成。當使用材料溶液形成絕緣層4021時，可以與烘烤步驟相同時間(以300℃至400℃)執行退火半導體層。絕緣層4021烘烤步驟也作為半導體層的退火，藉以有效地製造半導體裝置。
像素電極層4030及相對電極層4031可以使用透光導電材料形成，例如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅、加入有氧化矽的氧化銦錫、或類似物。
包含導電高分子(以下稱導電聚合物)的導電組成物可以使用於像素電極層4030及相對電極層4031。使用導電組成物形成之像素電極較佳具有每平方小於或等於10000歐姆的片電阻及在波長550nm時，大於或等於70%的透射比。再者，包含在導電組成物中之導電高分子的電阻率較佳係低於或等於0.1Ω‧cm。
至於導電高分子，可以使用所謂π電子共軛導電聚合 物。例如，聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、其兩或更多類型的共聚物、及類似物。
各種信號及電位被由FPC4018供給至分開形成之信號線驅動器電路4003，及掃描線驅動器電路4004或像素部份4002。
在此實施例中，使用與包含在液晶單元4013中的像素電極層4030相同的導電層形成連接端電極4015。終端電極4016係使用與包含在電晶體4010及4011中相同的源極與及汲極電極層的導電材料形成。
連接終端電極4015係透過非等向導電層4019電連接至包含在FPC4018中之終端。
注意，圖18A及18B顯示一例子，其中信號線驅動器電路4003係分開形成並被安裝在第一基板4001；然而，此實施例並不限於此結構。掃描線驅動器電路可以形成在與像素部份4002相同的基板上，或者，只有信號線驅動器電路的部份或掃描線驅動器電路的部份被形成在與像素部份4002相同的基板上。
另外，如果有需要，濾色板係設置用於各個像素。另外，偏光板或擴散板係設在第一基板4001與第二基板4006的外側。再者，背光的光源係使用冷陰極管或LED形成。因此，取得液晶顯示模組。
對於液晶顯示模組，可以使用扭轉向列(TN)模式、平面內切換(IPS)模式、邊緣電場切換(FFS)模式、多區塊垂直配向(MVA)模式、圖案化垂直配向 (PVA)模式、軸向對稱配向微格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式、或類似法。
透過上述處理，可以製造高可靠度之液晶顯示裝置。
藉由使用描述於實施例5之製造包含c-軸對準結晶層的堆疊氧化物材料的方法，製造液晶顯示裝置的驅動器電路中之電晶體，可以在驅動器電路部份設有常閉電晶體及功率消耗可以降低。
此實施例可以以適當組合其他實施例所述之結構加以實施。
(實施例8)
將參考圖19A及19B描述對應於半導體裝置的一實施例之發光顯示面板(同時稱為發光面板)的外觀及剖面。圖19A為包含形成在第一基板上之包括有c-軸對準結晶層及發光單元的堆疊氧化物材料的電晶體並以密封劑被密封在第一基板與第二基板間的面板的平面圖。圖19B為沿著圖19A的線H-I所取之剖面圖。
設有密封劑4505，以包圍像素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動電路4504a及4504b，這些係設在第一基板4501上。另外，第二基板4506係設在像素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b上。因此，像素部4502、信號線驅動器電路4503a及4503b、及掃描 線驅動電路4504a及4504b係為第一基板4501、密封劑4505、及第二基板4506與填料4507密封在一起。較佳地，一面板被封裝(密封)有保護膜(例如積層膜或紫外線可固化樹脂膜)或高氣密及低漏氣的覆蓋材料，使得像素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動電路4504a及4504b並未曝露至外部空氣。
像素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動電路4504a及4504b係被形成在第一基板4501之上，各個包含多數電晶體，及包含在像素部4502中之電晶體4510及包含在信號線驅動器電路4503a中之電晶體4509係被顯示於圖19B的例子中。
對於電晶體4509及4510，可以使用包含有實施例5中所述之c-軸對準結晶層的堆疊氧化物材料的高度可靠電晶體。此實施例中，電晶體4509及4510為n通道電晶體。
導電層4540係設在絕緣層4544的一部份，該部份與用於驅動器電路的電晶體4509中之氧化物半導體層的通道形成區重疊。導電層4540係設在氧化物半導體層的通道形成區重疊的位置，藉以在BT測試前及後之電晶體4509的臨限電壓的變化量可以降低。導電層4540可以具有與電晶體4509的閘極電極層相同電位或不同電位並可以作動為第二閘極電極層。或者，導電層4540的電位可以為GND或0伏，或者導電層4540可以為浮接狀態。
在電晶體4509中，絕緣層4541係被形成與包含通道 形成區的半導體層接觸，作為保護絕緣層。絕緣層4541可以使用類似於描述於實施例5中之氧化物絕緣層407的材料及方法形成。再者，操作為偏光絕緣層的絕緣層4544覆蓋該等電晶體，以降低電晶體的表面不均勻。於此，氧化矽層係以類似於實施例5中所述之氧化物絕緣層407的方式之濺鍍法加以形成為絕緣層4541。
絕緣層4544係被形成在絕緣層4541上作為平坦絕緣層。絕緣層4544可以使用類似於實施例7所述之絕緣層4021的材料與方法形成。於此，丙烯酸類被使用作為絕緣層4544。
再者，元件符號4511表示發光單元。為包含在發光單元4511中之像素電極的第一電極層4517係電連接至電晶體4510的源極或汲極電極層。注意，發光單元4511的結構係為堆疊結構，其包含第一電極層4517、電致發光層4512、及第二電極層4513，但並不限於此。發光單元4511的結構可以取決光由發光單元4511所抽出的方向或類似而適當改變。
分隔壁4520係由有機樹脂層、無機絕緣層或有機聚矽氧烷所作成。尤其，較佳地，該分隔壁4520係使用感光材料所形成及一開口被形成在該第一電極層4517之上，使得開口的側壁被形成為具有連續曲率之斜面。
電致發光層4512可以形成為單層或多層堆疊。
保護層可以形成在該第二電極層4513及分隔壁4520之上，以防止氧、氫、濕氣、二氧化矽或類似物進入發光 單元4511。至於保護層，可以形成氮化矽層、氮化氧化矽層、DLC層或類似物。
另外，各種信號及電位被由FPC4518a及4518b供給至信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b或像素部4502。
連接終端電極4515係由與包含在發光單元4511中之第一電極層4517相同的導電層形成，及終端電極4516係由與包含在薄膜電晶體4509及4510中之源極與汲極電極層相同導電層形成。
連接終端電極4515係透過非等向導電層4519電連接至包含在FPC4518a中之終端。
位在光由發光單元4511抽出的方向中之第二基板需要具有透光特性。此時，例如，玻璃板、塑膠板、聚酯膜、或丙烯酸模的透光材料可以被使用。
至於填料4507，除了例如氮或氬的惰性氣體外，可以使用紫外線可固化樹脂或熱固樹脂。例如，可以使用PVC(聚氯乙烯)、丙烯酸類、聚醯亞胺、環氧樹脂、矽氧樹脂、PVB(聚乙醯基丁縮醛)、或EVA(乙酸乙烯酯)。例如，氮係被用為填料。
另外，如果有需要，例如偏光板、圓偏光板(包含橢圓偏光板)、延遲板(四分之一板或半波板)、或濾色板可以被適當設置於發光單元的發光面上。再者，偏光板或圓偏光板可以設有抗反射膜。例如，可以執行抗暈眩處理，藉由該處理，反射的光可以為在表面上的突出與凹陷 所擴散。
透過上述步驟，可以製造高度可靠發光顯示裝置(顯示面板)。
此實施例可以適當組合其他實施例所述之結構加以實施。
(實施例9)
電子紙的例子將描述為半導體裝置的一實施例。
包含有堆疊氧化物材料的電晶體可以用於電子紙中，該堆疊氧化物材料包含由實施例5中所述之方法所取得之c-軸對準結晶層，其中電子墨水係為電連接至開關單元的單元所驅動。電子紙也稱為電泳顯示裝置(電泳顯示器)，其優點在於其具有與白紙相同程度的可讀性，並較其他顯示裝置有更低之功率消耗並可作成更薄及更輕。
電泳顯示器可以具有各種模式。電泳顯示器包含多數微膠囊，分散於溶劑或溶質中，各個微膠囊包含有帶正電荷的第一粒子及帶負電荷的第二粒子。藉由施加電場至該等微膠囊，在微膠囊中之粒子彼此可以以相反方向移動，只有聚集在一側的粒子之顏色被顯示出。注意，第一粒子及第二粒子各個包含染料並且沒有電場時並不會移動。再者，第一粒子具有與第二粒子不同的顏色(粒子也可能無色)。
因此，電泳顯示器為一顯示器，其利用所謂雙電泳效應，藉由該效應，具有高介電常數的物質移動至高電場 區。
其中有上述微膠囊分散在溶劑中的溶液被稱為電子墨水。此電子墨水可以被印在玻璃、塑膠、布、紙或類似物之表面上。再者，藉由使用濾色板或具有染劑的粒子，可以完成彩色顯示。
當多數上述微膠囊係被適當排列於主動矩陣基板上，以內插於兩電極之間時，可以完成主動矩陣顯示裝置，及可以藉由施加電場至該等微膠囊而執行顯示。例如，可以使用一使用電晶體取得之主動矩陣基板，該電晶體包含有如於實施例5所述之c-軸對準結晶層的堆疊氧化物材料。
注意，在微膠囊中之第一粒子及第二粒子可以各個由以下所選的單一材料，或由這些材料的複合材料所形成，這些材料包含導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電色材料、及電泳材料。
圖20顯示主動矩陣電子紙作為半導體裝置的例子。用於半導體裝置的電晶體581可以以類似於實施例5所之電晶體的方式加以製造並為包含堆疊氧化物材料的高可靠電晶體，該堆疊氧化物材料包含c-軸對準結晶層。
在圖20中之電子紙係為使用扭曲球顯示系統的顯示裝置例。扭曲球顯示系統表示一方法，其中，各個染色為黑及白的球狀粒子係被排列於第一電極層與第二電極層之間，這些電極層係顯示單元所用之電極層，及電位差係產生於第一電極層與第二電極層之間，以控制球狀粒子的指 向，使得可以執行顯示。
電晶體581為底閘極電晶體並被覆蓋以與半導體層接觸的絕緣層583。電晶體581的源極或汲極電極層係透過形成在絕緣層583及絕緣層585中之開口而與第一電極層587接觸，藉以薄膜電晶體581係電連接至第一電極層587。在該對基板580與596之間，各個球狀粒子589在第一電極層587及第二電極層588之間，設有黑區域590a、白區域590b及空腔594於被填入以液體的區域旁。在球狀粒子589旁之空間係被填入以例如樹脂的填料595(見圖20)。
第一電極層587對應於像素電極，及第二電極層588對應於共同電極。第二電極層588係電連接至設在與電晶體581相同絕緣基板上的共同電位線。使用共同連接部份，第二電極層588可以透過設在一對基板間之導電粒子電連接至共同電位線。
再者，不同於扭曲球，也可以使用電泳單元。可以使用具有直徑大約10μm至200μm的微膠囊，其中，密封有透明液體、帶正電荷白微膠囊及帶負電荷黑微膠囊。在設於第一電極層與第二電極層間之微膠囊中，當電場為第一電極層及第二電極層所施加時，白微膠囊及黑微膠囊以相對方向移動，使得白或黑可以被顯示。使用此原理的顯示單元為電泳顯示單元並大致稱為電子紙。電子顯示單元具有較液晶顯示單元為高的反射，因此，不需輔助光，功率消耗較低，即使在暗處仍可以認出顯示部份。另外，即使 當電力未施加至顯示部份，已經被顯示的影像可以被維持。因此，即使具有顯示功能的半導體裝置(可以簡稱為顯示裝置或設有顯示裝置的半導體裝置)係遠離開電波源，所顯示影像仍可以被儲存。
於整個製程中，可以製造出高度可靠電子紙。
此實施例可以與其他實施例所述之結構適當組合下加以實施。
(實施例10)
揭露於本說明書中之半導體裝置可以應用至各種電子設施(包含遊戲機)。電子設施的例子為電視機(也稱為電視或電視接收機)、電腦或類似物之監視器、例如數位相機或數位攝影機之攝像機、數位相框、行動電話(也稱為行動電話或行動電話裝置)、攜帶式遊戲平台、攜帶式資訊終端、音訊播放裝置、例如柏青哥機器的大型遊戲機及類似物。
在此實施例中，安裝有可以實施例7至9中之任一取得之顯示裝置的電子設施例係參考圖21A至21E及圖22加以描述。
圖21A顯示藉由安裝至少一顯示裝置作為元件所製造的膝上型個人電腦，其包含主體3001、外殼3002、顯示部份3003、鍵盤3004及類似物。注意，膝上型個人電腦包含實施例7所述之液晶顯示裝置。
圖21B顯示藉由安裝至少顯示裝置作為元件所製造之 攜帶式資訊終端(PDA)，其包含在主體3021中之顯示部份3023、外部界面3025、操作鈕3024、及類似物。尖筆3022係被包含作為操作附件。注意攜帶式資訊終端包含於實施例8所述之發光顯示裝置。
圖21C顯示藉由安裝實施例9所述之電子紙作為元件所製造之e-book讀取器。圖21C顯示e-book讀取器2700。例如，該e-book讀取器2700包含兩外殼，一外殼2701及一外殼2703。外殼2701及外殼2703係被鉸鏈2711所組合，使得e-book讀取器2700可以打開並以鉸鏈2711為軸加以關閉。以此結構，e-book讀取器2700可以如紙本書般地操作。
顯示部份2705及顯示部份2707係分別加入外殼2701及外殼2703中。顯示部份2705及顯示部份2707可以顯示一影像或不同影像。當顯示部份2705及顯示部份2707顯示不同影像時，例如，文字可以顯示在右側的顯示部份上(在圖21C的顯示部份2705)及影像可以顯示在左側的顯示部份上(在圖21C的顯示部份2707)。
圖21C顯示一例子，其中外殼2701係設有操作部份及類似物。例如，外殼2701係設有電源開關2721、操作鍵2723、喇叭2725及類似物。用操作鍵2723，可以翻頁。注意，鍵盤、指標裝置或類似物可以設在外殼的表面上，其上，設有顯示部份。再者，一外部連接終端(耳機終端、USB終端、可以連接至AC適配器及各種纜線，例如USB纜線的終端、或類似物)、記錄媒體插入部份、 及類似物可以設在外殼的背面或側面上。再者，e-book讀取器2700可以具有電子字典的功能。
e-book讀取器2700可以具有一架構，其能無線發射與接收資料。透過無線傳輸，想要書本資料或類似物可以被購買並由電子書伺服器下載。
圖21D為安裝至少一顯示裝置作為元件所製造的行動電話，其包含兩外殼：外殼2800及外殼2801。外殼2801係設有顯示面板2802、喇叭2803、麥克風2804、指標裝置2806、攝影鏡頭2807、外部連接終端2808及類似物。外殼2801也設有太陽能電池2810，用以充電該攜帶式資訊終端、外部記憶體槽2811及類似物。再者，天線係被加入外殼2801中。
顯示面板2802係設有一觸控面板。被顯示為影像的多數操作鍵2805係在圖21D中以斜線顯示。注意，也包含了用以將自太陽能電池2810的輸出電壓升壓到足夠每一電路所用之升壓電路。
在顯示面板2802中，顯示方向可以取決於使用圖案而適當改變。再者，行動電話在與顯示面板2802相同的表面上被設有攝影鏡頭2807，因此，可以被使用作為一攝影電話。喇叭2803及麥克風2804可以被使用於攝影電話呼叫、記錄及播放聲音及類似物與語音呼叫。再者，開發如圖21D所示之狀態的外殼2800及2801也可以滑動，使得一個疊在另一個之上，因此，可以縮小行動電話的大小，這使得行動電話更適於攜帶。
外部連接端2808可以連接至交流適配器及例如USB纜線的各種類型纜線，及也可能充電及與個人電腦作資料通訊。再者，大量資料可以藉由將儲存媒體插入外部記憶體槽2811中加以儲存並可以移動。
再者，除了上述功能外，也可以提供紅外線通訊功能、電視接收功能、或類似功能。
圖21E為安裝有至少一顯示裝置作為元件所製造之數位攝影機，其包含主體3051、顯示部份(A)3057、接目鏡3053、操作開關3504、顯示部份(B)3055、電池3056及類似物。
圖22顯示一電視機9600。在電視機9600中，顯示部份9603係被加入在外殼9601中。顯示部份9603可以顯示影像。於此，外殼9601係為台座9605所支撐。
電視機9600可以以外殼9601的操作開關或分開之遙控器9610操作。頻道及音量可以以遙控器9610上之操作鍵9609控制，藉以可以控制顯示在顯示部份9603上的影像。再者，遙控器9610被設有顯示部份9607，用以顯示自遙控器9610輸出之資料。
注意，電視機9600被設有一接收器、數據機及類似物。使用接收器，則可以接收一般電視廣播。再者，當電視機9600經由數據機以有線或無線方式連接至通訊網路時，則可以執行單向(由發射器至接收器)或雙向(於發射器與接收器之間或於接收器之間)資訊通訊。
在顯示部份9603中，設有於實施例5中所述之多數 電晶體作為像素的開關單元。至於，形成在與顯示部份9603相同的絕緣基板上的驅動電路，係設有具有高遷移率的電晶體，這係如實施例5所述。
此實施例可以自由組合實施例1至9中之任一者。
本案係根據於2009年12月4日申請於日本專利局的日本專利申請第2009-276918號案，其整個內容係併入作為參考。
1711‧‧‧玻璃基板
1712‧‧‧像素部份
1713‧‧‧閘極驅動器
1714‧‧‧閘極驅動器
1715‧‧‧閘極驅動器
1716‧‧‧閘極驅動器
1717‧‧‧源極驅動器
1718‧‧‧源極驅動器
1719‧‧‧源極驅動器
1720‧‧‧源極驅動器
1721‧‧‧FPC
1722‧‧‧FPC
1723‧‧‧FPC
1724‧‧‧FPC

Claims (8)

  1. 一種顯示裝置，包含：包含頂面的第一基板；第二基板；密封劑；該第一基板上的第一氮化矽層；該第一氮化矽層上且與該第一氮化矽層接觸的第一氧化矽層；該第一氧化矽層上的第二氧化矽層；該第二氧化矽層上且與該第二氧化矽層接觸的第二氮化矽層；該第一基板上的掃描線驅動器電路；附接至該第一基板且與該掃描線驅動器電路電接觸的FPC；以及該第一基板上且與該掃描線驅動器電路相鄰的像素部分，該像素部分包含：該第一基板上的閘極電極層，且該閘極電極層包含頂面和側面，該側面具有相對於該第一基板的該頂面之傾斜；隔著該閘極電極層在該第一基板上的氧化物半導體層，且該氧化物半導體層包含面向該閘極電極層的該頂面的第一部分，以及相對於該閘極電極層的該側面傾斜的第二部分；該閘極電極層和該氧化物半導體層之間的閘極絕緣 層，該閘極絕緣層包含該第一氮化矽層和該第一氧化矽層，該第一氧化矽層與該氧化物半導體層直接接觸；該氧化物半導體層上且與該氧化物半導體層直接接觸以及在該第二氧化矽層和該第二氮化矽層下方的源極電極層和汲極電極層；該第二氮化矽層上且與該第二氮化矽層直接接觸的有機絕緣層；該有機絕緣層上且經由該有機絕緣層中、該第二氮化矽層中、和該第二氧化矽層中的開口與該氧化物半導體層電接觸的像素電極；以及該像素電極和該有機絕緣層上的液晶層，其中該掃描線驅動器電路和該像素部分一起被密封在由該第一基板、該密封劑和該第二基板所界定的體積中，其中該氧化物半導體層具有結晶性，且其中該氧化物半導體層的結晶之c-軸係實質上垂直於在該第一部分及該第二部分兩者中的該氧化物半導體層的表面。
  2. 一種顯示裝置，包含：包含頂面的第一基板；第二基板；密封劑；該第一基板上的第一氮化矽層；該第一氮化矽層上且與該第一氮化矽層接觸的第一氧化矽層； 該第一氧化矽層上的第二氧化矽層；該第二氧化矽層上且與該第二氧化矽層接觸的第二氮化矽層；該第一基板上的掃描線驅動器電路；附接至該第一基板且與該掃描線驅動器電路電接觸的FPC；以及該第一基板上且與該掃描線驅動器電路相鄰的像素部分，該像素部分包含：該第一基板上的閘極電極層，且該閘極電極層包含頂面和側面，該側面具有相對於該第一基板的該頂面之傾斜；隔著該閘極電極層在該第一基板上的氧化物半導體層，且該氧化物半導體層包含面向該閘極電極層的該頂面的第一部分，以及相對於該閘極電極層的該側面傾斜的第二部分；該閘極電極層和該氧化物半導體層之間的閘極絕緣層，該閘極絕緣層包含該第一氮化矽層和該第一氧化矽層，該第一氧化矽層與該氧化物半導體層直接接觸；該氧化物半導體層上且與該氧化物半導體層直接接觸以及在該第二氧化矽層和該第二氮化矽層下方的源極電極層和汲極電極層；該第二氮化矽層上且與該第二氮化矽層直接接觸的有機絕緣層；該有機絕緣層上且經由該有機絕緣層中、該第二氮 化矽層中、和該第二氧化矽層中的開口與該氧化物半導體層電接觸的像素電極；以及該像素電極和該有機絕緣層上的液晶層，其中該源極電極層和該汲極電極層與該閘極電極層重疊以及在該氧化物半導體層的側端部分上且與該氧化物半導體層的側端部分上直接接觸；其中該掃描線驅動器電路和該像素部分一起被密封在由該第一基板、該密封劑和該第二基板所界定的體積中，其中該氧化物半導體層具有結晶性，且其中該氧化物半導體層的結晶之c-軸係實質上垂直於在該第一部分及該第二部分兩者中的該氧化物半導體層的表面。
  3. 一種顯示裝置，包含：包含頂面的第一基板；第二基板；密封劑；該第一基板上的第一氮化矽層；該第一氮化矽層上且與該第一氮化矽層接觸的第一氧化矽層；該第一氧化矽層上的第二氧化矽層；該第二氧化矽層上且與該第二氧化矽層接觸的第二氮化矽層；該第一基板上的掃描線驅動器電路；附接至該第一基板且與該掃描線驅動器電路電接觸的 FPC；以及該第一基板上且與該掃描線驅動器電路相鄰的像素部分，該像素部分包含：該第一基板上的閘極電極層，且該閘極電極層包含頂面和側面，該側面具有相對於該第一基板的該頂面之傾斜；隔著該閘極電極層在該第一基板上的氧化物半導體層，且該氧化物半導體層包含面向該閘極電極層的該頂面的第一部分，以及相對於該閘極電極層的該側面傾斜的第二部分；該閘極電極層和該氧化物半導體層之間的閘極絕緣層，該閘極絕緣層包含該第一氮化矽層和該第一氧化矽層，該第一氧化矽層與該氧化物半導體層直接接觸；該氧化物半導體層上且與該氧化物半導體層直接接觸以及在該第二氧化矽層和該第二氮化矽層下方的源極電極層和汲極電極層；該第二氮化矽層上且與該第二氮化矽層直接接觸的有機絕緣層；該有機絕緣層上且經由該有機絕緣層中、該第二氮化矽層中、和該第二氧化矽層中的開口與該氧化物半導體層電接觸的像素電極；以及該像素電極和該有機絕緣層上的液晶層，其中該掃描線驅動器電路和該像素部分一起被密封在由該第一基板、該密封劑和該第二基板所界定的體積中， 其中該氧化物半導體層具有堆疊結構且包括c-軸對齊的結晶層，且其中該氧化物半導體層的結晶之c-軸係實質上垂直於在該第一部分及該第二部分兩者中的該氧化物半導體層的表面。
  4. 如申請專利範圍第3項之顯示裝置，其中該氧化物半導體層包含第一氧化物成份和第二氧化物成份，且其中該第一氧化物成份的原子比和該第二氧化物成份的原子比彼此不同。
  5. 如申請專利範圍第3項之顯示裝置，其中該氧化物半導體層包含第一氧化物成份和第二氧化物成份，其中該第二氧化物成份在該第一氧化物成份上且與該第一氧化物成份接觸，且其中該第二氧化物成份是使用該第一氧化物成份作為晶種以結晶成長來結構化。
  6. 如申請專利範圍第3項之顯示裝置，其中該源極電極層和該汲極電極層與該閘極電極層重疊以及在該氧化物半導體層的側端部分上且與該氧化物半導體層的側端部分上直接接觸。
  7. 如申請專利範圍第1、2和3項中任一項之顯示裝置，其中該氧化物半導體層包含銦、鎵和鋅。
  8. 如申請專利範圍第1、2和3項中任一項之顯示裝置，更包含相對電極，其中該相對電極在該液晶層上。
TW106105944A 2009-12-04 2010-11-30 顯示裝置及包含該裝置之電子裝置 TWI654688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009276918 2009-12-04
JP2009-276918 2009-12-04

Publications (2)

Publication Number Publication Date
TW201724284A true TW201724284A (zh) 2017-07-01
TWI654688B TWI654688B (zh) 2019-03-21

Family

ID=44114873

Family Applications (3)

Application Number Title Priority Date Filing Date
TW099141514A TWI527123B (zh) 2009-12-04 2010-11-30 顯示裝置及包含該裝置之電子裝置
TW106105944A TWI654688B (zh) 2009-12-04 2010-11-30 顯示裝置及包含該裝置之電子裝置
TW104144469A TWI584385B (zh) 2009-12-04 2010-11-30 顯示裝置及包含該裝置之電子裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099141514A TWI527123B (zh) 2009-12-04 2010-11-30 顯示裝置及包含該裝置之電子裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104144469A TWI584385B (zh) 2009-12-04 2010-11-30 顯示裝置及包含該裝置之電子裝置

Country Status (5)

Country Link
US (8) US8247813B2 (zh)
JP (10) JP5778919B2 (zh)
KR (6) KR102153034B1 (zh)
TW (3) TWI527123B (zh)
WO (1) WO2011068017A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693785B (zh) * 2019-01-24 2020-05-11 研能科技股份有限公司 微機電泵模組
TWI697192B (zh) * 2019-01-24 2020-06-21 研能科技股份有限公司 微機電泵模組
TWI699086B (zh) * 2019-01-24 2020-07-11 研能科技股份有限公司 微機電泵模組

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置
KR102153034B1 (ko) * 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101770976B1 (ko) * 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101883802B1 (ko) 2009-12-28 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011108346A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5458443B2 (ja) 2010-09-14 2014-04-02 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、および電子機器
KR101900525B1 (ko) 2011-03-18 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US9397222B2 (en) 2011-05-13 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6109489B2 (ja) 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 Ｅｌ表示装置
KR20180064565A (ko) 2011-06-08 2018-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013011844A1 (en) * 2011-07-15 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR101953724B1 (ko) * 2011-08-26 2019-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 모듈, 발광 장치, 발광 모듈의 제작 방법, 발광 장치의 제작 방법
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6076612B2 (ja) * 2012-04-17 2017-02-08 株式会社半導体エネルギー研究所 半導体装置
WO2013179922A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
WO2014125820A1 (ja) * 2013-02-13 2014-08-21 出光興産株式会社 薄膜トランジスタ
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
KR102089326B1 (ko) * 2013-10-01 2020-03-17 엘지디스플레이 주식회사 표시장치
JP2015115469A (ja) 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
KR102127240B1 (ko) * 2013-12-13 2020-06-26 엘지디스플레이 주식회사 표시장치 및 그 신호라인, 그 제조방법
TWI545777B (zh) * 2014-01-15 2016-08-11 Kobe Steel Ltd Thin film transistor
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
US10302019B2 (en) * 2016-03-03 2019-05-28 General Electric Company High pressure compressor augmented bleed with autonomously actuated valve
KR102448587B1 (ko) 2016-03-22 2022-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
WO2018168984A1 (ja) * 2017-03-17 2018-09-20 シャープ株式会社 アクティブマトリクス基板および表示装置
WO2018181296A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 チャネルエッチ型薄膜トランジスタの製造方法
CN107544185B (zh) * 2017-09-25 2020-08-18 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN107862998B (zh) * 2017-11-09 2020-05-19 深圳市华星光电半导体显示技术有限公司 一种柔性goa显示面板及其制作方法
CN107919365B (zh) * 2017-11-21 2019-10-11 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
JPWO2019111105A1 (ja) 2017-12-06 2020-12-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US20190280052A1 (en) * 2018-03-12 2019-09-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing a touch-control panel and oled touch-control apparauts
KR20210013151A (ko) 2018-05-25 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20220006547A (ko) 2019-05-10 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치

Family Cites Families (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3881407B2 (ja) * 1996-07-31 2007-02-14 Ｈｏｙａ株式会社 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
JP3945887B2 (ja) * 1998-01-30 2007-07-18 Ｈｏｙａ株式会社 導電性酸化物薄膜を有する物品及びその製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
TWI306311B (en) 2002-06-21 2009-02-11 Sanyo Electric Co Thin film transistor and method for producing thin film transistor
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
GB2397710A (en) * 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005150203A (ja) 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及び相補型電界効果トランジスタ並びにこれらの製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
CN100573833C (zh) 2004-03-25 2009-12-23 株式会社半导体能源研究所 用于制造薄膜晶体管的方法
JP4713192B2 (ja) 2004-03-25 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4583797B2 (ja) 2004-04-14 2010-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7622338B2 (en) * 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7470604B2 (en) 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5110785B2 (ja) * 2004-10-08 2012-12-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
WO2007080813A1 (en) 2006-01-07 2007-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device having the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252233A1 (en) 2006-04-28 2007-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5271504B2 (ja) * 2006-04-28 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI585730B (zh) * 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP2008116652A (ja) * 2006-11-02 2008-05-22 Seiko Epson Corp 配線基板およびその製造方法、並びに電子機器
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5164427B2 (ja) * 2007-05-11 2013-03-21 株式会社ジャパンディスプレイウェスト 半導体装置およびその駆動方法、表示装置およびその駆動方法
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP4462289B2 (ja) 2007-05-18 2010-05-12 ソニー株式会社 半導体層の成長方法および半導体発光素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009135448A (ja) 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
US7768008B2 (en) 2007-11-13 2010-08-03 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and display using the same
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5219529B2 (ja) 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP2009231664A (ja) * 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009267399A (ja) 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102153034B1 (ko) 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
FR2982887B1 (fr) 2011-11-18 2014-01-31 Coatex Sas Polymeres faiblement anioniques pour sauces de couchage destinees a des papiers pour impression de type jet d'encre

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693785B (zh) * 2019-01-24 2020-05-11 研能科技股份有限公司 微機電泵模組
TWI697192B (zh) * 2019-01-24 2020-06-21 研能科技股份有限公司 微機電泵模組
TWI699086B (zh) * 2019-01-24 2020-07-11 研能科技股份有限公司 微機電泵模組

Also Published As

Publication number Publication date
JP6370979B2 (ja) 2018-08-08
US8866138B2 (en) 2014-10-21
JP2011139056A (ja) 2011-07-14
US20120012847A1 (en) 2012-01-19
KR102462239B1 (ko) 2022-11-03
US9991286B2 (en) 2018-06-05
JP5778919B2 (ja) 2015-09-16
JP2015167237A (ja) 2015-09-24
JP7039742B2 (ja) 2022-03-22
JP2018026572A (ja) 2018-02-15
JP7362811B2 (ja) 2023-10-17
US20170084638A1 (en) 2017-03-23
US20220173129A1 (en) 2022-06-02
US20180269233A1 (en) 2018-09-20
KR20200105971A (ko) 2020-09-09
TWI584385B (zh) 2017-05-21
JP6211149B2 (ja) 2017-10-11
KR102333270B1 (ko) 2021-12-02
US20150021600A1 (en) 2015-01-22
JP2015046613A (ja) 2015-03-12
US8247813B2 (en) 2012-08-21
TW201142953A (en) 2011-12-01
KR20190095533A (ko) 2019-08-14
JP5735692B2 (ja) 2015-06-17
JP6553258B2 (ja) 2019-07-31
JP2019186564A (ja) 2019-10-24
JP6840193B2 (ja) 2021-03-10
KR102010752B1 (ko) 2019-08-14
US20240055436A1 (en) 2024-02-15
JP2024012304A (ja) 2024-01-30
JP5978342B2 (ja) 2016-08-24
TWI654688B (zh) 2019-03-21
US20200052004A1 (en) 2020-02-13
US9721971B2 (en) 2017-08-01
TW201612989A (en) 2016-04-01
JP2021093538A (ja) 2021-06-17
KR20210144959A (ko) 2021-11-30
KR102153034B1 (ko) 2020-09-07
JP2018174344A (ja) 2018-11-08
US20120305912A1 (en) 2012-12-06
WO2011068017A1 (en) 2011-06-09
JP2016219824A (ja) 2016-12-22
US11728349B2 (en) 2023-08-15
KR20120092688A (ko) 2012-08-21
KR101833198B1 (ko) 2018-03-02
TWI527123B (zh) 2016-03-21
KR20220149630A (ko) 2022-11-08
JP2022075780A (ja) 2022-05-18
US10840268B2 (en) 2020-11-17
KR20180021237A (ko) 2018-02-28

Similar Documents

Publication Publication Date Title
US11728349B2 (en) Display device and electronic device including the same
US10079310B2 (en) Semiconductor device including stacked oxide semiconductor material
TWI574326B (zh) 堆疊式氧化物材料，半導體裝置，以及製造該半導體裝置之方法