TW201431075A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201431075A
TW201431075A TW102137517A TW102137517A TW201431075A TW 201431075 A TW201431075 A TW 201431075A TW 102137517 A TW102137517 A TW 102137517A TW 102137517 A TW102137517 A TW 102137517A TW 201431075 A TW201431075 A TW 201431075A
Authority
TW
Taiwan
Prior art keywords
layer
oxide
semiconductor layer
oxide semiconductor
oxide layer
Prior art date
Application number
TW102137517A
Other languages
English (en)
Other versions
TWI631709B (zh
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201431075A publication Critical patent/TW201431075A/zh
Application granted granted Critical
Publication of TWI631709B publication Critical patent/TWI631709B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

在製造過程中,氧有可能被釋出或氧空位有可能發生,尤其是在氧化物半導體層的側面處。當在氧化物半導體層的側面處發生氧空位時會出現如下問題:側面的低電阻化;電晶體的表觀臨界電壓變動;臨界電壓的變動增大。此外,當臨界電壓發生變動時,有時源極與汲極間流過非意圖性的電流,而導致電晶體的關態電流(off-state current)增大及電晶體的電特性劣化。本發明的一個實施例是一種包括多層膜的半導體裝置,其中,該多層膜包括氧化物半導體層及圍繞該用作為通道形成區的氧化物半導體層的氧化物層。

Description

半導體裝置
本發明係有關一種半導體裝置及半導體裝置的製造方法。
注意,在本說明書中,半導體裝置是指能夠藉由利用半導體特性而作用的所有裝置,因此,電光裝置、半導體電路及電子裝置都是半導體裝置。
利用半導體薄膜來構成電晶體(也稱為薄膜電晶體(TFT))的技術備受矚目。該電晶體被廣泛地應用於諸如積體電路(IC)及影像顯示裝置等的電子裝置。作為可以應用於電晶體的半導體薄膜,矽類半導體材料被廣泛地周知。但是,作為其他材料,氧化物半導體正受到關注。
例如,揭示作為電晶體的通道形成區使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
另外,已知氧化物半導體在製程中發生氧脫 離而形成氧空位(參照專利文獻2)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2011-222767號公報
在製造過程中,氧有可能被釋出或氧空位有可能發生,尤其是在氧化物半導體層的側面處。當氧化物半導體層的側面中形成有氧空位時會出現如下問題:側面的低電阻化;電晶體的表觀臨界電壓變動;臨界電壓的偏差增大。另外,當臨界電壓發生變動時,有時源極與汲極間流過非意圖性的電流,而導致電晶體的關態電流(off-state current)增大及電晶體的電特性劣化。
鑒於上述問題,本發明的一個實施例的目的之一在於提供一種包括氧化物半導體層的電特性偏差小的半導體裝置。另外,本發明的一個實施例的目的之一在於提供一種包括氧化物半導體層的可靠性高且呈現穩定的電特性的半導體裝置。另外,本發明的一個實施例的目的之一在於提供一種具有穩定的電特性的半導體裝置。另外,本發明的一個實施例的目的之一在於提供一種可靠性高的半導體裝置。另外,本發明的一個實施例的目的之一在於提供一種耗電量小的半導體裝置。另外,本發明的一個實 施例的目的之一在於提供一種形狀有瑕疵較少的半導體裝置。另外,本發明的一個實施例的目的之一在於提供一種上述半導體裝置的製造方法。另外,本發明的一個實施例的目的之一在於提供一種高生產率地製造半導體裝置的方法。另外,本發明的一個實施例的目的之一在於提供一種高良率地製造半導體裝置的方法。
本發明的一個實施例是一種包括多層膜的半導體裝置,其中該多層膜包括氧化物半導體層及圍繞該用作為通道形成區的氧化物半導體層的氧化物層。
當使用氧化物半導體製造電晶體時,有時因氧空位而產生載子。當電晶體的包括通道形成區的氧化物半導體層中的氧空位較多時,通道形成區中產生電子,這是導致電晶體變為常導通化、洩露電流增大、因壓力施加引起的臨界電壓偏移等電特性不良的主要原因。另外,在氧化物半導體層中,氫、矽、氮、碳以及主要成分以外的金屬元素都為雜質。例如,氫在氧化物半導體層中形成施體能階,而使載子密度增大。另外,矽在氧化物半導體層中形成雜質能階,該雜質能階成為陷阱,可能導致電晶體的電特性劣化。
因此,為了使包括氧化物半導體層的半導體裝置具有穩定的電特性,需要採取措施來降低該氧化物半導體層的氧空位並減低氫及矽等雜質濃度。
於是,在本發明的一個實施例的半導體裝置中,以圍繞形成通道的氧化物半導體層並與其頂面、底面 及側面相接觸的方式設置如下氧化物層:該氧化物層含有一種以上或二種以上構成氧化物半導體層的元素且與氧化物半導體層相比不容易形成氧空位。由此,可以減少形成通道的氧化物半導體層中可能產生的氧空位。由此,可以降低電晶體的臨界電壓等電特性偏差。
氧化物半導體層及氧化物層至少含有銦,氧化物層比氧化物半導體層的能隙大,氧化物半導體層中的銦的含有比例比氧化物層中的銦的含有比例高。典型地,作為氧化物半導體層及氧化物層,可以使用含有銦、鋅及元素M的氧化物。並且,較佳的是氧化物層的元素M的含有比例比氧化物半導體層高。
氧化物層可以採用以高含有比例含有作為元素M的如鎵、鋁、矽、鈦、鍺、釔、鋯、錫、鑭、鈰或鉿等的氧化物。由於上述元素與氧的鍵合力強,形成氧空位需要較大的能量,因此不容易形成氧空位。因此,以高原子數比含有上述元素的氧化物層不容易形成氧空位而具有穩定的特性。因此,藉由由氧化物層圍繞氧化物半導體層的表面,氧化物半導體層的端部中不容易形成氧空位,由此可以製造具有穩定特性的半導體裝置。
另外,在多層膜的一個剖面中,當端部具有曲率時,可以提高形成於多層膜上的膜的覆蓋性。因此,可以均勻地形成形成於多層膜上的膜,從而可以防止雜質元素從膜密度低的區域或沒有形成膜的區域進入多層膜中,由此可以抑制半導體裝置的特性劣化,從而可以製造具 有穩定特性的半導體裝置。另外,尤其較佳的是多層膜的整個端部、下端部或下端部及上端部具有曲面。
另外,氧化物層可以包括:氧化物半導體層下的第一氧化物層;氧化物半導體層上的第二氧化物層;以及覆蓋氧化物半導體層的側面的第三氧化物層。另外,可以使多層膜的側部的氧化物半導體層表面與氧化物層表面的間隔寬於多層膜的上部的氧化物半導體層表面與氧化物層表面的間隔。另外,多層膜的膜厚度可以為側面具有的曲面的曲率半徑的50分之1以上至50倍以下。藉由採用該結構,可以抑制採用圍繞氧化物半導體層的氧化物層的半導體裝置的可靠性下降。
另外,在多層膜之下還可以具有基底絕緣膜。與基底絕緣膜的多層膜重疊的區域的膜厚度比其他區域厚。另外,基底絕緣膜包括與多層膜重疊的第一區域、圍繞第一區域的第二區域以及圍繞第二區域的第三區域,可以使第二區域的膜厚度比第一區域薄,並使第三區域的膜厚度比第二區域薄。藉由使基底絕緣膜為具有步階的形狀(也稱為步階狀),形成於基底絕緣膜及多層膜上的膜的步階覆蓋性(step coverage)得以提高,因而可以抑制半導體裝置的形狀不良等。
另外,可以均勻地形成形成於多層膜上的膜,從而可以防止雜質元素從膜密度低的區域或沒有形成膜的區域進入多層膜中,由此可以抑制半導體裝置的特性劣化,從而可以製造具有穩定特性的半導體裝置。另外,尤 其較佳的是多層膜的下端部或者下端部及上端部具有曲面。
根據本發明的一個實施例的半導體裝置藉由具有上述結構,可以使用作為通道(載子的主要路徑)的氧化物半導體層高純度本質化。另外,本說明書等中的高純度本質是指具有與本質費米能階之間的差小於0.5eV的費米能階。此時,氧化物半導體層的載子密度低於1×1017/cm3、低於1×1015/cm3或低於1×1013/cm3。藉由使氧化物半導體層高純度本質化,可以使電晶體具有穩定的電特性。
更具體地說,例如可以採用如下結構。
本發明的一個實施例是一種半導體裝置,該半導體裝置包括:包括氧化物半導體層及以圍繞氧化物半導體層的方式而設置的氧化物層的多層膜;設置於多層膜上的閘極絕緣膜;以及以隔著閘極絕緣膜與多層膜重疊的方式而設置的閘極電極。
另外,本發明的一個實施例是一種半導體裝置,該半導體裝置包括:閘極電極;設置於閘極電極上的閘極絕緣膜;以及以隔著閘極絕緣膜與閘極電極重疊的方式而設置的多層膜。其中,多層膜包括氧化物半導體層及以圍繞該氧化物半導體層的方式而設置的氧化物層。
另外,本發明的一個實施例是一種半導體裝置,該半導體裝置包括:閘極電極;閘極電極上的閘極絕緣膜;隔著閘極絕緣膜與閘極電極重疊且包括氧化物半導 體層及圍繞氧化物半導體層的氧化物層的多層膜;以及與氧化物半導體層電連接的源極電極及汲極電極。其中,氧化物半導體層、氧化物層作為構成元素含有銦、鋅以及與銦及鋅不同的金屬元素,並且,與氧化物半導體層相比氧化物層中的與銦及鋅不同的金屬元素的含有比例更高。
另外,本發明的一個實施例是一種半導體裝置,該半導體裝置包括:閘極電極;閘極電極上的閘極絕緣膜;隔著閘極絕緣膜與閘極電極重疊且包括氧化物半導體層、與氧化物半導體層的底面相接觸的第一氧化物層、與氧化物半導體層的頂面相接觸的第二氧化物層及與氧化物半導體層的側面相接觸的第三氧化物層的多層膜;以及與氧化物半導體層電連接的源極電極及汲極電極。其中,氧化物半導體層、第一氧化物層、第二氧化物層及第三氧化物層為In-M-Zn氧化物,並且,與氧化物半導體層相比第一氧化物層、第二氧化物層及第三氧化物層中的元素M的含有比例更高。
另外,本發明的一個實施例是一種半導體裝置,該半導體裝置包括:閘極電極;閘極電極上的閘極絕緣膜;隔著閘極絕緣膜與閘極電極重疊且包括氧化物半導體層、與氧化物半導體層的底面相接觸的第一氧化物層、與氧化物半導體層的頂面相接觸的第二氧化物層及與氧化物半導體層的側面相接觸的第三氧化物層的多層膜;與氧化物半導體層電連接的源極電極及汲極電極;以及設置於源極電極及汲極電極上的與多層膜相接觸的含有氧的保護 絕緣膜。其中,氧化物半導體層、第一氧化物層、第二氧化物層及第三氧化物層為In-M-Zn氧化物,並且,與氧化物半導體層相比第一氧化物層、第二氧化物層及第三氧化物層中的元素M的含有比例更高。
另外,較佳的是多層膜的利用恆定光電流法(CPM:Constant Photocurrent Method)測量的缺陷能階(DOS:Density of State)的吸收係數低於1×10-3cm-1
另外,較佳的是圍繞多層膜設置含有過量氧的絕緣膜。
另外,氧化物層包括:以接觸於氧化物半導體層的底面的方式而設置的第一區域;以接觸於氧化物半導體層的頂面的方式而設置的第二區域;以及以接觸於氧化物半導體層的側面的方式而設置的第三區域。第三區域較佳為由與第一區域相同種類的元素構成。
根據本發明的一個實施例,可以減少包括氧化物半導體層的半導體裝置的電特性偏差。另外,可以提高半導體裝置的可靠性,從而可以提供呈現穩定的電特性的半導體裝置。另外,可以製造該半導體裝置。
70‧‧‧大氣側基板供給室
70a‧‧‧沉積室
70b‧‧‧沉積室
71‧‧‧大氣側基板供給室
72a‧‧‧裝載閉鎖室
72b‧‧‧卸載閉鎖室
73‧‧‧傳送室
73a‧‧‧傳送室
73b‧‧‧傳送室
74‧‧‧盒式介面
75‧‧‧基板加熱室
76‧‧‧基板傳送機器人
80‧‧‧沉積室
80a‧‧‧沉積室
80b‧‧‧沉積室
80c‧‧‧沉積室
80d‧‧‧沉積室
81‧‧‧大氣側基板供給室
82‧‧‧裝載/卸載閉鎖室
83‧‧‧傳送室
84‧‧‧盒式介面
85‧‧‧基板加熱室
86‧‧‧基板傳送機器人
87‧‧‧靶材
88‧‧‧防著板
89‧‧‧玻璃基板
90‧‧‧基板載物台
92‧‧‧基板載物台
93‧‧‧加熱機構
94‧‧‧精製器
95a‧‧‧低溫泵
95b‧‧‧低溫泵
95c‧‧‧渦輪分子泵
95d‧‧‧低溫泵
95e‧‧‧低溫泵
95f‧‧‧低溫泵
96‧‧‧真空泵
96a‧‧‧真空泵
96b‧‧‧真空泵
96c‧‧‧真空泵
97‧‧‧質量流量控制器
98‧‧‧氣體加熱機構
99‧‧‧低溫冷阱
100‧‧‧基板
102‧‧‧基底絕緣膜
104‧‧‧閘極電極
105‧‧‧氧化物層
105a‧‧‧氧化物層
105b‧‧‧氧化物層
105c‧‧‧氧化物層
106‧‧‧氧化物半導體層
106b‧‧‧氧化物層
108‧‧‧多層膜
108a‧‧‧源極區
108b‧‧‧汲極區
112‧‧‧閘極絕緣膜
116a‧‧‧源極電極
116a1‧‧‧導電層
116a2‧‧‧導電層
116a3‧‧‧導電層
116a4‧‧‧導電層
116b‧‧‧汲極電極
116b1‧‧‧導電層
116b2‧‧‧導電層
116b3‧‧‧導電層
116b4‧‧‧導電層
118‧‧‧保護絕緣膜
132‧‧‧基底絕緣膜
133‧‧‧基底絕緣膜
135a‧‧‧氧化物層
135b‧‧‧氧化物層
136‧‧‧氧化物半導體層
140‧‧‧光阻遮罩
150‧‧‧電漿
152‧‧‧基底絕緣膜
155a‧‧‧氧化物層
155b‧‧‧氧化物層
156‧‧‧氧化物半導體層
175c‧‧‧氧化物層
310‧‧‧電晶體
320‧‧‧電晶體
400‧‧‧基板
402‧‧‧閘極電極
404‧‧‧閘極絕緣膜
405‧‧‧區域
406‧‧‧多層膜
406a‧‧‧氧化物層
406b‧‧‧氧化物半導體層
406c‧‧‧氧化物層
406d‧‧‧氧化物層
407‧‧‧多層膜
407a‧‧‧氧化物層
407b‧‧‧氧化物半導體層
407c‧‧‧氧化物層
407d‧‧‧氧化物層
408a‧‧‧源極電極
408b‧‧‧汲極電極
410‧‧‧保護絕緣膜
在圖式中:圖1A和圖1B示出採用氧化物半導體層的電晶體的剖面圖及能帶結構; 圖2A和圖2B示出採用氧化物半導體層的電晶體的能帶結構;圖3A和圖3B示出採用氧化物半導體層的電晶體的能帶結構;圖4示出計算模型的剖面結構;圖5計算模型的能帶結構;圖6A和圖6B示出採用氧化物半導體層的電晶體的能帶結構;圖7示出採用氧化物半導體層的電晶體的Vg-Id特性;圖8示出採用氧化物半導體層的電晶體的Vg-Id特性;圖9A至圖9D是示出根據本發明的一個實施例的多層膜的剖面圖;圖10A至圖10C是說明曲率半徑的圖;圖11A至圖11C是示出根據本發明的一個實施例的多層膜的形成機制的剖面圖;圖12A至圖12C是示出根據本發明的一個實施例的多層膜的形成機制的剖面圖;圖13A和圖13B是示出根據本發明的一個實施例的多層膜的形成機制的剖面圖;圖14A至圖14C是示出根據本發明的一個實施例的多層膜的形成機制的剖面圖;圖15A至圖15C是示出根據本發明的一個實施例的 多層膜的形成機制的剖面圖;圖16A和圖16B是採用氧化物半導體層的單層時的剖面圖及能帶結構;圖17A至圖17C是採用多層膜時的剖面圖及能帶結構;圖18A至圖18C是示出根據本發明的一個實施例的多層膜中的氧擴散的圖;圖19A和圖19B是示出根據本發明的一個實施例的多層膜的CPM測量結果的圖;圖20是示出根據本發明的一個實施例的多層膜的ToF-SIMS結果的圖;圖21A至圖21C是說明根據本發明的一個實施例的半導體裝置的俯視圖及剖面圖;圖22A至圖22C是說明根據本發明的一個實施例的半導體裝置的俯視圖及剖面圖;圖23A至圖23C是說明源極電極及汲極電極的形狀的剖面圖;圖24A至圖24C是說明根據本發明的一個實施例的半導體裝置的製造方法的剖面圖;圖25A和圖25B是說明根據本發明的一個實施例的半導體裝置的製造方法的剖面圖;圖26A和圖26B是示出沉積裝置的一個例子的俯視圖;圖27A和圖27B是示出沉積室的一個例子的剖面 圖;圖28是示出加熱處理室的一個例子的圖;圖29A至圖29D是說明根據本發明的一個實施例的半導體裝置的俯視圖及剖面圖;圖30A至圖30C是說明根據本發明的一個實施例的半導體裝置的俯視圖及剖面圖;圖31A至圖31D是說明根據本發明的一個實施例的半導體裝置的製造方法的剖面圖;圖32A至圖32D是示出多層膜的剖面觀察影像及組成的圖。
下面,參照圖式對本發明的實施例進行詳細說明。但是,本發明不侷限於以下說明,所屬技術領域的普通技術人員可以很容易地理解一個事實,就是其方式和詳細內容可以被變換為各種各樣的形式。此外,本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。注意,當利用圖式說明發明結構時,表示相同目標的元件符號在不同的圖式中共同使用。另外,有時使用相同的陰影圖案表示相同的部分,而不特別附加標記。
注意,在實際的製程中,有時由於蝕刻等處理光阻遮罩等被非意圖性地蝕刻,但是為了便於理解有時省略圖示。
為方便起見,附加了第一、第二等序數詞, 但其並不表示製程順序或疊層順序。此外,本說明書中的序數詞不表示特定發明的事項的固有名稱。
電壓大多指某個電位與標準電位(例如,接地電位(GND)或源電位)之間的電位差。因此,也可以將電壓稱為電位。
注意,即使記載為“電連接”時,有時在現實的電路中沒有物理連接的部分而只是佈線延伸。
注意,在電路操作的電流方向發生變化的情況等下,“源極”及“汲極”的功能有時互相調換。因此,在本說明書中,“源極”及“汲極”可以被互相調換。
另外,本實施例所記載的內容可以適當地組合而使用。
〈1.採用氧化物半導體層的電晶體的劣化機制〉
首先,對採用氧化物半導體層的電晶體的劣化機制的模型來進行說明,然後,對為了提高採用氧化物半導體層的電晶體的可靠性消除或降低DOS是有效的方法來進行說明。
圖1A示出採用氧化物半導體層的電晶體的一個例子。在圖1A中,OS表示氧化物半導體層,S表示源極電極,D表示汲極電極,GI表示閘極絕緣膜,GE表示閘極電極。注意,在氧化物半導體層與源極電極、汲極電極之間包括比氧化物半導體層載子密度高的n層(在圖中記作n)。
圖1B示出沿著圖1A中的點劃線E1-E2的能帶結構。有圖1B可知,DOS存在較淺能階(shallow level DOS)和較深能階(deep level DOS)兩種。氧空位(Vo)是形成較淺能階和較深能階的共同原因。尤其是在含有銦的氧化物半導體層中,與銦鄰接的氧脫離而形成氧空位。另外,Ec表示氧化物半導體層的傳導帶下端的能量,Ev表示氧化物半導體層的價電子帶上端的能量,Ef表示氧化物半導體層的費米能量,mid gap表示氧化物半導體層的能隙的中間的能量(本質能階)。另外,作為氧化物半導體層假設其為本質(i型)或實質上本質。此時,費米能量與mid gap一致,但是為了便於表示,在圖中錯開一點表示。另外,DOS在能量軸方向上分佈並且其高度(與電子能量軸垂直的方向)表示DOS密度。
當不對閘極電極施加電壓時,DOS為中性,既不帶正電也不帶負電。
另外,當對閘極電極施加正電壓時,如圖2A所示,氧化物半導體層的能帶彎曲。並且,當因來自閘極電極的電場而使較淺能階的能量低於費米能量時,在較淺能階中負電荷(電子等)被俘獲。
同樣地,當對閘極電極施加負電壓時,如圖2B所示,氧化物半導體層的能帶彎曲。並且,當因來自閘極電極的電場而使較淺能階的能量高於費米能量時,在較深能階中正電荷(電洞等)被俘獲。
另外,由於氧化物半導體層的DOS中被俘獲 的電荷具有極長的緩和時間(τ),所以即使停止來自閘極電極的電場也可以長時間保存電荷。因此,DOS中被俘獲的電荷像固定電荷般操作。例如,當較淺能階中俘獲有負電荷時,與因負固定電荷形成電場時的情況相同,電晶體的臨界電壓向正方向變動。另外,當較深能階中俘獲有正電荷時,與因正固定電荷形成電場時的情況相同,電晶體的臨界電壓向負方向變動。
如上所述,採用氧化物半導體層的電晶體具有如下劣化機制:臨界電壓根據氧化物半導體層中的DOS向正方向或負方向移動。由此可知,為了提高採用氧化物半導體層的電晶體的可靠性,消除或降低DOS是有效的。
接著,對向電晶體的汲極電極施加正電壓時的劣化進行說明。
圖3A示出沿著圖1A中的點劃線E3-E4的能帶結構。另外,在圖3A中,為了與n層進行對比,將氧化物半導體層(OS)稱為i層(記作i)。
如圖3A所示,氧化物半導體層的費米能量成為比mid gap高的能量。這是由於如下緣故:當源極電極與汲極電極間的距離充分小時,受源極電極及汲極電極的影響傳導帶下端的能量(Ec)變低,傳導帶下端的能量與費米能量接近。將該現象稱為CBL效果(Conduction band lowering effect)。CBL效果是起因於氧化物半導體層的空乏層極寬的氧化物半導體特有的現象。
這裡,對CBL效果進行詳細說明。
當作為氧化物半導體層採用本質或實質上本質的氧化物半導體層時,直觀上可以認為:源極電極及汲極電極與氧化物半導體層之間形成有約為氧化物半導體層的能隙的一半的勢壘。但是,實際上採用氧化物半導體層的電晶體在Vg-Id特性上,從閘極電壓為0V附近開始流過汲極電流。
於是,如圖4所示,假定其包括氧化物半導體層(OS)、設置於氧化物半導體層上的源極電極(S)及汲極電極(D)以及設置於氧化物半導體層、源極電極及汲極電極上的閘極絕緣膜(GI),藉由計算導出當通道長(L)改變時沿點劃線H1-H2的能帶結構。另外,在圖4中,在與源極電極及汲極電極相接觸的氧化物半導體層的區域中設置有n層。
藉由解泊松方程式推算能帶的曲線寬度,可知能帶的曲線寬度為如下算式所示地以德拜遮罩長度λD為特徵的長度。此外,在下面的算式中,kB為玻爾茲曼常數。
當在上式中作為氧化物半導體層的本質載子密度ni代入6.6×10-9cm-3,作為氧化物半導體層的相對介電常數ε代入15,作為溫度T代入300K時,可知德拜遮罩長度λD為5.7×1010μm,是極大的值。由此可知:當通 道長度大於德拜遮罩長度λD的2倍(亦即,1.14×1011μm)時,n層與i層的勢壘高度變為氧化物半導體層的能隙的一半。
在圖5中,示出通道長為0.03μm、0.3μm、1μm、10μm、100μm及1×1012μm時的能帶結構的計算結果。另外,圖5中的n表示n層,i表示被n層夾持的氧化物半導體層的區域(i層),點劃線表示氧化物半導體層的費米能量,虛線表示氧化物半導體層的mid gap。
由圖5可知:當通道長度充分大為1×1012μm時,i層與n層之間的電子能量差變為氧化物半導體層的能隙的一半;但是,當通道長度變小時,i層與n層之間的電子能量差逐漸變小,當通道長度為1μm以下時,勢壘幾乎消失。注意,n層的電子能量根據源極電極及汲極電極被固定。
由此可知:當通道長較小時,n層與i層之間的勢壘充分變小。
由於具有CBL效果,採用氧化物半導體層的電晶體的亞臨界值即使在源極電極、汲極電極與氧化物半導體層之間存在勢壘的情況下也能變為接近理論限界的較小的值,因此具有優良的開關特性。
當從圖3A的狀態對汲極電極施加正電壓Vdd時,能帶結構變為圖3B所示的結構。這裡,當對閘極電極施加正電壓時沿電晶體的順時針方向電流流過。此時,為比費米能量更低的能量的較淺能階中進一步蓄積負電荷 。由此可知:藉由對汲極電極施加正電壓,較淺能階的能量更容易變為比費米能量低的能量。因此,無論是對閘極電極施加正電壓的情況還是施加負電壓的情況,臨界電壓都可能根據施加到汲極電極的電壓發生變動。
另外,在對閘極電極施加正電壓之後使閘極電極變為與源極電位(接地電位(GND))相同的電位,亦即,成為圖6A或圖6B所示那樣。此時,因被俘獲的電荷,表面的能帶向相反方向彎曲。例如,如圖6A所示,當負電荷被俘獲時,能帶更向常截止的方向彎曲,臨界電壓向正方向變動。另外,如圖6B所示,當正電荷被俘獲時,能帶更向常導通方向彎曲,臨界電壓向負方向變動。
另外,當通道被n型化(n-化)時,電子容易從源極向汲極流過,源極與汲極間形成路徑,而不容易得到開關特性。為了防止該現象的發生,需要徹底防止通道被n型化,而需要使通道本質化(i型化)。
這裡,對DOS的形成原因及對策進行說明。
因矽而形成的氧空位是形成DOS的原因之一。具體上,銦與氧的鍵合因為矽斷開,如下述化學式(1)所示地形成氧空位。
為了抑制因矽導致的氧空位的形成,重要的 是:不使為誘導DOS形成的物質的矽與氧化物半導體層相接觸;或者不使氧化物半導體層中混入矽。尤其是重要的是使含有銦的氧化物半導體層與含有矽的層分開。
另外,因電漿的損傷是形成DOS的另一原因之一。當利用電漿形成氧化物半導體層或形成設置於氧化物半導體層的上層上的層時,有時由於電漿氧化物半導體層受損而使鍵合力最弱的In-O-In斷開,而形成氧空位(參照下述化學式(2))。再者,脫離的氧與氫鍵合形成水。
為了降低DOS,除了抑制因電漿導致的氧化物半導體層的損傷之外,利用加熱處理對氧化物半導體層供應氧來填補氧空位也是十分重要的。
另外,下面對可以產生於氧化物半導體層中的兩種DOS進行說明。
對DOS的其中之一的較深能階進行詳細說明。較深能階是形成於價電子帶上端的能量(Ev)與mid gap之間的帶隙(field band)中的較深能階(與傳導帶下端的能量(Ec)相比能量上位於較深的位置)的DOS。如上所述,包含於氧化物半導體層中的In-O-In的鍵合斷開時形成氧空位,該氧空位成為中性較深能階(neutral deep level)。較深能階成為正孔的俘獲中心,在比費米能量高的能量中正電荷(positive charge)被俘獲。
另外,較深能階可以利用CPM定量化。
另外,對DOS的另一較淺能階進行詳細說明。較淺能階形成於傳導帶下端的能量附近的帶隙中。
這裡,假設較淺能階為In-VoH。亦即,能使氧化物半導體層中大量存在的氫接近氧空位的Neutral(中性)成為電子的俘獲中心,在比費米能量低的能量中負電荷(negative charge)被俘獲。
為了減少氧空位,可以以含In較少(作為M,例如含Ga較多)的氧化物半導體層圍繞(包圍、覆蓋)形成該通道的氧化物半導體層,來使電流流過的通道與可能從接觸於氧化物半導體層的絕緣膜混入的雜質分開。作為接觸於氧化物半導體層的絕緣膜,例如有氧化矽膜等。矽是誘導Vo形成的物質。
In較少(M,例如含Ga較多)的氧化物半導體層不容易形成DOS,因此圍繞通道的氧化物半導體層與氧化矽之間的介面不容易形成DOS。在圍繞通道的氧化物半導體層中,藉由將M(例如,Ga)的原子數比設定為較高並取代氧化物半導體層的In-O面的In使其含有M(例如,Ga),鍵合力較弱的In-O鍵減少而不容易形成Vo,由此可以使電晶體具有穩定的電特性(高可靠性)。
圖7示出Vg-Id特性與DOS的關係。如圖7所示,當較深能階中俘獲有正電荷時,在Vg-Id特性上臨 界電壓向負方向變動。另外,當較淺能階中俘獲有負電荷時,在Vg-Id特性上臨界電壓向正方向變動。
當對汲極施加正電壓而使較淺能階變為比費米能量低的能量時,DOS容易帶負電。亦即,臨界電壓容易向正方向變動。為了防止該變動需要減少較淺能階。
並且,當對汲極施加固定的正電壓而使閘極電壓可變時,根據其汲極電壓、閘極電壓,較淺能階變為比費米能量低的能量,而使DOS帶負電。該負電荷看來與對閘極電壓施加負電壓時具有同樣的效果。因此,當閘極電壓降低時,汲極電流(Id)降低,亦即,Vg-Id特性的曲線圖中出現肩(shoulder)(參照圖8)。
圖8所示的肩在對汲極施加正電壓時出現。由此可以認為:藉由減少被施加較高電場的閘極電極側的DOS(尤其是較淺能階),可以緩和圖8所示的肩。
由此可知,為了提高採用氧化物半導體層的電晶體的可靠性,消除DOS或降低DOS是比較有效的。
〈2.包括氧化物半導體層的多層膜〉
下面,對能夠實現具有穩定的電特性的採用氧化物半導體層的電晶體的DOS少的多層膜進行說明。
〈2-1.多層膜的結構〉
在該項中,對多層膜的結構進行說明。
DOS小的多層膜具有如下結構:以圍繞形成有 通道的氧化物半導體層的方式設置與氧化物半導體層相比更不容易形成DOS的氧化物層。注意,關於以氧化物層圍繞氧化物半導體層的結構有各種各樣的形成方法,下面示出一個例子。
圖9A至圖9D示出多層膜108的剖面結構。多層膜108包括:氧化物層105a;設置於氧化物層105a上的氧化物半導體層106;設置於氧化物半導體層106上的氧化物層105b;以及至少以接觸於氧化物半導體層106的側面的方式而設置的氧化物層105c。另外,氧化物層105c具有曲面。
在圖9A及圖9B所示的多層膜108的一個剖面的一個側面上,氧化物層105c具有根據一個密切圓(也稱為曲率圓)的曲率(曲面)。另外,在圖9C及圖9D所示的多層膜108的一個剖面的一個側面中,氧化物層105c在上端部及下端部分別具有根據一個密切圓的曲率。
作為多層膜108,既可以如圖9A及圖9C所示地使氧化物層105a、氧化物半導體層106及氧化物層105b的側面與氧化物層105a的底面之間的角度為大致垂直,也可以如圖9B及圖9D所示地具有傾斜(錐形角)。
因此,藉由設置為多層膜108的一部分的在側面上具有曲面的氧化物層105c,可以抑制使用多層膜108的電晶體出現形狀不良。
〈2-1-1.構成多層膜的端部的氧化物層〉
參照圖10A至圖10C對氧化物層105c所具有的曲面進行說明。
圖10A是對應於圖9A及圖9B所示的多層膜108的一個剖面的一個側面的氧化物層105c的剖面圖。圖10A所示的氧化物層105c具有根據曲率半徑為r的密切圓的曲率。注意,曲率半徑等於曲線的密切圓的半徑。
圖10B是對應於圖9C及圖9D所示的多層膜108的一個剖面的一個側面的氧化物層105c的剖面圖。圖10B所示的氧化物層105c的上端部及下端部分別具有根據由曲率半徑為r的密切圓構成的曲率。另外,上端部及下端部的曲率也可以分別具有不同的曲率半徑。
圖10C所示的氧化物層105c具有根據曲率半徑為r的密切圓的曲率。另外,氧化物層105c可以具有兩個或三個根據不同密切圓的曲率。
此時,曲率半徑r為多層膜108的厚度t(氧化物層105a、氧化物半導體層106及氧化物層105b的總厚度)的50分之1以上且50倍以下,較佳為20分之1以上且20倍以下,更佳為10分之1以上且10倍以下,進一步較佳為5分之1以上且5倍以下。
〈2-1-2.多層膜的形成機制〉
下面對包括具有曲面的氧化物層105c的多層膜108 的形成機制進行說明。
〈2-1-3.形成機制(1)〉
參照圖11A至圖13B對包括具有曲面的氧化物層105c的多層膜108的形成機制的一個例子進行說明。
首先,準備包括設置於基底絕緣膜132上的氧化物層135a、設置於氧化物層135a上的氧化物半導體層136以及設置於氧化物半導體層136上的氧化物層135b的多層膜(參照圖11A)。
然後,在氧化物層135b上的一部分上形成光阻遮罩140(參照圖11B)。
然後,利用乾式蝕刻法對沒有設置有光阻遮罩140的區域的氧化物層135b及氧化物半導體層136進行蝕刻,而使氧化物層135a露出(參照圖11C)。
然後,利用乾式蝕刻法對露出的氧化物層135a進行蝕刻(參照圖12A)。此時,氧化物層135a的反應生成物至少再次附著到多層膜的氧化物半導體層106的側面,由此形成為側壁保護膜(也稱為兔耳)的氧化物層。注意,氧化物層135a的反應生成物除了因為濺射現象再次附著之外,還藉由乾式蝕刻時的電漿150再次附著。作為乾式蝕刻的條件,例如,可以作為蝕刻氣體採用三氟化硼氣體及氯氣體,並施加電感耦合電漿(ICP:Inductively Coupled Plasma)電力及基板偏壓電力。
接著,對氧化物層135a進行蝕刻來形成氧化 物層105a及氧化物層175c。此時,基底絕緣膜132也被部分蝕刻而成為基底絕緣膜133(參照圖12B)。
另外,由於氧化物層175c為氧化物層135a的反應生成物,其中殘留有蝕刻時所使用的蝕刻氣體的成分(氯、硼等)。當該成分與大氣中等的水分等發生反應時,氧化物層175c被進一步蝕刻。
然後,藉由利用灰化處理去除殘留於被蝕刻的氧化物層175c中的蝕刻氣體的成分,形成成為氧化物層105c的氧化物層。
然後,去除光阻遮罩140。
然後,在含有氧化氣體的氛圍下進行加熱處理,以減少氧化物層105a、氧化物半導體層106、氧化物層105b及成為氧化物層105c的氧化物層的氧空位。尤其是,由於成為氧化物層105c的氧化物層是由蝕刻時的反應生成物形成的,所以氧化物層105c中容易形成氧空位。因此,成為氧化物層105c的氧化物層藉由上述灰化處理及該加熱處理變為載子密度極小的氧化物層105c(參照圖12C)。注意,氧化氣體是指氧、一氧化二氮、臭氧等氣體。加熱處理可以在250℃以上且650℃以下,較佳為300℃以上且500℃以下進行。作為加熱處理的氛圍,在含氧化物氣體10ppm以上、含量為1%以上或10%以上的氛圍下進行。或者,也可以作為加熱處理的氛圍,在惰性氣體氛圍下進行加熱處理之後,為了填補脫離的氧,在含氧化氣體10ppm以上、含量為1%以上或10%以上的氛 圍下進行加熱處理。
藉由上述步驟可以形成包括具有曲面的氧化物層105c的多層膜108。由此可知:為了形成包括具有曲面的氧化物層105c的多層膜108,不需要專門用來形成氧化物層105c的光遮罩等。
另外,像這樣形成的氧化物層105a、氧化物層105b及氧化物層105c有時無法嚴格地對其進行區分。因此,可以將氧化物層105a、氧化物層105b及氧化物層105c統稱為氧化物層105。如圖13A所示,也可以將氧化物半導體層106及圍繞氧化物半導體層106的氧化物層105統稱為多層膜108。
然後,可以藉由對基底絕緣膜133進行蝕刻來形成具有多個步階(這裡為兩階)的基底絕緣膜102(參照圖13B)。基底絕緣膜102具有兩階步階,也就是說,基底絕緣膜102具有厚度不同的三個區域。
〈2-1-4.形成機制(2)〉
下面參照圖14A至圖15C對包括具有曲面的氧化物層105c的多層膜108的形成機制的一個例子進行說明。
首先,準備包括設置於基底絕緣膜132上的氧化物層135a、設置於氧化物層135a上的氧化物半導體層136以及設置於氧化物半導體層136上的氧化物層135b的多層膜(參照圖14A)。
然後,在氧化物層135b上的一部分上形成光 阻遮罩140(參照圖14B)。
然後,利用乾式蝕刻法對沒有設置光阻遮罩140的區域的氧化物層135b、氧化物半導體層136及氧化物層135a進行蝕刻,分別形成氧化物層155b、氧化物半導體層156及氧化物層155a。此時,基底絕緣膜132也被部分蝕刻而形成基底絕緣膜152(參照圖14C)。注意,氧化物層155b、氧化物半導體層156及氧化物層155a具有錐形角。
然後,利用乾式蝕刻法對氧化物層155b、氧化物半導體層156及氧化物層155a進行蝕刻,分別形成氧化物層105b、氧化物半導體層106及氧化物層105a。此時,氧化物層155a的反應生成物再次附著到多層膜的側面,而形成作為側壁保護膜(也稱為兔耳)的成為氧化物層105c的氧化物層。注意,氧化物層155a的反應生成物除了因為濺射現象再次附著之外,還藉由乾式蝕刻時的電漿再次附著。此時,基底絕緣膜152也被部分蝕刻而成為基底絕緣膜102(參照圖15A)。
注意,由於成為氧化物層105c的氧化物層為氧化物層155a的反應生成物,所以其中殘留有蝕刻時所使用的蝕刻氣體的成分(氯、硼等)。
然後,藉由灰化處理去除殘留於成為氧化物層105c的氧化物層中的蝕刻氣體的成分。
然後,去除光阻遮罩140。
然後,較佳的是在含有氧化氣體的氛圍下進 行加熱處理,以減少氧化物層105a、氧化物半導體層106、氧化物層105b及成為氧化物層105c的氧化物層的氧空位。尤其是,由於成為氧化物層105c的氧化物層由蝕刻時的反應生成物形成,所以容易形成氧空位。因此,成為氧化物層105c的氧化物層藉由上述灰化處理及該加熱處理成為載子密度極小的氧化物層105c(參照圖15B)。
藉由上述步驟,可以形成包括具有曲面的氧化物層105c的多層膜108。由此可知:為了形成包括具有曲面的氧化物層105c的多層膜108,不需要專門用於形成氧化物層105c的光遮罩等。
如上所述,氧化物層105c由成為氧化物層105a的氧化物層155a的反應生成物形成。因此,氧化物層105c與氧化物層105a由於其形成過程的不同,而具有不同的組成及不同的物性。但是,有時利用分析等無法區分氧化物層105a與氧化物層105c。在這種情況下,氧化物層105c成為與氧化物層105a具有相同物性的氧化物層,當對氧化物層105c的物性沒有特別的記載時,可以參照關於氧化物層105a的記載。另外,當氧化物層105b與氧化物層105a具有相同結構時,有時無法與氧化物層105c進行區分。為此,也可以將氧化物層105a、氧化物層105b及氧化物層105c統稱為氧化物層105。如圖15C所示,也可以將氧化物半導體層106及圍繞氧化物半導體層106的氧化物層105統稱為多層膜108。
多層膜108具有如下結構:由氧化物層105a 、氧化物層105b及氧化物層105c圍繞氧化物半導體層106(被包住或被覆蓋)。因此,可以減少混入氧化物半導體層106的雜質。另外,由於氧化物半導體層106與其他的氧化物層之間沒有能階,因此可以提高載子遷移率(電子遷移率)。
〈2-2.多層膜的物性〉
在該項中對多層膜的物性進行說明。
〈2-2-1.多層膜的組成〉
下面,對多層膜108以及構成多層膜108的氧化物層105a、氧化物半導體層106、氧化物層105b及氧化物層105c的組成進行說明。
氧化物半導體層106是至少含有銦的氧化物半導體層。另外,除了銦之外,較佳的是還含有元素M(鋁、鈦、矽、鎵、鍺、釔、鋯、錫、鑭、鈰或鉿)。另外,較佳的是氧化物半導體層106至少含有銦,由此可以提高載子遷移率(電子遷移率)。
氧化物層105a是由構成氧化物半導體層106的氧以外的元素的一種以上或二種以上構成的氧化物層。因此,在氧化物半導體層106與氧化物層105a之間的介面不容易發生介面散射。因此,在該介面中載子的移動不被阻礙,電晶體的場效移動率變高。
作為氧化物層105a,例如可以為與銦相比含 有更高原子數比的鋁、鈦、矽、鎵、鍺、釔、鋯、錫、鑭、鈰或鉿的氧化物層。具體上,作為氧化物層105a採用與銦相比含有1.5倍以上,較佳為2倍以上,更佳為3倍以上更高原子數比的上述元素的氧化物層。由於上述元素與氧的鍵合堅固,所以具有抑制氧化物層中形成氧空位的功能。亦即,氧化物層105a是不容易形成氧空位的氧化物層。另外,氧化物層105a是與氧化物半導體層106相比含有更高原子數比的上述元素的氧化物層。
另外,氧化物層105b由構成氧化物半導體層106的氧以外的元素的一種以上或二種以上構成。由於氧化物層105b由構成氧化物半導體層106的氧以外的元素的一種以上或二種以上構成,所以氧化物半導體層106與氧化物層105b之間的介面不容易形成介面能階。當該介面具有介面能階時,有時會形成以該介面為通道的臨界電壓不同的第二電晶體,由此電晶體的臨界電壓發生變動。由此,藉由設置氧化物層105b,可以減少電晶體的臨界電壓等電特性偏差。
作為氧化物層105b,例如可以為與銦相比含有更高原子數比的鋁、鈦、矽、鎵、鍺、釔、鋯、錫、鑭、鈰或鉿的氧化物層。具體上,作為氧化物層105b採用與銦相比含有1.5倍以上,較佳為2倍以上,更佳為3倍以上更高原子數比的上述元素的氧化物層。由於上述元素與氧的鍵合堅固,所以具有抑制氧化物層中形成氧空位的功能。亦即,氧化物層105b是不容易形成氧空位的氧化 物層。另外,氧化物層105b是與氧化物半導體層106相比含有更高原子數比的上述元素的氧化物層。
氧化物層105c可以參照氧化物層105a的記載。氧化物層105c是形成多層膜108的側面的層。因此,當氧化物層105c為不容易形成氧空位的層時,在氧化物層105c與氧化物半導體層106之間的介面,有時會形成以該介面為通道的臨界電壓不同的第二電晶體,因此電晶體的臨界電壓發生變動。由此,藉由設置不容易形成氧空位的氧化物層105c,可以減少電晶體的臨界電壓等電特性偏差。通道長越小的電晶體因第二電晶體的電特性偏差越明顯。因此,越是微型化的電晶體設置不容易形成氧空位的氧化物層105c的效果越明顯。
注意,當氧化物層105b中的銦擴散到外部時有時會使電晶體的電特性劣化,因此較佳的是氧化物層105b中的銦的原子數比比氧化物半導體層106小。
另外,較佳的是氧化物層105a及氧化物層105c為與氧化物層105b相比不容易形成氧空位的氧化物層。另外,較佳的是氧化物層105a及氧化物層105c為比氧化物層105b具有更高絕緣性的氧化物層。為了使氧化物層105a及氧化物層105c與氧化物層105b相比不容易形成氧空位且具有高絕緣性,可以使氧化物層105a及氧化物層105c比氧化物層105b含有更高濃度的抑制氧化物層中形成氧空位的元素或者與氧的鍵合力強的金屬元素。
另外,當氧化物層105a為In-M-Zn氧化物時 ,較佳的是In與M的原子數比率為In小於50atomic%、M為50atomic%以上,更佳為In小於25atomic%、M為75atomic%以上。另外,當氧化物半導體層106為In-M-Zn氧化物時,較佳的是In與M的原子數比率為In為25atomic%以上、M小於75atomic%,更佳為In為34atomic%以上、M小於66atomic%。另外,當氧化物層105b為In-M-Zn氧化物時,較佳的是In與M的原子數比率為In小於50atomic%、M為50atomic%以上,更佳為In小於25atomic%、M為75atomic%以上。另外,當氧化物層105c為In-M-Zn氧化物時,較佳的是In與M的原子數比率為In小於50atomic%、M為50atomic%以上,更佳為In小於25atomic%、M為75atomic%以上。
另外,氧化物層105a的厚度為3nm以上且100nm以下,較佳為3nm以上且50nm以下。另外,氧化物半導體層106的厚度為3nm以上且200nm以下,較佳為3nm以上且100nm以下,更佳為3nm以上且50nm以下。另外,氧化物層105b的厚度為3nm以上且50nm以下,較佳為3nm以上且20nm以下。但是,較佳的是氧化物層105a及氧化物層105c的厚度比氧化物層105b厚。換言之,較佳的是氧化物層105b的厚度比氧化物層105a及氧化物層105c小。
另外,當利用濺射法形成氧化物層105a、氧化物層105b時,從顆粒數不會增大的觀點來看,較佳為採用含有銦的靶材。另外,較佳為採用鎵的原子數比較小 的氧化物靶材。尤其是,當採用含有銦的靶材時,可以提高靶材的導電率,而使DC放電及AC放電變容易,因此更易於對應大面積的基板。因此,可以提高半導體裝置的生產率。
〈2-2-2.多層膜的能帶結構〉
首先,對包括氧化物半導體層的多層膜的能帶結構進行說明。
首先,圖16A示出作為比較例採用氧化物半導體層106的單層時的剖面圖,圖16B示出對應於圖16A的點劃線F1-F2的能帶結構。將氧化物半導體層106的傳導帶下端的能量記作EcS。另外,在圖16A和圖16B中示出在氧化物半導體層106的上方及下方設置如下絕緣膜時的情況。該絕緣膜為能隙充分地大於氧化物半導體層106並且傳導帶下端的能量充分地高於氧化物半導體層106的絕緣膜(例如,氧化矽膜)。
由圖16B可知,當採用氧化物半導體層106的單層時,氧化物半導體層106與絕緣膜之間的傳導帶下端的能量不連續地變化(不連續接合)。這是由於該絕緣膜的能隙充分地大於氧化物半導體層106並且傳導帶下端的能量充分高的緣故,亦即,該絕緣膜為與氧化物半導體層106的物性完全不同的絕緣膜的緣故。
因此,可知氧化物半導體層106與絕緣膜之間的介面存在多個DOS。另外,在採用氧化物半導體層 106的單層的電晶體中,當氧化物半導體層106與絕緣膜(相當於閘極絕緣膜或保護絕緣膜)之間的介面存在DOS時,有時會引起電晶體的劣化。
接著,圖17A示出多層膜108的剖面圖,圖17B示出對應於圖17A的點劃線G1-G2的能帶結構,圖17C示出對應於圖17A的點劃線G3-G4的能帶結構。將氧化物層105a、氧化物層105b、氧化物層105c的傳導帶下端的能量分別記作EcO1、EcO2、EcO3。另外,在圖17A至圖17C中示出設置如下絕緣膜時的情況。該絕緣膜為能隙充分地大於多層膜108中的任一個層且傳導帶下端的能量充分地高於多層膜108中的任一個層的圍繞多層膜108的絕緣膜(例如,氧化矽膜)。
另外,當氧化物層105a、氧化物半導體層106、氧化物層105b及氧化物層105c的傳導帶下端的能量分別為EcS1、EcS2、EcS3及EcS4時,以滿足算式(2)所示的關係的方式選擇氧化物層105a、氧化物半導體層106、氧化物層105b及氧化物層105c。
EcS1≒EcS4≧EcS3>EcS2
由圖17B可知,在多層膜108中,氧化物層105a及氧化物層105b與氧化物半導體層106之間的傳導帶下端的能量連續地變化(連續接合)。這是由於氧化物層105a及氧化物層105b與氧化物半導體層106為物性相似的氧化物層的緣故。
由此可知,氧化物半導體層106與氧化物層105a及氧化物層105b之間的介面幾乎不存在DOS。另外,由於氧化物層105a及氧化物層105b如上所述地為不容易形成氧空位的氧化物層,所以可以認為幾乎沒有起因於氧空位的DOS。
另外,氧化物層105a、氧化物層105b、氧化物層105c及氧化物半導體層106的真空能階與傳導帶下端的能量差(也稱為電子親和能)可以藉由如下方法求出,亦即:從各層中的真空能階與價電子帶上端的能量差(也稱為離子化勢能)減去能隙。
另外,可以使用光譜橢圓偏光計(HORIBA JOBIN YVON公司UT-300)測定能隙。另外,離子化勢能可以使用紫外線光電子能譜(UPS:Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司VersaProbe)進行測定。
由圖17B及圖17C可知,多層膜108的氧化物半導體層106成為阱(well),在使用多層膜108的電晶體中,通道形成於氧化物半導體層106中。另外,由於多層膜108的傳導帶下端的能量連續地變化,也可以認為氧化物半導體層106與氧化物層105b連續接合。
這裡,參照圖18A至圖18C對經過加熱處理多層膜108中的氧在350℃或450℃的加熱處理後擴散的情況進行說明。
圖18A至圖18C示出如下結果:對將多層膜 108中的任一層使用18O2氣體進行膜形成而得到的樣本進行SIMS,而對其深度方向的18O的濃度分佈進行測定的結果。
這裡,氧化物層105a是使用In-Ga-Zn氧化物(In:Ga:Zn=1:1:1[原子數比])靶材利用濺射法形成的氧化物層。
另外,氧化物半導體層106是使用In-Ga-Zn氧化物(In:Ga:Zn=3:1:2[原子數比])靶材利用濺射法形成的氧化物半導體層。
另外,氧化物層105b是使用In-Ga-Zn氧化物(In:Ga:Zn=1:1:1[原子數比])靶材利用濺射法形成的氧化物層。
這裡,圖18A示出對氧化物層105a使用18O2氣體而對其他的層不使用18O2氣體的樣本的氧化物層105a、氧化物半導體層106以及氧化物層105a與氧化物半導體層106之間的介面在深度方向上的18O的濃度分佈。可知:與不進行加熱處理(記作as-depo,虛線)的樣本相比,在進行350℃加熱處理後(記作350℃加熱後,點劃線)及450℃加熱處理後(記作450℃加熱後,實線)的樣本中,18O從氧化物層105a擴散到氧化物半導體層106。
另外,圖18B示出對氧化物半導體層106使用18O2氣體而對其他的層不使用18O2氣體的樣本的氧化物層半導體層106、氧化物層105a以及氧化物半導體層 106與氧化物層105b之間的介面在深度方向上的18O的濃度分佈。可知:與不進行加熱處理(記作as-depo,虛線)的樣本相比,在進行350℃加熱處理後(記作350℃加熱後,點劃線)及450℃加熱處理後(記作450℃加熱後,實線)的樣本中,18O從氧化物半導體層106擴散到氧化物層105b。
另外,圖18C示出對氧化物半導體層106使用18O2氣體而對其他的層不使用18O2氣體的樣本的氧化物層105a、氧化物半導體層106以及氧化物層105a與氧化物半導體層106之間的介面在深度方向上的18O的濃度分佈。可知:與不進行加熱處理(記作as-depo,虛線)及進行350℃加熱處理後(記作350℃加熱後,點劃線)的樣本相比,在進行450℃加熱處理後(記作450℃加熱後,實線)的樣本中,18O從氧化物半導體層106擴散到氧化物層105a。
如圖18A至圖18C所示,在多層膜108中氧在各層中擴散。也就是說:在氧化物層105a、氧化物半導體層106、氧化物層105b與氧化物層105c中的任兩個之間的介面上形成有兩個層的構成元素互相混合的層(也稱為混合層)而使該兩個層連續接合在一起。注意,混合層具有彼此混合的層與層的中間性質。
接著,利用CPM對多層膜108中的DOS進行評價。
另外,為了使電晶體具有高場效移動率和穩 定的電特性,可以將多層膜108中的利用CPM測定得到的局部能階的吸收係數設定為低於1×10-3cm-1,較佳為低於3×10-4cm-1
下面對進行了CPM測定的樣本進行說明。
氧化物層105a是使用In-Ga-Zn氧化物(In:Ga:Zn=1:3:2[原子數比])靶材利用濺射法形成的氧化物層。另外,在如下條件下進行膜形成:作為沉積氣體使用30sccm氬氣體、15sccm氧氣體,壓力為0.4Pa,基板溫度為200℃,DC功率為0.5kW進行施加。
另外,氧化物半導體層106是使用In-Ga-Zn氧化物(In:Ga:Zn=1:1:1[原子數比])靶材利用濺射法形成的氧化物半導體層。另外,在如下條件下進行膜形成:作為沉積氣體使用30sccm氬氣體、15sccm氧氣體,壓力為0.4Pa,基板溫度為200℃,DC功率為0.5kW進行施加。
另外,氧化物層105b是使用In-Ga-Zn氧化物(In:Ga:Zn=1:3:2[原子數比])靶材利用濺射法形成的氧化物層。另外,在如下條件下進行膜形成:作為沉積氣體使用30sccm氬氣體、15sccm氧氣體,壓力為0.4Pa,基板溫度為200℃,DC功率為0.5kW進行施加。
這裡,為了提高CPM測定的精確度,多層膜108需要具有一定的厚度。具體上,將多層膜108中的氧化物層105a的厚度設定為30nm,氧化物半導體層106的厚度設定為100nm,氧化物層105b的厚度設定為30nm。
在CPM測定中,在對以接觸於用作為樣本的多層膜108的方式而設置的第一電極與第二電極間施加電壓的狀態下,以使光電流值為恆定的方式調整端子間照射到樣本表面的光量,然後在各波長中根據照射光量導出吸收係數。在CPM測定中,當樣本有缺陷時,對應於缺陷所存在的能階的能量(根據波長換算)的吸收係數增加。藉由用常數乘以該吸收係數的增加值,可以導出樣本的缺陷密度。
圖19A示出在多層膜108的各層的能隙以上的能量範圍中,將利用分光光度測量的吸收係數(虛線)與進行CPM測定的吸收係數(實線)擬合的結果。另外,根據進行CPM測定的吸收係數得到的烏爾巴赫能量為78.7meV。在圖19A中的以虛線圓圍繞的能量範圍中,從利用CPM測定的吸收係數減去背景值(細虛線)可以導出該能量範圍中的吸收係數的積分值(參照圖19B)。由該結果可知,本樣本的起因於DOS的吸收係數為2.02×10-4cm-1
由此可知,多層膜108的DOS極少。亦即,可知:採用多層膜108的電晶體具有高場效移動率和穩定的電特性。
〈2-2-3.多層膜的雜質〉
下面,參照圖20對構成多層膜108的各層中的矽濃度進行說明。
這裡,氧化物層105a是使用In-Ga-Zn氧化物(In:Ga:Zn=1:3:2[原子數比])靶材利用濺射法形成的氧化物層。另外,在如下條件下進行膜形成:作為沉積氣體使用30sccm氬氣體、15sccm氧氣體,壓力為0.4Pa,基板溫度為200℃,DC功率為0.5kW進行施加。
另外,氧化物半導體層106是使用In-Ga-Zn氧化物(In:Ga:Zn=1:1:1[原子數比])靶材利用濺射法形成的氧化物半導體層。另外,在如下條件下進行膜形成:作為沉積氣體而使用30sccm氬氣體、15sccm氧氣體,壓力為0.4Pa,基板溫度為300℃,DC功率為0.5kW進行施加。
另外,氧化物層105b是使用In-Ga-Zn氧化物(In:Ga:Zn=1:3:2[原子數比])靶材利用濺射法形成的氧化物層。另外,在如下條件下進行膜形成:作為沉積氣體而使用30sccm氬氣體、15sccm氧氣體,壓力為0.4Pa,基板溫度為200℃,DC功率為0.5kW進行施加。
在矽晶片上設置多層膜108,準備了沒經過加熱處理的樣本以及以450℃進行2小時加熱處理的樣本,利用飛行時間二次離子質譜分析儀(ToF-SIMS:Time-of-flight secondary ion mass spectrometer)示出:表示深度方向的In的二次離子強度;表示深度方向的Ga的二次離子強度;表示深度方向的Zn的二次離子強度;以及深度方向的SiO3濃度[atoms/cm3]。多層膜108包括:厚度為10nm的氧化物層105a;設置於氧化物層105a上的厚度為 10nm的氧化物半導體層106;以及設置於氧化物半導體層106上的厚度為10nm的氧化物層105b。
由圖20可知,構成多層膜108的各層的組成根據膜形成時的靶材的組成而變化。但是,不能利用圖20對各層的組成進行單純的比較。
由圖20可知,在多層膜108的矽晶片與氧化物層105a之間的介面及氧化物層105b的頂面中SiO3濃度變高。另外,還可知氧化物半導體層106的SiO3濃度為約ToF-SIMS的檢測下限的1×1018atoms/cm3。可以認為這是由於如下緣故:由於設置有氧化物層105a及氧化物層105b,起因於矽晶片或表面污染等的矽不對氧化物半導體層106產生影響。另外,雖然氧化物層105a及氧化物層105b中混入有矽,但是由於氧化物層105a及氧化物層105b本身是不容易因矽的混入而形成氧空位的氧化物層,所以不會使電晶體的電特性劣化。
另外,藉由比較圖20所示的as-depo(沒有進行加熱處理的樣本)與熱處理後的樣本可知:因加熱處理不容易引起矽擴散,所以矽的混入主要發生於膜形成時。
為了使採用多層膜108的電晶體具有穩定的電特性,對氧化物半導體層106進行高純度本質化是比較有效的方法。具體上,使氧化物半導體層106的載子密度低於1×1017/cm3、低於1×1015/cm3或低於1×1013/cm3即可。在氧化物半導體層106中,氫、氮、碳、矽及主成分以 外的金屬元素為雜質。為了降低氧化物半導體層106中的雜質濃度,較佳為將鄰近氧化物半導體層106的氧化物層105a中及氧化物層105b中的雜質濃度也降至與氧化物半導體層106相同程度。
尤其是,當氧化物半導體層106中含有高濃度的矽時,氧化物半導體層106中形成起因於矽的雜質能階。有時該雜質能階成為陷阱而使電晶體的電特性發生劣化。為了減少電晶體的電特性劣化,使氧化物半導體層106的矽濃度低於1×1019atoms/cm3,較佳為低於5×1018atoms/cm3,更佳為低於1×1018atoms/cm3即可。另外,使氧化物層105a與氧化物半導體層106之間的介面及氧化物半導體層106與氧化物層105b之間的介面的矽濃度低於1×1019atoms/cm3,較佳為低於5×1018atoms/cm3,更佳為低於1×1018atoms/cm3
另外,在氧化物半導體層106中,氫進入氧空位部而形成DOS。為了使氧化物半導體層106本質或實質上本質,使利用SIMS測量的氧化物半導體層106中的氫濃度為2×1020atoms/cm3以下,較佳為5×1019atoms/cm3以下,更佳為1×1019atoms/cm3以下,進一步較佳為5×1018atoms/cm3以下。
另外,當氧化物半導體層106中含有高濃度的矽及碳時,有時會降低氧化物半導體層106的結晶性。為了不使氧化物半導體層106的結晶性下降,使氧化物半導體層106的矽濃度低於1×1019atoms/cm3,較佳為低於 5×1018atoms/cm3,更佳為低於1×1018atoms/cm3即可。另外,為了不使氧化物半導體層106的結晶性下降,使氧化物半導體層106的碳濃度低於1×1019atoms/cm3,較佳為低於5×1018atoms/cm3,更佳為低於1×1018atoms/cm3即可。關於多層膜108的結晶性,在後面進行說明。
〈2-2-4.多層膜的結晶性〉
下面對多層膜108中的氧化物層105a、氧化物半導體層106、氧化物層105b及氧化物層105c的結晶性進行說明。
在多層膜108中,氧化物層105a、氧化物半導體層106、氧化物層105b及氧化物層105c為非晶結構或結晶結構。
下面,對氧化物半導體層(氧化物層)的結構進行說明。
在本說明書中,“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態,因此也包括-5°以上且5°以下的角度的狀態。另外,“垂直”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態,因此也包括85°以上且95°以下的角度的狀態。
另外,在結晶為三方晶系或菱方晶系的情況下,記為六方晶系。
氧化物半導體層大致分為單晶氧化物半導體層和非單晶氧化物半導體層。非單晶氧化物半導體層包括 非晶氧化物半導體層、微晶氧化物半導體層、多晶氧化物半導體層及CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)膜等。
非晶氧化物半導體層具有無序的原子排列並不具有結晶成分。其典型例子是在微小區域中也不具有結晶部而膜整體具有完全的非晶結構的氧化物半導體層。
微晶氧化物半導體層例如包括大於或等於1nm且小於10nm的尺寸的微晶(也稱為奈米晶)。因此,微晶氧化物半導體層的原子排列的有序度比非晶氧化物半導體層高。因此,微晶氧化物半導體層的缺陷態密度低於非晶氧化物半導體層。
CAAC-OS膜是包含多個結晶部的氧化物半導體層的其中之一,大部分的結晶部為能夠容納在一邊短於100nm的立方體的尺寸。因此,有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體層。下面,詳細說明CAAC-OS膜。
在利用穿透式電子顯微鏡(TEM:Transmission Electron Microscope)所得到的CAAC-OS膜的影像中,不能明確地觀察到結晶部與結晶部之間的邊界,亦即,晶界(grain boundary)。因此,在CAAC-OS膜中,不容易發生起因於晶界的電子遷移率的降低。
根據從大致平行於樣本面的方向觀察的 CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面,根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是,在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知,CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD:X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如,在藉由out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜的情況下,在繞射角度(2θ)為31°附近時出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面,由此可知CAAC-OS膜中的結晶具有c軸配向性,並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面,當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時,在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此,將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體層 時,出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面,當該樣本是CAAC-OS膜時,即使在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知,在具有c軸配向的CAAC-OS膜中,雖然a軸及b軸的方向在結晶部之間不同,但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此,在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意,結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述,結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此,例如,當CAAC-OS膜的形狀因蝕刻等而發生改變時,結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外,CAAC-OS膜中的晶化度不一定均勻。例如,在CAAC-OS膜的結晶部藉由從CAAC-OS膜的頂面附近產生的結晶生長而形成的情況下,有時頂面附近的區域的晶化度高於被形成面附近的區域。另外,當對CAAC-OS膜添加雜質時,被添加了雜質的區域的晶化度改變,所以有時CAAC-OS膜中的晶化度根據區域而不同。
注意,當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時,除了在2θ為31°附近 的峰值之外,有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值示出不具有c軸配向性的結晶包括在CAAC-OS膜的一部分中。較佳的是,在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
此外,在採用CAAC-OS膜的電晶體中,由可見光或紫外光的照射導致的電特性變動小。因此,該電晶體具有高可靠性。
注意,氧化物半導體層例如也可以是包括非晶氧化物半導體層、微晶氧化物半導體層和CAAC-OS膜中的兩種以上的疊層膜。
在多層膜108中,較佳的是至少氧化物半導體層106具有結晶結構。尤其較佳為CAAC-OS層。
為了使氧化物半導體層106為CAAC-OS層,較佳的是作為基底的氧化物層105a具有與CAAC-OS層相同的結晶結構或非晶結構。另外,當氧化物半導體層106為CAAC-OS層時,以氧化物半導體層106為基底的氧化物層105b也容易變為與CAAC-OS層相同的結晶結構。但是,氧化物層105b不侷限於結晶結構,而也可以為非晶結構。
另外,氧化物層105c可以為非晶結構或結晶結構。
在採用多層膜108的電晶體中,由於氧化物半導體層106是成為通道的層,所以較佳的是氧化物半導 體層106具有高結晶性,由此可以使電晶體具有穩定的電特性。
〈3.採用多層膜的電晶體〉
下面,對在氧化物半導體層106中形成通道的採用多層膜108的電晶體進行說明。
〈3-1.電晶體結構(1)〉
這裡,參照圖21A至圖21C對頂閘極型電晶體的一種的頂閘極頂接觸型結構(TGTC結構)的電晶體進行說明。
圖21A至圖21C示出TGTC結構的電晶體的俯視圖及剖面圖。圖21A示出電晶體的俯視圖。圖21B示出對應於圖21A中的點劃線A1-A2的剖面圖。另外,圖21C示出對應於圖21A中的點劃線A3-A4的剖面圖。
圖21B所示的電晶體包括:設置於基板100上的基底絕緣膜102;包括設置於基底絕緣膜102上的氧化物半導體層106及圍繞氧化物半導體層106而設置的氧化物層105的多層膜108;設置於基底絕緣膜102及多層膜108上的源極電極116a及汲極電極116b;設置於多層膜108、源極電極116a及汲極電極116b上的閘極絕緣膜112;設置於閘極絕緣膜112上的閘極電極104;以及設置於閘極絕緣膜112及閘極電極104上的保護絕緣膜118。另外,電晶體也可以不包括基底絕緣膜102或/及保護 絕緣膜118。
另外,如圖22A、圖22B及圖22C所示的電晶體那樣,也可以將多層膜108設置於源極電極116a及汲極電極116b的寬度(在通道寬度方向的長度)的內側。在圖22A至圖22C所示的電晶體中,閘極電極104、源極電極116a及汲極電極116b等具有遮擋光照射到多層膜108的作用,所以不容易發生因光引起的電特性變動。
另外,在圖21A至圖21C所示的電晶體中,通道形成區是由源極電極116a及汲極電極116b夾持且與閘極電極104重疊的多層膜108的一部分。這裡,將流過氧化物半導體層106的電流的主要路徑稱為通道。
另外,根據用於源極電極116a及汲極電極116b的導電膜的種類,有時多層膜108的一部分中的氧被奪取或者形成混合層(導電膜的主要成分的金屬元素混入多層膜108中的層),而在通道與源極電極116a及汲極電極116b之間,在多層膜108中形成源極區及汲極區。
另外,圖23A至圖23C示出電晶體的源極電極116a及汲極電極116b附近的剖面圖。源極電極116a及汲極電極116b可以採用圖23A至圖23C中示出的任一結構。注意,在圖23A至圖23C中,有時由於源極電極116a及汲極電極116b的形成,在多層膜108的頂面上形成有被蝕刻的蝕刻區,但是為了便於理解,對其進行省略。
圖23A示出與圖21B所示的源極電極116a及 汲極電極116b相同的結構。此時,在多層膜108與源極電極116a、汲極電極116b之間的以虛線表示的區域中,形成有源極區108a及汲極區108b。源極區108a及汲極區108b在如下情況下形成:當在多層膜108上形成源極電極116a及汲極電極116b時受損時;因用作為源極電極116a及汲極電極116b的導電膜的作用多層膜108中形成氧空位時。注意,雖然源極區108a及汲極區108b形成至多層膜108的氧化物半導體層106中,但是不侷限於此。例如,源極區108a及汲極區108b也可以僅形成於多層膜108的氧化物層105中。如此,多層膜108中的氧化物層105b及氧化物半導體層106呈現與源極區108a及汲極區108b不同的物性。具體上,源極區108a及汲極區108b成為比氧化物層105b及氧化物半導體層106載子密度高(電阻低)的層。
圖23B示出如下結構:作為源極電極116a,包括不容易被氧化的導電層116a2以及設置於導電層116a2上的導電層116a1;作為汲極電極116b,包括不容易被氧化的導電層116b2以及設置於導電層116a2上的導電層116b1。另外,不容易被氧化的導電層是不容易使多層膜108還原的導電層。藉由使源極電極116a及汲極電極116b具有圖23B所示的結構,形成於多層膜108的源極區108a及汲極區108b僅形成於氧化物層105中。因此,通道長度方向上的氧空位的擴散較小,有時通道形成區不容易被n化。另外,由於具有導電層116a1及導電層 116b1,所以導電層116a2及導電層116b2本身的導電性較低也無妨。因此,導電層116a2及導電層116b2的厚度可以較小,而有利於微型加工。亦即,圖23B所示的結構適用於通道長度較小的微型化的電晶體。
圖23C示出如下結構:作為源極電極116a,包括導電層116a3以及設置於導電層116a3上的不容易被氧化的導電層116a4;作為汲極電極116b,包括導電層116b3以及設置於導電層116b3上的不容易被氧化的導電層116b4。藉由使源極電極116a及汲極電極116b具有圖23C所示的結構,形成於多層膜108的源極區108a及汲極區108b具有形成至多層膜108的氧化物半導體層中的區域以及僅形成於氧化物層105中的區域。因此,通道長度方向上的氧空位的擴散較小,有時通道形成區不容易被n化。另外,由於在導電層116a3及導電層116b3之下源極區108a及汲極區108b形成至氧化物半導體層106中,所以源極電極116a與汲極電極116b間的電阻變小,從而可以提高電晶體的場效移動率。另外,由於具有導電層116a3及導電層116b3,導電層116a4及導電層116b4本身的導電性較低也無妨。因此,導電層116a4及導電層116b4的厚度可以較小,而有利於微型加工。亦即,圖23C所示的結構適用於通道長度較小的微型化的電晶體。
如圖21C所示,形成電晶體的通道的氧化物半導體層106具有在側面設置有氧化物層105c的結構。當氧化物半導體層106的側面沒有保護膜時,氧化物半導 體層106的側面成為容易形成氧空位等且雜質濃度容易變高的區域。當該側面中存在較多的氧空位或雜質時,有時該側面像形成有臨界電壓不同的第二電晶體那樣操作,而引起電晶體的電特性偏差。在圖21A至圖21C所示的電晶體中,由於氧化物層105c保護氧化物半導體層106的側面,所以該側面中不會形成氧空位且雜質濃度不會變高。因此,可以得到電特性穩定的電晶體。
另外,在圖21C中,基底絕緣膜102具有厚度不同的三個區域。具體上,接觸於氧化物層105a的第一區域的厚度最厚,位於氧化物層105c的外周(參照圖21A)或位於氧化物層105c的外周的外側的第二區域的厚度第二厚,位於第二區域的更外側的第三區域的厚度最薄。
多層膜108可以參照前一項中所示的多層膜108的記載。圖21A至圖21C所示的電晶體是在由氧化物層105圍繞的氧化物半導體層106中形成通道的電晶體。藉由包括氧化物層105,可以使多層膜108的DOS極少,而成為具有穩定的電特性的電晶體。另外,由於氧化物半導體層106具有較寬的帶隙且實質上本質,所以電晶體在截止狀態時的洩漏電流(也稱為關態電流)極小。具體上,在通道長度為3μm、通道寬度為10μm的電晶體中,可以使關態電流低於1×10-20A,較佳為低於1×10-22A,更佳為低於1×10-24A。亦即,可以使導通截止比為15位數以上且50位數以下,較佳為20位數以上且50位數以下, 更佳為20位數以上且150位數以下。
在圖21A至圖21C所示的電晶體中,作為多層膜108的一部分設置有在側面上具有曲面的氧化物層105c,並包括具有厚度不同的三個區域的基底絕緣膜102,因此上層中形成的膜的步階覆蓋性變高,從而可以抑制膜發生破損或形成空洞。因此,不會因膜的破損或空洞而導致外部雜質侵入,而可以得到具有穩定的電特性的電晶體。
對於基板100沒有太大的限制。例如,作為基板100,也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外,作為基板100,也可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI(Silicon On Insulator:絕緣體上矽晶片)基板等,並且也可以使用在這些基板上設置有半導體元件的基板。
另外,作為基板100,在使用第五代(1000mm×1200mm或1300mm×1500mm)、第六代(1500mm×1800mm)、第七代(1870mm×2200mm)、第八代(2200mm×2500mm)、第九代(2400mm×2800mm)、第十代(2880mm×3130mm)等大型玻璃基板的情況下,由於半導體裝置的製程中的加熱處理等導致基板100的收縮,有時難以進行微細加工。因此,在作為基板100使用上述大型玻璃基板的情況下,較佳為使用起因於加熱處理的收縮少的基板。例如,作為基板100可以使用在400℃ ,較佳為450℃,更佳為500℃的溫度下進行1小時的加熱處理之後的收縮量為10ppm以下,較佳為5ppm以下,更佳為3ppm以下的大型玻璃基板。
此外,基板100也可以使用撓性基板。另外,作為在撓性基板上設置電晶體的方法,也可以舉出如下方法:在不具有撓性的基板上形成電晶體之後,剝離電晶體並將該電晶體轉置到撓性基板的基板100上。在此情況下,較佳的是在不具有撓性的基板和電晶體之間設置剝離層。
基底絕緣膜102可以使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜的單層或疊層。
例如,作為基底絕緣膜102,可以使用第一層是氮化矽層以及第二層是氧化矽層的多層膜。在該情況下,氧化矽層也可以為氧氮化矽層。另外,氮化矽層也可以為氧氮化矽層。作為氧化矽層,較佳為使用缺陷密度小的氧化矽層。明確而言,使用如下氧化矽層:在ESR測定時,來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下,較佳為5×1016spins/cm3以下。氧化矽層使用含有過量氧的氧化矽層。氮化矽層使用氫及氨的釋放量少的氮化矽層。氫及氨的釋放量可以藉由熱脫附譜分析法(TDS:Thermal Desorption Spectroscopy)分析進行測定。另外,氮化矽層使用不使氧透過或幾乎不使氧透 過的氮化矽層。
注意,過量氧是指如下氧:藉由加熱處理能夠在氧化物層中、氧化物半導體層中、氧化矽層中、氧氮化矽層中等移動的氧;超過化學計量成分比的氧;或者能夠進入氧空位來減少氧空位的氧。
含有過量氧的氧化矽層是指藉由加熱處理等可以釋放氧的氧化矽層。另外,含有過量氧的絕緣膜是指藉由加熱處理可以釋放氧的絕緣膜。
這裡,作為藉由加熱處理釋放氧的膜,有時例如在基板溫度為50℃以上且650℃以下時釋放利用TDS分析檢測出1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(換算為氧原子數)。
下面,說明利用TDS分析的氧釋放量的測量方法。
對測量樣本進行TDS分析時的氣體的總釋放量與釋放氣體的離子強度的積分值成正比。並且,藉由對該積分值與標準樣本進行比較,可以算出氣體的總釋放量。
例如,根據作為標準樣本的含有既定密度的氫的矽晶片的TDS分析結果以及測量樣本的TDS分析結果,可以藉由算式(3)求出測量樣本中的氧分子的釋放量(NO2)。這裡,假定以藉由TDS分析得到的質量數32檢測出的氣體都來源於氧分子。作為質量數32,有CH3OH,但是CH3OH存在的可能性較低,所以這裡不考慮。此 外,包含作為氧原子的同位素的質量數17的氧原子及質量數18的氧原子的氧分子也在自然界的存在比率極微量,所以也不考慮到該氧分子。
NH2是藉由變換從具有給定濃度的標準樣本中解除吸附的氫分子數而獲得的值。SH2是對標準樣本進行TDS分析而得到的離子強度的積分值。在此,將標準樣本的基準值設定為NH2/SH2。SO2是當對測量樣本進行TDS分析時的離子強度的積分值。α是在TDS分析中影響到離子強度的係數。算式(3)的詳細說明,可以參照日本專利申請公開平6-275697公報。注意,使用由電子科學公司製造的熱脫附裝置EMD-WA1000S/W,並將包含1×1016atoms/cm2的氫原子的矽晶片用作為標準樣本,來對上述氧的釋放量進行測量。
此外,在TDS分析中,氧的一部分作為氧原子被檢測出。氧分子與氧原子的比率可以從氧分子的離子化率算出。另外,因為上述的α包括氧分子的離子化率,所以藉由對氧分子的釋放量進行評價,還能夠估計氧原子的釋放量。
注意,NO2是氧分子的釋放量。釋放的氧換算為氧原子時的釋放量是氧分子的釋放量的兩倍。
或者,有時藉由加熱處理釋放氧的膜包含過 氧化自由基。明確而言,上述情況是指起因於過氧化自由基的自旋密度為5×1017spins/cm3以上。另外,包含過氧化自由基的膜有時在ESR中當g值為2.01近旁時具有非對稱性的信號。
另外,作為包含過量氧的絕緣膜也可以是氧過量的氧化矽(SiOX(X>2))。在氧過量的氧化矽(SiOX(X>2))中,單位體積中含有的氧原子數多於矽原子數的2倍。單位體積中的矽原子數及氧原子數是藉由RBS測定的值。
作為源極電極116a及汲極電極116b,使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭以及鎢中的一種以上的導電膜形成單層或疊層,即可。另外,源極電極116a及汲極電極116b可以為相同組成或不同組成。
這裡,作為可以用於源極電極116a及汲極電極116b的不容易被氧化的導電層116a2、導電層116a4、導電層116b2、導電層116b4,可以舉出氮化鈦、氮化鉭、氮化鉬等,較佳為使用氮化鈦。
另外,作為可以用於源極電極116a及汲極電極116b的導電層116a1、導電層116a3、導電層116b1、導電層116b3,可以使用鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭及鎢。
閘極絕緣膜112可以使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧 化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜的單層或疊層。
例如,作為閘極絕緣膜112,可以使用第一層是氮化矽層以及第二層是氧化矽層的多層膜。在該情況下,氧化矽層也可以為氧氮化矽層。另外,氮化矽層也可以為氧氮化矽層。作為氧化矽層,較佳為使用缺陷密度小的氧化矽層。明確而言,使用如下氧化矽層:在利用電子自旋共振法(ESR:Electron Spin Resonance)的測定時,來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下,較佳為5×1016spins/cm3以下。氧化矽層較佳為使用含有過量氧的氧化矽層。氮化矽層使用氫及氨的釋放量少的氮化矽層。氫及氨的釋放量可以藉由TDS分析進行測定。
閘極絕緣膜112的厚度根據氧化物層105a及基底絕緣膜102的形狀具有最優值。這裡,將氧化物層105a的厚度記作HS1,將基底絕緣膜102的第二區域的厚度與第三區域的厚度的差記作HO1,將第一區域與第二區域的厚度的差記作HO2。此時,使閘極絕緣膜112的厚度為(HS1+HO2+HO1)以下,較佳為(HS1+HO2)以下,更佳為HS1以下。具體上,使閘極絕緣膜112的厚度為100nm以下,較佳為50nm以下,更佳為30nm以下,進一步較佳為20nm以下。藉由使閘極絕緣膜112的厚度在上述範圍內,可以隔著氧化物層105c對氧化物半導體層106施加來自閘極電極104的電場,因此可以快速地進行電晶體 的導通截止的切換,從而可以使電晶體進行高速操作。
作為閘極電極104,使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭以及鎢中的一種以上的導電膜形成單層或疊層,即可。
另外,如圖21A所示,不侷限於多層膜108設置到閘極電極104的外側的結構,也可以將多層膜108設置為包含於閘極電極104的內側。由此,當從基板100一側入射有光時,可以抑制多層膜108中因光而產生載子。
另外,雖然在圖21A中多層膜108形成至閘極電極104的外側,但是為了抑制多層膜108中因光而產生載子,也可以將多層膜108形成於閘極電極104的內側。
保護絕緣膜118可以使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜的單層或疊層。
例如,作為保護絕緣膜118,可以使用第一層是氧化矽層以及第二層是氮化矽層的多層膜。在該情況下,氧化矽層也可以為氧氮化矽層。另外,氮化矽層也可以為氧氮化矽層。作為氧化矽層,較佳為使用缺陷密度小的氧化矽層。明確而言,使用如下氧化矽層:在ESR測定時,來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下,較佳為5×1016spins/cm3以下。氮化 矽層使用氫及氨的釋放量少的氮化矽層。氫及氨的釋放量可以藉由TDS分析進行測定。另外,氮化矽層使用不使氧透過或幾乎不使氧透過的氮化矽層。
此外,作為保護絕緣膜118,例如可以採用第一層為第一氧化矽層、第二層為第二氧化矽層以及第三層為氮化矽層的多層膜。在該情況下,第一氧化矽層或/及第二氧化矽層可以為氧氮化矽層。另外,氮化矽層也可以為氮氧化矽層。第一氧化矽層較佳為使用缺陷密度小的氧化矽層。明確而言,使用如下氧化矽層:在ESR測定時,來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下,較佳為5×1016spins/cm3以下。第二氧化矽層使用含有過量氧的氧化矽層。氮化矽層使用氫及氨的釋放量少的氮化矽層。另外,氮化矽層使用不使氧透過或幾乎不使氧透過的氮化矽層。
藉由使基底絕緣膜102及閘極絕緣膜112或者使基底絕緣膜102及保護絕緣膜118包括含有過量氧的絕緣膜,可以使多層膜108具有由含有過量氧的絕緣膜圍繞的結構。藉由採用多層膜108被含有過量氧的絕緣膜圍繞的結構,可以有效地減少氧化物半導體層106的氧空位。
在像上述那樣構成的電晶體中,藉由採用以氧化物層105圍繞氧化物半導體層106的多層膜108,可以具有穩定的電特性及高場效移動率。另外,由於作為多層膜108的一部分設置有在側面上具有曲面的氧化物層 105,並且包括具有厚度不同的三個區域的基底絕緣膜102,因此可以得到上層的步階覆蓋性高且具有更穩定的電特性的電晶體。
〈3-2.電晶體結構(1)的製造方法〉
這裡,參照圖24A至圖25B對圖21A至圖21C所示 的電晶體的製造方法進行說明。
首先,準備基板100。
然後,形成成為基底絕緣膜102的絕緣膜。
這裡,對成為基底絕緣膜102的絕緣膜為三層結構時的情況進行說明。首先,形成氮化矽層。然後,形成第一氧化矽層。然後,還可以進行對氧化矽層添加氧離子的處理。添加氧離子的處理可以利用離子摻雜裝置或電漿處理裝置。作為離子摻雜裝置,可以使用具有質量分離功能的離子摻雜裝置。作為氧離子的原料,可以使用16O218O2等氧氣體、一氧化二氮氣體或臭氧氣體等。然後,可以藉由形成第二氧化矽層來形成成為基底絕緣膜102的絕緣膜。
氮化矽層可以利用電漿CVD法進行膜形成。具體上,可以在如下條件下進行膜形成:基板溫度為180℃以上且400℃以下,較佳為200℃以上且370℃以下;使用含有矽的沉積氣體、氮氣體及氨氣體;壓力為20Pa以上且250Pa以下,較佳為40Pa以上且200Pa以下;施加高頻功率。
另外,使氮氣體為氨氣體流量的5倍以上且50倍以下,較佳為10倍以上且50倍以下。另外,藉由使用氨氣體,可以促進含有矽的沉積氣體及氮氣體的分解,這是由於如下緣故:氨氣體因電漿能量及熱能量而分解,因分解而產生的能量使含有矽的沉積氣體的鍵合分解並使氮氣體的鍵合分解。
由此,藉由上述方法可以形成氫氣體及氨氣體的釋放量少的氮化矽層。另外,由於氫含量少,由此可以形成緻密的不使氫、水及氧透過或幾乎不使其透過的氮化矽層。
第一氧化矽層較佳的是利用電漿CVD法進行膜形成。具體上,可以在如下條件下進行膜形成:基板溫度為160℃以上且350℃以下,較佳為180℃以上且260℃以下;使用含有矽的沉積氣體及氧化氣體;壓力為100Pa以上且250Pa以下,較佳為100Pa以上且200Pa以下;對電極施加0.17W/cm2以上且0.5W/cm2以下,較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
藉由上述方法,電漿中的氣體的分解效率變高,氧自由基增加,促進氣體氧化,由此可以形成含有過量氧的第一氧化矽層。
第二氧化矽層較佳的是利用CVD法中的一種的電漿CVD法進行膜形成。具體上,可以在如下條件下進行膜形成:基板溫度為180℃以上且400℃以下,較佳為200℃以上且370℃以下;使用含有矽的沉積氣體及氧 化氣體;壓力為20Pa以上且250Pa以下,較佳為40Pa以上且200Pa以下;對電極施加高頻功率。另外,作為含有矽的沉積氣體的典型例子,可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體,可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外,藉由將相對於含有矽的沉積氣體的氧化氣體的流量設定為100倍以上,可以降低第二氧化矽層中的氫含量並可以減少懸空鍵。
藉由上述方法,可以形成缺陷密度小的第二氧化矽層。亦即,可以使第二氧化矽層具有對應於在ESR中g值為2.001的信號的自旋密度,亦即,3×1017spins/cm3以下或5×1016spins/cm3以下。
接著,形成包括氧化物半導體層106以及以圍繞氧化物半導體層106的方式而設置的氧化物層105的多層膜108。此時,成為基底絕緣膜102的絕緣膜被部分蝕刻而成為基底絕緣膜133(參照圖24A)。至於基底絕緣膜133及多層膜108的形成方法,可以參照圖11A至圖15C的記載。
接著,形成用作為源極電極116a及汲極電極116b的導電膜。可以利用如下方法形成用作為源極電極116a及汲極電極116b的導電膜:濺射法;化學氣相沉積(CVD:Chemical Vapor Deposition)法;分子束磊晶(MBE:Molecular Beam Epitaxy)法;原子層沉積(ALD:Atomic Layer Deposition)法;脈衝雷射沉積(PLD:Pulsed Laser Deposition)法。
然後,對成為源極電極116a及汲極電極116b的導電膜的一部分進行蝕刻來形成源極電極116a及汲極電極116b,在此同時基底絕緣膜133被部分蝕刻而成為基底絕緣膜102(參照圖24B)。基底絕緣膜102因被部分蝕刻兩次,因此具有厚度不同的三個區域。
另外,當利用濺射法形成成為源極電極116a及汲極電極116b的導電膜時,在進行膜形成時有時多層膜108的表面因電漿受損而形成氧空位。另外,有時氫進入形成的氧空位中。
當作為多層膜108使用In-M-Zn氧化物時,因電漿損傷與In、M、Zn鍵合的氧脫離。因氧脫離而形成的In、M、Zn的懸空鍵與氫鍵合時,可能形成In-H、M-H、Zn-H。尤其是,離子半徑最大且與氧的鍵合力最弱的In容易發生氧脫離,In-O-In被切斷而形成In-Vo,當H進入時容易形成In-VoH。
因此,在形成成為源極電極116a及汲極電極116b的導電膜之後,與該導電膜相接觸的多層膜108的表面可能被n型化。
另外,即使受到電漿損傷並因用來形成源極電極116a及汲極電極116b的蝕刻而使多層膜108被過蝕刻,由於Ga(Zn)-O-Ga(Zn)的鍵合力強,所以不會分開而可以保持結晶性。
因此,以下方法是有效的:以接觸於n型化 的多層膜108的一部分的方式形成含有過量氧的閘極絕緣膜112,並進行對多層膜108的與閘極絕緣膜112相接觸的區域供應氧的加熱處理。
藉由進行該加熱處理,多層膜108的通道形成區中的n型化的區域中的In-VoH被填補氧,而可以再次形成In-O-In。這是由於如下緣故:由於Ga(Zn)-O-Ga(Zn)的鍵合沒被切斷,因畸變能而恢復到初期的鍵合狀態。另外,藉由加熱處理,可以使進入到氧空位部的氫變成水而釋放到外部。亦即,藉由利用加熱處理對多層膜108供應氧,可以使n型化的通道區再次i型化。
另外,藉由適當地調整加熱處理的溫度及時間,可以在與源極電極116a及汲極電極116b相接觸的區域中殘留有In-VoH的情況下使通道區i型化。此時,可以形成包括用作為源極區108a或汲極區108b的n層且通道形成區被本質化或實質本質化的多層膜108。
另外,代替加熱處理(或在加熱處理的基礎上),也可以藉由對該區域進行N2O電漿處理或者對抗蝕劑進行灰化的電漿處理來對n型化的通道形成區供應氧。
由此,可以在與源極電極116a及汲極電極116b相接觸的多層膜108的表面上形成源極區108a及汲極區108b並使多層膜108的通道形成區為本質或實質上本質。
然後,形成閘極絕緣膜112(參照圖24C)。 作為閘極絕緣膜112,可以採用濺射法、CVD法、MBE法、ALD法或PLD法形成作為閘極絕緣膜112示出的絕緣膜。在閘極絕緣膜112中作為多層膜108的一部分設置有在側面上具有曲面的氧化物層105c,並且基底絕緣膜102具有厚度不同的三個區域,因此步階覆蓋性高而不容易發生形狀不良。
接著,形成用作為閘極電極104的導電膜。用作為閘極電極104的導電膜可以利用濺射法、CVD法、MBE法、ALD法或PLD法形成作為閘極電極104示出的導電膜。
接著,對用作為閘極電極104的導電膜進行部分蝕刻來形成閘極電極104(參照圖25A)。
然後,形成保護絕緣膜118(參照圖25B)。作為保護絕緣膜118,可以採用濺射法、CVD法、MBE法、ALD法或PLD法形成作為保護絕緣膜118示出的絕緣膜。在保護絕緣膜118中作為多層膜108的一部分設置有在側面上具有曲面的氧化物層105c,並且基底絕緣膜102具有厚度不同的三個區域,因此步階覆蓋性高而不容易發生形狀不良。
這裡,對成為保護絕緣膜118的絕緣膜為三層結構時的情況進行說明。首先,形成第一氧化矽層。然後,形成第二氧化矽層。然後,較佳的是進行對第二氧化矽層添加氧離子的處理。添加氧離子的處理可以利用離子摻雜裝置或電漿處理裝置。作為離子摻雜裝置,可以使用 具有質量分離功能的離子摻雜裝置。作為氧離子的原料,可以使用16O218O2等氧氣體、一氧化二氮氣體或臭氧氣體等。然後,可以藉由形成氮化矽層來形成保護絕緣膜118。
第一氧化矽層較佳的是利用CVD法中的一種的電漿CVD法進行膜形成。具體上,可以在如下條件下進行膜形成:基板溫度為180℃以上且400℃以下,較佳為200℃以上且370℃以下;使用含有矽的沉積氣體及氧化氣體;壓力為20Pa以上且250Pa以下,較佳為40Pa以上且200Pa以下;對電極施加高頻功率。另外,作為含有矽的沉積氣體的典型例子,可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體,可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外,藉由將相對於含有矽的沉積氣體的氧化氣體的流量設定為100倍以上,可以降低第一氧化矽層中的氫含量並可以減少懸空鍵。
如上所述,可以形成缺陷密度小的第一氧化矽層。亦即,可以使第一氧化矽層具有對應於在ESR中g值為2.001的信號的自旋密度,亦即,3×1017spins/cm3以下或5×1016spins/cm3以下。
第二氧化矽層較佳的是利用電漿CVD法進行膜形成。具體上,可以在如下條件下進行膜形成:基板溫度為160℃以上且350℃以下,較佳為180℃以上且260℃以下;使用含有矽的沉積氣體及氧化氣體;壓力為100Pa 以上且250Pa以下,較佳為100Pa以上且200Pa以下;對電極施加0.17W/cm2以上且0.5W/cm2以下,較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
藉由上述方法,電漿中的氣體的分解效率變高,氧自由基增加,促進氣體氧化,由此可以形成含有過量氧的第二氧化矽層。
氮化矽層可以利用電漿CVD法進行膜形成。具體上,可以在如下條件下進行膜形成:基板溫度為180℃以上且400℃以下,較佳為200℃以上且370℃以下;使用含有矽的沉積氣體、氮氣體及氨氣體;壓力為20Pa以上且250Pa以下,較佳為40Pa以上且200Pa以下;施加高頻功率。
另外,使氮氣體為氨氣體流量的5倍以上且50倍以下,較佳為10倍以上且50倍以下。另外,藉由使用氨氣體,可以促進含有矽的沉積氣體及氮氣體的分解,這是由於如下緣故:氨氣體因電漿能量及熱能量而分解,因分解而產生的能量使含有矽的沉積氣體的鍵合分解並使氮氣體的鍵合分解。
由此,藉由上述方法可以形成氫氣體及氨氣體的釋放量少的氮化矽層。另外,由於氫含量少,由此可以形成緻密的不使氫、水及氧透過或幾乎不使其透過的氮化矽層。
接著,較佳的是進行加熱處理。加熱處理可以在250℃以上且650℃以下,較佳為300℃以上且500℃ 以下進行。作為加熱處理的氛圍,在惰性氣體氛圍、氧化氣體為10ppm以上、含1%以上或10%以上的氛圍或減壓狀態下進行。或者,也可以作為加熱處理的氛圍,在在惰性氣體氛圍下進行加熱處理之後,為了填補脫離的氧,在氧化氣體為10ppm以上、含1%以上或10%以上的氛圍下進行加熱處理。藉由加熱處理,至少從基底絕緣膜102、閘極絕緣膜112、保護絕緣膜118的其中之一釋放出過量的氧,由此可以減少多層膜108中的氧空位。另外,在多層膜108中,氧空位俘獲鄰接的氧原子,所以氧原子看上去發生移動。因此,過量的氧可以藉由氧化物層105a、氧化物層105b、氧化物層105c等到達氧化物半導體層106。
如此,可以製造電晶體。
該電晶體的多層膜108的氧空位被減少,DOS少而具有穩定的電特性。另外,由於作為多層膜108的一部分設置有在側面上具有曲面的氧化物層105,並且基底絕緣膜102具有厚度不同的三個區域,因此閘極絕緣膜112、保護絕緣膜118等的步階覆蓋性變高,而不容易引起形狀不良,由此可以提高生產率。
〈3-2-1.製造裝置〉
當氧化物半導體層106中的雜質濃度低時,電晶體的電特性穩定。另外,藉由使氧化物半導體層106具有高結晶性,與氧化物半導體層106為非晶結構的情況相比,電 晶體的電特性更穩定。下面,對用來形成成為雜質濃度低且結晶性高的氧化物半導體層106的氧化物半導體層136的沉積裝置進行說明。
首先,使用圖26A和26B對成膜時雜質混入少的成膜裝置的結構進行說明。
圖26A示出多室沉積裝置的俯視圖。該沉積裝置包括:具有三個用於收納基板的盒式介面74的大氣側基板供給室71、裝載閉鎖室72a、卸載閉鎖室72b、傳送室73、傳送室73a、傳送室73b、基板加熱室75、沉積室70a以及沉積室70b。大氣側基板供給室71與裝載閉鎖室72a及卸載閉鎖室72b連接。裝載閉鎖室72a及卸載閉鎖室72b藉由傳送室73a及傳送室73b與傳送室73連接。基板加熱室75、沉積室70a及沉積室70b僅與搬送室73連接。另外,在各室的連接部設置有閘閥(GV),可以使除了大氣側基板供給室71以外的各室獨立地保持真空狀態。另外,大氣側基板供給室71及傳送室73具有一個以上的基板傳送機器人76,可以傳送基板。這裡,較佳為基板加熱室75兼作電漿處理室。由於多室沉積裝置能夠在處理與處理之間將基板以不暴露於大氣的方式傳送,由此可以抑制雜質吸附到基板上。另外,可以自由地決定沉積、熱處理等的順序。另外,傳送室、沉積室、裝載閉鎖室、卸載閉鎖室及基板加熱室的數目不侷限於上述數目,可以根據設置空間或製程適當地決定。
圖26B是與圖26A的結構不同的多室沉積裝 置的俯視圖。該沉積裝置包括:具有盒式介面84的大氣側基板供給室81;裝載/卸載閉鎖室82;傳送室83;基板加熱室85;沉積室80a;沉積室80b;沉積室80c;及沉積室80d。大氣側基板供給室81、基板加熱室85、沉積室80a、沉積室80b、沉積室80c及沉積室80d分別藉由傳送室83連接在一起。
另外,在各室的連接部設置有閘閥(GV),可以使除了大氣側基板供給室81以外的各室獨立地保持真空狀態。另外,大氣側基板供給室81及傳送室83具有一個以上的基板傳送機器人86,可以傳送玻璃基板。
這裡,參照圖27A對圖26B所示的沉積室(濺射室)的詳細內容進行說明。沉積室80b具有靶材87、防著板(attachment protection plate)88及基板載物台90。另外,這裡在基板載物台90上設置有玻璃基板89。雖然未圖示,但是基板載物台90也可以具備保持玻璃基板89的基板保持結構或從背面對玻璃基板89進行加熱的背面加熱器等。另外,利用防著板88,可以防止從靶材87濺射出的粒子沉積於不需要的區域上。
另外,圖27A所示的沉積室80b藉由閘閥與傳送室83連接,傳送室83藉由閘閥與裝載/卸載閉鎖室82連接。傳送室83中設置有基板傳送機器人86,可以進行沉積室80b和裝載/卸載閉鎖室82之間的玻璃基板的遞送。另外,裝載/卸載閉鎖室82可以在一個真空室內上下分開,其中一者用作為裝載室,另一者用作為卸載室。藉 由採用這種結構,可以縮小濺射裝置的設置面積,因此是較佳的。
另外,圖27A所示的沉積室80b藉由質量流量控制器97與精製器94連接。另外,雖然可以根據氣體種類的數目設置精製器94及質量流量控制器97,但是為了方便起見只示出一個而省略其他。作為沉積室80b等中使用的氣體,採用露點為-80℃以下,較佳為-100℃以下的氣體。藉由採用露點低的氧氣體、稀有氣體(氬氣體等)等,可以減少沉積時混入的水分。
另外,圖27A所示的沉積室80b藉由閥與低溫泵95a連接,傳送室83藉由閘閥與低溫泵95b連接,裝載/卸載閉鎖室82藉由閘閥與真空泵96連接。另外,作為裝載/卸載閉鎖室82,也可以使裝載閉鎖室與卸載閉鎖室分別獨立地與真空泵連接。另外,沉積室80b及傳送室83可以分別藉由閘閥與真空泵96連接。
另外,真空泵96例如可以使用乾燥泵與機械增壓泵串聯連接的泵。藉由採用該結構,可以在大氣壓至低真空(0.1Pa至10Pa程度)的情況下使用真空泵96對沉積室80b及傳送室83進行排氣,而在進行閥切換後低真空至高真空(1×10-4Pa至1×10-7Pa)的情況下使用低溫泵95a或低溫泵95b進行排氣。
同樣地,使用圖27B對圖26B所示的沉積室的另一個例子進行說明。
圖27B所示的沉積室80b藉由閘閥與傳送室 83連接,傳送室83藉由閘閥與裝載/卸載閉鎖室82連接。
圖27B所示的沉積室80b藉由氣體加熱機構98與質量流量控制器97連接,氣體加熱機構98藉由質量流量控制器97與精製器94連接。藉由氣體加熱機構98可以將導入沉積室80b的氣體加熱為40℃以上且400℃以下,較佳為50℃以上且200℃以下。注意,雖然可以根據氣體種類的數目設置氣體加熱機構98、精製器94及質量流量控制器97,但是為了方便起見只示出一個。
圖27B所示的沉積室80b藉由閥與渦輪分子泵95c及真空泵96b連接。另外,渦輪分子泵95c藉由閥設置有作為輔助泵的真空泵96a。真空泵96a及真空泵96b可以採用與真空泵96同樣的結構。
另外,圖27B所示的沉積室80b設置有低溫冷阱99。
已知渦輪分子泵95c能夠穩定地對大分子(原子)進行排氣且維修頻率低,因此在生產率上佔有優勢,但是排氫、排水的能力較低。因此,將低溫冷阱99連接於沉積室80b,低溫冷阱99對水等的相對來說熔點較高的分子(原子)的排氣能力強。低溫冷阱99的製冷機的溫度為100K以下,較佳為80K以下。另外,當低溫冷阱99具有多個製冷機時,較佳為各個製冷機的溫度不同,這樣可以高效率地進行排氣。例如,可以將第一步驟的製冷機的溫度設定為100K以下,將第二步驟的製冷機的 溫度設定為20K以下。
另外,圖27B所示的傳送室83分別與真空泵96b、低溫泵95d以及低溫泵95e藉由閥連接。當只有1台低溫泵時,在低溫泵進行再生時無法進行排氣,但是當並聯連接2台以上的低溫泵時,即使1台進行再生,也可以利用其他的低溫泵進行排氣。另外,低溫泵的再生是指將積存於低溫泵內的分子(原子)排出的處理。當低溫泵積存過多分子(原子)時其排氣能力下降,因此需要定期進行再生。
另外,圖27B所示的裝載/卸載閉鎖室82分別與低溫泵95f以及真空泵96c藉由閥連接。另外,真空泵96c可以採用與真空泵96同樣的結構。
在沉積室80b中可以使用靶材對向式濺射裝置。
另外,也可以在沉積室80b中使用平行平板型濺射裝置、離子束濺射裝置。
接著,使用圖28對圖26B所示的基板加熱室的一個例子的排氣進行說明。
圖28所示的基板加熱室85藉由閘閥與傳送室83連接。另外,傳送室83藉由閘閥與裝載/卸載閉鎖室82連接。另外,裝載/卸載閉鎖室82的結構與圖27A或圖27B的結構相同。
圖28所示的基板加熱室85藉由質量流量控制器97與精製器94連接。另外,雖然可以根據氣體種類 的數目設置精製器94及質量流量控制器97,但是為了方便起見僅示出一個。另外,基板加熱室85藉由閥與真空泵96b連接。
另外,基板加熱室85具有基板載物台92。基板載物台92至少設置有一個基板即可,其也可以為具有能夠設置多個基板的基板載物台。另外,基板加熱室85具有加熱機構93。另外,加熱機構93例如可以為使用電阻發熱體等進行加熱的加熱機構。或者,還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來進行加熱的加熱機構。例如,可以使用GRTA(Gas Rapid Thermal Anneal:氣體快速熱退火)裝置或LRTA(Lamp Rapid Thermal Anneal:燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal:快速熱退火)裝置。LRTA裝置是藉由鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行熱處理的裝置。作為氣體使用惰性氣體。
另外,在沉積室80b及基板加熱室85中,背壓為1×10-4Pa以下,較佳為3×10-5Pa以下,更佳為1×10-5Pa以下。
另外,在沉積室80b及基板加熱室85中,m/z是18的氣體分子(原子)的分壓為3×10-5Pa以下,較佳為1×10-5Pa以下,更佳為3×10-6Pa以下。
另外,在沉積室80b及基板加熱室85中, m/z是28的氣體分子(原子)的分壓為3×10-5Pa以下,較佳為1×10-5Pa以下,更佳為3×10-6Pa以下。
另外,在沉積室80b及基板加熱室85中,m/z是44的氣體分子(原子)的分壓為3×10-5Pa以下,較佳為1×10-5Pa以下,更佳為3×10-6Pa以下。
另外,在沉積室80b及基板加熱室85中,洩漏率為3×10-6Pa.m3/s以下,較佳為1×10-6Pa.m3/s以下。
另外,在沉積室80b及基板加熱室85中,m/z是18的氣體分子(原子)的洩漏率為1×10-7Pa.m3/s以下,較佳為3×10-8Pa.m3/s以下。
另外,在沉積室80b及基板加熱室85中,m/z是28的氣體分子(原子)的洩漏率為1×10-5Pa.m3/s以下,較佳為1×10-6Pa.m3/s以下。
另外,在沉積室80b及基板加熱室85中,m/z是44的氣體分子(原子)的洩漏率為3×10-6Pa.m3/s以下,較佳為1×10-6Pa.m3/s以下。
另外,沉積室、基板加熱室、傳送室等的真空室內的全壓及分壓可以使用質量分析器進行測量。例如,ULVAC,Inc.製造的四極質量分析器(也稱為Q-mass)。使用Qulee CGM-051即可。另外,洩漏率可以根據利用上述質量分析器測量出的全壓及分壓算出。
洩漏率由外部洩漏及內部洩漏決定。外部洩漏是指:由於微小的孔或密封不良等,氣體從真空系統的外部流入的現象。此外,內部洩漏是指來自真空系統中的 閥等隔板的洩漏或內部構件的氣體釋放。為了將洩漏率設定為上述數值以下,需要從外部洩漏及內部洩漏的兩個方面採取措施。
例如,較佳為使用金屬墊片對沉積室的開閉部分進行密封。金屬墊片較佳為使用由氟化鐵、氧化鋁或氧化鉻覆蓋的金屬。金屬墊片的密合性比O形環高,因此可以降低外部洩漏。此外,藉由利用鈍態的由氟化鐵、氧化鋁、氧化鉻等覆蓋的金屬,可以抑制從金屬墊片釋放的包含雜質的釋放氣體,由此可以降低內部洩漏。
作為構成沉積裝置的構件,使用包含雜質的釋放氣體少的鋁、鉻、鈦、鋯、鎳或釩。另外,也可以作為構件使用由上述材料覆蓋的含有鐵、鉻及鎳等的合金。含有鐵、鉻及鎳等的合金具有剛性,耐熱且適於加工。在此,藉由對構件的表面的凹凸進行拋光處理等以縮小表面積,可以減少釋放氣體。
或者,也可以使用氟化鐵、氧化鋁、氧化鉻等覆蓋上述沉積裝置的構件。
較佳的是沉積裝置的構件儘量只由金屬構成,例如當設置由石英等構成的觀察窗(viewing window)等時,為了抑制釋放氣體,較佳的是表面由較薄的氟化鐵、氧化鋁或氧化鉻等覆蓋。
另外,當剛導入沉積氣體的沉積室前使用精製器時,將從精製器到沉積室的管道的長度設定為10m以下,較佳為5m以下,更佳為1m以下。藉由將管道的 長度設定為10m以下、5m以下或1m以下,可以對應管道長度減少來自管道的釋放氣體的影響。
另外,沉積氣體的管道較佳為使用內部由氟化鐵、氧化鋁或氧化鉻等覆蓋的金屬管道。例如與SUS316L-EP管道相比,上述管道釋放的包含雜質的氣體的量少,而可以降低雜質對沉積氣體的混入。另外,作為管道的接頭,較佳為使用高性能超小型金屬墊片接頭(UPG接頭)。此外,藉由使用金屬構成所有管道,與使用樹脂等構成所有管道的情況相比,可以降低所產生的釋放氣體及外部洩漏的影響,所以是較佳的。
雖然存在於沉積室內的吸附物吸附於內壁等而不影響沉積室的壓力,但是其是對沉積室進行排氣時產生的氣體釋放的主要原因。所以,雖然洩漏率與排氣速度不相關,但是使用排氣能力高的泵儘量地使存在於沉積室內的吸附物脫離預先進行排氣是十分重要的。另外,為了促進吸附物的脫離,也可以對沉積室進行烘烤。藉由進行烘烤,可以將吸附物的脫離速度提高到約10倍。烘烤處理以100℃以上且450℃以下的溫度進行即可。此時,一邊將惰性氣體導入沉積室一邊去除吸附物,這樣可以提高僅藉由排氣不容易脫離的水等的脫離速度。另外,藉由將惰性氣體加熱至與烘烤溫度相同程度的溫度,可以進一步提高吸附物的脫離速度。這裡,作為惰性氣體較佳為使用稀有氣體。另外,根據膜形成之膜的種類,也可以使用氧等代替惰性氣體。例如,當進行氧化物半導體層的膜形成 時,有時較佳為使用作為氧化物的主要成分的氧。
或者,較佳的是藉由導入被加熱的稀有氣體等的惰性氣體或氧等提高沉積室內的壓力,並在經過一定時間之後再次對沉積室進行排氣處理。藉由導入被加熱的氣體可以使沉積室內的吸附物脫離,由此減少存在於沉積室內的雜質。另外,較有效的是將該處理反復進行2次以上且30次以下,較佳為5次以上且15次以下。具體地,藉由導入溫度為40℃以上且400℃以下或者50℃以上且200℃以下的惰性氣體或氧等以使沉積室內的壓力為0.1Pa以上且10kPa以下,較佳為1Pa以上且1kPa以下,更佳為5Pa以上且100Pa以下,並將保持壓力的期間設定為1分以上且300分以下,較佳為5分以上且120分以下,即可。然後,對沉積室進行5分以上且300分以下,較佳為10分以上且120分以下的排氣。
另外,藉由進行偽沉積也可以進一步提高吸附物的脫離速度。偽沉積是指藉由濺射法等對偽基板進行膜形成以在偽基板上及沉積室內壁沉積膜,由此將沉積室內的雜質及沉積室內壁的吸附物密封於膜中。偽基板較佳為使用釋放氣體少的基板,例如也可以使用與後面說明的基板100相同的基板。藉由進行偽沉積可以降低後面形成的膜中的雜質濃度。另外,可以與烘烤同時進行偽沉積。
藉由利用上述沉積裝置形成氧化物半導體層,可以抑制雜質對氧化物半導體層的進入。並且,藉由利用上述沉積裝置形成接觸於該氧化物半導體層的膜,可以 抑制從接觸於氧化物半導體層的膜向氧化物層的雜質進入。
接著,對利用上述沉積裝置形成成為氧化物層105a的氧化物層135a、成為氧化物半導體層106的氧化物半導體層136及成為氧化物層105b的氧化物層135b的方法進行說明。
首先,形成氧化物層135a。氧化物層135a在基板加熱溫度為室溫(25℃)以上且600℃以下,較佳為70℃以上且550℃以下,更佳為100℃以上且500℃以下的氧氣體氛圍下形成。沉積時的加熱溫度越高,氧化物層135a的雜質濃度越低。另外,由於在被沉積面容易發生濺射粒子的遷移,原子排列有序且被高密度化,因此氧化物層135a的結晶性變高。再者,藉由在氧氣體氛圍下進行沉積,電漿損傷減輕並不含有稀有氣體等多餘的原子,因此形成結晶性高的氧化物層135a。注意,也可以採用氧氣體與稀有氣體的混合氛圍,在該情況下將氧氣體的比例設定為30vol.%以上,較佳為50vol.%以上,更佳為80vol.%以上。在將基板傳送到沉積室之後,導入沉積氣體,並將沉積壓力設定為0.8Pa以下,較佳為0.4Pa以下,並且為了使壓力穩定保持在該沉積壓力10秒以上且1000秒以下,較佳為15秒以上且720秒以下之後形成氧化物層135a。藉由保持上述時間以使壓力穩定,可以減少形成氧化物層135a時的雜質的混入量。但是,由於氧化物層135a也可以為非晶結構,所以可以意圖性地以低 於70℃的低溫、氧氣體的比例低於30vol.%的條件下形成。
接著,形成氧化物半導體層136。靶材的表面溫度為100℃以下,較佳為50℃以下,更佳為室溫(典型的是20℃或25℃)程度。對應大面積基板的濺射裝置大多使用大面積的靶材。但是,沒有接縫地製造具有對應大面積的尺寸的靶材十分困難。在實際製造時,將多個靶材以儘量沒有間隙的方式排列成較大的形狀,但是無論怎樣總會有微小的間隙。當靶材的表面溫度升高時,有時Zn等從該微小的間隙揮發而導致間隙漸漸變大。當間隙變大時,有時用於底板及黏合的金屬也被濺射,這成為導致雜質濃度變高的主要原因。因此,較佳的是充分冷卻靶材。
具體地,作為底板使用具有高導電性及高放熱性的金屬(具體來說使用Cu)。另外,藉由在底板內形成水路並使充分量的冷卻水流過水路,可以高效率地冷卻靶材。在此,充分量的冷卻水根據濺射靶材的大小而不同,例如當採用直徑為300mm的圓形的靶材時,可以將冷卻水量設定為3L/min以上、5L/min以上或10L/min以上。
將基板加熱溫度設定為100℃以上且600℃以下,較佳為150℃以上且550℃以下,更佳為200℃以上且500℃以下,並在氧氣體氛圍下形成氧化物半導體層136。沉積時的基板加熱溫度越高,氧化物半導體層136的雜質濃度越低。另外,由於在被形成面容易發生濺射粒子的遷移,原子排列有序且高密度化而形成結晶性高的氧 化物半導體層136。並且,藉由在氧氣體氛圍下進行沉積,電漿損傷減輕並由於不含有稀有氣體等多餘的原子而形成結晶性高的氧化物半導體層136。但是,也可以採用氧氣體與稀有氣體的混合氛圍,在該情況下將氧氣體的比例設定為30vol.%以上,較佳為50vol.%以上,更佳為80vol.%以上。
另外,當靶材含有Zn時,藉由在氧氣體氛圍下進行沉積,電漿損傷減輕,由此可以獲得不容易發生Zn的揮發的氧化物半導體層136。
在將基板傳送到沉積室之後,導入沉積氣體,並將沉積壓力設定為0.8Pa以下,較佳為0.4Pa以下,並且為了使壓力穩定在保持該沉積壓力10秒以上且1000秒以下,較佳為15秒以上且720秒以下之後形成氧化物半導體層136。藉由保持上述時間以使壓力穩定,可以減少形成氧化物半導體層136時的雜質的混入量。此時,使靶材與基板之間的距離為40mm以下,較佳為25mm以下。藉由在該條件下形成氧化物半導體層136,可以降低濺射粒子與其它的濺射粒子、氣體分子或離子發生碰撞的頻率。亦即,可以藉由對應沉積壓力使靶材與基板之間的距離小於濺射粒子、氣體分子或離子的平均自由徑,由此降低膜中的雜質濃度。
例如,在壓力為0.4Pa、溫度為25℃(絕對溫度為298K)時的平均自由徑為:氫原子(H2)為48.7mm、氦原子(He)為57.9mm、水分子(H2O)為31.3mm、 甲烷分子(CH4)為13.2mm、氖原子(Ne)為42.3mm、氮分子(N2)為23.2mm、一氧化碳分子(CO)為16.0mm、氧分子(O2)為26.4mm、氬原子(Ar)為28.3mm、二氧化碳分子(CO2)為10.9mm、氪原子(Kr)為13.4mm、氙原子(Xe)為9.6mm。另外,當壓力變為2倍時平均自由徑變為2分之1,當絕對溫度變為2倍時平均自由徑變為2倍。
平均自由徑由壓力、溫度及分子(原子)的直徑決定。當將壓力及溫度設定為固定時,分子(原子)的直徑越大平均自由徑越短。另外,各分子(原子)的直徑為:H2為0.218nm、He為0.200nm、H2O為0.272nm、CH4為0.419nm、Ne為0.234nm、N2為0.316nm、CO為0.380nm、O2為0.296nm、Ar為0.286nm、CO2為0.460nm、Kr為0.415nm、Xe為0.491nm。
因此,分子(原子)的直徑越大平均自由徑越短,並且當被包含於膜中時,由於分子(原子)的直徑大而會使結晶性降低。為此,例如,可以說具有Ar以上的直徑的分子(原子)容易成為使結晶性減低的雜質。
接著,形成氧化物層135b。將基板加熱溫度設定為室溫(25℃)以上且600℃以下,較佳為70℃以上且550℃以下,更佳為100℃以上且500℃以下,並在氧氣體氛圍下形成氧化物層135b。沉積時的基板加熱溫度越高,氧化物層135b的雜質濃度越低。另外,由於在被形成面容易發生濺射粒子的遷移,原子排列有序且高密度 化而形成結晶性高的氧化物層135b。並且,藉由在氧氣體氛圍下進行沉積,電漿損傷減輕並由於不含有稀有氣體等多餘的原子而形成結晶性高的氧化物層135b。但是,也可以採用氧氣體與稀有氣體的混合氛圍,在該情況下將氧氣體的比例設定為30vol.%以上,較佳為50vol.%以上,更佳為80vol.%以上。在將基板傳送到沉積室之後,導入沉積氣體,並將沉積壓力設定為0.8Pa以下,較佳為0.4Pa以下,並且為了使壓力穩定在保持該沉積壓力10秒以上且1000秒以下,較佳為15秒以上且720秒以下之後形成氧化物層135b。藉由保持上述時間以使壓力穩定,可以減少形成氧化物層135b時的雜質的混入量。
接著,進行加熱處理。加熱處理在減壓、惰性氛圍或氧化氛圍下進行。利用加熱處理可以降低氧化物半導體層136中的雜質濃度。
作為加熱處理,較佳的是在減壓或惰性氛圍下進行加熱處理之後,在保持溫度的情況下將氛圍切換為氧化氛圍再進行加熱處理。這是因為如下緣故:當在減壓氛圍或惰性氛圍下進行加熱處理時,雖然可以降低氧化物半導體層136中的雜質濃度,但是在同時產生氧空位。藉由在氧化氛圍下進行加熱處理,可以減少此時產生的氧空位。
除了進行沉積時的基板加熱之外,藉由在沉積之後對氧化物半導體層136進行加熱處理,可以降低氧化物半導體層136中的雜質濃度。
具體地,可以使利用SIMS測量的氧化物半導體層136中的氫濃度為2×1020atoms/cm3以下,較佳為5×1019atoms/cm3以下,更佳為1×1019atoms/cm3以下,進一步較佳為5×1018atoms/cm3以下。
另外,可以使利用SIMS測量的氧化物半導體層136中的氮濃度小於5×1019atoms/cm3,較佳為5×1018atoms/cm3以下,更佳為1×1018atoms/cm3以下,進一步較佳為5×1017atoms/cm3以下。
另外,可以使利用SIMS測量的氧化物半導體層136中的碳濃度小於5×1019atoms/cm3,較佳為5×1018atoms/cm3以下,更佳為2×1018atoms/cm3以下,進一步較佳為5×1017atoms/cm3以下。
另外,可以使氧化物半導體層136中的根據TDS分析的m/z為2(氫分子等)的氣體分子(原子)、m/z為18的氣體分子(原子)、m/z為28的氣體分子(原子)及m/z為44的氣體分子(原子)的釋放量都為1×1019個/cm3以下,較佳為1×1018個/cm3以下。
另外,利用TDS分析測量釋放量的方法參照後面說明的氧原子的釋放量的測量方法的記載。
藉由如上所述地形成氧化物半導體層136及氧化物層135b,可以提高氧化物半導體層136的結晶性,並可以降低氧化物半導體層136、氧化物層135b及氧化物半導體層136與氧化物層135b之間的介面的雜質濃度。
〈3-3.電晶體結構(2)〉
這裡,參照圖29A至圖29D對底閘極型電晶體的一種的底閘極頂接觸型結構(BGTC結構)的電晶體進行說明。
圖29A至圖29D示出電晶體310的結構例。圖29A是電晶體310的平面圖,圖29B是沿著圖29A的X1-Y1的剖面圖,圖29C是沿著圖29A的V1-W1的剖面圖。另外,圖29D是圖29B的部分放大圖。注意,在圖29A中,為了簡化,省略電晶體310的構成要素的一部分(例如,閘極絕緣膜404等)。
圖29A至圖29D所示的電晶體310包括:形成於基板400上的閘極電極402;閘極電極402上的閘極絕緣膜404;隔著閘極絕緣膜404與閘極電極402重疊的多層膜406,該多層膜406包括氧化物半導體層406b、接觸於氧化物半導體層406b的底面的第一氧化物層406a、接觸於氧化物半導體層406b的頂面的第二氧化物層406c及接觸於氧化物半導體層406b的側面的第三氧化物層406d;與氧化物半導體層406b電連接的源極電極408a及汲極電極408b。注意,也可以將設置於源極電極408a及汲極電極408b上的含有氧的保護絕緣膜410作為電晶體310的構成要素。
在電晶體310中,通道形成區是由源極電極408a及汲極電極408b夾持的與閘極電極402重疊的多層 膜406的一部分。這裡,將流過氧化物半導體層406b的電流的主要路徑稱為通道。
電晶體310包括上述多層膜406。亦即,在電晶體310中,形成通道的氧化物半導體層406b具有如下結構:其由構成氧化物半導體層406b的元素的一種以上或二種以上構成,且由與氧化物半導體層406b相比不容易形成氧空位的氧化物層(第一氧化物層406a、第二氧化物層406c及第三氧化物層406d)圍繞。由此,可以減少形成通道的氧化物半導體層406b中可能產生的氧空位。另外,可以使為含有矽的絕緣膜的閘極絕緣膜404及保護絕緣膜410與氧化物半導體層406b分開。
另外,較佳的是與多層膜406相接觸的絕緣膜(閘極絕緣膜404及保護絕緣膜410)為含有過量氧的絕緣膜。藉由採用由含有過量氧的絕緣膜圍繞多層膜406的結構,可以填補第一氧化物層406a、第二氧化物層406c或第三氧化物層406d中可能產生的氧空位。因此,可以徹底降低多層膜406中的氧空位,從而可以抑制氧化物半導體層406b中的DOS形成。
下面對電晶體310中的各構成要素進行詳細說明。
基板400不侷限於支撐材料,也可以為形成有其他的電晶體等裝置的基板。此時,可以使電晶體310的閘極電極402、源極電極408a或汲極電極408b中的至少一個與上述其他的裝置電連接。
閘極電極402可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。此外,還可以使用選自錳、鋯中的任一種或兩種的金屬元素。另外,也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加氧化矽的銦錫氧化物等透光導電材料。此外,也可以採用上述透光導電材料與上述金屬元素的疊層結構。此外,閘極電極402可以具有單層結構或兩層以上的疊層結構。
另外,可以在閘極電極402與閘極絕緣膜404之間設置In-Ga-Zn氧氮化物半導體層、In-Sn氧氮化物半導體層、In-Ga氧氮化物半導體層、In-Zn氧氮化物半導體層、Sn氧氮化物半導體層、In氧氮化物半導體層、金屬氮化膜(InN、ZnN等)等。由於上述膜具有5eV以上,較佳為5.5eV以上的功函數,且該值比氧化物半導體的電子親和能大,所以可以使使用氧化物半導體的電晶體的臨界電壓向正方向漂移,從而可以實現所謂常閉特性的切換元件。例如,當採用In-Ga-Zn氧氮化物半導體層時,使用其氮濃度至少高於氧化物半導體層406b的氮濃度,具體為7atomic%以上的In-Ga-Zn氧氮化物半導體層。
閘極絕緣膜404例如可以使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以 及氧化鉭中的一種以上的絕緣膜。另外,閘極絕緣膜404可以為上述材料的疊層。
另外,作為閘極絕緣膜404,較佳為採用含有過量氧的氧化絕緣物。藉由使閘極絕緣膜404含有過量的氧,即使當與閘極絕緣膜404相接觸的第一氧化物層406a或第三氧化物層406d有氧空位時,也可以從閘極絕緣膜404向其供應氧。由此,可以填補與氧化物半導體層406b相接觸的氧化物層的氧空位。
較佳的是使閘極絕緣膜404的厚度為5nm以上且400nm以下,較佳為10nm以上且300nm以下,更佳為50nm以上且250nm以下。
多層膜406至少包括:形成通道的氧化物半導體層406b;設置於氧化物半導體層406b與閘極絕緣膜404之間的第一氧化物層406a;設置於氧化物半導體層406b與保護絕緣膜410之間的第二氧化物層406c;以及接觸於第一氧化物層406a、氧化物半導體層406b及第二氧化物層406c的側面而設置的第三氧化物層406d。另外,第三氧化物層406d具有曲面。
另外,如上所述,第三氧化物層406d由成為第一氧化物層406a的氧化物膜的反應生成物形成。因此,有時第一氧化物層406a與第三氧化物層406d的邊界不明確。另外,當第二氧化物層406c也採用與第一氧化物層406a相同的結構時,有時無法與第三氧化物層406d進行區分。
這裡,藉由包括具有曲面的第三氧化物層406d,多層膜406的剖面具有曲面。由此,可以提高形成於多層膜406上的膜(例如,構成源極電極及汲極電極的導電膜、保護絕緣膜)的覆蓋性。因此,可以均勻地形成形成於多層膜406上的膜,從而可以防止雜質元素從膜密度低的區域或沒有形成膜的區域進入多層膜406中,由此可以抑制半導體裝置的特性劣化。
並且,如圖29C所示,氧化物半導體層406b的端部(側面)被第三氧化物層406d覆蓋。由此,可以抑制島狀多層膜406的通道寬度方向上產生寄生通道。
第一氧化物層406a及第二氧化物層406c是含有構成氧化物半導體層406b的金屬元素中的一種以上的氧化物層。另外,第三氧化物層406d是使用與第一氧化物層406a相同的構成元素構成的氧化物層。但是,較佳的是第三氧化物層406d中的元素M的含有比例高於第一氧化物層406a中的元素M的含有比例。至於多層膜406的詳細說明可以參照多層膜108的記載。
作為多層膜406,藉由以圍繞形成通道的氧化物半導體層406b的方式設置主要成分與氧化物半導體層406b相同且與氧化物半導體層406b相比不容易形成氧空位的氧化物層(第一氧化物層406a、第二氧化物層406c及第三氧化物層406d),可以抑制電晶體的通道中形成氧空位。
藉由抑制氧化物半導體層406b中的氧空位的 增加來減低雜質濃度,可以使氧化物半導體層406b高純度本質化。具體地,較佳的是使氧化物半導體層406b的載子密度低於1×1017/cm3、低於1×1015/cm3或低於1×1013/cm3。另外,在氧化物半導體層406b中,氫、氮、碳、矽及主成分以外的金屬元素為雜質。另外,為了降低氧化物半導體層406b中的雜質濃度,較佳的是將鄰接氧化物半導體層406b的氧化物層的雜質濃度也降至與氧化物半導體層406b相同程度。藉由使氧化物半導體層406b高純度本質化,可以使電晶體具有穩定的電特性。
作為源極電極408a及汲極電極408b,可以使用由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等導電材料構成的金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如,可以舉出如下結構:包含矽的鋁膜的單層結構;在鋁膜上層疊鈦膜的兩層結構;在鎢膜上層疊鈦膜的兩層結構;在銅-鎂-鋁合金膜上層疊銅膜的兩層結構;在鈦膜或氮化鈦膜上層疊鋁膜或銅膜,在其上還形成鈦膜或氮化鈦膜的三層結構;以及在鉬膜或氮化鉬膜上層疊鋁膜或銅膜,在其上還形成鉬膜或氮化鉬膜的三層結構等。另外,也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
另外,圖29D示出電晶體310的源極電極408a或汲極電極408b與多層膜406相接觸的區域附近的剖面圖。如圖29D所示,在多層膜406的與源極電極408a及汲極電極408b相接觸的介面附近形成有n型化區 域405。
n型化區域405形成於通道與源極電極408a及汲極電極408b之間,與通道相比為具有氧空位的區域。n型化區域405是因如下原因形成的:因形成成為源極電極408a及汲極電極408b的導電膜時所使用的電漿多層膜406受損而形成氧空位。另外,根據用於源極電極408a及汲極電極408b的導電膜的種類,有時多層膜406的一部分中的氧被奪取而形成n型化區域405。作為從多層膜406奪取氧的導電膜,例如可以舉出鎢膜。n型化的區域405可以用作為電晶體310的源極或汲極。n型化區域405成為比第一氧化物層406a、第二氧化物層406c、第三氧化物層406d及氧化物半導體層406b載子密度高(電阻低)的層。
另外,在圖29A至圖29D中,示意性地以虛線示出n型化區域405的介面。但是,n型化區域405有時根據電晶體的製造條件膜厚度方向上的深度及/或多層膜406的表面方向上的區域的大小不同,而不侷限於圖29D所示的結構。
保護絕緣膜410可以使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜的單層或疊層。
另外,作為保護絕緣膜410,較佳為採用含有過量氧的氧化絕緣物。藉由使保護絕緣膜410含有過量的 氧,即使當與該保護絕緣膜410相接觸的第二氧化物層406c或第三氧化物層406d有氧空位時,也可以從保護絕緣膜410向其供應氧。由此,可以填補與氧化物半導體層406b相接觸的氧化物層的氧空位。
另外,作為保護絕緣膜410採用多層膜,較佳的是在含有過量氧的氧化絕緣物上設置對氧的透過性低(對氧具有阻擋性)的絕緣膜。藉由在含有過量氧的氧化絕緣物上設置對氧具有阻擋性的絕緣膜,可以有效地將從含有過量氧的氧化絕緣物脫離的氧供應給多層膜。作為對氧具有阻擋性的絕緣膜,例如,可以設置氮化矽膜或氮氧化矽膜。
例如,作為保護絕緣膜410,可以使用第一層是氧化矽層以及第二層是氮化矽層的多層膜。在該情況下,氧化矽層也可以為氧氮化矽層。另外,氮化矽層也可以為氧氮化矽層。作為氧化矽層,較佳為使用缺陷密度小的氧化矽層。明確而言,使用如下氧化矽層:在ESR測定時,來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下,較佳為5×1016spins/cm3以下。氮化矽層使用氫及氨的釋放量少的氮化矽層。氫及氨的釋放量可以藉由TDS分析進行測定。另外,氮化矽層使用不使氧透過或幾乎不使氧透過的氮化矽層。
或者,例如,作為保護絕緣膜410可以使用第一層為第一氧化矽層,第二層為第二氧化矽層以及第三層為氮化矽層的多層膜。此時,第一氧化矽層及/或第二 氧化矽層也可以為氧氮化矽層。另外,氮化矽層也可以為氮氧化矽層。第一氧化矽層較佳為使用缺陷密度小的氧化矽層。明確而言,使用如下氧化矽層:在ESR測定時,來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下,較佳為5×1016spins/cm3以下。第二氧化矽層使用含有過量氧的氧化矽層。氮化矽層使用氫及氨的釋放量少的氮化矽層。另外,氮化矽層使用不使氧透過或幾乎不使氧透過的氮化矽層。
藉由採用上述本發明的一個實施例中的電晶體的結構,可以降低用作為通道的氧化物半導體層的氧空位。由此,可以提供呈現良好的電特性且長期可靠性高的半導體裝置。
〈3-4.電晶體結構(2)的變形例〉
圖30A至圖30C示出電晶體320的結構例。電晶體320是圖29A至圖29D的電晶體310的變形例。圖30A是電晶體320的平面圖,圖30B是沿著圖30A的X2-Y2的剖面圖,圖30C是沿著圖30A的V2-W2的剖面圖。注意,在圖30A中,為了簡化,省略電晶體320的構成要素的一部分(例如,閘極絕緣膜404等)。
電晶體310與電晶體320的不同之處在於多層膜407、源極電極408a及汲極電極408b的層疊順序。亦即,在電晶體320中,以接觸於島狀氧化物半導體層407b的頂面的一部分的方式設置有源極電極408a及汲極 電極408b,以覆蓋源極電極408a及汲極電極408b的方式而設置有第二氧化物層407c。並且,以覆蓋島狀第一氧化物層407a、氧化物半導體層407b及第二氧化物層407c的側面的方式而設置有第三氧化物層407d。另外,在氧化物半導體層407b的頂面,與源極電極408a及汲極電極408b相接觸的區域以外的區域被第二氧化物層407c覆蓋。
在電晶體320中,閘極絕緣膜404與保護絕緣膜410之間形成有包括第一氧化物層407a、氧化物半導體層407b及第二氧化物層407c的多層膜407。
在電晶體320的製程中,在將第一氧化物層407a及氧化物半導體層407b加工為島狀之前,在氧化物半導體層407b上形成成為源極電極408a及汲極電極408b的導電膜。然後,對導電膜進行加工來形成源極電極408a及汲極電極408b之後,形成覆蓋源極電極408a及汲極電極408b的第二氧化物層407c。接著,藉由將第一氧化物層407a、氧化物半導體層407b及第二氧化物層407c加工為島狀來形成多層膜407。藉由上述製程,可以在與電晶體310相比不增加光微影的遮罩數的情況下形成電晶體320。這裡,有時多層膜407中的氧化物半導體層407b的不與源極電極408a及汲極電極408b重疊的區域在進行源極電極408a及汲極電極408b的加工時被部分蝕刻,而成為膜厚度較薄的區域。
在電晶體320中的氧化物半導體層407b中, 與源極電極408a及汲極電極408b相接觸的介面附近的區域中產生氧空位,而形成n型化區域。n型化區域可以用作為電晶體320的源極或汲極。
如圖30B所示,也可以在電晶體320的通道長方向的剖面中採用多層膜407的端部(例如,第三氧化物層407d)也與保護絕緣膜410相接觸的結構。藉由採用該結構,可以以保護絕緣膜410中的氧填補多層膜407的通道長方向的端部中可能產生的氧空位。由此,可以提高電晶體的可靠性。
〈3-5.電晶體結構(2)的製造方法〉
在此,示出電晶體的製造方法的一個例子。下面,參照圖31A至圖31D對製造圖29A至圖29D所示的電晶體310時的例子進行說明。
首先,形成用作為閘極電極402的導電膜。用作為閘極電極402的導電膜可以利用濺射法、CVD法、MBE法、ALD法或PLD法來予以形成。
接著,對用作為閘極電極402的導電膜進行部分蝕刻來形成閘極電極402。
接著,形成閘極絕緣膜404(參照圖31A)。閘極絕緣膜404可以利用濺射法、CVD法、MBE法、ALD法或PLD法來予以形成。
接著,形成多層膜406(參照圖31B)。多層膜406的形成方法的詳細說明可以參照多層膜108的記載。
另外,當在不暴露於大氣的條件下連續地形成成為第一氧化物層406a、氧化物半導體層406b及第二氧化物層406c的氧化物層時,可以減少各介面的雜質混入,因此是較佳的。
在形成多層膜406之後較佳的是進行第一加熱處理。第一加熱處理可以在250℃以上且650℃以下,較佳為300℃以上且500℃以下進行。作為第一加熱處理的氛圍,在惰性氣體氛圍、氧化氣體為10ppm以上、含1%以上或10%以上的氛圍或減壓狀態下進行。或者,也可以作為第一加熱處理的氛圍,在惰性氣體氛圍下進行加熱處理之後,為了填補脫離的氧,在氧化氣體為10ppm以上、含1%以上或10%以上的氛圍下進行加熱處理。藉由第一加熱處理,氧化物半導體層406b的結晶性得以提高,並且可以進一步去除閘極絕緣膜404及/或多層膜406中的氫或水等雜質。
接著,形成成為源極電極408a及汲極電極408b的導電膜,並對該導電膜進行加工來形成源極電極408a及汲極電極408b(參照圖31C)。該導電膜可以利用濺射法、CVD法、MBE法、ALD法或PLD法來予以形成。
接著,較佳的是進行第二加熱處理。第二加熱處理可以參照第一加熱處理的記載進行。藉由第二加熱處理可以去除多層膜406中的氫或水等雜質。
接著,形成保護絕緣膜410(參照圖31D)。 保護絕緣膜410可以利用濺射法、CVD法、MBE法、ALD法或PLD法來予以形成。
這裡,對保護絕緣膜410為三層結構時的情況進行說明。首先,形成第一氧化矽層。然後,形成第二氧化矽層。然後,較佳的是進行對第二氧化矽層添加氧離子的處理。添加氧離子的處理可以利用離子摻雜裝置或電漿處理裝置。作為離子摻雜裝置,可以使用具有質量分離功能的離子摻雜裝置。作為氧離子的原料,可以使用16O218O2等氧氣體、一氧化二氮氣體或臭氧氣體等。然後,可以藉由形成氮化矽層來形成保護絕緣膜410。
較佳的是在形成保護絕緣膜410之後進行第三加熱處理。第三加熱處理可以參照第一加熱處理的記載進行。藉由第三加熱處理,閘極絕緣膜404及/或保護絕緣膜410中的過量的氧釋放,由此可以減少多層膜406的氧空位。
另外,當利用濺射法形成成為源極電極408a及汲極電極408b的導電膜時,在進行沉積時有時多層膜406的表面因電漿受損而形成氧空位(Vo)。另外,有時氫(H)進入形成的氧空位。
當作為多層膜406使用In-M-Zn氧化物時,因電漿損傷形成氧空位以及氫移動至氧空位,而有可能形成In-H、M-H、Zn-H。尤其是,從離子半徑最大、與氧的鍵合力最弱的銦(In)容易發生氧脫離,In-O-In被切斷而形成In-Vo,當H進入時容易形成In-VoH。
因此,在形成成為源極電極408a及汲極電極408b的導電膜之後,與該導電膜相接觸的多層膜406的整個表面可能被n型化。
因此,以下方法是有效的:以接觸於n型化的多層膜406的一部分的方式形成含有氧的保護絕緣膜410,並進行對多層膜406的與保護絕緣膜410相接觸的區域供應氧的第三加熱處理。
另外,即使因導電膜的形成而受到電漿損傷,由於多層膜406中的Ga(Zn)-O-Ga(Zn)的鍵合力強,鍵合不會被切斷。另外,在形成源極電極408a及汲極電極408b時,有時多層膜406被部分蝕刻而形成厚度較薄的區域,但是當被蝕刻的多層膜406為CAAC-OS膜時,即使在蝕刻後結晶部也不會非晶化而保存CAAC-OS膜的結構。換言之,即使受到電漿損傷也保存CAAC-OS膜的結構。
藉由進行第三加熱處理,多層膜406的背通道側的n型化的區域中的In-VoH被填補氧,而可以再次形成In-O-In。這是由於如下緣故:由於Ga(Zn)-O-Ga(Zn)的鍵合沒被切斷,因畸變能而恢復到初期的鍵合狀態。另外,藉由加熱處理,可以使進入到氧空位部的氫(H)變成水(H2O)而釋放到外部。亦即,藉由利用第三加熱處理對多層膜406供應氧,可以使n型化的通道區再次i型化。
另外,藉由適當地調整第三加熱處理的溫度 及時間,可以在與源極電極408a及汲極電極408b相接觸的區域中殘留有In-VoH的情況下使通道區i型化。此時,可以形成包括用作為源極區或汲極區的n型化的區域405且具有被本質化或實質上本質化的通道區的多層膜406。
另外,代替第三加熱處理(或在第三加熱處理的基礎上),也可以藉由對該區域進行N2O電漿處理或者對抗蝕劑進行灰化的電漿處理來對n型化的通道區供應氧。
藉由上述步驟可以製造電晶體310。
這裡示出的電晶體具有如下結構:形成通道的氧化物半導體層由與該氧化物半導體層的主要成分相同且不容易形成氧空位的氧化物層圍繞。該電晶體的結構可以抑制氧化物半導體層中的氧空位的增加並減低雜質濃度,由此可以使氧化物半導體層高純度本質化。
因此,可以抑制因通道形成區的氧空位可能引起的臨界電壓變動等電特性變動。具體上,例如,可以實現具有穩定的常截止特性的電晶體。由此,可以提供呈現良好的電特性且長期可靠性高的半導體裝置。
雖然上述實施例所揭示的氧化物半導體層可以利用濺射法形成,但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子,也可以使用舉出MOCVD(Metal Organic Chemical Vapor Deposition:有機金屬化學氣相沉積)法或ALD法。
由於熱CVD法是不使用電漿的膜形成方法,因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的沉積:將原料氣體及氧化劑同時供應到處理室內,並將處理室內的壓力設定為大氣壓或減壓,使其在基板附近或在基板上發生反應。
另外,可以以如下方法進行利用ALD法的沉積:將處理室內的壓力設定為大氣壓或減壓,將用於反應的原料氣體依次引入處理室,並且按該順序反復地引入氣體。例如,藉由切換各開關閥(也稱為高速閥)來將兩種以上的原料氣體依次供應到處理室內。為了防止多種原料氣體混合,例如,在引入第一原料氣體的同時或之後引入惰性氣體(氬或氮等)等,然後引入第二原料氣體。注意,當同時引入第一原料氣體及惰性氣體時,惰性氣體用作為載子氣體,另外,可以在引入第二原料氣體的同時引入惰性氣體。另外,也可以利用真空抽氣將第一原料氣體排出來代替引入惰性氣體,然後引入第二原料氣體。第一原料氣體附著到基板表面形成第一單原子層,之後引入的第二原料氣體與該第一單原子層起反應,由此第二單原子層層疊在第一單原子層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止,可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入上述氣體的次數來進行調節,因此,ALD法可以準確地調節厚度而適用於形成微型電晶體。
可以利用MOCVD法或ALD法等熱CVD法形成以上所示的實施例所揭示的半導體層,例如,當利用MOCVD法形成In-Ga-Zn氧化物層時,使用三甲基銦、三甲基鎵及二乙基鋅。另外,三甲基銦的化學式為(CH3)3In。另外,三甲基鎵的化學式為(CH3)3Ga。另外,二乙基鋅的化學式為(CH3)2Zn。另外,不侷限於上述組合,也可以使用三乙基鎵(化學式為(C2H5)3Ga)代替三甲基鎵,並使用二甲基鋅(化學式為(C2H5)2Zn)代替二乙基鋅。
例如,在使用利用ALD的沉積裝置形成氧化物半導體層如In-Ga-Zn氧化物層時,依次反復引入In(CH3)3氣體和O3氣體形成In-O層,然後同時引入Ga(CH3)3氣體和O3氣體形成Ga-O層,之後同時引入Zn(CH3)2和O3氣體形成Zn-O層。注意,這些層的順序不侷限於上述例子。此外,也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-In-O層、Zn-In-O層、Ga-Zn-O層等。注意,雖然也可以使用利用Ar等惰性氣體進行鼓泡而得到的H2O氣體代替O3氣體,但是較佳為使用不包含H的氧化氣體。另外,也可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外,也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。另外,也可以使用Zn(CH3)2氣體。
實施例1
在本實施例中,製造採用包括氧化物半導體層的多層膜的電晶體,並利用電子顯微鏡對其進行剖面觀察並對其電特性進行測定。
如下所述地準備實施例樣本。另外,實施例樣本是圖21A至圖21C所示的TGTC結構的電晶體。
作為基板100,使用玻璃基板。
作為基底絕緣膜102,使用氧氮化矽膜。
下面對氧化物層105a、氧化物半導體層106、氧化物層105b及氧化物層105c的形成方法進行說明。
首先,作為氧化物層135a,使用In-Ga-Zn氧化物(In:Ga:Zn=1:3:2[原子數比])靶材利用濺射法形成厚度為5nm的氧化物層。另外,在如下條件下進行沉積:作為沉積氣體使用30sccm氬氣體、15sccm氧氣體,壓力為0.4Pa,基板溫度為200℃,DC功率為0.5kW進行施加。
另外,作為氧化物半導體層136,使用In-Ga-Zn氧化物(In:Ga:Zn=3:1:2[原子數比])靶材利用濺射法形成厚度為5nm的氧化物半導體層。另外,在如下條件下進行沉積:作為沉積氣體而使用30sccm氬氣體、15sccm氧氣體,壓力為0.4Pa,基板溫度為200℃,DC功率為0.5kW進行施加。
另外,作為氧化物層135b,使用In-Ga-Zn氧化物(In:Ga:Zn=1:1:1[原子數比])靶材利用濺射法 形成厚度為5nm的氧化物層。另外,在如下條件下進行沉積:作為沉積氣體而使用30sccm氬氣體、15sccm氧氣體,壓力為0.4Pa,基板溫度為300℃,DC功率為0.5kW進行施加。
接著,在氧化物層135b上形成光阻遮罩140,並利用乾式蝕刻法對氧化物層135b、氧化物半導體層136及氧化物層135a進行蝕刻,可以在分別形成氧化物層105b、氧化物半導體層106及氧化物層105a的同時,形成至少接觸於氧化物半導體層106的側面的用作為側壁保護膜的氧化物層105c。
另外,在如下條件下進行乾式蝕刻:作為蝕刻氣體使用60sccm三氟化硼氣體及20sccm氯氣體;壓力為1.9Pa;ICP功率為450W;基板偏壓電力為100W;基板溫度為70℃。另外,在如下條件下進行3分鐘的灰化處理:使用300sccm氧氣體;壓力為66.5Pa;ICP功率為1800W。然後,為了去除光阻遮罩140,使用Nagase chemteX公司製造的“Nagase resist strip N-300”以80℃進行兩次3分鐘的處理。
源極電極116a及汲極電極116b使用鎢膜。
閘極絕緣膜112使用氧氮化矽膜。
閘極電極104使用氮化鉭層與設置於氮化鉭層上的鎢層的多層膜。
保護絕緣膜118使用氧化鋁層及設置於氧化鋁層上的氧氮化矽膜。
藉由上述方法,準備實施例樣本。
圖32A及圖32B示出藉由掃描電子顯微鏡(STEM:Scanning Transmission Electron Microscope)觀察到的實施例樣本的剖面觀察影像。另外,圖32A及圖32B示出為實施例樣本的電晶體的通道寬度方向(沿著圖21A中的點劃線A3-A4的方向)的利用STEM的相位對比影像(也稱為透射電子影像(Transmitted Electron:TE像))。
在圖32A所示的部分中,利用EDX對多層膜108的端部的組成進行了線性分析。對兩個部位進行了線性分析,分別以圖32C及圖32D示出其結果。另外,在圖32C及圖32D中,白圈(○)表示氧(O),黑菱形(◆)表示矽(Si),叉號(×)表示銦(In),黒圈(●)表示鎵(Ga),白三角(△)表示鋅(Zn)。
如圖32C及圖32D所示,可以在多層膜108的端部觀察到鎵的原子數比高的氧化物層105c。
100‧‧‧基板
102‧‧‧基底絕緣膜
104‧‧‧閘極電極
105a‧‧‧氧化物層
105b‧‧‧氧化物層
105c‧‧‧氧化物層
106‧‧‧氧化物半導體層
108‧‧‧多層膜
112‧‧‧閘極絕緣膜
116a‧‧‧源極電極
116b‧‧‧汲極電極
118‧‧‧保護絕緣膜

Claims (18)

  1. 一種半導體裝置,包括:多層膜,包括氧化物半導體層及圍繞該氧化物半導體層的氧化物層;閘極絕緣膜,在該多層膜之上的;以及閘極電極,在該多層膜之上,且該閘極絕緣膜係介於其間,其中,該氧化物層包括與該氧化物半導體層的底面相接觸的第一區域、與該氧化物半導體層的頂面相接觸的第二區域以及與該氧化物半導體層的側面相接觸的第三區域,其中,該氧化物半導體層和該氧化物層都至少含有銦,並且其中,該氧化物半導體層中之銦的比例係高於該氧化物層中之銦的比例。
  2. 根據申請專利範圍第1項之半導體裝置,其中,該氧化物半導體層和該氧化物層都還包括選自鋁、鈦、矽、鎵、鍺、釔、鋯、錫、鑭、鈰及鉿的金屬元素,並且其中,該氧化物層中之該金屬元素的比例係高於該氧化物半導體層中之該金屬元素的比例。
  3. 根據申請專利範圍第1項之半導體裝置,其中,利用恆定光電流法所測量到之該多層膜中的缺陷能階的吸收係數係低於1×10-3cm-1
  4. 根據申請專利範圍第1項之半導體裝置,其中,該第三區域包括與該第一區域相同種類的元素。
  5. 根據申請專利範圍第1項之半導體裝置,其中,該多層膜與含有過量氧的絕緣膜相接觸。
  6. 根據申請專利範圍第1項之半導體裝置,其中,該多層膜中之該第三區域的端部具有曲率。
  7. 一種半導體裝置,包括:閘極電極;閘極絕緣膜,在該閘極電極之上;以及多層膜,在該閘極電極之上,且該閘極絕緣膜係介於其間,該多層膜包括氧化物半導體層及圍繞該氧化物半導體層的氧化物層,其中,該氧化物層包括與該氧化物半導體層的底面相接觸的第一區域、與該氧化物半導體層的頂面相接觸的第二區域以及與該氧化物半導體層的側面相接觸的第三區域,其中,該氧化物半導體層和該氧化物層都至少含有銦,並且其中,該氧化物半導體層中之銦的比例係高於該氧化物層中之銦的比例。
  8. 根據申請專利範圍第7項之半導體裝置,其中,該氧化物半導體層和該氧化物層都還包括選自鋁、鈦、矽、鎵、鍺、釔、鋯、錫、鑭、鈰及鉿的金屬元素,並且 其中,該氧化物層中之該金屬元素的比例係高於該氧化物半導體層中之該金屬元素的比例。
  9. 根據申請專利範圍第7項之半導體裝置,其中,利用恆定光電流法所測量到之該多層膜中的缺陷能階的吸收係數係低於1×10-3cm-1
  10. 根據申請專利範圍第7項之半導體裝置,其中,該第三區域包括與該第一區域相同種類的元素。
  11. 根據申請專利範圍第7項之半導體裝置,其中,該多層膜與含有過量氧的絕緣膜相接觸。
  12. 根據申請專利範圍第7項之半導體裝置,其中,該多層膜的端部具有曲率。
  13. 一種半導體裝置,包括:多層膜,包括氧化物半導體層及圍繞該氧化物半導體層的氧化物層;閘極絕緣膜,在該多層膜之上;以及閘極電極,在該多層膜之上,且該閘極絕緣膜係介於其間,其中,該氧化物層包括與該氧化物半導體層的底面相接觸的第一區域、與該氧化物半導體層的頂面相接觸的第二區域以及與該氧化物半導體層的側面相接觸的第三區域,並且其中,該多層膜的端部具有曲率。
  14. 根據申請專利範圍第13項之半導體裝置,其中,該氧化物半導體層和該氧化物層都包括選自鋁 ,鈦、矽、鎵、鍺、釔、鋯、錫、鑭、鈰及鉿的金屬元素,並且其中,該氧化物層中之該金屬元素的比例係高於該氧化物半導體層中之該金屬元素的比例。
  15. 根據申請專利範圍第13項之半導體裝置,其中,利用恆定光電流法所測量到之該多層膜中的缺陷能階的吸收係數係低於1×10-3cm-1
  16. 根據申請專利範圍第13項之半導體裝置,其中,該第三區域包括與該第一區域相同種類的元素。
  17. 根據申請專利範圍第13項之半導體裝置,其中,該多層膜與含有過量氧的絕緣膜相接觸。
  18. 根據申請專利範圍第13項之半導體裝置,其中,該氧化物半導體層和該氧化物層都至少含有銦,並且其中,該氧化物半導體層中之銦的比例係高於該氧化物層中之銦的比例。
TW102137517A 2012-10-24 2013-10-17 半導體裝置 TWI631709B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012234427 2012-10-24
JP2012-234510 2012-10-24
JP2012-234427 2012-10-24
JP2012234510 2012-10-24
JP2012-244909 2012-11-06
JP2012244909 2012-11-06

Publications (2)

Publication Number Publication Date
TW201431075A true TW201431075A (zh) 2014-08-01
TWI631709B TWI631709B (zh) 2018-08-01

Family

ID=50484541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137517A TWI631709B (zh) 2012-10-24 2013-10-17 半導體裝置

Country Status (5)

Country Link
US (1) US9865743B2 (zh)
JP (1) JP6253947B2 (zh)
KR (1) KR102130184B1 (zh)
TW (1) TWI631709B (zh)
WO (1) WO2014065301A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545578B2 (en) 2018-04-27 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9722091B2 (en) * 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP2016100585A (ja) * 2014-11-26 2016-05-30 株式会社Joled 半導体装置およびその製造方法、ならびに表示装置および電子機器
JP6705663B2 (ja) 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP2020167188A (ja) 2019-03-28 2020-10-08 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
US11840757B2 (en) * 2020-07-08 2023-12-12 Tdk Corporation Film deposition system, factory system, and method of depositing film on wafer

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH06132303A (ja) 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06268224A (ja) 1993-03-12 1994-09-22 Mitsubishi Electric Corp 電界効果型トランジスタを含む半導体装置
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7868320B2 (en) * 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
WO2007017982A1 (ja) 2005-08-11 2007-02-15 Sharp Kabushiki Kaisha 回路基板、電子装置、及び、回路基板の製造方法
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8420456B2 (en) 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20180122756A (ko) 2010-04-02 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5601181B2 (ja) 2010-12-02 2014-10-08 富士通セミコンダクター株式会社 磁気抵抗効果素子及びその製造方法
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW202211311A (zh) 2011-01-26 2022-03-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5836846B2 (ja) * 2011-03-11 2015-12-24 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP5716467B2 (ja) * 2011-03-11 2015-05-13 富士通株式会社 電界効果トランジスタとその製造方法
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140108026A (ko) * 2013-02-28 2014-09-05 삼성디스플레이 주식회사 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
WO2014188982A1 (en) 2013-05-20 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545578B2 (en) 2018-04-27 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR102130184B1 (ko) 2020-07-03
TWI631709B (zh) 2018-08-01
JP2014112659A (ja) 2014-06-19
JP6253947B2 (ja) 2017-12-27
KR20150073966A (ko) 2015-07-01
WO2014065301A1 (en) 2014-05-01
US20140110703A1 (en) 2014-04-24
US9865743B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
TWI631709B (zh) 半導體裝置
CN108321209B (zh) 半导体装置
JP7262435B2 (ja) 半導体装置
US20160053362A1 (en) Film formation apparatus and film formation method
US9331100B2 (en) Display device
KR102255106B1 (ko) 반도체 장치
TWI618252B (zh) 半導體裝置
TWI593025B (zh) 氧化物半導體層的處理方法
JP6211665B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees