TW201041145A - Electronic device, method of producing the same, and display device - Google Patents

Electronic device, method of producing the same, and display device Download PDF

Info

Publication number
TW201041145A
TW201041145A TW099110750A TW99110750A TW201041145A TW 201041145 A TW201041145 A TW 201041145A TW 099110750 A TW099110750 A TW 099110750A TW 99110750 A TW99110750 A TW 99110750A TW 201041145 A TW201041145 A TW 201041145A
Authority
TW
Taiwan
Prior art keywords
lower electrode
film
electronic device
electrode
substrate
Prior art date
Application number
TW099110750A
Other languages
English (en)
Other versions
TWI472038B (zh
Inventor
Masaya Nakayama
Shinji Imai
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201041145A publication Critical patent/TW201041145A/zh
Application granted granted Critical
Publication of TWI472038B publication Critical patent/TWI472038B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

201041145 J4Z41pit 六、發明說明: 【發明所屬之技術領域】 本發明是·-種電子裝置、其製造方法及顯示裝 置。 【先前技術】 一般而言,電子裝置,例如是薄膜電晶體(論film transistors,TFT)及電容器,具有至少兩個以上的電極及介 於這些電極之間的絕緣膜。 近年來,已提出多種絕緣膜及薄膜電晶體(TFT)相關 的研究。 例如,一種閘極絕緣膜具有以層的厚度方向傾斜的柱 狀結構(columnar structure) ’此閘極絕緣膜被認為能夠降低 >專膜電晶體的漏電流(請參照’例如日本專利公開號 2007-258223)。 一種已被揭露的半導體裝置的製造方法包括,在絕緣 表面上形成半導體層’在半導體層上形成閘極絕緣膜,並 在閘極絕緣膜上形成導電層’此方法是藉由錢鍍而在塑膠 基板上形成絕緣膜以提升TFT效能(請參照,例如,曰本 專利公開號2002-246602)。此方法中,形成閘極絕緣膜的 製程包括第一步驟及第二步驟,第一步驟是以矽或二氧化 矽作為濺鑛把而形成第一絕緣膜’第一絕緣膜的主要成分 為矽、氧及氮,第一絕緣膜並包括濃度為0.4到1.6原子 百分比的氫;第二步驟是形成第二絕緣膜,第二絕緣膜的 主要成分為矽及氧,並包括濃度等於或小於0.2原子百分 201041145 34241pif 比的氫。 此夕卜:-種已被揭露的薄膜電晶體的間極絕緣膜 具通道層或閘極的良好邊界表面。此閘 」 晶氧化,緣膜,其包括姻、鋅、氧,並包括嫁m非 錫,、鈣、矽或鍺之至少一者’且其阻抗等於或大於1011 Ωχιη(請參照’例如’日本專利公開號2〇〇7_73 。 -種用於賴電晶體的閘極絕軸具有氧化物半導 Ο
體及帶有氧化物半導體的良好邊界表面,此閘極絕緣膜是 由非晶矽膠(amorphous silicone)所構成,此非晶矽膠至少 包括氧及氮,並具有-氧濃度分佈,其巾具有氧化物半導 體的良好邊界表面區域的氧濃度較高,且氧濃度朝著問極 的方向而減少(請參照’例如,日本專利公開號 2007-250982)。 此外,一種已被揭露的金屬氧化物裝置至少具有第一 電極、金屬氧化物層及第二電極,第一電極被形成在基板 上,金屬氧化物層被形成在第一電極上,第二電極被形成 在金屬氧化物層上,此金屬氧化物裝置是用於能夠可靠地 儲存資訊的記憶體的製造。金屬氧化物層包括至少一基層 及多個微粒子,基層是至少由第一金屬及氧所形成;多個 微粒子是由第一金屬、第二金屬及氧所形成,微粒子分佈 於基層中(請參照,例如,曰本專利公開號2007-335472)。 【發明内容】 近年來’為了讓軟性裝置具有實用性,出現例如在低 溫下在塑膠基板(軟性基板)上形成電子裝置的需求。 201041145 34241pif 然而,尤其是,在低溫下形成電子襞置,習知的絕緣 臈無法降低漏電流。 ’ 本發明考慮上述情況並提供一種電子裝置、其製造方 法及顯示裝置。 ° 根據本發明之第一方面,提供一種電子裝置,此電子 裝置包括基板、下電極、二氧化頻及上電極。下電才=配 置於基板上’並具有邊緣部分觀面,其巾邊緣部分橫截 面,錐角等於或小於6〇。;二氧化㈣配置於下電極上, 二氧化梦膜包括比_於或小於3原子¥分比的氫原子, 並在650 nm的波長下二氧化矽膜的折射率等於或小於 1.475 ;上電極配置於二氧化賴上,並具有與下 的部份。 根據本發明之第二方面,提供_種電子裝置的製造方 >,此方法包括:在基板上形成下電極,其巾下電極且有 邊緣部分橫截面,邊緣部分橫截面的錐角等於或小於6〇 ,藉由賴純下t極上形成絕在絕賴上形成上 電極,其中上電極具有與下電極重疊的部份。 【實施方式】 膜及:m電子裝置包括基板、下電極、二氧化石夕 (可被稱為下電極膜)配置於基板上, 邊〇料分橫截面’其中邊緣部分橫截面的錐角等於 f 二氧切麻置於下電極上,二氧化賴包 括比例等於或小於3原子百分屮的气庖 、 ^ y 原于百刀比的虱原子,並在650 nm 波長下一减销的折射料於或小於丨仍;上電極 201041145 34241pif 配置於-氧化石夕臈上,並具有與下電極重疊的部份。 根據本發明之電子裝置的製造方法,此方法包括:在 基板上形成下電極,其中下電極具有邊緣部分橫截面,邊 緣部分橫®面峰㈣於或小於60。;藉由賴而在下電 極上形成絕緣膜;在絕緣膜上形成上電極,其中上電極具 有與下電極重疊的部份。 一般而言’電子裝置例如是電容器或薄膜電晶體 0 (TFT)’其具有-組態’此組態中,上電極配置於下電極上, 且絕緣膜配置於上電極及下電極之間。近年來,為了讓軟 性裝置具有實用性,已被嘗試的是,在室溫到2〇〇。€的低 溫條件下藉由濺鍍形成絕緣膜,進而在塑膠基板(軟性基板) 上形成電子裝置,而不使用需要等於或大於3〇〇〇(:的高溫 條件的化學氣相沉積(Chemical Vapor Deposition,CVD)。 然而,本發明之發明人已揭露下列事項。 也就是說,在等於或小於200°C的低溫條件下藉由濺 鍍形成絕緣膜’例如,下電極的邊緣部分(圖案邊緣附近的 〇 區域)的覆蓋率(塗佈能力)低於以CVD形成絕緣膜的情 況。因此,尤其是’當下電極具有凸起邊緣部分(例如,當 下電極的下述邊緣部分橫截面的錐角超過60。),絕緣膜的 下電極的邊緣部分的覆蓋率會比較低,而且空洞或裂縫可 能會出現在絕緣膜的邊緣部分的附近區域,而可能導致漏 電流增加。 同時,如下述’即使下電極的邊緣部分橫戴面的錐角 等於或小於60。,漏電流可能取決於絕緣膜的膜特性而增 7 201041145 加。 、田電子跋置具有本發明之組態,電子裝置中自絕緣膜 漏出的漏電流可能會減少。 、本毛月中,可藉由濺鍍形成氫原子比例等於或小於3 ^原子百分比的二氧化頻H相較於使用cvd的 :况可在較低溫度(例如,等於或小於2〇〇。匸)形成本發明 中所使用的二氧化㈣(例如,絕緣膜)。 θ根據本發明,藉由低溫製程(例如,等於或小於200。〇 可提供能夠降低漏電流的電子裝置。 此外,由於本發明之電子裝置是在低溫被形成,可在 =基$(軟性基板)上提供電子裝置,塑膠基板是由例如 =來,笨—甲酸乙二酯(p〇lyethylene n叩hthahe, pEN)或 承對笨一曱酸乙二酯(p〇丨yethylene terephthalate, ρΕτ)的材 料所構成。 因此,根據本發明,可在塑膠基板上提供能夠降低漏 電流的電子裝置。 本發明中,下電極的,,邊緣部分橫截面的錐角,,是指下 電極的底面及側面之間的夾角。 本發明中,下電極的”底面,'是指與基板接觸的下電極 的表面。 本發明中,下電極的”頂面,,是指與底面 有-段距離的下電極的表面。 本發明中,下電極的”侧面,,是指除了頂面及底面之外 的下電極的任一表面。 201041145 明中’以基板的正向方向從形成下電極的一侧作 ,緣"是指下電極及基板之間的邊界線,其中下電極被= 在此基板上。本發财,下電極的"圖案邊緣 下 電極的”下邊緣、 本發明中’下電極的"上邊緣”是指下電極的頂面及侧 面之間的邊界線。 Ο Ο 下’將配合圖1至圖3來具體制下電極的邊緣部 分橫截面的錐角。 圖1至圖3緣示為配置於基板1G上的下電極 截面示意圖。 ,體而言’圖i至圖3繪示以垂直於其圖案邊緣且平 Ϊ截二板的正向方向的平面剖開下電極而得到的下電極的 θ如圖1所示’下電極12的邊緣部分橫截面的錐角θ 2電極12的底面及側面之間的夾角。更具體地錐角^ =連接下電極12的侧面的上端ρ及下端卩的直線與對 應於下電極12的底面的直線所形成。 圖1緣示下電極具有一平坦侧面的一實 施例。下電極 ^曲侧面的錐角(例如,圖2或圖3的例子)是以如上述 的同樣方式被定義。 4 圖2繪示下電極具有向外凸出侧面的一實施例。圖3 繪不下電極具有向内凹入侧面的一實施例。 如圖2或圖3的例子,下電極12的邊緣部分橫截面 201041145
J4Z4ipiI 的錐角Θ疋連接下電極12的侧面的上端p及下端q的直 線(以虛線表示)及對應於下電極12的底面的直線之間的夾 角。 ^下電極的邊緣部分橫截面的錐角超過6〇。,自絕緣 膜'/’IL出的漏電流會增加。 就降低漏電流而言,較佳地,下電極的邊緣部分橫截 面的錐角等於或小於45。,且最好是等於或小於30。。 基板 本發明中所使用的基板並不受限制。基板的範例包 括·由氧化紀相穩定氧化錯(yttria_stabilized zirconia, YSZ)、玻璃或類似的材料所構成的無機基板;以及由合成 樹脂(synthetic resin)所構成的有機基板(在此可被稱為塑膠 基板或軟性基板)’例如是聚醋(P〇lyester)(例如是聚對苯二 曱酸乙二酯(polyethylene terephthalate,PET)、聚對苯二甲 酸 丁二酯(polybutylene terephthalate)或聚間苯二甲酸乙二 醇酯(polyethylene naphthalate, PEN))、聚苯乙稀 (polystyrene)、聚碳酸酯(p〇iyCarb〇nate)、聚醚硬(p〇iyether sulfone)、聚烯丙基酯(p〇lyaiiyiate)、烯丙基二甘醇碳酸脂 (allyl diglycol carbonate)、聚醯亞胺(p〇lyimide)、聚環烯煙 (polycycloolefin)、降冰片烯樹脂(n〇rb〇rnen resin)、聚三氟 氯乙烯(chlorotrifluoroethylene)或類似的材料。 當然’就在低溫形成絕緣膜時更能有效地實現本發明 之效果而言,塑膠基板是較佳的。 較佳地,塑膠基板具有良好的耐熱性、良好的尺寸穩 201041145 定性、良好的耐溶劑性、良好的絕緣特性、良好的加工性、 低通氣(aeration)特性、低吸濕性或類似的特性。然而,一 般而言,塑膠基板的耐熱性並不好;因此,當在塑膠基板 上形成裝置時,在等於或小於200。(:的溫度下實施這二製 程是較佳的,更好是等於或小於15〇。(:,最好是等於& 於100oC。 … 本發明中所使用的塑膠基板可至少具有用以避免濕 0 氣或氧氣滲透的氣體隔絕層、用以提升塑膠基板的平整性 (planarity)或提升塑膠基板及下基板之間的黏合度的^塗 層或類似層之其一。 本發明中所使用的基板具有50 μιη至5〇〇的厚 是較佳的。 反 當基板的厚度等於或大於 50 μιη,可進一步提升美板 的平整性。 虽基板的厚度等於或小於5〇〇 μιη,可進一步提升基板 的可撓性,並使基板更適用於軟性基板。 土 〇 下電極 本發明之電子裝置包括邊緣部分橫截面的錐角等於 60。的下電極。較佳地,下電極 4於或小於60。。 本發明中所使用的下電極可具有,例如,下列任一組 L . (1)當本發明之電子健為電容器 當本發明之電子裝 電曰曰體,下電極疋薄臈電晶體中的閘極;以及(3)當本發明 11 201041145 34241pif 之電子裂置是了貝閘極薄膜電晶體,下電極是薄膜電晶體中 的源極或汲極。下電極可為帶狀電極,且兩個或兩個以上 的帶狀電極可互為平行以形成一圖案。
下電極的材料並不受限制。材料的範例包括:金屬, 例如是鋁、鉬、鉻、钽、鈦、金及銀;合金,例如是鋁鈦 合金、銀鈀銅(APC)合金及鉬鈮合金;氧化導電化合物, 例如是錫氧化物、鋅氧化物、銦氧化物、銦錫氧化物(IT0) 及銦鋅氧化物(ΙΖΟ);有機導電化合物,例如是聚苯胺 (polyaniline)、聚噻吩(polythi〇phene)及聚吡咯 (polypyrrole);以及其混合物。 當然,就方便將下電極的邊緣部分橫截面的錐角調^ 至等於或小於60。而言,鉬鈮合金或氧化導電化合物是專 佳的’而且更好是’下電極為由—種或以上的氧化物 化合物所構成的膜(由-種或以上的氧化物導電化; 構成的膜可被稱為氧化物導電膜)。 ° 晶氧=電=導電膜是由1Ζ〇或類似物所構伽
化形錢下電極的邊料分自動_ 因此’如以下將敘述的,就避免下電極 =免作=邊:邹分_集-言,較: nm^r^3rTr〇r2〇nmi50 12 201041145 可由受=。在餘切成下電極 或離子電鍍,化學法例二二法例如疋真空沉積、濺鍍 用是料wil 是VD或電漿CVD,方法的選 使用rw 對下電極的材料的合適度。例如,當 S 可藉由DC濺鍍、高頻濺鏟、真空沉積、 Ο Ο 為二1財法來顧下t極。以有機導電化合物作 ΓίΓΐΓ’可藉由濕式膜形成方法來形成下電極。 由上方法(製程方法)並不受_。例如, 膜)可由光侧法製作, 一方^广括微影製程及姓刻製程(濕韻刻或乾姓刻)。另 另一2案的形成、下電極的形成及光阻圖案的分離。 膜,以可制料法,在鮮法巾,料是用來形成 以同吁進行臈的形成及膜的圖案化。 於60^U極的雜部分橫截面的錐肖職料於或小 如,/ 、*法(以下可被稱為”錐角調整”)並不受限制。例 可葬極的形成之後,#下電極是以絲刻法製造時, 3由控制蝕刻條件來調整錐角。 整錐^體Γ言’例如,在祕射,可藉由稀釋侧液調 雜角i變濃度愈低,則其#刻速度愈低;因此, 特性控制光阻圖案(以光阻形成的抗姓圖案)的黏著 果調整錐角。光阻圖案的較低黏著特性能產生較小的 13 201041145 34241pif 藉由改*光阻圖案的後烘烤溫度來控制光阻圖案 性。者寺性。例如’較低的後供烤溫度會導致較低黏著特 *阻虫f中,將氧加入姑刻氣體中可在藉由#刻縮減 先阻圖案時钱刻下電極膜 易調整至上述範圍之中。 』將下電極膜的錐角輕 氧化處理 是側明情使㈣下電極的邊緣部分(尤其 告錐電極的邊緣部分具有絕緣躲,並降低 =角细或小於6G。時可能會發生的下電極的有=
卜,亦可避免當錐角等於或小於6〇。時可能會: 生在下電極的下邊緣的電場集中。 X 二而以ιζο作為下電極的材料時, :的,部分同時被氧化並取得絕叫 ZO之外的材料(例如,金屬 氧化處理會_有效果。 )料下電㈣材料時, 氧化處理的方法並不受限制 氧電聚處理的條件並不受限制。例如 的氧壓力及50 W至!,_ W的RF功率〇丨至5〇Pa 鐘的方式執行氧電漿處理。 心至2分 UV臭氧處理的條件並不受限制 至3〇〇細的波長的紫外線(uv)照射適用㈣ν、== 201041145 34241pif 較住地 對下電極的邊緣部分作選擇性氧化處理。 例如’對下電極的邊緣部分作的選擇性氧化處理 上述方式來實現之。 用 瓦先,藉由例如是濺鍍來形成下電極膜。利用 上形成光阻圖案,並以上述光阻圖案作為餘 Λ m。因此,只有下電極的邊緣部分(側 。在光阻圖案被移除之前,對此狀態下的下電 H乳化f理,射下電極的邊緣部分是選擇性地被氧化 處之後’利用-般的光阻剝除液來移 絕緣膜 本發明之電子震置具有位於下電極上的絕緣膜。 〃較佳地,本發明中所使用的絕緣膜是二氧化石夕膜,二 ,化石夕膜包括比例等於或小於3原子百分比的氮原子,且 1仍50 nm的波長下二氧化石夕膜的折射率n等於或小於 ❹ 本發明中所使用的絕緣膜可具有,例如,下列任一組 二八⑴當本發明之電子裝置為電容器,絕賴是電容器中 /電物質,(^U本發明之電子農置是底閘極薄膜電晶 ’、、邑緣膜是薄膜電晶體中的閘極絕緣膜;以及(3)當本發 =電子裝置疋頂閘極相電晶體,絕賴是薄膜電晶體 干的閘極絕緣膜。 般而a ’在電子裝置巾,二氧化賴是由織形成 舍^比例等於或小於3原子百分比的氫原子時,漏電流 日口。據此’在電子裝置中’二氧化雜是由舰形成 15 201041145 34241pif 並包括比例等於或小於3原子百分比的氫原子時,能充分 運用本發明之降低漏電流的效果。 在此’二氧化矽膜中的氫原子含量比例是以氫前散射
光谱法(hydrogen forward scattering spectrometry, HFS spectrometry)量測的數值。 在將二氧化矽膜中的氫原子含量比例調整至等於或 小於3的原子百分比的方法中’可以濺鍍來代替cVD。 本發明中’在650 nm的波長下的折射率η超過1.475 時,漏電流會增加。 在此,在650 nm的波長下的二氧化矽膜的折射率是 以光譜橢偏儀(spectroscopic ellipsometer)量測的數值。 為了調整在650 nm的波長下的折射率n為等於或小 於1.475,例如,可在低壓條件下(例如,在濺鍍期間處於 〇.〇5 Pa至0.3 Pa的壓力條件’更好是〇·i Pa至〇 2 Pa)形成 二氧化矽膜。 在濺鍍製程中’較佳地,氧濃度為3體積百分比至5〇 體積百分比,而更佳地,氧濃度為5體積百分比至2〇體積 百分比。 如上所述’就達到上述氫原子含量比例及折射率而 言’較佳地,在濺鍍期間處於0 〇5 Pa至0 3 Pa的壓力條 件下藉由濺鍍來形成本發明中所使用的二氧化矽膜,更好 是 0.1 Pa 至 0.2 Pa。 就基板為塑膠基板時避免損害基板而言,濺鍍時基板 的溫度的上限為等於或小於2〇〇〇c是較佳的,更好是等於 16 201041145 -^424lpit 或小於150°c,最好是等於或小於1〇〇〇c。 上述範圍中,特好的上限是等於或小於75。0而#常 好的是等於或小於5〇。(:。 、在此,利用附於基板的熱標籤來量測濺鍍期間的基板
、、田 fyC 以下將就取得上述氳原子含量比例及折射率而言說 Ο 〇 明較佳的濺鍍條件H本發明並不以此為限。 較佳地’以RF磁控濺鍍作為濺鍍方法。 #^以一氧化矽濺鍍靶(target)或矽濺鍍靶之其一作為濺 用㈣_時,藉由加人氧氣時所執行的反應濺 鍍可形成二氧化矽膜。 =地’濺鍍功率是〇 05 w/mm2至2 〇 wW,更好 疋 0.1 W/mm 至 1.0 w/mm2。 膜(例t»降低Hr §,較佳地’本發明中所使用的絕緣 =膜_度為5G譲至_ nm,更好 疋80細至500 nm’而最好是8〇咖至_細。 就大幅降低漏電流而言,厚 絕緣膜(例如,二氧化销為⑽譲至通誰的 電極的組合是較佳的,而至Μ01"的下 Μ的絕緣膜(例如,二氧X片厚度為80㈣至400 的下電極的組合是更好的。膜)及尽度為3〇nmn〇〇nm 本發明中,絕緣膜(例如,- 於下電極的整個上表:化石夕膜)可至少被形成 (terminal)所處的區域),而絕緣^ =提供電㈣終端 、除了破形成於下電極的整 17 201041145 34241pif ==趙=::被形成於至少由基板及下電 成於搆媒:二為例’絕緣職形 ,^ t _ 所構成的疊合體的整個上表 卢二1^電極的整個上表面(除了用以提供電壓的終端所 除了下電極的上表面之外的疊合體的上表 =暴露出來。可藉由絕緣膜的形成( :
域的下電極的露出’例如是以光_法、剝除法或遮罩法 上電極 ^ ^
本發明之電子裝置包括上電極 且具有與下電極重疊的部分。 上電極位於絕緣媒 个u r尸/r便用的上電極可具有,例如,下列任一 態:(1)#本發狀電子裝置為躲H,上電極是電容器 的-對電極之其-(例如,與下電極相制電極);⑺告 發明之電子裝置是底閘極電晶體,上電極是底閘極電曰:曰
中的源極纽極;(3)當本發明之電子裝置是頂開 體,上電極是閘極。 % 上電極的材料並不受限制。材料的範例包括:金屬, 例如是銘、錮、鉻、艇、鈦、金及銀;合金,例如是 合金及銀域(APQ合金;氧化導電化合物,例如是錫氧 化物、鋅氧化物、銦氧化物、錮錫氧化物(IT〇)及銦鋅氧化 物(ΙΖΟ);有機導電化合物,例如是聚苯胺、聚輕 咯;及其混合物。 18 ❹
G 201041145 3424 Ιριί 當然,就達成低電阻而言,金屬或合金是較佳的,而 鋁、鋁鈦合金及鉬是更好的。 較佳地,上電極的厚度為2〇nm至1〇〇〇nm,而更好 是 50 nm 至 500 nm。 地,J = 7方法並不受限制。形成上電極可由適當 濕式法、物理法或化學法之其—而實現,濕式法例 ^ ί塗佈,物理法例如是真空沉積 '減鍍、或離子 化予法例如是CVD或鄕CVD,及類似方法,方 ”取決於這些方法對上電極的材料 金屬或合金’可藉由%趙、高頻麟^ 成上電極。以至少-有機導電化: 3 _時,可藉由濕式卿成方法來形成上 如果需要的話’可對上電極圖案化。 關於圖案化的方法,可传 法或類似方法之其—而不=她法、剥除法、遮罩 «本顺㈣上電極至少形狀树膜上的一 = ==:=上表面上之外亦 疊合體的上表面上。土板下電極及絕緣膜所構成的 的上電極具有與下電極重疊的部分。 觀察時,是以一=向線方向從基板的上電極侧作 本發明中所使用的:電極。。極與下電極重疊的方式而形成 19 201041145 3424 Ipif 已圖案化的上電極與下電極相交。 以便 其他部件 本發明之電子裝置可更包括 膜及上電極之外的至少一其他額外部; 極、絕緣 門,:配置於下列任—位置(i)基板與下電極之 間⑻下電極與絕緣膜之間 =之 或㈣在上電極上(離基板較遠的-侧Γ)、電極之間, 二部件的範例包括保護膜,而本發明之 電日日體時,額外部件包括半導體層。 、置疋 言,置難;’就在低溫下形成膜而 地,氧化物半導體為非晶質。 疋更好 ,佳地,氧化物半導體至少包括選自由銦、嫁及 ^複5氧化物所組成之族群其中之一。具體而言 本 =公開號2GG6·職9中所揭露的非晶氧 、日= 如是IGZO)是最佳的。 丁守篮(例 實施例 接著,配合圖4到圖8來說明本發明之電子 佳實施例。然而,本發明不以這些實施例為限。 乂 圖4繪示為根據本發明之第一實施例 橫截面示意圖,其中電容器2〇為電子裴置。° 、 如所示圖4 ’電容器20在基板1〇上,其具有下電極 20 201041145 34241pif 22 一虱化矽膜24及上電極26,而二 於下電極22上,上雷榀%, 乳1匕^膜24破形成 右盘被形成於二氧化矽膜24上並且 在電容器2G中,在上電極26及下電極22之 電堃’而電容⑽對應於上電極26與下二 Ο ο 氧化節4。在此情況下,由於下電極 二頁截面的錐角及二氧切膜的折射率… = 電極22之間的漏電流會降低。 不此及下 圖5綠示為根據第二本發明之實施例之底閘極(反式 父錯(inversely-staggered))薄臈電晶體3〇的橫 圖,底閘極薄膜電晶體3〇為電子裝置。 、μ 如圖5所示,薄膜電晶體30在基板10上,其具 電極f G、二氧化矽膜34及半導體層38,下電極被 當作是閘極二氧切膜34為閘極絕緣膜且被形成於下電 極32G上’半導體層38被形成於在二氧化♦膜34上並具 有島狀圖案。薄膜電晶體3G在半導體層38上更具有上;^ 極36S及上電極36D,上電極36s被當作是源極,而上電 極36D被當作是汲極,上電極36S及上電極36D皆具有與 下電極32G重疊的部分。 、 在薄膜電晶體30中,上電極36S及/或上電極361)與 下電極32G之間的漏電流會降低,且義狀態(Gff_sta⑹ 的電流會降低。據此,得到具有良好的開啟/關閉比例(開 啟狀態電流/關閉狀態電流的比例)的電晶體。 圖6繪示為根據第三本發明之實施例之底閘極(反式 21 201041145 34241pif 交錯(inVerseiy_staggered))薄膜電晶體4〇的橫截面示惫 圖,其中底閘極薄膜電晶體40為電子裝置。 “如圖6所示,薄膜電晶體40在基板1〇上,其具有下 ,極42G、二氧化矽膜44、上電極46S及上電極46D,下 電極42G被當作是閘極,二氧化石夕膜44為閘極絕緣膜並 被形成於下電極42G上,上電極46S被當作是源極,而上 電極46D被當作是汲極,上電極46S及上電極46〇皆被形 成於二氧化矽膜44上且皆具有與下電極42G重疊的部 分。薄膜電晶體40更包括具有島狀圖案的半導體層48, 而使半導體層48覆蓋上電極46S、上電極46D及位於上 電極46S及上電極46D之間的—部份的二氧化矽膜44。 在溥膜電晶體40中,上電極46S及/或上電極46D與 下電極42G之間的漏電流會降低,且關閉狀態的電流會降 低。據此,得到具有良好的開啟/關閉比例(開啟狀態電流/ 關閉狀態電流的比例)的電晶體。 圖7繪示為根據第四本發明之實施例之頂閘極(交錯 (staggered))薄膜電晶體50的橫截面示意圖,其中頂閘極薄 膜電晶體50為電子裝置。 如圖7所示,薄膜電晶體5〇在基板1〇上,其具有半 導體層58、下電極56S及下電極56D,半導體層%具有 島狀圖案,而下電極56S被當作是源極且下電極56D被當 作是汲極,下電極56S及下電極56D皆被形成於半導體層 58上。薄膜電晶體50更具有二氧化矽膜54,二氧化矽膜 54為具有島狀圖案的閘極絕緣膜,二氧化矽膜54覆蓋下 22 201041145 3424 lpif 電極56S及下電極56D的-部份,並覆蓋位於下電極56S 及下電極56D之間的半導體層58上的一區域(通道區)。此 外,在二氧化矽膜54上,被當作是閘極的上電極52(}與 下電極56S及下電極56D具有重疊的部分。 在薄膜電晶體50中,下電極568及/或下電極56D與 上電極5 2 G之間的漏電流會降低,且關閉狀態的電流會降 低。據此,得到具有良好的開啟/關閉比例(開啟狀態電流/ ◎ 關閉狀態電流的比例)的電晶體。 圖8繪示為根據第五本發明之實施例之頂閘極(交錯 (staggered))薄膜電晶體6〇的橫截面示意圖,其中頂閘極薄 膜電晶體60為電子裝置。 如圖8所示,薄膜電晶體6〇在基板1〇上,且具有下 電極66S及下電極66D,下電極66S被當作是源極,下電 極66D被當作是汲極。此外,半導體層68具有島狀圖案 以覆蓋下電極66S、下電極66D及位於下電極66S及下電 極66D之間的基板10上的一區域(通道區)。薄膜電晶體 Ο 60在半導體層68上更具有二氧化矽膜64,二氧化矽膜64 被當作是閘極絕緣膜並具有島狀圖案。此外,在二氧化矽 膜64上’上電極62G被當作是閘極並具有與下電極66S 及下電極66D重疊的部份。 在薄膜電晶體60中’下電極668及/或下電極66D與 上電極62G之間的漏電流會降低,且關閉狀態的電流會降 低。據此,得到具有良好的開啟/關閉比例(開啟狀態電流/ 關閉狀態電流的比例)的電晶體。 23 201041145 34241pif 明之二發明之第一至第五實施例;然而,本發 月之電子裝置並不以這些實施例為限。 電子述電子裝置的應用並不受限制。本發明之 置可用『’例如’顯示襄置’χ光感測器或電容器。 i二之電子裝置較翻於顯示裝置(例如液晶顯 不裝置及有機電致發光顯示裝置)。 以下’將制包括本發明之電奸置的本發明之顯示 裝罝。 圖9繪示為本發明之顯示裝置之實 置200之組態示意圖。 如圖9所示’液晶顯示裝置具有互相平行的多個 間極線210及互相平行的多個没極線220,沒極線22〇與 閘極線210互相交錯。在此,閘極線21〇與沒極線細電 性絕緣。薄膜電晶體230配置在閘極線21〇及及極線22〇 之間的交錯點的附近。 薄膜電晶體230的閘極連接至任一開極線21〇,而薄 臈電晶體230的沒極連接至沒極線22〇。薄膜 的源極連絲晝料極,液晶,·畫錢極及對電極 (Cmmterelectr〇de)(未繪示)之間的區域。此外,畫素電極及 連接至接地點的對電極形成電容器240。 本發明之電子裝置較適用於,例如,電容器Mo或薄 膜電晶體230。在此狀況下,電容器24〇及薄膜電晶體23〇 中的漏電流會降低,進而提升其顯示品質。 根據本發明,由於可利用等於或小於2〇〇〇c的低溫製 24 201041145 34241pif 程,可提供具有良好的顯示品 有良好的顯示品質的軟性有機 好的顯示品質的類似裝置。 質的軟性液晶顯示裝置、具 電致發光顯示裝置及具有良 實施例 、,乂下將配合實施例來詳細說明本發明。然而,本發 明亚不以此為限。除非有具體說明,“部分,,及“百分比,,是 指多數。
(實施例1) 電子裝置的製造 下電極的形成 UO膜的形成 以下列條件在厚度為150 μπι的pEN膜基板上濺鍍而 形成厚度為100 nm的IZO膜(品名:Q65FA,由Teijin DuPont Films Japan Ltd.製造)° 在上述的條件中,利用附於基板的一側的熱標籤來量 測基板溫度,其中IZO膜是形成於此基板上。(以下說明的 對二氧化矽濺鍍及鋁濺鍍的基板溫度的量測是以同樣方式 執行。) 以下的說明中,“seem”是“standard cc/min”的縮寫,在 標準狀態(1013.25 hPa(l大氣壓力),〇°C)下計算,用以標 示每分鐘被加入至激錢裝置的氣體容量(cc)的數值。例 如,本發明中,”1 sccm”標示在1013.25 hPa(l大氣壓力) 及〇°C下氣體的流速為1 cm3/min。 1ZO膜濺鍍條件 25 201041145 34241pif 濺鍍裝置:DC磁控濺鍍農置 錢鑛乾:3英寸IZO賤鍍執(純度:4N ;由idemitsu Kosan Co” Ltd.製造) 基板溫度:室内溫度(20°C至37°C) 減:鐘功率:100 W,利用DC電源 壓力(加入氣體時):0.4 Pa 所加入的氣體及流速:ΑΓ = 97 seem ; 〇2 = 3.0 seem IZO膜的圖案化 之後,在上述已形成的IZ0膜上,利用光阻 AZ-5124E(品名,由Ciariant製造),以形成光阻圖案其 中光阻圖案用來形成下電極。 光阻圖案為直線形狀圖案,並具有2〇〇 μηι的線寬。 接著,以上述已形成的光阻圖案作為遮罩並以稀釋兩 倍的濕蝕刻液ΙΤΟ-6Ν(品名,由KantoKagaku製造)作為蝕 刻劑’對IZO膜作濕蝕刻。 ’ IZO膜的濕餘刻是在27。(:的液溫進行。 ITO-6N蝕刻液是草酸水溶液。 之後’利用光阻剝除液AZ-REMOVER(品名,由 Clariant製造)來移除光阻圖案。 、以此方式’可形成下電極,而下電極是已圖案化的ιζ〇 膜(以下,可被稱為,ΊΖΟ圖案,,)。 下電極是直線形狀IZO圖案,並具有1〇〇 11111的 及200 μιη的線寬。 又 二氡化矽瞑的形成 26 201041145 J4241pii 接著在下電極形成的一側(離基板較遠的一側)’以 下列條件藉由賤鑛而形成厚度為200 nm的二氧化石夕膜。 形成二氧化矽膜以覆蓋幾乎下電極的整個表面;然 而在'賤錠中利用遮罩而使下電極的表面的一部份(用以提 供電壓的終端所處的區域)暴露出來。 一氧化碎減鍍條件 錢鍍袭置:RF磁控濺鍍裝置 〇 濺鍍靶:3英寸二氧化矽濺鍍靶(純度:4N,由Furuuchi
Chemical Corporation 製造)
基板溫度:43°C 濺鍍功率:200 W,利用RF電源 壓力(加入氣體時):〇.16Pa 所加入的氣體及流速:Ar = 40 seem ; 02 = 4.5 sccm 上電極的形成 銘膜的形成 接著’在二氧化矽膜形成側(離基板較遠的一侧),以 0 下列條件藉由濺鑛而形成厚度為200 nm的膜。 銘膜濺鍍條件 濺鍍裝置:DC磁控濺鍍裝置 濺鍍靶:3英寸鋁濺鍍靶(純度:4N,由Funmchi Chemical Corporation 製造) 基板溫度:室内溫度(2〇°C至37°C) 濺鍍功率:400 W,利用DC電源 壓力(加入氣體時):0.34 Pa 27 201041145 3424 Ipif 所加入的氣體及流速:ΑΓ= i5 sccm 銘膜的圖案化 接著’在上述已形成的鋁膜上,利用光阻az_5124E(品 名,由Clariant製造),以形成光阻圖案,其中光阻圖案用 來形成上電極。 光阻圖案是直線形狀圖案並具有200 μηι的線寬,且 與下電極的直線形狀圖案垂直相交。 接著,以上述已形成的光阻圖案作為遮罩並以濕蝕刻 液(由Kamo Kagaku製造的鋁蝕刻液)作為蝕刻劑,對鋁膜 作濕钱刻。 之後 w用尤阻刹除液AZ_REM〇VER(品名,由 Clariant製造)來移除光阻圖案。 形成上電極’而上電極是已圖案化的鋁膜。 上=疋直線形狀紹目案並具有· nm的厚度及細 μπα的以’且與下電極垂直域(換 下電極重疊的部份)。 仏_系具有與 以此方式,在基板上形成具有下 ^ 上電極的電子裝置。二氧化矽膜形成於士一虱化矽膜及 形成於二氧化賴上並具有與下電* '、極上’上電極 量測及評估 對上述已形成的電子裝置作以下 量測及評估的結果如表1所示。、董測及評估。
下電極的邊緣部分的錐角的量項,J 以垂直於基板及垂直於下電極邊緣(圖案邊緣)的平面 28 201041145 34241pif 剖開上述已形成的電子裝置,並利用放大倍率為400,000 的穿透式電子顯微鏡(transmissi〇n eiectr0I1 micr〇sc〇pe, TEM)拍攝下電極的邊緣部分的橫截面影像。 利用TEM影像’量測下電極的邊緣部分橫戴面的錐 角。 在此,錐角是指兩直線之間的夾角,一條是連接下電 極的邊緣的上端及下端的直線’另一條是對應於與基板接 觸的下電極的表面的直線。 二氧化碎膜中的氫原子含量比例的量測 藉由氫前散射光譜法而量測上述已形成的電子裝置 的二氧化矽膜中的氫原子含量比例。 結果如表1所示。 二氧化秒膜的折射率的量測 在650 nm的波長下利用光譜橢偏儀(品名: MASS-104FH,自FiveLabCo.,Ltd.製造)量測上述已形成 的電子裝置的二氧化矽膜的折射率。 結果如表1所示。 漏電流的量測 利用半導體參數分析器4155C(品名,由Agilent製造) 量測上述已形成的電子裝置中的漏電流。 電極及下電極之間施加購的電壓時,在上電極 電木之間所量測到的電流密度(A/cm2)為漏電流。 際的⑷—Μ1112或更低的漏電流是在實 29 201041145 34241pif (實施例2) 電子裝置是以與實施例1相同的方式製造,除了實施 例1中所使用的下電極換成鉬鈮膜並具有4〇 nm的厚度之 外’而量測及評估的實施方式與實施例1的相同。 量測及評估的結果如表1所示。 以下將詳細說明實施例2中的形成下電極的方法。 下電極(鉬鈮膜)的形成 鉬鈮膜的形成 以下列條件在厚度為150 μιη的PEN膜基板上濺鍍而 形成厚度為40 nm的鉬銳膜(品名:Q65FA,由Teijin DuPont Films Japan Ltd.製造)。 根據與實施例1中(izo膜)所使用的相同方法來量測 基板溫度。 鉬鈮膜濺鍍條件 濺鍍裝置:DC磁控濺鍍裝置 濺鑛乾:鉬錕濺鍍乾的直徑為120 mm(純度:3N ;戶斤 加入的銳的量:5質量百分比;由Hitachi Metals Ltd.製造) 基板溫度:室内溫度(2〇°C至37°C) 濺鍍功率:300 W,利用DC電源 壓力(加入氣體時):0.2 Pa 所加入的氣體及流速:Ar= 58.5 seem 錮鈮膜的圖案化 接著,在上述已形成的鉬鈮膜上,利用光$ AZ_5124E(品名,由Clariant製造),以形成光阻圖案’其 30 201041145 中光阻圖案用來形成下電極。 光阻圖案是直線形狀圖案並具有200 μπι的線寬。 接著,以上述已形成的光阻圖案作為遮罩並以鉬蝕刻 液 TSL(00名’由 Hayashi pure chemical Industry Ltd.製造) 作為钱刻劑,對鉬鈮膜作濕蝕刻。 姻銳臈的濕蝕刻是在25°C的液溫進行。 之後,以光阻剝除液AZ-REMOVER(品名,由Clariant 0 製造)移除光阻圖案。 +以此方式’形成下電極,而下電極是已圖案化的鉬鈮 膜(以下可被稱為”鉬鈮圖案”)。 下電極是直線形狀鉬鈮圖案並具有4〇 nm的厚度及 200 μιη的線寬。 (對照用實施例1) 電子裝置是以與實施例1相同的方式形成,除了實施 例1中用於ιζο膜的濕餘刻的餘刻液換成稀釋兩倍的 ΙΤΟ-〇2(品名,由Kant〇Kagaku製造),而量測及評估的實 Ο 施方式與實施例1的相同。 量測及評估的結果如表1所示。 ΠΌ-02姓刻液是麟酸及鹽酸的水混合溶液。 (對照用實施例2) 電子裝置是以與實施例1相同的方式製造,除了二氧 化矽濺鍍條件中的壓力(加入氣體時)由實施例1中的〇16 換成〇.4 Pa,而量測及評估的實施方式與實施例1的相 201041145 34241 pif 量測及評估的結果如表1所示。 (對照用實施例3) 電子裝置是以與實施例i相同的方式形成,於 IZO膜的祕刻的_液換成稀釋兩倍 Kanto Kagaku製造),而且二氧化 似U名由 入氣體時)…a換成。+4Pa,:量 式與實施例1的相同。 關及捕的只施方 量測及評估的結果如表丨所示。 氫原子含量比 例(原子百分 比) 在波長為650 下的折射率
對照用實施例2 對照用實施例3 -—-------
邊緣部分橫截 面的錐角(。)
漏電流 (A/cm2) 八样t表1所*,在實施例1及2中,當下電極的邊緣部 =截面的錐角等於或小於⑹。,且在㈣nm的波長下二 石夕膜的折射率n等於或小於1.475,漏電流會降低。 相對地,對照用實施例1中的下電極的邊緣部分橫戴 下的,角超過60。’而對照用實施例2中在650 nm的波長 中氧化矽膜的折射率η超過1.475,而對照用實施例3 的^下電極的邊緣部分橫截面的錐角超過60。且在 650 nm \下一氧化矽膜的折射率II超過1.475,在這些對照 32 201041145 用實施例中的漏電流會增加。 上述實施例中,本發明之電子裝置之實施例中說明在 下電極及上電極之間配置二氧化石夕膜的電容器組態。然 而,本發明之電子裝置並不以電容器為限。 丨如 >以下電極作為閘極並以上電極作為源極及汲 更在二氧切膜及上電極之間的區域(或二氧化石夕膜及 電極上)形成半導體層,以製造底閘極薄膜電晶體。 〇 另方面以下電極作為源極及没極並以上電極作為 =更在下電極及二氧化♦膜之間的區域形成半導體層 :、在下!極之下(比下電極及二氧化矽膜更靠近基板的位 置)),以4造頂閘極薄膜電晶體。 ☆,,、、哪在何種情況下,能夠得到漏電流(關閉狀態電流) =到降低並具有良好的電晶體特性的薄膜電晶體,例如是 ,開啟/關閉比例(開啟狀態電流/關閉狀態電流比例)的電 曰曰體特性。 a_Li4薄膜電㉟體、電容或類似組件來組成顯示裝置 示震^夠仔到具有良好的顯示品質且漏電流受到降低的顯 此外,由於本發明中漏電流受到降低的電子裝置能在 於或小於200。(:的低溫下被喊,在電子裝置中的塑勝 二板上形成多個膜’因而能得到具有良好漏電流特性的軟 性電子裝置。 還有,本發明應用於TFT的下電極、閘極絕緣膜及上 亟時,能夠在塑膠基板上形成具有良好的顯示品質的液 33 201041145 34241pif 晶顯不褒置、有機電致發光顯示裝置或類似裝置。 換言之,根據本發明,利用塑膠基板能夠製造 顯 示裝置。 根據本發明’提供能在低溫情況下製造且漏電流受到 降低的電子裝置,並提供製造此電子裝置的方法。 根據本發明’提供能在低溫情況下製造並具有良好的 顯示品質的顯示裝置。 本發明之實施例包括以下說明,但不以此為限。 <1>一種電子裝置,包括: 基板; 、下電極,配置於基板上並具有邊緣部分橫戴面,其中 邊緣部分橫截_錐角等於或小於60。; 砂膜’配置於下電極上,二氧化石夕膜包括比例 尋於或小於3原子百分比的氫原子,並在⑽η 下二氧化石夕膜的折射率等於或小於i 4乃;以及 、 上電極’配置於三氧化賴上並具有與下電極重疊的 Q 電極包括氧化物 <2>根據<1>所述之電子裝置,其中下 導電膜。 八 霸子裝置的製造方法,此方法包括: 藉由錢錢而在下電極上形成絕緣膜; 在絕緣膜上形成上電極,其中上電極具有與下電極重 34 201041145 疊的部份。 根據勺 > 张、+、 成絕緣膜的步驟t電作置的製造綠,其中,在形 成絕緣膜。 寺於或小於2〇〇°c的基板溫度下形 <5>根據所、+、今啦 包括二氧化♦膜,^子裝置的製造方法’其中絕緣臈 率等於或小於1475。nm的波長下二氧化賴的折射
<6>根據<3>所诚之m 包括氧化物導物。 x置的製造方法,其中下電極 置 種·肩示裝置’包括根據<1>或<2>所述之電子裝 ㈣所提及的所有出版物、專利申請及技術 ^ r if! -日出其可作為本說明書之參考,則本說明 曰之fe圍包括這些出版物、專利申請及技術 【圖式簡單說明】 圖1、、會示下電極的邊緣部分橫截面的錐角之一實施 例。 圖2繪示下免極的邊緣部分橫截面的錐角之另一實施 例。 圖3繪示下電極的邊緣部分橫截面的錐角之另 例。 ^ 圖4繪不為根據第一本發明之實施例之電子裝置之橫 截面示意圖。 圖5繪不為根據第二本發明之實施例之電子裝置之橫 35 201041145 34241pif 截面示意圖。 圖6繪不為根據第三本發明之實施例之電子裝置之橫 截面示意圖。 圖7縿示為根據第四本發明之實施例之電子裝置之橫 截面示意圖。 $ 圖8繪示為根據第一本發明之實施例之電子裝置之棒 截面示意圖。 $ 圖9繪示為本發明之顯示裝置之實施例之結構示意 圖。 【主要元件符號說明】 Θ :錐角 Ρ ··上端 Q :下端 10 :基板 12、22、32G、42G、56S、56D、66S、66D :下電極 20、240 :電容 24、34、44、54、64 :二氧化石夕膜 26、36S、36D、46S、46D、52G、62G :上電極 30、40、50、60、230 :薄膜電晶體 38、48、58、68 :半導體層 200 :液晶顯示裝置 210 :閘極線 220 :汲極線 250 .液晶 36

Claims (1)

  1. 201041145 七、申請專利範園: h—種電子裝置,包括: 基板; 下電極 且中所、f、㈣立己制述基板上並具有邊緣部分橫戴面, 八中所核緣部分難面__於或小於 包括續,罐於所述下電極上,所述二氧化石夕膜 Ο 〇 ㈣具n、i原分比的氫原子,並在650nm ^皮長下所紅氧化賴的折射率等於或小於i.475 ;以 極重份崎⑽述"氧化销上並具有與所述下電 下雷21”利乾圍第1項所述之電子裝置’其中所述 下電極包括氧化物導電膜。 Κ 3.—種電子裝置的製造方法,包括: 在基板上形成下電極’其中 橫截面,所述邊緣部分橫截面的錐角等:戈= 緣心 藉由錢鍍而在所述下電極上形成絕緣膜; 在所賴_上形成上_,其巾所述上雜 所述下電極重疊的部份。 、男/、 、' 4.如巾請專利範圍第3項所述之電子裝置的製造方 法’其中,在形成所述絕緣臈的步驟中,在等於 200°C的基板溫度下形成所述絕緣膜。 ; 5·如申請專利範圍第3項所述之電子裂置的势 法’其中所述絕緣膜包括二氧化石夕膜,在65〇 nm的波長 37 201041145 34241pif 下所述二氧化矽膜的折射率等於或小於1.475。 6. 如申請專利範圍第3項所述之電子裝置的製造方 法,其中所述下電極包括氧化物導電膜。 7. —種顯示裝置,包括如申請專利範圍第1項或第2 項所述之電子裝置。
TW99110750A 2009-04-08 2010-04-07 電子裝置、其製造方法以及顯示裝置 TWI472038B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009093693A JP2010245366A (ja) 2009-04-08 2009-04-08 電子素子及びその製造方法、並びに表示装置

Publications (2)

Publication Number Publication Date
TW201041145A true TW201041145A (en) 2010-11-16
TWI472038B TWI472038B (zh) 2015-02-01

Family

ID=42933656

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99110750A TWI472038B (zh) 2009-04-08 2010-04-07 電子裝置、其製造方法以及顯示裝置

Country Status (3)

Country Link
US (1) US8680526B2 (zh)
JP (1) JP2010245366A (zh)
TW (1) TWI472038B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603919A (zh) * 2012-08-31 2015-05-06 株式会社神户制钢所 薄膜晶体管及显示装置
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI728278B (zh) * 2017-12-22 2021-05-21 南韓商Lg化學股份有限公司 製造透明導電膜的方法
WO2021212559A1 (zh) * 2020-04-23 2021-10-28 深圳市华星光电半导体显示技术有限公司 Goa 阵列基板、显示装置及制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102233959B1 (ko) * 2011-01-28 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
JP5694840B2 (ja) * 2011-04-20 2015-04-01 富士フイルム株式会社 有機撮像素子および有機撮像素子の製造方法
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
US9496415B1 (en) 2015-12-02 2016-11-15 International Business Machines Corporation Structure and process for overturned thin film device with self-aligned gate and S/D contacts
GB2581952B (en) 2019-01-23 2023-06-21 X Fab Dresden Gmbh & Co Kg A high voltage device
WO2020257962A1 (en) 2019-06-24 2020-12-30 Texas Instruments Incorporated Switching converter with multiple drive stages and related modes

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3037744A1 (de) * 1980-10-06 1982-05-19 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten zwei-transistor-speicherzelle in mos-technik
JPS5833870A (ja) * 1981-08-24 1983-02-28 Hitachi Ltd 半導体装置
JPS5933880A (ja) * 1982-08-19 1984-02-23 Nec Corp 半導体装置の製造方法
JP2513023B2 (ja) * 1988-10-24 1996-07-03 三菱電機株式会社 電界効果型半導体装置およびその製造方法
EP0459763B1 (en) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JP2652267B2 (ja) * 1990-10-29 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3130661B2 (ja) 1992-07-27 2001-01-31 ティーディーケイ株式会社 薄膜トランジスタ及びその製造方法
JPH0864829A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 半導体装置とこれを用いた液晶表示装置
TW321731B (zh) 1994-07-27 1997-12-01 Hitachi Ltd
JPH10125906A (ja) * 1996-10-18 1998-05-15 Rohm Co Ltd 半導体装置及びその製造方法
US6445004B1 (en) * 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6015991A (en) * 1997-03-12 2000-01-18 International Business Machines Corporation Asymmetrical field effect transistor
JPH10256394A (ja) * 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 半導体構造体およびデバイス
JP3482856B2 (ja) * 1998-01-26 2004-01-06 株式会社日立製作所 液晶表示装置およびその製造方法
US6541294B1 (en) * 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6211040B1 (en) * 1999-09-20 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Two-step, low argon, HDP CVD oxide deposition process
US6271094B1 (en) * 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4663139B2 (ja) 2001-02-16 2011-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003086715A (ja) 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6800563B2 (en) * 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6731064B2 (en) * 2001-11-20 2004-05-04 International Business Machines Corporation Yield enchancement pixel structure for active matrix organic light-emitting diode displays
JP2003298059A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
DE60324625D1 (de) * 2002-04-04 2008-12-24 Tosoh Corp Thermisch-gespritzte Quarzglasteile und Herstellungsverfahren
JP2005036250A (ja) 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd スパッタ装置
KR100741962B1 (ko) * 2003-11-26 2007-07-23 삼성에스디아이 주식회사 평판표시장치
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
JP2005285830A (ja) * 2004-03-26 2005-10-13 Dainippon Printing Co Ltd ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ
US7512167B2 (en) * 2004-09-24 2009-03-31 Sanyo Electric Co., Ltd. Integrated semiconductor laser device and method of fabricating the same
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
JP4959147B2 (ja) * 2005-04-13 2012-06-20 富士フイルム株式会社 画像表示装置
US7968888B2 (en) * 2005-06-08 2011-06-28 Panasonic Corporation Solid-state image sensor and manufacturing method thereof
JP5207583B2 (ja) * 2005-07-25 2013-06-12 キヤノン株式会社 放射線検出装置および放射線検出システム
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7582969B2 (en) * 2005-08-26 2009-09-01 Innovative Micro Technology Hermetic interconnect structure and method of manufacture
KR101244092B1 (ko) * 2005-09-01 2013-03-18 이데미쓰 고산 가부시키가이샤 투명 도전막, 투명 전극, 및 전극 기판 및 그의 제조 방법
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007095989A (ja) * 2005-09-29 2007-04-12 Dainippon Printing Co Ltd 薄膜トランジスタの製造方法
JP2007200976A (ja) * 2006-01-24 2007-08-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5084160B2 (ja) 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
JP2007335472A (ja) 2006-06-12 2007-12-27 Nippon Telegr & Teleph Corp <Ntt> 金属酸化物素子及びその製造方法
US20080173903A1 (en) * 2006-12-28 2008-07-24 Fujifilm Corporation Solid-state image pickup element
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5354862B2 (ja) 2007-02-19 2013-11-27 キヤノン株式会社 アモルファス絶縁体膜及び薄膜トランジスタ
KR100809440B1 (ko) * 2007-03-09 2008-03-05 한국전자통신연구원 n-형 및 p-형 CIS를 포함하는 박막트랜지스터 및 그제조방법
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2011501360A (ja) * 2007-10-15 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 溶液処理された電子デバイス
US7635864B2 (en) * 2007-11-27 2009-12-22 Lg Electronics Inc. Organic light emitting device
JP5288823B2 (ja) * 2008-02-18 2013-09-11 キヤノン株式会社 光電変換装置、及び光電変換装置の製造方法
TWI373680B (en) * 2008-10-06 2012-10-01 Au Optronics Corp Fabricating method of pixel structure
US8604405B2 (en) * 2009-03-31 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor device with refractive index dependent layer thicknesses and method of forming the same
CN102884638A (zh) * 2010-05-07 2013-01-16 应用材料公司 用于太阳能电池的背侧反射器的氧化物-氮化物堆栈

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603919A (zh) * 2012-08-31 2015-05-06 株式会社神户制钢所 薄膜晶体管及显示装置
CN104603919B (zh) * 2012-08-31 2017-10-13 株式会社神户制钢所 薄膜晶体管及显示装置
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI728278B (zh) * 2017-12-22 2021-05-21 南韓商Lg化學股份有限公司 製造透明導電膜的方法
US11624109B2 (en) 2017-12-22 2023-04-11 Lg Chem, Ltd. Method for manufacturing transparent conductive film
WO2021212559A1 (zh) * 2020-04-23 2021-10-28 深圳市华星光电半导体显示技术有限公司 Goa 阵列基板、显示装置及制备方法
US11742360B2 (en) 2020-04-23 2023-08-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gate driver on array (GOA) substrate, method for fabricating same, and display device comprising same

Also Published As

Publication number Publication date
US20100258806A1 (en) 2010-10-14
TWI472038B (zh) 2015-02-01
US8680526B2 (en) 2014-03-25
JP2010245366A (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
TW201041145A (en) Electronic device, method of producing the same, and display device
CN103765596B (zh) 薄膜晶体管
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
JP5852307B2 (ja) 薄膜トランジスタ及びその製造方法
CN101416320B (zh) Tft基板及反射型tft基板以及其制造方法
JP5099739B2 (ja) 薄膜トランジスタ及びその製法
TW200816489A (en) Manufacturing of flexible display device panel
TW201224620A (en) Pixel structure and manufactrung method thereof
JP2008533693A (ja) 半導体素子及びその製法
JP2008219008A (ja) 薄膜トランジスタ及びその製造方法
TW201123460A (en) Thin film transistor, method of manufacturing the same, and organic electroluminescent device including thin film transistor
TW465113B (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
TW201239989A (en) Method of fabricating thin film transistor, thin film transistor, display device, sensor, and radiographic digital imaging device
TW201128779A (en) Thin film transistor and method of forming the same
JP2010186861A (ja) 薄膜トランジスタ及びその製造方法
JP5354383B2 (ja) 電子装置の製造方法
JP2011209539A (ja) アクティブマトリクス型駆動基板、その製造方法及び表示装置
CN105981148B (zh) 半导体器件及其制造方法
TWI460856B (zh) 電子元件及其製造方法
CN108766972A (zh) 薄膜晶体管及其制作方法、显示基板
US20170077307A1 (en) Oxide semiconductor thin film, thin film transistor, manufacturing method and device
US20190196285A1 (en) Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel
TW201327834A (zh) 半導體元件及其製作方法
CN106233196A (zh) 液晶显示面板及其制造方法