TW201033978A - Shift register - Google Patents

Description

201033978 ‘ 六、發明說明： 【發明所屬之技術領域】 本發明涉及一種位移暫存器，尤其是指一種能降低因偏壓效應產生漏 電流之位移暫存器。 【先前技術】 功能先進的顯示器已漸成為現今消費電子產品的重要特色，其中液晶 顯示器已經逐漸為各種電子設備如電視、行動電話、個人數位助理(pDA)、 @ 數位相機、電腦螢幕或筆記型電腦螢幕所廣泛應用。 請參閱第1圖’第1圖係先前技術之液晶顯示器1〇之功能方塊圖。液 晶顯示器10包含一液晶顯示面板12、一閘極驅動器(gate 以及源 極驅動器(source driver)16 ^液晶顯示面板12包含複數個像素(pixel)，而每 一個像素包含三個分別代表紅綠藍(RGB)三原色的像素單元2〇構成。以— 個1024 X 768解析度的液晶顯示面板12來說，共需要1〇24 x 768 x 3個像 素單元20組合而成。閘極驅動器14輸出掃描訊號使得每一列的電晶體22 ® 依序開啟’同時源極驅動器16則輸出對應的資料訊號至一整列的像素單元 20使其充電到各自所需的電壓，以顯示不同的灰階。當同一列充電完畢後， 閘極驅動器14便將該列的掃描訊號關閉，然後閘極驅動器14再輸出掃插 訊號將下一列的電晶體22打開，再由源極驅動器16對下一列的像素單元 20進行充放電°如此依序下去’直到液晶顯示面板12的所有像素單元2〇 都充電完成，再從第一列開始充電。 在目前的液晶顯示面板設計中，閘極驅動器14等效上係為移位暫存器 4 201033978 . « (shift register) ’其目的即每隔一固定間隔輸出掃描訊號至液晶顯示面板u。 以-個1024 x 768解析度以及6〇Ηζ的更新頻率的液晶顯示面板12為例， 每-個晝面的顯不時間約為1/6〇=16 67ms。所以每一個掃插訊號的脈波週 期約為16.671^/768=21.7^。而源極驅動器16則在這21、的時間内，將 像素單元2G充放電到所需的電壓，以顯示出相對應的灰階。 閘極驅動器Μ内部電晶體在時脈訊號處於高電壓準位時，會因為没_ 閉極間的電容耦合效應而被拉高，導致電晶體被誤開啟的可能。如此一來， ©每-級移位暫存單元會發生錯誤導致面板顯示異^尤其對於使用 於非晶㈣膜製程技術製造的高解析度液晶顯示面板賴極驅動器Μ而 言，製程的元件均勻性與穩定性有著極大的變異雛，所以在點亮液晶顯 示面板12後’閘極驅動器14 _電晶體因為誤開啟而造成液晶顯示面板 12發生異常尤為嚴重。 【發明内容】 ❹ 錢於此’本發日月之目的係提供一種移位暫存ϋ，可於每一移位暫存 單元在沒有輸出訊號予像素時，其對應輸出的電晶體得以完全關閉而改善 誤開啟的問題，以解決先前技術之問題。 本發明之目的雜供—师讀柿，私含個餘暫存單元， 該複數個移位暫存單元係以串聯的方式耦接，每一移位暫存單元係用來依 據-時脈《以及-第―控舰號，在鱗-移位暫存單元之—輸出端輸 出-輸出訊號，每-移位暫存單元包含提升模組、提升驅動模組、第一下 拉模組、第二下拉模組以及第三下拉模組。該提升模_接於一第—節點， 5 201033978 用來依據該時脈訊號’提供該輸出訊號。該提升驅動模組耦接於該第一節 點，用來依據該第一控制訊號，導通該提升模組。該第一下拉模組耦接於 該第一節點以及一第一電源電壓’用來於響應一第二控制訊號時，調整該 第一節點之電位至該第一電源電壓。該第二下拉模組耦接於該輸出端以及 一第二電源電壓，用來於響應該第二控制訊號時，調整該輸出端之電位至 該第二電源電壓。該第三下拉模組耦接於一第二節點以及一第三電源電 壓，用來於響應一第三控制訊號時，將該第二節點之電位調整至該第三電 © 源電壓。 依據本發明之實補，該第_下拉模組包含―第—電晶體，其汲極、間 極和源極分聰接於該m該第二節點以及該第―電職廢。該提 升驅動模組包含-第二電晶體，其汲極和閘極墟於該第—控制訊號，且

其源極_於該第-節點哺第三下拉模組包含一第三電晶趙，其沒極、 閘極和源極分職接於該第二節點、—第三㈣訊號以及該第三電源電 壓°該提升模組包含-第四電晶趙，其汲極、間極和源極分別输於該時 脈訊號、該第_節點以及該翻端。該第二下拉模組包含—第五電晶體， ，及極、難和源極分_胁猶_、該第二節肋及該第二電源電 本發明之又-實施例中，該提升模㈣ 於哕^ 第，、電日日體，其汲極耦接 於袍訊號、其軸接於該第一節點、其源極输 依據本發明之實施例，該第 5 «之電位。該f之心 驗顿鱗於郷一電源 第電源電壓之電位係小於該第二電源電屋之電位。 6 201033978 『 為讓本發明之上述内容能更_紐，下文特舉較佳實施例 ，並配合 所附圖式，作詳細說明如下： 【實施方式】 請參閱第2圖，第2圖係本發明之移位暫存器之第一實施例之移位暫 存單元1GG⑻之電路i本實補之移位暫存器可顧概晶顯示器之閉 極驅動器移位暫存器包含複數個串接(cascade_c〇nnected)之移位暫存單元 ❹_(n)。移位暫存單元⑽⑻用來依麟脈喊CK '每—移位暫存單元 100(n)之前-個移位暫存單元丨⑻㈣之輸出端〇υτ㈣的輸出訊號(亦即 第-控制訊號）以及每-移位暫存單元丨⑻⑻之下—級移位暫存單元 _(㈣)之輸出端OUT(n+1)的輸出訊號，自每一移位暫存單元1〇〇⑻之輸 出端OUT(n)產生輸出訊號。當第-級移位暫存單元卿)自輸出端〇卿) 接收到觸發起始脈衝Vst之後，移位暫存單元1〇〇⑴就會隔一系統時脈 (dock cycle)產生於輸出端〇υτ⑴產生輸出訊號，接下來，移位暫存單元 ❿卿)係依據時脈訊號CK'移位暫存單元100⑴之輸出端贿⑴的輸出訊 號以及移位暫存單元1〇0(3)之輸出端〇υτ(3)的輸出訊號，以每隔一系統時 脈的方式於每-移位暫存單元100(2)的輸出端〇υτ(2)輸出一輸出訊號。該 輸出訊號辦觸鋪;脈衝。胸峨脈姻來麟制的像素電晶體。 每一移位暫存單元1〇〇⑻包含提升模組(pull_up m〇dule)1〇2、提升驅動 模組(pull-updrivingCirCUit)l〇4、第一下拉模組(puU_downm〇dule)1〇6、第二 下拉模組108和第三下拉模組110。提升模、组1〇2 _於第一節點Q，用來 .依據時脈訊號CK於輸出端〇UT(n)提供輸出訊號。提升驅動模組1〇4轉接 7 201033978 . 於第一節點Q，用來依據前一個移位暫存單元100(n-l)之輸出端〇UT(n-l) 的輸出訊號(亦即第一控制訊號），導通提升模組1〇2。第一下拉模組1〇6耦 接於第一節點Q以及第一電源電壓VSS1，用來於響應第二控制訊號(也就 是第二節點P的電壓準位)時，調整第一節點Q之電位至第一電源電壓 vss卜第二下拉模組108耦接於輸出端〇UT^n)以及第二電源電壓VSS2， 用來於響應第二控制訊號(也就是第二節點p的電壓準位)時，調整輸出端 〇UT(n)之電位至第二電源電壓VSS2。第三下拉模組11〇耦接於第二節點p ® 以及第三電源電壓VSS3，用來於響應一第三控制訊號(也就是輸出端 〇UT(n-l)的電壓準位)時’將第二節點p之電位調整至第三電源電壓VSS3。 在本發明中’第三電源電壓VSS3的電壓準位小於或是等於第一電源 電壓vssi的電壓準位，而第一電源電壓VSS1的電壓準位小於第二電源電 壓VSS2的電壓準位。為便於說明，以下本實施例的運作將設定第一電源電 壓vssi的電壓準位為·9ν,第三電源電壓VSS3的電壓準位是_9V或更低， 而第二電源電壓VSS2的電壓準位為-6V。 ❹ 第一下拉模組106包含第一電晶體τι ’其汲極、閘極和源極分別耦接 於第一節點Q、第二節點p以及第一電源電壓VSSP提升驅動模組1〇2包 含第二電晶體T2，其汲極和閘極耦接於前一個移位暫存單元1⑻(j^)之輸 出端OUT(n-l)，且其源極耦接於第一節點q。第三下拉模組u〇包含第三 電晶體T3 ’其没極、閘極和源極分別耦接於第二節點p、第三控制訊號以 及第二電源電壓VSS3。在本實施例中，第三控制訊號係來自於前一個移位 暫存單元100(n-l)之輸出端0UT(n-l)。第二下拉模組108包含第五電晶體 8 201033978 Τ5，其雜、閘極和源極分別域於輸出端〇υτ⑻、第二節點p以及該第 二電源躲vss2。提升模組⑽包含—第四電晶體η，其汲極、間極和 源極分別祕於時脈訊號CK、第一節點Q以及輸出端晴⑻。 請同時參考第2圖以及第3圖，第3圖係第2圖之各訊號以及節點之 時序圖。在時段to-ti期間’時脈訊號CK處於低電壓準位，來自前一級移 位暫存單元100(n-l)的輸出端〇υτ(η_ι)的輸出訊號處於高電壓準位，使得 電晶體Τ2、Τ3會開啟(tumon)導通。此時節點Q的電位開始被拉高，而節 〇點P的電位則為挪。由於電晶體Ή、T5的閘-源極壓差VgM、於或等於 0V ’則此時電晶體ή、T5皆無法開啟導通。 在時段tl-t2期間，時脈訊號(；^處於高電壓準位，而前一級移位暫存 單7G 100(n-l)的輸出端ουτ(η_ι)的輸出訊號處於低電壓準位，此時電晶體 13關閉不導通。但節點q的電位會因為浮動(fl〇ating)且因電容效應之故， 隨著時脈訊號CK的上昇由準位Vs跳升至準位V!。當節點Q的電位跳升至 準位Vl之後’電晶體T4會被開啟導通時脈訊號CK，導致輸出端〇UT(n) ⑩輸丨高電壓準位。 在時段t2-t3時，時脈訊號CK和移位暫存單元ι〇〇(η-ΐ)的輪出端 0UT(n-l)的輸出訊號皆處於低電壓準位，但來自下一級移位暫存單元 100(n+l)的輸出端OUX(n+1)的輸出訊號處於高電壓準位。所以電晶體τ2、 Τ3關閉不導通’但電晶體T1、Τ5開啟導通。在此同時，節點Q的電位會 因為電晶體T1開啟而下拉至-9V(亦即VSS1)，輸出端〇UT(n)的電位因為電 晶體T5開啟而下拉至_6V(亦即VSS2)。這麼一來，電晶體T4的閘-源極壓 差Vgs等於-3V，明顯小於0V，因此電晶體T4會被完全關閉，而大幅減少 201033978 漏電流量，換言之，電晶體T4被誤開啟的機會也大幅降低，故可以改善面 板的像素被誤充電的可能。 請參閱第4圖，第4圖係本發明之移位暫存器之第二實施例之移位暫 存單兀200(η)之電路圖。本實施例之移位暫存器可應用於液晶顯示器之閘 極驅動器。移位暫存器包含複數個串接(cascade_c〇nnecte(j)之移位暫存單元 2〇0(n)。移位暫存單元200⑻與第2圖之移位暫存單元丨⑻⑻之電路結構類 似，除了電晶體T3的閘極耦接於第一節點9。電晶體耵用來於響應第三 〇 控制訊號(也就是第-節點Q的電壓準位)時，將第二_ p之電位調整至 第三電源電壓VSS3。 請同時參考第3圖以及第4圖。在時段t〇_tl期間，時脈訊號CK處於 低電壓準位’來自前-級移位暫存單元⑽㈣的輸出端〇UT(n l)的輸出 訊號處於间電壓準位’使得電晶體Τ2會開啟(_ 〇η)導通。此時節點q的 電位開始被拉高並使電晶體T3也開啟，導致節點p的電位也為_9V。由於 電晶體Ή、T5的閘源極壓差Vgs小於或等於〇v，則此時電晶體τ卜τ5 ® 皆無法開啟導通。 在時段tl-t2期間’時脈訊號沈處於高電壓準位，而前一級移位暫存 Ιτο 10”輪出端的輸出訊號處於低電壓準位，此時電晶體 T3關閉不導通。但節點q的電位會因為浮動印⑽如幻之故，且因電容效應 時#的上昇由準位％跳升至準位％。當節點q的電位跳升 至準位Vi之後’電晶體T4會被開啟導通時脈訊號CK，導致輸出端〇υτ(η) 輸出间電壓準位。此時已拉高的節點Q電位仍使電晶_開啟，導致節點 ρ的電位保持-9V。由於電晶體T1、Τ5的閘-源極壓差Vgs小於或等於〇ν， 201033978 則此時電晶體ΤΙ ' T5皆無法開啟導通。 在時段t2-t3時，時脈訊號CK和移位暫存單元1〇〇(η-ΐ)的輸出端 OUT(n-l)的輸出訊號皆處於低電壓準位’但來自下一級移位暫存單元 100(11+1)的輸出端〇UT(n+i)的輸出訊號處於高電壓準位。所以電晶體T2、 Τ3關閉不導通’但電晶體71、Τ5開啟導通。在此同時，節點q的電位會 因為電晶體Τ1開啟而下拉至_9V(亦即VSS1)’輸出端〇UT(n)的電位因為電 晶體T5開啟而下拉至_6V(亦即VSS2)。這麼一來’電晶體T4的閘-源極壓 ❹差Vgs等於-3V，明顯小於〇v，因此電晶體T4會被完全關閉，而大幅減少 漏電流量，換言之，電晶體T4被誤開啟的機會也大幅降低，故可以改善面 板的像素被誤充電的可能。 請參閱第5圖’第5圖係本發明之移位暫存器之第三實施例之移位暫 存单元300⑹之電路圖。移位暫存器包含複數個串接(caseade_c〇nnected)之 移位暫存單元300(n)。移位暫存單元300(n)用來依據時脈訊號ck以及每一 位暫存單元300(n)之前一個移位暫存單元300(n-l)之驅動訊號端ST(n-l)的 驅動訊號脈衝，自每一移位暫存單元300(n)之輸出端〇υτ(η)和驅動訊號端 ST(n)分別產生輸出訊號以及驅動訊號脈衝。當第一級移位暫存單元3〇〇(1) 自驅動訊號端ST(0)接收到觸發起始脈衝Vst之後，移位暫存單元3〇〇(i)就 會隔一系統時脈(clock cycle)產生輸出訊號ST(1) ’接下來，每一移位暫存單 元300(n)係依據時脈訊號CK以及每一移位暫存單元3〇〇(n)之前一個移位暫 存單元300(n-l)於驅動訊號端ST(n-l)輸出的驅動訊號脈衝，以每隔一系統 時脈的方式於每一移位暫存單元300⑻的輸出端〇υτ(η)輸出一輸出訊號， 該輸出訊號即掃瞄訊號脈衝，用來開啟對應的像素電晶體。 11 201033978 每一移位暫存單元3〇〇(n)包含提升模組3〇2、提升驅動模組1〇4、第一 下拉模組106、第二下拉模組308和第三下拉模組11〇。第5圖之移位暫存 單元300(n)和第4圖之移位暫存單元2〇〇(n)相似，除了提升模組3〇2包含第 四電晶體T4和第六電晶體π。電晶體η的汲極、閘極和源極分別耦接於 時脈訊號CK、第-節點Q以及輸出端〇υτ⑻。電晶體T6敏極、閑極 和源極分別耦接於時脈訊號CK、第一節點Q以及驅動訊號端ST(n)。除此 之外，第二下拉模組308包含第五電晶體T5以及第七電晶體T7。第五電 ©日日體Τ5的没極、閘極和源極分別_接於輸出端〇UT(n)、第二節點ρ以及 第二電源電壓VSS2 1五電晶體T7 極、_和源極分购接於輸出 端OUT(n)、下-級移位暫存單元1〇〇(n+1)的輸出端〇υτ(η+⑽輸出訊號 (亦即節點Ρ)以及第二電源電壓VSS2。 在本發明中，第三電源電壓VSS3的電壓準位小於或是等於第一電源電 壓vssi的電壓準位，而第一電源電壓VSS1的電壓準位小於第二電源電壓 ❹VSS2的電壓準位。為便於說明，以下本實施例的運作將蚊第—電源電歷 VSS1的電壓準位為_9V，第三電源電壓聰3的電壓準位是π或更低，而 第二電源電壓VSS2的電壓準位為-6V。 請同時參考第5圖以及第6圖，第6圖係第5圖之各訊號以及節點之 時序圓。在時段t0_tl_，時脈訊號⑶處於低電壓準位，來自前一級移 位暫存單元1G0㈣_敏魏ST㈣的鶴峨祕高電鮮位，使 =電晶㈣、T3會開啟(tumon)導通。此時節點Q的電位開始被拉高，而 節點P的電位則為-9V。由於電晶體丁卜T5、T7的閘_源極壓差％小於或 12 201033978 等於0V ’則此時電晶體ΤΙ、Τ5、T7皆無法開啟導通。 在時段tl-t2期間’時脈訊號CK處於高電麼準位，而前一級移位暫存 單元100(n-l)的驅動訊號端ST(n-l)的驅動訊號處於低電壓準位，此時電晶 體T3關閉不導通。但節點Q的電位會因為浮動(fl〇ating)之故，且因電容效 應而隨著時脈訊號CK的上昇由準位％跳升至準位％。當節點Q的電位跳 升至準位V!之後，電晶體T4、T6會被開啟導通時脈訊號CK，導致輸出端 OUT(n)和驅動訊號端ST(n)分別輸出高電壓準位。 ® 在時段t2-t3時’時脈訊號CK和移位暫存單元ι〇〇(η_ι)的驅動訊號端 ST(n-l)的驅動訊號皆處於低電壓準位’但來自下一級移位暫存單元ι〇〇(η+ι) 的輸出端〇UT(n+l)的輸出訊號處於尚電壓準位。所以電晶體T2、T3關閉 不導通，但電晶體ΤΙ、T5、T7開啟導通。在此同時，節點q的電位會因 為電晶體T1開啟而下拉至-9V(亦即VSS1)，輸出端0UT⑻的電位因為電晶 體T5開啟而下拉至-6V(亦即VSS2)。這麼一來’電晶體T4、T6的閑_源極 壓差Vgs等於-3V’明顯小於0V，因此電晶體Τ4、Τ6會被完全關閉，而大 © 幅減少漏電流量，換言之’電晶體Τ4、Τ6被誤開啟的機會也大幅降，故 可以改善面板的像素被誤充電的可能。 相較於先前技術’本發明之移位暫存器在每一級移位暫存單元中，利 用第一下拉電路以及第三下拉電路，在提升模組1〇2、302處於關閉狀態時， 能使電晶體T4的閘-源極壓差小於〇V，而完全關閉。所以電晶體T4被誤 開啟的機會也大幅降低’故可以改善面板的像素被誤充電的可能。即使電 晶體因製程差異而導致漏電流在閘-源極壓差Vgs在〇V時略有差異，作是 13 201033978 只要將Μ·雜駐VgS B_3V甚至更低，漏電流叫幅甚至可超過ι〇〇 倍，因此電晶體因製程差異而導致漏電流的差異與之相比，更顯得微不足 道。 雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，任 何熟習此技藝者，在不脫離本發明之精神和範圍内，當可作各種之更動與 修改，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準 【圖式簡單說明】 第1圖係先前技術之液晶顯示器之功能方塊圖。 第2圖係本㈣之移位暫存II之第—實補之移位暫存單元之電路圖。 第3圓係第2圖和第4圖之各訊號以及節點之時序圖。 第4圖係本發明之移位暫存器之第二實施例之移位暫存單元之電路圖。 第5圖係本個之雜暫存器n侧之雜暫存單元之電路圖。 第6圖係第5圖之各訊號以及節點之時序圖。 12 液晶顯示面板 16 源極驅動器 22 電晶艘 200⑻ 移位暫存單元 T1-T7 電晶體 CK 時脈訊號 106 第一下拉模組 110 第三下拉模組 ST⑻ 驅動訊號端 【主要元件符號說明】 10 液晶顯示器 ® 14 閘極驅動器 20'112像素 100(n) 移位暫存單元 300(n) 移位暫存單元 102、302提升模組 104 提升驅動模組 108、308第二下拉模組 OUT⑻輸出端 p、Q 節點

Claims (1)

1. 201033978 -七、申請專利範圍： 1. 一種移位暫存器，其包含： 複數個移辦存料’魏細雜暫存料細_賴方式耗接， 每移位暫存單元係用來依據一時脈訊號以及一第一控制訊號，在 移位暫存單元之一輸出端輸出一輸出訊號，每一移位暫存單 元包含： 〇 &升模纟接於U點’絲依據該時脈減，提供該輸 出訊號； -提升驅動模組’耦接於該第一節點，用來依據該第一控制訊號， 導通該提升模組； 第-下拉模組’墟於該第一節點以及一第一電源電麗，用來於 響應-第二控制訊號時’調整該第—節點之電位至該第—電源電 壓； β —第二下拉池，祕於該輸出端以及—第二電源綠，用來於響 應該第二控制訊號時，調整該輸出端之電位至該第二電源電壓； 以及 一第三下域組，接於-第二_以及—第三電源雜，用來於 響應—第三控制訊號時，將該第二節點之電位調整至該第三電源 電壓。 2.如申請專利範圍第！項所述之移位暫存器，其中 -第1晶體，其汲極、間極和源極分別耦接於該第二 15 201033978 節點以及該第一電源電壓。 3.如申請專利範圍第i項所述之移位暫存器，其中該提升驅動模組包含 -第二電晶體，其沒極和閘極祕魏第—控制訊號，且其源極搞接 於該第一節點。 4. 如中請專利範圍第3項所述之移位暫存器，其中該第—控制訊號係每 -移位暫存單元之前-級移位暫存單元之—輸出訊號。 ❹ ❹ 5. 如申請專利範圍第1項所述之移位暫存器，其中該第三下拉模組包含 -第三電晶體’級極、_和源極分聰接於該第二節點、一第三 控制訊號以及該第三電源電屢。 6.如申請專利範圍第 一移位暫存單元之 5項所述之移辨存器，其中該第三控制訊號係每 前一級移位暫存單元之一輸出訊號。 7. 如申咖卿i項嫩雜輪，其巾峨下拉模組包含 第一電曰曰體，其沒極、間極和源極分別雛於該第二節點、該第一 節點以及該第三電源電虔。 8. 如申綱觸1娜術输，㈣編組包含一第 四電晶體，其没極、閘極和源極分咖於該時脈訊號、該第-節點 以及該輸出端。 9·如申請專利範_項所述之移位暫存器，其中該提升模組另包含·· 一第六電晶體’其_接於該時脈訊號、其_接於該第一節點、 其源極耦接於一驅動訊號端。 1細術输•账™組包含 想’其沒極、雌和源極分職接於該輪出端、該第二節 201033978 點以及該第二電源電壓。 11. 如申請專利範圍第10項所述之移位暫存器，其中該第二下拉模組包含 一第七電晶體，其汲極、閘極和源極分別耦接於該驅動訊號端、該第 二節點以及該第二電源電壓。 12. 如申請專利範圍第1項所述之移位暫存器，其中該第三電源電壓之電 位小於或等於該第一電源電壓之電位。 13. 如申請專利範圍第1項所述之移位暫存器，其中該第一電源電壓之電 φ 位係小於該第二電源電壓之電位。 17