CN104732907B - 一种多输出元件、栅极驱动电路及显示装置 - Google Patents
一种多输出元件、栅极驱动电路及显示装置 Download PDFInfo
- Publication number
- CN104732907B CN104732907B CN201510097219.2A CN201510097219A CN104732907B CN 104732907 B CN104732907 B CN 104732907B CN 201510097219 A CN201510097219 A CN 201510097219A CN 104732907 B CN104732907 B CN 104732907B
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- driving circuit
- gate driving
- shift register
- multi output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 17
- 230000005669 field effect Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明描述了一种多输出元件、包含该多输出元件的栅极驱动电路及显示装置。该栅极驱动电路包括M级级联的移位寄存器单元，其中M为大于0的偶数；多输出端元件，所述多输出端元件包括多个输出端，所述多个输出端输出相同的信号。本发明提供的栅极驱动电路及显示装置，采用一个多输出元件替代多个输入输出信号相同的电子元件，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种多输出元件、包含该多输出元件的栅极驱动电路以及包含该栅极驱动电路的显示装置。
背景技术
液晶显示装置(LCD,Liquid Crystal Display)、有机发光显示装置(OLED，Organic Light Emitting Diode Display)等显示装置的TFT阵列基板通常包括栅极驱动电路，栅极驱动电路提供TFT阵列基板的栅极驱动信号。栅极驱动电路包括多级移位寄存器，在栅极驱动器外具有向多级移位寄存器提供驱动信号的信号线，该栅极驱动电路以及多条信号线通常位于TFT阵列基板的边框区域。通常移位寄存器包含多个电子元件，为了保证信号强度，这些电子元件往往占有较大的面积，如何减小移位寄存器的面积，进一步窄化边框成为当今研发关注目标。
发明内容
有鉴于此，本发明提供一种多输出元件、包含该多输出元件的栅极驱动电路以及包含该栅极驱动电路的显示装置。
本发明提供了一种多输出元件，包括：多个输出端，所述多个输出端输出相同的信号。
本发明还提供了一种栅极驱动电路，包括：M级级联的移位寄存器单元，其中M为大于0的偶数；多输出端元件，所述多输出端元件包括多个输出端，所述多个输出端输出相同的信号。
本发明还提供了一种显示装置，包括上述栅极驱动电路。
与现有技术相比，本发明至少具有如下突出的优点之一：
本发明实施例提供的多输出元件、栅极驱动电路及显示装置，多输出元件输出相同的信号，采用一个多输出元件替代多个输入输出信号相同的电子元件，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。
附图说明
图1a是本发明实施例提供的一种多输出元件的俯视结构示意图；
图1b是图1a中沿AA’截面的剖视结构示意图；
图2a是本发明实施例提供的另一种多输出元件的俯视结构示意图；
图2b是图2a中沿BB’截面的剖视结构示意图；
图3是本发明实施例提供的一种栅极驱动电路级联图；
图4为图3中多输出元件10的剖视结构示意图；
图5是本发明实施例提供的另一种栅极驱动电路级联图；
图6是本发明实施例提供的又一种栅极驱动电路级联图；
图7是本发明实施例提供的另一种栅极驱动电路级联图；
图8是本发明实施例提供的一种液晶显示装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。
需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
实施例一
请参考图1a和图1b，图1a是本发明实施例一提供的一种多输出元件的俯视结构示意图，图1b是图1a中沿AA’截面的剖视结构示意图。本实施例提供的多输出元件具有多个输出端，该多个输出端输出相同的信号。具体地，在本实施例中，该多输出元件为一个多漏极薄膜晶体管。
具体地，请结合参考图1a和图1b，该多漏极薄膜晶体管为双漏极薄膜晶体管，包括栅极121、半导体层131、源极141和两个漏极，该两个漏极为第一漏极151和第二漏极152。更具体地，栅极121位于透明基板100上，在透明基板100上依次设置栅极121、第一绝缘层111、半导体层131。本实施例中，该半导体层131为非晶硅半导体材料。源极141和第一漏极151、第二漏极152直接设置在半导体层131上，并且与半导体层131直接接触。其中源极141分别与第一漏极151、第二漏极152分开设置，且第一漏极151和第二漏极152分别位于元件141的不同侧。并且，在本实施例中第一漏极151、第二漏极152、源极141由同一层金属层制备。
当该双漏极薄膜晶体管工作时，栅极121施加高电压，该晶体管打开，施加到源极141上的信号，通过半导体层131被同时传输到第一漏极151和第二漏极152，第一漏极151和第二漏极152同时输出相同的信号。即采用本实施例提供的双漏极薄膜晶体管，可以同时输出两个相同的信号，当电子设备如栅极驱动电路或者显示装置，当两个晶体管的输入端与输出端相同时，可以采用双漏极薄膜晶体管替代两个晶体管，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。
需要说明的是，本实施例中，是以双漏极薄膜晶体管为例进行说明的，在本发明的其他实施例中，还可以采用多个漏极的薄膜晶体管，例如可以有两个、三个、四个等多个漏极，同时输出多个信号，采用一个多输出元件替代多个输入输出信号相同的电子元件，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。并且，本实施例中是以双漏极薄膜晶体管为例来进行说明的，在本发明的其他实施例中，该多输出元件可以是多漏极MOS管(Metal-Oxide-Semiconductor Field EffectTransistor,金属-氧化物-半导体场效应晶体管)，多发射极BJT管(bipolar junctiontransistor,双极性结型晶体管)等其他多输出元件。
实施例二
请参考图2a图2b，图2a是本发明实施例二
提供的另一种多输出元件的俯视结构示意图，图2b是图2a中沿BB’截面的剖视结构示意图。本实施例提供的多输出元件具有多个输出端，该多个输出端输出相同的信号。具体地，在本实施例中，该多输出元件为一个多漏极薄膜晶体管。
具体地，请结合参考图2a和图2b，该多漏极薄膜晶体管为双漏极薄膜晶体管，包括两个栅极、半导体层131、源极141和两个漏极，其中，两个栅极包括第一栅极121和第二栅极122，两个漏极为第一漏极151和第二漏极152。更具体地，在透明基板100上依次设置第一绝缘层111，半导体层131和栅极121，其中，第一绝缘层111作为缓冲层，起缓冲作用。本实施例中，该半导体层131为多晶硅半导体材料。在半导体层131上，设置有第二绝缘层112，第一栅极121和第二栅极122位于第二绝缘层上，并且第一栅极121和第二栅极122电连接设置，即第一栅极121与第二栅极122是同一电极的不同部分。在栅极上设置有第三绝缘层113。源极141和第一漏极151、第二漏极152直接设置在第三绝缘层113上，并分别通过第一过孔V1、第二过孔V2和第三过孔V3与半导体层131电连接。其中源极141分别与第一漏极151、第二漏极152分开设置，且第一漏极151和第二漏极152分别位于元件141的不同侧。并且，在本实施例中第一漏极151、第二漏极152、源极141由同一层金属层制备。
当该双漏极薄膜晶体管工作时，第一栅极121和第二栅极122同时施加低电压，该晶体管打开，施加到源极141上的信号，通过半导体层131被同时传输到第一漏极151和第二漏极152，第一漏极151和第二漏极152同时输出相同的信号。即采用本实施例提供的双漏极薄膜晶体管，可以同时输出两个相同的信号，当电子设备如栅极驱动电路或者显示装置的两个晶体管的输入端与输出端相同时，可以采用双漏极薄膜晶体管替代两个晶体管，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。
需要说明的是，本实施例中，是以双漏极薄膜晶体管为例进行说明的，在本发明的其他实施例中，还可以采用多个漏极的薄膜晶体管，例如可以有两个、三个、四个等多个漏极，同时输出多个信号，采用一个多输出元件替代多个输入输出信号相同的电子元件，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。并且，本实施例中是以双漏极薄膜晶体管为例来进行说明的，在本发明的其他实施例中，该多输出元件可以是多漏极MOS管(Metal-Oxide-Semiconductor Field EffectTransistor,金属-氧化物-半导体场效应晶体管)，多发射极BJT管(bipolar junctiontransistor,双极性结型晶体管)等其他多输出元件。
实施例三
请参考图3，图3是本发明实施例提供的一种栅极驱动电路级联图，本实施例提供的栅极驱动电路包括M级级联的移位寄存器单元，其中M为大于0的偶数。图中用SR1～SRM表示级联的移位寄存器，SRm表示第m级移位寄存器，m为大于1小于M的自然数。
如图3中所示，本实施例提供的栅极驱动电路中，每一级移位寄存器SR均包括第一输入端1、第二输入端2、第三输入端3、第四输入端4、第五输入端5、第六输入端6、第七输入端7以及第一输出端8。该栅极驱动电路中，第一级移位寄存器SR1的第一输入端1连接启动控制器，接入一个启动信号STV，除了第一级移位寄存器SR1之外，第m级移位寄存器SRm的第一输入端均连接第SRm-1级移位寄存器的第一输出端8，以上一级移位寄存器的输出信号作为下一级移位寄存器的启动信号。并且除最后一级移位寄存器SRM外，第m级移位寄存器SRm的第二输入端连接下一级移位寄存器SRm+1的第一输出端8，以下一级移位寄存器SRm+1的输出信号作为第n级移位寄存器SRn的复位信号，而最后一级移位寄存器SRM的第二输入端2连接启动单元，接入启动信号STV作为最后一级移位寄存器SRM的复位信号。各级移位寄存器的第三输入端3和第四输入端4分别连接两个时钟信号CK和CKB，且相邻两级的移位寄存器的第三输入端3和第四输入端4分别连接相反的时钟信号。各级移位寄存器的第五输入端5连接高电平信号VGH，各级移位寄存器的第六输入端连接低电平信号VGL。各级移位寄存器的第七输入端7连接复位信号RST。各级移位寄存器的第一输出端8输出信号OUTPUT作为阵列基板各行扫描线的扫描信号G(m)。
请继续参考图3，本实施例提供的移位寄存器中，包括多个多输出元件10，该多输出元件包括多个输出端，且该多个输出端输出相同的信号。
具体地，请参考图4，图4为图3中多输出元件10的剖视结构示意图。该多漏极薄膜晶体管为双漏极薄膜晶体管，包括栅极121、半导体层131、源极141和两个漏极，该两个漏极为第一漏极151和第二漏极152。更具体地，栅极121位于透明基板100上，在透明基板100上依次设置栅极121、第一绝缘层111、半导体层131。本实施例中，该半导体层131为非晶硅半导体材料。源极141和第一漏极151、第二漏极152直接设置在半导体层131上，并且与半导体层131直接接触。其中源极141分别与第一漏极151、第二漏极152分开设置，且第一漏极151和第二漏极152分别位于元件141的不同侧。并且，在本实施例中第一漏极151、第二漏极152、源极141由同一层金属层制备。
请继续参考图3，本实施例中，每个移位寄存器单元包括一个多输出元件10。该多输出元件的第一漏极和第二漏极连接该移位寄存器单元的不同节点。例如该第一漏极和第二漏极可以分别连接到移位寄存器单元的上拉节点和下拉节点，或者第一漏极和第二漏极可以分别连接到上拉节点和输出节点。第一漏极和第二漏极的连接节点在工作工程中，由相同的驱动信号驱动，输出相同的信号。
当该栅极驱动电路工作，该多输出元件启动时，该多输出元件10的栅极被施加高电压，该晶体管打开，施加到源极上的信号，通过半导体层被同时传输到第一漏极和第二漏极，第一漏极和第二漏极同时输出相同的信号。即采用本实施例提供的栅极驱动电路，其多输出元件可以同时输出两个相同的信号，可以替代现有技术栅极驱动电路中两个晶体管，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。
需要说明的是，本实施例中，是以双漏极薄膜晶体管为例进行说明的，在本发明的其他实施例中，还可以采用多个漏极的薄膜晶体管，例如可以有两个、三个、四个等多个漏极，同时输出多个信号，采用一个多输出元件替代多个输入输出信号相同的电子元件，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。并且本实施例中，每个移位寄存器单元包括一个多输出元件，在本发明的其他实施例中，还可以包括多个多输出元件，例如，可以是两个多输出元件。并且，本实施例中是以双漏极薄膜晶体管为例来进行说明的，在本发明的其他实施例中，该多输出元件可以是多漏极MOS管(Metal-Oxide-Semiconductor Field Effect Transistor,金属-氧化物-半导体场效应晶体管)，多发射极BJT管(bipolar junction transistor,双极性结型晶体管)等其他多输出元件。
实施例四
请参考图5，图5是本发明实施例提供的另一种栅极驱动电路级联图，本实施例提供的栅极驱动电路包括M级级联的移位寄存器单元，其中M为大于0的偶数。并且该M级移位寄存器单元沿第一方向x和第二方向y呈1*M排列，其中第一方向x与第二方向y垂直。即在第一方向x，仅排列一个移位寄存器单元。图中用SR1～SRM表示级联的移位寄存器，SRm表示第m级移位寄存器，m为大于1小于M的自然数。
如图5中所示，本实施例提供的栅极驱动电路中，每一级移位寄存器SR均包括第一输入端1、第二输入端2、第三输入端3、第四输入端4、第五输入端5、第六输入端6、第七输入端7以及第一输出端8。其结构与图3提供的栅极驱动电路相似，其结构相同部分在此不再赘述，仅就其结构不同部分进行详细描述。
请继续参考图5，本实施例提供的移位寄存器中，包括一个多输出元件10，该多输出元件包括多个输出端，且该多个输出端输出相同的信号。具体地，该多输出元件10的可以是图1a和图1b中提供的双漏极薄膜晶体管，也可以是图2a和图2b中提供的双漏极薄膜晶体管，还可以是其他类型的多输出元件，具体请参考相关描述，在此不再赘述。
请继续参考图5，本实施例中，沿第二方向y相邻两个移位寄存器单元间包括一个多输出元件10。该多输出元件的第一漏极和第二漏极连接相邻两个移位寄存器单元的相同节点。例如该第一漏极和第二漏极可以分别连接到相邻两个移位寄存器单元的上拉节点，或者第一漏极和第二漏极可以分别连接到相邻两个移位寄存器的下拉节点。
当该栅极驱动电路工作，该多输出元件启动时，该多输出元件10的栅极被施加高电压，本实施例中，当该多输出元件10启动时，连接其栅极的复位信号RST变为高电压，该晶体管打开，施加到源极上的信号，通过半导体层被同时传输到第一漏极和第二漏极，第一漏极和第二漏极同时输出相同的信号。即采用本实施例提供的栅极驱动电路，其多输出元件可以同时输出两个相同的信号，可以替代现有技术栅极驱动电路中两个晶体管，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。
需要说明的是，本实施例中，是以双漏极薄膜晶体管为例进行说明的，在本发明的其他实施例中，还可以采用多个漏极的薄膜晶体管，例如可以有两个、三个、四个等多个漏极，同时输出多个信号，采用一个多输出元件替代多个输入输出信号相同的电子元件，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。并且本实施例中，相邻两个移位寄存器单元之间包括一个多输出元件，在本发明的其他实施例中，还可以包括多个多输出元件，例如，可以是两个多输出元件。并且，本实施例中是以双漏极薄膜晶体管为例来进行说明的，在本发明的其他实施例中，该多输出元件可以是多漏极MOS管(Metal-Oxide-Semiconductor Field Effect Transistor,金属-氧化物-半导体场效应晶体管)，多发射极BJT管(bipolar junction transistor,双极性结型晶体管)等其他多输出元件。
实施例五
请参考图6，图6是本发明实施例提供的又一种栅极驱动电路级联图，本实施例提供的栅极驱动电路包括M级级联的移位寄存器单元，其中M为大于0的偶数。并且该M级移位寄存器单元沿第一方向x和第二方向y呈1*M排列，其中第一方向x与第二方向y垂直。即在第一方向x，仅排列一个移位寄存器单元。图中用SR1～SRM表示级联的移位寄存器，SRm表示第m级移位寄存器，m为大于1小于M的自然数。
如图6中所示，本实施例提供的栅极驱动电路中，每一级移位寄存器SR均包括第一输入端1、第二输入端2、第三输入端3、第四输入端4、第五输入端5、第六输入端6、第七输入端7以及第一输出端8。其结构与图3提供的栅极驱动电路相似，其结构相同部分在此不再赘述，仅就其结构不同部分进行详细描述。
请继续参考图6，本实施例提供的移位寄存器中，包括多个多输出元件，该多输出元件包括多个输出端，且该多个输出端输出相同的信号。具体地，该多输出元件的可以是图1a和图1b中提供的双漏极薄膜晶体管，也可以是图2a和图2b中提供的双漏极薄膜晶体管，还可以是其他类型的多输出元件，具体请参考相关描述，在此不再赘述。
请继续参考图6，本实施例中，沿第二方向y相邻两个移位寄存器单元间包括一个多输出元件10，并且每个移位寄存器单元还包括一个多输出元件10’。多输出元件10的第一漏极和第二漏极连接相邻两个移位寄存器单元的相同节点。例如多输出元件10的第一漏极和第二漏极可以分别连接到相邻两个移位寄存器单元的上拉节点，或者第一漏极和第二漏极可以分别连接到相邻两个移位寄存器的下拉节点。多输出元件10’的第一漏极和第二漏极连接所在移位寄存器单元的不同节点。例如多输出元件10’的第一漏极和第二漏极可以分别连接到移位寄存器单元的上拉节点和下拉节点，或者第一漏极和第二漏极可以分别连接到上拉节点和输出节点。
当该栅极驱动电路工作，多输出元件启动时，该多输出元件的栅极被施加高电压，本实施例中，当多输出元件10启动时，连接其栅极的复位信号RST变为高电压，该晶体管打开，施加到源极上的信号，通过半导体层被同时传输到第一漏极和第二漏极，第一漏极和第二漏极同时输出相同的信号。当多输出元件10’启动时，相应地，连接其栅极的信号变为高电压，晶体管打开，施加到源极上的信号，通过半导体层被同时传输到第一漏极和第二漏极，第一漏极和第二漏极同时输出相同的信号。
采用本实施例提供的栅极驱动电路，其多输出元件可以同时输出两个相同的信号，可以替代现有技术栅极驱动电路中多个晶体管，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。
实施例六
请参考图7，图7是本发明实施例提供的另一种栅极驱动电路级联图，本实施例提供的栅极驱动电路包括M级级联的移位寄存器单元，其中M为大于0的偶数。并且该M级移位寄存器单元沿第一方向x和第二方向y呈2*(M/2)排列，其中第一方向x与第二方向y垂直。即在第一方向x，存在两个移位寄存器单元相邻。图中用SR1～SRM表示级联的移位寄存器，SRm表示第m级移位寄存器，m为大于1小于M的自然数。
如图7中所示，本实施例提供的栅极驱动电路中，每一级移位寄存器SR均包括第一输入端1、第二输入端2、第三输入端3、第四输入端4、第五输入端5、第六输入端6以及第一输出端8。相对图3中提供的栅极驱动电路，本实施例提供的栅极驱动电路缺省第七输入端7以及复位信号线RST，其他结构与图3提供的栅极驱动电路相似，其结构相同部分在此不再赘述，仅就其结构不同部分进行详细描述。需要说明的是，本发明的另外一些实施例中，还可以是如图7提供的栅极驱动电路，并且设置有第七输入端及复位信号线的。
请继续参考图7，本实施例提供的移位寄存器中，包括一个多输出元件10，该多输出元件包括多个输出端，且该多个输出端输出相同的信号。具体地，该多输出元件10的可以是图1a和图1b中提供的双漏极薄膜晶体管，也可以是图2a和图2b中提供的双漏极薄膜晶体管，还可以是其他类型的多输出元件，具体请参考相关描述，在此不再赘述。
请继续参考图7，本实施例中，沿第一方向x相邻两个移位寄存器单元间包括一个多输出元件10。该多输出元件的第一漏极和第二漏极连接相邻两个移位寄存器单元的相同节点。例如该第一漏极和第二漏极可以分别连接到相邻两个移位寄存器单元的上拉节点，或者第一漏极和第二漏极可以分别连接到相邻两个移位寄存器的下拉节点。
当该栅极驱动电路工作，该多输出元件启动时，该多输出元件10的栅极被施加高电压，晶体管打开，施加到源极上的信号，通过半导体层被同时传输到第一漏极和第二漏极，第一漏极和第二漏极同时输出相同的信号。即采用本实施例提供的栅极驱动电路，其多输出元件可以同时输出两个相同的信号，可以替代现有技术栅极驱动电路中两个晶体管，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。
需要说明的是，本实施例是以在第一方向x逐级相邻的两个移位寄存器单元为例进行说明的，在本发明的其他一些实施例中，沿第一方向x排列的相邻两个移位寄存器单元可以是跨级相邻的，即SRm与SR(m+2)在第一方向x相邻排列，在这两个相邻排列的移位寄存器之间包括至少一个多输出单元。
并且，类似于图6提供的栅极驱动电路的实施例，本发明的另外一些实施例中，还可以是沿第一方向x相邻的两个移位寄存器单元之间包含至少一个多输出单元，并且在每个移位寄存器单元中还包含至少一个多输出单元，以进一步减少栅极驱动电路中电子元件的数量，进一步窄化边框。
更进一步地，在本发明的另外一些实施例中，M级移位寄存器沿第一方向x和第二方向y呈2*(M/2)排列，沿第一方向相邻的两个移位寄存器单元之间包括至少一个多输出元件，并且沿第二方向相邻的两个移位寄存器单元之间包括至少一个多输出元件。或者M级移位寄存器沿第一方向x和第二方向y呈2*(M/2)排列，沿第一方向相邻的两个移位寄存器单元之间包括至少一个多输出元件，并且沿第二方向相邻的两个移位寄存器单元之间包括至少一个多输出元件，并且每个移位寄存器单元中进一步包括至少一个多输出元件。
实施例七
请参考图8，图8是本发明实施例提供的一种液晶显示装置的结构示意图。如图8所示，本发明实施例提供的一种液晶显示面板包括：阵列基板1，与阵列基板1相对设置的彩膜基板2，以及夹持于阵列基板1与彩膜基板2之间的液晶层3。该阵列基板1和该彩膜基板2通过封框胶4对位贴合。
具体地，该阵列基板1的非显示区设置有栅极驱动电路，该栅极驱动电路包括：M级级联的移位寄存器单元，其中M为大于0的偶数；多输出端元件，所述多输出端元件包括多个输出端，所述多个输出端输出相同的信号。
本发明实施例提供的液晶显示装置，多输出元件输出相同的信号，采用一个多输出元件替代多个输入输出信号相同的电子元件，减少了栅极驱动电路中电子元件的数量，节省了栅极驱动电路的排版面积，进一步窄化了显示装置的边框。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种栅极驱动电路，包括：
M级级联的移位寄存器单元，其中M为大于0的偶数；
多输出端元件，所述多输出端元件包括多个输出端，所述多个输出端输出相同的信号；
所述移位寄存器单元包括至少一个所述多输出端元件，和/或相邻两个所述移位寄存器单元间包括至少一个所述多输出端元件；
所述多输出端元件为多漏极薄膜晶体管，所述多漏极薄膜晶体管包括栅极、半导体层、源极和至少两个漏极；
所述多漏极薄膜晶体管包括第一漏极和第二漏极；
所述第一漏极和所述第二漏极分别位于所述源极的不同侧；
所述多漏极薄膜晶体管的栅极与所述第一漏极以及所述第二漏极存在交叠。
2.如权利要求1所述的栅极驱动电路，其特征在于，所述M级移位寄存器单元沿第一方向及第二方向呈1*M排列，沿所述第二方向相邻两个所述移位寄存器单元间包括至少一个所述多输出端元件，其中所述第一方向与所述第二方向垂直。
3.如权利要求1所述的栅极驱动电路，其特征在于，所述M级移位寄存器单元沿第一方向及第二方向呈2*(M/2)排列，沿所述第一方向相邻的两个所述移位寄存器单元间包括至少一个所述多输出端元件，其中所述第一方向与所述第二 方向垂直。
4.如权利要求1所述的栅极驱动电路，其特征在于，所述多输出端元件为多漏极薄膜晶体管，所述多漏极薄膜晶体管包括栅极、半导体层、源极和至少两个漏极。
5.如权利要求4所述的栅极驱动电路，其特征在于，所述多漏极薄膜晶体管包括第一漏极和第二漏极。
6.如权利要求5所述的栅极驱动电路，其特征在于，所述第一漏极和所述第二漏极分别位于所述源极的不同侧。
7.如权利要求6所述的栅极驱动电路，其特征在于，所述第一漏极和所述第二漏极连接所述移位寄存器单元的不同节点。
8.如权利要求6所述的栅极驱动电路，其特征在于，所述第一漏极和所述第二漏极连接相邻两个所述移位寄存器单元的相同节点。
9.一种显示装置，包括如权利要求1～8任一项所述的栅极驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510097219.2A CN104732907B (zh) | 2015-03-04 | 2015-03-04 | 一种多输出元件、栅极驱动电路及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510097219.2A CN104732907B (zh) | 2015-03-04 | 2015-03-04 | 一种多输出元件、栅极驱动电路及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104732907A CN104732907A (zh) | 2015-06-24 |
| CN104732907B true CN104732907B (zh) | 2018-07-31 |
Family
ID=53456759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510097219.2A Active CN104732907B (zh) | 2015-03-04 | 2015-03-04 | 一种多输出元件、栅极驱动电路及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104732907B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106935179B (zh) * | 2017-04-12 | 2019-08-02 | 京东方科技集团股份有限公司 | 阵列基板栅极驱动电路及其驱动方法和显示装置 |
| CN108470545B (zh) * | 2018-03-01 | 2020-02-21 | 昆山国显光电有限公司 | 一种像素驱动电路、amoled显示屏及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201266288Y (zh) * | 2008-09-27 | 2009-07-01 | 上海广电光电子有限公司 | 液晶显示装置 |
| CN101789425A (zh) * | 2001-11-09 | 2010-07-28 | 株式会社半导体能源研究所 | 半导体元件、电路、显示器件和发光器件 |
| CN104064136A (zh) * | 2014-05-14 | 2014-09-24 | 友达光电股份有限公司 | 栅极驱动电路及其移位寄存器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI407443B (zh) * | 2009-03-05 | 2013-09-01 | Au Optronics Corp | 移位暫存器 |
-
2015
- 2015-03-04 CN CN201510097219.2A patent/CN104732907B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789425A (zh) * | 2001-11-09 | 2010-07-28 | 株式会社半导体能源研究所 | 半导体元件、电路、显示器件和发光器件 |
| CN201266288Y (zh) * | 2008-09-27 | 2009-07-01 | 上海广电光电子有限公司 | 液晶显示装置 |
| CN104064136A (zh) * | 2014-05-14 | 2014-09-24 | 友达光电股份有限公司 | 栅极驱动电路及其移位寄存器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104732907A (zh) | 2015-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103985363B (zh) | 栅极驱动电路、tft阵列基板、显示面板及显示装置 | |
| CN105118463B (zh) | 一种goa电路及液晶显示器 | |
| CN105590601B (zh) | 驱动电路、阵列基板及显示装置 | |
| CN103208262B (zh) | 栅极驱动电路以及具有栅极驱动电路的显示装置 | |
| CN103985346B (zh) | 一种tft阵列基板、显示面板和显示基板 | |
| CN104732940B (zh) | Cmos栅极驱动电路 | |
| KR102007906B1 (ko) | 표시 패널 | |
| JP6332953B2 (ja) | アレイ基板およびその駆動制御方法並びに表示装置 | |
| CN102222480B (zh) | 移位寄存器 | |
| CN105807518B (zh) | 液晶显示面板 | |
| CN105206218B (zh) | 栅极驱动电路、级联栅极驱动电路以及级联栅极驱动电路的驱动方法 | |
| CN104517564B (zh) | 阵列基板和显示装置 | |
| KR101769400B1 (ko) | 게이트 구동 장치 및 이를 포함하는 표시 장치 | |
| KR102208397B1 (ko) | 디스플레이 장치의 게이트 드라이버 | |
| JP2015506048A (ja) | 駆動回路、シフトレジスター、ゲート駆動器、アレイ基板及び表示装置 | |
| CN102982777A (zh) | 显示装置的栅极驱动电路、开关控制电路及移位寄存器 | |
| CN106023946A (zh) | 移位寄存器及其驱动方法、栅极驱动装置以及显示装置 | |
| WO2022007147A1 (zh) | Goa电路以及显示面板 | |
| CN105047155B (zh) | 液晶显示装置及其goa扫描电路 | |
| CN109712552A (zh) | Goa电路及显示面板 | |
| WO2020147689A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| KR20130049617A (ko) | 표시 패널 | |
| CN105139801A (zh) | 阵列基板行驱动电路、移位寄存器、阵列基板及显示器 | |
| US20180182299A1 (en) | Scanning drive circuit and flat display device having the same | |
| CN110689858B (zh) | 一种移位寄存器及其驱动方法、栅极驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |