CN110503910B - 一种多路分配器及其控制方法、显示装置 - Google Patents

一种多路分配器及其控制方法、显示装置 Download PDF

Info

Publication number
CN110503910B
CN110503910B CN201810486758.9A CN201810486758A CN110503910B CN 110503910 B CN110503910 B CN 110503910B CN 201810486758 A CN201810486758 A CN 201810486758A CN 110503910 B CN110503910 B CN 110503910B
Authority
CN
China
Prior art keywords
voltage
signal input
selection signal
stage selection
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810486758.9A
Other languages
English (en)
Other versions
CN110503910A (zh
Inventor
袁丽君
郑皓亮
商广良
姚星
韩明夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810486758.9A priority Critical patent/CN110503910B/zh
Priority to US16/414,478 priority patent/US11012274B2/en
Publication of CN110503910A publication Critical patent/CN110503910A/zh
Application granted granted Critical
Publication of CN110503910B publication Critical patent/CN110503910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2209Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
    • H03D1/2227Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2209Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明实施例提供一种多路分配器及其控制方法、显示装置,涉及显示技术领域,可解决现有的多路分配器中的氧化物薄膜晶体管充电能力不足的问题。多路分配器包括:电压提升电路和至少一个数据选择输出电路;每个所述数据选择输出电路与一个所述数据输入端、n个所述数据输出端以及n个第一级选择信号输入端连接,用于在所述n个第一级选择信号输入端的控制下,将所述数据输入端的数据信号依次输出至n个所述数据输出端;所述电压提升电路与所述n个第一级选择信号输入端以及n个第二级选择信号输入端连接,用于将所述n个第二级选择信号输入端输入的电压依次提升后输出至所述n个第一级选择信号输入端;其中,n≥2,n为正整数。

Description

一种多路分配器及其控制方法、显示装置
技术领域
本发明涉及显示技术领域,尤其涉及一种多路分配器及其控制方法、显示装置。
背景技术
多路分配器(Demultiplexer,简称DMUX),也称为称数据分配器或多路解调器,是一种根据输入地址代码的不同状态,把输入信号送到指定输出端的组合逻辑电路。目前,多路分配器广泛应用于各个领域,例如应用于显示技术领域。
在显示技术领域,为了使显示装置具有窄边框,显示面板上与数据线电连接的数据输入端与COF(Chip On Film,覆晶薄膜)绑定(Border)时,通常会减少数据电压输入端的数量,如图1所示,通过多路分配器10将一个数据输入端的数据电压依次输出至多条数据线。示例的,参考图1,通过多路分配器10将数据电压输入端VData0的电压依次输出至数据线D1、D2和D3。
其中,多路分配器10包括控制开关如薄膜晶体管(Thin Film Transistor,简称TFT),而薄膜晶体管的充电能力会影响数据电压输入端输入到数据线上的大小。相对于非晶硅(α-Si)薄膜晶体管,氧化物(Oxide)薄膜晶体管和低温多晶硅(Low TemperaturePoly-silicon,简称LTPS)薄膜晶体管的电子迁移率较高,但是低温多晶硅薄膜晶体管的制作工艺难度较高,成本较大,因而多路分配器10中的薄膜晶体管一般常选用氧化物薄膜晶体管。然而,由于氧化物薄膜晶体管的电子迁移率低于低温多晶硅薄膜晶体管,因而氧化物薄膜晶体管仍存在着充电能力不足的风险。
发明内容
本发明的实施例提供一种多路分配器及其控制方法、显示装置,可解决现有的多路分配器中的氧化物薄膜晶体管充电能力不足的问题。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,提供一种多路分配器,用于将至少一个数据输入端的电压选择输出至多个数据输出端,包括:电压提升电路和至少一个数据选择输出电路;每个所述数据选择输出电路与一个所述数据输入端、n个所述数据输出端以及n个第一级选择信号输入端连接,用于在所述n个第一级选择信号输入端的控制下,将所述数据输入端的数据信号依次输出至n个所述数据输出端;所述电压提升电路与所述n个第一级选择信号输入端以及n个第二级选择信号输入端连接,用于将所述n个第二级选择信号输入端输入的电压依次提升后输出至所述n个第一级选择信号输入端;其中,n≥2,n为正整数。
优选的,所述电压提升电路包括n个电压提升子电路,每个所述电压提升子电路与一个所述第一级选择信号输入端和一个所述第二级选择信号输入端连接;其中,在一所述电压提升子电路用于提高所述第二级选择信号输入端输入到所述第一级选择信号输入端的电压时,前一个所述电压提升子电路还用于对与其连接的所述第一级选择信号输入端的电压进行复位。
进一步优选的,所述电压提升子电路包括耦合电容和复位模块;所述耦合电容的一端与所述第一级选择信号输入端连接,另一端与所述第二级选择信号输入端连接;所述复位模块与所述第一级选择信号输入端、控制信号输入端和第一电压端连接,用于在所述控制信号输入端输入的电压的控制下,将所述第一电压端输入的电压信号输入至所述第一级选择信号输入端以对所述第一级选择信号输入端的电压进行复位;每个所述电压提升子电路还与辅助信号输入端连接,所述辅助信号输入端输入的电压与所述第二级选择信号输入端输入的电压通过所述耦合电容叠加后输出至所述第一级选择信号输入端。
优选的,所述复位模块包括第一薄膜晶体管;所述第一薄膜晶体管的栅极与所述控制信号输入端连接,第一极与所述第一级选择信号输入端连接,第二极与所述第一电压端连接。
优选的,所述电压提升子电路还包括输入模块,所述输入模块与一个所述辅助信号输入端和所述第一级选择信号输入端连接,用于将所述辅助信号输入端输入的电压输出至所述第一级选择信号输入端。
进一步优选的,所述输入模块包括第二薄膜晶体管,所述第二薄膜晶体管的栅极和第一极均与所述辅助信号输入端连接,第二极与所述第一级选择信号输入端连接。
优选的,一个所述电压提升子电路中与所述复位模块连接的所述控制信号输入端和后一个所述电压提升子电路中与所述耦合电容连接的所述第二级选择信号输入端连接。
优选的,在所述电压提升子电路还包括输入模块时,一个所述电压提升子电路中与所述输入模块连接的所述辅助信号输入端和前一个所述电压提升子电路中与所述耦合电容连接的所述第二级选择信号输入端连接。
优选的,所述数据选择输出电路包括n个控制开关,n个所述控制开关均与所述数据输入端电连接,且每个所述控制开关与一个所述第一级选择信号输入端和一个所述数据输出端连接;其中,每个所述控制开关用于在与其连接的所述第一级选择信号输入端的控制下,将所述数据输入端的数据信号输出至与其连接的所述数据输出端。
进一步优选的,所述控制开关包括第三薄膜晶体管,所述第三薄膜晶体管的栅极与所述第一级选择信号输入端连接,第一极与所述数据输入端连接,第二极与所述数据输出端连接;其中,所述第三薄膜晶体管为N型薄膜晶体管。
第二方面,提供一种显示装置,包括多条数据线和上述的多路分配器;其中,一个数据输出端与一条所述数据线连接。
优选的,所述显示装置包括多个像素单元,每个所述像素单元包括n个子像素单元;所述像素单元中的n个所述子像素单元分别和与同一数据输入端相连的n条所述数据线连接。
第三方面,提供一种多路分配器的控制方法,包括预充电阶段、电压提升阶段和复位阶段;其中,在所述预充电阶段,向辅助信号输入端输入第一电压信号,以将所述第一电压信号写入至第一级选择信号输入端;在所述电压提升阶段,向第二级选择信号输入端输入第二电压信号,并将所述第一电压信号和所述第二电压信号耦合后的第三电压信号写入所述第一级选择信号输入端;在所述复位阶段,向控制信号输入端输入第四电压信号,将第一电压端的电压信号写入至所述第一级选择信号输入端,对所述第一级选择信号输入端进行复位。
优选的,在所述电压提升阶段之后,在所述复位阶段之前,上述控制方法还包括预复位阶段;在所述预复位阶段,向所述第二级选择信号输入端停止输入所述第二电压信号。
优选的,在当前电压提升子电路处于所述预充电阶段开始时,前一所述电压提升子电路处于所述电压提升阶段开始时;在所述当前电压提升子电路处于所述电压提升阶段开始时,前一所述电压提升子电路处于所述复位阶段开始时;在所述当前电压提升子电路处于所述复位阶段开始时,前一所述电压提升子电路处于所述预充电阶段开始时。
优选的,在所述电压提升阶段,数据输入端将数据信号输出至数据输出端。
本发明实施例提供一种多路分配器及其控制方法、显示装置,多路分配器除包括数据选择输出电路外,还包括电压提升电路,由于电压提升电路可以将第二级选择信号输入端输入的电压提升后输出至第一级选择信号输入端,因而相对于输入到第二级选择信号输入端的电压,输入到第一级选择信号输入端的电压增加。而数据选择输出电路是在n个第一级选择信号输入端SW的控制下,将数据输入端V的数据信号依次输出至n个数据输出端,由于第一级选择信号输入端SW的电压增加,即选通电压增加,因而数据输入端V输出至数据输出端的数据电压会增加。当数据选择输出电路包括氧化物薄膜晶体管,且氧化物薄膜晶体管为N型晶体管时,若氧化物薄膜晶体管的栅极与第一级选择信号输入端连接,由于第一级选择信号输入端的电压增加,因而输入到氧化物薄膜晶体管的栅极上的电压增加,从而提高了氧化物薄膜晶体管的充电能力。进一步地,在多路分配器应用于显示装置中将数据输入端的电压输出至多条数据线时,由于数据选择输出电路中氧化物薄膜晶体管的充电能力提高,进而数据输入端输出到数据线上的电压会更高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种多路分配器的电路结构示意图;
图2为本发明实施例提供的一种多路分配器的电路结构示意图一;
图3为本发明实施例提供的一种多路分配器的电路结构示意图二;
图4为本发明实施例提供的一种多路分配器的电路结构示意图三;
图5(a)为本发明实施例提供的一种多路分配器的仿真结果示意图一;
图5(b)为本发明实施例提供的一种多路分配器的仿真结果示意图二;
图6为本发明实施例提供的一种多路分配器的具体电路结构示意图;
图7为本发明实施例提供的一种多路分配器的电路结构示意图四;
图8为本发明实施例提供的一种多路分配器的控制方法的流程示意图;
图9为本发明实施例提供的一种驱动多路分配器的时序图一;
图10为本发明实施例提供的一种驱动多路分配器的时序图二。
附图标记:
10-多路分配器;20-电压提升电路;201-电压提升子电路;30-数据选择输出电路;301-控制开关;40-复位模块;50-输入模块。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种多路分配器10,如图2所示,用于将至少一个数据输入端V的电压选择输出至多个数据输出端V′。多路分配器包括:电压提升电路20和至少一个数据选择输出电路30(附图2中以两个数据选择输出电路30为例进行示意);每个数据选择输出电路30与一个数据输入端V、n个数据输出端V′以及n个第一级选择信号输入端SW连接,用于在n个第一级选择信号输入端SW的控制下,将数据输入端V的数据信号依次输出至n个数据输出端V′;电压提升电路20与n个第一级选择信号输入端SW以及n个第二级选择信号输入端SW′连接,用于将n个第二级选择信号输入端SW′输入的电压依次提升后输出至n个第一级选择信号输入端SW;其中,n≥2,n为正整数。
需要说明的是,第一,对于数据选择输出电路30的设置个数不进行限定,可以根据数据输入端V的数量进行设置,一个数据输入端V与一个数据选择输出电路30相连接。
第二,对于一个数据选择输出电路30连接的数据输出端V′的个数n不进行限定,示例的,可以是一个数据选择输出电路30与两个数据输出端V′连接,以将数据输入端V的数据信号输出至两个数据输出端V′;也可以是一个数据选择输出电路30与三个数据输出端V′连接,以将数据输入端V的数据信号输出至三个数据输出端V′;当然还可以是一个数据选择输出电路30与四个数据输出端V′连接,以将数据输入端V的数据信号输出至四个数据输出端V′。
第三,当多路分配器10包括多个数据选择输出电路30时,n个第一级选择信号输入端SW与每个数据选择输出电路30均连接。
第四,每个数据选择输出电路30用于在n个第一级选择信号输入端SW的控制下,将数据输入端V的数据信号依次输出至n个数据输出端V′,由于数据输入端V的数据信号是依次输出到n个数据输出端V′,因而n个第一级选择信号输入端SW也应是依次输入选通电压。
此处,第一级选择信号输入端SW和第二级选择信号输入端SW′可以是输入电压或不输入电压即输入的电压为零,也可以是一直有电压输入,但输入的电压是脉冲电压,脉冲电压包括高电平信号和低电平信号。当第一级选择信号输入端SW和第二级选择信号输入端SW′输入的是脉冲电压时,本发明实施例中所提到的第一级选择信号输入端SW输入的电压和第二级选择信号输入端SW′输入的电压具体与数据选择输出电路30中薄膜晶体管的类型有关,在薄膜晶体管为N型薄膜晶体管的情况下,本发明实施例提到的第一级选择信号输入端SW输入的电压和第二级选择信号输入端SW′输入的电压均指的是输入脉冲电压中的高电平信号,例如脉冲电压的高电平信号为15V,低电平信号为0V,第一级选择信号输入端SW输入的电压和第二级选择信号输入端SW′输入的电压均指的是输入15V的电压;在薄膜晶体管为P型薄膜晶体管的情况下,本发明实施例所提到的第一级选择信号输入端SW输入的电压和第二级选择信号输入端SW′输入的电压均指的是输入脉冲电压中的低电平信号,例如脉冲电压的高电平信号为0V,低电平信号为-15V,第一级选择信号输入端SW输入的电压和第二级选择信号输入端SW′输入的电压均指的是输入-15V的电压。
基于此,电压提升电路20用于将n个第二级选择信号输入端SW′输入的电压依次提升后输出至n个第一级选择信号输入端SW,对此本领域技术人员应该明白,当一个第二级选择信号输入端SW′输入的电压被提升后输出至第一级选择信号输入端SW时,前一个被提升(指的是对第二级选择信号输入端SW′输入的电压进行提升)后的输入至第一级选择信号输入端SW的电压应降低至初始状态。示例的,第一个第二级选择信号输入端SW′和第二个第二级选择信号输入端SW′依次输入电压,在第一个第二级选择信号输入端SW′输入电压时,电压提升电路20对第一个第二级选择信号输入端SW′输入的电压进行提升后输出至第一个第一级选择信号输入端SW,当第二个第二级选择信号输入端SW′输入电压时,电压提升电路20对第二个第二级选择信号输入端SW′输入的电压进行提升后输出至第二个第一级选择信号输入端SW,同时第一个第一级选择信号输入端SW的电压应处于复位状态。这是因为若前一个被提升后的输入至第一级选择信号输入端SW的电压不降低,则前一个被提升后的输入至第一级选择信号输入端SW的电压和当前被提升后输出至第一级选择信号输入端SW的电压都会处于高电平状态,这样一来数据输入端V的数据信号会在这两个第一级选择信号输入端SW控制下,将数据输入端V的数据信号同时输出至两个数据输出端V′,而本发明实施例一个数据输入端V的数据信号一次只能输出至一个数据输出端V′,因此当一个第二级选择信号输入端SW′输入的电压被提升后输出至第一级选择信号输入端SW时,前一个被提升后的输入至第一级选择信号输入端SW的电压应处于复位状态。
第五,对于电压提升电路20的具体结构不进行限定,只要经过电压提升电路20后输出至第一级选择信号输入端SW的电压相对于第二选择信号端输入端SW′输入的电压得到提升即可。示例的,电压提升电路20可以包括放大器,通过放大器对第二选择信号端输入端SW′输入的电压进行提升,从而使得输入到第一级选择信号输入端SW的电压相对于第二选择信号端输入端SW′输入的电压提高;还可以是在第二选择信号端输入端SW′输入的电压的基础上叠加一个电压,以使得输出到第一级选择信号输入端SW的电压大于第二选择信号端输入端SW′输入的电压。
本发明实施例提供一种多路分配器10,多路分配器10除包括数据选择输出电路30外,还包括电压提升电路20,由于电压提升电路20可以将第二级选择信号输入端SW′输入的电压提升后输出至第一级选择信号输入端SW,因而相对于输入到第二级选择信号输入端SW′的电压,输入到第一级选择信号输入端SW的电压增加。而数据选择输出电路30是在n个第一级选择信号输入端SW的控制下,将数据输入端V的数据信号依次输出至n个数据输出端V′,由于第一级选择信号输入端SW的电压增加,即选通电压增加,因而数据输入端V输出至数据输出端V′的数据电压会增加。当数据选择输出电路30包括氧化物薄膜晶体管,且氧化物薄膜晶体管为N型晶体管时,若氧化物薄膜晶体管的栅极与第一级选择信号输入端SW连接,由于第一级选择信号输入端SW的电压增加,因而输入到氧化物薄膜晶体管的栅极上的电压增加,从而提高了氧化物薄膜晶体管的充电能力。进一步地,在多路分配器10应用于显示装置中将数据输入端V的电压输出至多条数据线时,由于数据选择输出电路30中氧化物薄膜晶体管的充电能力提高,进而数据输入端V输出到数据线上的电压会更高。
优选的,如图3所示,电压提升电路20包括n个电压提升子电路201,每个电压提升子电路201与一个第一级选择信号输入端SW和一个第二级选择信号输入端SW′连接;其中,在一电压提升子电路201用于提高第二级选择信号输入端SW′输入到第一级选择信号输入端SW的电压时,前一个电压提升子电路201还用于对与其连接的第一级选择信号输入端的电压SW进行复位。
此处,需要说明的是,n个第二级选择信号输入端SW′(或n个第一级选择信号输入端SW)依次输入电压信号,且一个第二级选择信号输入端SW′与一个电压提升子电路201连接,根据n个第二级选择信号输入端SW′输入电压信号的先后顺序,多个电压提升子电路201也具有先后顺序,将与先输入信号的第二级选择信号输入端SW′连接的电压提升子电路201认为是在前的电压提升子电路201,与后输入信号的第二级选择信号输入端SW′连接的电压提升子电路201认为是在后的电压提升子电路201。示例的,电压提升电路20包括三个电压提升子电路201,分别为第一电压提升子电路201、第二电压提升子电路201和第三电压提升子电路201,且第一电压提升子电路201与第一个第二级选择信号输入端SW′连接,第二电压提升子电路201与第二个第二级选择信号输入端SW′连接,第三电压提升子电路201与第三个第二级选择信号输入端SW′连接,若第一个第二级选择信号输入端SW′、第二个第二级选择信号输入端SW′和第三个第二级选择信号输入端SW′依次交替输入电压信号,则第二电压提升子电路201的前一个电压提升子电路201为第一电压提升子电路201,后一个电压提升子电路201为第三电压提升子电路201;第三电压提升子电路201的前一个电压提升子电路201为第二电压提升子电路201,后一个电压提升子电路201为第一电压提升子电路201;第一电压提升子电路201的前一个电压提升子电路201为第三电压提升子电路201,后一个电压提升子电路201为第二电压提升子电路201。
其中,由于每个电压提升子电路201与一个第一级选择信号输入端SW和一个第二级选择信号输入端SW′连接,因而每个电压提升子电路201都可以对与其连接的第二级选择信号输入端SW′输入的数据信号进行提升,并将提升后的电压输出至与其连接的第一级选择信号输入端SW。
在此基础上,由于一电压提升子电路201在提高第二级选择信号输入端SW′输入到第一级选择信号输入端SW的电压时,前一个电压提升子电路201对与其连接的第一级选择信号输入端的电压SW进行复位,因而在同一时刻只有一个第一级选择信号输入端SW输入被提升的电压,其它第一级选择信号输入端SW的电压都处于复位状态,进而数据输入端V的数据信号只能输出至受输入被提升电压的第一级选择信号输入端SW控制的数据输出端V′。
本发明实施例,电压提升电路20包括n个电压提升子电路201,由于每个电压提升子电路201都可以独立工作,将第二级选择信号输入端SW′输入的数据信号进行提升,并输出至对应的第一级选择信号输入端SW,且多个电压提升子电路201之间相互不影响,当一个电压提升子电路201出现问题时,其它电压提升子电路201还可以正常工作,因而提高了多路分配器10的可靠性。
进一步优选的,如图4所示,电压提升子电路201包括耦合电容C和复位模块40;耦合电容C的一端与第一级选择信号输入端SW连接,另一端与第二级选择信号输入端SW′连接;复位模块40与第一级选择信号输入端SW、控制信号输入端CL和第一电压端VGL连接,用于在控制信号输入端CL输入的电压的控制下,将第一电压端V输入的电压信号输入至第一级选择信号输入端SW以对第一级选择信号输入端SW的电压进行复位;每个电压提升子电路201还与辅助信号输入端S连接,辅助信号输入端S输入的电压与第二级选择信号输入端SW′输入的电压通过耦合电容C叠加后输出至第一级选择信号输入端SW。
其中,第一电压端VGL可以是低电压端或者接地端。此外,与多个复位模块40连接的多个第一电压端VGL可以连接在一起。
此处,根据耦合电容C的工作原理,当辅助信号输入端S输入电压后,辅助信号输入端S输入的电压会存储在耦合电容C的一端如图4中a点,当第二级选择信号输入端SW′输入电压时,第二级选择信号输入端SW′输入的电压会和辅助信号输入端S输入的存储在耦合电容C的一端的电压叠加,从而使得a点(也即第一级选择信号输入端SW)的电压增加为辅助信号输入端S输入的电压和第二级选择信号输入端SW′输入的电压之和。需要说明的是,辅助信号输入端S输入的电压与第二级选择信号输入端SW′输入的电压通过耦合电容C叠加时,辅助信号输入端S和第二级选择信号输入端SW′并不是同时输入电压,而是辅助信号输入端S输入的电压先存储在耦合电容C的一端,当与耦合电容C连接的第二级选择信号输入端SW′输入电压时,辅助信号输入端S输入的电压与第二级选择信号输入端SW′输入的电压才会叠加。
在此基础上,本发明实施例中辅助信号输入端S可以是输入电压或不输入电压即输入的电压为零,也可以是一直有电压输入,但输入的电压是脉冲电压,脉冲电压包括高电平信号和低电平信号。当辅助信号输入端S输入的是脉冲电压时,本发明实施例中所提到的辅助信号输入端S输入的电压具体与数据选择输出电路30中薄膜晶体管的类型有关,在薄膜晶体管为N型薄膜晶体管的情况下,本发明实施例提到的辅助信号输入端S输入的电压均指的是输入脉冲电压中的高电平信号;在薄膜晶体管为P型薄膜晶体管的情况下,本发明实施例所提到的辅助信号输入端S输入的电压均指的是输入脉冲电压中的低电平信号。此外,当第一级选择信号输入端SW、第二级选择信号输入端SW′和辅助信号输入端S输入脉冲电压时,第一级选择信号输入端SW、第二级选择信号输入端SW′和辅助信号输入端S应均输入高电平信号或均输入低电平信号。
本发明实施例,电压提升子电路201包括耦合电容,且电压提升子电路201与辅助信号输入端S连接,通过耦合电容C和辅助信号输入端S输入的电压对第二级选择信号输入端SW′输入的电压进行提升。
图5(a)和图5(b)为多路分配器10的仿真结果,参考图5(a),向与一个电压提升子电路201连接的辅助信号输入端S、第二级选择信号输入端SW′和控制信号输入端CL依次输入电压信号,在第二级选择信号输入端SW′输入信号时,与该一个电压提升子电路201连接的第一级选择信号输入端SW的电压得到提升。参考图5(b),当数据输入端V输入一个电压v时,现有的多路分配器10的数据输出端V′输出电压v″,且现有的多路分配器10的数据输出端V′输出的电压v″小于数据输入端V输入的电压v,而本发明实施例提供多路分配器10的数据输出端V′输出电压v′,且本发明实施例提供多路分配器10的数据输出端V′输出电压v′与数据输入端V输入的电压v相等,相对于现有的多路分配器10,本发明实施例提供的多路分配器10的数据输出端V′输出的电压提高了0.32V。这是因为现有的多路分配器10是直接在第二级选择信号输入端SW′输入信号的控制下,将数据输入端V的数据信号输出至数据输出端V′,而本发明实施例是对第二级选择信号输入端SW′输入信号提升后输出至第一级选择信号输入端SW,在第一级选择信号输入端SW输入信号的控制下,将数据输入端V的数据信号输出至数据输出端V′,第一级选择信号输入端SW的电压增加,即选通电压增加,因而数据输入端V输出至数据输出端V′的数据电压会增加。
优选的,如图6所示(附图6中以n为3进行示意),复位模块40包括第一薄膜晶体管G;第一薄膜晶体管G的栅极与控制信号输入端CL连接,第一极与第一级选择信号输入端SW连接,第二极与第一电压端VGL连接。
其中,对于第一薄膜晶体管G的第一极和第二极不进行限定,可以是第一极为源极,第二极为漏极,也可以是第一极为漏极,第二极为源极。在此基础上,第一薄膜晶体管G可以是N型晶体管,也可以是P型晶体管。
需要说明的是,复位模块40还可以包括与第一薄膜晶体管G并联的多个开关晶体管,上述仅仅是对复位模块40的举例说明,其它与复位模块40功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
此处,当控制信号输入端CL输入的电压使第一薄膜晶体管G打开时,第一电压端VGL输入的电压可以通过第一薄膜晶体管G输入至第一级选择信号输入端SW,以对第一级选择信号输入端SW进行复位。
优选的,如图4所示,电压提升子电路201还包括输入模块50,输入模块50与一个辅助信号输入端S和第一级选择信号输入端SW连接,用于将辅助信号输入端S输入的电压输出至第一级选择信号输入端SW。
其中,对于输入模块50的具体结构不进行限定,以能将辅助信号输入端S输入的电压输出至第一级选择信号输入端SW为准。示例的,如图6所示,输入模块50包括第二薄膜晶体管N,第二薄膜晶体管N的栅极和第一极均与辅助信号输入端S连接,第二极与第一级选择信号输入端SW连接。
此处,对于第二薄膜晶体管N的第一极和第二极不进行限定,可以是第一极为源极,第二极为漏极,也可以是第一极为漏极,第二极为源极。在此基础上,第二薄膜晶体管N可以是N型晶体管,也可以是P型晶体管。
需要说明的是,输入模块50还可以包括与第二薄膜晶体管N并联的多个开关晶体管,上述仅仅是对输入模块50的举例说明,其它与输入模块50功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
本发明实施中,与各电压提升子电路201连接的控制信号输入端CL、第二级选择信号输入端SW′和辅助信号输入端S可以通过不同的信号线输入信号,也可以通过相同的信号线输入信号,只要不影响各电压提升子电路201的正常工作即可。
附图6中控制信号输入端CL、第二级选择信号输入端SW′和辅助信号输入端S括号内的字母表示信号线。
优选的,如图6所示,一个电压提升子电路201中与复位模块40连接的控制信号输入端CL和后一个电压提升子电路201中与耦合电容C连接的第二级选择信号输入端SW′连接。
其中,上述已经对后一个电压提升子电路201进行了详细的解释,此处不再赘述。
本发明实施例,由于一个电压提升子电路201中与复位模块40连接的控制信号输入端CL和后一个电压提升子电路201中与耦合电容C连接的第二级选择信号输入端SW′连接,因而可以通过一条信号线同时向该控制信号输入端CL和第二级选择信号输入端SW′输入信号,从而减少了信号线的数量,简化了多路分配器10的结构。示例的,参考图6,图6中由上至下包括第一电压提升子电路201,第二电压提升子电路201和第三电压提升子电路201,第一电压提升子电路201中与复位模块40连接的控制信号输入端CL1和第二电压提升子电路201中与耦合电容C2连接的第二级选择信号输入端SW2′连接,可以通过第二信号线R2输入信号。
在此基础上,当信号线向与其连接的控制信号输入端CL和第二级选择信号输入端SW′输出信号时,一个电压提升子电路201中与复位模块40连接的控制信号输入端CL接收到信号线输出的信号,从而可以对与该电压提升子电路201连接的第一级选择信号输入端SW进行复位,同时后一个电压提升子电路201中与耦合电容C连接的第二级选择信号输入端SW′接收到信号线输出的信号,从而可以将第二级选择信号输入端SW′输入的电压提升后输出至与后一个电压提升子电路201连接的第一级选择信号输入端SW,这样多个电压提升子电路201可以同时工作,从而提高了多路分配器10的工作效率。
优选的,如图6所示,在电压提升子电路201还包括输入模块50时,一个电压提升子电路201中与输入模块50连接的辅助信号输入端S和前一个电压提升子电路201中与耦合电容C连接的第二级选择信号输入端SW′连接。
其中,上述已经对前一个电压提升子电路201进行了详细的解释,此处不再赘述。
本发明实施例,由于一个电压提升子电路201中与输入模块50连接的辅助信号输入端S和前一个电压提升子电路201中与耦合电容C连接的第二级选择信号输入端SW′连接,因而可以通过一条信号线同时向该辅助信号输入端S和第二级选择信号输入端SW′输入信号,从而减少了信号线的数量,简化了多路分配器10的结构。示例的,参考图6,图6中由上至下包括第一电压提升子电路201,第二电压提升子电路201和第三电压提升子电路201,第二电压提升子电路201中与输入模块50连接的辅助信号输入端S2和第一电压提升子电路201中与耦合电容C1连接的第二级选择信号输入端SW1′连接,可以通过第一信号线R1输入信号。
在此基础上,当信号线向与其连接的辅助信号输入端S2和第二级选择信号输入端SW′输出信号时,一个电压提升子电路201中与输入模块50连接的辅助信号输入端S2接收到信号线输出的信号,从而将信号线输出的信号存储在该电压提升子电路201的耦合电容C的一端,同时前一个电压提升子电路201中与耦合电容C连接的第二级选择信号输入端SW′接收到信号线输出的信号,从而可以将第二级选择信号输入端SW′输入的电压提升后输出至与前一个电压提升子电路201连接的第一级选择信号输入端SW,这样多个电压提升子电路201可以同时工作,从而提高了多路分配器10的工作效率。
优选的,如图7所示,数据选择输出电路30包括n个控制开关301,n个控制开关301均与数据输入端V电连接,且每个控制开关301与一个第一级选择信号输入端SW和一个数据输出端V′连接;其中,每个控制开关301用于在与其连接的第一级选择信号输入端SW的控制下,将数据输入端V的数据信号输出至与其连接的数据输出端V′。
其中,数据选择输出电路30中的n个控制开关301可以依次打开,从而将数据输入端V的数据信号依次输入至n个数据输出端V′。
此处,对于控制开关301的具体结构不进行限定,示例的,如图6所示,控制开关301包括第三薄膜晶体管T,第三薄膜晶体管T的栅极与第一级选择信号输入端SW连接,第一极与数据输入端V连接,第二极与数据输出端连接V′;其中,第三薄膜晶体管T为N型薄膜晶体管。
此外,对于第三薄膜晶体管T的第一极和第二极不进行限定,可以是第一极为源极,第二极为漏极,也可以是第一极为漏极,第二极为源极。
需要说明的是,控制开关301还可以包括与第三薄膜晶体管T并联的多个开关晶体管,上述仅仅是对控制开关301的举例说明,其它与控制开关301功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
本发明实施例中,第三薄膜晶体管T为N型薄膜晶体管,而N型薄膜晶体管的栅极电压越高,薄膜晶体管的充电能力越大,通过薄膜晶体管的数据电压越大。由于第三薄膜晶体管T的栅极与第一级选择信号输入端SW连接,经过电压提升电路20后,输入到第一级选择信号输入端SW的电压增加,因而第三薄膜晶体管T的栅极电压会提高。
在此基础上,本发明实施例的第三薄膜晶体管T可以为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。由于非晶硅薄膜晶体管的电子迁移率太低,无法应用在数据选择输出电路30中,而低温多晶硅薄膜晶体管的制作成本较高,因而本发明实施例优选第三薄膜晶体管T为氧化物薄膜晶体管。
本发明实施例提供一种显示装置,包括多条数据线和上述的多路分配器10;其中,一个数据输出端V′与一条数据线连接。
其中,一个数据输出端V′与一条数据线连接,当一个数据选择输出电路30与n个数据输出端V′连接时,该多路分配器10可以将一个数据输入端V的数据电压依次输出至n条数据线。
此处,对于显示装置的类型不进行限定,可以是液晶显示装置(Liquid CrystalDisplay,简称LCD),也可以是有机电致发光二极管显示装置(Organic Light-EmittingDiode,简称OLED)。
在此基础上,本发明实施例提供的显示装置可以是显示不论运动(例如,视频)还是固定(例如,静止图像)的且不论文字还是图画的图像的任何装置。更明确地说,预期所述实施例可实施在多种电子装置中或与多种电子装置关联,所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如,里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如,车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如,对于一件珠宝的图像的显示器)等。此外,本发明实施例提供的显示装置还可以是显示面板。
本发明实施例提供一种显示装置,由于显示装置包括上述的多路分配器10,且一个数据输出端V′与一条数据线连接,因而多路分配器10可以将一个数据输入端V的数据电压依次输出至n条数据线,这样可以减小数据输入端V的数量,从而可以使显示装置实现窄边框。在此基础上,本发明实施例的多路分配器10中由于电压提升电路20可以将第二级选择信号输入端SW′输入的电压提升后输出至第一级选择信号输入端SW,从而使得输入到第一级选择信号输入端SW的电压增加,即选通电压增加。当数据选择输出电路30包括氧化物薄膜晶体管,且氧化物薄膜晶体管为N型晶体管时,若氧化物薄膜晶体管的栅极与第一级选择信号输入端SW连接,由于第一级选择信号输入端SW的电压增加,因而输入到氧化物薄膜晶体管的栅极上的电压增加,从而提高了氧化物薄膜晶体管的充电能力,进而数据输入端V输出至数据线的数据电压会增加。
优选的,显示装置包括多个像素单元,每个像素单元包括n个子像素单元;像素单元中的n个子像素单元分别和与同一数据输入端V相连的n条数据线连接。
其中,对于每个像素单元中子像素单元的个数不进行限定,示例的,每个像素单元可以包括三个子像素单元,如红色子像素单元(R)、绿色子像素单元(G)和蓝色子像素单元(B);还可以包括四个子像素单元,如红色子像素单元、绿色子像素单元和蓝色子像素单元和白色子像素单元(W)。
本发明实施例,由于像素单元中的n个子像素单元分别和与同一数据输入端V相连的n条数据线连接,因而可以通过一个数据输入端V向一个像素单元中的所有子像素单元提供数据信号。
本发明实施例还提供了一种多路分配器的控制方法,如图8所示,包括:预充电阶段t1、电压提升阶段t2和复位阶段t3。
S100、在预充电阶段t1,向辅助信号输入端S输入第一电压信号,以将第一电压信号写入至第一级选择信号输入端SW。
S101、在电压提升阶段t2,向第二级选择信号输入端SW′输入第二电压信号,并将第一电压信号和第二电压信号耦合后的第三电压信号写入第一级选择信号输入端SW。
S102、在复位阶段t3,向控制信号输入端CL输入第四电压信号,将第一电压端VGL的电压信号写入至第一级选择信号输入端SW,对第一级选择信号输入端SW进行复位。
其中,每个电压提升子电路201都是按照上述步骤S100~步骤S102进行工作。
以下结合图9所示的各个信号端的时序图,对如图6所示的电路中一个电压提升子电路201在一个帧内的工作过程进行详细的说明。以与第一级选择信号输入端SW1相连的电压提升子电路201为例。
第一电压信号例如可以是高电平VGH,在预充电阶段t1,当通过第三信号线R3向辅助信号输入端S1输入第一电压信号时,此时第一级选择信号输入端SW1的电压为VGH,同时进行数据输入端V数据信号的预充电。在电压提升阶段t2,向第二级选择信号输入端SW′输入第二电压信号,第二电压信号例如可以是高电平信号VGH时,第一电压信号和第二电压信号通过耦合电容C耦合后的电压为2VGH,此时第一级选择信号输入端SW1的电压为2VGH。由于第一级选择信号输入端SW1的电压增大,即选通电压增大,因而在电压提升阶段t2,数据输入端V的电压会输入数据输出端V′。在复位阶段t3,由于第一电压端VGL一般为低电压端或接地端,因而第一电压端VGL输出的低电平信号写入第一级选择信号输入端SW1后,会对第一级选择信号输入端SW1进行复位使第一级选择信号输入端SW1被复位到低电平。
基于上述,当每个电压提升子电路201的复位模块40包括第一薄膜晶体管G,输入模块50具体包括第二薄膜晶体管N时,以第一薄膜晶体管G和第二薄膜晶体管N为N型晶体管为例。上述电压提升子电路201的具体工作过程为:在预充电阶段t1,当通过第三信号线R3向辅助信号输入端S1输入第一电压信号,第一电压信号为高电平信号VGH时,第二薄膜晶体管N1打开,辅助信号输入端S1输入的高电平信号VGH写入第一级选择信号输入端SW1,同时进行数据输入端V数据信号的预充电;在电压提升阶段t2,当第二电压信号为高电平信号VGH时,第一电压信号和第二电压信号通过耦合电容C耦合后的电压为2VGH,此时第一级选择信号输入端SW1的电压为2VGH。由于第一级选择信号输入端SW1的电压增大,即选通电压增大,因而在电压提升阶段t2,数据输入端V的电压会输入数据输出端V′。在复位阶段t3,通过第二信号线R2向控制信号输入端CL输入第四电压信号,第四电压信号为高电平信号VGH时,第一薄膜晶体管G1打开,第一电压端VGL输出的低电平信号写入第一级选择信号输入端SW1,对第一级选择信号输入端SW1复位。
此处,如图9所示,与每个电压提升子电路201连接的辅助信号输入端S、第二级选择信号输入端SW′和控制信号输入端CL会周期性依次输入信号,以重复上述预充电阶段t1、电压提升阶段t2和复位阶段t3。需要说明的是,电压提升子电路201在开始工作前可以向控制信号输入端CL输入一个Dummy(虚拟)信号作为开启(STV)信号,在结束工作后可以向控制信号输入端CL输入一个Dummy信号作为复位信号,图10中的虚线圈分别表示开启信号和复位信号。
优选的,如图10所示,在电压提升阶段t2之后,在复位阶段t3之前,控制方法还包括预复位阶段t4;在预复位阶段t4,向第二级选择信号输入端SW′停止输入第二电压信号。
参考图10,以第一级选择信号输入端SW1上的电压信号为例,当向第二级选择信号输入端SW1′停止输入第二电压信号,即第一信号线R1停止输入第二电压信号,此时,第一级选择信号输入端SW1的电压会降低,并保持在预充电阶段t1通过第三信号线R3输入到辅助信号输入端S1的电压。当通过第三信号线R3向控制信号输入端CL1输入信号,第一电压端VGL的电压写入第一级选择信号输入端SW1时,第一级选择信号输入端SW1的电压才会复位。
本发明实施例,在电压提升阶段t2和复位阶段t3之间增加预复位阶段t4,控制第一级选择信号输入端SW的电压逐渐降低,这样可以使数据输入端V输入到一数据输出端V′的电压保持一段时间再降低。
本发明实施例,由于数据选择输出电路30在n个第一级选择信号输入端SW的控制下,将数据输入端V的数据信号依次输出至n个数据输出端V′,为了确保多个电压提升子电路201可以将n个第二级选择信号输入端SW′输入的电压依次提升后输出至n个第一级选择信号输入端SW,因而多个电压提升子电路201的工作过程应不相互影响。
基于上述,优选的,如图10所示,在当前电压提升子电路201处于预充电阶段t1开始时,前一电压提升子电路201处于电压提升阶段t2开始时;在当前电压提升子电路201处于电压提升阶段t2开始时,前一电压提升子电路201处于复位阶段t3开始时;在当前电压提升子电路201处于复位阶段t3开始时,前一电压提升子电路201处于预充电阶段t1开始时。
以图6中多路分配器10的电路结构和图10对应的时序图为例,详细说明多个电压提升子电路201工作时的相互关系。与SW1连接的电压提升子电路201为第一电压提升子电路201,与SW2连接的电压提升子电路201为第二电压提升子电路201,与SW3连接的电压提升子电路201为第一电压提升子电路201。当第一信号线R1开始输入信号时,第二电压提升子电路201开始预充电(即处于预充电阶段t1开始时),第一电压提升子电路201开始电压提升(即处于电压提升阶段t2开始时),第三电压提升子电路201开始复位(即处于复位阶段t3开始时);当第二信号线R2开始输入信号时,第二电压提升子电路201开始电压提升,第一电压提升子电路201开始复位,第三电压提升子电路201开始预充电;当第三信号线R3输入信号时,第二电压提升子电路201开始复位,第一电压提升子电路201开始预充电,第三电压提升子电路201开始电压提升。
基于上述,需要说明的是,当多路分配器10如图6所示,一个电压提升子电路201中与复位模块40连接的控制信号输入端CL和后一个电压提升子电路201中与耦合电容C连接的第二级选择信号输入端SW′连接,且一个电压提升子电路201中与输入模块50连接的辅助信号输入端S和前一个电压提升子电路201中与耦合电容C连接的第二级选择信号输入端SW′连接,不仅可以减少信号线的数量,而多个电压提升子电路201可以同时工作,且不相互影响。
本发明实施例,可以在电压提升子电路201预充电阶段t1数据输入端V开始将数据信号输出至数据输出端V′,也可以在电压提升阶段t2,数据输入端V将数据信号输出至数据输出端V′,本发明实施例优选的,在电压提升阶段t2,数据输入端V将数据信号输出至数据输出端V′。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种多路分配器,用于将至少一个数据输入端的电压选择输出至多个数据输出端,其特征在于,包括:电压提升电路和至少一个数据选择输出电路;
每个所述数据选择输出电路与一个所述数据输入端、n个所述数据输出端以及n个第一级选择信号输入端连接,用于在所述n个第一级选择信号输入端的控制下,将所述数据输入端的数据信号依次输出至n个所述数据输出端;
所述电压提升电路与所述n个第一级选择信号输入端以及n个第二级选择信号输入端连接,用于将所述n个第二级选择信号输入端输入的电压依次提升后输出至所述n个第一级选择信号输入端;
其中,n≥2,n为正整数;
所述电压提升电路包括n个电压提升子电路,每个所述电压提升子电路与一个所述第一级选择信号输入端和一个所述第二级选择信号输入端连接;
其中,在一所述电压提升子电路用于提高所述第二级选择信号输入端输入到所述第一级选择信号输入端的电压时,前一个所述电压提升子电路还用于对与其连接的所述第一级选择信号输入端的电压进行复位;
所述电压提升子电路包括耦合电容和复位模块;
所述耦合电容的一端与所述第一级选择信号输入端连接,另一端与所述第二级选择信号输入端连接;
所述复位模块与所述第一级选择信号输入端、控制信号输入端和第一电压端连接,用于在所述控制信号输入端输入的电压的控制下,将所述第一电压端输入的电压信号输入至所述第一级选择信号输入端以对所述第一级选择信号输入端的电压进行复位;
每个所述电压提升子电路还与辅助信号输入端连接,所述辅助信号输入端输入的电压与所述第二级选择信号输入端输入的电压通过所述耦合电容叠加后输出至所述第一级选择信号输入端。
2.根据权利要求1所述的多路分配器,其特征在于,所述复位模块包括第一薄膜晶体管;所述第一薄膜晶体管的栅极与所述控制信号输入端连接,第一极与所述第一级选择信号输入端连接,第二极与所述第一电压端连接。
3.根据权利要求1所述的多路分配器,其特征在于,所述电压提升子电路还包括输入模块,所述输入模块与一个所述辅助信号输入端和所述第一级选择信号输入端连接,用于将所述辅助信号输入端输入的电压输出至所述第一级选择信号输入端。
4.根据权利要求3所述的多路分配器,其特征在于,所述输入模块包括第二薄膜晶体管,所述第二薄膜晶体管的栅极和第一极均与所述辅助信号输入端连接,第二极与所述第一级选择信号输入端连接。
5.根据权利要求1-4任一项所述的多路分配器,其特征在于,一个所述电压提升子电路中与所述复位模块连接的所述控制信号输入端和后一个所述电压提升子电路中与所述耦合电容连接的所述第二级选择信号输入端连接。
6.根据权利要求5所述的多路分配器,其特征在于,在所述电压提升子电路还包括输入模块时,一个所述电压提升子电路中与所述输入模块连接的所述辅助信号输入端和前一个所述电压提升子电路中与所述耦合电容连接的所述第二级选择信号输入端连接。
7.根据权利要求1所述的多路分配器,其特征在于,所述数据选择输出电路包括n个控制开关,n个所述控制开关均与所述数据输入端电连接,且每个所述控制开关与一个所述第一级选择信号输入端和一个所述数据输出端连接;
其中,每个所述控制开关用于在与其连接的所述第一级选择信号输入端的控制下,将所述数据输入端的数据信号输出至与其连接的所述数据输出端。
8.根据权利要求7所述的多路分配器,其特征在于,所述控制开关包括第三薄膜晶体管,所述第三薄膜晶体管的栅极与所述第一级选择信号输入端连接,第一极与所述数据输入端连接,第二极与所述数据输出端连接;
其中,所述第三薄膜晶体管为N型薄膜晶体管。
9.一种显示装置,其特征在于,包括多条数据线和如权利要求1-8任一项所述的多路分配器;
其中,一个数据输出端与一条所述数据线连接。
10.根据权利要求9所述的显示装置,其特征在于,所述显示装置包括多个像素单元,每个所述像素单元包括n个子像素单元;
所述像素单元中的n个所述子像素单元分别和与同一数据输入端相连的n条所述数据线连接。
11.一种如权利要求1所述的多路分配器的控制方法,其特征在于,包括预充电阶段、电压提升阶段和复位阶段;
其中,在所述预充电阶段,向辅助信号输入端输入第一电压信号,以将所述第一电压信号写入至第一级选择信号输入端;
在所述电压提升阶段,向第二级选择信号输入端输入第二电压信号,并将所述第一电压信号和所述第二电压信号耦合后的第三电压信号写入所述第一级选择信号输入端;
在所述复位阶段,向控制信号输入端输入第四电压信号,将第一电压端的电压信号写入至所述第一级选择信号输入端,对所述第一级选择信号输入端进行复位。
12.根据权利要求11所述的控制方法,其特征在于,在所述电压提升阶段之后,在所述复位阶段之前,所述控制方法还包括预复位阶段;
在所述预复位阶段,向所述第二级选择信号输入端停止输入所述第二电压信号。
13.根据权利要求11所述的控制方法,其特征在于,在当前电压提升子电路处于所述预充电阶段开始时,前一所述电压提升子电路处于所述电压提升阶段开始时;在所述当前电压提升子电路处于所述电压提升阶段开始时,前一所述电压提升子电路处于所述复位阶段开始时;在所述当前电压提升子电路处于所述复位阶段开始时,前一所述电压提升子电路处于所述预充电阶段开始时。
14.根据权利要求11-13任一项所述的控制方法,其特征在于,在所述电压提升阶段,数据输入端将数据信号输出至数据输出端。
CN201810486758.9A 2018-05-17 2018-05-17 一种多路分配器及其控制方法、显示装置 Active CN110503910B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810486758.9A CN110503910B (zh) 2018-05-17 2018-05-17 一种多路分配器及其控制方法、显示装置
US16/414,478 US11012274B2 (en) 2018-05-17 2019-05-16 Demultiplexer and method of controlling the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810486758.9A CN110503910B (zh) 2018-05-17 2018-05-17 一种多路分配器及其控制方法、显示装置

Publications (2)

Publication Number Publication Date
CN110503910A CN110503910A (zh) 2019-11-26
CN110503910B true CN110503910B (zh) 2023-03-10

Family

ID=68534543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810486758.9A Active CN110503910B (zh) 2018-05-17 2018-05-17 一种多路分配器及其控制方法、显示装置

Country Status (2)

Country Link
US (1) US11012274B2 (zh)
CN (1) CN110503910B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111145677A (zh) 2020-01-03 2020-05-12 京东方科技集团股份有限公司 选择电路及其控制方法以及多路复用电路
CN111681612B (zh) * 2020-06-24 2021-06-25 武汉华星光电技术有限公司 数据驱动电路和显示面板
CN111951711B (zh) * 2020-08-21 2023-05-09 合肥鑫晟光电科技有限公司 数据选择器、显示基板、显示装置和数据写入方法
CN112599065B (zh) * 2020-12-10 2022-01-07 惠科股份有限公司 显示装置
CN113611256B (zh) * 2021-08-12 2023-02-17 合肥鑫晟光电科技有限公司 选择模块及其数据输出的方法、芯片、选择器和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096467A2 (en) * 1999-11-01 2001-05-02 Sharp Kabushiki Kaisha Shift register and image display device
KR20050054865A (ko) * 2003-12-05 2005-06-10 가부시키가이샤 히타치 디스프레이즈 주사선 선택 회로 및 이를 이용한 표시 장치
CN101093639A (zh) * 2006-06-22 2007-12-26 Lg.菲利浦Lcd株式会社 有机发光二极管显示器及其驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768047B1 (ko) * 2005-11-30 2007-10-18 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
JP2009139823A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機el表示装置
CN103426414B (zh) * 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104658480A (zh) * 2015-03-06 2015-05-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR102315421B1 (ko) * 2015-03-30 2021-10-22 삼성디스플레이 주식회사 디멀티플렉서 및 이를 포함한 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096467A2 (en) * 1999-11-01 2001-05-02 Sharp Kabushiki Kaisha Shift register and image display device
KR20050054865A (ko) * 2003-12-05 2005-06-10 가부시키가이샤 히타치 디스프레이즈 주사선 선택 회로 및 이를 이용한 표시 장치
CN101093639A (zh) * 2006-06-22 2007-12-26 Lg.菲利浦Lcd株式会社 有机发光二极管显示器及其驱动方法

Also Published As

Publication number Publication date
US20190356523A1 (en) 2019-11-21
CN110503910A (zh) 2019-11-26
US11012274B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
US10643563B2 (en) Display device
CN110503910B (zh) 一种多路分配器及其控制方法、显示装置
CN110808015B (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109841193B (zh) Oled显示面板及包括该oled显示面板的oled显示装置
US8890790B2 (en) Liquid crystal display device with a reduced fabrication area
US11024245B2 (en) Gate driver and display device using the same
WO2020224422A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US20180144811A1 (en) Shift register units, gate driving circuit and driving methods thereof, and display apparatus
JP2021518967A (ja) シフトレジスタユニット、ゲート駆動回路及び表示装置
US20150332632A1 (en) Display device and method for driving same
US20220036788A1 (en) Shift register and method for driving the same, gate driving circuit, and display apparatus
CN107016970B (zh) Demux电路
JP5719103B2 (ja) 表示装置
CN107358906B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US20170047031A1 (en) Goa circuit based on p-type thin film transistor
CN111445861A (zh) 像素驱动电路及驱动方法、移位寄存器电路、显示装置
US10818259B2 (en) Scanning trigger unit, gate driving circuit and method for driving the same and display apparatus
KR20140147203A (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
CN109389957A (zh) 阵列基板行驱动电路及显示装置
KR20180070219A (ko) 게이트 구동 회로와 이를 이용한 표시장치
CN107393499B (zh) 一种方波削角电路、其驱动方法及显示面板
CN113763902A (zh) 一种16t1c多输出gip电路及其驱动方法
CN106406614A (zh) 一种分时驱动电路及显示面板
KR102199846B1 (ko) 표시장치
US20230343285A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant