CN111145677A - 选择电路及其控制方法以及多路复用电路 - Google Patents
选择电路及其控制方法以及多路复用电路 Download PDFInfo
- Publication number
- CN111145677A CN111145677A CN202010008247.3A CN202010008247A CN111145677A CN 111145677 A CN111145677 A CN 111145677A CN 202010008247 A CN202010008247 A CN 202010008247A CN 111145677 A CN111145677 A CN 111145677A
- Authority
- CN
- China
- Prior art keywords
- control
- circuit
- signal
- output
- boost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/17744—Structural details of routing resources for input/output signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
本公开的实施例提供了一种选择电路及其控制方法和一种多路复用电路。所述选择电路包括:N个控制电路,每个控制电路被配置为在所述控制电路的控制端处信号的控制下将所述控制电路的输入端处的信号提供至所述控制电路的输出端;以及M个升压电路,所述N个控制电路中的M个控制电路的控制端分别连接至所述M个升压电路的输出端,所述M个升压电路的第一输入端连接为分别接收N个控制信号中的M个控制信号,所述M个升压电路的第二输入端连接为分别接收M个升压信号,其中每个升压电路被配置为将接收到的控制信号提供至该升压电路的输出端,并利用接收到的升压信号来提高该升压电路的输出端的电位。
Description
技术领域
本公开涉及显示技术领域,具体涉及一种选择电路及其控制方法和一种多路复用电路。
背景技术
随着显示技术的进步,提出在显示设备中设置选择电路。选择电路将源极驱动IC产生的每一路数据信号复用成多路数据信号后提供给显示面板。通过这种方式可以减少所需的源极驱动IC的数量。但是选择电路的引入可能造成数据信号的衰减,从而影响显示效果。
发明内容
本公开的实施例提供了一种选择电路及其控制方法和一种多路复用电路。
根据本公开的一方面,提供了一种选择电路,包括:
N个控制电路,每个控制电路被配置为在所述控制电路的控制端处信号的控制下将所述控制电路的输入端处的信号提供至所述控制电路的输出端,其中所述N个控制电路的输入端均连接为接收输入信号,所述N个控制电路的输出端连接为分别输出N个输出信号,其中N为大于1的整数;以及
M个升压电路,所述N个控制电路中的M个控制电路的控制端分别连接至所述M个升压电路的输出端,所述M个升压电路的第一输入端连接为分别接收N个控制信号中的M个控制信号,所述M个升压电路的第二输入端连接为分别接收M个升压信号,所述N个控制电路中除了所述M个控制电路以外的控制电路的控制端连接为分别接收所述N个控制信号中除了所述M个控制信号以外的控制信号,其中每个升压电路被配置为将接收到的控制信号提供至该升压电路的输出端,并利用接收到的升压信号来提高该升压电路的输出端的电位,其中M为整数,且1≤M≤N。
例如,M=2,N=2,所述N个控制电路包括第一控制电路和第二控制电路,所述M个升压电路包括第一升压电路和第二升压电路,所述N个控制信号包括第一控制信号和第二控制信号,所述M个升压信号包括第一升压信号和第二升压信号,所述N个输出信号包括第一输出信号和第二输出信号,其中:
所述第一控制电路的控制端连接至所述第一升压电路的输出端,所述第一控制电路的输入端连接为接收所述输入信号,所述第一控制电路的输出端连接为输出所述第一输出信号,所述第一升压电路的第一输入端连接为接收所述第一控制信号,并且所述第一升压电路的第二输入端连接为接收所述第一升压信号;并且
所述第二控制电路的控制端连接至所述第二升压电路的输出端,所述第二控制电路的输入端连接为接收所述输入信号,所述第二控制电路的输出端连接为输出所述第二输出信号,所述第二升压电路的第一输入端连接为接收所述第二控制信号,并且所述第二升压电路的第二输入端连接为接收所述第二升压信号。
例如,M=1,N=2,所述N个控制电路包括第一控制电路和第二控制电路,所述M个升压电路包括第一升压电路,所述N个控制信号包括第一控制信号和第二控制信号,所述M个升压信号包括第一升压信号,所述N个输出信号包括第一输出信号和第二输出信号,其中:
所述第一控制电路的控制端连接至所述第一升压电路的输出端,所述第一控制电路的输入端连接为接收所述输入信号,所述第一控制电路的输出端连接为输出所述第一输出信号,所述第一升压电路的第一输入端连接为接收所述第一控制信号,并且所述第一升压电路的第二输入端连接为接收所述第一升压信号;并且
所述第二控制电路的控制端连接至为接收所述第二控制信号,所述第二控制电路的输入端连接为接收所述输入信号,所述第二控制电路的输出端连接为输出所述第二输出信号。
例如,M=1,N=2,所述N个控制电路包括第一控制电路和第二控制电路,所述M个升压电路包括第二升压电路,所述N个控制信号包括第一控制信号和第二控制信号,所述M个升压信号包括第二升压信号,所述N个输出信号包括第一输出信号和第二输出信号,其中:
所述第一控制电路的控制端连接为接收所述第一控制信号,所述第一控制电路的输入端连接为接收所述输入信号,所述第一控制电路的输出端连接为输出所述第一输出信号;并且
所述第二控制电路的控制端连接至所述第二升压电路的输出端,所述第二控制电路的输入端连接为接收所述输入信号,所述第二控制电路的输出端连接为输出所述第二输出信号,所述第二升压电路的第一输入端连接为接收所述第二控制信号,并且所述第二升压电路的第二输入端连接为接收所述第二升压信号。
例如,所述第一升压电路包括:
第一晶体管,所述第一晶体管的栅极和第一极连接为接收所述第一控制信号,所述第一晶体管的第二极连接至所述第一控制电路的控制端;
第二晶体管,所述第二晶体管的栅极连接为接收所述第二控制信号,所述第二晶体管的第一极连接为接收所述第一控制信号,所述第二晶体管的第二极连接至所述第一控制电路的控制端;以及
第一电容,所述第一电容的第一端连接至所述第一控制电路的控制端,所述第一电容的第二端连接为接收所述第一升压信号。
例如,所述第二升压电路包括:
第三晶体管,所述第三晶体管的栅极和第一极连接为接收所述第二控制信号,所述第三晶体管的第二极连接至所述第二控制电路的控制端;
第四晶体管,所述第四晶体管的栅极连接为接收所述第一控制信号,所述第四晶体管的第一极连接为接收所述第二控制信号,所述第四晶体管的第二极连接至所述第二控制电路的控制端;以及
第二电容,所述第二电容的第一端连接至所述第二控制电路的控制端,所述第二电容的第二端连接为接收所述第二升压信号。
例如,所述第一控制电路包括第五晶体管,所述第五晶体管的栅极为所述第一控制电路的控制端,所述第五晶体管的第一极为所述第一控制电路的输入端,所述第五晶体管的第二极为所述第一控制电路的输出端;并且
所述第二控制电路包括第六晶体管,所述第六晶体管的栅极为所述第二控制电路的控制端,所述第六晶体管的第一极为所述第二控制电路的输入端,所述第六晶体管的第二极为所述第二控制电路的输出端。
根据本公开的另一方面,提供了一种多路复用电路,包括上述选择电路。
例如,在每个选择电路中N=M=2;或者,
在两个所述选择电路中N=2,M=1,所述两个选择电路中的一个具有第一升压电路,另一个具有第二升压电路,所述两个选择电路的第一控制电路共用所述第一升压电路,所述两个选择电路的第二控制电路共用所述第二升压电路。
根据本公开的又一方面,提供了一种上述选择电路的控制方法,包括:
向所述选择电路施加N个控制信号和M个升压信号,每个升压电路接收其中一个控制信号和其中一个升压信号,将接收到的控制信号提供至与该升压电路连接的控制电路的控制端,并在接收到的控制信号的有效电平期间利用接收到的升压信号来提高与该升压电路连接的控制电路的控制端的电位;以及
向所述选择电路施加输入信号,每个控制电路在该控制电路的控制端处信号的控制下将该控制电路的输入端处的信号提供至所述该控制电路的输出端。
附图说明
图1示出了一种选择电路的电路图。
图2示出了根据本公开实施例的选择电路的框图。
图3示出了根据本公开一实施例的选择电路的电路图。
图4示出了根据本公开另一实施例的选择电路的电路图。
图5示出了根据本公开又一实施例的选择电路的电路图。
图6示出了根据本公开一实施例的多路复用电路的电路图。
图7示出了根据本公开另一实施例的多路复用电路的电路图。
图8示出了根据本公开实施例的显示设备的框图。
图9示出了根据本公开实施例的选择电路的控制方法的流程图。
图10示出了根据本公开实施例的选择电路的信号时序图。
图11示出了根据本公开实施例的选择电路的控制电路中的晶体管的栅源电压与电流之间的关系的曲线图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整的描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部。基于所描述的本公开实施例,本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。应注意,贯穿附图,相同的元素由相同或相近的附图标记来表示。在以下描述中,一些具体实施例仅用于描述目的,而不应该理解为对本公开有任何限制,而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时,将省略常规结构或配置。应注意,图中各部件的形状和尺寸不反映真实大小和比例,而仅示意本公开实施例的内容。
除非另外定义,本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性,而只是用于区分不同的组成部分。
此外,在本公开实施例的描述中,术语“相连”或“连接至”可以是指两个组件直接连接,也可以是指两个组件之间经由一个或多个其他组件相连。此外,这两个组件可以通过有线或无线方式相连或相耦合。
本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。例如,本公开实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的开关薄膜晶体管的源极、漏极是对称的,所以其源极、漏极可以互换。在本公开实施例中,将源极和漏极中的一个称为第一极,将源极和漏极中的另一个称为第二极。在以下示例中以N型薄膜晶体管为例进行描述。本公开实施例可以应用于P型薄膜晶体管的情况。
本公开实施例中所谓的升压电路提高控制端的电位,指的是提高控制端处的有效电平值的幅值,例如对于以高电平作为有效电平的N型晶体管来说,所谓升压电路提高该晶体管的控制端的电位指的是将控制端的高电平的幅值增大,例如将+20V的电位变为+40V,对于以低电平作为有效电平的P型晶体管来说,所谓升压电路提高该晶体管的控制端的电位指的是将控制端的低电平的幅值增大,例如将-20V的电位变为-40V。
图1示出了一种多路复用电路的电路图。如图1所示,多路复用电路100中,复用单元MUX1和MUX2中的每一个包括晶体管MO和晶体管ME,其中晶体管MO的栅极连接为接收控制信号SO,晶体管ME的栅极连接为接收控制信号SE。当控制信号SO为高电平时,两个晶体管MO导通,从而将输入信号F1提供至数据线D1并将输入信号F2提供至数据线D3;当控制信号SE为高电平时,两个晶体管ME导通,从而将输入信号F1提供至数据线D2并将输入信号F2提供至数据线D4。
在图1的示例中,由于晶体管MO的栅极电压始终等于控制信号SO的电平,晶体管ME的栅极电压始终等于控制信号SE的电平,会存在以下情况:控制信号SO和SE的电平不够高,从而使晶体管MO和ME无法充分导通。在这种情况下,经过晶体管MO和ME的电流较小,以至于晶体管MO和ME的输出端相对于输入端存在明显信号衰减,进而使得数据线D1至D4上的信号相对于输入信号F1和F2产生明显衰减,从而影响显示。
图2示出了根据本公开实施例的选择电路的框图。
如图2所示,选择电路200包括N个控制电路210_1,210_2,...,210_N和M个升压电路220_1,220_2,...220_M,其中N为大于1的整数,M为整数且1≤M≤N。
每个控制电路210_1,210_2,...,210_N均具有控制端、输入端和输出端。如图2所示,每个控制电路210_1,210_2,...,210_N的输入端均连接为接收输入信号IN。N个控制电路的控制端连接为分别接收N个控制信号,例如控制电路210_1的控制端G1(在图2中经由升压电路220_1)连接为接收控制信号Ctr1,控制电路210_2的控制端G2(在图2中经由升压电路220_2)连接为接收控制信号Ctr2,以此类推,控制电路210_N的控制端GN连接为接收控制信号CtrN。N个控制电路的输出端连接为分别输出N个输出信号,例如控制电路210_1的输出端连接为输出输出信号OUT1,控制电路210_2的输出端连接为输出输出信号OUT2,以此类推。
每个控制电路可以在其控制端处信号的控制下将其输入端处的信号提供至其输出端,例如控制电路210_1可以在控制端G1处信号的控制下将其输入端处的信号(即,输入信号IN)提供至其输出端以产生输出信号OUT1,控制电路210_2可以在控制端G2处信号的控制下将其输入端处的信号(即,输入信号IN)提供至其输出端以产生输出信号OUT2,以此类推。
N个控制电路210_1,210_2,...,210_N中的M个控制电路的控制端分别连接至M个升压电路220_1,220_2,...220_M的输出端,M个升压电路220_1,220_2,...220_M的第一输入端连接为分别接收所述N个控制信号中的M个控制信号,M个升压电路220_1,220_2,...220_M的第二输入端连接为分别接收M个升压信号。例如控制电路210_1的控制端G1连接至升压电路220_1的输出端,升压电路220_1的第一输入端连接为接收控制信号Ctr1,升压电路220_1的第二输入端连接为接收升压信号Bst1;控制电路210_2的控制端G2连接至升压电路220_2的输出端,升压电路220_2的第一输入端连接为接收控制信号Ctr2,升压电路220_2的第二输入端连接为接收升压信号Bst2,以此类推。虽然在图2的示例将N个控制电路210_1,210_2,...,210_N中的前M个控制电路设置为连接有升压电路,然而本公开的实施例不限于此,可以选择N个控制电路中的后M个控制电路来连接升压电路,当然也可以根据需要任意选择的M个控制电路来连接升压电路。
每个升压电路可以将接收到的控制信号提供至与该升压电路连接的控制电路的控制端,并利用接收到的升压信号来提高与该升压电路连接的控制电路的控制端的电位。例如,升压电路220_1可以将控制信号Ctr1提供至控制电路210_1的控制端G1,并利用升压信号Bst1来提高G1控制端的电位;升压电路220_2可以将控制信号Ctr2提供至控制电路210_2的控制端G2,并利用升压信号Rst2来提高G2控制端的电位;以此类推。
本公开的实施例通过为选择电路中的控制电路设置升压电路,能够将控制信号的电位提供至控制电路的控制端,并在此基础上进一步提高控制电路的控制端的电位,从而增大经过控制电路的电流,进而减小控制电路的输出端相对于输入端的信号衰减。
图3示出了根据本公开一实施例的选择电路的电路图。图3以N=M=2为例对选择电路的结构进行了说明。以上参考图2对于选择电路200的描述同样适用于选择电路300。
如图3所示,选择电路300包括第一控制电路310_1、第二控制电路310_2、第一升压电路320_1和第二升压电路320_2。
第一控制电路310_1的控制端G1连接至第一升压电路320_1的输出端。第一控制电路310_1的输入端连接为接收输入信号IN。第一控制电路310_1的输出端连接为输出第一输出信号OUT1。第一升压电路320_1的第一输入端连接为接收第一控制信号Ctr1,第一升压电路320_1的第二输入端连接为接收第一升压信号Bst1。
第二控制电路310_2的控制端G2连接至第二升压电路320_2的输出端。第二控制电路310_2的输入端连接为接收输入信号IN。第二控制电路320_2的输出端连接为输出第二输出信号OUT2。第二升压电路320_2的第一输入端连接为接收第二控制信号Ctr2,第二升压电路320_2的第二输入端连接为接收第二升压信号Bst2。
在一些实施例中,如图3所示,第一升压电路320_1可以包括第一晶体管M1、第二晶体管M2和第一电容C1。第一晶体管M1的栅极和第一极连接为接收第一控制信号Ctr1,第一晶体管M1的第二极连接至第一控制电路310_1的控制端G1。第二晶体管M2的栅极连接为接收第二控制信号Ctr2,第二晶体管M2的第一极连接为接收第一控制信号Ctr1,第二晶体管M2的第二极连接至第一控制电路310_1的控制端G1。第一电容C1的第一端连接至第一控制电路310_1的控制端G1,第一电容C1的第二端连接为接收第二升压信号Bst1。
在一些实施例中,如图3所示,第二升压电路320_2可以包括第三晶体管M3、第四晶体管M4和第二电容C2。第三晶体管M3的栅极和第一极连接为接收第二控制信号Ctr2,第三晶体管M3的第二极连接至第二控制电路310_2的控制端G2。第四晶体管M4的栅极连接为接收第一控制信号Ctr1,第四晶体管M4的第一极连接为接收第二控制信号Ctr2,第四晶体管M4的第二极连接至第二控制电路310_2的控制端G2。第二电容C2的第一端连接至第二控制电路310_2的控制端G2,第二电容C2的第二端连接为接收第二升压信号Bst2。
在一些实施例中,如图3所示,第一控制电路310_1包括第五晶体管M5,第二控制电路310_2包括第六晶体管M6。第五晶体管M5的栅极作为第一控制电路310_1的控制端G1。第五晶体管M5的第一极作为第一控制电路310_1的输入端连接为接收输入信号IN。第五晶体管M5的第二极作为第一控制电路310_1的输出端连接为输出第一输出信号OUT1。类似地,第六晶体管M6的栅极作为第二控制电路310_2的控制端G2。第六晶体管M6的第一极作为第二控制电路310_2的输入端连接为接收输入信号IN。第六晶体管M6的第二极作为第二控制电路310_2的输出端连接为输出第二输出信号OUT2。
虽然上文以M=N=2为例进行了说明,然而本公开的实施例不限于此,M和N的值是可以根据需要来设置的,例如可以设置成M=N=3,在这种情况下,每个选择电路包括三个控制电路和分别与这三个控制电路相连的三个升压电路,相应地设置三个控制信号和三个升压信号,按照类似于上述的方式来与三个控制电路和三个升压电路连接,在此不再赘述。
图4示出了根据本公开另一实施例的选择电路的电路图。
如图4所示,选择电路400包括第一控制电路410_1、第二控制电路410_2和第一升压电路420_1。
第一控制电路410_1的控制端G1连接至第一升压电路420_1的输出端。第一控制电路410_1的输入端连接为接收输入信号IN。第一控制电路410_1的输出端连接为输出第一输出信号OUT1。第一升压电路420_1的第一输入端连接为接收第一控制信号Ctr1,第一升压电路420_1的第二输入端连接为接收第一升压信号Bst1。
第二控制电路410_2的控制端G2连接为接收第二控制信号Ctr2。第二控制电路410_2的输入端连接为接收输入信号IN。第二控制电路410_2的输出端连接为输出第二输出信号OUT2。
如图4所示,第一控制电路410_1、第二控制电路410_2和第一升压电路420_1可以分别与上述第一控制电路310_1、第二控制电路310_2和第一升压电路320_1具有类似的电路结构。例如,第一控制电路410_1包括第五晶体管M5,第二控制电路410_2包括第六晶体管M6,第一升压电路420_1包括第一晶体管M1、第二晶体管M2和第一电容C1,在此不再赘述。
图5示出了根据本公开又一实施例的选择电路的电路图。
如图5所示,选择电路500包括第一控制电路510_1、第二控制电路510_2和第二升压电路520_2。
第一控制电路510_1的控制端G1连接为接收第一控制信号Ctr1。第一控制电路510_1的输入端连接为接收输入信号IN。第一控制电路510_1的输出端连接为输出第一输出信号OUT1。
第二控制电路510_2的控制端G2连接至第二升压电路520_2的输出端。第二控制电路510_2的输入端连接为接收输入信号IN。第二控制电路510_2的输出端连接为输出第二输出信号OUT2。第二升压电路520_2的第一输入端连接为接收第二控制信号Ctr2,第二升压电路520_2的第二输入端连接为接收第二升压信号Bst2。
如图5所示,第一控制电路510_1、第二控制电路510_2和第二升压电路520_2可以分别与上述第一控制电路310_1、第二控制电路310_2和第二升压电路320_2具有类似的电路结构。例如,第一控制电路510_1包括第五晶体管M5,第二控制电路510_2包括第六晶体管M6,第二升压电路520_2包括第三晶体管M3、第四晶体管M4和第二电容C2,在此不再赘述。
图6示出了根据本公开一实施例的多路复用电路的电路图。该多路复用电路600可以包括上述任意实施例的选择电路。
如图6所示,多路复用电路600包括第一选择电路610和第二选择电路620。在图6的示例中,第一选择电路610和第二选择电路620中的每一个可以由上述选择电路300来实现。
第一选择电路610的输入信号可以为第一输入信号F1。第一选择电路610的第一输出信号可以被提供至第一数据线D1以向其提供第一路数据信号。第一选择电路610的第二输出信号可以被提供至至第二数据线D2以向其提供第二路数据信号。
第二选择电路620的输入信号可以为第二输入信号F2。第二选择电路620的第一输出信号可以被提供至第三数据线D3以向其提供第三路数据信号。第二选择电路620的第二输出信号可以被提供至第四数据线D4以向其提供第四路数据信号。
第一选择电路610和第二选择电路620的第一控制信号端被配置为接收第一控制信号Ctr1。第一选择电路610和第二选择电路620的第二控制信号端被配置为接收第二控制信号Ctr2。第一选择电路610和第二选择电路620的第一升压信号端被配置为接收第一升压信号Bst1。第一选择电路610和第二选择电路620的第二升压信号端被配置为接收第二升压信号Bst2。
图7示出了根据本公开另一实施例的多路复用电路的电路图。该多路复用电路700可以包括上述任意实施例的选择电路。例如可以使至少两个所述选择电路中N大于M,并在所述至少两个选择电路之间共用升压电路。
如图7所示,多路复用电路700包括第一选择电路710和第二选择电路720。在图7的示例中,第一选择电路710由上述选择电路400来实现,第二选择电路720由上述选择电路500来实现。
在图7中,第一选择电路710包括第一控制电路711_1、第二控制电路711_2和第一升压电路712_1。第一控制电路711_1的控制端G1连接至第一升压电路712_1的输出端。第一控制电路711_1的输入端连接为接收第一输入信号F1。第一控制电路711_1的输出端连接为输出第一输出信号。第一升压电路712_1的第一输入端连接为接收第一控制信号Ctr1,第一升压电路712_1的第二输入端连接为接收第一升压信号Bst1。第二控制电路711_2的控制端G2连接为接收第二控制信号Ctr2。第二控制电路711_2的输入端连接为接收第一输入信号F1。第二控制电路711_2的输出端连接为输出第二输出信号。第一选择电路710基于第一输入信号F1产生的第一输出信号和第二输出信号被分别提供至第一数据线D1和第二数据线D2。
第二选择电路720包括第一控制电路721_1、第二控制电路721_2和第二升压电路722_2。第一控制电路721_1的控制端G1连接为接收第一控制信号Ctr1。第一控制电路721_1的输入端连接为接收第二输入信号F2。第一控制电路721_1的输出端连接为输出第一输出信号。第二控制电路721_2的控制端G2连接至第二升压电路722_2的输出端。第二控制电路721_2的输入端连接为接收第二输入信号F2。第二控制电路721_2的输出端连接为输出第二输出信号。第二升压电路722_2的第一输入端连接为接收第二控制信号Ctr2,第二升压电路722_2的第二输入端连接为接收第二升压信号Bst2。第二选择电路720基于第二输入信号F2产生的第一输出信号和第二输出信号被分别提供至第三数据线D3和第四数据线D4。
在第一选择电路710中,第一控制电路711_1可以包括第五晶体管M5,第二控制电路711_2可以包括第六晶体管M6,第一升压电路712_1可以包括第一晶体管M1、第二晶体管M2和第一电容C1。第一晶体管M1的栅极和第一极连接为接收第一控制信号Ctr1,第一晶体管M1的第二极连接至第一控制电路711_1的控制端G1。第二晶体管M2的栅极连接为接收第二控制信号Ctr2,第二晶体管M2的第一极连接为接收第一控制信号Ctr1,第二晶体管M2的第二极连接至第一控制电路711_1的控制端G1。第一电容C1的第一端连接至第一控制电路711_1的控制端G1,第一电容C1的第二端连接为接收第二升压信号Bst1。第五晶体管M5的栅极作为第一控制电路711_1的控制端G1。第五晶体管M5的第一极作为第一控制电路711_1的输入端连接为接收第一输入信号F1。第五晶体管M5的第二极作为第一控制电路711_1的输出端连接为向第一数据线D1输出第一输出信号。类似地,第六晶体管M6的栅极作为第二控制电路711_2的控制端G2。第六晶体管M6的第一极作为第二控制电路711_2的输入端连接为接收第一输入信号F1。第六晶体管M6的第二极作为第二控制电路711_2的输出端连接为向第二数据线D2输出第二输出信号。
在第二选择电路720中,第一控制电路721_1包括第五晶体管M5,第二控制电路721_2包括第六晶体管M6,第二升压电路722_2包括第三晶体管M3、第四晶体管M4和第二电容C2。第三晶体管M3的栅极和第一极连接为接收第二控制信号Ctr2,第三晶体管M3的第二极连接至第二控制电路721_2的控制端G2。第四晶体管M4的栅极连接为接收第一控制信号Ctr1,第四晶体管M4的第一极连接为接收第二控制信号Ctr2,第四晶体管M4的第二极连接至第二控制电路721_2的控制端G2。第二电容C2的第一端连接至第二控制电路721_2的控制端G2,第二电容C2的第二端连接为接收第二升压信号Bst2。第五晶体管M5的栅极作为第一控制电路721_1的控制端G1。第五晶体管M5的第一极作为第一控制电路721_1的输入端连接为接收第二输入信号F2。第五晶体管M5的第二极作为第一控制电路721_1的输出端连接为向第三数据线D3输出第一输出信号。类似地,第六晶体管M6的栅极作为第二控制电路721_2的控制端G2。第六晶体管M6的第一极作为第二控制电路721_2的输入端连接为接收第二输入信号F2。第六晶体管M6的第二极作为第二控制电路721_2的输出端连接为向第四数据线D4输出第二输出信号。
如图7所示,第一选择电路710的第一控制电路711_1的控制端G1和第二选择电路720的第一控制电路721_1的控制端G1均连接至第一升压电路721_1的输出端,从而使第一选择电路710的第一控制电路711_1和第二选择电路720的第一控制电路721_1可以共用第一升压电路721_1来提高各自控制端G1处的电位。
第一选择电路710的第二控制电路711_2的控制端G2和第二选择电路720的第二控制电路721_2的控制端均连接至第二升压电路722_2的输出端,从而使第一选择电路710的第二控制电路711_2和第二选择电路720的第二控制电路721_2可以共用第二升压电路722_2来提升各自控制端G2处的电位。
在一些实施例中,如图7所示,第一选择电路710中的第五晶体管M5的栅极与第二选择电路720中的第五晶体管M5的栅极至第一升压电路712_1;第一选择电路710中的第六晶体管M6的栅极与第二选择电路720中的第六晶体管M6的栅极连接至第二升压电路722_2的输出端。
通过在至少两个选择电路之间共用升压单元,可以降低电路布线的复杂度,节省空间。在一些实施例中,共用升压电路的两个选择电路可以为相邻的选择电路,以便进一步简化布线。
以上虽然参考图6和图7描述了多路复用电路的示例,然而本公开的实施例不限于此,可以根据需要在多路复用电路中选择电路的数量、结构以及共用升压单元的方式。例如,多路复用电路可以包括一个、三个或更多个选择电路,每个复用电路中可以包括三个或更多个控制电路,并根据需要针对其中一个或更多个控制电路设置升压电路。例如,对于每个复用电路包括三个控制电路的情况,可以使第一选择电路具有第一升压电路,第二选择电路具有第二升压电路,第三选择电路具有第三升压电路,三个选择电路的第一控制电路共用所述第一升压电路,三个第二控制电路共用所述第二升压电路,三个第三控制电路共用所述第三升压电路。在一些实施例中,在多个选择电路之间共用升压电路的情况下,可以根据需要将升压电路划分到不同的选择电路中。例如可以将图7中的第二升压电路看作是第一选择电路710的一部分,这相当于多路复用电路700包括了一个具有两个升压电路的选择电路和一个不具有任何升压电路的选择电路,后者共享了前者的两个升压电路。
图8示出了根据本公开实施例的显示设备的框图。该显示设备可以包括上述任意实施例的多路复用电路。
如图8所示,显示设备800包括至少一个多路复用电路810,该多路复用电路810可以由上述任意实施例的多路复用电路来实现,例如多路复用电路600或700。
显示设备800还可以包括与多路复用电路810连接的驱动电路820。驱动电路820可以向多路复用电路810中每个选择电路提供控制信号、升压信号和输入信号。例如分别向多个选择电路的输入信号端提供输入信号F1,F2,F3,...,分别向每个选择电路的N个控制信号端提供控制信号Ctr1,Ctr2,...,CtrN(在图8中由Ctr表示),分别向每个选择电路的M个控制信号端提供升压信号Bst1,Bst2,...,BstM(在图8中由Bst表示)。
显示设备800还可以包括显示面板830。显示面板830可以通过多条数据线D1,D2,...,D3分别接收所述多路复用电路中每个选择电路的输出信号。
例如,如图8所示驱动电路820产生三路数据信号作为输入信号F1、F2和F3提供给多路复用电路810,多路复用电路810在控制信号Ctr和升压信号Bst的作用下将输入信号F1、F2和F3复用成六路数据信号并分别输出至数据线D1至D6,从而提供给显示面板830上的不同像素列以驱动其进行显示。
图9示出了根据本公开实施例的选择电路的驱动方法的流程图。该方法适用于上述任意实施例的选择电路。
在步骤S910,向所述选择电路施加N个控制信号和M个升压信号,每个升压电路接收其中一个控制信号和其中一个升压信号,将接收到的控制信号提供至与该升压电路连接的控制电路的控制端,并在接收到的控制信号的有效电平期间利用接收到的升压信号来提高与该升压电路连接的控制电路的控制端的电位。
在步骤S920,向所述选择电路施加输入信号,每个控制电路在该控制电路的控制端处信号的控制下将该控制电路的输入端处的信号提供至所述该控制电路的输出端。
图10示出了根据本公开实施例的选择电路的信号时序图。该方法适用于上述任意实施例的选择电路。下面结合图3的选择电路300对图10的信号时序进行说明。
在时段P1,第一控制信号Ctr1为高电平,第二控制信号Ctr2为低电平。
在时段P1的第一子时段P11,第一升压信号Bst1为低电平,第一晶体管M1和第四晶体管M4导通,第二晶体管M2和第三晶体管M3关断,从而将第一控制信号Ctr1的高电平(例如电平V1)提供至第五晶体管M5的栅极G1,将第二控制信号Ctr2的低电平提供至第六晶体管M6的栅极G2。第五晶体管M5的栅极G1的高电平使第五晶体管M5导通,从而将输入信号IN提供至第五晶体管M5的第二极以作为第一输出信号OUT1输出。第六晶体管M6的栅极G2的低电平使第六晶体管M6关断。
在时段P1的第二子时段P12,第一升压信号Bst1从低电平变为高电平(例如电平V2),由于第一电容C1的自举作用,使得第五晶体管M5的栅极G1的电位进一步提高(例如提高到V1+V2)。可以看出,相比于第一控制信号的高电平值V1,第五晶体管M5的栅极G1电位被提高,使得通过第五晶体管M5的电流增大,从而可以减小输出信号OUT1相对于输入信号IN的衰减。可以通过调节第一电容C1来调节第五晶体管M5的栅极G1的电位提高值。在一些实施例中,也可以通过调整第一升压信号的高电平值(例如V2)来调节第五晶体管M5的栅极G1的电位提高值。
在时段P2,第一控制信号Ctr1为低电平,第二控制信号Ctr2为高电平。
在时段P2的第一子时段P21,第二升压信号Bst2为低电平,第一晶体管M1和第四晶体管M4导通,第二晶体管M2和第三晶体管M3关断,从而将第一控制信号Ctr1的低电平提供至第五晶体管M5的栅极G1,将第二控制信号Ctr2的高电平(例如电平V1)提供至第六晶体管M6的栅极G2。第五晶体管M5的栅极G1的低电平使第五晶体管M5关断。第六晶体管M6的栅极G2的高电平使第六晶体管M6导通,从而将输入信号IN提供至第六晶体管M6的第二极以作为第二输出信号OUT2输出。
在时段P2的第二子时段P22,第二升压信号Bst2从低电平变为高电平(例如电平V2),由于第二电容C2的自举作用,使得第六晶体管M6的栅极G2的电位进一步提高(例如提高到V1+V2)。可以通过调节第一电容C2来调节第六晶体管M6的栅极G2的电位提高值。在一些实施例中,也可以通过调整第二升压信号的高电平值(例如V2)来调节第六晶体管M6的栅极G2的电位提高值。可以看出,相比于第一控制信号的高电平值V1,第六晶体管M6的栅极G2的电位被提高,使得通过第六晶体管M6的电流增大,从而可以减小第二输出信号OUT2相对于输入信号IN的衰减。
在一些实施例中,第一升压信号Bst1在第一控制信号Ctr1为高电平的时段的至少一部分中为高电平,第二升压信号Bst2在第二控制信号Ctr1为高电平的时段的至少一部分中为高电平。例如,如图10所示,可以使第一升压控制信号Bst1的高电平持续时间是第一控制信号Ctr1的高电平持续时间的大致一半,第一升压信号Bst1在第一控制信号Ctr1变为高电平一段时间之后再变为高电平,并且与第一控制信号Ctr1同时变为低电平。也就是说,可以将第一时段P1的前半部作为第一子时段P11,后半部作为第二子时段P22。第二升压信号Bst2以类似的方式设置。通过这种方式,使得节点G1和G2能够在被相应的控制信号充电到充分水平之后,再被相应的升压信号提升,从而达到期望的电压水平。然而本公开的实施例不限于此,升压信号和控制信号的关系可以根据需要来设置,只要第一升压信号Bst1的高电平持续时间落入第一控制信号Ctr1的高电平持续时间之内并且比第一控制信号Ctr1的高电平持续时间短,从而使第一升压电路320_1能够在节点G1为高电平期间利用第一升压信号Bst1将节点G的电位进一步提高,并且类似地第二升压信号Bst2的高电平持续时间落入第二控制信号Ctr2的高电平持续时间之内并且比第二控制信号Ctr1处第二控制信号的高电平持续时间短。
上文虽然以图3的选择电路300为例对信号时序进行了说明,然而本公开的实施例不限于此。选择电路400可以具有类似的信号时序。也可以根据需要来设置控制信号和升压信号的幅度、相位和占空比。例如,可以将各个控制信号和升压信号的高电平设置在16V至30V范围内,低电平设置在-15V至-8V的范围内。例如,可以将各个控制信号和升压信号的高电平值设置为20V,低电平值设置为-8V。那么,升压电路可以将控制端处的电位提升至40V。
图11示出了根据本公开实施例的选择电路的控制电路中的晶体管的栅源电压与电流之间的关系的曲线图。该曲线图适用于上述任意实施例的选择电路中的控制电路的第五晶体管和第六晶体管,例如上述第五晶体管M5和第六晶体管M6。
从图11中可以看出,随着第五晶体管的栅源电压Vg(栅极与源极之间的电压差)的增大,流过第五晶体管的电流Id明显增大。随着栅源电压从15V增大到20V,电流Id从0.84毫安增大到2.04毫安,提升了140%。可见,本公开的实施例通过增大第五晶体管M5和第六晶体管M6的栅极电压,能够有效增大流经第五晶体管M5和第六晶体管M6的电流,从而起到降低信号输出端处的信号衰减的作用。
本领域的技术人员可以理解,上面所描述的实施例都是示例性的,并且本领域的技术人员可以对其进行改进,各种实施例中所描述的结构在不发生结构或者原理方面的冲突的情况下可以进行自由组合。
在详细说明本公开的较佳实施例之后,熟悉本领域的技术人员可清楚的了解,在不脱离随附权利要求的保护范围与精神下可进行各种变化与改变,且本公开亦不受限于说明书中所举示例性实施例的实施方式。
Claims (10)
1.一种选择电路,包括:
N个控制电路,每个控制电路被配置为在所述控制电路的控制端处信号的控制下将所述控制电路的输入端处的信号提供至所述控制电路的输出端,其中所述N个控制电路的输入端均连接为接收输入信号,所述N个控制电路的输出端连接为分别输出N个输出信号,其中N为大于1的整数;以及
M个升压电路,所述N个控制电路中的M个控制电路的控制端分别连接至所述M个升压电路的输出端,所述M个升压电路的第一输入端连接为分别接收N个控制信号中的M个控制信号,所述M个升压电路的第二输入端连接为分别接收M个升压信号,所述N个控制电路中除了所述M个控制电路以外的控制电路的控制端连接为分别接收所述N个控制信号中除了所述M个控制信号以外的控制信号,其中每个升压电路被配置为将接收到的控制信号提供至该升压电路的输出端,并利用接收到的升压信号来提高该升压电路的输出端的电位,其中M为整数,且1≤M≤N。
2.根据权利要求1所述的选择电路,其中,M=2,N=2,所述N个控制电路包括第一控制电路和第二控制电路,所述M个升压电路包括第一升压电路和第二升压电路,所述N个控制信号包括第一控制信号和第二控制信号,所述M个升压信号包括第一升压信号和第二升压信号,所述N个输出信号包括第一输出信号和第二输出信号,其中:
所述第一控制电路的控制端连接至所述第一升压电路的输出端,所述第一控制电路的输入端连接为接收所述输入信号,所述第一控制电路的输出端连接为输出所述第一输出信号,所述第一升压电路的第一输入端连接为接收所述第一控制信号,并且所述第一升压电路的第二输入端连接为接收所述第一升压信号;并且
所述第二控制电路的控制端连接至所述第二升压电路的输出端,所述第二控制电路的输入端连接为接收所述输入信号,所述第二控制电路的输出端连接为输出所述第二输出信号,所述第二升压电路的第一输入端连接为接收所述第二控制信号,并且所述第二升压电路的第二输入端连接为接收所述第二升压信号。
3.根据权利要求1所述的选择电路,其中,M=1,N=2,所述N个控制电路包括第一控制电路和第二控制电路,所述M个升压电路包括第一升压电路,所述N个控制信号包括第一控制信号和第二控制信号,所述M个升压信号包括第一升压信号,所述N个输出信号包括第一输出信号和第二输出信号,其中:
所述第一控制电路的控制端连接至所述第一升压电路的输出端,所述第一控制电路的输入端连接为接收所述输入信号,所述第一控制电路的输出端连接为输出所述第一输出信号,所述第一升压电路的第一输入端连接为接收所述第一控制信号,并且所述第一升压电路的第二输入端连接为接收所述第一升压信号;并且
所述第二控制电路的控制端连接至为接收所述第二控制信号,所述第二控制电路的输入端连接为接收所述输入信号,所述第二控制电路的输出端连接为输出所述第二输出信号。
4.根据权利要求1所述的选择电路,其中,M=1,N=2,所述N个控制电路包括第一控制电路和第二控制电路,所述M个升压电路包括第二升压电路,所述N个控制信号包括第一控制信号和第二控制信号,所述M个升压信号包括第二升压信号,所述N个输出信号包括第一输出信号和第二输出信号,其中:
所述第一控制电路的控制端连接为接收所述第一控制信号,所述第一控制电路的输入端连接为接收所述输入信号,所述第一控制电路的输出端连接为输出所述第一输出信号;并且
所述第二控制电路的控制端连接至所述第二升压电路的输出端,所述第二控制电路的输入端连接为接收所述输入信号,所述第二控制电路的输出端连接为输出所述第二输出信号,所述第二升压电路的第一输入端连接为接收所述第二控制信号,并且所述第二升压电路的第二输入端连接为接收所述第二升压信号。
5.根据权利要求2或3所述的选择电路,其中,所述第一升压电路包括:
第一晶体管,所述第一晶体管的栅极和第一极连接为接收所述第一控制信号,所述第一晶体管的第二极连接至所述第一控制电路的控制端;
第二晶体管,所述第二晶体管的栅极连接为接收所述第二控制信号,所述第二晶体管的第一极连接为接收所述第一控制信号,所述第二晶体管的第二极连接至所述第一控制电路的控制端;以及
第一电容,所述第一电容的第一端连接至所述第一控制电路的控制端,所述第一电容的第二端连接为接收所述第一升压信号。
6.根据权利要求2或4所述的选择电路,其中,所述第二升压电路包括:
第三晶体管,所述第三晶体管的栅极和第一极连接为接收所述第二控制信号,所述第三晶体管的第二极连接至所述第二控制电路的控制端;
第四晶体管,所述第四晶体管的栅极连接为接收所述第一控制信号,所述第四晶体管的第一极连接为接收所述第二控制信号,所述第四晶体管的第二极连接至所述第二控制电路的控制端;以及
第二电容,所述第二电容的第一端连接至所述第二控制电路的控制端,所述第二电容的第二端连接为接收所述第二升压信号。
7.根据权利要求2至4中任一项所述的选择电路,其中,
所述第一控制电路包括第五晶体管,所述第五晶体管的栅极为所述第一控制电路的控制端,所述第五晶体管的第一极为所述第一控制电路的输入端,所述第五晶体管的第二极为所述第一控制电路的输出端;并且
所述第二控制电路包括第六晶体管,所述第六晶体管的栅极为所述第二控制电路的控制端,所述第六晶体管的第一极为所述第二控制电路的输入端,所述第六晶体管的第二极为所述第二控制电路的输出端。
8.一种多路复用电路,包括至少一个根据权利要求1至7中任一项所述的选择电路。
9.根据权利要求8所述的多路复用电路,其中,
在每个选择电路中N=M=2;或者,
在两个所述选择电路中N=2,M=1,所述两个选择电路中的一个具有第一升压电路,另一个具有第二升压电路,所述两个选择电路的第一控制电路共用所述第一升压电路,所述两个选择电路的第二控制电路共用所述第二升压电路。
10.一种根据权利要求1至7所述的选择电路的控制方法,包括:
向所述选择电路施加N个控制信号和M个升压信号,每个升压电路接收其中一个控制信号和其中一个升压信号,将接收到的控制信号提供至与该升压电路连接的控制电路的控制端,并在接收到的控制信号的有效电平期间利用接收到的升压信号来提高与该升压电路连接的控制电路的控制端的电位;以及
向所述选择电路施加输入信号,每个控制电路在该控制电路的控制端处信号的控制下将该控制电路的输入端处的信号提供至所述该控制电路的输出端。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010008247.3A CN111145677A (zh) | 2020-01-03 | 2020-01-03 | 选择电路及其控制方法以及多路复用电路 |
PCT/CN2020/140838 WO2021136267A1 (zh) | 2020-01-03 | 2020-12-29 | 选择电路及其控制方法以及多路复用电路 |
US17/309,849 US11804843B2 (en) | 2020-01-03 | 2020-12-29 | Selection circuit and method for controlling the same, and multiplexing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010008247.3A CN111145677A (zh) | 2020-01-03 | 2020-01-03 | 选择电路及其控制方法以及多路复用电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111145677A true CN111145677A (zh) | 2020-05-12 |
Family
ID=70523639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010008247.3A Pending CN111145677A (zh) | 2020-01-03 | 2020-01-03 | 选择电路及其控制方法以及多路复用电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11804843B2 (zh) |
CN (1) | CN111145677A (zh) |
WO (1) | WO2021136267A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111554237A (zh) * | 2020-06-10 | 2020-08-18 | 京东方科技集团股份有限公司 | 复用电路、方法、复用模组和显示装置 |
WO2021136267A1 (zh) * | 2020-01-03 | 2021-07-08 | 京东方科技集团股份有限公司 | 选择电路及其控制方法以及多路复用电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101078846A (zh) * | 2006-05-23 | 2007-11-28 | 三星电子株式会社 | 显示装置 |
CN103404028A (zh) * | 2011-02-24 | 2013-11-20 | 德克萨斯仪器股份有限公司 | 高速高压多路复用器 |
US20160293093A1 (en) * | 2015-03-30 | 2016-10-06 | Samsung Display Co., Ltd. | Demultiplexer and display device including the same |
WO2018190245A1 (ja) * | 2017-04-10 | 2018-10-18 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
CN110503910A (zh) * | 2018-05-17 | 2019-11-26 | 京东方科技集团股份有限公司 | 一种多路分配器及其控制方法、显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6757353B2 (ja) * | 2018-03-28 | 2020-09-16 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
CN111145677A (zh) * | 2020-01-03 | 2020-05-12 | 京东方科技集团股份有限公司 | 选择电路及其控制方法以及多路复用电路 |
-
2020
- 2020-01-03 CN CN202010008247.3A patent/CN111145677A/zh active Pending
- 2020-12-29 WO PCT/CN2020/140838 patent/WO2021136267A1/zh active Application Filing
- 2020-12-29 US US17/309,849 patent/US11804843B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101078846A (zh) * | 2006-05-23 | 2007-11-28 | 三星电子株式会社 | 显示装置 |
CN103404028A (zh) * | 2011-02-24 | 2013-11-20 | 德克萨斯仪器股份有限公司 | 高速高压多路复用器 |
US20160293093A1 (en) * | 2015-03-30 | 2016-10-06 | Samsung Display Co., Ltd. | Demultiplexer and display device including the same |
WO2018190245A1 (ja) * | 2017-04-10 | 2018-10-18 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
CN110503910A (zh) * | 2018-05-17 | 2019-11-26 | 京东方科技集团股份有限公司 | 一种多路分配器及其控制方法、显示装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021136267A1 (zh) * | 2020-01-03 | 2021-07-08 | 京东方科技集团股份有限公司 | 选择电路及其控制方法以及多路复用电路 |
US11804843B2 (en) | 2020-01-03 | 2023-10-31 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Selection circuit and method for controlling the same, and multiplexing circuit |
CN111554237A (zh) * | 2020-06-10 | 2020-08-18 | 京东方科技集团股份有限公司 | 复用电路、方法、复用模组和显示装置 |
CN111554237B (zh) * | 2020-06-10 | 2021-10-15 | 京东方科技集团股份有限公司 | 复用电路、方法、复用模组和显示装置 |
WO2021249130A1 (zh) * | 2020-06-10 | 2021-12-16 | 京东方科技集团股份有限公司 | 复用电路、方法、复用模组和显示装置 |
US11929022B2 (en) | 2020-06-10 | 2024-03-12 | Hefei Boe Joint Technology Co., Ltd. | Multiplexing circuitry, multiplexing method, multiplexing module, and display device |
Also Published As
Publication number | Publication date |
---|---|
US11804843B2 (en) | 2023-10-31 |
WO2021136267A1 (zh) | 2021-07-08 |
US20220311442A1 (en) | 2022-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110176204B (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
US7808302B2 (en) | Type of charge pump apparatus and power source circuit | |
CN109920380B (zh) | 移位寄存器单元、栅极驱动电路及其控制方法和显示装置 | |
US20170004771A1 (en) | Emission driver and display device including the same | |
CN109658888B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
US8699656B2 (en) | Shift register | |
EP3843073A1 (en) | Emission driver | |
WO2021136267A1 (zh) | 选择电路及其控制方法以及多路复用电路 | |
CN110189694B (zh) | 移位寄存器单元及其驱动方法以及栅极驱动电路 | |
CN112542131A (zh) | 发光驱动器和具有发光驱动器的显示装置 | |
US20050012542A1 (en) | Power supply | |
KR20060044893A (ko) | 구동 회로 | |
JPH02282788A (ja) | 表示駆動回路 | |
JP2008301647A (ja) | 電圧発生回路およびそれを備える画像表示装置 | |
KR102043135B1 (ko) | 스캔 신호 구동 장치 | |
WO2009084278A1 (ja) | 電源回路およびそれを備える表示装置 | |
CN107564450B (zh) | 栅极驱动电路和显示装置 | |
CN111312184B (zh) | 移位暂存器与相关的显示装置 | |
US8072257B2 (en) | Charge pump-type voltage booster circuit and semiconductor integrated circuit device | |
US7295198B2 (en) | Voltage booster circuit, power supply circuit, and liquid crystal driver | |
US9454945B2 (en) | Scanning circuit and display device | |
CN114999365B (zh) | 扫描驱动电路和显示面板 | |
KR101967378B1 (ko) | 게이트 구동 회로 및 이를 포함하는 디스플레이 장치 | |
JP2007259520A (ja) | 負昇圧チャージポンプ回路、lcdドライバic、液晶表示装置 | |
US20100091002A1 (en) | Switching circuit, DC-DC converter and display driver integrated circuit including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200512 |
|
RJ01 | Rejection of invention patent application after publication |