KR102043135B1 - 스캔 신호 구동 장치 - Google Patents
스캔 신호 구동 장치 Download PDFInfo
- Publication number
- KR102043135B1 KR102043135B1 KR1020180023824A KR20180023824A KR102043135B1 KR 102043135 B1 KR102043135 B1 KR 102043135B1 KR 1020180023824 A KR1020180023824 A KR 1020180023824A KR 20180023824 A KR20180023824 A KR 20180023824A KR 102043135 B1 KR102043135 B1 KR 102043135B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- scan signal
- thin film
- output
- film transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
- G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2380/00—Specific applications
- G09G2380/02—Flexible displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 스캔 신호 구동 장치에 관한 것으로서, 더욱 상세하게는, 트랜지스터의 특성 변화에 둔감하도록 하여, 일정 범위 내에서 트랜지스터의 특성 변화가 발생하더라도 원하는 스캔 신호를 출력해 주는 스캔 신호 구동 장치에 관한 것이다.
본 발명에 의하면, 일반 기판 재료나 스트레처블 패널 등에서 박막 트랜지스터와 배선 저항의 특성이 변하더라도 출력 신호의 손실 또는 변형이 적으며, 게이트 전위가 플로팅(floating) 되는 경우를 방지하는 스캔 신호 구동 장치를 제공한다.
본 발명에 의하면, 일반 기판 재료나 스트레처블 패널 등에서 박막 트랜지스터와 배선 저항의 특성이 변하더라도 출력 신호의 손실 또는 변형이 적으며, 게이트 전위가 플로팅(floating) 되는 경우를 방지하는 스캔 신호 구동 장치를 제공한다.
Description
본 발명은 스캔 신호 구동 장치에 관한 것으로서, 더욱 상세하게는, 트랜지스터의 특성 변화에 둔감하도록 하여, 일정 범위 내에서 트랜지스터의 특성 변화가 발생하더라도 원하는 스캔 신호를 출력해 주는 스캔 신호 구동 장치에 관한 것이다.
최근 바이오 및 헬스 케어를 위한 신체 부착형(wearable) 디바이스를 위한 연구가 많이 진행되고 있으며, 이를 위해 그 형상을 다양한 형태로 변화가 가능한 디스플레이 기술이 필요한 상황에 있다. 이를 위해서 기존의 평판 디스플레이에 유연성과 경박화를 실현한 플렉시블(flexible) 디스플레이가 등장했으며, 향후 굽힘가능(bendable)한 형태로부터 점차 접을 수 있는(foldable) 형태, 나아가 변형가능(deformable)한 형태로까지 진화할 것으로 전망된다. 이와 같이 완성형 foldable, deformable 디스플레이를 구현하기 위해서는 최종적으로는 잡아늘일 수 있는(stretchable) 형태의 디스플레이가 되어야 한다.
그러나 신축성 있는 패널의 크기가 변하면 게이트 드라이버 내부에 있는 전극들의 저항 변화와 박막트랜지스터의 특성 변화 등의 문제가 일어날 수 있고, 이러한 문제가 발생하면 OLED의 균일한 휘도 및 발광을 할 수 없는 문제점이 있다.
따라서, 신축성 있는 패널의 크기가 변하더라도 기능 저하를 발생시키지 않고, 출력 신호가 손실없이 화소 회로에 공급될 수 있는 스캔 드라이버의 개발이 필요하게 되었으며, 스트레처블 기판에 집적이 용이한 스캔 드라이버를 필요로 하게 되었다.
본 발명은 이와 같은 문제점을 해결하기 위해 창안된 것으로서, 일반 기판 재료나 스트레처블 패널 등에서 박막 트랜지스터와 배선 저항의 특성이 변하더라도 출력 신호의 손실 또는 변형이 적으며, 게이트 전위가 플로팅(floating) 되는 경우를 방지하는 스캔 신호 구동 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위하여 본 발명에 따른 스캔 신호 구동 장치는, 온(on) 상태일 경우 입력 신호를 그대로 출력 신호로 출력하는 제1 박막 트랜지스터; 온(on) 상태일 경우 입력 신호를 그대로 출력 신호로 출력하는 제2 박막 트랜지스터; 상기 제1 박막 트랜지스터를 온/오프 제어하는 신호(이하 '주 스캔 신호'라 한다)를 상기 제1 박막 트랜지스터에 인가하는 주 스캔 신호선; 상기 제1 박막 트랜지스터가 온(on) 상태일 때 상기 제1 박막 트랜지스터로부터 출력될 신호를, 입력 신호(이하 '부 스캔 신호'라 한다)로서 상기 제1 박막 트랜지스터에 인가하는 부 스캔 신호선; 상기 주 스캔 신호의 반전된 신호(이하 '주 스캔 반전 신호'라 한다)를 상기 제2 박막 트랜지스터에 대한 온/오프 제어신호로서 상기 제2 박막 트랜지스터에 인가하는 주 스캔 반전 신호선; 상기 제2 박막 트랜지스터에 입력 신호(이하 '제2 입력 신호'라 한다)를 인가하는 제2 입력 신호선; 및 최종 스캔 신호를 출력하는 출력 스캔 신호선을 포함하고, 상기 출력 스캔 신호선은, 상기 제1 박막 트랜지스터의 출력 신호선(이하 '제1 출력 신호선'이라 한다) 및 상기 제2 박막 트랜지스터의 출력 신호선(이하 '제2 출력 신호선'이라 한다)과 연결되어 있고, 상기 주 스캔 신호가 'high'일 경우(즉, 상기 주 스캔 반전 신호는 'low'일 경우)에는 상기 부 스캔 신호가 상기 제1 박막 트랜지스터를 통과하여 상기 제1 출력 신호선에 인가되고, 그 신호가 최종 스캔 신호로서 상기 출력 스캔 신호선을 통하여 출력되며, 상기 주 스캔 신호가 'low'일 경우(즉, 상기 주 스캔 반전 신호는 'high'일 경우)에는 상기 제2 입력 신호가 상기 제2 박막 트랜지스터를 통과하여 상기 제2 출력 신호선에 인가되고, 그 신호가 최종 스캔 신호로서 상기 출력 스캔 신호선을 통하여 출력되고, 총 t 개의 출력 스캔 신호선으로 구성되는 경우, 상기 t 개의 출력 스캔 신호선은 m개씩 a개의 그룹(이하 '주 스캔 신호 그룹'이라 한다)으로 나누어지며, 상기 주 스캔 신호선은 a개가 구비되어, 각각 상기 a개의 주 스캔 신호 그룹 중 서로 다른 하나의 그룹의 제1 박막 트랜지스터들을 온/오프하고, 상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 부 스캔 신호선 중 하나와, m개의 제1 박막 트랜지스터 중 하나를 통하여 일대일 매칭되고, 동시에 각각 m개의 제2 입력 신호선 중 하나와, m개의 제2 박막 트랜지스터 중 하나를 통하여 일대일 매칭되어 있다.
상기 각 박막 트랜지스터는, n-type 또는 p-type MOSFET(metal oxide semiconductor field effect transistor)일 수 있다.
상기 각 박막 트랜지스터는, n-type 또는 p-type MOSFET(metal oxide semiconductor field effect transistor)일 수 있다.
삭제
주 스캔 신호가 'high'인 경우, 이를 'low'로, 주 스캔 신호가 'low'인 경우, 이를 'high'로 반전시키는 반전부를 더 포함하고, 상기 주 스캔 신호는, 상기 반전부를 통하여 상기 주 스캔 반전 신호로 반전될 수 있다.
상기 제2 입력 신호선은, 접지에 연결되어 있을 수 있다.
상기 부 스캔 신호는 펄스 형태로 인가되며, 상기 부 스캔 신호의 듀티비(duty ratio)는 1보다 작은 값일 수 있다.
본 발명에 의하면, 일반 기판 재료나 스트레처블 패널 등에서 박막트랜지스터와 배선 저항의 특성이 변하더라도 출력 신호의 손실 또는 변형이 적으며, 게이트 전위가 플로팅(floating) 되는 경우를 방지하는 스캔 신호 구동 장치를 제공하는 효과가 있다.
도 1은 본 발명의 스캔 신호 구동 장치의 구성을 도시한 도면.
도 2는 본 발명의 스캔 신호 구동 장치에 인가되는 신호 및 그로부터 출력되는 신호의 파형을 도시한 도면.
도 2는 본 발명의 스캔 신호 구동 장치에 인가되는 신호 및 그로부터 출력되는 신호의 파형을 도시한 도면.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 스캔 신호 구동 장치(100)의 구성을 도시한 도면이고, 도 2는 본 발명의 스캔 신호 구동 장치(100)에 인가되는 신호 및 그로부터 출력되는 신호의 파형을 도시한 도면이다.
먼저 각 구성 요소별로 동작을 설명하면 다음과 같다.
제1 박막 트랜지스터(111) 및 제2 박막 트랜지스터(114)는, 온(on) 상태일 경우 입력 신호를 그대로 출력 신호로 출력하고, 오프(off) 상태일 경우 'low'을 출력한다. 각 박막 트랜지스터(111,114)는, n-type 또는 p-type MOSFET(metal oxide semiconductor field effect transistor)일 수 있다.
주 스캔 신호선(110)을 통해서는 상기 제1 박막 트랜지스터를 온/오프 제어하는 신호(이하 '주 스캔 신호'라 한다)가 상기 제1 박막 트랜지스터(111)에 인가되어, 이에 의해 제1 박막 트랜지스터(111)가 온/오프 된다. 예를 들어 주 스캔 신호가 'high'일 경우 제1 박막 트랜지스터(111)는 'on'이 되고, 주 스캔 신호가 'low'일 경우 제1 박막 트랜지스터(111)는 'off'가 된다.
상기 제1 박막 트랜지스터(111)가 온(on) 상태일 때, 부 스캔 신호선(112)을 통해 인가되는 입력 신호(이하 '부 스캔 신호'라 한다)는, 제1 박막 트랜지스터(111)를 통과하여 부 스캔 신호 값이 그대로 상기 제1 박막 트랜지스터(111)의 출력 신호선(이하 '제1 출력 신호선'이라 한다)(113)을 통해 출력된다.
반전부(117)는, 주 스캔 신호(110)가 'high'인 경우, 이를 'low'로, 주 스캔 신호(110)가 'low'인 경우, 이를 'high'로 전환시켜, 이와 같이 반전된 신호(이하 '주 스캔 반전 신호'라 한다)는 주 스캔 반전 신호선(118)을 통하여 제2 박막 트랜지스터(114)에 대한 온/오프 제어신호로서 제2 박막 트랜지스터(114)에 인가된다. 즉, 주 스캔 신호와 주 스캔 반전 신호는 언제나 반전관계(high <--> low)에 있다.
상기 제2 박막 트랜지스터(114)에 입력 신호(이하 '제2 입력 신호'라 한다)를 인가하는 제2 입력 신호선(115)은 접지에 연결된다.
출력 스캔 신호선(119)에서 출력되는 스캔 신호는, 일 실시예로서 플렉시블(flexible) 디스플레이 또는 스트레처블(stretchable) 디스플레이의 화소 회로에 전달될 수 있다.
이와 같은 출력 스캔 신호선(119)은, 제1 박막 트랜지스터(111)의 제1 출력 신호선(113) 및 상기 제2 박막 트랜지스터의 출력 신호선(이하 '제2 출력 신호선'이라 한다)(116)과 연결되어 있다.
주 스캔 신호가 'high'일 경우(즉, 상기 주 스캔 반전 신호는 'low'일 경우)에는 제1 박막 트랜지스터(111)가 'on'이 되고 제2 박막 트랜지스터(114)가 'off'가 되어, 상기 부 스캔 신호가 상기 제1 박막 트랜지스터(111)를 통과하여 상기 제1 출력 신호선(113)에 인가되어 그 신호가 최종 스캔 신호로서 상기 출력 스캔 신호선(119)을 통하여 출력된다.
마찬가지로, 주 스캔 신호가 'low'일 경우(즉, 상기 주 스캔 반전 신호는 'high'일 경우)에는 제1 박막 트랜지스터(111)가 'off'가 되고 제2 박막 트랜지스터(114)는 'on'이 되어, 상기 제2 입력 신호가 상기 제2 박막 트랜지스터(114)를 통과하여 상기 제2 출력 신호선(116)에 인가되고, 그 신호가 최종 스캔 신호로서 상기 출력 스캔 신호선(119)을 통하여 출력되게 되는 것이다.
도 2를 참조하여 이에 대한 장점을 설명하면, 다음과 같다.
제1 박막 트랜지스터(111)로 입력되는 부 스캔 신호 SS1은 'high'이더라도(22), 주 스캔 신호 PS1이 'low'인 경우(21) 제1 박막 트랜지스터(111)가 off 상태이기 때문에 최종 출력 스캔 신호 G1은 'low'가 되어야 한다(23). 그러나, 제1 박막 트랜지스터(111)만 사용하고, 이 트랜지스터(111)가 오프가 되고 G1이 low 가 되면, 제1 박막 트랜지스터(111)가 전기가 통하지 않는 절연상태가 되어, 최종 출력단이 플로팅(floating) 상태가 됨으로써 외부 잡음이나 정전기 등의 영향으로 전위가 불안정해지는 문제가 있다.
이를 해결하기 위해 본 발명의 스캔 신호 구동 장치(100)는, 반전부(117)를 통하여 주 스캔 신호 PS1과 반전되는 신호(high <--> low)인 주 스캔 반전 신호 PS1B를 형성하여, 이에 의해 제2 박막 트랜지스터(114)의 온/오프를 제어한다.
즉, 주 스캔 신호 PS1이 'low'이어서(21) 제1 박막 트랜지스터(111)가 off 상태인 경우, 주 스캔 반전 신호 PS1B는 'high'가 되어(24) 제2 박막 트랜지스터(114)는 on 상태가 된다. 이때 제2 박막 트랜지스터(114)의 제2 입력 신호선(115)은 접지에 연결되어 있어(도 1 참조), on 상태의 제2 박막 트랜지스터(114) 입력으로 'low'가 인가되므로, 이에 의해 최종 출력 스캔 신호 G1에는 'low'가 안정적으로 출력되는 것이다(23). 이와 같이 본 발명은 주 스캔 반전 신호 PS1B에 의해 온/오프 제어되고 입력이 접지된 제2 박막 트랜지스터(114)를 이용하여 플로팅 상태를 방지하고, 플렉시블 디스플레이의 화소 회로 등으로 안정적인 출력 스캔 신호를 제공하게 되는 것이다.
도 1 및 도 2의 최종 출력 스캔 신호 G1, G2, G3, G4... 는 예를 들어 디스플레이의 화소 회로 등으로 전달될 경우 화면에서 각각 1줄의 화소 부분 입력이 될 수 있다. 예를 들어 Full HD 디스플레이 등에서 수평 라인은 1080 라인 수를 가질 수 있으며, 이런 경우에는 최종 출력 스캔 신호 G1, G2, G3, G4... G1080 이 출력될 수 있다.
도 2에서는 전체 출력 신호를 세 개의 그룹(PS1,PS2,PS3가 각각 주 스캔 신호로 사용되는)으로 편의상 표현하였지만, 몇 개의 그룹으로 나눌지는 필요에 따라 적절한 수로 정할 수 있다. 또한 부 스캔 신호 역시 SS1,SS2,SS3 세 개의 신호가 각 그룹으로 입력되는 것으로 하였으나, 부 스캔 신호의 수 역시 필요에 따라 적절한 수로 정할 수 있다.
이를 일반적으로 표현하면 다음과 같다.
즉, 총 t 개의 출력 스캔 신호선으로 구성되는 경우, t 개의 출력 스캔 신호선은 m개씩 a개의 그룹(이하 '주 스캔 신호 그룹'이라 한다)으로 나누어지며, 이에 따라 주 스캔 신호선은 a개가 구비되어(PS1,PS2,PS3,...,PSa), 각각 상기 a개의 주 스캔 신호 그룹 중 서로 다른 하나의 그룹의 제1 박막 트랜지스터들을 온/오프하고, 상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 부 스캔 신호선(SS1,SS2,SS3,...,SSm) 중 하나와, m개의 제1 박막 트랜지스터(111) 중 하나를 통하여 일대일 매칭되고, 동시에 각각 m개의 제2 입력 신호선 중 하나와, m개의 제2 박막 트랜지스터(114) 중 하나를 통하여 일대일 매칭되어 있게 되는 것이다. 도 1에서 1그룹을 도면번호 1로 표시하였고, 2그룹을 도면번호 2로 표시하였으며, 위의 설명에 따르면, a개의 그룹이 존재하게 되는 것이다.
이상에서 설명한 본 발명은, 일반 기판 재료나 스트레처블 패널 등에서 박막 트랜지스터와 배선 저항의 특성이 변하더라도 출력 신호의 손실이 적으며, 게이트 전위가 플로팅 되는 경우를 방지하는 회로 구성을 제공하는 데 있으며 회로 구성 소자로서 스위칭 트랜지스터만으로 구성이 되고 전기용량을 사용하지 않는 스캔 드라이버의 역할을 한다.
전기용량을 사용하지 않고 스위칭 소자 만으로 구성되는 스캔 드라이버이면서 소자의 개수를 줄이도록 구성을 한 것이다. 동시에 전술한 바와 같이, 출력단이 플로팅 되는 것을 피하도록 하였다. 스캔 드라이버 회로의 출력이 플로팅이 되어 있으면 외부 잡음에 취약한 구조이므로 본 발명은 이러한 플로팅을 피하면서도 사용하는 트랜지스터 수를 줄일 수 있도록 하였다. 또한 트랜지스터에 가해지는 전압이 직류가 되지 않고 펄스 형태가 되어 듀티비(duty ratio)가 1보다 작도록 함으로써, 문턱 전압 변화가 적게 일어나게 하도록 하였다.
트랜지스터의 스위칭 동작만으로 스캔 드라이버가 동작하도록 하여 스트레처블 기판에 적용 및 집적하기가 더욱 용이하다. 그리고 사용 트랜지스터의 수도 기존보다 줄어 차지하는 면적이 줄어들었다. 트랜지스터에 가해지는 게이트 전압 온 시간을 줄여 안정성을 향상시켰으며, 출력 노드가 플로팅이 되는 경우가 없어 출력 전압이 안정되어 외부의 잡음원에 대해서 출력전압이 쉽게 변동이 되는 문제점을 해결할 수 있다.
21: 주 스캔 신호 'low' 지점
22: 부 스캔 신호 'high' 지점
23: 출력 스캔 신호 'low' 지점
24: 주 스캔 반전 신호 'high' 지점
100: 스캔 신호 구동 장치
111: 제1 박막 트랜지스터
112: 주 스캔 신호선
113: 제1 출력 신호선
114: 제2 박막 트랜지스터
115: 제2 입력 신호선
116: 제2 출력 신호선
117: 반전부
118: 주 스캔 반전 신호선
119: 출력 스캔 신호선
22: 부 스캔 신호 'high' 지점
23: 출력 스캔 신호 'low' 지점
24: 주 스캔 반전 신호 'high' 지점
100: 스캔 신호 구동 장치
111: 제1 박막 트랜지스터
112: 주 스캔 신호선
113: 제1 출력 신호선
114: 제2 박막 트랜지스터
115: 제2 입력 신호선
116: 제2 출력 신호선
117: 반전부
118: 주 스캔 반전 신호선
119: 출력 스캔 신호선
Claims (7)
- 스캔 신호 구동 장치로서,
온(on) 상태일 경우 입력 신호를 그대로 출력 신호로 출력하는 제1 박막 트랜지스터;
온(on) 상태일 경우 입력 신호를 그대로 출력 신호로 출력하는 제2 박막 트랜지스터;
상기 제1 박막 트랜지스터를 온/오프 제어하는 신호(이하 '주 스캔 신호'라 한다)를 상기 제1 박막 트랜지스터에 인가하는 주 스캔 신호선;
상기 제1 박막 트랜지스터가 온(on) 상태일 때 상기 제1 박막 트랜지스터로부터 출력될 신호를, 입력 신호(이하 '부 스캔 신호'라 한다)로서 상기 제1 박막 트랜지스터에 인가하는 부 스캔 신호선;
상기 주 스캔 신호의 반전된 신호(이하 '주 스캔 반전 신호'라 한다)를 상기 제2 박막 트랜지스터에 대한 온/오프 제어신호로서 상기 제2 박막 트랜지스터에 인가하는 주 스캔 반전 신호선;
상기 제2 박막 트랜지스터에 입력 신호(이하 '제2 입력 신호'라 한다)를 인가하는 제2 입력 신호선; 및
최종 스캔 신호를 출력하는 출력 스캔 신호선
을 포함하고,
상기 출력 스캔 신호선은,
상기 제1 박막 트랜지스터의 출력 신호선(이하 '제1 출력 신호선'이라 한다) 및 상기 제2 박막 트랜지스터의 출력 신호선(이하 '제2 출력 신호선'이라 한다)과 연결되어 있고,
상기 주 스캔 신호가 'high'일 경우(즉, 상기 주 스캔 반전 신호는 'low'일 경우)에는 상기 부 스캔 신호가 상기 제1 박막 트랜지스터를 통과하여 상기 제1 출력 신호선에 인가되고, 그 신호가 최종 스캔 신호로서 상기 출력 스캔 신호선을 통하여 출력되며,
상기 주 스캔 신호가 'low'일 경우(즉, 상기 주 스캔 반전 신호는 'high'일 경우)에는 상기 제2 입력 신호가 상기 제2 박막 트랜지스터를 통과하여 상기 제2 출력 신호선에 인가되고, 그 신호가 최종 스캔 신호로서 상기 출력 스캔 신호선을 통하여 출력되고,
총 t 개의 출력 스캔 신호선으로 구성되는 경우,
상기 t 개의 출력 스캔 신호선은 m개씩 a개의 그룹(이하 '주 스캔 신호 그룹'이라 한다)으로 나누어지며,
상기 주 스캔 신호선은 a개가 구비되어, 각각 상기 a개의 주 스캔 신호 그룹 중 서로 다른 하나의 그룹의 제1 박막 트랜지스터들을 온/오프하고,
상기 각 그룹의 m개의 출력 스캔 신호선은,
각각 m개의 부 스캔 신호선 중 하나와, m개의 제1 박막 트랜지스터 중 하나를 통하여 일대일 매칭되고, 동시에 각각 m개의 제2 입력 신호선 중 하나와, m개의 제2 박막 트랜지스터 중 하나를 통하여 일대일 매칭되어 있는,
스캔 신호 구동 장치. - 청구항 1에 있어서,
상기 각 박막 트랜지스터는,
n-type 또는 p-type MOSFET(metal oxide semiconductor field effect transistor)인 것
을 특징으로 하는 스캔 신호 구동 장치. - 청구항 1에 있어서,
주 스캔 신호가 'high'인 경우, 이를 'low'로,
주 스캔 신호가 'low'인 경우, 이를 'high'로
반전시키는 반전부를 더 포함하고,
상기 주 스캔 신호는, 상기 반전부를 통하여 상기 주 스캔 반전 신호로 반전되는 것
을 특징으로 하는 스캔 신호 구동 장치. - 삭제
- 청구항 1에 있어서,
상기 제2 입력 신호선은,
접지에 연결되어 있는 것
을 특징으로 하는 스캔 신호 구동 장치.
- 삭제
- 청구항 1에 있어서,
상기 부 스캔 신호는 펄스 형태로 인가되며,
상기 부 스캔 신호의 듀티비(duty ratio)는 1보다 작은 값인 것
을 특징으로 하는 스캔 신호 구동 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180023824A KR102043135B1 (ko) | 2018-02-27 | 2018-02-27 | 스캔 신호 구동 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180023824A KR102043135B1 (ko) | 2018-02-27 | 2018-02-27 | 스캔 신호 구동 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190102838A KR20190102838A (ko) | 2019-09-04 |
KR102043135B1 true KR102043135B1 (ko) | 2019-11-11 |
Family
ID=67950343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180023824A KR102043135B1 (ko) | 2018-02-27 | 2018-02-27 | 스캔 신호 구동 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102043135B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230049293A (ko) | 2021-10-06 | 2023-04-13 | 호서대학교 산학협력단 | 스캔 구동 회로 |
KR102567651B1 (ko) | 2023-02-15 | 2023-08-23 | 호서대학교 산학협력단 | 신호선 수를 줄인 스캔 구동 회로 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102359311B1 (ko) | 2020-06-29 | 2022-02-08 | 호서대학교 산학협력단 | 스캔 구동회로 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100489272B1 (ko) | 2002-07-08 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광소자 및 그의 구동방법 |
KR101825072B1 (ko) * | 2011-03-25 | 2018-03-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
-
2018
- 2018-02-27 KR KR1020180023824A patent/KR102043135B1/ko active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230049293A (ko) | 2021-10-06 | 2023-04-13 | 호서대학교 산학협력단 | 스캔 구동 회로 |
WO2023058943A1 (ko) * | 2021-10-06 | 2023-04-13 | 호서대학교 산학협력단 | 스캔 구동 회로 |
KR102567651B1 (ko) | 2023-02-15 | 2023-08-23 | 호서대학교 산학협력단 | 신호선 수를 줄인 스캔 구동 회로 |
WO2024172183A1 (ko) * | 2023-02-15 | 2024-08-22 | 호서대학교 산학협력단 | 신호선 수를 줄인 스캔 구동 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR20190102838A (ko) | 2019-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11043168B2 (en) | Shift register and method for driving the same, gate driving circuit and display apparatus | |
JP7001805B2 (ja) | シフトレジスタ及びその駆動方法、ゲート駆動回路と表示装置 | |
US10510428B2 (en) | Shift register circuitry and driving method thereof, gate driving circuitry and display device | |
US8988402B2 (en) | Output circuit, data driver, and display device | |
EP3296983A1 (en) | Oled pixel circuit, display device and control method | |
US7196568B2 (en) | Input circuit, display device and information display apparatus | |
US9584127B2 (en) | Inverter, driving circuit and display panel | |
US10186208B2 (en) | Low voltage display driver | |
CN107895562B (zh) | 高稳定性的脉冲宽度可调式移位寄存器 | |
EP1387491A2 (en) | Level shifter and flat panel display | |
KR102043135B1 (ko) | 스캔 신호 구동 장치 | |
US9035936B2 (en) | Level shifter circuit, scanning circuit, display device and electronic equipment | |
CN105427792A (zh) | 像素补偿电路及驱动方法、显示面板和显示装置 | |
CN112687227A (zh) | 显示面板和显示装置 | |
US11562693B2 (en) | Display devices, pixel driving circuits and methods of driving the same | |
JP7250745B2 (ja) | 出力回路、表示ドライバ及び表示装置 | |
US20200098441A1 (en) | Shift register unit and driving method, gate driving circuit, and display device | |
JP6917178B2 (ja) | 出力回路、データ線ドライバ及び表示装置 | |
CN112634812A (zh) | 显示面板和显示装置 | |
US20220076622A1 (en) | Pixel driving circuit and driving method therefor, display panel and display apparatus | |
WO2017219611A1 (en) | Gate scanning signal generating circuit and gate driving method | |
US20060262068A1 (en) | Semiconductor integrated circuit device and liquid crystal display driving semiconductor integrated circuit device | |
CN105680845A (zh) | 一种电平转换电路、电平转换方法及相关装置 | |
US12033568B2 (en) | Display device operated in single frequency mode and multi-frequency mode | |
CN113614819B (zh) | 显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |