KR102567651B1 - 신호선 수를 줄인 스캔 구동 회로 - Google Patents

신호선 수를 줄인 스캔 구동 회로 Download PDF

Info

Publication number
KR102567651B1
KR102567651B1 KR1020230020386A KR20230020386A KR102567651B1 KR 102567651 B1 KR102567651 B1 KR 102567651B1 KR 1020230020386 A KR1020230020386 A KR 1020230020386A KR 20230020386 A KR20230020386 A KR 20230020386A KR 102567651 B1 KR102567651 B1 KR 102567651B1
Authority
KR
South Korea
Prior art keywords
transistor
scan signal
signal lines
output
circuit
Prior art date
Application number
KR1020230020386A
Other languages
English (en)
Inventor
배병성
이혁수
강서진
이장후
김서윤
Original Assignee
호서대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호서대학교 산학협력단 filed Critical 호서대학교 산학협력단
Priority to KR1020230020386A priority Critical patent/KR102567651B1/ko
Application granted granted Critical
Publication of KR102567651B1 publication Critical patent/KR102567651B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 신호선 수를 줄인 스캔 구동 회로에 관한 것으로, 더욱 상세하게는, 트랜지스터의 특성 변화에 둔감하여 트랜지스터의 특성 변화가 일정범위 내에서 있더라도 동작이 원활한 스캔 구동 회로에 관한 것이다. 따라서 일반적인 딱딱한 기판 뿐 아니라 유연기판이나 스트레쳐블 기판에 적용하였을 때 수율이 높은 장점을 지니는 스캔 구동 회로이다. 또한 구동하고자 하는 스캔 수가 늘어나더라도, 스캔 구동회로를 구성하는 배선 수의 증가를 최소화할 수 있는 스캔 구동 회로에 관한 것이다.
본 발명에 의하면, 스캔 출력 수를 줄이지 않으면서 필요한 신호선의 수를 줄이는 스캔 구동 회로를 제공한다.

Description

신호선 수를 줄인 스캔 구동 회로{Scan driver with reduced control line}
본 발명은 신호선 수를 줄인 스캔 구동 회로에 관한 것으로, 더욱 상세하게는, 트랜지스터의 특성 변화에 둔감하여 트랜지스터의 특성 변화가 일정범위 내에서 있더라도 동작이 원활한 스캔 구동 회로에 관한 것이다. 따라서 일반적인 딱딱한 기판 뿐 아니라 유연기판이나 스트레쳐블 기판에 적용하였을 때 수율이 높은 장점을 지니는 스캔 구동 회로이다. 또한 구동하고자 하는 스캔 수가 늘어나더라도, 스캔 구동회로를 구성하는 배선 수의 증가를 최소화할 수 있는 스캔 구동 회로에 관한 것이다.
도 1은 디스플레이 및 이에 연결된 스캔 구동 회로의 전체적인 구조를 나타내는 블럭도이다.
도 1을 참조하면, 래치(latch)를 통하여 디스플레이의 픽셀 회로로 인가되는 데이터에는 밝기(brightness)에 관한 정보를 포함하며, 스캔 구동 회로는 그와 같은 데이터가 쓰여질 라인을 선택하는 역할을 수행한다.
디스플레이 기술은 크고 무거운 브라운관에서 얇고 가벼운 LCD(liquid crystal display) 기술로 발전하였으며 TV도 LCD로 만들어져서 사용이 되어 왔다. LCD 이후의 기술로서 유기 발광 다이오드(OLED) 기술이 TV에 적용되고 있으며 산화물 트랜지스터가 사용이 되고 있다. 산화물 트랜지스터는 비정질 실리콘 트랜지스터 보다 이동도가 높은 장점이 있으나 트랜지스터의 트랜스퍼 특성이 왼쪽으로 shift 하여 게이트 전압이 0인 경우에도 온상태를 유지하는 depletion 형의 특성이 잘 나타난다. 이렇게 트랜지스터가 depletion 형의 특성이 되면 enhancement 형의 특성으로 설계된 회로들에서는 동작이 되지 않으며 depletion 형에 맞는 회로로 변경이 되어야 한다. 그러나 이러한 회로는 더욱 복잡한 구성을 갖게되는 단점이 있다.
도 2는 기존의 스캔 구동 회로(100)의 예를 보여 주고 있으며, 도 3은 도 2의 스캔 구동 회로(100)에 있어서의 구동 파형을 보여 주고 있다.
제1 트랜지스터 T1은, 게이트 전극과 드레인 전극이 모두 주 스캔 신호(PS)에 연결되어 있어 다이오드처럼 동작한다. PS1 전압(이하 'V(PS1)'이라 한다)이 양의 방향으로 증가하여 P점의 전압(이하 'V(P)'라 한다)과의 차이가 문턱전압 이상으로 높아지면, 즉, "V(PS1)-V(P)≥문턱전압"이 되어야 온(On) 상태가 되어 전류가 잘 흐르고 P점의 전압이 증가하면서 전압이 셋업된다. P점에는 커패시터 C가 연결되어 있는데 제2 트랜지스터 T2에 연결되어 있는 SS1 전압이 상승하면 T2의 소스 쪽으로 전압이 전달되어 상승되고 이때 전기용량에 의해 P점의 전압이 상승된다. P점의 전압이 PS1 전압보다 증가할 경우, 트랜지스터가 오프(Off) 상태가 되어 전류가 흐르지 않아야만 증가된 전압이 유지되고 제2 트랜지스터 T2의 게이트 전극에 가해지는 전압이 증가하여 제2 트랜지스터 T2를 통하여 스캔 라인(Scan 1)으로 흐르는 전류가 증가한다.
그러나 트랜지스터의 특성이 depletion 형이 되면 P점의 전압이 PS1보다 증가했을 때 역방향의 전류가 흐르게 되어 P점의 전압이 증가하지 않게 되고, 이에 따라 제2 트랜지스터 T2의 게이트 전압이 증가하지 않아 구동 능력이 향상되지 않는 문제점이 있다.
또한 구동하고자 하는 스캔 수가 늘어나면 스캔 구동회로를 구성하는 배선의 수가 증가하게 되는 문제점이 있다.
KR 10-2043135 B1
본 발명은 이와 같은 문제점을 해결하기 위하여 창안된 것으로서, 스캔 출력 수를 줄이지 않으면서 필요한 신호선의 수를 줄이는 스캔 구동 회로를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위하여 본 발명에 따른 스캔 구동 회로는, 신호선 수를 줄인 스캔 구동 회로는, 온(on) 상태일 경우 입력 신호인 직류 전원선으로부터의 직류전압을, 제2 박막 트랜지스터(이하 '제2 트랜지스터'라 한다)의 게이트 전극으로 보내는 제1 박막 트랜지스터(이하 '제1 트랜지스터'라 한다); 온 상태일 경우 입력 신호인 부 스캔 신호선으로부터의 부 스캔 신호를 출력 스캔 신호선으로 출력하는 제2 트랜지스터; 온 상태일 경우 상기 제2 트랜지스터의 게이트 전압을 제3 박막 트랜지스터(이하 '제3 트랜지스터'라 한다)의 소스 전압으로 변화시키는 제3 트랜지스터; 온 상태일 경우 출력 스캔 신호선의 스캔 출력 전압을 제4 박막 트랜지스터(이하 '제4 트랜지스터'라 한다)의 소스에 연결된 전압으로 변화시키는 제4 트랜지스터; 부트스트래핑(bootstrapping)을 위한 커패시터; 상기 제1 트랜지스터를 온/오프(on/off) 제어하는 신호를 상기 제1 트랜지스터의 게이트 전극에 인가하는 주 스캔 신호선; 상기 제1 트랜지스터의 드레인 전극에 연결되는 직류 전원선; 상기 제2 트랜지스터가 온 상태일 때 상기 제2 트랜지스터로부터 출력될 신호인 부 스캔 신호를, 입력 신호로서 상기 제2 트랜지스터에 인가하는 부 스캔 신호선; 상기 제4 트랜지스터의 소스 전극에 연결된 접지선; 상기 제2 트랜지스터에서 출력되는 최종 스캔 신호를 출력하는 출력 스캔 신호선; 드레인 전극 및 게이트 전극이 상기 직류 전원선과 연결되고, 소스 전극이 상기 제3 트랜지스터의 게이트 전극과 연결된 제5 박막 트랜지스터(이하 '제5 트랜지스터'라 한다); 및, 드레인 전극이 상기 제3 트랜지스터의 게이트 전극과 연결되고, 게이트 전극이 상기 출력 스캔 신호선과 연결된 제6 박막 트랜지스터(이하 '제6 트랜지스터'라 한다)를 포함한다.
상기 직류 전원선에 가해지는 직류전압은, 상기 제1 트랜지스터의 게이트 전압에서 문턱전압을 뺀 값보다 높은 값으로 인가될 수 있다.
상기 커패시터는, 일 전극이 상기 제2 트랜지스터의 게이트 전극에 연결되고, 다른 전극은 상기 제2 트랜지스터의 출력 신호선 사이에 연결될 수 있다.
상기 제3 트랜지스터의 소스 전극은, 상기 출력 스캔 신호선과는 별도의 다른 신호선인 제1 입력 신호선과 연결될 수 있다.
상기 제3 트랜지스터의 소스 전극은, 상기 출력 스캔 신호선과 연결될 수 있다.
t개의 출력 스캔 신호선을 구비하고, 상기 t개의 출력 스캔 신호선은 m개씩 a개 그룹(이하 '주 스캔 신호 그룹'이라 한다)으로 나누어지고(a≥1); 상기 주 스캔 신호선은 a개 구비되어, 각각 상기 a개의 주 스캔 신호 그룹 중 서로 다른 하나의 그룹의 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터들을 온/오프하고; 상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 부 스캔 신호선 중 선택된 하나와, m개의 제2 트랜지스터들 중 선택된 하나를 통하여 연결되며; 또한, 상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 접지선 중 선택된 하나와, m개의 제4 트랜지스터 중 선택된 하나를 통하여 연결될 수 있다.
본 발명의 다른 측면에 따르면, 신호선 수를 줄인 스캔 구동 회로는, 상기 스캔 구동 회로의 구성을 가지는 k (k≥2) 개의 회로부를 포함하고, 상기 k 개의 회로부는, 제1 회로부, 제2 회로부, ..., 제i 회로부, 제i+1 회로부, ..., 제k 회로부의 순서로 연결되어 있고, 상기 제k 회로부는 최종 출력 스캔 신호를 출력하며, 상기 k 개의 회로부 중, 임의의 인접하여 연결된 2개의 회로부를 각각 제i 회로부 및 제i+1 회로부라 할 경우(1≤i＜k), 상기 제i+1 회로부의 주 스캔 신호선은, 상기 제i 회로부의 출력 스캔 신호선이 연장된 선으로 구성된다.
상기 제i 회로부는, t개의 출력 스캔 신호선을 구비하고, 상기 t개의 출력 스캔 신호선은 m개씩 a개 그룹(이하 '주 스캔 신호 그룹'이라 한다)으로 나누어지고(a≥1); 상기 제i 회로부의 주 스캔 신호선은 a개 구비되어, 각각 상기 a개의 주 스캔 신호 그룹 중 서로 다른 하나의 그룹의 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터들을 온/오프하고; 상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 부 스캔 신호선 중 선택된 하나와, m개의 제2 트랜지스터들 중 선택된 하나를 통하여 연결되며; 또한, 상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 접지선 중 선택된 하나와, m개의 제4 트랜지스터 중 선택된 하나를 통하여 연결되고, 상기 제i+1 회로부는, m'개의 부 스캔 신호선; 및, 상기 제i 회로부의 t(= m × a)개의 각 출력 스캔 신호선마다, 해당 출력 스캔 신호선이 연장된 선을 주 스캔 신호선으로 하는 제i+1 회로부 서브 회로를 구비하고, 상기 t개의 제i+1 회로부 서브 회로는, 상기 m'개의 부 스캔 신호선을 공유하며, 상기 각 제i+1 회로부 서브 회로는, 주 스캔 신호선이 1개 구비되어, 해당 제i+1 회로부 서브 회로의 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터들을 온/오프하고; 상기 m'개의 부 스캔 신호선 각각과 연결된 m'개의 출력 스캔 신호선을 구비하되, 상기 m'개의 출력 스캔 신호선은, 각각 m'개의 부 스캔 신호선 중 선택된 하나와, m'개의 제2 트랜지스터들 중 선택된 하나를 통하여 연결되며; 또한, 상기 m'개의 출력 스캔 신호선은, 각각 m'개의 접지선 중 선택된 하나와, m'개의 제4 트랜지스터 중 선택된 하나를 통하여 연결될 수 있으며, 상기 부 스캔 신호선의 갯수는, 제1 회로부 내지 제k 회로부 각각에서 독립적으로 설정되며, 상기 제i 회로부(i≥2)의 주 스캔 신호 그룹 갯수 a는, 제i-1 회로부의 출력 스캔 신호선 수와 동일할 수 있다.
본 발명에 의하면, 스캔 출력 수를 줄이지 않으면서 필요한 신호선의 수를 줄이는 스캔 구동 회로를 제공하는 효과가 있다.
도 1은 디스플레이 및 이에 연결된 스캔 구동 회로의 전체적인 구조를 나타내는 블럭도.
도 2는 기존의 스캔 구동 회로의 일 실시예를 도시한 도면.
도 3은 도 2의 스캔 구동 회로의 구동 파형을 나타내는 도면.
도 4는 본 발명의 제1 실시예에 따른 스캔 구동 회로를 나타내는 도면.
도 5는 본 발명의 제2 실시예에 따른 스캔 구동 회로를 나타내는 도면.
도 6은 본 발명의 제3 실시예에 따른 신호선 수를 줄인 스캔 구동 회로의 제1 회로부 또는 제2 회로부의 일 실시예를 나타내는 도면.
도 7은 본 발명의 제3 실시예에 따른 신호선 수를 줄인 스캔 구동 회로(500)의 제1 회로부 또는 제2 회로부의 다른 실시예를 나타내는 도면.
도 8은 본 발명의 제3 실시예에 따른 신호선 수를 줄인 스캔 구동 회로를 나타내는 도면.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 4는 본 발명의 제1 실시예에 따른 스캔 구동 회로(200)를 나타내는 도면이고, 도 5는 본 발명의 제2 실시예에 따른 스캔 구동 회로(200)를 나타내는 도면이다.
도 4를 참조하면, 스캔 구동 회로(200)는 4개의 스위칭 박막 트랜지스터(T1, T2, T3, T4)를 포함한다. 이하에서는 각각 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터로 칭하기로 한다.
각 트랜지스터는 모두 n-type의 MOSFET(Metal Oxide Semiconductor Field Effet Transistor)으로 구현될 수 있으나, 이에 한정된 것은 아니며, p-type의 MOSFET으로 구현되는 것도 가능하다.
일반적으로 enhancement 형의 트랜지스터의 게이트 전극과 드레인 전극을 연결하면 다이오드처럼 동작시킬 수 있어 이를 회로에 활용한다. 그러나 트랜지스터가 depletion 형이 되면 역방향으로도 전류가 흐르게 되어 다이오드처럼 동작하지 않으며, 따라서 도 1의 회로가 정상 동작이 되지 않는다.
이를 개선하기 위하여 도 4에 도시된 바와 같은 본 발명의 스캔 구동 회로(200)에서는, 주 스캔 신호선을 통해서는 제1 트랜지스터 T1을 온/오프 제어하는 신호(이하 '주 스캔 신호'라 한다) PS1이 제1 트랜지스터 T1의 게이트 전극에 연결이 되고, 제1 트랜지스터 T1의 드레인 전극은 별도의 직류전압원인 Vo에 연결이 되도록 한다. 이 경우 제1 트랜지스터 T1의 드레인 전극에 가해지는 직류전압 Vo를, 게이트 전압에서 문턱전압을 뺀 값보다 높게 되도록 전압을 가하면 P점의 전압이 증가할 때 제1 트랜지스터 T1에 전류가 흐르지 않게 된다. 예를 들면 PS1 펄스 high 전압이 5V이고 트랜지스터의 문턱전압이 -1V 이면 Vo를 5-(-1)=6V 보다 높게 인가하도록 한다. 만약 문턱전압이 1V이면 Vo는 5-1=4V 보다 높게 인가한다.
이 경우의 회로의 동작을 설명하면 다음과 같다.
제1 트랜지스터 T1의 게이트 전극에 주 스캔 신호 PS1 펄스가 인가되어 On 상태가 되면 제1 트랜지스터 T1의 드레인 전극에 연결된 전압 Vo에 의하여 소스 전극 쪽의 전압이 증가하여 P점의 전압이 상승한다. 이 상태에서 부 스캔 신호 SS1 펄스가 인가되면 제2 트랜지스터 T2를 통해 SS1 펄스 전압이 출력이 되며 A점의 전압이 상승한다. 이때 커패시터 C에 의해서 P전압의 전압이 상승하여, 제2 트랜지스터 T2의 전류 구동능력을 향상시키게 되는 것이다.
주 스캔 신호 PS1에 의해 제1 트랜지스터 T1과 제2 트랜지스터 T2가 'On' 상태가 된다. 예를 들어 주 스캔 신호 PS1이 'High'일 경우 제1 트랜지스터 T1과 제2 트랜지스터 T2는 'On'이 되고, 주 스캔 신호가 'Low'일 경우 제1 트랜지스터 T1과 제2 트랜지스터 T2가 'Off' 상태가 된다.
상기 제2 트랜지스터 T2가 On 상태일 때, 부 스캔 신호선을 통해 인가되는 입력 신호(이하 '부 스캔 신호'라 한다)(SS1)는, 제2 트랜지스터 T2를 통과하여 부 스캔 신호 SS1 값이 그대로 상기 제2 트랜지스터 T2의 출력 신호선(이하 '제1 출력 신호선'이라 한다)(A)을 통해 출력된다. 부 스캔 신호 SS1은 펄스형태로 인가되며, 부 스캔 신호 SS1의 듀티비(duty ratio)는 1보다 작은 값을 가진다.
반전부(미도시)는, 주 스캔 신호가 'High'일 경우, 이를 'Low'로, 주 스캔 신호가 'Low'인 경우, 이를 'High'로 전환시켜, 이와 같이 반전된 신호(이하 '주 스캔 반전 신호'라 한다)(PSB1)는 주 스캔 반전 신호선을 통하여 제3 트랜지스터 T3와 제4 트랜지스터 T4에 대한 온/오프 제어 신호로서 제3 트랜지스터 T3와 제4 트랜지스터 T4 각각의 게이트 전극에 인가된다. 즉, 주 스캔 신호(PS1)와 주 스캔 반전신호(PSB1)는 언제나 반전 관계에 있다.
상기 제4 트랜지스터 T4가 On 상태가 되면 스캔 신호선의 전압은 제4 트랜지스터 T4의 소스 전극에 연결된 전압으로 변하게 된다. 소스 전극은 B로 표시 되어 있다. 이 전압은 트랜지스터의 문턱 전압에 따라서 조절이 되며 트랜지스터를 Off 시킬 수 있는 전압을 공급하게 된다. 제4 트랜지스터 T4가 On이 되면 소스 전극 B의 전압이 스캔 출력 전압으로 출력 스캔 신호선 Scan1에 공급이 되며 출력 스캔 신호선 Scan1에 연결되어 있는 각 화소 어레이의 스위칭 트랜지스터의 게이트 전극에 전압이 공급되어 트랜지스터를 Off 상태로 만들게 된다. 이 전압은 0볼트가 될 수도 있고 -10V의 전압이 될 수도 있으며 트랜지스터의 문턱전압에 따라서 결정이 된다.
이와 같은 출력 스캔 신호선 Scan1은, 제2 트랜지스터 T2의 제1 출력 신호선 A 및 상기 제4 박막 트랜지스터의 출력 신호선 D(이하 '제2 출력신호선'이라 한다)와 연결되어 있다.
주 스캔 신호가 'High'일 경우(즉, 상기 주 스캔 반전 신호는 'Low'일 경우)에는 제1 트랜지스터 T1과 제2 트랜지스터 T2가 On이 되고 제3 트랜지스터 T3와 제4 트랜지스터 T4가 Off가 되어, 부 스캔 신호 SS1이 상기 제2 트랜지스터 T2를 통과하여 제1 출력 신호선 A에 인가되어 그 신호가 최종 신호로서 출력 스캔 신호선 Scan1을 통하여 출력된다. 이때, 커패시터 C에 의해 노드 P의 전압은 커플링(coupling) 효과에 의해 부트스트래핑(bootstrapping) 되어 제2 트랜지스터 T2의 게이트 전압을 상승시키고, 이로써 제1 출력 신호가 손실이 적게 출력될 수 있도록 한다.
마찬가지로, 주 스캔 신호가 'Low'일 경우(즉, 상기 주 스캔 반전 신호는 'High'일 경우)에는 제1 트랜지스터 T1과 제2 트랜지스터 T2가 'Off'가 되고 제3 트랜지스터 T3과 제4 트랜지스터 T4는 'On'이 되어, 접지선 B의 전압이 상기 제4 박막 트랜지스터를 통과하여 출력 스캔 신호선 Scan1으로 출력되게 되는 것이다. 접지선 B의 전압이 출력 스캔 신호선 Scan1에 출력이 되게 하며 출력 스캔 신호선 Scan1에 펄스가 공급이 되지 않는 동안 출력 스캔 신호선 Scan1이 플로팅 상태가 되지 않도록 해 준다.
이때, 제3 트랜지스터 T3가 'On'이 되어, 노드 P의 전압은 제3 트랜지스터 T3의 입력 신호선인 제1 입력 신호선 E의 전압으로 변하며 제2 트랜지스터 T2를 Off 시키게 된다.
도 5의 스캔 구동 회로(300)는, 도 4의 회로에서, 제3 트랜지스터 T3의 소스 전극을 스캔 신호 출력선 Scan1과 연결한 것이다.
도 5에서, 주 스캔 신호가 'Low'일 경우(즉, 상기 주 스캔 반전 신호는 'High'일 경우)에는 제1 트랜지스터 T1과 제2 트랜지스터 T2가 'Off'가 되고 제3 트랜지스터 T3과 제4 트랜지스터 T4는 'On'이 되어, 접지선 B의 전압이 상기 제4 박막 트랜지스터를 통과하여 출력 스캔 신호선 Scan1으로 출력되며, 접지선 B의 전압은 다시 출력 스캔 신호선 Scan1에 연결된 제1 입력 신호선 E로 전달된다. 제1 입력 신호선 E는 제3 트랜지스터 T3의 소스 전극으로 연결된다.
도 4의 스캔 구동 회로(200)의 접지선 B의 전압과 제3 트랜지스터 T3의 소스 전극으로 연결되는 제1 입력 신호선 E의 전압이 동일하다고 할 때, 전술한 동작에 의해 도 5의 스캔 구동 회로(300) 역시 도 4의 스캔 구동 회로(200)와 동일한 동작이 이루어진다.
도 4 및 도 5에서는 전체 출력 신호를, PS1, PS2가 각각 주 스캔 신호로 사용되는 2개의 그룹으로 편의상 표현하였지만, 몇 개의 그룹으로 나눌지는 필요에 따라 적절한 수로 정할 수 있다. 또한, 부 스캔 신호 역시 SS1, SS2,　SS3 세 개의 신호가 각 그룹으로 입력되는 것으로 하였으나, 부 스캔 신호의 수 역시 필요에 따라 적절한 수로 정할 수 있다.
이를 일반적으로 표현하면 다음과 같다. 즉, 총 t개의 출력 스캔 신호선으로 구성되는 경우, t개의 출력 스캔 신호선은 m개씩 a개 그룹(이하 '주 스캔 신호 그룹'이라 한다)으로 나누어지며(a≥1), 이에 따라 주 스캔 신호선 및 상기 주 스캔 반전 신호선은 a쌍 구비되어(PS1,PSB1; PS2,PSB2; PS3,PSB3; ...; PSa,PSBa), 각각 상기 a개의 주 스캔 신호 그룹 중 선택된 하나의 그룹의 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터들을 온/오프한다.
상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 부 스캔 신호선(SS1, SS2, SS3, ..., SSm) 중 선택된 하나와, m개의 제2 트랜지스터 T2들 중 선택된 하나를 통하여 연결된다.
또한, 상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 서로 다른 접지선 B 중 선택된 하나와, m개의 서로 다른 제4 박막 트랜지스터 중 선택된 하나를 통하여 연결된다.
이때, 주 스캔 신호선(PS)으로 선택된 그룹의 제1 트랜지스터 T1이 모두 온 되고 이 중에서 부 스캔 신호선(SS)이 입력되는 제2 트랜지스터 T2로 부 스캔 신호가 출력이 된다. 제4 트랜지스터 T4는 주 스캔 반전 신호선(PSB)에 의하여 선택이 되어 출력 이후에 출력 스캔 신호선 Scan이 플로팅이 되지 않도록 한다.
이상에서 설명한 본 발명의 스캔 구동 회로를 사용하면, 일반 기판 재료나 스트레처블 패널 등 에서 박막 트랜지스터와 배선 저항의 특성이 변하더라도 출력 신호의 손실이 적으며, 게이트 전위가 플로팅되는 경우를 방지하는 회로 구성을 제공한다. 또한 회로 구성 소자로서 스위칭 박막 트랜지스터를 사용하며, 커패시터를 사용하여 부트스트래핑(bootstrapping)을 이용한 스캔 구동 회로의 역할을 한다.
특히 일반적인 구성의 스캔 구동 회로는 트랜지스터 특성이 depletion 형이 되면 동작이 되지 않는데 반해, 도 4 및 도 5와 같이 직류 전원선(V0)이 별도로 구비된 회로는 depletion 형이나 enhancement 형 모두 동작시킬 수 있는 장점을 가진다.
도 6은 본 발명의 제3 실시예에 따른 신호선 수를 줄인 스캔 구동 회로(500)의 제1 회로부(510) 또는 제2 회로부(520)의 일 실시예를 나타내는 도면이고, 도 7은 본 발명의 제3 실시예에 따른 신호선 수를 줄인 스캔 구동 회로(500)의 제1 회로부(510) 또는 제2 회로부(520)의 다른 실시예를 나타내는 도면이다.
도 6 및 도 7의 회로와 도 2, 도 4 및 도 5의 회로의 차이점은, 도 6 및 도 7의 회로에서는 주 스캔 반전 신호선(PSB)이 존재하지 않는다는 점이다. 이로써 도 6 및 도 7 각각의 회로에서도 a개의 각 그룹 당 1개의 주 스캔 반전 신호선을 줄일 수 있는 장점이 있다.
즉, 도 4 및 도 5의 회로에서는 부 스캔 신호선 m개 및, a개의 각 그룹당 주 스캔 신호선 및 주 스캔 반전 신호선 1쌍으로서, 총 a × m개의 출력 스캔 신호가 나오기 위하여 2×a + m 개의 신호선이 필요했다.
그러나 도 6 및 도 7의 회로에서는 부 스캔 신호선 m개 및, a개의 각 그룹당 주 스캔 반전 신호선 없이 주 스캔 신호선만 1개를 구비하여, 총 a × m개의 출력 스캔 신호가 나오기 위하여 a + m 개의 신호선이 필요하여 신호선 수를 줄일 수 있다.
더욱이 도 8에 도시된 바와 같이 제1 회로부(510)와 제2 회로부(520)를 모두 도 6 또는 도 7의 회로로 구성한 경우에는, 후술하는 바와 같이 본 발명의 장점인, 스캔 구동 회로의 신호선 수를 더욱 크게 줄이는 효과를 확인할 수 있다.
도 2, 도 4 및 도 5의 회로에서는 주 스캔 반전 신호선(PSB)이, 제3 트랜지스터 T3의 게이트 전극 및 제4 트랜지스터 T4의 게이트 전극과 연결되었다.
도 6 및 도 7의 회로에서는, 주 스캔 반전 신호선(PSB)을 제거하고, 주 스캔 반전 신호선(PSB)과 동일한 효과를 내기 위하여, 제5 박막 트랜지스터(이하 '제5 트랜지스터'라 한다) T5 및 제6 박막 트랜지스터(이하 '제6 트랜지스터'라 한다) T6을 추가하였다.
즉, 도 6 및 도 7을 참조하면, 제5 트랜지스터 T5는, 드레인 전극 및 게이트 전극이 직류 전원선(V0)과 연결되고, 소스 전극이 제3 트랜지스터 T3의 게이트 전극과 연결된다.
또한 제6 트랜지스터 T6은, 드레인 전극이 제3 트랜지스터 T3의 게이트 전극과 연결되고, 게이트 전극이 출력 스캔 신호선(Scan1, Scan2, ...)과 연결된다.
이와 같은 제5 트랜지스터 T5 및 제6 트랜지스터 T6의 연결에 의하여, 주 스캔 반전 신호선(PSB) 없이도, 주 스캔 반전 신호선(PSB)과 동일한 효과를 낼 수 있으며, 주 스캔 반전 신호선(PSB)을 제거하여 신호선 수를 줄이는 효과를 낼 수 있다.
주 스캔 신호선 PS가 턴-온 전압이 되어 스캔 신호가 출력될 때 출력 스캔 신호선을 접지와 분리시키기 위해 제3 트랜지스터 및 제4 트랜지스터가 턴-오프 상태가 되어야 한다. 따라서 출력 스캔 신호선을 인버터의 구동 트랜지스터인 제6 트랜지스터의 게이트 전극에 연결하고 인버터의 구동 트랜지스터인 제6 트랜지스터의 드레인을 제3 트랜지스터 및 제4 트랜지스터의 게이트 전극에 연결하여 스캔 출력이 high가 될 때 제3 트랜지스터 및 제4 트랜지스터의 게이트에 low 전압이 인가되어 제3 트랜지스터 및 제4 트랜지스터를 턴-오프 상태로 만들 수 있다.
이러한 효과에 대하여는 도 8을 참조하여 더욱 상세히 후술하기로 한다.
도 6 및 도 7의 회로의 차이는, 도 4 및 도 5의 회로의 차이와 같다.
도 6의 회로에서 제3 트랜지스터 T3의 소스 전극은 제1 입력 신호선 E와 연결되나, 도 7의 회로에서 제3 트랜지스터 T3의 소스 전극은 출력 스캔 신호선(Scan1, Scan2, ...)과 연결된다.
도 8은 본 발명의 제3 실시예에 따른 신호선 수를 줄인 스캔 구동 회로를 나타내는 도면이다.
스캔 출력을 위한 신호선의 수를 최소화 하기 위하여, 도 6 및 도 7 중 어느 하나에 해당하는 스캔 구동 회로(이하 '제1 회로부'라 한다)(510)에 신호선 수를 줄이기 위한 구동 회로 블럭(이하 '제2 회로부'라 한다)(520)을 추가로 연결한다.
즉, 제1 회로부(510)의 각 출력 스캔 신호선 각각에, m’개의 출력 스캔 신호선을 가지는 구동회로 블럭(이하, '제2 회로부 서브 회로'라 한다)(520.1 ~ 520.t)을 도 8과 같이 추가한다. 도시된 바와 같이, 제1 회로부(510)의 각 출력 스캔 신호선(a × m개)에 연결된 각 제2 회로부 서브 회로(520.1 ~ 520.t)에서, 해당 출력 스캔 신호의 연장선이, 해당 제2 회로부 서브 회로에서 주 스캔 신호선이 된다.
이로써, 제1 회로부(510) 출력이 제2 회로부(520)를 동작시킬 준비를 하게 되고, 이러한 제2 회로부(520)에서 각 T2 트랜지스터에 각각 공급되는 m'개의 SS’신호(SS1', SS2', SS3', ...) 에 의해 m’개의 신호가 순차적으로 출력이 되게 된다.
이때, 제1 회로부(510)의 각 출력 스캔 신호선(a × m개)마다 제2 회로부(520)의 서브 회로(520.1 ~ 520.t) 각각의 m'개의 출력이 추가되므로 제1 회로부(510)와 제2 회로부(520)로 구성되는 스캔 구동 회로(500)는 a × m × m' 개의 구동출력을 만들 수 있으며 이 때 필요한 배선의 수는 a + m + m’개 이다.
예를 들어 제1 회로부(510)만으로 스캔 출력을 만들면 총 필요한 배선의 수는, 부 스캔 신호선 m(=81)개, 주 스캔 신호선 a(=10)개에 의해 a + m = 10 + 81 = 91 개이며, 이때 스캔 출력 신호선 수는 a × m = 10 × 81 = 810 개이다.
그러나 제1 회로부(510)와 제2 회로부(520)를 결합한 도 8에 도시된 본 발명의 스캔 구동 회로(500)의 경우에는 편의상 m’= m = 9 라고 하면 a=10, m=9, m'=9개의 신호선 만으로, a × m × m' = 10 × 9 × 9 = 810개의 동일한 스캔 출력 신호선 수를 구현할 수 있으며, 이 때 총 배선되는 신호선의 수는 전술한 바와 같이 a + m + m' = 10 + 9 + 9 = 28 개로서, 제1 회로부(510) 만으로 스캔 출력을 구현하는 경우의 91개에 비하여 현저히 신호선을 줄일 수 있다.
이러한 스캔 구동 회로(500)에 대하여, 도 8에는 제1 회로부(510) 및 제2 회로부(520)로서 모두 도 6의 스캔 구동 회로가 사용되는 경우의 실시예가 도시되었다.
그러나, 제1 회로부(510) 또는 제2 회로부(520)의 구성은 각각 별개로, 도 6의 회로 뿐 아니라 도 7의 회로를 적용하는 것도 가능하다.
또한 도 8에는 2개의 회로를 연결하였으나, 도 6 또는 도 7의 구성을 가지는 회로를, 제1 회로부(510)와 제2 회로부(520)의 연결 방식과 같은 방식으로 더 많이 연결하여 신호선 수를 줄이도록 구성할 수도 있다.
100: 기존 스캔 구동 회로
200: 본 발명의 제1 실시예로서의 스캔 구동 회로
300: 본 발명의 제2 실시예로서의 스캔 구동 회로
500: 본 발명의 제3 실시예로서의 신호선 수를 줄인 스캔 구동 회로
510: 제1 회로부
520: 제2 회로부
520.1, 520.2: 제2 회로부 서브 회로

Claims (8)

  1. 신호선 수를 줄인 스캔 구동 회로로서,
    온(on) 상태일 경우 입력 신호인 직류 전원선으로부터의 직류전압을, 제2 박막 트랜지스터(이하 '제2 트랜지스터'라 한다)의 게이트 전극으로 보내는 제1 박막 트랜지스터(이하 '제1 트랜지스터'라 한다);
    온 상태일 경우 입력 신호인 부 스캔 신호선으로부터의 부 스캔 신호를 출력 스캔 신호선으로 출력하는 제2 트랜지스터;
    온 상태일 경우 상기 제2 트랜지스터의 게이트 전압을 제3 박막 트랜지스터(이하 '제3 트랜지스터'라 한다)의 소스 전압으로 변화시키는 제3 트랜지스터;
    온 상태일 경우 출력 스캔 신호선의 스캔 출력 전압을 제4 박막 트랜지스터(이하 '제4 트랜지스터'라 한다)의 소스에 연결된 전압으로 변화시키는 제4 트랜지스터;
    부트스트래핑(bootstrapping)을 위한 커패시터;
    상기 제1 트랜지스터를 온/오프(on/off) 제어하는 신호를 상기 제1 트랜지스터의 게이트 전극에 인가하는 주 스캔 신호선;
    상기 제1 트랜지스터의 드레인 전극에 연결되는 직류 전원선;
    상기 제2 트랜지스터가 온 상태일 때 상기 제2 트랜지스터로부터 출력될 신호인 부 스캔 신호를, 입력 신호로서 상기 제2 트랜지스터에 인가하는 부 스캔 신호선;
    상기 제4 트랜지스터의 소스 전극에 연결된 접지선;
    상기 제2 트랜지스터에서 출력되는 최종 스캔 신호를 출력하는 출력 스캔 신호선;
    드레인 전극 및 게이트 전극이 상기 직류 전원선과 연결되고, 소스 전극이 상기 제3 트랜지스터의 게이트 전극과 연결된 제5 박막 트랜지스터(이하 '제5 트랜지스터'라 한다); 및,
    드레인 전극이 상기 제3 트랜지스터의 게이트 전극과 연결되고, 게이트 전극이 상기 출력 스캔 신호선과 연결된 제6 박막 트랜지스터(이하 '제6 트랜지스터'라 한다)
    를 포함하는 신호선 수를 줄인 스캔 구동 회로.
  2. 청구항 1에 있어서,
    상기 직류 전원선에 가해지는 직류전압은,
    상기 제1 트랜지스터의 게이트 전압에서 문턱전압을 뺀 값보다 높은 값으로 인가되는 것
    을 특징으로 하는 신호선 수를 줄인 스캔 구동 회로.
  3. 청구항 1에 있어서,
    상기 커패시터는,
    일 전극이 상기 제2 트랜지스터의 게이트 전극에 연결되고, 다른 전극은 상기 제2 트랜지스터의 출력 신호선 사이에 연결되는 것
    을 특징으로 하는 신호선 수를 줄인 스캔 구동 회로.
  4. 청구항 1에 있어서,
    상기 제3 트랜지스터의 소스 전극은,
    상기 출력 스캔 신호선과는 별도의 다른 신호선인 제1 입력 신호선과 연결되는 것
    을 특징으로 하는 신호선 수를 줄인 스캔 구동 회로.
  5. 청구항 1에 있어서,
    상기 제3 트랜지스터의 소스 전극은,
    상기 출력 스캔 신호선과 연결되는 것
    을 특징으로 하는 신호선 수를 줄인 스캔 구동 회로.
  6. 청구항 1에 있어서,
    t개의 출력 스캔 신호선을 구비하고, 상기 t개의 출력 스캔 신호선은 m개씩 a개 그룹(이하 '주 스캔 신호 그룹'이라 한다)으로 나누어지고(a≥1);
    상기 주 스캔 신호선은 a개 구비되어, 각각 상기 a개의 주 스캔 신호 그룹 중 서로 다른 하나의 그룹의 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터들을 온/오프하고;
    상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 부 스캔 신호선 중 선택된 하나와, m개의 제2 트랜지스터들 중 선택된 하나를 통하여 연결되며;
    또한, 상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 접지선 중 선택된 하나와, m개의 제4 트랜지스터 중 선택된 하나를 통하여 연결되는 것
    을 특징으로 하는 신호선 수를 줄인 스캔 구동 회로.
  7. 신호선 수를 줄인 스캔 구동 회로로서,
    청구항 1의 구성을 가지는 k (k≥2) 개의 회로부
    를 포함하고,
    상기 k 개의 회로부는,
    제1 회로부, 제2 회로부, ..., 제i 회로부, 제i+1 회로부, ..., 제k 회로부의 순서로 연결되어 있고,
    상기 제k 회로부는 최종 출력 스캔 신호를 출력하며,
    상기 k 개의 회로부 중, 임의의 인접하여 연결된 2개의 회로부를 각각 제i 회로부 및 제i+1 회로부라 할 경우(1≤i＜k),
    상기 제i+1 회로부의 주 스캔 신호선은,
    상기 제i 회로부의 출력 스캔 신호선이 연장된 선으로 구성되는,
    신호선 수를 줄인 스캔 구동 회로.
  8. 청구항 7에 있어서,
    상기 제i 회로부는,
    t개의 출력 스캔 신호선을 구비하고, 상기 t개의 출력 스캔 신호선은 m개씩 a개 그룹(이하 '주 스캔 신호 그룹'이라 한다)으로 나누어지고(a≥1);
    상기 제i 회로부의 주 스캔 신호선은 a개 구비되어, 각각 상기 a개의 주 스캔 신호 그룹 중 서로 다른 하나의 그룹의 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터들을 온/오프하고;
    상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 부 스캔 신호선 중 선택된 하나와, m개의 제2 트랜지스터들 중 선택된 하나를 통하여 연결되며;
    또한, 상기 각 그룹의 m개의 출력 스캔 신호선은, 각각 m개의 접지선 중 선택된 하나와, m개의 제4 트랜지스터 중 선택된 하나를 통하여 연결되고,
    상기 제i+1 회로부는,
    m'개의 부 스캔 신호선; 및,
    상기 제i 회로부의 t(= m × a)개의 각 출력 스캔 신호선마다, 해당 출력 스캔 신호선이 연장된 선을 주 스캔 신호선으로 하는 제i+1 회로부 서브 회로
    를 구비하고,
    상기 t개의 제i+1 회로부 서브 회로는,
    상기 m'개의 부 스캔 신호선을 공유하며,
    상기 각 제i+1 회로부 서브 회로는,
    주 스캔 신호선이 1개 구비되어, 해당 제i+1 회로부 서브 회로의 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터들을 온/오프하고;
    상기 m'개의 부 스캔 신호선 각각과 연결된 m'개의 출력 스캔 신호선을 구비하되,
    상기 m'개의 출력 스캔 신호선은, 각각 m'개의 부 스캔 신호선 중 선택된 하나와, m'개의 제2 트랜지스터들 중 선택된 하나를 통하여 연결되며;
    또한, 상기 m'개의 출력 스캔 신호선은, 각각 m'개의 접지선 중 선택된 하나와, m'개의 제4 트랜지스터 중 선택된 하나를 통하여 연결되며,
    상기 부 스캔 신호선의 갯수는,
    제1 회로부 내지 제k 회로부 각각에서 독립적으로 설정되며,
    상기 제i 회로부(i≥2)의 주 스캔 신호 그룹 갯수 a는,
    제i-1 회로부의 출력 스캔 신호선 수와 동일한 것
    을 특징으로 하는 신호선 수를 줄인 스캔 구동 회로.
KR1020230020386A 2023-02-15 2023-02-15 신호선 수를 줄인 스캔 구동 회로 KR102567651B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230020386A KR102567651B1 (ko) 2023-02-15 2023-02-15 신호선 수를 줄인 스캔 구동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230020386A KR102567651B1 (ko) 2023-02-15 2023-02-15 신호선 수를 줄인 스캔 구동 회로

Publications (1)

Publication Number Publication Date
KR102567651B1 true KR102567651B1 (ko) 2023-08-23

Family

ID=87848848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230020386A KR102567651B1 (ko) 2023-02-15 2023-02-15 신호선 수를 줄인 스캔 구동 회로

Country Status (1)

Country Link
KR (1) KR102567651B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120108758A (ko) * 2011-03-25 2012-10-05 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102043135B1 (ko) 2018-02-27 2019-11-11 호서대학교 산학협력단 스캔 신호 구동 장치
KR102359311B1 (ko) * 2020-06-29 2022-02-08 호서대학교 산학협력단 스캔 구동회로
KR20230049293A (ko) * 2021-10-06 2023-04-13 호서대학교 산학협력단 스캔 구동 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120108758A (ko) * 2011-03-25 2012-10-05 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102043135B1 (ko) 2018-02-27 2019-11-11 호서대학교 산학협력단 스캔 신호 구동 장치
KR102359311B1 (ko) * 2020-06-29 2022-02-08 호서대학교 산학협력단 스캔 구동회로
KR20230049293A (ko) * 2021-10-06 2023-04-13 호서대학교 산학협력단 스캔 구동 회로

Similar Documents

Publication Publication Date Title
US20180366067A1 (en) Shift register and display apparatus including the same
US9087480B2 (en) Scan lines driver and organic light emmiting display device using the same
US20060082535A1 (en) Shift register and method of driving the same
US20110001732A1 (en) Shift register circuit, display device, and method for driving shift register circuit
US8699656B2 (en) Shift register
US9437142B2 (en) Pixel circuit and display apparatus
EP3675101A1 (en) Pixel compensation circuit, drive method therefor, display panel and display device
US8384643B2 (en) Drive circuit and display device
US20170193888A1 (en) Shift circuit, shift register, and display device
JPWO2013160941A1 (ja) シフトレジスタ及び表示装置
EP4213140A1 (en) Driving apparatus, driving method and display apparatus
CN110400536B (zh) 一种像素电路及其驱动方法、显示面板
US20230107029A1 (en) Display substrate, display device and display driving method
JP3841083B2 (ja) 昇圧回路、電源回路及び液晶駆動装置
JP4831657B2 (ja) 液晶表示駆動用半導体集積回路
JP3987536B2 (ja) レベルシフタ及びこれを利用した平板表示装置
US20050200622A1 (en) Power supply circuit, driver IC using the power supply circuit, liquid crystal display device, and electronic instrument
KR102587875B1 (ko) Oled용 발광 제어 드라이버
US8289309B2 (en) Inverter circuit and display
KR102641231B1 (ko) 스캔 구동 회로
KR102637295B1 (ko) 디스플레이용 인버터 회로와 이를 포함하는 쉬프트 레지스터 및 디스플레이 장치
US7283116B2 (en) Scan driver and scan driving system with low input voltage, and their level shift voltage circuit
JP4889205B2 (ja) アクティブマトリクス型表示装置
KR102567651B1 (ko) 신호선 수를 줄인 스캔 구동 회로
CN108847183B (zh) 一种像素驱动电路及显示面板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant