KR20120108758A

KR20120108758A - 액정표시장치 및 그 구동방법

Info

Publication number: KR20120108758A
Application number: KR1020110027042A
Authority: KR
Inventors: 정태우
Original assignee: 엘지디스플레이 주식회사
Priority date: 2011-03-25
Filing date: 2011-03-25
Publication date: 2012-10-05
Also published as: KR101825072B1

Abstract

본발명은, 다수의 게이트배선과; 각각이 인에이블노드 및 디스에이블노드를 포함하고, 상기 다수의 게이트배선에 순차적으로 스캔펄스를 출력하는 다수의 스테이지로 구성되는 쉬프트레지스터를 포함하고, 상기 다수의 스테이지는, 상기 인에이블노드가 충전상태 일 때, 제 1 전압원을 상기 스캔펄스로 출력하고, 상기 디스에이블노드가 충전상태 일 때, 제 2 전압원을 상기 스캔펄스로 출력하는 출력부를 포함하는 액정표시장치를 제공한다.

Description

액정표시장치 및 그 구동방법{liquid crystal display device and method of driving the same}

본발명은 액정표시장치에 관한 것으로서, 보다 상세하게는, 액정표시장치 및 그 구동방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기전계발광소자 (OLED : organic light emitting diode)와 같은 여러 가지 평판표시장치(FPD : flat panel display)가 활용되고 있다.

여기서, 액정표시장치는 액정패널과, 액정패널을 구동하기 위한 구동회로부를 포함할 수 있다.

액정패널에는 다수의 데이터배선과 다수의 게이트배선이 교차하여 다수의 화소를 정의하고, 다수의 게이트배선과 다수의 데이터배선 각각의 교차부에는 박막트랜지스터가 형성된다.

구동회로부는 게이트배선을 구동하기 위한 게이트구동부와 데이터배선을 구동하기 위한 데이터구동부와, 게이트구동부와 데이터구동부를 제어하는 제어신호를 생성하는 타이밍제어부를 포함할 수 있다.

여기서, 게이트구동부는 스캔펄스를 다수의 게이트배선에 차례로 공급하여, 다수의 게이트배선을 순차적으로 구동한다.

또한, 게이트구동부는 스캔펄스를 순차적으로 출력하기 위하여 쉬프트 레지스터(shift register)를 구비한다.

쉬프트 레지스터는 다수의 게이트배선에 대응하는 다수의 스테이지로 구성된다. 각각의 스테이지는 인에이블노드와 디스에이블노드를 포함하는 노드제부와, 인에이블노드와 디스에이블노드의 전압에 대응하여 스캔펄스를 출력하는 출력부를 포함할 수 있다.

이하, 도 1을 참조하여, 종래 쉬프트 레지스터의 다수의 스테이지의 출력부에 대해서 살펴본다. 도 1은 종래 쉬프트 레지스터의 다수의 스테이지의 출력부를 개략적으로 도시한 도면이다.

도 1에 도시된 바와 같이, 스테이지의 출력부는 스테이지의 노드제어부의 인에이블노드의 전압(Qv)에 의해 제어되는 풀업 트랜지스터(Tpu)와 디스에이블노드의 전압(QBv)에 의해 제어되는 풀다운 트랜지스터(Tpd)를 포함할 수 있다.

이때, 해당 스테이지에서 생성된 스캔펄스(Vgout)는 다음 스테이지에 전달되어, 다음 스테이지의 스캔펄스를 생성하는 인에이블 신호로서 이용된다.

여기서, 도 2에 도시된 바와 같이, 액정패널의 하부로 갈수록 다수의 게이트배선(GL1 내지 GLn)에 순차적으로 출력되는 스캔펄스는 상승시간(rising time)과 하강시간(falling time)이 증가하면서 목표하는 펄스 즉, 전압을 갖지 않게 된다. 구체적으로, 액정패널의 상부에서 하부로 갈수록, 게이트하이전압(VGH)은 점점 낮아져 목표하는 전압의 값에 도달하지 못하고, 게이트로우전압은 충분한 방전이 되지 않아, 목표하는 전압의 값에 도달하지 못한다. 이에 따라, 스캔펄스의 전압이 원하는 값을 갖지 못함에 따라서, 박막트랜지스터를 충분히 턴온(turn on)/턴오프(turn off)를 하지 못하게 되고, 화소에 데이터전압의 인가가 불충분하게 된다.

이는, 다수의 스테이지는 전단의 스테이지의 스캔펄스를 전달받아 인에이블신호로서 이용하는데, 스테이지를 더 많이 통과할수록 저항 등의 요소에 의해 인에이블의 신호가 점점 약해지게 되기 때문이다.

보다 구체적으로, 액정패널의 고속 구동 또는 저온 구동에서 스캔펄스는 강하되는데, 이때 다수의 스테이지를 통과하면서 강하는 점점 누적되어 강하 정도가 액정패널 하부로 갈수록 심해진다.

즉, 스테이지를 통과하면서 약해진 스캔펄스를 이용하여 다시 스캔펄스를 생성하게 되는 바, 스캔펄스의 신호가 더더욱 약해지는 문제점이 발생하게 된다.

이에 따라, 액정패널의 하부로 갈수록 게이트배선에 확실한 스캔펄스가 공급되지 못하는 바, 액정패널의 상부에서 하부로 갈수록 화질이 저하되고, 그라데이션(gradation)이 발생되는 문제점이 있다.

액정패널의 상부에서 하부로 갈수록 게이트배선에 공급되는 스캔펄스의 파형이 변질되는 것을 개선하여, 액정패널의 화질 저하를 개선하는 액정표시장치 및 그 구동방법을 제공하는데 그 과제가 있다.

전술한 바와 같은 과제를 달성하기 위해, 본발명은, 다수의 게이트배선과; 각각이 인에이블노드 및 디스에이블노드를 포함하고, 상기 다수의 게이트배선에 순차적으로 스캔펄스를 출력하는 다수의 스테이지로 구성되는 쉬프트레지스터를 포함하고, 상기 다수의 스테이지는, 상기 인에이블노드가 충전상태 일 때, 제 1 전압원을 상기 스캔펄스로 출력하고, 상기 디스에이블노드가 충전상태 일 때, 제 2 전압원을 상기 스캔펄스로 출력하는 출력부를 포함하는 액정표시장치를 제공한다.

상기 다수의 스테이지는 상기 인에이블노드 및 디스에이블노드의 전압이 서로 반대가 되도록 제어하는 노드제어부를 포함한다.

상기 출력부는, 상기 인에이블노드가 충전상태일 때, 턴온되어 클럭신호를 출력하는 제 1 트랜지스터와, 상기 디스에이블노드가 충전상태일 때, 턴온되어 상기 제 2 전압원을 출력하는 제 2 트랜지스터 및 제 4 트랜지스터와, 상기 클럭신호의 출력시 턴온되어 상기 제 1 전압원을 출력하는 제 3 트랜지스터를 포함한다.

상기 출력부는, 상기 스캔펄스의 출력단자를 포함하고, 상기 제 1 트랜지스터의 게이트전극은 상기 인에이블노드에 연결되고, 상기 제 2 및 제 4 트랜지스터의 게이트전극은 상기 디스에이블노드에 연결되고, 상기 제 1 트랜지스터의 소스전극과 상기 제 2 트랜지스터의 드레인전극은 서로 연결되어 제 1 노드를 형성하고, 상기 제 1 노드는 상기 스캔펄스의 출력단자 및 제 3 트랜지스터의 게이트전극과 연결되고, 상기 제 1 트랜지스터의 드레인전극은 상기 클럭펄스를 전달 받고, 상기 제 2 트랜지스터의 소스전극은 상기 제 2 전압원을 전달 받고, 상기 제 3 트랜지스터의 소스전극과 상기 제 4 트랜지스터의 드레인전극은 서로 연결되어 상기 스캔펄스의 출력단자와 연결되고, 상기 제 3 트랜지스터의 드레인전극은 상기 제 1 전압원을 전달 받고, 상기 제 4 트랜지스터의 소스전극은 상기 제 2 전압원을 전달 받는다.

대응하는 다수의 게이트배선에 순차적으로 스캔펄스를 출력하는 다수의 스테이지를 포함하고, 상기 다수의 스테이지는, 상기 인에이블노드가 충전상태 일 때, 제 1 전압원을 상기 스캔펄스로 출력하고, 상기 디스에이블노드가 충전상태 일 때, 제 2 전압원을 상기 스캔펄스로 출력하는 출력부를 포함하는 쉬프트 레지스터를 제공한다.

다수의 게이트배선에 인에이블노드와 디스인에이블노드의 상태에 대응하여 스캔펄스를 순차적으로 출력하는 액정표시장치 구동방법에 있어서, 상기 인에이블노드가 충전 상태일 때, 제 1 전압원을 상기 스캔펄스로 출력하는 단계와; 상기 디스인에이블노드가 충전 상태일 때, 제 2 전압원을 상기 스캔펄스로 출력하는 단계를 포함하는 액정표시장치 구동방법을 제공한다.

상기 인에이블노드 및 디스에이블노드의 전압이 서로 반대가 되도록 제어하는 단계를 더욱 포함한다.

액정패널의 상부에서 하부로 갈수록 게이트배선에 공급되는 스캔펄스의 강하를 개선하는 효과를 제공한다.

또한, 스캔펄스의 강하 누적에 의해 발생하는 액정패널의 상/하부 그라데이션을 개선하는 효과를 제공한다.

도 1은 종래 쉬프트레지스터를 구성하는 스테이지의 출력부를 나타낸 개략적인 단면도.
도 2는 종래 액정표시장치에서 다수의 게이트배선에 출력되는 스캔펄스의 파형도.
도 3은 본발명의 실시예에 따른 액정표시장치를 개략적으로 나타낸 단면도.
도 4는 본발명의 실시예에 따른 쉬프트 레지스터를 개략적으로 나타낸 단면도.
도 5는 쉬프트 레지스터를 구성하는 다수의 스테이지 중 제 1 스테이지를 일예로서 개략적으로 나타낸 단면도.
도 6은 본발명의 실시예에 따른 제 1 스테이지의 출력부의 내부회로도를 일예로서 나타낸 도면.
도 7은 본발명의 실시예에 따른 제 1 스테이지의 동작 파형도.
도 8은 본발명의 실시예에 따른 다수의 게이트배선에 출력되는 스캔펄스의 파형도.

이하, 도면을 참조하여 본발명의 실시예를 설명한다.

도 3은 본발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이다.

도시한 바와 같이, 본발명의 실시예에 따른 액정표시장치(100)는 액정패널(200)과 구동회로부(1000)와, 백라이트(800)를 포함한다.

액정패널(200)에는, 제 1 방향 예를 들면 행방향으로 다수의 게이트배선(GL1 내지 GLn)이 연장되어 있다. 그리고, 제 1 방향과 교차하는 제 2 방향 예를 들면 열 방향으로 다수의 데이터배선(DL1 내지 DLm)이 연장되어 있다. 이와 같이 서로 교차하는 다수의 게이트배선(GL1 내지 GLn)과 다수의 데이터배선(DL1 내지 DLm)은 매트릭스(matrix) 형태로 배치된 다수의 화소(P)를 정의한다.

각 화소(P)는, 박막트랜지스터(T)와, 액정커패시터(Clc)와, 스토리지커패시터(Cst)를 포함한다.

박막트랜지스터(T)는 다수의 게이트배선(GL1 내지 GLn)과 다수의 데이터배선(DL1 내지 DLm) 각각의 교차부에 형성된다. 화소전극(미도시)은 박막트랜지스터(T)와 연결되어 있다. 한편, 화소전극에 대응하여 공통전극(미도시)이 형성된다. 화소전극에 데이터전압이 인가되고, 공통전극에 공통전압이 인가되면, 이들 사이에 전기장이 형성되어 액정을 구동하게 된다. 화소전극과 공통전극 그리고 이들 전극 사이에 위치하는 액정은 액정커패시터(Clc)를 구성하게 된다. 한편, 각 화소(P)에는, 스토리지커패시터(Cst)가 더욱 구성되며, 이는 화소전극에 인가된 데이터전압을 다음 프레임까지 저장하는 역할을 하게 된다.

각 화소(P)는, 예를 들면, 적색(red), 녹색(green), 청색(blue)을 표시하는 R, G, B 부화소로 구성될 수 있다. 즉, 서로 이웃하는 R, G, B 부화소는, 영상표시의 단위인 화소(P)를 구성하게 된다.

백라이트(800)는, 빛을 액정패널(200)에 공급하는 역할을 하게 된다. 백라이트(800)의 광원으로, 냉음극형광램프(Cold Cathode Fluorescent Lamp : CCFL), 외부전극형광램프(External Electrode Fluorescent Lamp : EEFL), 발광다이오드(Light Emitting Diode : LED) 등이 사용될 수 있다.

구동회로부(1000)는, 타이밍제어부(300)와, 게이트구동부(400)와, 데이터구동부(500)와, 감마전압공급부(600)와, 전원발생부(700)를 포함할 수 있다.

여기서, 타이밍제어부(300)는, TV시스템이나 비디오카드와 같은 외부시스템으로부터 영상데이터(RGB)와, 수직동기신호(Vsync)와 수평동기신호(Hsync)와 메인클럭신호(MCLK)와 데이터인에이블신호(DE) 등의 제어신호(TCS)를 입력 받게 된다. 한편, 도시하지는 않았지만, 이와 같은 신호들은, 타이밍제어부(300)에 구성된 인터페이스(interface)를 통해 입력될 수 있다.

타이밍제어부(300)는, 입력된 제어신호(TCS)를 사용하여, 데이터구동부(500)를 제어하기 위한 데이터제어신호(DCS)를 생성한다.

데이터제어신호(DCS)는 소스스타트펄스(Source Start Pulse : SSP), 소스샘플링클럭(Source Sampling Clock : SSC), 소스출력인에이블신호(Source Output Enable : SOE), 극성신호(Polarity : POL) 등을 포함할 수 있다.

여기서, 소스스타트펄스(SSP)는 1수평(horizontal) 기간 중에서 데이터의 시작점 즉, 첫 번째 화소(P)를 알려주는 역할을 하고, 소스샘플링클럭(SSC)은 상승, 하강 에지(edge)에 기준하여 데이터를 래치(latch)하는 역할을 한다. 또한, 소스출력인에블신호(SOE)는 데이터구동부(500)의 출력을 제어하는 역할을 하며, 극성신호(POL)는 액정패널(200)의 데이터전압을 정극성(+) 또는 부극성(-)으로 구동하기 위해 극성을 알려주는 신호이다.

또한, 타이밍제어부(300)는, 외부의 시스템으로부터 영상데이터(RGB)를 전달받고, 이를 정렬하여 데이터구동부(500)에 전달하게 된다.

또한, 타이밍제어부(300)는, 입력된 제어신호(TCS)에 응답하여, 게이트구동부(400)를 제어하기 위한 스캔펄스(scan pulse) 즉 게이트제어신호(GCS)를 생성한다.

여기서, 스캔펄스는 게이트스타트펄스(Vst)와, 클럭신호(CLK)와, 게이트출력인에이블신호(GOE) 등을 포함할 수 있다.

게이트스타트펄스(Vst)는 게이트구동부(400)의 동작의 시작을 지시하는 신호이고, 클럭신호(CLK)는 게이트스타트펄스(Vst)를 이용하여 다음 게이트배선(GL1 내지 GLn)으로 신호를 이동하게 만드는 신호이다.

그 외에, 게이트출력인에이블신호(GOE)는 게이트구동부(400)의 출력을 제어하는 역할을 한다.

감마전압공급부(600)는, 전원발생부(700)로부터 발생되는 고전위전압과 저전위전압을 분압하여 감마전압(Vgamma)을 생성하고, 이를 데이터구동부(500)에 공급한다.

데이터구동부(500)는, 타이밍제어부(300)로부터 공급되는 데이터제어신호(DCS)와 영상데이터(RGB)에 응답하여, 데이터전압을 다수의 데이터배선(DL1 내지 DLm)에 공급하게 된다. 즉, 감마전압(Vgamma)을 사용하여, 영상데이터(RGB)에 대응되는 데이터전압을 생성하고, 생성된 데이터전압을 대응하는 데이터배선(DL1 내지 DLm)에 공급한다.

전원발생부(700)는, 액정표시장치(100)를 구동함에 있어 필요한 다양한 구동전압들을 생성하게 된다. 예를 들면, 타이밍제어부(300)와 데이터구동부(500)와 게이트구동부(400)에 공급되는 전원전압과, 게이트구동부(400)에 공급되는 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 등을 생성하게 된다.

게이트구동부(400)는, 타이밍제어부(300)로부터 공급되는 클럭신호(CLK)를 사용하여, 다수의 게이트배선(GL1 내지 GLn)에 스캔펄스를 순차적으로 인가하게 된다.

예를 들면, 매 프레임(frame) 동안 다수의 게이트배선(GL1 내지 GLn)을 순차적으로 선택하고, 선택된 게이트배선(GL1 내지 GLn)에 대해 박막트랜지스터(T)를 턴온 시키는, 예를 들면, 게이트하이전압(Vgh)을 출력하게 된다 한편, 다음 프레임의 스캔시까지는 게이트배선(GL1 내지 GLn)에 박막트랜지스터(T)를 턴오프(turn off)시키는, 예를 들면, 게이트로우전압(Vgl)이 공급되어, 박막트랜지스터(T)는 턴오프 상태를 유지하게 된다.

한편, 게이트구동부(400)는, 게이트스타트펄스(Vst)에 응답하여, 게이트구동부(400)에 연결된 다수의 게이트배선(GL1 내지 GLn) 중 첫 번째 위치하는 게이트배선(GL1)에 대한 스캔을 시작하게 된다. 이처럼, 게이트스타트펄스(Vst)는, 하나의 프레임에서, 다수의 게이트배선(GL1 내지 GLn) 중 첫 번째 스캔을 알리는 역할을 하게 된다.

즉, 게이트구동부(400)는, 스캔펄스를 다수의 게이트배선(GL1 내지 GLn)에 순차적으로 공급하여 액정패널(200)의 화소(P)들을 행라인 별로 순차적으로 구동한다.

여기서, 게이트구동부(400)는, 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트레지스터(shift register, 미도시)를 구성한다.

이와 같은 게이트구동부(400)는, GIP(gate-in-panel)방식을 통해, 액정패널(200)의 어레이 기판에 직접 형성 될 수 있다. 예를 들면, 어레이 기판의 다수의 게이트배선(GL1 내지 GLn) 및 다수의 데이터배선(DL1 내지 DLm)과 박막트랜지스터(T) 등을 포함하는 어레이소자를 표시영역에 형성하는 과정에서, 게이트구동부(400)를 어레이기판의 비표시영역에 직접 형성할 수 있게 된다. 물론, 이와 같은 게이트구동부(400)는, 액정패널(200)의 외부에 IC소자의 형태로 구성될 수도 있다.

이하, 도 4를 더욱 참조하여, 게이트구동부(400)의 쉬프트레지스터에 대해서 보다 상세하게 설명한다.

도 4는, 본발명의 실시예에 따른 게이트구동부(400)의 쉬프트레지스터를 개략적으로 도시한 도면이다.

먼저, 도 4에 도시된 바와 같이, 쉬프트레지스터(SR)는 서로 연결된 제 1 내지 제 n 스테이지(ST1 내지 STn)를 포함할 수 있다. 또는, 예를 들면, 한 개의 더미 스테이지(STn+1)를 더욱 포함할 수 있다.

여기서, 더미 스테이지(STn+1)를 포함한 다수의 스테이지(ST1 내지 STn)는 각각의 출력단자를 통해 한 프레임 기간 동안 한 번의 스캔펄스(Vgout1 내지 Vgoutn+1)를 출력한다.

이때, 제 1 내지 제 n 스테이지(ST1 내지 STn) 및 더미 스테이지(STn+1)는 순차적으로 스캔펄스(Vgout1 내지 Vgoutn+1)를 출력한다.

구체적으로 예를 들면, 제 1 스테이지(ST1)가 제 1 스캔펄스(Vgout1)를 출력하고, 이어서 제 2 스테이지(ST2)가 제 2 스캔펄스(Vgout2)를 출력하고, 다음으로 제 3 스테이지(ST3)가 제 3 스캔펄스(Vgout3)를 출력하고,… 다음으로 제 n 스테이지(STn)가 제 n 스캔펄스(Vgoutn)를 출력하고, 마지막으로 더미 스테이지(STn+1)가 제 n+1 스캔펄스(Vgoutn+1)를 출력한다.

여기서, 제 1 내지 제 n 스테이지(ST1 내지 STn)로부터 출력된 스캔펄스(Vgout1 내지 Vgoutn)는 액정패널(도 3의 200)의 대응하는 제 1 내지 제 n 게이트배선(GL1 내지 GLn)에 순차적으로 공급된다. 이에 따라, 다수의 게이트배선(GL1 내지 GLn)은 순차적으로 스캐닝된다.

또한, 더미 스테이지(STn+1)를 포함한 제 1 내지 제 n 스테이지(ST1 내지 STn)로부터 출력된 제 1 내지 제 n+1 스캔펄스(Vgout1 내지 Vgoutn+1)는 전단 및 후단에 위치한 스테이지(ST1 내지 STn+1)에 공급된다. 이에 따라, 각각의 스테이지(ST1 내지 STn+1)는 순차적으로 스캔펄스(Vout1 내지 Vgoutn+1)를 생성할 수 있다.

구체적으로 예를 들면, 제 1 스테이지(ST1)에서 출력된 제 1 스캔펄스(Vgout1)는 제 2 스테이지(ST2)에 출력되고, 제 2 스테이지(ST2)에서 출력된 제 2 스캔펄스(Vgout2)는 제 1 스테이지(ST2) 및 제 3 스테이지(ST3)에 출력된다. 여기서, 더미 스테이지(STn+1)에서 출력된 제 n+1 스캔펄스(Vgoutn+1)는 제 n 스테이지(STn)에 출력된다.

이에 따라, 각각의 스테이지(ST2 내지 STn)는 전단의 스테이지에서 출력된 스캔펄스를 시작신호로 입력 받아 각각의 스테이지(ST1 내지 STn)에 대응하는 스캔펄스(Vgout1 내지 Vgoutn+1)를 생성한다. 또한, 후단의 스테이지에서 출력된 스캔펄스를 입력 받고, 더 이상의 스캔펄스를 생성하지 않도록 제어된다.

이와 같은, 쉬프트레지스터(SR)의 전체 스테이지(ST1 내지 STn+1)는 제 1 전압원(VDD) 및 제 2 전압원(VSS)을 입력 받는다.

또한, 서로 순차적인 위상차 예를 들면 4상(4-phase)을 갖고 순환하는 제 1 내지 제 4 클럭신호(CLK1 내지 CLK4) 중 어느 하나를 인가 받는다.

이때, 제 1 스테이지(ST1)는 게이트스타트펄스(Vst)를 더욱 인가 받는다.

여기서, 제 1 전압원(VDD)은 각 스테이지(ST1 내지 STn+1)의 노드(node)들을 충전시키는데 사용되며, 제 2 전압원(VSS)은 각 스테이지(ST1 내지 STn+1)의 노드들 및 출력단자를 방전시키는데 사용된다.

제 1 전압원(VDD) 및 제 2 전압원(VSS)은 예를 들면 직류전압으로서, 제 1 전압원(VDD)은 제 2 전압원(VSS)보다 상대적으로 높은 전위를 갖는다. 한편, 제 1 전압원(VDD)은 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)의 하이(high)상태의 전압 게이트하이전압(Vgh)과 같은 값을 가질 수 있다. 반면에, 제 2 전압원(VSS)은 접지전압이 될 수 있으며, 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)의 로우(low)상태의 전압 즉 게이트로우전압(Vgl)과 같은 값을 가질 수 있다.

제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 각 스테이지(ST1 내지 STn+1)의 스캔펄스(Vgout1 내지 Vgoutn+1)를 생성하는데 사용되는 신호들로서, 각 스테이지(ST1 내지 STn+1)는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 어느 하나를 공급 받아 대응하는 스캔펄스(Vgout1 내지 Vgoutn+1)를 생성하여 출력한다.

여기에서, 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)를 사용하여 스캔펄스(Vgout1 내지 Vgoutn+1)를 생성하는 것은 일예로서, 2개 이상이면 몇 개의 클럭펄스를 사용할 수 있음은 당업자에게 자명하다.

이하, 다수의 스테이지(ST1 내지 STn+1)의 동작에 대해서 살펴본다.

먼저, 다수의 스테이지(ST1 내지 STn+1)는 게이트스타트펄스(Vst) 또는 이전단 스테이지의 스캔펄스에 의해 인에이블(enable)되고, 다음단 스테이지의 스캔펄스에 의해 디스에이블(disable)된다.

구체적으로 설명하면, 다수의 스테이지(ST1 내지 STn+1)가 스캔펄스(Vgout1 내지 Vgoutn+1)를 출력하기 위해서는 각각의 스테이지(ST1 내지 STn+1)의 인에이블 동작이 선행되어야 한다. 각 스테이지(ST1 내지 STn+1)가 인에이블 된다는 것은, 각각의 스테이지(ST1 내지 STn+1)가 자신에게 공급되는 클럭펄스(CLK1 내지 CLK4)를 스캔펄스(Vgout1 내지 Vgoutn+1)로서 출력할 수 있는 상태로 세트(set)된다는 것을 의미한다. 이를 위하여, 각각의 스테이지(ST1 내지 STn+1)는 전단의 스테이지로부터 스캔펄스를 전달받아 인에이블된다. 여기서, 제 1 스테이지(ST1)는 게이트스타트펄스(Vst)를 인가 받고 인에이블 된다.

구체적으로 예를 들면, 제 2 스테이지(ST2)는 제 1 스테이지(ST1)로부터 출력된 제 1 스캔펄스(Vgout1)를 전달 받아 인에이블 되고, 제 3 스테이지(ST3)는 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vgout2)를 전달 받아 인에에이블 된다. 마찬가지로, 제 4 스테이지 내지 더미 스테이지(ST4 내지 STn+1)도 전단의 스캔펄스에 의해서 인에이블 된다.

또한, 각각의 스테이지(ST1 내지 STn+1)는 예를 들면, 다음단 스테이지로부터의 스캔펄스에 응답하여 디스에이블 된다. 여기서, 각각의 스테이지(ST1 내지 STn+1)는 다른 신호에 의해서 디스에이블 될 수 있음은 당업자에게 자명하다.

디스에이블된다는 것은, 각각의 스테이지(ST1 내지 STn+1)가 출력이 불가능한 상태, 즉 자신에게 공급되는 클럭펄스(CLK1 내지 CLK4)를 스캔펄스로서 출력할 수 없는 상태로 리세트(reset)된다는 것을 의미한다.

구체적으로 예를 들면, 제 1 스테이지(ST1)는 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vgout2)를 전달 받아 디스에이블 되고, 제 2 스테이지(ST2)는 제 3 스테이지(ST3)로부터 출력된 제 3 스캔펄스(Vgout3)를 전달 받아 디스에이블 된다. 마찬가지로, 제 3 스테이지 내지 제 n 스테이지(ST3 내지 STn)도 후단의 스캔펄스에 의해 디스에이블 된다. 이때, 더미 스테이지(STn+1)는 다음 프레임의 게이트스타트펄스(Vst)에 의해 디스에이블 된다.

이하, 도 5를 더욱 참조하여 본발명의 실시예에 따른 쉬프트레지스터(SR)의 각 스테이지에 대해서 보다 상세하게 설명한다.

도 5는 제 1 스테이지(ST1)를 일예로서 개략적으로 도시한 도면이다.

도 5에 도시된 바와 같이, 제 1 스테이지(ST1)는 노드제어부(NC)와 출력부(BF)를 포함할 수 있다.

노드제어부(NC)는, 인에이블노드(Q)와 디스에이블노드(QB)를 포함한다.

구체적으로 설명하면, 인에이블노드(Q)와 디스에이블노드(QB)의 항상 서로 반대 상태가 된다. 예를 들면, 인에이블노드(Q)와 디스에이블노드(QB)는 서로 교번적으로 충전 및 방전되는데, 인에이블노드(Q)가 충전상태 일 때 디스에이블노드(QB)는 방전상태로 유지되며, 인에이블노드(Q)가 방전상태 일 때 디스에이블노드(QB)는 충전상태로 유지된다.

보다 구체적으로, 게이트스타트펄스(Vst)와 제 2 스테이지(ST2)의 제2 스캔펄스(Vgout2)에 대응하여, 제 1 전압원(VDD)과 제 2 전압원(VSS)을 이용하여 인에이블노드(Q)와 디스에이블노드(QB)의 전압이 결정된다. 이를 위하여, 노드제어부(NC)는 AND게이트와, NAND게이트와, 플립플랍(flip-flop)을 포함할 수 있다.

출력부(BF)는, 노드제어부(NC)로부터 전달되는 인에이블노드(Q)의 전압(Qv)과 디스에이블노드(QB)의 전압(QBv) 상태에 따라 제 1 전압원(VDD) 또는 제 2 전압(VSS)을 제 1 스캔펄스(Vgout1)으로 대응하는 제 1 게이트배선(GL1)에 출력한다.

구체적으로, 제 1 클럭신호(CLK1)와 제 1 전압원(VDD)과 제 2 전압원(VSS)을 입력 받는다.

인에이블노드(Q)의 전압(Qv)이 충전상태 일 때, 제 1 전압원(VDD)에 의해서 소싱(sourcing)된 제 1 클럭신호(CLK1)가 제 1 스캔펄스(Vgout1)로서 제 1 게이트배선(GL1)에 출력된다. 이때, 디스에이블노드(QB)의 전압(QBv)는 방전 상태이다.

디스에이블노드(QB)의 전압(QBv)이 충전상태 일 때, 싱킹(sinking)된 제 2 전압원(VSS)이 제 1 게이트배선(GL1)에 출력된다.

이하, 도 6을 더욱 참조하여, 본발명의 실시예에 따른 출력부(BF)에 대해서 보다 상세하게 설명한다.

도 6은 본발명의 실시예에 따른 출력부(BF)의 내부회로도이다.

도 6에 도시된 바와 같이, 출력부(BF)는 제 1 내지 제 4 트랜지스터(T1 내지 T4)를 포함할 수 있다.

제 1 및 제 3 트랜지스터(T1, T3)는 풀업(pull up) 스위칭소자로서, 제 1 트랜지스터(T1)는 인에이블노드(Q)의 전압(Qv)에 따라서 제어되고, 제 3 트랜지스터(T3)은 제 1 트랜지스터(T1)의 소스전극(s)(s)과 제 2 트랜지스터(T2)의 드레인전극(d)(d) 사이의 노드에 의해 제어된다. 이때, 제 1 및 제 3 트랜지스터(T1, T3)가 턴온 될 때, 제 1 클럭신호(CLK1)가 제 1 전압원(VDD)에 의해 소싱되어 제 1 스캔신호(Vgout1)로서 출력된다. 즉, 제 1 클럭신호(CLK1)를 제 1 전압원(VDD)로써 보상하여, 목표하는 전압을 갖도록 한다. 구체적으로, 인에이블노드(Q)의 전압(Qv)에 의해 제 1 트랜지스터(T1)가 턴온되면, 제 1 트랜지스터(T1)와 제 2 트랜지스터(T2) 사이의 노드 전압은 제 1 클럭신호(CLK1)의 값이 되고, 제 1 클럭신호(CLK1)에 의해 제 3 트랜지스터(T3)가 턴온된다. 이에 따라, 제 1 전압원(VDD)이 제 1 스캔펄스(Vgout1)로 출력된다.

제 2 및 제 4 트랜지스터(T2, T4)는 풀다운(pull down) 스위칭소자로서 디스에이블노드(QB)의 전압(QBv)에 따라서 제어된다. 이때, 제 2 및 제 4 트랜지스터(T2, T4)가 턴온 될 때, 싱킹 된 제 2 전압원(VSS)이 출력된다. 즉, 제 2 전압원(VSS)에 제 2 전압원(VSS)을 더욱 공급함으로써 확실하게 로우 상태가 된 제 2 전압원(VSS)을 출력한다. 즉, 제 2 및 제 4 트랜지스터(T2, T4)가 턴온 됨으로써, 제 2 전압원(VSS)을 출력하여, 목표하는 전압을 갖게 된다.

먼저, 제 1 내지 제 4 트랜지스터(T1 내지 T4)의 연결관계를 설명한다.

제 1 트랜지스터(T1)의 게이트전극(g)은 인에이블노드(Q)에 연결되고, 제 2 및 제 4 트랜지스터(T2, T4)의 게이트전극(g)은 디스에이블노드(QB)에 연결된다.

제 1 트랜지스터(T1)의 소스전극(s)과 제 2 트랜지스터(T2)의 드레인전극(d)은 서로 연결되어 제 1 노드를 형성하고, 제 1 노드는 제 1 스캔펄스(Vgout1)의 출력단자 및 제 3 트랜지스터(T3)의 게이트전극(g)과 연결된다.

제 1 트랜지스터(T1)의 드레인전극(d)은 제 1 클럭펄스(CLK1)를 전달 받고, 제 2 트랜지스터(T2)의 소스전극(s)은 제 2 전압원(VSS)을 전달 받는다.

제 3 트랜지스터(T3)의 소스전극(s)과 제 4 트랜지스터(T4)의 드레인전극(d)은 서로 연결되고, 제 1 스캔펄스(Vgout1)의 출력단자와 연결된다.

제 3 트랜지스터(T3)의 드레인전극(d)은 제 1 전압원(VDD)을 전달 받고, 제 4 트랜지스터(T4)의 소스전극(s)은 제 2 전압원(VSS)을 전달 받는다.

이하, 도 7를 더욱 참조하여, 제 1 스테이지(ST1)의 동작에 대해서 살펴본다.

도 7은, 본발명의 실시예에 따른 제 1 스테이지(ST1)의 인에이블노드(Q) 및 디스에이블노드(QB)의 전압 및 제 1 클럭펄스(CLK1)와 제 1 스캔펄스(Vgout1)의 파형도이다.

먼저, 제 1 스테이지(ST1)는 한 프레임 동안, 인에이블 구간(EN)과 디스에이블 구간(DIS)으로 구분 될 수 있다.

인에이블 구간(EN)은, 인에이블노드(Q)의 전압(Qv)이 하이 상태가 되어, 제 1 스테이지(ST1)가 제 1 스캔펄스(Vgout1)를 출력할 수 있는 상태이다. 이때, 디스에이블노드(QB)의 전압(QBv)은 로우 상태가 된다.

디스에이블 구간(DIS)은, 인에이블노드(Q)의 전압(Qv)이 로우 상태가 되어, 제 1 스테이지(ST1)가 비활성화되는 구간으로서, 다음 프레임의 게이트스타트펄스(Vst)가 인가될 때까지 유지된다. 이때, 디스에이블노드(QB)의 전압(QBv)은 하이 상태가 된다.

먼저, 인에이블 구간(EN)에 대해서 살펴본다.

인에이블 구간(EN)의 제 1 기간(T1) 동안에는, 하이 상태의 게이트스타트펄스(Vst)가 인가되고, 이에 따라 인에이블노드(Q)에는 제 1 전압원(VDD)이 공급되어 하이 상태 전압(Qv)이 된다.

이때, 디스에이블노드(QB)에는 제 2 전압원(VSS)이 공급되어 로우 상태의 전압이 된다.

즉, 제 1 기간(T1) 동안, 인에이블노드(Q)는 하이 상태의 제 1 전압원(VDD)으로 충전되고, 디스에이블노드(QB)는 로우 상태의 제 2 전압원(VSS)으로 방전된다. 이에 따라, 게이트스타트펄스(Vst)에 의해 제 1 스테이지(ST1)는 인에이블 된다.

인에이블 구간(EN)의 제 2 기간(T2) 동안에는, 하이 상태의 제 1 클럭펄스(CLK1)가 인가되는 동안, 게이트스타트펄스(Vst)는 로우 상태가 된다.

이때, 게이트스타트펄스(Vst)가 로우 상태로 됨에 따라 인에이블노드(Q)는 플로팅(floating) 상태가 되고, 이전의 공급된 하이 상태의 제 1 전압원(VDD)이 유지된다. 마찬가지로, 디스에이블노드(QB)의 전압도 이전 상태인 로우 상태로 유지된다.

여기서, 인에이블노드(Q)는 플로팅 상태인 바, 내부 커패시터(capacitor) 등의 영향으로 인해 부트스트래핑(bootstrapping) 현상이 발생한다. 이에 따라, 인에이블노드(Q)의 전압(Qv)은, 이전의 하이 상태의 전압을 승압(예를 들면, 2배)하여 제1 구간의 인에이블노드(Q)의 전압(Qv)보다 높은 하이 상태가 된다.

이때, 승압된 인에이블노드(Q)의 전압(Qv)에 의해, 제 1 트랜지스터(T1)와 제 3 트랜지스터(T3)는 턴온된다.

이에 따라, 제 1 클럭펄스(CLK1)가 제 1 트랜지스터(T1)를 통과하여 출력되는데, 이때, 제 1 클럭펄스(CLK1)에는, 제 3 트랜지스터(T3)를 통과하여 출력된 제 1 전압원(VDD)이 더욱 공급되어, 제 1 클럭펄스(CLK1)는 소싱된다. 즉, 제 1 클럭펄스(CLK1)에 제 1 전압원(VDD)이 공급됨으로써, 제 1 클럭펄스(CLK1)가 소싱되고, 목표하는 전압값을 가진 하이 상태의 제 1 스캔펄스(Vgout1) 즉 게이트하이전압이 제 1 게이트배선(도4의 GL1)에 공급된다.

이때, 제 1 스테이지(ST1)의 제 1 스캔펄스(Vgout1)는 제 2 스테이지(도 4의 ST2)에 공급되어, 제 2 스테이지(ST2)는 인에이블 된다.

디스에이블 구간(DIS)에서는, 하이 상태의 제 2 클럭펄스(도 4의 CLK2)가 제 2 스테이지(도 4의 ST2)에 공급되는 동안, 제 2 스테이지(도 4의 ST2)로부터 제 2 스캔펄스(도 4의 Vgout2)가 출력되어 제 2 게이트배선(도 4의 GL2)에 출력되는 동시에 제 1 스테이지(ST1)에 전달된다.

이에 따라, 제 1 스테이지(ST1)의 하이 상태의 인에이블노드(Q)의 전압(Qv)은 로우 상태의 제 2 전압원(VSS)으로 방전된다.

한편, 디스에이블노드(QB)의 전압(QBv)은 하이 상태의 제 1 전압원(VDD)이 된다. 이에 따라, 하이 상태의 디스에이블노드(QB)의 전압(QBv)에 의해, 제 2 및 제 4 트랜지스터(T2, T4)는 턴온된다.

즉, 제 1 스테이지(ST1)는 제 2 스테이지(ST2)의 제 2 스캔펄스(도 4의 Vgout2)에 의해 디스에이블 된다.

여기서, 제 2 전압원(VSS)이 제 2 트랜지스터(T2)를 통과하여 출력되는데, 이때, 제 2 전압원(VSS)에는, 제 4 트랜지스터(T4)를 통과하여 출력된 제 2 전압원(VSS)에 의해 더욱 방전되고, 이에 따라, 제 2 전압원(VSS)은 목표하는 전압값을 가진 로우 상태로 싱킹된다. 즉, 제 2 전압원(VSS)은 싱킹됨으로써, 목표치 전압값을 가진 로우 상태의 게이트로우전압이 제 1 게이트배선(도 4의 GL1)에 공급된다.

이하, 도 8을 더욱 참조하여 본발명의 실시예에 따른 효과를 살펴본다.

도 8은, 제 1 내지 제 n 게이트배선(GL1 내지 GLn)에 출력되는 스캔펄스의 파형도이다.

도 8에 도시된 바와 같이, 다수의 게이트배선(GL1 내지 GLn)에는 목표하는 전압값을 가진 하이 상태를 가진 게이트하이전압과 목표하는 전압값을 가진 로우 상태를 가진 게이트로우전압이 출력된다. 즉, 상승시간과 하강시간에 스캔펄스의 전압강하가 발생하지 않는다.

구체적으로, 게이트하이전압이 인가 될 때, 제 1 전압원(VDD)을 더욱 공급하여, 다수의 다수의 스테이지(도 4의 ST1 내지 STn)를 통과함으로써 드랍(drop)된 게이트하이전압을 소싱한다. 이에 따라, 전압 강하가 없는 게이트하이전압이 출력된다. 반면, 게이트로우전압이 인가 될 때, 제 2 전압원(VSS)를 더욱 공급하여, 게이트로우전압을 전압강하가 없는 로우 상태로 싱킹한다. 이에 따라, 목표치의 전압값을 가진 로우 상태의 게이트로우전압이 출력된다.

이와 같이, 다수의 게이트배선(GL1 내지 GLn)에 목표하는 스캔펄스를 공급함으로써, 액정패널을 보다 안정적으로 구동할 수 있다. 또한, 액정패널의 하부로 갈수록 더욱 불확실한 스캔펄스에 의해 발생하던 액정패널의 상하 그라데이션(gradation)을 개선할 수 있다. 즉, 화질이 개선되는 효과가 있다.

전술한 본발명의 실시예는 본발명의 일예로서, 본발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본발명의 변형을 포함한다.

100 : 액정표시장치 200 : 액정패널
400 : 게이트구동부 SR : 쉬프트 레지스터
Vst : 게이트스타트펄스 CLK : 클럭신호
ST1 : 제 1 스테이지 NC : 노드제어부
BF : 출력부 Vgout1 : 제 1 스캔펄스
Qv : 인에이블노드의 전압 QBv : 디스에이블노드의 전압

Claims

다수의 게이트배선과;
각각이 인에이블노드 및 디스에이블노드를 포함하고, 상기 다수의 게이트배선에 순차적으로 스캔펄스를 출력하는 다수의 스테이지로 구성되는 쉬프트레지스터를 포함하고,
상기 다수의 스테이지는, 상기 인에이블노드가 충전상태 일 때, 제 1 전압원을 상기 스캔펄스로 출력하고,
상기 디스에이블노드가 충전상태 일 때, 제 2 전압원을 상기 스캔펄스로 출력하는 출력부를 포함하는
액정표시장치.
제 1 항에 있어서,
상기 다수의 스테이지는
상기 인에이블노드 및 디스에이블노드의 전압이 서로 반대가 되도록 제어하는 노드제어부를 포함하는
액정표시장치.
제 1 항에 있어서,
상기 출력부는,
상기 인에이블노드가 충전상태일 때, 턴온되어 클럭신호를 출력하는 제 1 트랜지스터와,
상기 디스에이블노드가 충전상태일 때, 턴온되어 상기 제 2 전압원을 출력하는 제 2 트랜지스터 및 제 4 트랜지스터와,
상기 클럭신호의 출력시 턴온되어 상기 제 1 전압원을 출력하는 제 3 트랜지스터를 포함하는
액정표시장치.
제 3 항에 있어서,
상기 출력부는, 상기 스캔펄스의 출력단자를 포함하고,
상기 제 1 트랜지스터의 게이트전극은 상기 인에이블노드에 연결되고,
상기 제 2 및 제 4 트랜지스터의 게이트전극은 상기 디스에이블노드에 연결되고,
상기 제 1 트랜지스터의 소스전극과 상기 제 2 트랜지스터의 드레인전극은 서로 연결되어 제 1 노드를 형성하고, 상기 제 1 노드는 상기 스캔펄스의 출력단자 및 제 3 트랜지스터의 게이트전극과 연결되고,
상기 제 1 트랜지스터의 드레인전극은 상기 클럭펄스를 전달 받고, 상기 제 2 트랜지스터의 소스전극은 상기 제 2 전압원을 전달 받고,
상기 제 3 트랜지스터의 소스전극과 상기 제 4 트랜지스터의 드레인전극은 서로 연결되어 상기 스캔펄스의 출력단자와 연결되고,
상기 제 3 트랜지스터의 드레인전극은 상기 제 1 전압원을 전달 받고, 상기 제 4 트랜지스터의 소스전극은 상기 제 2 전압원을 전달 받는
액정표시장치.
대응하는 다수의 게이트배선에 순차적으로 스캔펄스를 출력하는 다수의 스테이지를 포함하고,
상기 다수의 스테이지는, 상기 인에이블노드가 충전상태 일 때, 제 1 전압원을 상기 스캔펄스로 출력하고,
상기 디스에이블노드가 충전상태 일 때, 제 2 전압원을 상기 스캔펄스로 출력하는 출력부를 포함하는
쉬프트 레지스터.
제 5 항에 있어서,
상기 다수의 스테이지는
상기 인에이블노드 및 디스에이블노드의 전압이 서로 반대가 되도록 제어하는 노드제어부를 포함하는
쉬프트 레지스터.
제 5 항에 있어서,
상기 출력부는,
상기 인에이블노드가 충전상태일 때, 턴온되어 클럭신호를 출력하는 제 1 트랜지스터와,
상기 디스에이블노드가 충전상태일 때, 턴온되어 상기 제 2 전압원을 출력하는 제 2 트랜지스터 및 제 4 트랜지스터와,
상기 클럭신호의 출력시 턴온되어 상기 제 1 전압원을 출력하는 제 3 트랜지스터를 포함하는
쉬프트 레지스터.
제 7 항에 있어서,
상기 출력부는, 상기 스캔펄스의 출력단자를 포함하고,
상기 제 1 트랜지스터의 게이트전극은 상기 인에이블노드에 연결되고,
상기 제 2 및 제 4 트랜지스터의 게이트전극은 상기 디스에이블노드에 연결되고,
상기 제 1 트랜지스터의 소스전극과 상기 제 2 트랜지스터의 드레인전극은 서로 연결되어 제 1 노드를 형성하고, 상기 제 1 노드는 상기 스캔펄스의 출력단자 및 제 3 트랜지스터의 게이트전극과 연결되고,
상기 제 1 트랜지스터의 드레인전극은 상기 클럭펄스를 전달 받고, 상기 제 2 트랜지스터의 소스전극은 상기 제 2 전압원을 전달 받고,
상기 제 3 트랜지스터의 소스전극과 상기 제 4 트랜지스터의 드레인전극은 서로 연결되어 상기 스캔펄스의 출력단자와 연결되고,
상기 제 3 트랜지스터의 드레인전극은 상기 제 1 전압원을 전달 받고, 상기 제 4 트랜지스터의 소스전극은 상기 제 2 전압원을 전달 받는
쉬프트 레지스터.
다수의 게이트배선에 인에이블노드와 디스인에이블노드의 상태에 대응하여 스캔펄스를 순차적으로 출력하는 액정표시장치 구동방법에 있어서,
상기 인에이블노드가 충전 상태일 때, 제 1 전압원을 상기 스캔펄스로 출력하는 단계와;
상기 디스인에이블노드가 충전 상태일 때, 제 2 전압원을 상기 스캔펄스로 출력하는 단계를 포함하는
액정표시장치 구동방법.
제 9 항에 있어서,
상기 인에이블노드 및 디스에이블노드의 전압이 서로 반대가 되도록 제어하는 단계를 더욱 포함하는
액정표시장치 구동방법.